JP4121591B2 - Manufacturing method of semiconductor laser device - Google Patents

Manufacturing method of semiconductor laser device Download PDF

Info

Publication number
JP4121591B2
JP4121591B2 JP30548497A JP30548497A JP4121591B2 JP 4121591 B2 JP4121591 B2 JP 4121591B2 JP 30548497 A JP30548497 A JP 30548497A JP 30548497 A JP30548497 A JP 30548497A JP 4121591 B2 JP4121591 B2 JP 4121591B2
Authority
JP
Japan
Prior art keywords
semiconductor laser
submount
laser device
laser chip
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30548497A
Other languages
Japanese (ja)
Other versions
JPH11145562A (en
Inventor
茂稔 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP30548497A priority Critical patent/JP4121591B2/en
Publication of JPH11145562A publication Critical patent/JPH11145562A/en
Application granted granted Critical
Publication of JP4121591B2 publication Critical patent/JP4121591B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Abstract

PROBLEM TO BE SOLVED: To obtain a semiconductor laser device using a laser chip, which does not cause mis-alignments during a die bonding process and can be prevented from being short-circuited and on one surface of which positive and negative electrodes are formed. SOLUTION: In a semiconductor laser device which is constituted by mounting a semiconductor laser chip 200, having a plurality of electrodes 203 and 204 on one surface on a mounting member 101 having conductive film patterns 102 and 103 facing opposite the electrodes 203 and 204 on its mounting surface, the electrodes 203 and 204 are respectively connected to their corresponding conductive film patterns 102 and 103 by soldering 104 and 105, and the laser chip 200 is fixed on the member 101 with an insulating material containing resin 106.

Description

【0001】
【発明の属する技術分野】
本発明は、半導体レーザチップが、マウント部材に積載されて構成される半導体レーザ装置の製造方法に関する。
【0002】
【従来の技術】
GaN系半導体は、紫外ないし緑色領域における発光素子を実現する材料として注目されており、中でも、これを用いて、従前よりも短波長で発振する半導体レーザ装置を実用化することが望まれている。GaN系半導体の特徴として、基板に絶縁体であるサファイアを用いる点が挙げられ、よって、このような半導体を用いた発光素子では、従前と異なり、正負両方の電極が成長層側に形成されるのが常である。そのため、GaN系半導体レーザ素子において、成長層側を下にした、すなわちジャンクションダウンのダイボンディングを実施するためには、成長層側に一方の電極しか形成されない従前の半導体レーザ素子用とは異なった構成のマウント部材が必要となる。
【0003】
図8は、特開平7−235729号公報に開示された、このような技術の一例である。図において、1はサブマウント基体、2はサブマウント積載面に設けられた金属パターン、3はハンダ、4はGaN系半導体レーザチップ本体、5はGaN系半導体レーザチップの半導体成長層側に設けられた、正負各電極である。本例においては、絶縁性のサブマウントを用いており、サブマウント上面に、半導体レーザ正負電極それぞれに対応した金属膜パターンが設けられ、各々、ハンダにより電極に接合されて、ジャンクションダウンのダイボンディングが実現されている。
【0004】
ここで、ダイボンディングとは、一般的には、次のような工程である。通常、ハンダはあらかじめサブマウント上に設けられている。これを、融点以上に加熱し、所定の位置にアライメントしたレーザチップを、溶解したハンダに押し付け、その後、ハンダを冷却固化させる。これにより、レーザチップとサブマウントとが熱伝導性よく接着される。
【0005】
【発明が解決しようとする課題】
しかしながら、上記従来の技術に示すような片面に正負電極を有する半導体レーザチップでは、図8に示されたように、正負電極の間に、接合されない部分があり、ブリッジ状にサブマウントと接合することになる。これによって、成長層側に一方の電極しか形成されない従前の半導体レーザチップでは生じ得なかった、以下に示すような問題点が発生する。
【0006】
ダイボンディング工程において、融解したハンダが冷却される際には、ハンダの固化・合金化が必ずしも各部で均一に進行するものではないために、ハンダ部分の体積変化や表面張力が領域毎に変化し、接着面には複雑な力が加わっている。図8のように、接着面が正負両側に別れている半導体レーザ装置では、このような、接着面毎に加わる力のバランスが崩れることによって、冷却の途中でレーザチップが動き、アライメントずれが発生してしまう。実際に、本発明者の実験的知見によれば、図8に示された半導体レーザ装置でのアライメントずれの発生確率は、成長層側に一方の電極しか形成されない従前の半導体レーザにおけるものと比べて、5倍程度高いものであった。このようなアライメントずれは、半導体レーザ装置の光学的特性の問題、すなわち、レーザ光の出射方向ずれを引き起こすだけでなく、片側に正負電極が形成されているがために、正負間でのショート・リークという問題をも発生させていた。
本発明は、従来の技術における、上述の問題点を解消することを目的とする。
【0007】
【課題を解決するための手段】
この発明は、片面に複数の電極を有する半導体レーザチップが、該各電極に対向する導電膜パターンを積載面上に有したマウント部材に、積載されて構成される半導体レーザ装置の製造方法であって、各電極と、これに対向する導電膜パターンとが、それぞれハンダで接合されるように配される該半導体レーザチップが、該マウント部材上にハンダを介して載置されかつ該ハンダが溶融している状態から該マウント部材と該半導体レーザチップを冷却して該ハンダを固化する過程では、該半導体レーザチップと該マウント部材とは熱硬化性樹脂を含む絶縁体によりアライメントずれを防止するように固定されることを特徴とする。
【0009】
好ましくは、前記マウント部材の半導体レーザチップ積載面において、前記樹脂を含む絶縁体に接する部分には、凹部が設けられることを特徴とする。
【0010】
本明細書において、マウント部材とは、半導体レーザチップを直接積載するための部品を意味しており、例えば、半導体レーザチップ用のサブマウントや、サブマウントを用いず直接ステム、フレームもしくはパッケージに積載する場合においては、このステム、フレームもしくはパッケージ自身を指している。
【0011】
【発明の実施の形態】
〔実施の形態1〕
図1は、本発明の実施の形態1における半導体レーザ装置を示す断面模式図である。図において、10は本実施の形態の半導体レーザ装置、100はサブマウント、101は絶縁性サブマウント基体、102は正側金属パターン、103は負側金属パターン、104および105はハンダ、106は絶縁性の樹脂であり、また、200はGaN系半導体レーザチップ、201はサファイア基板、202は半導体成長層、203は正電極、204は負電極である。図示されるように、サブマウント積載面のハンダおよび金属パターンは、適宜パターン形成されることにより、それぞれが絶縁分離されており、よって、片面に正負電極を有する半導体レーザ素子の積載を可能としている点は、従来の技術と同様である。ただし、各ハンダの間に、樹脂106を設けた点が異なる。
【0012】
図2は、上記GaN系半導体レーザチップの構成を、より詳しく示した断面図であり、これを参照して、以下にその構成を説明する。
【0013】
サファイア基板201表面に、AlNもしくはGaNからなるバッファ層210、n−GaN層211、n−AlGaNクラッド層212、多層のInGaNからなる量子井戸活性層213、半導体レーザの共振器方向に沿ったリッジストライプ形状のp−AlGaNクラッド層214が順次形成されている。さらに、該ストライプ外部には、さらにn−AlGaN電流阻止層215が積層され、電流阻止層表面およびリッジストライプ部p−AlGaNクラッド層表面には、p−GaNキャップ層216が積層形成されている。バッファ層210からキャップ層216の各層により、半導体成長層202が構成される。半導体成長層202の一部には、リッジストライプに平行して、表面からn−GaN層に達する溝が設けられ、各p型の成長層が、二分される。リッジストライプの存在する側のp−GaNキャップ層表面には、正電極203が設けられ、さらに、溝底部に露出したn−GaN層に接触して、負電極204が設けられて、これは反対側のp−GaNキャップ層表面にまで、延長される。これにより、半導体レーザチップの成長層側表面に正負電極が露出している。
【0014】
また、溝内部にはSiO2等からなる絶縁体205が設けられ、ダイボンディング工程におけるショートを防止する役割を果たしている。上記構成により図2において記号206で示すストライプ状部分が半導体レーザの発光部となる。本実施の形態においては、一例として、レーザチップのサイズを、長さ0.5×幅0.6×高さ0.1mmとし、電極間の距離を90μmとした。このような半導体レーザチップは、公知技術の組み合わせにより容易に構成できるので、その製造方法の説明は省略する。
【0015】
次に、本実施の形態の半導体レーザ装置の製造方法について、説明する。
図3は、半導体レーザチップ200積載前の、サブマウント100を示す図である。各記号は図1と同一である。本図に示されるように、ダイボンディング工程に先立って、あらかじめ、サブマウント積載面上には、樹脂106が塗布され、ハンダ104・105が形成されている。本実施の形態において、樹脂には、熱硬化性で、硬化温度がハンダの融点付近であるようなエポキシ樹脂を用いた。この時点で、樹脂106は未硬化であり、ある程度の流動性をもった様態を示している。ハンダ104・105には融点が156℃であるInを用い、サブマウント基体101には、絶縁体であるAlNを用い、金属パターン102および103には、Au(0.1μm)/Pt(0.1μm)/Ti(0.1μm)(Au オン Pt オン Ti、以下同様)を用いた。一例として、サブマウント基体101のサイズを、長さ1.5×幅2.0×高さ0.2mmとし、ハンダ間の距離を100μm、ハンダの厚さを1μmとした。各金属パターンおよび各ハンダの成膜は、真空蒸着法、CVD法、スパッタ法、メッキ法、熱転写法、印刷法、焼結法等の公知技術を適宜用いて行うことができる。
【0016】
このようなサブマウントを、ハンダの融点以上に加熱し、ハンダを融解させた。続いて、図2に示した半導体レーザチップを、適切にアライメントし、レーザチップ電極形成面とサブマウント積載面とが突き合わされるように、サブマウント上に積載し、半導体レーザチップに約20gの荷重を加えつつ、約1分間温度を保持した。このとき、樹脂の上端は、半導体レーザチップ表面に接触した。本過程において、樹脂106が次第に硬化した。
【0017】
ここで、アライメントは、次の要領でなされる。正電極と正側金属パターン、負電極と負側金属パターンとが、それぞれ接着されるように、すなわち、図1に示されるように、また、半導体レーザチップのストライプ方向が、サブマウントの端面と垂直の関係になり、光出射面がサブマウントの端面とほぼ一致するように、方向および位置合わせされる。
【0018】
次に、サブマウントおよび半導体レーザチップ全体を冷却し、ハンダが固化した後、荷重を加えることをやめた。こうして、ダイボンディング工程が終了し、図1に示す半導体レーザ装置が完成した。
【0019】
チップを積載する過程において、樹脂106は硬化しておらず、適度に柔らかいので、上記工程によって、半導体レーザチップに無用の歪みが引き起こされることがなく、よって完成した半導体レーザ装置の特性を悪化させることがない。
【0020】
また、上記冷却過程において、ハンダが固化する際には、既に、半導体レーザチップが樹脂106で適度に固定されているので、ハンダ冷却の途中でレーザチップが動き、アライメントずれが発生してしまう従来の技術の問題が回避された。
【0021】
比較のために、本実施の形態の半導体レーザ装置における樹脂106を省略した、対象半導体レーザ装置を作製した。サブマウントの端面垂直方向から±2°以内にレーザビーム中心がくることをダイボンディング工程のアライメントに関する良品条件と規定したとき、本実施の形態の半導体レーザ装置においては、良品の得られる率が96%だったのに対し、対象半導体レーザ装置においては、70%であった。このように、本実施の形態によれば、従来の技術の場合と比較して、半導体レーザ装置の生産性が向上した。
【0022】
また、本実施の形態の半導体発光装置においては、樹脂106を、図3に示されるように、各ハンダの間のスペースのほぼ全体に設けたが、上述のように、ダイボンディング工程時に半導体レーザチップとサブマウントとを固定するための目的では、必ずしもこのようにする必要はなく、その一部にのみ設けても良い。あるいは、樹脂を正負両電極に挟まれるように配置する必要はなく、チップの端の領域に設けても良い。ただし、後者の場合、チップの片側のみに樹脂が配置されるようにすると、チップが傾いて積載されやすくなるので、樹脂量をより厳密に制御するか、もしくは、チップの両側に対称になるように樹脂を配置するなどの工夫が必要となることがある。しかし、本実施の形態の半導体レーザ装置においては、本構成により、ダイボンディング工程中に、加熱されて融解し押し広げられたハンダが、他方のハンダや電極、金属パターンと接触してしまい、ショートが発生することが防止される効果も奏する。
【0023】
さらに、本実施の形態においては、ハンダ間に絶縁体が存在することにより、半導体レーザ装置への通電時に、ハンダ間での、電界の大きさが、絶縁性樹脂のない場合よりも減少し、さらに、ハンダ間が樹脂で充填されているので、サブマウントに沿ったハンダ層のマイグレーションが生じにくくなり半導体レーザ装置の寿命特性を向上させる効果も奏する。このような効果を生じさせるに当たっては、上述のように、半導体レーザチップに無用の歪み生じさせることが無い。
【0025】
〔実施の形態2〕
図4は、本発明の実施の形態2の半導体レーザ装置を示す部分断面図であり、図1における各ハンダ間付近の部分を拡大したものに相当する。図において、30は、実施の形態2の半導体レーザ装置、300はサブマウント、301は溝であり、その他実施の形態1と同一の部分については、同一の符号で記載した。本実施の形態は、実施の形態1の変形例であり、図示されるように、サブマウントの積載面には、ハンダ104・105の間に溝301が形成されている点が異なるほかは、実施の形態1と同様である。本実施の形態において、溝のサイズは、幅30μm・深さ100μmとした。このような、溝の形成は、スクライビング、ダイシング、ワイヤーソー加工、放電加工、エッチング、スパッタリング、レーザ加工、FIB加工、サンドブラスト加工などの、公知の溝入れ技術を適宜選択して行うことができる。
【0026】
図5は、本実施の形態の半導体レーザ装置に用いたサブマウントの部分断面図であり、図4に相当する部分の拡大図である。本図に示されるように、サブマウントには上述の場所に溝が設けられており、その上に、絶縁性の樹脂106が設けられている。本サブマウントを用い、図2の半導体レーザチップを、実施の形態1と同様のダイボンディング工程にて積載すると、図4の半導体レーザ装置が完成する。
【0027】
本実施の形態においては、ダイボンディング工程により、樹脂の一部は、サブマウントと半導体レーザ素子の接続のための上下からの押し付けによって、溝301の中に入り込んである。このように、樹脂の逃げを設けたので、ダイボンディング工程によって、半導体レーザチップに歪みが導入されることが実施の形態1の場合に比べて、さらに良好に防止され、半導体レーザ装置の高性能化に貢献する。
【0028】
また、本実施の形態においても、実施の形態1と同様に、ダイボンディング工程におけるアライメントずれ、ショート防止、通電中のハンダのマイグレーション防止が実現された。
【0029】
なお、本実施の形態において、樹脂の逃げのために設けた溝301は、図5に示された如く、あらかじめ樹脂106の下方にある必要はなく、若干横に設けられても、樹脂の拡がりにより上記同様の結果となることは明らかである。
【0030】
また、上記記載の趣旨からして、溝301の変わりに、樹脂の逃げとなり得るような任意の形状の凹部としても、溝を設けた場合と同様の効果を奏することも明らかである。
【0031】
さらに、本実施の形態の半導体発光装置においても、ダイボンディング工程時に半導体レーザチップとサブマウントとを固定する目的に限れば、必ずしも樹脂を、各ハンダの間のスペースに設ける必要はないことは、実施の形態1に記載した通りである。
【0032】
〔実施の形態3〕
図6は、本発明の実施の形態3の半導体レーザ装置を示す部分断面図であり、図4に相当する部分の拡大図である。図において、40は、実施の形態3の半導体レーザ装置、400はサブマウントであり、その他実施の形態1と同一の部分については、同一の符号で記載した。
【0033】
本実施の形態は、実施の形態1の変形例であり、次に、本実施の形態の半導体レーザ装置の製造方法を説明しつつ、相違点を述べる。
【0034】
図7は、本発明の実施の形態3に用いられるサブマウントを示す部分断面図である。本図で示されるのは、図6に相当する部分である。図において、401は絶縁性樹脂球であり、熱可塑性のノボラック樹脂を用いた。このような、絶縁性樹脂球の設置は、保持液体に球を混合したものを塗布することにより行うことができる。樹脂球のサイズは一例として5μmとすることができる。このような、サブマウント400を用いて、実施の形態1と類似のダイボンディング工程により、図2に示す半導体レーザチップを積載して、図6に示す半導体レーザ装置が完成した。本ダイボンディング工程においては、高温過程において、樹脂球が軟化し、さらに、サブマウントと半導体レーザ素子の接続のために上下から押し付けられることにより樹脂球が一体化し、樹脂106で、ハンダ間のスペースが充填される。このような工程により、実施の形態1と同様の半導体レーザ装置を製造することができた。
【0035】
本実施の形態においても、実施の形態1と同様に、ダイボンディング工程におけるアライメントずれ、ショート防止、通電中のハンダのマイグレーション防止が実現された。
【0036】
なお、上記の記載から明らかなように、樹脂球の形状は、必ずしも完全な球体である必要はなく、直方体、柱体、コンペイトウ型など、適宜変更され得るものであり、また、そのサイズにしても、適宜変更され得るものである。さらに、本実施の形態においても、実施の形態2と同様に、樹脂の余分の部分を逃がすための溝もしくは凹部を設けても良いことは、言うまでもない。
【0037】
なお、本実施の形態の半導体発光装置においても、ダイボンディング工程時に半導体レーザチップとサブマウントとを固定する目的に限れば、必ずしも樹脂を、各ハンダの間のスペースに設ける必要はないことは、実施の形態1に記載した通りである。
【0038】
以上、本発明の構成を特定の例を挙げて説明したが、本発明の適用範囲はこれに限られるものではなく、当然ながら、各構成要素をそれぞれ用途を同じくする材料に置換し得るし、他の技術を組み合わせて用いることもできる。
【0039】
上述の樹脂は、エポキシ樹脂、ノボラック樹脂、ポリエステル樹脂、フェノール樹脂、ポリウレタン樹脂、シリコーン樹脂、ポリアミド樹脂、ポリイミド樹脂等含んで用いても良く、その性質としては、熱硬化性樹脂を用いることができる。また、樹脂中に、フィラー等が混合されていても良い。
【0040】
上述の絶縁性サブマウント基体は、ダイヤモンド、Si、SiC、cBN、BeO、Al23等の他の絶縁材料や、さらには、ダイヤモンド/Si、SiO2/Siに代表されるように、それら各絶縁材料の積層構造からなる、他の絶縁性サブマウント基体に置き換えることができる。また、必ずしもサブマウント基体は絶縁性である必要はなく、正負両金属パターンの間を電気的に絶縁する工夫を行ったうえで、導電性サブマウント基体を用いることができる。導電性サブマウント基体としては、Si、Ge、SiC、Cu、CuW、Mo等の材料や、それら各物質の積層構造を用いることができる。
【0041】
上述のハンダは、Sn、Pb、InAl、SnAg、PbIn、PbSn、AuSn、AuSi、AuGe等の他の金属性ろう材に置き換えることができる。
【0042】
上述の半導体レーザチップは、図2に示した特定の例に限られるものではなく、基板としてGaN、SiC、Si、SiO2/サファイア等の他の材料を用いることが可能であり、また、半導体成長層の材料系として、例えば、InGaAsP系、InGaAlP系、AlGaN系、CdZnSe系等の他のもの用いても本発明の本質を逸脱するものではない。あるいは、半導体レーザチップを、高出力LED、スーパールミネッセンスダイオード等の他の発光素子チップにも置換し得る。
【0043】
また、上記実施の形態のサブマウントにおいて、各ハンダおよび各金属パターンの形状を、図3に特定の例で示したが、本発明はこれに限られるものではなく、適宜変更され得るものである。例えば、必ずしも、金属パターンがサブマウントのほぼ全面を覆うように設けられる必要はない。あるいは、同一半導体チップに複数の発光部をもつ、いわゆるマルチビーム半導体レーザチップを用いる場合のように、金属パターンが3以上に分割されてもよい。また、サブマウント積載面上に、さらに、ワイヤボンディング用のパッド部を設けることや、ダイボンディング時の位置合わせのための印を設けることは、当業者には、容易に想定し得る事項である。
【0044】
さらに、ハンダ層とサブマウント基体との間には、公知のごとく、種々の膜を介在させることが可能であり、例えば、サブマウントとハンダ間の密着性を向上させるための膜、サブマウントとハンダ間の反応を防止するための膜、さらには、これらの膜の間の密着性を高めたり、酸化を防止するための膜が適宜積層形成させてもよい。上記実施の形態に示した金属パターンAu/Pt/Tiに置換し得るものとして、Pt/Cr、Au/Mo、Au/Pt/Cr、Au/Mo/Ti等も用いることが可能である。ハンダ、絶縁膜、ボンディングパッド、サブマウント基体相互の間に、同様の目的で種々の膜を介在させることも想定される。
【0045】
またさらに、上記実施の形態に示した本発明の半導体レーザ装置の製造方法では、樹脂とハンダを、ダイボンディング工程前に、あらかじめサブマウント上に設けたが、これら両方またはいずれか片方を、あらかじめ半導体レーザチップ表面に設けるようにしても、本発明の半導体レーザ装置を製造できることは明らかである。
【0046】
上述の各実施の形態においては、マウント部材として、サブマウントを用いた場合について説明したが、本発明の適用は、これに限られるものでなく、他のマウント部材を用いても良い。すなわち、任意のマウント部材において、レーザチップのダイボンディングされる部分が、上述の各実施の形態と同様の構成であれば、他のマウント部材においても上述同様の効果を奏することは、明白である。したがって、レーザチップを、サブマウントを用いず直接ステム、フレーム、もしくはパッケージに積載する場合においては、このステム、フレームもしくはパッケージに、上記本発明の構成を適用することができる。
【0047】
【発明の効果】
本発明によれば、上記構成により、ダイボンディング工程時におけるアライメントずれが防止されて、所定の光学特性を有する半導体レーザ装置の生産性が向上する。
【図面の簡単な説明】
【図1】本発明の実施の形態1の半導体レーザ装置を示す断面図である。
【図2】本発明の実施の形態1の半導体レーザチップを示す断面図である。
【図3】本発明の実施の形態1のサブマウントを示す部分断面図である。
【図4】本発明の実施の形態2の半導体レーザ装置を示す部分断面図である。
【図5】本発明の実施の形態2のサブマウントを示す部分断面図である。
【図6】本発明の実施の形態3の半導体レーザ装置を示す部分断面図である。
【図7】本発明の実施の形態3のサブマウントを示す部分断面図である。
【図8】従来の技術の半導体レーザ装置を示す断面図である。
【符号の説明】
10、30、40 半導体レーザ装置
100、300、400 サブマウント
101 サブマウント基体
102 正側金属パターン
103 負側金属パターン
104、105 ハンダ
106 樹脂
200 半導体レーザチップ
201 基板
202 半導体成長層
203 正電極
204 負電極
301 溝
401 樹脂球
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor laser chip, a method of manufacturing a semiconductor laser device composed of stacked on the mount member.
[0002]
[Prior art]
GaN-based semiconductors are attracting attention as materials for realizing light-emitting elements in the ultraviolet or green region, and among them, it is desired to put into practical use a semiconductor laser device that oscillates at a shorter wavelength than before. . A feature of GaN-based semiconductors is that sapphire, which is an insulator, is used for the substrate. Therefore, in a light-emitting element using such a semiconductor, both positive and negative electrodes are formed on the growth layer side, unlike before. Of course. Therefore, in the GaN-based semiconductor laser device, the growth layer side is down, that is, in order to perform junction down die bonding, it is different from the conventional semiconductor laser device in which only one electrode is formed on the growth layer side. A mount member having a configuration is required.
[0003]
FIG. 8 shows an example of such a technique disclosed in Japanese Patent Laid-Open No. 7-235729. In the figure, 1 is a submount substrate, 2 is a metal pattern provided on the mounting surface of the submount, 3 is solder, 4 is a GaN semiconductor laser chip body, and 5 is provided on the semiconductor growth layer side of the GaN semiconductor laser chip. In addition, positive and negative electrodes. In this example, an insulating submount is used, and a metal film pattern corresponding to each of the positive and negative electrodes of the semiconductor laser is provided on the upper surface of the submount, and each is bonded to the electrode by soldering, and junction-down die bonding Is realized.
[0004]
Here, die bonding is generally the following process. Usually, the solder is provided in advance on the submount. This is heated above the melting point, the laser chip aligned at a predetermined position is pressed against the melted solder, and then the solder is cooled and solidified. As a result, the laser chip and the submount are bonded with good thermal conductivity.
[0005]
[Problems to be solved by the invention]
However, in the semiconductor laser chip having positive and negative electrodes on one side as shown in the above prior art, as shown in FIG. 8, there is a portion that is not bonded between the positive and negative electrodes, and it is bonded to the submount in a bridge shape. It will be. This causes the following problems that could not occur in the conventional semiconductor laser chip in which only one electrode is formed on the growth layer side.
[0006]
In the die bonding process, when the molten solder is cooled, the solidification and alloying of the solder does not necessarily proceed uniformly in each part, so the volume change and surface tension of the solder part change from region to region. A complex force is applied to the bonding surface. As shown in FIG. 8, in the semiconductor laser device in which the bonding surface is divided on both the positive and negative sides, the balance of the force applied to each bonding surface is lost, so that the laser chip moves during cooling and misalignment occurs. Resulting in. Actually, according to the inventor's experimental knowledge, the probability of occurrence of misalignment in the semiconductor laser device shown in FIG. 8 is compared with that in the conventional semiconductor laser in which only one electrode is formed on the growth layer side. About 5 times higher. Such misalignment not only causes a problem in the optical characteristics of the semiconductor laser device, i.e., the laser beam emission direction, but also has a positive / negative electrode formed on one side. It also caused a problem of leakage.
The object of the present invention is to eliminate the above-mentioned problems in the prior art.
[0007]
[Means for Solving the Problems]
The inventions includes a semiconductor laser chip having a plurality of electrodes on one side, the conductive film pattern opposing the respective electrode mounting member having on the loading surface, in the manufacturing method of the semiconductor laser device configured by stacking The semiconductor laser chip, in which each electrode and the conductive film pattern opposite to the electrode are respectively joined by solder, is placed on the mount member via solder , and the solder misalignment by an insulator but in the process of solidifying the solder by cooling the state to the mount member and the semiconductor laser chip is molten, the said semiconductor laser chip and said mounting member including a thermosetting resins It is fixed so that it may prevent.
[0009]
Preferably, in the semiconductor laser chip mounting surface of the mount member, a concave portion is provided in a portion in contact with the insulator containing the resin.
[0010]
In this specification, the mount member means a component for directly mounting a semiconductor laser chip, for example, a submount for a semiconductor laser chip, or a direct mounting on a stem, a frame or a package without using a submount. In this case, it refers to this stem, frame or package itself.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
[Embodiment 1]
FIG. 1 is a schematic cross-sectional view showing a semiconductor laser device according to Embodiment 1 of the present invention. In the figure, 10 is a semiconductor laser device of the present embodiment, 100 is a submount, 101 is an insulating submount substrate, 102 is a positive side metal pattern, 103 is a negative side metal pattern, 104 and 105 are solders, and 106 is insulating. 200 is a GaN-based semiconductor laser chip, 201 is a sapphire substrate, 202 is a semiconductor growth layer, 203 is a positive electrode, and 204 is a negative electrode. As shown in the figure, the solder and the metal pattern on the submount loading surface are appropriately formed so as to be insulated from each other, thereby enabling the mounting of semiconductor laser elements having positive and negative electrodes on one side. The point is the same as in the prior art. However, the difference is that a resin 106 is provided between the solders.
[0012]
FIG. 2 is a sectional view showing the configuration of the GaN-based semiconductor laser chip in more detail, and the configuration will be described below with reference to this.
[0013]
On the surface of the sapphire substrate 201, a buffer layer 210 made of AlN or GaN, an n-GaN layer 211, an n-AlGaN cladding layer 212, a quantum well active layer 213 made of multi-layer InGaN, and a ridge stripe along the cavity direction of the semiconductor laser A p-AlGaN cladding layer 214 having a shape is sequentially formed. Further, an n-AlGaN current blocking layer 215 is further stacked outside the stripe, and a p-GaN cap layer 216 is stacked on the current blocking layer surface and the ridge stripe portion p-AlGaN cladding layer surface. A semiconductor growth layer 202 is constituted by the buffer layer 210 to the cap layer 216. A part of the semiconductor growth layer 202 is provided with a groove extending from the surface to the n-GaN layer in parallel with the ridge stripe, and each p-type growth layer is divided into two. On the surface of the p-GaN cap layer on the side where the ridge stripe exists, a positive electrode 203 is provided, and further, a negative electrode 204 is provided in contact with the n-GaN layer exposed at the bottom of the groove. It extends to the surface of the side p-GaN cap layer. As a result, the positive and negative electrodes are exposed on the growth layer side surface of the semiconductor laser chip.
[0014]
Further, an insulator 205 made of SiO 2 or the like is provided inside the groove, and plays a role of preventing a short circuit in the die bonding process. With the above configuration, the stripe-shaped portion indicated by symbol 206 in FIG. 2 becomes the light emitting portion of the semiconductor laser. In the present embodiment, as an example, the size of the laser chip is set to length 0.5 × width 0.6 × height 0.1 mm, and the distance between the electrodes is 90 μm. Since such a semiconductor laser chip can be easily configured by a combination of known techniques, description of its manufacturing method is omitted.
[0015]
Next, a method for manufacturing the semiconductor laser device of the present embodiment will be described.
FIG. 3 is a diagram showing the submount 100 before the semiconductor laser chip 200 is loaded. Each symbol is the same as in FIG. As shown in this figure, prior to the die bonding step, resin 106 is applied on the submount loading surface in advance to form solders 104 and 105. In this embodiment, an epoxy resin that is thermosetting and has a curing temperature near the melting point of the solder is used as the resin. At this point, the resin 106 is uncured and has a certain degree of fluidity. In solder having a melting point of 156 ° C. is used for the solders 104 and 105, AlN as an insulator is used for the submount substrate 101, and Au (0.1 μm) / Pt (0. 1 μm) / Ti (0.1 μm) (Au on Pt on Ti, the same applies hereinafter). As an example, the size of the submount base 101 is set to length 1.5 × width 2.0 × height 0.2 mm, the distance between the solders is 100 μm, and the thickness of the solder is 1 μm. Each metal pattern and each solder can be formed by appropriately using known techniques such as vacuum deposition, CVD, sputtering, plating, thermal transfer, printing, and sintering.
[0016]
Such a submount was heated above the melting point of the solder to melt the solder. Subsequently, the semiconductor laser chip shown in FIG. 2 is appropriately aligned and loaded on the submount so that the laser chip electrode formation surface and the submount loading surface face each other. While applying the load, the temperature was held for about 1 minute. At this time, the upper end of the resin was in contact with the surface of the semiconductor laser chip. In this process, the resin 106 was gradually cured.
[0017]
Here, alignment is performed in the following manner. The positive electrode and the positive metal pattern, and the negative electrode and the negative metal pattern are bonded to each other, that is, as shown in FIG. 1, and the stripe direction of the semiconductor laser chip is aligned with the end face of the submount. The direction and the position are aligned so that the light emission surface substantially coincides with the end surface of the submount.
[0018]
Next, the submount and the entire semiconductor laser chip were cooled, and after applying the solder, the load was stopped. Thus, the die bonding process was completed, and the semiconductor laser device shown in FIG. 1 was completed.
[0019]
In the process of loading the chip, the resin 106 is not cured and is reasonably soft, so that the above-described process does not cause unnecessary distortion in the semiconductor laser chip, thereby deteriorating the characteristics of the completed semiconductor laser device. There is nothing.
[0020]
Further, in the cooling process, when the solder is solidified, the semiconductor laser chip is already appropriately fixed with the resin 106, so that the laser chip moves during the solder cooling, resulting in misalignment. Technical problems were avoided.
[0021]
For comparison, a target semiconductor laser device in which the resin 106 in the semiconductor laser device of this embodiment is omitted was manufactured. In the semiconductor laser device of this embodiment, when the laser beam center within ± 2 ° from the vertical direction of the end face of the submount is defined as a non-defective condition regarding the alignment in the die bonding process, the yield of non-defective products is 96. In contrast, the target semiconductor laser device was 70%. Thus, according to the present embodiment, the productivity of the semiconductor laser device is improved as compared with the conventional technique.
[0022]
Further, in the semiconductor light emitting device of this embodiment, the resin 106 is provided in almost the entire space between the solders as shown in FIG. 3, but as described above, the semiconductor laser is used during the die bonding process. For the purpose of fixing the chip and the submount, it is not always necessary to do this, and it may be provided only in a part thereof. Or it is not necessary to arrange | position resin so that it may be pinched | interposed into both positive and negative electrodes, and you may provide in the area | region of the end of a chip | tip. However, in the latter case, if the resin is arranged only on one side of the chip, the chip tends to be inclined and stacked, so that the resin amount is controlled more strictly or symmetrical on both sides of the chip. It may be necessary to devise such as placing resin on the surface. However, in the semiconductor laser device of the present embodiment, due to this configuration, during the die bonding process, the solder that is heated and melted and spread out comes into contact with the other solder, electrode, and metal pattern, resulting in a short circuit. There is also an effect of preventing the occurrence of.
[0023]
Furthermore, in the present embodiment, due to the presence of an insulator between the solders, the magnitude of the electric field between the solders is smaller than when there is no insulating resin when the semiconductor laser device is energized, Further, since the space between the solders is filled with resin, migration of the solder layer along the submount is less likely to occur, and the effect of improving the life characteristics of the semiconductor laser device is also achieved. In producing such an effect, as described above, unnecessary distortion does not occur in the semiconductor laser chip.
[0025]
[Embodiment 2]
FIG. 4 is a partial cross-sectional view showing the semiconductor laser device according to the second embodiment of the present invention, which corresponds to an enlarged portion in the vicinity of each solder in FIG. In the figure, 30 is the semiconductor laser device of the second embodiment, 300 is a submount, 301 is a groove, and other parts identical to those of the first embodiment are denoted by the same reference numerals. This embodiment is a modification of the first embodiment, and as shown in the drawing, except that a groove 301 is formed between the solders 104 and 105 on the loading surface of the submount. The same as in the first embodiment. In the present embodiment, the size of the groove is 30 μm wide and 100 μm deep. Such groove formation can be performed by appropriately selecting a known grooving technique such as scribing, dicing, wire saw processing, electric discharge processing, etching, sputtering, laser processing, FIB processing, and sandblast processing.
[0026]
FIG. 5 is a partial sectional view of a submount used in the semiconductor laser device of the present embodiment, and is an enlarged view of a portion corresponding to FIG. As shown in the figure, the submount is provided with a groove at the above-described location, and an insulating resin 106 is provided thereon. When this submount is used to load the semiconductor laser chip of FIG. 2 in the die bonding process similar to that of the first embodiment, the semiconductor laser device of FIG. 4 is completed.
[0027]
In the present embodiment, a part of the resin enters the groove 301 by pressing from above and below for connecting the submount and the semiconductor laser element by the die bonding process. As described above, since the resin escape is provided, distortion is introduced into the semiconductor laser chip by the die bonding process, as compared with the case of the first embodiment, and the semiconductor laser device has high performance. Contribute to
[0028]
Also in the present embodiment, as in the first embodiment, misalignment in the die bonding process, prevention of short circuit, and prevention of migration of solder during energization are realized.
[0029]
In this embodiment, the groove 301 provided for the escape of the resin does not have to be below the resin 106 in advance as shown in FIG. It is clear that the same result as above is obtained.
[0030]
In addition, in view of the above description, it is also clear that a recess having an arbitrary shape that can escape resin instead of the groove 301 has the same effect as the case where the groove is provided.
[0031]
Furthermore, even in the semiconductor light emitting device of the present embodiment, it is not always necessary to provide the resin in the space between the solders only for the purpose of fixing the semiconductor laser chip and the submount during the die bonding process. This is as described in the first embodiment.
[0032]
[Embodiment 3]
FIG. 6 is a partial cross-sectional view showing the semiconductor laser device according to the third embodiment of the present invention, and is an enlarged view of a portion corresponding to FIG. In the figure, reference numeral 40 denotes a semiconductor laser device according to the third embodiment, 400 denotes a submount, and other parts identical to those of the first embodiment are described with the same reference numerals.
[0033]
The present embodiment is a modification of the first embodiment. Next, differences will be described while explaining the method for manufacturing the semiconductor laser device of the present embodiment.
[0034]
FIG. 7 is a partial cross-sectional view showing a submount used in Embodiment 3 of the present invention. This figure shows a portion corresponding to FIG. In the figure, 401 is an insulating resin sphere, and a thermoplastic novolac resin is used. Such installation of the insulating resin sphere can be performed by applying a mixture of the sphere and the holding liquid. The size of the resin sphere can be set to 5 μm as an example. Using the submount 400 as described above, the semiconductor laser chip shown in FIG. 2 was loaded by a die bonding process similar to that of the first embodiment, and the semiconductor laser device shown in FIG. 6 was completed. In this die bonding process, the resin spheres are softened in the high temperature process, and further, the resin spheres are integrated by being pressed from above and below to connect the submount and the semiconductor laser element. Is filled. The semiconductor laser device similar to that of the first embodiment can be manufactured through such steps.
[0035]
Also in the present embodiment, as in the first embodiment, misalignment in the die bonding process, prevention of short circuit, and prevention of migration of solder during energization were realized.
[0036]
As apparent from the above description, the shape of the resin sphere does not necessarily need to be a perfect sphere, and can be changed as appropriate, such as a rectangular parallelepiped, a columnar body, and a complex tow shape. However, it can be changed as appropriate. Further, in the present embodiment, it is needless to say that a groove or a recess for allowing an excess portion of the resin to escape may be provided as in the second embodiment.
[0037]
In the semiconductor light emitting device of the present embodiment as well, it is not always necessary to provide resin in the space between the solders only for the purpose of fixing the semiconductor laser chip and the submount during the die bonding process. This is as described in the first embodiment.
[0038]
As described above, the configuration of the present invention has been described with a specific example, but the scope of the present invention is not limited to this, and of course, each component can be replaced with a material having the same application, A combination of other techniques can also be used.
[0039]
Above resins, epoxy resins, novolac resins, polyester resins, phenolic resins, polyurethane resins, silicone resins, polyamide resins may be used include polyimide resins, etc., as is their nature, using a thermosetting resins be able to. Further, a filler or the like may be mixed in the resin.
[0040]
The above-mentioned insulating submount substrate is composed of other insulating materials such as diamond, Si, SiC, cBN, BeO, Al 2 O 3 , and further, as represented by diamond / Si, SiO 2 / Si It can be replaced with another insulating submount substrate having a laminated structure of each insulating material. In addition, the submount substrate does not necessarily need to be insulative, and a conductive submount substrate can be used after devising electrical insulation between the positive and negative metal patterns. As the conductive submount substrate, materials such as Si, Ge, SiC, Cu, CuW, and Mo, and a stacked structure of these substances can be used.
[0041]
The solder described above can be replaced with other metallic brazing materials such as Sn, Pb, InAl, SnAg, PbIn, PbSn, AuSn, AuSi, and AuGe.
[0042]
The above-described semiconductor laser chip is not limited to the specific example shown in FIG. 2, and other materials such as GaN, SiC, Si, and SiO 2 / sapphire can be used as the substrate. For example, other materials such as an InGaAsP system, an InGaAlP system, an AlGaN system, and a CdZnSe system may be used as a material system for the growth layer. Alternatively, the semiconductor laser chip can be replaced with another light emitting element chip such as a high-power LED or a super luminescence diode.
[0043]
Further, in the submount of the above embodiment, the shape of each solder and each metal pattern is shown as a specific example in FIG. 3, but the present invention is not limited to this, and can be appropriately changed. . For example, the metal pattern is not necessarily provided so as to cover almost the entire surface of the submount. Alternatively, the metal pattern may be divided into three or more as in the case of using a so-called multi-beam semiconductor laser chip having a plurality of light emitting portions on the same semiconductor chip. Further, it is easy for those skilled in the art to provide a wire bonding pad portion and a mark for alignment during die bonding on the submount stacking surface. .
[0044]
Further, as is well known, various films can be interposed between the solder layer and the submount base. For example, a film for improving the adhesion between the submount and the solder, the submount, and the like. A film for preventing a reaction between solders, and a film for improving adhesion between these films or preventing oxidation may be appropriately laminated. Pt / Cr, Au / Mo, Au / Pt / Cr, Au / Mo / Ti, or the like can be used as the metal pattern Au / Pt / Ti described in the above embodiment. It is assumed that various films are interposed between the solder, the insulating film, the bonding pad, and the submount substrate for the same purpose.
[0045]
Furthermore, in the manufacturing method of the semiconductor laser device of the present invention shown in the above embodiment, the resin and the solder are provided in advance on the submount before the die bonding step. However, both or one of these is provided in advance. It is obvious that the semiconductor laser device of the present invention can be manufactured even if it is provided on the surface of the semiconductor laser chip.
[0046]
In each of the above-described embodiments, the case where the submount is used as the mount member has been described. However, the application of the present invention is not limited to this, and other mount members may be used. That is, it is obvious that in any mounting member, if the portion of the laser chip that is die-bonded has the same configuration as that of each of the above-described embodiments, the other mounting members can achieve the same effect as described above. . Therefore, when the laser chip is directly mounted on the stem, frame, or package without using the submount, the configuration of the present invention can be applied to the stem, frame, or package.
[0047]
【The invention's effect】
According to the present invention, the configuration described above prevents misalignment during the die bonding process and improves the productivity of a semiconductor laser device having predetermined optical characteristics.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a semiconductor laser device according to a first embodiment of the present invention.
FIG. 2 is a sectional view showing the semiconductor laser chip according to the first embodiment of the present invention.
FIG. 3 is a partial cross-sectional view showing a submount according to the first embodiment of the present invention.
FIG. 4 is a partial cross-sectional view showing a semiconductor laser device according to a second embodiment of the present invention.
FIG. 5 is a partial sectional view showing a submount according to a second embodiment of the present invention.
FIG. 6 is a partial cross-sectional view showing a semiconductor laser device according to a third embodiment of the present invention.
FIG. 7 is a partial sectional view showing a submount according to a third embodiment of the present invention.
FIG. 8 is a cross-sectional view showing a conventional semiconductor laser device.
[Explanation of symbols]
10, 30, 40 Semiconductor laser device 100, 300, 400 Submount 101 Submount base 102 Positive side metal pattern 103 Negative side metal pattern 104, 105 Solder 106 Resin 200 Semiconductor laser chip 201 Substrate 202 Semiconductor growth layer 203 Positive electrode 204 Negative Electrode 301 Groove 401 Resin sphere

Claims (2)

片面に複数の電極を有する半導体レーザチップが、該各電極に対向する導電膜パターンを積載面上に有したマウント部材に、積載されて構成される半導体レーザ装置の製造方法であって、各電極と、これに対向する導電膜パターンとが、それぞれハンダで接合されるように配される該半導体レーザチップが、該マウント部材上にハンダを介して載置されかつ該ハンダが溶融している状態から該マウント部材と該半導体レーザチップを冷却して該ハンダを固化する過程では、該半導体レーザチップと該マウント部材とは熱硬化性樹脂を含む絶縁体によりアライメントずれを防止するように固定されることを特徴とする半導体レーザ装置の製造方法。A method of manufacturing a semiconductor laser device, wherein a semiconductor laser chip having a plurality of electrodes on one side is stacked on a mount member having a conductive film pattern facing the electrodes on the stacking surface. And the semiconductor laser chip arranged so that the conductive film pattern opposed thereto is bonded by solder, is placed on the mount member via the solder , and the solder is melted It was cooled state to the mount member and the semiconductor laser chip in the process of solidifying the solder, as is with the semiconductor laser chip and said mounting member to prevent misalignment by an insulator comprising a thermosetting resins A method of manufacturing a semiconductor laser device, wherein the semiconductor laser device is fixed. 前記マウント部材の半導体レーザチップ積載面において、前記樹脂を含む絶縁体に接する部分には、凹部が設けられることを特徴とする、請求項1に記載の半導体レーザ装置の製造方法。  2. The method of manufacturing a semiconductor laser device according to claim 1, wherein a concave portion is provided in a portion of the mount member in contact with the insulator including the resin on the semiconductor laser chip mounting surface.
JP30548497A 1997-11-07 1997-11-07 Manufacturing method of semiconductor laser device Expired - Fee Related JP4121591B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30548497A JP4121591B2 (en) 1997-11-07 1997-11-07 Manufacturing method of semiconductor laser device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30548497A JP4121591B2 (en) 1997-11-07 1997-11-07 Manufacturing method of semiconductor laser device

Publications (2)

Publication Number Publication Date
JPH11145562A JPH11145562A (en) 1999-05-28
JP4121591B2 true JP4121591B2 (en) 2008-07-23

Family

ID=17945722

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30548497A Expired - Fee Related JP4121591B2 (en) 1997-11-07 1997-11-07 Manufacturing method of semiconductor laser device

Country Status (1)

Country Link
JP (1) JP4121591B2 (en)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127370A (en) * 1999-10-22 2001-05-11 Kyocera Corp Submount for mounting semiconductor element
JP3486900B2 (en) 2000-02-15 2004-01-13 ソニー株式会社 Light emitting device and optical device using the same
JP3889933B2 (en) 2001-03-02 2007-03-07 シャープ株式会社 Semiconductor light emitting device
KR101065076B1 (en) * 2005-05-07 2011-09-15 삼성전자주식회사 Submount for light emitting device
JP4522333B2 (en) * 2005-07-01 2010-08-11 三洋電機株式会社 Manufacturing method of semiconductor laser device
CN100399559C (en) * 2006-02-16 2008-07-02 上海交通大学 Microelectrode short-circuit-proof squeegee structure
JP4595929B2 (en) * 2006-11-28 2010-12-08 ソニー株式会社 Method for manufacturing light emitting device
JP6137971B2 (en) * 2013-07-18 2017-05-31 日本メクトロン株式会社 Flexible printed wiring board with optical waveguide and manufacturing method thereof
JP6988268B2 (en) * 2017-03-27 2022-01-05 ウシオ電機株式会社 Semiconductor laser device
JP7035377B2 (en) * 2017-03-27 2022-03-15 ウシオ電機株式会社 Semiconductor laser device
CN111326609B (en) 2018-12-14 2021-05-25 成都辰显光电有限公司 Light emitting device, manufacturing method of light emitting device and display device
KR102614775B1 (en) * 2018-12-17 2023-12-19 삼성전자주식회사 Light source package

Also Published As

Publication number Publication date
JPH11145562A (en) 1999-05-28

Similar Documents

Publication Publication Date Title
JP3889933B2 (en) Semiconductor light emitting device
JP4141549B2 (en) Manufacturing method of semiconductor light emitting device
US7608860B2 (en) Light emitting devices suitable for flip-chip bonding
KR100958054B1 (en) Submount of semiconductor laser diode, manufacturing method thereof and semiconductor laser diode assembly adopting the same
US7929587B2 (en) Semiconductor laser diode element and method of manufacturing the same
US6748001B1 (en) Semiconductor laser device providing laser light of two wavelengths and method of fabricating the same
JP4121591B2 (en) Manufacturing method of semiconductor laser device
JP2003031895A (en) Semiconductor light emitting device and its manufacturing method
JP2001168442A (en) Method of manufacturing semiconductor laser element, installation substrate, and support substrate
US9331453B2 (en) Laser diode device
JP5282605B2 (en) Semiconductor laser device and manufacturing method thereof
US8138663B2 (en) Light emitting device and method of manufacturing the same
US9008138B2 (en) Laser diode device
JP3618989B2 (en) Semiconductor laser device
JP2003198038A (en) Semiconductor light-emitting device and manufacturing method thereof and mount member for semiconductor light-emitting device
JPH10223930A (en) Semiconductor light emitting element
JPH10308560A (en) Semiconductor light emitting element and light emitting device
US8193552B2 (en) Semiconductor light emitting device of junction-down type and semiconductor light emitting element of junction-down type
JP2005101149A (en) Semiconductor light emitting device and its manufacturing method
KR20070039195A (en) Semiconductor device having advanced thermal stability and preparation method thereof
JP2003092431A (en) Method for face down fixing to support
JPWO2020031944A1 (en) Semiconductor light emitting device
WO2023182156A1 (en) Semiconductor light-emitting device, base, base with solder, and method for manufacturing semiconductor light-emitting device
JP3894607B2 (en) Semiconductor laser and manufacturing method thereof
JP2008294421A (en) Semiconductor laser device and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070911

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071107

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20071107

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080311

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080422

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080430

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110509

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110509

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120509

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120509

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130509

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees