JP4120789B2

JP4120789B2 - Transfer exposure method in semiconductor process

Info

Publication number: JP4120789B2
Application number: JP2002304318A
Authority: JP
Inventors: 誠栗原
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 2002-10-18
Filing date: 2002-10-18
Publication date: 2008-07-16
Anticipated expiration: 2022-10-18
Also published as: JP2004140223A

Description

【０００１】
【発明の属する技術分野】
本発明は半導体プロセスにおける転写露光方法に係り、特にホトリソグラフィによって複数の同一パターンを含む半導体デバイスのチップをウエハ上に転写する場合において、各パターンを転写する際の露光条件の均等化を図り、またチップ取れ数を増加させるための改善に関する。
【０００２】
【従来の技術】
ＣＣＤスキャナや液晶画像表示装置等に適用される半導体デバイスは、その回路構成中に多数の同一パターンが連続的に繰り返して配設されている。
そして、一般的にその種の半導体デバイスは大面積チップとなるため、チップ全体を単一のマスク内に収めることが不可能である。
【０００３】
そこで、従来から前記のような半導体デバイスをホトリソグラフィで製造する際には、同一パターンとして繰り返される回路については単一の代表パターンとしてマスクに形成するようにし、更にそれが複数種ある場合には１枚のマスクに対して集約的に配設・形成しておき、そのマスクを用いて繰り返しパターンを効率良く露光転写させる方法が採用されている。
また、その方法に基づいた半導体デバイスの製造方法に関しては、下記の特許文献１，２等において各種の提案がなされている。
【０００４】
前記の露光転写方法では、例えば、ウエハ上に多数形成される半導体デバイスの１チップが図１３（Ａ）に示すような各回路パターンの組合せからなるチップパターン１であり、各パターンＡ1〜Ａ4，Ｂ1〜Ｂ10，Ｃ1とＣ2，Ｄ1〜Ｄ5がそれぞれ同一パターンＡ,Ｂ,Ｃ,Ｄである場合には、図１３（Ｂ）のように各パターンＡ,Ｂ,Ｃ,Ｄを集約的に配置・形成した一枚のマスク２を用いる。
尚、図１３（Ｂ）において、２０はマスク２の中心である。
【０００５】
そして、露光装置としては図１４に示すような縮小投影露光方式の装置が使用されることが多く、その場合には前記のマスク２はレチクルマスクとなる。
同図において、３１は露光光源であり、その発する光はフライアンレンズ３２、アパーチャ３３、コンデンサレンズ３４、ミラー３５及びコンデンサレンズ３６を介してマスク２に照射せしめられる。
また、ミラー３５からコンデンサレンズ３６を通じてマスク２側へ照射される露光光束の光軸１０は、設置台に固定されたマスク２の中心２０を通過するように設定されている。
尚、マスク２の上側にはブラインド３７が設けられており、ブラインド駆動部３８によってマスク２の各パターンＡ,Ｂ,Ｃ,Ｄの内の転写しようとするパターン以外の領域を遮蔽するようになっている。
【０００６】
ブライド３７が開放しているマスク２のパターンを透過した光は、投影レンズ３９を介してレベリングステージ４０の上面に設置されたウエハ４１に集光せしめられ、それによってマスク２の前記パターンがウエハ４１に投影されて転写される。
前記のレベリングステージ４０はＺステージ４２の上に搭載されており、更にそのＺステージ４２はＸ-Ｙステージ４３の上に搭載されている。
そして、ＬＥＤ４４,４５とコリメートレンズ４６,４７と集光レンズ４８,４９と光検出器５０,５１で構成した２系統の光学系によって、それぞれウエハ４１と前記光軸１０の交点を基準にしたウエハ４１上の一定領域に関するレベリング情報とフォーカス情報を得るようになっており、光検出器５０,５１が検出したそれらの情報は主制御部５２へ入力され、主制御部５２がそれらの情報に基づいてレベリング駆動部５３とＺ駆動部５４を制御することにより、ウエハ４１の傾斜角度と光軸方向の位置（フォーカス位置）を調整して常に適正な転写露光が実行されるようにしている。
【０００７】
また、主制御部５２には半導体デバイスのチップパターン１とマスク２の各パターンＡ,Ｂ,Ｃ,Ｄに係る配置条件、及びウエハ４１に対するチップパターン１の配設条件に基づいて作成された作業プログラムが予めセットされている。
そして、主制御部５２は、そのプログラムを読み出してＸ-Ｙ駆動部５５を制御することによりＸ-Ｙステージ４３を水平方向へ移動させ、ブラインド３７の遮蔽状態を制御すると共に前記のレベリング・フォーカス情報によってレベリングステージ４０とＺステージ４２を制御しながら、マスク２の各パターンＡ,Ｂ,Ｃ,Ｄを選択的にウエハ４１の設定位置に転写させて最終的にウエハ４１上に多数のチップパターン１を形成させる。
【０００８】
【特許文献１】
特開平０６−３２３３８９号公報
【特許文献２】
特開２０００−３２３３８９号公報
【０００９】
【発明が解決しようとする課題】
ところで、前記の露光装置においては、マスク２がその中心２０を露光用光束の光軸１０上に位置させるように設置されており、図１３（Ｂ）に示したマスク２のパターンＡ,Ｂ,Ｃ,Ｄの配置条件によれば、露光用光束の光軸１０はマスク２のパターンＣを通過するが、他のパターンＡ,Ｂ,Ｄは常に光軸１０からずれた位置にある。
一方、前記の露光装置では露光用光束の光軸１０とウエハ４１の交点を基準にしてレベリング・フォーカス情報を得ている。
【００１０】
従って、パターンＡ,Ｂ,Ｄをウエハ４１に転写する場合には、それらのパターンＡ,Ｂ,Ｄを転写すべき領域からずれたウエハ４１上の領域から得られるレベリング・フォーカス情報に基づいてレベリングステージ４０とＺステージ４２が調整制御される。
その場合、転写しようとするパターンと同一のパターンが形成されるべき領域からレベリング・フォーカス情報が得られていればまだ良いが、異なるパターンが形成されるべき領域からその情報を得ていると、繰り返して転写される複数の同一パターンが異なる露光条件で転写されることになる。
【００１１】
例えば、図１５に示すように、マスク２のパターンＤをチップパターン１内のパターンＤ1に転写する場合には、前記の光軸１０はチップパターン１内のパターンＣ1を通過する位置となり、レベリング・フォーカス情報はパターンＣ1側から得られており、その情報に基づいてウエハ４１の傾斜角度と光軸方向の位置が調整された状態でパターンＤ1がウエハ４１に転写される。
一方、Ｘ-Ｙステージ４３を移動させてチップパターン１内のパターンＤ2〜Ｄ5を順次転写してゆく段階では、前記の光軸１０はパターンＤ1〜Ｄ4へ順次移行するため、同一パターンが形成されるべき領域内でレベリング・フォーカス情報を得ながら転写が行われることになる。
すると、チップパターン１のパターンＤ1だけが異なるパターンＣ1のレベリング・フォーカス情報に基づいて転写されたことになり、パターンＤが画素回路を構成するようなものである場合には、パターンＤ1の画素とパターンＤ2の画素の繋ぎ目が他のパターンＤ2〜Ｄ5に係る各画素間の繋ぎ目と異なった状態になって、画像の表示品質の低下を招くという問題が生じる。
【００１２】
また、別の問題として、ウエハ４１のエッジ近くに配設されるチップパターン１を前記のマスク２の各パターンＡ,Ｂ,Ｃ,Ｄで転写する場合を想定してみると、図１６に示すように、チップパターン１内のパターンＡ4を形成すべき領域がウエハ４１のエッジ４１aに最も近くなるが、その場合に前記の光軸１０はウエハ４１の外側に位置することになり、その状態ではレベリング・フォーカス情報が得られなくなる。
従って、そのまま転写を実行するとデフォーカスによるパターン短絡等が発生し、また露光装置によってはそのような転写を不能とする場合もあることから、結果的にエッジ４１aに近い領域にチップパターン１を形成できなくなってチップ取れ数の減少を招くことになる。
【００１３】
そこで、本発明は、複数の同一パターンを含む半導体デバイスのチップをウエハ上に転写する場合に用いるマスクに工夫を施し、もって、前記の各問題点を合理的に解決することが可能な露光転写方法を提供することを目的として創作された。
【００１４】
【課題を解決するための手段】
第１の発明は、露光用光束の光軸がマスクの中心を通過するように設定し、別途の光学系により前記光軸とウエハの交点位置を基準にして求めたフォーカス・レベリング情報に基づいて前記ウエハの前記光軸方向の位置と角度を制御しながら、前記マスクに形成された半導体デバイスの各パターンを前記ウエハに転写する露光装置を用い、複数の異なるパターンをそれぞれ複数個含んだ半導体デバイスのチップをウエハ上に転写する場合の転写露光方法において、前記半導体デバイスにおける異なるパターン毎の複数の同一パターンをそれぞれ単一の代表パターンとしてマスク上に配置・形成せしめた第１マスクと、前記第１マスクとの関係で、前記の各代表パターンの配置領域がマスクの中心について点対称な位置に設定された第２マスクとを用意し、前記ウエハに形成されるべき前記半導体デバイスの同一パターンの各形成領域が隣接して整列している場合に、前記光軸方向から見て、マスクの中心が前記ウエハに形成されるべき前記半導体デバイスの同一パターンの形成領域内に位置するように、前記の第１マスク又は第２マスクを選択的に使用して転写することを特徴とする半導体プロセスにおける転写露光方法に係る。
【００１５】
この発明によれば、ウエハに形成されるべき半導体デバイスの同一パターンの各形成領域が隣接して整列している場合において、それらのパターンを繰り返して転写してゆく際に、第１マスク又は第２マスクを選択的に使用することによって、フォーカス・レベリング情報を常に同一パターンが形成されるべき領域から取得でき、隣接した同一パターンをより均等な露光条件で転写させることが可能になる。
従って、同一パターンが画素に係るものである場合において、連続する画素の繋ぎ目が目立つような不具合を防止できる。
【００１６】
第２の発明は、第１の発明と同様の露光装置を用い、複数の同一パターンを含む半導体デバイスのチップをウエハ上に転写する場合の転写露光方法であり、第１の発明の場合と同様の関係にある第１マスクと第２マスクを用意するが、前記ウエハ上に前記の複数の同一パターンを繰り返して転写する際に、前記の第１マスクと第２マスクの内で、前記光軸方向から見て、マスクの中心と前記ウエハに形成されるべき前記半導体デバイスのチップパターン配設領域の中心との距離がより短くなる方のマスクを選択的に使用して転写することを特徴とする半導体プロセスにおける転写露光方法に係る。
【００１７】
この発明によれば、半導体デバイスにおける複数の同一パターンをマスクの代表パターンによってウエハに転写露光する場合に、第１マスクと第２マスクを使い分けることにより、フォーカス・レベリング情報を可能な限り半導体デバイスの配設領域の中心に近い領域から取得できるようになり、同一パターンをより均一な露光条件で転写せしめることが可能になる。
【００１８】
第３の発明は、第１の発明と同様の露光装置を用い、複数の同一パターンを含む半導体デバイスのチップをウエハ上に転写する場合の転写露光方法であり、前記ウエハに形成されるべき前記半導体デバイスの同一パターンの形成領域が前記ウエハの縁の近傍にある場合において、そのパターンに係る代表パターンを前記の第１マスクと第２マスクの隅角寄りに配置・形成せしめ、前記光軸方向から見て、マスクの中心が前記ウエハ内に位置するように、前記の第１マスク又は第２マスクを選択的に使用して転写することを特徴とする半導体プロセスにおける転写露光方法に係る。
【００１９】
この発明によれば、第１マスクと第２マスクを使い分けることにより、単一のマスクで転写を実行する場合と比較して、ウエハの縁の近傍領域にあるパターンについてフォーカス・レベリング情報を得て転写できる場合が多くなるために、ウエハの縁に近い領域に正常な半導体デバイスのチップパターンをより多く形成でき、ウエハからのチップ取れ数を増加させることができる。
【００２０】
【発明の実施の形態】
以下、本発明の「半導体プロセスにおける転写露光方法」の実施形態を図１から図１２を用いて詳細に説明する。
但し、この実施形態においても、図１４に示した露光装置を用いて図１３（Ａ）に示したチップパターン１をウエハ４１に多数転写する場合を例にとって説明する。
先ず、図１の（Ａ）と（Ｂ）はこの実施形態で用いる２枚のマスクの平面図であり、（Ａ）のマスクは従来技術において説明した図１３（Ｂ）のマスク２に相当し、（Ｂ）のマスク３は、前記のマスク２との関係において、パターンＡ,Ｂ,Ｃ,Ｄの配置領域がマスク２の中心２０について点対称な位置に設定されたものである。
【００２１】
今、図１３（Ａ）のチップパターン１におけるパターンＤ1〜Ｄ5をマスク２,３を用いて転写する場合を想定すると、パターンＤ1の転写のためにマスク２を用いた場合には、図１５で説明したように、マスク２のパターンＤがチップパターン１のパターンＤ1に対応するようにウエハ４１を移動させた際に光軸１０がチップパターン１のパターンＣ1の領域に位置し、パターンＣ1の領域を基準にしたレベリング・フォーカス情報しか得られなかった。
【００２２】
この問題に対して、この実施形態では前記の対称条件に基づいて作成された２枚のマスク２,３を用意しており、前記のパターンＤ1の転写に際してはマスク３を適用する。
その場合の露光装置におけるチップパターン１とマスク２の光学的位置関係は図２に示され、マスク２のパターンＤをチップパターン１のパターンＤ1に対応させると、マスク２の中心２０（即ち、露光装置の光軸１０の位置）はチップパターン１のパターンＤ2の形成領域内に位置するため、レベリング・フォーカス情報は同一パターンが形成されるべき領域から得られていることになる。
【００２３】
次に、この実施形態では、チップパターン１のパターンＤ2を転写する際にもマスク３を適用する。
その場合のチップパターン１とマスク２の光学的位置関係は図３に示され、マスク２のパターンＤをチップパターン１のパターンＤ2に対応させると、露光装置の光軸１０はチップパターン１のパターンＤ3の形成領域内に位置し、やはりレベリング・フォーカス情報は同一パターンが形成されるべき領域から得られることになる。
【００２４】
一方、チップパターン１のパターンＤ3〜Ｄ5を転写する際には、マスク２を適用する。
それらの場合におけるチップパターン１とマスク２の光学的位置関係は図４から図６に示されるが、露光装置の光軸１０はそれぞれの場合についてチップパターン１のパターンＤ2,Ｄ3,Ｄ4の形成領域内に位置し、レベリング・フォーカス情報は同一パターンが形成されるべき領域から得られていることは前記と同様である。
ここで、もし、チップパターン１のパターンＤ5の転写の際にマスク２を適用したと仮定すると、その場合における光軸１０の位置はチップパターン１のパターンＣ2となり、図１５の場合と対称的関係となって、パターンＤ1〜Ｄ5とは異なるパターンＣ2の領域からレベリング・フォーカス情報を得てしまうことになる。
【００２５】
従って、この実施形態によれば、２枚のマスク２,３を選択的に用いることにより、チップパターン１内の同一パターンＤ1〜Ｄ5をそれらパターンの形成領域内に基準を設定して得られるレベリング・フォーカス情報に基づいて転写させることができ、それらのパターンＤ1〜Ｄ5が均等な露光条件で転写がなされるために、前記パターンＤ1〜Ｄ5が画素を構成する回路の繰り返しパターンであるような場合において画素の繋ぎ目が目立ってしまうような不具合を防止できる。
【００２６】
尚、チップパターン１のパターンＤ2,Ｄ3,Ｄ4の転写に際しては、マスク２,３の何れを用いても光軸１０を同一パターンの形成領域内に位置させることができるが、図３のようにパターンＤ2をマスク３のパターンＤで転写し、パターンＤ3,Ｄ4をマスク２のパターンＤで転写するようにしているのは、光軸１０を可能な限りチップパターン１の中心に近い位置に設定しようとする配慮によるものである。
【００２７】
次に、チップパターン１におけるパターンＢ1〜Ｂ10をマスク２,３で転写する場合について説明する。
一般に、半導体プロセスでは半導体デバイスのチップパターンをウエハに対してマトリクス状に配列させて転写する。
前記のチップパターン１についてみれば、図７に示すように、チップパターン１が縦横に密接した態様で繰り返されることになる。
その場合、同図のように、マスク２のパターンＢを用いてチップパターン１のパターンＢ1を転写する際の条件についてみると、マスク２の中心２０に相当する光軸１０の位置は上側に隣接しているチップパターン１のパターンＢ7の形成領域にあり、隣接したチップパターン１における同一パターン形成領域からレベリング・フォーカス情報が得られていることになる。
また、図７ではパターンＢ1の転写について描かれているが、マスク２又はマスク３を適宜選択的に用いることによって、パターンＢ1〜Ｂ10を隣接したチップパターン１における同一パターン形成領域からレベリング・フォーカス情報を得ながら転写することができる。
【００２８】
ところで、この実施形態では、マスク２,３におけるパターンＢが図１の（Ａ）,（Ｂ）のような配置条件になっているために前記のようなレベリング・フォーカス情報に基づく露光条件が得られるが、チップパターンの構成によってはそのような条件が得られるとは限らず、また、前記で得られているレベリング・フォーカス情報はあくまで隣接したチップパターンの同一パターンの形成領域を基準にした情報であり、実際に転写しようとするチップパターン１に係る同一パターンから得られている情報ではない。
【００２９】
一方、パターンＢ1〜Ｂ10が画素を構成する回路でないような場合には、むしろ実際に転写しようとするチップパターン１内で露光条件を揃えた方が良いことが少なくない。
そこで、この実施形態では、２枚のマスク２,３の選択に際して、現在転写しようとしている各パターンＢ1〜Ｂ10を含むチップパターン１の中心とマスク２又はマスク３の中心２０（光軸１０の位置）との距離が、光軸１０の方向から見て、より短くなる方のマスクを選択して転写する方法を採用した場合について説明する。
【００３０】
先ず、図８の（Ａ）はチップパターン１のパターンＢ1をマスク２のパターンＢで転写する場合を、同図の（Ｂ）はマスク３のパターンＢで転写する場合を示す。
そして、それぞれの場合において、マスク２,３の中心２０とチップパターン１の中心２５の直線距離Ｌ1,Ｌ2を比較してみると、Ｌ1＜Ｌ2の関係になっている。
従って、この場合におけるパターンＢ1の転写に際してはマスク２を選択し、そのマスク２のパターンＢでチップパターン１のパターンＢ1を転写する。
【００３１】
一方、図９と図１０は、同様の基準に基づいて、それぞれチップパターン１のパターンＢ2とパターンＢ5を転写する場合を示す。
チップパターン１のパターンＢ2〜Ｂ5の転写においては、マスク２,３の中心２０とチップパターン１の中心２５の直線距離を比較すると、マスク２の場合よりもマスク３を用いた場合の方が短くなるため、マスク３が適用されることになる。
尚、パターンＢ6〜Ｂ10の転写に関しては図示していないが、前記の基準に準じてマスク２,３の何れか一方を選択してパターンＢを転写することになる。
【００３２】
このように、光軸１０の方向からみたマスク２,３の中心２０とチップパターン１の中心２５との直線距離が短くなる方のマスクを選択するという方法により、パターンＢ1〜Ｂ10の転写に係るレベリング・フォーカス情報を可能な限りそれらのパターンＢ1〜Ｂ10を含むチップパターン１の中心２５に近い位置を基準にした情報として得ることができ、チップパターン単位でより均一な露光条件を設定しながら転写できることになる。
【００３３】
次に、チップパターン１のパターンＡ1〜Ａ4を転写する場合について説明する。
それらのパターンＡ1〜Ａ4はチップパターン１の隅角に分散して配設されており、前記のパターンＤ1〜Ｄ5やパターンＢ1〜Ｂ10と条件が異なる。
パターンＡ1〜Ａ4について問題となるのは、図１６において説明したように、ウエハ４１に対してチップパターン１をマトリクス状に配列させた場合に、ウエハ４１のエッジ４１aの近くに形成されるべきチップパターン１のパターンＡ1〜Ａ4が極めてエッジ４１aに近くなり、レベリング・フォーカス情報が得られなくなってデフォーカスによるパターン短絡等が発生し、結果的にチップ取れ数が減少することであった。
【００３４】
この問題について、この実施形態では、図１に示したように、マスクの中心２０に関して各パターンＡ,Ｂ,Ｃ,Ｄの形成領域を点対称な関係で配設した２枚のマスク２,３を用意しており、且つパターンＡを各マスク２,３の隅角寄りに配置・形成してあるため、それらのマスク２,３を適宜選択することにより合理的に解決できる。
即ち、図１６ではマスク２を用いているために、ウエハ４１のエッジ４１aの近くにあるチップパターン１のパターンＡ4を転写する際にマスク２の中心２０（光軸１０の位置）がウエハ４１の範囲外になり、レベリング・フォーカス情報が得られない状態となっていたが、図１１に示すように、マスク３を用いてパターンＡ4を転写するようにすれば、光軸１０の位置はウエハ４１の範囲内に含まれるためレベリング・フォーカス情報を得て転写を行うことができる。
【００３５】
また、図１２に示すように、図１１におけるチップパターン１に対してウエハ４１上で対角位置にあるチップパターン１のパターンＡ1に関しては、マスク２を用いてパターンＡ1を転写するようにすれば、前記と同様に光軸１０の位置はウエハ４１の範囲内にあり、レベリング・フォーカス情報を得た状態で転写を行うことができる。
尚、図１１と図１２はそれぞれウエハ４１の右下隅と左上隅に配設されるチップパターン１について説明したが、右上隅と左下隅に配設されるチップパターン１のパターンＡ2,Ａ3に関しては、光軸１０が少しエッジ４１aに接近するが、マスク２,３の何れを用いても光軸１０をウエハ４１の範囲内に収めることができ、レベリング・フォーカス情報を得ながら転写できる。
【００３６】
最後に、チップパターン１のパターンＣ1,Ｃ2の転写について検討すると、マスク２,３ではパターンＣを中央に配置させており、マスク２,３の中心２０はパターンＣ内にある。
従って、マスク２,３の何れを用いても光軸１０がパターンＣ1,Ｃ2の形成領域内に位置することになり、その形成領域の中心を基準として得られるレベリング・フォーカス情報に基づいてそのまま転写が行えるため、この場合には他のパターンＤ1〜Ｄ5,Ｂ1〜Ｂ10,Ａ1〜Ａ4に係るような問題は生じない。
【００３７】
以上のように、この実施形態の転写露光方法によれば、従来技術の各問題点を合理的に解決できるが、露光装置の露光方式としては、図１４に示したような縮小投影露光方式に限らず、等倍転写のミラープロジェクション方式であってもよく、またマスクとウエハの間に光学系を介在させずにパターンを直接転写する射影露光方式であってもよい。
【００３８】
【発明の効果】
本発明の「半導体プロセスにおける転写露光方法」は、以上の構成を有していることにより、次のような効果を奏する。
請求項１の発明は、ウエハに形成されるべき半導体デバイスの同一パターンの各形成領域が隣接して整列しており、それらのパターンを繰り返して転写してゆく場合に、フォーカス・レベリング情報を常に同一パターンが形成されるべき領域から取得しながら転写できるようにし、前記の各同一パターンを均等な露光条件で転写させることを可能にする。
特に、前記の同一パターンが画素回路に係るものである場合に最適であり、連続する画素の繋ぎ目が目立つような不具合を防止できるという利点がある。
請求項２の発明は、フォーカス・レベリング情報を可能な限り半導体デバイスの配設領域の中心に近い領域から取得できるようにして、半導体デバイス単位でそのチップパターン内に含まれている同一パターンをより均一な露光条件で転写せしめることを可能にする。
請求項３の発明は、ウエハの縁の近傍に形成されるパターンについてもウエハ面からフォーカス・レベリング情報を取得できるようにし、従来ではデフォーカス等によって形成が不可能であったウエハのエッジ近くのチップパターンについても適正な転写を可能にし、チップ取れ数の増加を実現する。
【図面の簡単な説明】
【図１】本発明の「半導体プロセスにおける転写露光方法」の実施形態に用いられる２枚のマスクの平面図である。
【図２】図１（Ｂ）のマスクを用いてチップパターン内のパターンＤ1を転写する場合におけるマスクとチップパターンの光学的位置関係を示す平面図である。
【図３】図１（Ｂ）のマスクを用いてチップパターン内のパターンＤ2を転写する場合におけるマスクとチップパターンの光学的位置関係を示す平面図である。
【図４】図１（Ａ）のマスクを用いてチップパターン内のパターンＤ3を転写する場合におけるマスクとチップパターンの光学的位置関係を示す平面図である。
【図５】図１（Ａ）のマスクを用いてチップパターン内のパターンＤ4を転写する場合におけるマスクとチップパターンの光学的位置関係を示す平面図である。
【図６】図１（Ａ）のマスクを用いてチップパターン内のパターンＤ5を転写する場合におけるマスクとチップパターンの光学的位置関係を示す平面図である。
【図７】ウエハ上にマトリクス状に配設されるチップパターンの相互関係と、図１（Ａ）のマスクを用いてチップパターン内のパターンＢ1を転写する場合におけるマスクと各チップパターンの光学的位置関係を示す平面図である。
【図８】（Ａ）は図１（Ａ）のマスクを用いてチップパターン内のパターンＢ1を転写する場合、（Ｂ）は図１（Ｂ）のマスクを用いてチップパターン内のパターンＢ1を転写する場合であって、それぞれの場合におけるマスクとチップパターンの光学的位置関係を示す平面図である。
【図９】図１（Ｂ）のマスクを用いてチップパターン内のパターンＢ2を転写する場合におけるマスクとチップパターンの光学的位置関係を示す平面図である。
【図１０】図１（Ｂ）のマスクを用いてチップパターン内のパターンＢ5を転写する場合におけるマスクとチップパターンの光学的位置関係を示す平面図である。
【図１１】ウエハの右下隅に配設されるチップパターン内のパターンＡ4（最もウエハのエッジに近いパターン）を図（Ｂ）のマスクで転写する場合におけるマスクとチップパターンとウエハのエッジとの光学的位置関係を示す平面図である。
【図１２】ウエハの左上隅に配設されるチップパターン内のパターンＡ1（最もウエハのエッジに近いパターン）を図（Ａ）のマスクで転写する場合におけるマスクとチップパターンとウエハのエッジとの光学的位置関係を示す平面図である。
【図１３】（Ａ）はチップパターンの平面図であり、（Ｂ）はそのチップパターン内の各同一パターンＡ1〜Ａ4,Ｂ1〜Ｂ10,Ｃ1とＣ2,Ｄ1〜Ｄ5を代表パターンＡ,Ｂ,Ｃ,Ｄとして１枚のマスク内に配置・形成したマスクの平面図である。
【図１４】露光装置のシステム構成図である。
【図１５】図１３（Ｂ）のマスクで図１３（Ａ）のチップパターン内のパターンＤ1を転写する場合におけるマスクとチップパターンの光学的位置関係を示す平面図である。
【図１６】ウエハの右下隅に配設されるチップパターン内のパターンＡ1（最もウエハのエッジに近いパターン）を図１３（Ｂ）のマスクで転写する場合におけるマスクとチップパターンの光学的位置関係を示す平面図である。
【符号の説明】
１…チップパターン、２,３…マスク、１０…光軸、２０…マスクの中心、２５…チップパターンの中心、３１…露光光源、３２…フライアンレンズ、３３…アパーチャ、３４,３６コンデンサレンズ、３５…ミラー、３７…ブラインド、３８…ブラインド駆動部、３９…投影レンズ、４０…レベリングステージ、４１…ウエハ、４１a…ウエハのエッジ、４２…Ｚステージ、４３…Ｘ-Ｙステージ、４４,４５…ＬＥＤ、４６,４７…コリメートレンズ、４８,４９…集光レンズ、５０,５１…光検出器、５２…主制御部、５３…レベリング駆動部、５４…Ｚ駆動部、５５…Ｘ-Ｙ駆動部、Ａ,Ｂ,Ｃ,Ｄ…マスクに配置・形成されたパターン（代表パターン）、Ａ1〜Ａ4,Ｂ1〜Ｂ10,Ｃ1とＣ2,Ｄ1〜Ｄ5…チップパターン内の各同一パターン、Ｌ1,Ｌ2…光軸方向から見た場合のマスクの中心（光軸の位置）とチップパターンの中心との距離。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a transfer exposure method in a semiconductor process, and in particular, when transferring a chip of a semiconductor device including a plurality of identical patterns onto a wafer by photolithography, the exposure conditions for transferring each pattern are equalized, It also relates to improvements for increasing the number of chips.
[0002]
[Prior art]
A semiconductor device applied to a CCD scanner, a liquid crystal image display device, or the like has a number of identical patterns arranged continuously and repeatedly in its circuit configuration.
In general, since such a semiconductor device is a large-area chip, it is impossible to fit the entire chip in a single mask.
[0003]
Therefore, when manufacturing a semiconductor device as described above by photolithography, a circuit that is repeated as the same pattern is formed on the mask as a single representative pattern. A method is adopted in which a single mask is arranged and formed in a concentrated manner, and a repeated pattern is efficiently exposed and transferred using the mask.
In addition, various proposals have been made in the following Patent Documents 1 and 2 regarding a method for manufacturing a semiconductor device based on this method.
[0004]
In the above-described exposure transfer method, for example, one chip of a semiconductor device formed on a wafer is a chip pattern 1 composed of a combination of circuit patterns as shown in FIG. 13A, and each of the patterns A1 to A4, When B1 to B10, C1 and C2, and D1 to D5 are the same patterns A, B, C, and D, the patterns A, B, C, and D are collectively arranged as shown in FIG. Use one formed mask 2.
In FIG. 13B, 20 is the center of the mask 2.
[0005]
In many cases, a reduction projection exposure apparatus as shown in FIG. 14 is used as an exposure apparatus. In this case, the mask 2 is a reticle mask.
In the figure, reference numeral 31 denotes an exposure light source, and light emitted from the exposure light source is irradiated onto the mask 2 through a fly-an lens 32, an aperture 33, a condenser lens 34, a mirror 35 and a condenser lens 36.
Further, the optical axis 10 of the exposure light beam irradiated from the mirror 35 to the mask 2 side through the condenser lens 36 is set so as to pass through the center 20 of the mask 2 fixed to the installation table.
A blind 37 is provided on the upper side of the mask 2 so that the blind driving unit 38 shields areas other than the pattern to be transferred among the patterns A, B, C, and D of the mask 2. ing.
[0006]
The light transmitted through the pattern of the mask 2 opened by the bride 37 is condensed on the wafer 41 installed on the upper surface of the leveling stage 40 via the projection lens 39, whereby the pattern of the mask 2 is converted into the wafer 41. Is projected and transferred.
The leveling stage 40 is mounted on a Z stage 42, and the Z stage 42 is mounted on an XY stage 43.
Then, the wafers based on the intersection of the wafer 41 and the optical axis 10 are respectively referred to by the two optical systems composed of the LEDs 44 and 45, the collimating lenses 46 and 47, the condenser lenses 48 and 49, and the photodetectors 50 and 51. 41, the leveling information and the focus information regarding a certain area are obtained, and the information detected by the photodetectors 50 and 51 is input to the main control unit 52, and the main control unit 52 is based on the information. By controlling the leveling drive unit 53 and the Z drive unit 54, the tilt angle of the wafer 41 and the position in the optical axis direction (focus position) are adjusted so that proper transfer exposure is always performed.
[0007]
In addition, the main control unit 52 has operations created based on the arrangement conditions for the patterns A, B, C, and D of the chip pattern 1 and the mask 2 of the semiconductor device and the arrangement conditions of the chip pattern 1 on the wafer 41. A program is preset.
The main control unit 52 reads the program and controls the XY drive unit 55 to move the XY stage 43 in the horizontal direction, thereby controlling the shielding state of the blind 37 and the leveling / focusing. While controlling the leveling stage 40 and the Z stage 42 according to the information, each pattern A, B, C, D of the mask 2 is selectively transferred to the set position of the wafer 41 and finally a large number of chip patterns on the wafer 41. 1 is formed.
[0008]
[Patent Document 1]
Japanese Patent Laid-Open No. 06-323389
[Patent Document 2]
JP 2000-323389 A
[0009]
[Problems to be solved by the invention]
By the way, in the above-described exposure apparatus, the mask 2 is installed so that the center 20 thereof is positioned on the optical axis 10 of the light beam for exposure, and the patterns A, B, and B of the mask 2 shown in FIG. According to the arrangement conditions of C and D, the optical axis 10 of the exposure light beam passes through the pattern C of the mask 2, but the other patterns A, B, and D are always shifted from the optical axis 10.
On the other hand, the exposure apparatus obtains leveling / focus information with reference to the intersection of the optical axis 10 of the exposure light beam and the wafer 41.
[0010]
Therefore, when the patterns A, B, and D are transferred to the wafer 41, leveling is performed based on the leveling / focus information obtained from the area on the wafer 41 that is shifted from the area to which the patterns A, B, and D are to be transferred. The stage 40 and the Z stage 42 are adjusted and controlled.
In that case, it is still good if leveling focus information is obtained from the area where the same pattern as the pattern to be transferred is to be formed, but when the information is obtained from the area where a different pattern is to be formed, A plurality of identical patterns transferred repeatedly are transferred under different exposure conditions.
[0011]
For example, as shown in FIG. 15, when the pattern D of the mask 2 is transferred to the pattern D1 in the chip pattern 1, the optical axis 10 is positioned so as to pass the pattern C1 in the chip pattern 1, The focus information is obtained from the pattern C1 side, and the pattern D1 is transferred to the wafer 41 with the tilt angle of the wafer 41 and the position in the optical axis direction adjusted based on the information.
On the other hand, at the stage where the XY stage 43 is moved to sequentially transfer the patterns D2 to D5 in the chip pattern 1, the optical axis 10 is sequentially shifted to the patterns D1 to D4, so that the same pattern is formed. The transfer is performed while obtaining leveling / focus information in the region to be obtained.
Then, only the pattern D1 of the chip pattern 1 is transferred based on the leveling / focusing information of the different pattern C1, and when the pattern D constitutes a pixel circuit, The joint of the pixels of the pattern D2 becomes different from the joints of the pixels related to the other patterns D2 to D5, which causes a problem that the display quality of the image is deteriorated.
[0012]
As another problem, assuming that the chip pattern 1 disposed near the edge of the wafer 41 is transferred by the patterns A, B, C, and D of the mask 2, FIG. As described above, the region where the pattern A4 in the chip pattern 1 is to be formed is closest to the edge 41a of the wafer 41. In this case, the optical axis 10 is located outside the wafer 41, and in this state, Leveling focus information cannot be obtained.
Therefore, if the transfer is executed as it is, a pattern short circuit or the like due to defocusing occurs, and depending on the exposure apparatus, such a transfer may be disabled. As a result, the chip pattern 1 is formed in a region close to the edge 41a. It becomes impossible to cause a decrease in the number of chips that can be taken.
[0013]
In view of this, the present invention provides an exposure transfer capable of rationally solving each of the above problems by devising a mask used when a semiconductor device chip including a plurality of identical patterns is transferred onto a wafer. It was created for the purpose of providing a method.
[0014]
[Means for Solving the Problems]
In the first invention, the optical axis of the exposure light beam is set so as to pass through the center of the mask, and based on the focus leveling information obtained by using a separate optical system on the basis of the intersection point of the optical axis and the wafer. A semiconductor device that includes a plurality of different patterns using an exposure apparatus that transfers each pattern of the semiconductor device formed on the mask to the wafer while controlling the position and angle of the wafer in the optical axis direction. In the transfer exposure method in the case of transferring the chip on a wafer, a first mask in which a plurality of identical patterns for different patterns in the semiconductor device are respectively arranged and formed on a mask as a single representative pattern, and the first mask A second mask in which the arrangement area of each representative pattern is set to a point-symmetrical position with respect to the center of the mask in relation to one mask When the formation regions of the same pattern of the semiconductor device to be formed on the wafer are adjacently aligned, the center of the mask is formed on the wafer when viewed from the optical axis direction. The present invention relates to a transfer exposure method in a semiconductor process, wherein transfer is performed by selectively using the first mask or the second mask so that the semiconductor device is positioned within the same pattern formation region of the semiconductor device.
[0015]
According to the present invention, when the formation regions of the same pattern of the semiconductor device to be formed on the wafer are adjacently aligned, when the patterns are repeatedly transferred, the first mask or the second pattern is transferred. By selectively using the two masks, the focus / leveling information can always be acquired from the region where the same pattern is to be formed, and the adjacent same pattern can be transferred under more uniform exposure conditions.
Therefore, in the case where the same pattern relates to the pixels, it is possible to prevent a problem that the joints between successive pixels are conspicuous.
[0016]
A second invention is a transfer exposure method in which a semiconductor device chip including a plurality of identical patterns is transferred onto a wafer using the same exposure apparatus as in the first invention, and is the same as in the first invention. The first mask and the second mask having the relationship are prepared. When the plurality of the same patterns are repeatedly transferred onto the wafer, the optical axis of the first mask and the second mask is selected. Transferring by selectively using a mask having a shorter distance between the center of the mask and the center of the chip pattern arrangement region of the semiconductor device to be formed on the wafer when viewed from the direction. The present invention relates to a transfer exposure method in a semiconductor process.
[0017]
According to the present invention, when a plurality of identical patterns in a semiconductor device are transferred and exposed on a wafer using a representative pattern of a mask, the focus leveling information is as much as possible of the semiconductor device by using the first mask and the second mask properly. It is possible to obtain from an area close to the center of the arrangement area, and the same pattern can be transferred under more uniform exposure conditions.
[0018]
A third invention is a transfer exposure method in which a semiconductor device chip including a plurality of identical patterns is transferred onto a wafer using an exposure apparatus similar to that of the first invention, and the above-mentioned wafer to be formed on the wafer When the formation area of the same pattern of the semiconductor device is in the vicinity of the edge of the wafer, the representative pattern related to the pattern is arranged and formed near the corner of the first mask and the second mask, and the optical axis direction And a transfer exposure method in a semiconductor process, wherein transfer is performed by selectively using the first mask or the second mask so that the center of the mask is located in the wafer.
[0019]
According to the present invention, by using the first mask and the second mask properly, it is possible to obtain the focus leveling information for the pattern in the vicinity of the edge of the wafer as compared with the case where the transfer is performed with a single mask. Since the number of cases where transfer is possible increases, more chip patterns of normal semiconductor devices can be formed in a region near the edge of the wafer, and the number of chips taken from the wafer can be increased.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of a “transfer exposure method in a semiconductor process” of the present invention will be described in detail with reference to FIGS.
However, also in this embodiment, a case where a large number of chip patterns 1 shown in FIG. 13A are transferred onto the wafer 41 using the exposure apparatus shown in FIG. 14 will be described as an example.
First, FIGS. 1A and 1B are plan views of two masks used in this embodiment, and the mask of FIG. 1A corresponds to the mask 2 of FIG. 13B described in the prior art. The mask 3 in (B) is one in which the arrangement areas of the patterns A, B, C, and D are set at point-symmetrical positions with respect to the center 20 of the mask 2 in relation to the mask 2 described above.
[0021]
Now, assuming that the patterns D1 to D5 in the chip pattern 1 of FIG. 13A are transferred using the masks 2 and 3, when the mask 2 is used for the transfer of the pattern D1, FIG. As explained, when the wafer 41 is moved so that the pattern D of the mask 2 corresponds to the pattern D1 of the chip pattern 1, the optical axis 10 is positioned in the area of the pattern C1 of the chip pattern 1, and the area of the pattern C1 Only leveling focus information based on
[0022]
In order to solve this problem, in this embodiment, two masks 2 and 3 prepared based on the symmetry condition are prepared, and the mask 3 is applied when the pattern D1 is transferred.
The optical positional relationship between the chip pattern 1 and the mask 2 in the exposure apparatus in that case is shown in FIG. 2. When the pattern D of the mask 2 is made to correspond to the pattern D1 of the chip pattern 1, the center 20 of the mask 2 (ie, exposure) Since the position of the optical axis 10 of the apparatus is located in the formation region of the pattern D2 of the chip pattern 1, the leveling / focus information is obtained from the region where the same pattern is to be formed.
[0023]
Next, in this embodiment, the mask 3 is also applied when the pattern D2 of the chip pattern 1 is transferred.
The optical positional relationship between the chip pattern 1 and the mask 2 in that case is shown in FIG. 3. When the pattern D of the mask 2 is made to correspond to the pattern D2 of the chip pattern 1, the optical axis 10 of the exposure apparatus is the pattern of the chip pattern 1. The leveling focus information is located in the formation region of D3, and the leveling focus information is obtained from the region where the same pattern is to be formed.
[0024]
On the other hand, when the patterns D3 to D5 of the chip pattern 1 are transferred, the mask 2 is applied.
The optical positional relationship between the chip pattern 1 and the mask 2 in those cases is shown in FIG. 4 to FIG. 6, but the optical axis 10 of the exposure apparatus is the formation region of the patterns D2, D3, D4 of the chip pattern 1 in each case. As described above, the leveling focus information is obtained from the region where the same pattern is to be formed.
Here, if it is assumed that the mask 2 is applied during the transfer of the pattern D5 of the chip pattern 1, the position of the optical axis 10 in that case is the pattern C2 of the chip pattern 1, which is symmetrical to the case of FIG. Thus, leveling / focus information is obtained from the area of the pattern C2 different from the patterns D1 to D5.
[0025]
Therefore, according to this embodiment, by using two masks 2 and 3 selectively, leveling obtained by setting a reference for the same patterns D1 to D5 in the chip pattern 1 in the formation region of these patterns. A case in which the patterns D1 to D5 can be transferred based on the focus information and the patterns D1 to D5 are transferred under equal exposure conditions, so that the patterns D1 to D5 are repetitive patterns of the circuits constituting the pixels. In this case, it is possible to prevent a problem that the joint of the pixels becomes conspicuous.
[0026]
In transferring the patterns D2, D3, and D4 of the chip pattern 1, the optical axis 10 can be positioned in the same pattern formation region by using any of the masks 2 and 3, as shown in FIG. The pattern D2 is transferred with the pattern D of the mask 3 and the patterns D3 and D4 are transferred with the pattern D of the mask 2. The optical axis 10 is set as close to the center of the chip pattern 1 as possible. This is due to consideration.
[0027]
Next, a case where the patterns B1 to B10 in the chip pattern 1 are transferred using the masks 2 and 3 will be described.
In general, in a semiconductor process, a chip pattern of a semiconductor device is transferred in a matrix form on a wafer.
With regard to the chip pattern 1, as shown in FIG. 7, the chip pattern 1 is repeated in a manner closely in vertical and horizontal directions.
In this case, as shown in the figure, when the pattern B1 of the chip pattern 1 is transferred using the pattern B of the mask 2, the position of the optical axis 10 corresponding to the center 20 of the mask 2 is adjacent to the upper side. The leveling focus information is obtained from the same pattern formation region in the adjacent chip pattern 1 in the formation region of the pattern B7 of the chip pattern 1.
Further, in FIG. 7, the transfer of the pattern B1 is illustrated. However, by selectively using the mask 2 or the mask 3, the patterns B1 to B10 are leveled and focused from the same pattern formation region in the adjacent chip pattern 1. Can be transferred while obtaining.
[0028]
By the way, in this embodiment, since the pattern B on the masks 2 and 3 has the arrangement conditions as shown in FIGS. 1A and 1B, the exposure conditions based on the leveling / focus information as described above are obtained. However, depending on the configuration of the chip pattern, such a condition is not always obtained, and the leveling focus information obtained above is information based on the same pattern formation area of adjacent chip patterns. It is not information obtained from the same pattern related to the chip pattern 1 to be actually transferred.
[0029]
On the other hand, if the patterns B1 to B10 are not circuits constituting pixels, it is often better to align the exposure conditions in the chip pattern 1 to be actually transferred.
Therefore, in this embodiment, when the two masks 2 and 3 are selected, the center of the chip pattern 1 including the patterns B1 to B10 to be transferred and the center 20 of the mask 2 or the mask 3 (the position of the optical axis 10). A case where a method of selecting and transferring a mask with a shorter distance from the optical axis 10 when viewed from the direction of the optical axis 10 will be described.
[0030]
First, FIG. 8A shows a case where the pattern B1 of the chip pattern 1 is transferred by the pattern B of the mask 2, and FIG. 8B shows a case where the pattern B1 of the mask 3 is transferred.
In each case, when the straight line distances L1 and L2 between the center 20 of the masks 2 and 3 and the center 25 of the chip pattern 1 are compared, the relationship is L1 <L2.
Accordingly, in transferring the pattern B1 in this case, the mask 2 is selected, and the pattern B1 of the chip pattern 1 is transferred by the pattern B of the mask 2.
[0031]
On the other hand, FIG. 9 and FIG. 10 show cases where the patterns B2 and B5 of the chip pattern 1 are transferred based on the same criteria, respectively.
In the transfer of the patterns B2 to B5 of the chip pattern 1, when the linear distance between the center 20 of the masks 2 and 3 and the center 25 of the chip pattern 1 is compared, it is shorter when the mask 3 is used than when the mask 2 is used. Therefore, the mask 3 is applied.
Although the transfer of the patterns B6 to B10 is not shown, the pattern B is transferred by selecting one of the masks 2 and 3 according to the above-mentioned standard.
[0032]
As described above, the pattern B1 to B10 is transferred by selecting a mask having a shorter linear distance between the center 20 of the masks 2 and 3 and the center 25 of the chip pattern 1 as viewed from the direction of the optical axis 10. Leveling focus information can be obtained as information based on a position as close as possible to the center 25 of the chip pattern 1 including those patterns B1 to B10, and can be transferred while setting more uniform exposure conditions for each chip pattern. It will be possible.
[0033]
Next, a case where the patterns A1 to A4 of the chip pattern 1 are transferred will be described.
These patterns A1 to A4 are distributed at the corners of the chip pattern 1, and the conditions are different from those of the patterns D1 to D5 and the patterns B1 to B10.
The problem with the patterns A1 to A4 is that the chips to be formed near the edge 41a of the wafer 41 when the chip pattern 1 is arranged in a matrix on the wafer 41 as described in FIG. The patterns A1 to A4 of the pattern 1 are extremely close to the edge 41a, leveling / focus information cannot be obtained, pattern short-circuiting due to defocusing, and the like, resulting in a decrease in the number of chips that can be taken.
[0034]
With respect to this problem, in this embodiment, as shown in FIG. 1, two masks 2, 3 in which the formation regions of the patterns A, B, C, D are arranged in a point-symmetric relationship with respect to the center 20 of the mask. Since the pattern A is arranged and formed near the corners of the masks 2 and 3, the masks 2 and 3 can be reasonably solved by appropriately selecting them.
That is, since the mask 2 is used in FIG. 16, the center 20 (position of the optical axis 10) of the mask 2 is located on the wafer 41 when the pattern A4 of the chip pattern 1 near the edge 41a of the wafer 41 is transferred. Although it was out of range and leveling / focus information could not be obtained, as shown in FIG. 11, if the pattern A 4 is transferred using the mask 3, the position of the optical axis 10 is positioned on the wafer 41. Therefore, leveling / focus information can be obtained and transferred.
[0035]
Further, as shown in FIG. 12, with respect to the pattern A1 of the chip pattern 1 at a diagonal position on the wafer 41 with respect to the chip pattern 1 in FIG. As described above, the position of the optical axis 10 is within the range of the wafer 41, and transfer can be performed in a state where leveling / focus information is obtained.
11 and 12 have described the chip pattern 1 disposed at the lower right corner and the upper left corner of the wafer 41, respectively, the patterns A2 and A3 of the chip pattern 1 disposed at the upper right corner and the lower left corner are described. Although the optical axis 10 slightly approaches the edge 41a, the optical axis 10 can be accommodated within the range of the wafer 41 using any of the masks 2 and 3, and transfer can be performed while obtaining leveling / focus information.
[0036]
Finally, considering the transfer of the patterns C1 and C2 of the chip pattern 1, the patterns C and 2 are arranged in the center in the masks 2 and 3, and the center 20 of the masks 2 and 3 is in the pattern C.
Therefore, the optical axis 10 is positioned in the formation area of the patterns C1 and C2 regardless of which of the masks 2 and 3 is used, and the transfer is performed as it is based on the leveling / focus information obtained with reference to the center of the formation area. In this case, there is no problem related to the other patterns D1 to D5, B1 to B10, and A1 to A4.
[0037]
As described above, according to the transfer exposure method of this embodiment, each problem of the prior art can be reasonably solved, but the exposure system of the exposure apparatus is a reduced projection exposure system as shown in FIG. Not limited to this, it may be a mirror projection method of equal magnification transfer, or may be a projection exposure method in which a pattern is directly transferred without interposing an optical system between a mask and a wafer.
[0038]
【The invention's effect】
The “transfer exposure method in a semiconductor process” of the present invention has the above-described configuration, and thus has the following effects.
According to the first aspect of the present invention, when the formation regions of the same pattern of the semiconductor device to be formed on the wafer are adjacently aligned and the patterns are repeatedly transferred, the focus leveling information is always obtained. It is possible to transfer while acquiring from the region where the same pattern is to be formed, and it is possible to transfer each of the same patterns under equal exposure conditions.
In particular, it is optimal when the same pattern relates to a pixel circuit, and has an advantage of preventing a problem that contiguous joints between pixels are conspicuous.
According to the second aspect of the present invention, the focus leveling information can be acquired from an area as close to the center of the semiconductor device arrangement region as possible, and the same pattern included in the chip pattern can be obtained in units of semiconductor devices. It is possible to perform transfer under uniform exposure conditions.
According to the third aspect of the present invention, focus / leveling information can be acquired from the wafer surface even for a pattern formed in the vicinity of the edge of the wafer, and the pattern near the edge of the wafer, which could not be formed by defocusing or the like conventionally. Appropriate transfer of chip patterns is also possible, and an increase in the number of chips is realized.
[Brief description of the drawings]
FIG. 1 is a plan view of two masks used in an embodiment of a “transfer exposure method in a semiconductor process” of the present invention.
FIG. 2 is a plan view showing an optical positional relationship between the mask and the chip pattern when the pattern D1 in the chip pattern is transferred using the mask of FIG.
FIG. 3 is a plan view showing an optical positional relationship between the mask and the chip pattern when the pattern D2 in the chip pattern is transferred using the mask of FIG.
4 is a plan view showing the optical positional relationship between the mask and the chip pattern when the pattern D3 in the chip pattern is transferred using the mask of FIG.
FIG. 5 is a plan view showing an optical positional relationship between the mask and the chip pattern when the pattern D4 in the chip pattern is transferred using the mask of FIG.
6 is a plan view showing an optical positional relationship between the mask and the chip pattern when the pattern D5 in the chip pattern is transferred using the mask of FIG. 1A. FIG.
FIG. 7 shows the mutual relationship between chip patterns arranged in a matrix on a wafer, and the optical characteristics of the mask and each chip pattern when the pattern B1 in the chip pattern is transferred using the mask of FIG. It is a top view which shows a positional relationship.
8A shows a case where the pattern B1 in the chip pattern is transferred using the mask of FIG. 1A, and FIG. 8B shows a case where the pattern B1 in the chip pattern is transferred using the mask of FIG. FIG. 5 is a plan view showing an optical positional relationship between a mask and a chip pattern in each case when transferring.
9 is a plan view showing an optical positional relationship between the mask and the chip pattern when the pattern B2 in the chip pattern is transferred using the mask of FIG. 1B. FIG.
10 is a plan view showing the optical positional relationship between the mask and the chip pattern when the pattern B5 in the chip pattern is transferred using the mask of FIG. 1B. FIG.
FIG. 11 shows the relationship between the mask, the chip pattern, and the edge of the wafer when the pattern A4 (pattern closest to the edge of the wafer) in the chip pattern disposed at the lower right corner of the wafer is transferred using the mask of FIG. It is a top view which shows optical positional relationship.
FIG. 12 shows the relationship between a mask, a chip pattern, and an edge of a wafer when a pattern A1 (a pattern closest to the edge of the wafer) in the chip pattern disposed at the upper left corner of the wafer is transferred using the mask of FIG. It is a top view which shows optical positional relationship.
FIG. 13A is a plan view of a chip pattern, and FIG. 13B is a diagram showing representative patterns A, B, B1 to B10, C1, and C2, D1 to D5 in the chip pattern. It is a top view of the mask arrange | positioned and formed in one mask as C and D. FIG.
FIG. 14 is a system configuration diagram of an exposure apparatus.
15 is a plan view showing an optical positional relationship between the mask and the chip pattern when the pattern D1 in the chip pattern of FIG. 13A is transferred with the mask of FIG. 13B.
16 is an optical positional relationship between a mask and a chip pattern when a pattern A1 (a pattern closest to the edge of the wafer) in a chip pattern disposed at the lower right corner of the wafer is transferred with the mask of FIG. FIG.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Chip pattern, 2, 3 ... Mask, 10 ... Optical axis, 20 ... Center of mask, 25 ... Center of chip pattern, 31 ... Exposure light source, 32 ... Flyan lens, 33 ... Aperture, 34, 36 condenser lens, 35 ... Mirror, 37 ... Blind, 38 ... Blind drive unit, 39 ... Projection lens, 40 ... Leveling stage, 41 ... Wafer, 41a ... Wafer edge, 42 ... Z stage, 43 ... XY stage, 44, 45 ... LED, 46, 47 ... collimating lens, 48, 49 ... condensing lens, 50, 51 ... photodetector, 52 ... main control unit, 53 ... leveling drive unit, 54 ... Z drive unit, 55 ... XY drive unit , A, B, C, D ... patterns (representative patterns) arranged and formed on the mask, A1 to A4, B1 to B10, C1 and C2, D1 to D5 ... the same patterns in the chip pattern, L1, L2 ... Optical axis direction Distance between the center of the mask when viewed et (position of the optical axis) and the center of the chip pattern.

Claims

The optical axis of the wafer is set based on focus / leveling information obtained by setting the optical axis of the light beam for exposure to pass through the center of the mask and using a separate optical system based on the intersection position of the optical axis and the wafer. Using an exposure apparatus that transfers each pattern of the semiconductor device formed on the mask to the wafer while controlling the position and angle of the direction, a semiconductor device chip containing a plurality of different patterns is placed on the wafer. In the transfer exposure method when transferring,
A first mask in which a plurality of the same patterns for different patterns in the semiconductor device are respectively arranged and formed on the mask as a single representative pattern;
A second mask in which the arrangement area of each representative pattern is set to a point-symmetrical position with respect to the center of the mask in relation to the first mask;
When the formation regions of the same pattern of the semiconductor device to be formed on the wafer are aligned adjacent to each other, the center of the mask is to be formed on the wafer when viewed from the optical axis direction. A transfer exposure method in a semiconductor process, wherein transfer is performed by selectively using the first mask or the second mask so as to be located in the same pattern formation region.

The optical axis of the wafer is set based on focus / leveling information obtained by setting the optical axis of the light beam for exposure to pass through the center of the mask and using a separate optical system based on the intersection position of the optical axis and the wafer. Using an exposure apparatus that transfers each pattern of the semiconductor device formed on the mask to the wafer while controlling the position and angle of the direction, a semiconductor device chip containing a plurality of different patterns is placed on the wafer. In the transfer exposure method when transferring,
A first mask in which a plurality of the same patterns for different patterns in the semiconductor device are respectively arranged and formed on the mask as a single representative pattern;
A second mask in which the arrangement area of each representative pattern is set to a point-symmetrical position with respect to the center of the mask in relation to the first mask;
When the plurality of the same patterns are repeatedly transferred onto the wafer, the center of the mask and the wafer should be formed on the wafer as viewed from the optical axis direction in the first mask and the second mask. A transfer exposure method in a semiconductor process, wherein transfer is performed selectively using a mask having a shorter distance from the center of the chip pattern arrangement region of the semiconductor device.

The optical axis of the wafer is set based on focus / leveling information obtained by setting the optical axis of the light beam for exposure to pass through the center of the mask and using a separate optical system based on the intersection position of the optical axis and the wafer. Using an exposure apparatus that transfers each pattern of the semiconductor device formed on the mask to the wafer while controlling the position and angle of the direction, a semiconductor device chip containing a plurality of different patterns is placed on the wafer. In the transfer exposure method when transferring,
A first mask in which a plurality of the same patterns for different patterns in the semiconductor device are respectively arranged and formed on the mask as a single representative pattern;
A second mask in which the arrangement area of each representative pattern is set to a point-symmetrical position with respect to the center of the mask in relation to the first mask;
When a formation area of the same pattern of the semiconductor device to be formed on the wafer is in the vicinity of the edge of the wafer, a representative pattern related to the pattern is arranged near the corner of the first mask and the second mask. The first mask or the second mask is selectively formed so that the center of the mask is located in the wafer when viewed from the optical axis direction, among the first mask and the second mask. A transfer exposure method in a semiconductor process, wherein the transfer exposure method is used for transfer.