JP4679115B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP4679115B2 JP4679115B2 JP2004319074A JP2004319074A JP4679115B2 JP 4679115 B2 JP4679115 B2 JP 4679115B2 JP 2004319074 A JP2004319074 A JP 2004319074A JP 2004319074 A JP2004319074 A JP 2004319074A JP 4679115 B2 JP4679115 B2 JP 4679115B2
- Authority
- JP
- Japan
- Prior art keywords
- device pattern
- region
- reticle
- semiconductor
- center
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Description
本発明は、半導体装置の製造方法に係り、特に半導体ウェハ上に形成されたフォトレジスト膜にパターンを転写する工程を有する半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device including a step of transferring a pattern to a photoresist film formed on a semiconductor wafer.
レチクルにデバイスパターン領域を配する際には、レチクル上の有効エリアを最大限に活用することに着目して、デバイスパターン領域が配される。 When the device pattern area is arranged on the reticle, the device pattern area is arranged paying attention to the maximum use of the effective area on the reticle.
図２０は、従来のレチクルを示す平面図である。 FIG. 20 is a plan view showing a conventional reticle.
図２０に示すように、透明基板１１０上には例えば２つのデバイスパターン領域１１２が配されている。各々のデバイスパターン領域１１２には、同一のデバイスパターンが形成されている。デバイスパターン領域１１２は、透明基板１１０の中心線に対して線対称に配されている。レチクル１０８の中心線は、一点鎖線を用いて表されている。レチクル１０８の中央は、×印を用いて表されている。デバイスパターン領域１１２の周囲は、スクライブライン領域１１４となっている。デバイスパターン領域１１２とスクライブライン領域１１４とを除く領域の透明基板１１０上には、遮光領域（遮光帯）１１６が配されている。こうして、レチクル１０８が構成されている。
As shown in FIG. 20, for example, two
図２１は、図２０に示すレチクルを用いてフォトレジスト膜にデバイスパターンを転写する場合を示す断面図である。 FIG. 21 is a cross-sectional view showing a case where a device pattern is transferred to a photoresist film using the reticle shown in FIG.
図２１に示すように、レチクル１０８と半導体ウェハ１１８との間には、露光装置の投影レンズ１２０が配されている。
As shown in FIG. 21, a
半導体ウェハ１１８の各々の半導体回路領域１２２には、トランジスタ（図示せず）等の半導体素子が形成されている。互いに隣接する半導体回路領域１２２の間は、スクライブライン領域１２８となっている。半導体回路領域１２２上には、層間絶縁膜１２４、１２５が形成されている。スクライブライン領域１２８上においては、層間絶縁膜１２４、１２５はエッチング除去されている。フォトレジスト膜１２６は、層間絶縁膜１２４、１２５を覆うように形成されている。
In each
レチクル１０８のデバイスパターン領域１１２に形成されたデバイスパターンを、半導体回路領域１２２上に存在するフォトレジスト膜１２６に転写する際には、デバイスパターン領域１１２に形成されたデバイスパターンが半導体ウェハ１１８の半導体回路領域１２２内に正確に転写されるように、位置合わせが行われる。
When the device pattern formed in the
そして、レチクル１０８の中央に対応する箇所におけるフォトレジスト膜１２６の表面に焦点を合わせた状態で、フォトレジスト膜１２６にデバイスパターンが転写される。
しかしながら、上記のようなレチクル１０８を用いてデバイスパターンを転写する場合には、レチクル１０８の中央に対応する半導体ウェハ１８上の箇所がスクライブライン領域１２８内となる。一般的な露光装置では、レチクル１０８の中央に対応する半導体ウェハ１８上の箇所に焦点を合わせた状態で露光が行われる。図２１における太い矢印の先端は、露光を行う際の焦点の位置を示している。図２１に示すように、スクライブライン領域１２８上に存在するフォトレジスト膜１２６の表面の高さは、半導体回路領域１２２上に存在するフォトレジスト膜１２６の表面の高さより低い。このため、デバイスパターンの転写面と焦点とが合致していない状態で、デバイスパターンがフォトレジスト膜２６に転写されることとなる。デバイスパターンの転写面と焦点とが合致していない状態でデバイスパターンをフォトレジスト膜２６に転写した場合には、デバイスパターンを高精度に転写することができない。
However, when the device pattern is transferred using the
本発明の目的は、レチクルの中央に対応する半導体ウェハ上の箇所に焦点を合わせた状態でデバイスパターンを転写する露光装置を用いた場合であっても、デバイスパターンを高精度に転写し得る半導体装置の製造方法を提供することにある。 An object of the present invention is to provide a semiconductor that can transfer a device pattern with high accuracy even when an exposure apparatus that transfers the device pattern in a state of focusing on a position on a semiconductor wafer corresponding to the center of the reticle is used. It is to provide a method for manufacturing an apparatus.
本発明の一観点によれば、複数のデバイスパターン領域の各々にデバイスパターンが形成されたレチクルと；前記レチクルの中央に対応する半導体ウェハ上の箇所に焦点を合わせて露光を行う露光装置とを用い、複数の前記デバイスパターンを半導体ウェハの複数の半導体回路領域に転写する工程を有する半導体装置の製造方法であって、前記デバイスパターン領域の数は、偶数であり、前記複数のデバイスパターン領域のいずれかの内側に、前記レチクルの中央が位置しており、前記複数のデバイスパターン領域の各々に形成された前記デバイスパターンは、互いに同一のデバイスパターンであり、前記複数のデバイスパターンを前記半導体ウェハの前記複数の半導体回路領域に転写する工程では、前記複数のデバイスパターンを前記半導体ウェハの前記複数の半導体回路領域に一括して転写することを特徴とする半導体装置の製造方法が提供される。 According to one aspect of the present invention, a reticle having a device pattern formed in each of a plurality of device pattern regions; and an exposure apparatus that performs exposure while focusing on a position on a semiconductor wafer corresponding to the center of the reticle. And a method of manufacturing a semiconductor device including a step of transferring a plurality of the device patterns to a plurality of semiconductor circuit regions of a semiconductor wafer, wherein the number of the device pattern regions is an even number, The center of the reticle is located on the inner side, and the device patterns formed in each of the plurality of device pattern regions are the same device pattern, and the plurality of device patterns are arranged on the semiconductor wafer. In the step of transferring to the plurality of semiconductor circuit regions, the plurality of device patterns are transferred to the semiconductor device. The method of manufacturing a semiconductor device which is characterized that you collectively transferred to said plurality of semiconductor circuit region of the wafer is provided.
本発明の他の観点によれば、複数の第１のデバイスパターン領域の各々に第１のデバイスパターンが形成され、第２のデバイスパターン領域に前記第１のデバイスパターンと異なる第２のデバイスパターンが形成されたレチクルと；前記レチクルの中央に対応する半導体ウェハ上の箇所に焦点を合わせて露光を行う露光装置とを用い、前記半導体ウェハの複数の第１の半導体回路領域の各々に前記第１のデバイスパターンを転写する工程と、前記半導体ウェハの第２の半導体回路領域に前記第２のデバイスパターンを転写する工程とを有する半導体装置の製造方法であって、前記複数の第１のデバイスパターン領域のいずれかの内側に、前記レチクルの中央が位置しており、前記レチクルの中央からの前記第２のデバイスパターン領域の距離は、前記第２のデバイスパターンを前記第２の半導体回路領域に転写する際に、前記レチクルの中央に対応する前記半導体ウェハ上の箇所が、前記複数の第１の半導体回路領域のいずれかの内側となるように設定されており、前記複数の第１のデバイスパターン領域の各々に形成された前記第１のデバイスパターンは、互いに同一のデバイスパターンであり、前記半導体ウェハの前記複数の第１の半導体回路領域の各々に前記第１のデバイスパターンを転写する工程では、前記半導体ウェハの前記複数の第１の半導体回路領域に複数の前記第１のデバイスパターンを一括して転写することを特徴とする半導体装置の製造方法が提供される。 According to another aspect of the present invention, a first device pattern is formed in each of a plurality of first device pattern regions, and a second device pattern different from the first device pattern is formed in a second device pattern region. And an exposure apparatus that performs exposure while focusing on a position on the semiconductor wafer corresponding to the center of the reticle, and in each of the plurality of first semiconductor circuit regions of the semiconductor wafer A method of manufacturing a semiconductor device, comprising: transferring one device pattern; and transferring the second device pattern to a second semiconductor circuit region of the semiconductor wafer, wherein the plurality of first devices The center of the reticle is located inside any one of the pattern areas, and the distance of the second device pattern area from the center of the reticle When the second device pattern is transferred to the second semiconductor circuit region, the location on the semiconductor wafer corresponding to the center of the reticle is the inner side of any of the plurality of first semiconductor circuit regions. The first device patterns formed in each of the plurality of first device pattern regions are the same device pattern, and the plurality of first devices of the semiconductor wafer In the step of transferring the first device pattern to each of the semiconductor circuit regions, the plurality of first device patterns are collectively transferred to the plurality of first semiconductor circuit regions of the semiconductor wafer. A method of manufacturing a semiconductor device is provided.
また、本発明の更に他の観点によれば、第１のデバイスパターン領域に第１のデバイスパターンが形成され、第２のデバイスパターン領域に第２のデバイスパターンが形成されたレチクルと、前記レチクルの中央に対応する前記半導体ウェハ上の箇所に焦点を合わせて露光を行う露光装置とを用い、半導体ウェハの複数の半導体回路領域に前記第１のデバイスパターンを順次転写する工程と、前記半導体ウェハの前記複数の半導体回路領域に前記第２のデバイスパターンを順次転写する工程とを有する半導体装置の製造方法であって、前記第１のデバイスパターン領域の内側に、前記レチクルの中央が位置しており、前記レチクルの中央からの前記第２のデバイスパターン領域の距離は、前記第２のデバイスパターンを前記半導体回路領域に転写する際に、前記レチクルの中央に対応する前記半導体ウェハ上の箇所が、他の前記複数の半導体回路領域のいずれかの内側となるように設定されており、前記第１のデバイスパターン領域のサイズと前記第２のデバイスパターン領域のサイズとが互いに等しいことを特徴とする半導体装置の製造方法が提供される。 According to still another aspect of the present invention, a reticle in which a first device pattern is formed in a first device pattern region and a second device pattern is formed in a second device pattern region, and the reticle A step of sequentially transferring the first device pattern to a plurality of semiconductor circuit regions of the semiconductor wafer using an exposure apparatus that performs exposure while focusing on a position on the semiconductor wafer corresponding to the center of the semiconductor wafer; and the semiconductor wafer A method of sequentially transferring the second device pattern to the plurality of semiconductor circuit regions, wherein a center of the reticle is located inside the first device pattern region. And the distance of the second device pattern region from the center of the reticle is the distance between the second device pattern and the semiconductor circuit region. When shooting, points on the semiconductor wafer corresponding to the center of the reticle, is set to be either inside the other of said plurality of semiconductor circuit region of the first device pattern region A method of manufacturing a semiconductor device is provided , wherein the size and the size of the second device pattern region are equal to each other .
本発明によれば、複数のデバイスパターン領域のいずれかの内側に、レチクルの中央が位置しているため、レチクルの中央に対応する半導体ウェハ上の位置に焦点を合わせて露光を行う露光装置を用いた場合であっても、半導体回路領域上に存在するフォトレジスト膜の表面に焦点を合わせた状態でデバイスパターンを転写することができる。このため、本発明によれば、レチクルに配するデバイスパターン領域の数が偶数個の場合であっても、デバイスパターンを高精度に転写することが可能となる。 According to the present invention, since the center of the reticle is located inside any one of the plurality of device pattern regions, an exposure apparatus that performs exposure while focusing on a position on the semiconductor wafer corresponding to the center of the reticle. Even when it is used, the device pattern can be transferred while being focused on the surface of the photoresist film existing on the semiconductor circuit region. Therefore, according to the present invention, the device pattern can be transferred with high accuracy even when the number of device pattern regions arranged on the reticle is an even number.
また、本発明によれば、第２のデバイスパターン領域に形成された第２のデバイスパターンを転写する際に、レチクルの中央に対応する半導体ウェハ上の箇所が半導体回路領域内となるように、レチクルの中央からの第２のデバイスパターン領域の距離が設定されているため、第２のデバイスパターンの結像面が焦点に合致している状態で、第２のデバイスパターン領域内に形成された第２のデバイスパターンがフォトレジスト膜に転写される。従って、本発明によれば、第２のデバイスパターン領域に形成された第２のデバイスパターンを、フォトレジスト膜に高精度で転写することが可能となる。 Further, according to the present invention, when transferring the second device pattern formed in the second device pattern region, the location on the semiconductor wafer corresponding to the center of the reticle is in the semiconductor circuit region. Since the distance of the second device pattern region from the center of the reticle is set, the second device pattern region is formed in the second device pattern region in a state where the imaging plane of the second device pattern is in focus. The second device pattern is transferred to the photoresist film. Therefore, according to the present invention, the second device pattern formed in the second device pattern region can be transferred to the photoresist film with high accuracy.
また、本発明によれば、第３のデバイスパターン領域に形成された第３のデバイスパターンを転写する際に、レチクルの中央に対応する半導体ウェハ上の箇所が半導体回路領域内となるように、レチクルの中央からの第３のデバイスパターン領域の距離が設定されているため、第３のデバイスパターンの結像面が焦点に合致している状態で、第３のデバイスパターン領域内に形成された第３のデバイスパターンがフォトレジスト膜に転写される。従って、本発明によれば、第３のデバイスパターン領域に形成された第３のデバイスパターンを、フォトレジスト膜に高精度で転写することが可能となる。 Further, according to the present invention, when the third device pattern formed in the third device pattern region is transferred, the location on the semiconductor wafer corresponding to the center of the reticle is within the semiconductor circuit region. Since the distance of the third device pattern region from the center of the reticle is set, the third device pattern region is formed in the third device pattern region in a state where the imaging plane of the third device pattern is in focus. The third device pattern is transferred to the photoresist film. Therefore, according to the present invention, the third device pattern formed in the third device pattern region can be transferred to the photoresist film with high accuracy.
［第１実施形態］
本発明の第１実施形態による半導体装置の製造方法を図１及び図２を用いて説明する。図１は、本実施形態で用いられるレチクルを示す平面図である。図２は、本実施形態による半導体装置の製造方法を示す断面図である。
[First Embodiment]
A method of manufacturing a semiconductor device according to the first embodiment of the present invention will be described with reference to FIGS. FIG. 1 is a plan view showing a reticle used in this embodiment. FIG. 2 is a cross-sectional view showing the method for manufacturing the semiconductor device according to the present embodiment.
図１に示すように、透明基板１０上には２つのデバイスパターン領域１２が配されている。各々のデバイスパターン領域１２には、同一のデバイスパターンが形成されている。レチクル８の中心線は、一点鎖線を用いて表されている。レチクルの中央は、×印を用いて表されている。
As shown in FIG. 1, two
デバイスパターン領域１２の周囲の領域は、スクライブライン領域１４となっている。
A region around the
本実施形態で用いられるレチクルでは、いずれかのデバイスパターン領域１２がレチクルの中央を含む領域に位置するように配されている。換言すれば、スクライブライン領域１４がレチクル８の中央を含む領域に位置しないように、デバイスパターン領域１２が配されている。
In the reticle used in this embodiment, one of the
デバイスパターン領域１２とスクライブライン領域１４とを除く領域の透明基板１０上には、遮光領域（遮光帯）１６が配されている。こうして、レチクル８が構成されている。
A light shielding region (light shielding band) 16 is disposed on the
図２は、図１に示すレチクルを用いてフォトレジスト膜にデバイスパターンを転写する際の状態を示したものである。 FIG. 2 shows a state when a device pattern is transferred to a photoresist film using the reticle shown in FIG.
図２に示すように、レチクル８と半導体ウェハ１８との間には、露光装置の投影レンズ２０が位置する。
As shown in FIG. 2, a
半導体ウェハ１８上の半導体回路領域２２には、トランジスタ（図示せず）等の半導体素子が形成されている。なお、本願明細書中において半導体回路領域とは、半導体チップのうちの半導体回路が形成される領域、即ち、半導体チップのうちのスクライブライン領域を除く領域のことをいう。
In the
互いに隣接する半導体回路領域２２の間は、スクライブライン領域２８となっている。スクライブライン領域２８の中心線は、ダイシングライン３０となる。ダイシングライン３０は、点線を用いて表されている。
A
半導体素子が形成された半導体回路領域２２上には、層間絶縁膜２４、２５が形成されている。スクライブライン領域２８上においては、層間絶縁膜２４、２５がエッチング除去されている。
レチクル８のデバイスパターン領域１２に形成されたデバイスパターンを、半導体ウェハ１８側の半導体回路領域２２に転写する際には、デバイスパターン領域１２に形成されたデバイスパターンが半導体ウェハ１８の半導体回路領域２２内に正確に転写されるように、位置合わせが行われる。
When the device pattern formed in the
そして、レチクル８の中央に対応する箇所におけるフォトレジスト膜２６の表面に焦点を合わせた状態で、フォトレジスト膜２６にデバイスパターンが転写される。
Then, the device pattern is transferred to the
上述したように、本実施形態では、いずれかのデバイスパターン領域１２がレチクル８の中央を含む領域に位置するように配されているため、露光を行う際にレチクル８の中央に対応する半導体ウェハ１８上の箇所は半導体回路領域２２内となる。このため、本実施形態では、半導体回路領域２２上に存在するフォトレジスト膜２６表面に焦点を合わせた状態でデバイスパターンが転写される。図２における太い矢印の先端は、デバイスパターンの転写を行う際における焦点の位置を示している。
As described above, in the present embodiment, since any one of the
本実施形態では、半導体回路領域２２上に存在するフォトレジスト膜２６の表面に焦点を合わせた状態で、フォトレジスト膜２６にデバイスパターンが転写されるため、デバイスパターンの結像面に焦点が合致している状態でデバイスパターンが転写されることとなる。従って、本実施形態によれば、半導体回路領域２２上に存在するフォトレジスト膜にデバイスパターンを高精度に転写することが可能となる。
In the present embodiment, since the device pattern is transferred to the
このように、本実施形態による半導体装置の製造方法は、デバイスパターン領域１２の数が偶数個の場合であっても、いずれかのデバイスパターン領域１２がレチクル８の中央を含む領域に位置するようにデバイスパターン領域１２を配し、このようにデバイスパターン領域１２が配されたレチクル８を用いて、半導体ウェハ１８上のフォトレジスト膜２６にデバイスパターンを転写することに主な特徴がある。
As described above, in the semiconductor device manufacturing method according to the present embodiment, even when the number of
本実施形態によれば、いずれかのデバイスパターン領域１２がレチクル８の中央を含む領域に配されているため、レチクル８の中央に対応する半導体ウェハ１８上の位置に焦点を合わせて露光を行う露光装置を用いた場合であっても、半導体回路領域２２上に存在するフォトレジスト膜２６の表面に焦点を合わせた状態でデバイスパターンを転写することができる。このため、本実施形態によれば、レチクル８に配するデバイスパターン領域１２の数が偶数個の場合であっても、デバイスパターンを高精度に転写することが可能となる。
According to the present embodiment, since any one of the
（変形例（その１））
次に、本実施形態による半導体装置の製造方法の変形例（その１）を図３及び図４を用いて説明する。図３は、本変形例による半導体装置の製造方法で用いられるレチクルを示す平面図である。図４は、本変形例による半導体装置の製造方法を示す断面図である。
(Modification (Part 1))
Next, a modification (No. 1) of the method for fabricating the semiconductor device according to the present embodiment will be explained with reference to FIGS. FIG. 3 is a plan view showing a reticle used in the method of manufacturing a semiconductor device according to this modification. FIG. 4 is a cross-sectional view showing a method for manufacturing a semiconductor device according to this modification.
本変形例による半導体装置の製造方法は、レチクル８ａに、ほぼ正方形のデバイスパターン領域１２ａが４つ配されていることに主な特徴がある。
The semiconductor device manufacturing method according to this modification is mainly characterized in that four substantially square
図３に示すように、透明基板１０上には４つのデバイスパターン領域１２ａが配されている。各々のデバイスパターン領域１２ａには、同一のデバイスパターンが形成されている。
As shown in FIG. 3, four
デバイスパターン領域１２ａの周囲の領域は、スクライブライン領域１４となっている。
A region around the
本変形例においても、いずれかのデバイスパターン領域１２ａがレチクル８ａの中央を含む領域に位置するように、デバイスパターン領域１２ａが配されている。換言すれば、スクライブライン領域１４がレチクル８ａの中央を含む領域に位置しないように、デバイスパターン領域１２ａが配されている。
Also in this modification, the
デバイスパターン領域１２ａとスクライブライン領域１４とを除く領域における透明基板１０上には、遮光領域（遮光帯）１６が配されている。こうして、レチクル８ａが構成されている。
On the
図４は、図３に示すレチクルを用いてフォトレジスト膜にデバイスパターンを転写する際の状態を示したものである。 FIG. 4 shows a state when a device pattern is transferred to a photoresist film using the reticle shown in FIG.
図４に示すように、レチクル８ａと半導体ウェハ１８との間には、露光装置の投影レンズ２０が位置する。
As shown in FIG. 4, a
デバイスパターン領域１２ａに形成されたデバイスパターンを、半導体ウェハ１８上に形成されたフォトレジスト膜２６に転写する際には、デバイスパターン領域１２ａに形成されたデバイスパターンが半導体ウェハ１８の半導体回路領域２２ａ内に正確に転写されるように、位置合わせが行われる。
When the device pattern formed in the
そして、レチクル８ａの中央に対応する半導体ウェハ１８上の箇所におけるフォトレジスト膜２６の表面に焦点を合わせた状態で、フォトレジスト膜２６にデバイスパターンが転写される。
Then, the device pattern is transferred to the
本変形例においても、いずれかのデバイスパターン領域１２ａがレチクル８ａの中央を含む領域に位置するように配されているため、レチクル８ａの中央に対応する半導体ウェハ１８上の箇所は、半導体回路領域２２ａ上に存在するフォトレジスト膜２６の表面となる。このため、本変形例においても、半導体回路領域２２ａ上に存在するフォトレジスト膜２６表面に焦点を合わせた状態でデバイスパターンが転写される。従って、本変形例によっても、半導体回路領域２２ａ上にデバイスパターンを高精度に転写することが可能となる。
Also in this modified example, since any one of the
（変形例（その２））
次に、本実施形態による半導体装置の製造方法の変形例（その２）を図５及び図６を用いて説明する。図５は、本変形例による半導体装置の製造方法で用いられるレチクルを示す平面図である。図６は、本変形例による半導体装置の製造方法を示す断面図である。
(Modification (Part 2))
Next, a modification (No. 2) of the method for fabricating the semiconductor device according to the present embodiment will be explained with reference to FIGS. FIG. 5 is a plan view showing a reticle used in the method for manufacturing a semiconductor device according to this modification. FIG. 6 is a cross-sectional view showing a method of manufacturing a semiconductor device according to this modification.
本変形例による半導体装置の製造方法は、レチクル８ｂに、長方形のデバイスパターン領域１２ｂが４つ配されていることに主な特徴がある。
The semiconductor device manufacturing method according to this modification is mainly characterized in that four rectangular
図５に示すように、透明基板１０上には長方形のデバイスパターン領域１２ｂが４つ配されている。各々のデバイスパターン領域１２ｂには、同一のデバイスパターンが形成されている。
As shown in FIG. 5, four rectangular
デバイスパターン領域１２ｂの周囲の領域は、スクライブライン領域１４となっている。
A region around the
本変形例で用いられるレチクル８ｂにおいても、いずれかのデバイスパターン領域１２ｂがレチクル８ｂの中央を含む領域に位置するように配されている。換言すれば、スクライブライン領域１４がレチクル８ｂの中央を含む領域に位置しないように、デバイスパターン領域１２ｂが配されている。
Also in the
デバイスパターン領域１２ｂとスクライブライン領域１４とを除く領域の透明基板１０上には、遮光領域（遮光帯）１６が配されている。こうして、レチクル８ｂが構成されている。
A light shielding region (light shielding band) 16 is disposed on the
図６は、図５に示すレチクルを用いてフォトレジスト膜にデバイスパターンを転写する際の状態を示したものである。 FIG. 6 shows a state when a device pattern is transferred to a photoresist film using the reticle shown in FIG.
図６に示すように、レチクル８ｂと半導体ウェハ１８との間には、露光装置の投影レンズ２０が位置する。
As shown in FIG. 6, the
レチクル８ｂのデバイスパターン領域１２ｂに形成されたデバイスパターンを、半導体ウェハ１８側の半導体回路領域２２ｂに転写する際には、デバイスパターン領域１２ｂに形成されたデバイスパターンが半導体ウェハ１８の半導体回路領域２２ｂ内に正確に転写されるように、位置合わせが行われる。
When the device pattern formed in the
そして、レチクル８ｂの中央に対応する半導体ウェハ１８上の箇所におけるフォトレジスト膜２６の表面に焦点を合わせた状態で、フォトレジスト膜２６にデバイスパターンが転写される。
Then, the device pattern is transferred to the
本変形例においても、いずれかのデバイスパターン領域１２ｂがレチクル８ｂの中央を含む領域に位置するように配されているため、レチクル８ｂの中央に対応する半導体ウェハ１８上の箇所は、半導体回路領域２２ｂ上に存在するフォトレジスト膜２６の表面となる。このため、本変形例においても、半導体回路領域２２ｂ上に存在するフォトレジスト膜２６表面に焦点を合わせた状態でデバイスパターンが転写される。従って、本変形例によっても、半導体回路領域２２ｂ上にデバイスパターンを高精度に転写することが可能となる。
Also in this modified example, since any one of the
［第２実施形態］
本発明の第２実施形態による半導体装置の製造方法を図７乃至図１３を用いて説明する。図７は、本実施形態で用いられるレチクルを示す平面図である。図８乃至図１１は、本実施形態による半導体装置の製造方法を示す工程断面図である。図１乃至図６に示す第１実施形態による半導体装置の製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
[Second Embodiment]
A method for fabricating a semiconductor device according to the second embodiment of the present invention will be described with reference to FIGS. FIG. 7 is a plan view showing a reticle used in this embodiment. 8 to 11 are process cross-sectional views illustrating the semiconductor device manufacturing method according to the present embodiment. The same components as those of the semiconductor device manufacturing method according to the first embodiment shown in FIGS. 1 to 6 are denoted by the same reference numerals, and description thereof is omitted or simplified.
図７に示すように、複数のデバイスパターン領域１２ｃが所定のピッチＸ１で配されている。デバイスパターン領域１２ｃのピッチＸ１は、例えば、レチクル上において６０００μｍに設定されている。デバイスパターン領域１２ｃのＸ方向の寸法Ｘ２は、例えば、レチクル上において５０００μｍに設定されている。各々のデバイスパターン領域１２ｃには、同一のデバイスパターンが形成されている。
As shown in FIG. 7, a plurality of
デバイスパターン領域１２ｃの周囲の領域は、スクライブライン領域１４となっている。スクライブライン領域１４のＸ方向の幅Ｘ３は、例えば、レチクル上において１０００μｍに設定されている。
A region around the
複数のデバイスパターン領域１２ｃが配された領域の紙面右側には、デバイスパターン領域１２ｃから離間して、他のデバイスパターン領域１２ｄが配されている。レチクル８ｃの中心線とデバイスパターン領域１２ｄの中心線との間の距離Ｘ１９は、４Ｘ１に設定されている。デバイスパターン領域１２ｄには、例えば検査用（モニタ用）のデバイスパターンが形成されている。デバイスパターン領域１２ｄのＸ方向の寸法Ｘ４は、デバイスパターン領域１２ｃのＸ方向の寸法Ｘ２と同様に、レチクル上において５０００μｍに設定されている。
On the right side of the area where the plurality of
デバイスパターン領域１２ｃとデバイスパターン領域１２ｄとの間の領域のうちのスクライブライン領域１４を除く領域には、遮光帯（遮光膜）１６が配されている。デバイスパターン領域１２ｃとデバイスパターン領域１２ｄとの間に存在する遮光帯１６のＸ方向の幅Ｘ５は、例えばレチクル上において５０００μｍに設定されている。即ち、デバイスパターン領域１２ｃとデバイスパターン領域１２ｄとの間に存在する遮光帯１６のＸ方向の幅Ｘ５は、デバイスパターン領域１２ｃのＸ方向の寸法Ｘ２及びデバイスパターン領域１２ｄのＸ方向の寸法Ｘ４と同様に設定されている。
A light shielding band (light shielding film) 16 is disposed in an area between the
複数のデバイスパターン領域１２ｃが配された領域の紙面左側には、デバイスパターン領域１２ｃから離間して、更に他のデバイスパターン領域１２ｅが配されている。レチクル８ｃの中心線とデバイスパターン領域１２ｅの中心線との間の距離Ｘ２０は、４Ｘ１に設定されている。
On the left side of the area where the plurality of
こうして本実施形態で用いられるレチクル８ｃが構成されている。デバイスパターン領域１２ｅのＸ方向の寸法Ｘ６は、デバイスパターン領域１２ｃのＸ方向の寸法Ｘ２と同様に、レチクル上において５０００μｍに設定されている。デバイスパターン領域１２ｅには、デバイスパターン領域１２ｃに形成されているデバイスパターンと同様のデバイスパターンが形成されている。
Thus, the
デバイスパターン領域１２ｃとデバイスパターン領域１２ｅとの間の領域のうちのスクライブライン領域１４を除く領域には、遮光帯１６が配されている。デバイスパターン領域１２ｃとデバイスパターン領域１２ｅとの間に存在する遮光帯１６のＸ方向の幅Ｘ７は、例えば、レチクル上において５０００μｍに設定されている。即ち、デバイスパターン領域１２ｃとデバイスパターン領域１２ｅとの間に存在する遮光帯１６のＸ方向の幅Ｘ７は、デバイスパターン領域１２ｃのＸ方向の寸法Ｘ２及びデバイスパターン領域１２ｅのＸ方向の寸法Ｘ６と同様に設定されている。
A
図８は、デバイスパターン領域１２ｃに形成されたデバイスパターンを、半導体ウェハ１８側に形成されたフォトレジスト膜２６に転写する際の状態を示したものである。図９は、半導体ウェハにおける半導体回路領域のレイアウトを示す平面図である。図８は、図９における領域Ｓ１にデバイスパターンを転写する際の状態を示している。図９における領域Ｓ１は、通常のデバイスパターンが転写される半導体回路領域２２ｃである。図８及び図９に示すように、複数の半導体回路領域２２ｃは同じピッチＸ１で配されている。
FIG. 8 shows a state in which the device pattern formed in the
図８に示すように、レチクル８ｃと半導体ウェハ１８との間には、露光装置の投影レンズ２０が位置する。
As shown in FIG. 8, the
レチクル８ｃの上方には、露光装置のブラインド３２が位置する。ブラインド３２の開口部３４は、デバイスパターン領域１２ｃが形成された領域を開口するように設定される。
Above the
レチクル８ｃのデバイスパターン領域１２ｃに形成されたデバイスパターンを、半導体ウェハ１８側の半導体回路領域２２ｃに転写する際には、デバイスパターン領域１２ｃに形成されたデバイスパターンが半導体ウェハ１８の半導体回路領域２２ｃ内に正確に転写されるように、位置合わせが行われる。
When the device pattern formed in the
そして、レチクル８ｃの中央に対応する半導体ウェハ１８上の箇所におけるフォトレジスト膜２６の表面に焦点を合わせた状態で、フォトレジスト膜２６にデバイスパターンが転写される。
Then, the device pattern is transferred to the
露光の際にレチクル８ｃの中央に対応する半導体ウェハ１８上の箇所は、半導体回路領域２２ｃ内となる。このため、半導体回路領域２２ｃ上に存在するフォトレジスト膜２６表面に焦点を合わせた状態でデバイスパターンが転写される。
A portion on the
図１０は、デバイスパターン領域１２ｄに形成された検査用（モニタ用）のデバイスパターンを、半導体ウェハ１８側に形成されたフォトレジスト膜２６に転写する際の状態を示したものである。図１０は、図９の領域Ｓ２に検査用のデバイスパターンを転写する際の状態を示している。図９における領域Ｓ２は、検査用のデバイスパターンが転写される半導体回路領域２２ｄである。
FIG. 10 shows a state in which the device pattern for inspection (for monitoring) formed in the
図１０に示すように、ブラインド３２の開口部３４ａは、デバイスパターン領域１２ｄが形成された領域を開口するように設定される。
As shown in FIG. 10, the
レチクル８ｃのデバイスパターン領域１２ｄに形成されたデバイスパターンを、半導体ウェハ１８側の半導体回路領域２２ｄに転写する際には、デバイスパターン領域１２ｄに形成されたデバイスパターンが半導体ウェハ１８の半導体回路領域２２ｄ内に正確に転写されるように、位置合わせが行われる。
When the device pattern formed in the
そして、レチクル８ｃの中央に対応する半導体ウェハ１８上の箇所のフォトレジスト膜２６の表面に焦点を合わせた状態で、フォトレジスト膜２６にデバイスパターンを転写する。
Then, the device pattern is transferred to the
複数の半導体回路領域２２ｃが一定のピッチＸ１で配されており、レチクル８ｃの中心線とデバイスパターン領域１２ｄの中心線との距離Ｘ１９が半導体回路領域２２ｃのピッチＸ１の整数倍に設定されているため、レチクル８ｃの中央に対応する半導体ウェハ１８上の箇所は、半導体回路領域２２ｃ内となる。このため、半導体回路領域２２ｃ上に存在するフォトレジスト膜２６表面に焦点を合わせた状態でデバイスパターンが転写される。従って、デバイスパターンの結像面に焦点が合致した状態で、デバイスパターン領域１２ｄに形成されたデバイスパターンが、フォトレジスト膜２６に転写されることとなる。
A plurality of
なお、デバイスパターン領域１２ｃ〜１２ｅや半導体回路領域２２ｃ等のレイアウトは上記に限定されるものではない。デバイスパターン領域１２ｄに形成されたデバイスパターンを転写する際に、レチクル８ｃの中央に対応する半導体ウェハ１８上の箇所が半導体回路領域２２ｃ内となるように、レチクル８ｃの中央からのデバイスパターン領域１２ｄの距離Ｘ１９を設定すればよい。
The layout of the
例えば、上記では、複数のデバイスパターン領域１２ｃ及び複数の半導体回路領域２２ｃが一定のピッチＸ１で配されており、レチクル８ｃの中心線とデバイスパターン領域１２ｄの中心線との距離Ｘ１９がデバイスパターン領域１２ｃのピッチＸ１の整数倍に設定されている場合を例に説明したが、レチクル８ｃの中心線とデバイスパターン領域１２ｄの中心線との距離Ｘ１９がデバイスパターン領域１２ｃのピッチＸ１の整数倍でなくてもよい。例えば、レチクル８ｃの中心線とデバイスパターン領域１２ｄの中心線との距離Ｘ１９が、
ｎ×Ｘ１−０．５×Ｘ２＜Ｘ１９＜ｎ×Ｘ１＋０．５×Ｘ２
となるように、レチクル８ｃの中心線とデバイスパターン領域１２ｄの中心線との距離Ｘ１９を設定すればよい。なお、ｎは正の整数である。
For example, in the above, a plurality of
n × X 1 −0.5 × X 2 <X 19 <n × X 1 + 0.5 × X 2
And so that, it may be set the distance X 19 of the center line of the
また、上記では、複数のデバイスパターン領域１２ｃの幅Ｘ２が互いに等しい場合を例に説明したが、複数のデバイスパターン領域１２ｃの幅Ｘ２が互いに異なっていてもよい。この場合にも、デバイスパターン領域１２ｄに形成されたデバイスパターンを転写する際に、レチクル８ｃの中央に対応する半導体ウェハ１８上の箇所が半導体回路領域２２ｃ内となるように、レチクル８ｃの中央からのデバイスパターン領域１２ｄの距離Ｘ１９を設定すればよい。
Further, in the above, the width X 2 of the plurality of
また、上記では、デバイスパターン領域１２ｃの幅Ｘ２とデバイスパターン領域１２ｄの幅Ｘ４とが互いに等しい場合を例に説明したが、デバイスパターン領域１２ｃの幅Ｘ２とデバイスパターン領域１２ｄの幅Ｘ４とが互いに異なっていてもよい。この場合にも、デバイスパターン領域１２ｄに形成されたデバイスパターンを転写する際に、レチクル８ｃの中央に対応する半導体ウェハ１８上の箇所が半導体回路領域２２ｃ内となるように、レチクル８ｃの中央からのデバイスパターン領域１２ｄの距離Ｘ１９を設定すればよい。
In the above description, a case has been described and width X 4 of the width X 2 and the
また、上記では、半導体回路領域２２ｃのピッチＸ１が一定である場合を例に説明したが、半導体回路領域２２ｃのピッチＸ１が一定でなくてもよい。この場合にも、デバイスパターン領域１２ｄに形成されたデバイスパターンを転写する際に、レチクル８ｃの中央に対応する半導体ウェハ１８上の箇所が半導体回路領域２２ｃ内となるように、レチクル８ｃの中央からのデバイスパターン領域１２ｄの距離Ｘ１９を設定すればよい。
Further, in the above, the pitch X 1 of the
また、上記では、デバイスパターン領域１２ｃ、１２ｄに形成されたデバイスパターンを半導体ウェハ１８上に等倍で転写する場合を例に説明したが、デバイスパターン領域１２ｃ、１２ｄに形成されたデバイスパターンを縮小又は拡大して半導体ウェハ１８上に転写してもよい。この場合にも、デバイスパターン領域１２ｄに形成されたデバイスパターンを転写する際に、レチクル８ｃの中央に対応する半導体ウェハ１８上の箇所が半導体回路領域２２ｃ内となるように、レチクル８ｃの中央からのデバイスパターン領域１２ｄの距離Ｘ１９を設定すればよい。
In the above description, the device pattern formed in the
図１１は、デバイスパターン領域１２ｅに形成されたデバイスパターンを、半導体ウェハ１８側に形成されたフォトレジスト膜２６に転写する際の状態を示したものである。図１１は、図９の領域Ｓ３にデバイスパターンを転写する際の状態を示している。図９における領域Ｓ３は、デバイスパターンが転写される半導体回路領域２２ｅである。
FIG. 11 shows a state in which the device pattern formed in the
図１１に示すように、ブラインド３２の開口部３４ｂは、デバイスパターン領域１２ｅが形成された領域を開口するように設定される。
As shown in FIG. 11, the
レチクル８ｃのデバイスパターン領域１２ｅに形成されたデバイスパターンを、半導体ウェハ１８側の半導体回路領域２２ｅに転写する際には、デバイスパターン領域１２ｅに形成されたデバイスパターンが半導体ウェハ１８の半導体回路領域２２ｅ内に正確に転写されるように、位置合わせが行われる。
When the device pattern formed in the
そして、レチクル８ｃの中央に対応する半導体ウェハ１８上の箇所におけるフォトレジスト膜２６の表面に焦点を合わせた状態で、フォトレジスト膜２６にデバイスパターンが転写される。
Then, the device pattern is transferred to the
複数の半導体回路領域２２ｃが一定のピッチＸ１で配されており、レチクル８ｃの中心線とデバイスパターン領域１２ｅの中心線との距離Ｘ２０が半導体回路領域２２ｃのピッチＸ１の整数倍に設定されているため、レチクル８ｃの中央に対応する半導体ウェハ１８上の箇所は、半導体回路領域２２ｃ内となる。このため、半導体回路領域２２ｃ上に存在するフォトレジスト膜２６表面に焦点を合わせた状態でデバイスパターンが転写される。従って、デバイスパターンの結像面に焦点が合致した状態で、デバイスパターン領域１２ｅに形成されたデバイスパターンが、フォトレジスト膜２６に転写されることとなる。
A plurality of
なお、デバイスパターン領域１２ｃ〜１２ｅや半導体回路領域２２ｃ等のレイアウトは上記に限定されるものではない。デバイスパターン領域１２ｅに形成されたデバイスパターンを転写する際に、レチクル８ｃの中央に対応する半導体ウェハ１８上の箇所が半導体回路領域２２ｃ内となるように、レチクル８ｃの中央からのデバイスパターン領域１２ｅの距離を設定すればよい。
The layout of the
例えば、上記では、複数のデバイスパターン領域１２ｃ及び複数の半導体回路領域２２ｃが一定のピッチＸ１で配されており、レチクル８ｃの中心線とデバイスパターン領域１２ｅの中心線との距離Ｘ２０がデバイスパターン領域１２ｃのピッチＸ１の整数倍に設定されている場合を例に説明したが、レチクル８ｃの中心線とデバイスパターン領域１２ｅの中心線との距離Ｘ２０がデバイスパターン領域１２ｃのピッチＸ１の整数倍でなくてもよい。例えば、レチクル８ｃの中心線とデバイスパターン領域１２ｄの中心線との距離Ｘ２０が、
ｎ×Ｘ１−０．５×Ｘ２＜Ｘ２０＜ｎ×Ｘ１＋０．５×Ｘ２
となるように、レチクル８ｃの中心線とデバイスパターン領域１２ｅの中心線との距離Ｘ２０を設定すればよい。なお、ｎは正の整数である。
For example, in the above, a plurality of
n × X 1 −0.5 × X 2 <X 20 <n × X 1 + 0.5 × X 2
And so that, it may be set the distance X 20 of the center line of the
また、上記では、複数のデバイスパターン領域１２ｃの幅Ｘ２が互いに等しい場合を例に説明したが、複数のデバイスパターン領域１２ｃの幅Ｘ２が互いに異なっていてもよい。この場合にも、デバイスパターン領域１２ｅに形成されたデバイスパターンを転写する際に、レチクル８ｃの中央に対応する半導体ウェハ１８上の箇所が半導体回路領域２２ｃ内となるように、レチクル８ｃの中央からのデバイスパターン領域１２ｅの距離Ｘ２０を設定すればよい。
Further, in the above, the width X 2 of the plurality of
また、上記では、デバイスパターン領域１２ｃの幅Ｘ２とデバイスパターン領域１２ｅの幅Ｘ５とが互いに等しい場合を例に説明したが、デバイスパターン領域１２ｃの幅Ｘ２とデバイスパターン領域１２ｅの幅Ｘ５とが互いに異なっていてもよい。この場合にも、デバイスパターン領域１２ｅに形成されたデバイスパターンを転写する際に、レチクル８ｃの中央に対応する半導体ウェハ１８上の箇所が半導体回路領域２２ｃ内となるように、レチクル８ｃの中央からのデバイスパターン領域１２ｅの距離Ｘ２０を設定すればよい。
Further, in the above description, the width X 5 width X 2 and the
また、上記では、半導体回路領域２２ｃのピッチＸ１が一定である場合を例に説明したが、半導体回路領域２２ｃのピッチＸ１が一定でなくてもよい。この場合にも、デバイスパターン領域１２ｅに形成されたデバイスパターンを転写する際に、レチクル８ｃの中央に対応する半導体ウェハ１８上の箇所が半導体回路領域２２ｃ内となるように、レチクル８ｃの中央からのデバイスパターン領域１２ｅの距離Ｘ２０を設定すればよい。
Further, in the above, the pitch X 1 of the
また、上記では、デバイスパターン領域１２ｃ、１２ｅに形成されたデバイスパターンを半導体ウェハ１８上に等倍で転写する場合を例に説明したが、デバイスパターン領域１２ｃ、１２ｅに形成されたデバイスパターンを縮小又は拡大して半導体ウェハ１８上に転写してもよい。この場合にも、デバイスパターン領域１２ｅに形成されたデバイスパターンを転写する際に、レチクル８ｃの中央に対応する半導体ウェハ１８上の箇所が半導体回路領域２２ｃ内となるように、レチクル８ｃの中央からのデバイスパターン領域１２ｅの距離Ｘ２０を設定すればよい。
In the above description, the device pattern formed in the
このように本実施形態による半導体装置の製造方法は、デバイスパターン領域１２ｄに形成されたデバイスパターンをフォトレジスト膜２６に転写する際に、レチクル８ｃの中央に対応する半導体ウェハ１８上の箇所が半導体回路領域２２ｃ内となるように、レチクル８ｃの中央からのデバイスパターン領域１２ｄの距離Ｘ19が設定されていることに主な特徴がある。
As described above, in the method of manufacturing the semiconductor device according to the present embodiment, when the device pattern formed in the
レチクル８ｄにデバイスパターン領域１２ｄを単に配した場合には、図１２に示すように、レチクル８ｄの中央に対応する半導体ウェハ１８上の箇所がスクライブライン領域２８上となってしまう虞がある。図１２は、比較例による半導体装置の製造方法を示す工程断面図（その１）である。図１２に示すように、スクライブライン領域２８上に存在するフォトレジスト膜２６の表面の高さは、半導体回路領域２２ｄ上に存在するフォトレジスト膜２６の表面の高さより低い。このため、デバイスパターンの結像面が焦点に合致していない状態で、デバイスパターン領域１２ｄ内に形成されたデバイスパターンがフォトレジスト膜２６に転写されてしまうこととなる。この場合には、フォトレジスト膜２６にデバイスパターンを高精度に転写することができない。
If the
これに対し、本実施形態によれば、デバイスパターン領域１２ｄに形成されたデバイスパターンを転写する際に、レチクル８ｃの中央に対応する半導体ウェハ１８上の箇所が半導体回路領域２２ｃ内となるように、レチクル８ｃの中央からのデバイスパターン領域１２ｄの距離が設定されているため、デバイスパターンの結像面が焦点に合致している状態で、デバイスパターン領域内に形成されたデバイスパターンがフォトレジスト膜に転写される。従って、本実施形態によれば、デバイスパターン領域に形成された検査用のデバイスパターンを、フォトレジスト膜に高精度で転写することが可能となる。
On the other hand, according to the present embodiment, when the device pattern formed in the
また、本実施形態による半導体装置の製造方法は、デバイスパターン領域１２ｅに形成されたデバイスパターンを転写する際に、レチクル８ｃの中央に対応する半導体ウェハ１８上の箇所が半導体回路領域２２ｃ内となるように、レチクル８ｃの中央からのデバイスパターン領域１２ｅの距離Ｘ20が設定されていることに主な特徴がある。
In the semiconductor device manufacturing method according to the present embodiment, when the device pattern formed in the
レチクル８ｄにデバイスパターン領域１２ｅを単に配した場合には、図１３に示すように、レチクル８ｄの中央に対応する半導体ウェハ１８上の箇所がスクライブライン領域２８上となってしまう場合がある。図１３は、比較例による半導体装置の製造方法を示す工程断面図（その２）である。図１３に示すように、スクライブライン領域１８上に存在するフォトレジスト膜２６の表面の高さは、半導体回路領域２２ｃ上に存在するフォトレジスト膜２６の表面の高さより低い。このため、デバイスパターンの結像面と焦点とが合致していない状態で、デバイスパターン領域１２ｄ内に形成されたデバイスパターンがフォトレジスト膜２６に転写されてしまうこととなる。この場合には、フォトレジスト膜２６にデバイスパターンを高精度に転写することができない。
When the
これに対し、本実施形態によれば、デバイスパターン領域１２ｅに形成されたデバイスパターンを転写する際に、レチクル８ｃの中央に対応する半導体ウェハ１８上の箇所が半導体回路領域２２ｃ内となるように、レチクル８ｃの中央からのデバイスパターン領域１２ｅの距離が設定されているため、デバイスパターンの結像面が焦点に合致している状態で、デバイスパターン領域１２ｅ内に形成されたデバイスパターンがフォトレジスト膜２６に転写される。従って、本実施形態によれば、デバイスパターン領域１２ｅに形成されたデバイスパターンを、フォトレジスト膜２６に高精度で転写することが可能となる。
On the other hand, according to the present embodiment, when the device pattern formed in the
［第３実施形態］
本発明の第３実施形態による半導体装置の製造方法を図１４乃至図１７を用いて説明する。図１４は、本実施形態で用いられるレチクルを示す平面図である。図１５乃至図１７は、本実施形態による半導体装置の製造方法を示す工程断面図である。図１乃至図１３に示す第１又は第２実施形態による半導体装置の製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
[Third Embodiment]
A method for fabricating a semiconductor device according to the third embodiment of the present invention will be described with reference to FIGS. FIG. 14 is a plan view showing a reticle used in this embodiment. 15 to 17 are process cross-sectional views illustrating the method for fabricating the semiconductor device according to the present embodiment. The same components as those of the semiconductor device manufacturing method according to the first or second embodiment shown in FIGS. 1 to 13 are denoted by the same reference numerals, and description thereof is omitted or simplified.
図１４に示すように、レチクル８ｅには、第１のデバイスパターン領域１２ｆと、第２のデバイスパターン領域１２ｇと、第３のデバイスパターン領域１２ｈとが配されている。第１のデバイスパターン領域１２ｆには、第１のデバイスパターンが形成されている。第２のデバイスパターン領域１２ｇには、第２のデバイスパターンが形成されている。第３のデバイスパターン領域１２ｈには、第３のデバイスパターンが形成されている。第１のデバイスパターンと第２のデバイスパターンと第３のデバイスパターンとは、互いに異なっている。第１のデバイスパターンと第２のデバイスパターンと第３のデバイスパターンとは、互いに異なるフォトレジスト膜に転写される。
As shown in FIG. 14, the
第１のデバイスパターン領域１２ｆは、レチクル８ｅの中央を含む領域に配されている。第１のデバイスパターン領域１２ｆの周囲は、スクライブライン領域１４となっている。スクライブライン１４のＸ方向の幅Ｘ８をＬとしたときの第１のデバイスパターン領域１２ｆのＸ方向の幅Ｘ９は、例えば５Ｌに設定されている。ここでは、Ｌの値を、例えばレチクル上において２０００μｍとする。
The first
第１のデバイスパターン領域１２ｆの紙面右側には、第２のデバイスパターン領域１２ｇが配されている。第２のデバイスパターン領域１２ｇの周囲は、スクライブライン領域１４となっている。第２のデバイスパターン領域１２ｇのＸ方向の幅Ｘ１０は、例えば５×Ｌに設定されている。
A second
第１のデバイスパターン領域１２ｆと第２のデバイスパターン領域１２ｇとの間に存在する遮光帯（遮光膜）１６の幅Ｘ１１は、３Ｌに設定されている。
Width X 11 of the first
第１のデバイスパターン領域１２ｆの紙面左側には、第３のデバイスパターン領域１２ｈが配されている。第３のデバイスパターン領域１２ｈの周囲は、スクライブライン領域１４となっている。第３のデバイスパターン領域１２ｈのＸ方向の幅Ｘ１２は、例えば５Ｌに設定されている。
A third
第１のデバイスパターン領域１２ｆと第３のデバイスパターン領域１２ｈとの間に存在する遮光帯（遮光膜）１６の幅Ｘ１３は、３Ｌに設定されている。
Width X 13 of the first
このようなレイアウトでデバイスパターン領域１２ｆ〜１２ｈが設定されているため、第１のデバイスパターン領域１２ｆの中心線と第２のデバイスパターン領域１２ｇの中心線との間のＸ方向の距離Ｘ１４は、１０Ｌとなる。また、第１のデバイスパターン領域１２ｆの中心線と第３のデバイスパターン領域１２ｈの中心線との間のＸ方向の距離Ｘ１５は、１０Ｌとなる。
Since such is set the
図１５は、第１のデバイスパターン領域１２ｆに形成された第１のデバイスパターンを、層間絶縁膜２３を覆うように形成されたフォトレジスト膜２６に順次転写する際の状態を示している。
FIG. 15 shows a state in which the first device pattern formed in the first
半導体回路領域２２ｎのＸ方向のピッチＸ１６は、６Ｌに設定されている。半導体回路領域２２ｎのＸ方向の幅Ｘ１７は、５Ｌに設定されている。半導体回路領域２２ｎ間のスクライブライン領域２８の幅Ｘ１８は、Ｌに設定されている。
X-direction pitch X 16 of the
第１のデバイスパターン領域１２ｆに形成された第１のデバイスパターンをフォトレジスト膜２６に転写する際には、第１のデバイスパターン領域１２ｆの上方が開口するように、ブラインド３２の開口部３４ｃが設定される。そして、第１のデバイスパターン領域１２ｆに形成された第１のデバイスパターンが半導体回路領域２２ｎ上のフォトレジスト膜２６に正確に転写されるように、位置合わせが行われる。第１のデバイスパターン領域１２ｆはレチクル８ｅの中央を含む領域に配されており、レチクル８ｅの中央に対応する半導体ウェハ１８上の箇所は半導体回路領域２２ｎ内である。このため、半導体回路領域２２ｎ上に存在するフォトレジスト膜２６の表面に焦点が合致している状態で、第１のデバイスパターンの転写が行われる。即ち、第１のデバイスパターンの転写面と焦点とが合致している状態で、半導体回路領域２２ｎ上に存在するフォトレジスト膜２６に第１のデバイスパターンの転写が行われることとなる。第１のデバイスパターンの転写は、半導体ウェハ１８上の複数の半導体回路領域２２ｎのそれぞれに対して順次行われる。この後、フォトレジスト膜２６が現像され、現像されたフォトレジスト膜２６をマスクとして層間絶縁膜２３等がエッチングされる。
When the first device pattern formed in the first
図１６は、第２のデバイスパターン領域１２ｇに形成された第２のデバイスパターンを、層間絶縁膜２３、２４を覆うように形成されたフォトレジスト膜２６ａに順次転写する際の状態を示している。
FIG. 16 shows a state in which the second device pattern formed in the second
第２のデバイスパターン領域１２ｇに形成された第２のデバイスパターンをフォトレジスト膜２６ａに転写する際には、第２のデバイスパターン領域１２ｇの上方が開口するように、ブラインド３２の開口部３４ｄが設定される。そして、第２のデバイスパターン領域１２ｇに形成された第２のデバイスパターンが半導体回路領域２２ｎ上に存在するフォトレジスト膜２６ａに正確に転写されるように、位置合わせが行われる。
When the second device pattern formed in the second
第１のデバイスパターン領域１２ｆの中心線と第２のデバイスパターン領域１２ｇの中心線との間隔Ｘ１４が１０Ｌに設定されており、半導体回路領域２２ｎのＸ方向の幅Ｘ１７が５Ｌに設定されており、スクライブライン領域２８のＸ方向の幅Ｘ１８がＬに設定されているため、第２のデバイスパターン領域１２ｇに形成された第２のデバイスパターンを半導体回路領域２２ｎ上に存在するフォトレジスト膜２６ａに転写する際には、レチクル８ｅの中央に対応する半導体ウェハ１８上の箇所が他の半導体回路領域２２ｎ−２内となる。換言すれば、第２のデバイスパターン領域１２ｇに形成された第２のデバイスパターンを半導体回路領域２２ｎ上に存在するフォトレジスト膜２６ａに転写する際に、レチクル８ｅの中央に対応する半導体ウェハ１８上の箇所が他の半導体回路領域２２ｎ−２内となるように、レチクル８ｅの中心線と第２のデバイスパターン領域１２ｇの中心線との距離Ｘ１４が設定されている。
Interval X 14 of the center line of the second
なお、デバイスパターン領域１２ｆ〜１２ｈや半導体回路領域２２ｎ等のレイアウトは上記に限定されるものではない。デバイスパターン領域１２ｇに形成されたデバイスパターンを半導体回路領域に転写する際に、レチクル８ｃの中央に対応する半導体ウェハ１８上の箇所が他の半導体回路領域内となるように、レチクル８ｃの中央からのデバイスパターン領域１２ｇの距離Ｘ１４を設定すればよい。
Note that the
例えば、上記では、レチクル８ｅの中心線と第２のデバイスパターン領域１２ｇの中心線との距離Ｘ１４を１０Ｌに設定する場合を例に説明したが、レチクル８ｅの中心線と第２のデバイスパターン領域１２ｇの中心線との距離Ｘ１４は、１０Ｌに限定されるものではない。デバイスパターン領域１２ｇに形成されたデバイスパターンを半導体回路領域に転写する際に、レチクル８ｃの中央に対応する半導体ウェハ１８上の箇所が他の半導体回路領域内となるように、レチクル８ｃの中央からのデバイスパターン領域１２ｇの距離を設定すればよい。例えば、レチクル８ｅの中心線と第２のデバイスパターン領域１２ｇの中心線との間の距離Ｘ１４が、
ｎ×Ｘ１６−１／２×Ｘ１７＜Ｘ１４＜ｎ×Ｘ１６＋１／２×Ｘ１７
となるように、レチクル８ｅの中心線と第２のデバイスパターン領域１２ｇの中心線との間の距離Ｘ１４を設定すればよい。なお、ｎは正の整数である。
For example, in the above, the distance X 14 of the center line of the second
n × X 16 −1 / 2 × X 17 <X 14 <n × X 16 + 1/2 × X 17
And so that, it may be set the distance X 14 between the center line of the center line and a second
また、上記では、半導体回路領域２２ｎのピッチが一定である場合を例に説明したが、半導体回路領域２２ｎのピッチが一定でなくてもよい。この場合にも、デバイスパターン領域１２ｇに形成されたデバイスパターンを半導体回路領域に転写する際に、レチクル８ｃの中央に対応する半導体ウェハ１８上の箇所が他の半導体回路領域内となるように、レチクル８ｃの中央からのデバイスパターン領域１２ｇの距離Ｘ１４を設定すればよい。
In the above description, the case where the pitch of the
また、上記では、デバイスパターン領域１２ｆ、１２ｇに形成されたデバイスパターンを半導体ウェハ１８上に等倍で転写する場合を例に説明したが、デバイスパターン領域１２ｆ、１２ｇに形成されたデバイスパターンを縮小又は拡大して半導体ウェハ１８上に転写してもよい。この場合にも、デバイスパターン領域１２ｇに形成されたデバイスパターンを半導体回路領域に転写する際に、レチクル８ｃの中央に対応する半導体ウェハ１８上の箇所が他の半導体回路領域内となるように、レチクル８ｃの中央からのデバイスパターン領域１２ｇの距離Ｘ１４を設定すればよい。
In the above description, the device pattern formed in the
半導体回路領域２２ｎ−２上に存在するフォトレジスト膜２６ａの表面の高さと半導体回路領域２２ｎ上に存在するフォトレジスト膜２６ａの高さとが等しいため、第２のデバイスパターンの転写面と焦点とが合致した状態で半導体回路領域２２ｎ上のフォトレジスト膜２６ａに第２のデバイスパターンが転写されることとなる。このため、本実施形態によれば、半導体回路領域２２ｎに第２のデバイスパターンを高精度で転写することができる。第２のデバイスパターンの転写は、半導体ウェハ１８上の複数の半導体回路領域２２ｎのそれぞれに対して順次行われる。この後、フォトレジスト膜２６ａが現像され、現像されたフォトレジスト膜２６ａをマスクとして層間絶縁膜２４等がエッチングされる。
Since the height of the
図１７は、第３のデバイスパターン領域１２ｈに形成された第２のデバイスパターンを、層間絶縁膜２３、２４、２５を覆うように形成されたフォトレジスト膜２６ｂに順次転写する際の状態を示している。
FIG. 17 shows a state in which the second device pattern formed in the third
第２のデバイスパターン領域１２ｈに形成された第２のデバイスパターンをフォトレジスト膜２６ｂに転写する際には、第２のデバイスパターン領域１２ｈの上方が開口するように、ブラインド３２の開口部３４ｅが設定される。そして、第２のデバイスパターン領域１２ｈに形成された第２のデバイスパターンが半導体回路領域２２ｎ上に存在するフォトレジスト膜２６ｂに正確に転写されるように、位置合わせが行われる。
When the second device pattern formed in the second
第１のデバイスパターン領域１２ｆと第３のデバイスパターン領域１２ｈとの間隔Ｘ１５が１０Ｌに設定されており、半導体回路領域２２ｎのＸ方向の幅Ｘ１７が５Ｌに設定されており、スクライブライン領域２８のＸ方向の幅Ｘ１８がＬに設定されているため、第３のデバイスパターン領域１２ｈに形成された第３のデバイスパターンを半導体回路領域２２ｎ上に存在するフォトレジスト膜２６ｂに転写する際には、レチクル８ｅの中央に対応する半導体ウェハ１８上の箇所が他の半導体回路領域２２ｎ＋２内となる。換言すれば、第３のデバイスパターン領域１２ｈに形成された第３のデバイスパターンを半導体回路領域２２ｎ上に存在するフォトレジスト膜２６ｂに転写する際に、レチクル８ｅの中央に対応する半導体ウェハ１８上の箇所が他の半導体回路領域２２ｎ＋２内となるように、レチクル８ｅの中心線と第３のデバイスパターン領域１２ｈの中心線との間の距離Ｘ２２が設定されている。
The first
なお、デバイスパターン領域１２ｆ〜１２ｈや半導体回路領域２２ｎ等のレイアウトは上記に限定されるものではない。デバイスパターン領域１２ｈに形成されたデバイスパターンを半導体回路領域に転写する際に、レチクル８ｃの中央に対応する半導体ウェハ１８上の箇所が他の半導体回路領域内となるように、レチクル８ｃの中央からのデバイスパターン領域１２ｈの距離Ｘ１５を設定すればよい。
Note that the
例えば、上記では、レチクル８ｅの中心線と第３のデバイスパターン領域１２ｈの中心線との距離Ｘ１５を１０Ｌに設定する場合を例に説明したが、レチクル８ｅの中心線と第２のデバイスパターン領域１２ｈの中心線との距離Ｘ１５は、１０Ｌに限定されるものではない。例えば、レチクル８ｅの中心線と第２のデバイスパターン領域１２ｈの中心線との間の距離Ｘ１５が、
ｎ×Ｘ１６−１／２×Ｘ１７＜Ｘ１５＜ｎ×Ｘ１６＋１／２×Ｘ１７
となるように、レチクル８ｅの中心線と第３のデバイスパターン領域１２ｈの中心線との間の距離Ｘ１５を設定すればよい。なお、ｎは正の整数である。
For example, in the above, the distance X 15 of the center line of the third
n × X 16 −1 / 2 × X 17 <X 15 <n × X 16 + 1/2 × X 17
And so that, it may be set the distance X 15 between the center line of the center line and the third
また、上記では、半導体回路領域２２ｎのピッチが一定である場合を例に説明したが、半導体回路領域２２ｎのピッチが一定でなくてもよい。この場合にも、デバイスパターン領域１２ｈに形成されたデバイスパターンを半導体回路領域に転写する際に、レチクル８ｃの中央に対応する半導体ウェハ１８上の箇所が他の半導体回路領域内となるように、レチクル８ｃの中央からのデバイスパターン領域１２ｈの距離Ｘ１５を設定すればよい。
In the above description, the case where the pitch of the
また、上記では、デバイスパターン領域１２ｆ、１２ｈに形成されたデバイスパターンを半導体ウェハ１８上に等倍で転写する場合を例に説明したが、デバイスパターン領域１２ｆ、１２ｈに形成されたデバイスパターンを縮小又は拡大して半導体ウェハ１８上に転写してもよい。この場合にも、デバイスパターン領域１２ｈに形成されたデバイスパターンを半導体回路領域に転写する際に、レチクル８ｃの中央に対応する半導体ウェハ１８上の箇所が他の半導体回路領域内となるように、レチクル８ｃの中央からのデバイスパターン領域１２ｈの距離Ｘ１５を設定すればよい。
In the above description, the device pattern formed in the
半導体回路領域２２ｎ＋２上に存在するフォトレジスト膜２６ｂの表面の高さと半導体回路領域２２ｎ上に存在するフォトレジスト膜２６ｂの高さとが等しいため、第３のデバイスパターンの転写面と焦点とが合致した状態で半導体回路領域２２ｎ上のフォトレジスト膜２６ｂに第３のデバイスパターンが転写されることとなる。このため、本実施形態によれば、半導体回路領域２２ｎに第３のデバイスパターンを高精度で転写することができる。第３のデバイスパターンの転写は、半導体ウェハ１８上の複数の半導体回路領域２２ｎのそれぞれに対して順次行われる。この後、フォトレジスト膜２６ｂが現像され、現像されたフォトレジスト膜２６ｂをマスクとして層間絶縁膜２５等がエッチングされる。
Since the height of the
この後、半導体ウェハ１８をダイシングライン３０で切断すると、各々の半導体チップの幅は６Ｌとなる。
Thereafter, when the
このように本実施形態による半導体装置の製造方法は、第２のデバイスパターン領域１２ｇに形成された第２のデバイスパターンを半導体回路領域２２ｎ上に存在するフォトレジスト膜２６ａに転写する際に、レチクル８ｅの中央に対応する半導体ウェハ１８上の箇所が半導体回路領域２２ｎ−２内となるように、レチクル８ｅの中心からの第２のデバイスパターン領域１２ｇの距離Ｘ２１が設定されていることに主な特徴がある。
Method of manufacturing a semiconductor device according to the present embodiment, when transferred to the
レチクル８ｆにデバイスパターン領域１２ｆ〜１２ｇを単に配した場合には、図１８に示すように、レチクル８ｆの中央に対応する半導体ウェハ１８上の箇所がスクライブライン領域２８上となってしまう虞がある。図１８は、比較例による半導体装置の製造方法を示す工程断面図（その１）である。図１８に示すように、スクライブライン領域２８上に存在するフォトレジスト膜２６ａの表面の高さは、半導体回路領域２２ｎ上に存在するフォトレジスト膜２６の表面の高さより低い。このため、第２のデバイスパターンの結像面と焦点とが合致していない状態で、第２のデバイスパターンがフォトレジスト膜２６ａに転写されてしまうこととなる。この場合には、フォトレジスト膜２６ａに第２のデバイスパターンを高精度に転写することができない。
When the
これに対し、本実施形態によれば、第２のデバイスパターン領域１２ｇに形成された第２のデバイスパターンを半導体回路領域２２ｎ上に存在するフォトレジスト膜２６ａに転写する際に、レチクル８ｅの中央に対応する半導体ウェハ１８上の箇所が半導体回路領域２２ｎ−２内となるように、レチクル８ｅの中央からの第２のデバイスパターン領域１２ｇの距離Ｘ２１が設定されているため、第２のデバイスパターンの結像面と焦点とが合致している状態で、半導体回路領域２２ｎ上に存在するフォトレジスト膜２６ａに第２のデバイスパターンが転写される。従って、本実施形態によれば、レチクル８ｅの中央に対応する半導体ウェハ１８上の箇所に焦点を合わせて露光を行う露光装置を用いた場合であっても、第２のデバイスパターンをフォトレジスト膜２６ａに高精度で転写することが可能となる。
In contrast, according to this embodiment, when transferring the
また、本実施形態による半導体装置の製造方法は、第３のデバイスパターン領域１２ｈに形成された第３のデバイスパターンを半導体回路領域２２ｎ上に存在するフォトレジスト膜２６ｂに転写する際に、レチクル８ｅの中央に対応する半導体ウェハ１８上の箇所が半導体回路領域２２ｎ＋２内となるように、レチクル８ｅの中央からの第３のデバイスパターン領域１２ｈの距離Ｘ２２が設定されていることに主な特徴がある。
A method of manufacturing a semiconductor device according to the present embodiment, when transferred to the
レチクル８ｆにデバイスパターン領域１２ｆ〜１２ｇを単に配した場合には、図１９に示すように、レチクル８ｆの中央に対応する半導体ウェハ１８上の箇所がスクライブライン領域２８上となってしまう虞がある。図１９は、比較例による半導体装置の製造方法を示す工程断面図（その２）である。図１９に示すように、スクライブライン領域２８上に存在するフォトレジスト膜２６ｂの表面の高さは、半導体回路領域２２ｎ上に存在するフォトレジスト膜２６の表面の高さより低い。このため、第２のデバイスパターンの結像面と焦点とが合致していない状態で、第２のデバイスパターンがフォトレジスト膜２６ｂに転写されてしまうこととなる。この場合には、フォトレジスト膜２６ｂに第２のデバイスパターンを高精度に転写することができない。
When the
これに対し、本実施形態によれば、第３のデバイスパターン領域１２ｈに形成された第３のデバイスパターンを半導体回路領域２２ｎ上に存在するフォトレジスト膜２６ｂに転写する際に、レチクル８ｅの中央に対応する半導体ウェハ１８上の箇所が半導体回路領域２２ｎ＋２内となるように、レチクル８ｅの中央からの第３のデバイスパターン領域１２ｈの距離Ｘ２２が設定されているため、第３のデバイスパターンの結像面と焦点とが合致している状態で、半導体回路領域２２ｎ上に存在するフォトレジスト膜２６ｂに第２のデバイスパターンが転写される。従って、本実施形態によれば、レチクル８ｅの中央に対応する半導体ウェハ１８上の箇所に焦点を合わせて露光を行う露光装置を用いた場合であっても、第３のデバイスパターンをフォトレジスト膜２６ｂに高精度で転写することが可能となる。
In contrast, according to this embodiment, when transferring the
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
[Modified Embodiment]
The present invention is not limited to the above embodiment, and various modifications can be made.
例えば、第１実施形態では、デバイスパターン領域を２つ又は４つ配する場合を例に説明したが、デバイスパターン領域の数は２つ又は４つに限定されるものではなく、偶数個のデバイスパターン領域をレチクルに配すればよい。 For example, in the first embodiment, the case where two or four device pattern regions are arranged has been described as an example, but the number of device pattern regions is not limited to two or four, and an even number of devices The pattern area may be arranged on the reticle.
また、第３実施形態では、デバイスパターン領域１２ｆ〜１２ｈの幅を５Ｌ、スクライブライン領域１４、２８の幅をＬ、半導体回路領域２２ｎの幅を５Ｌ、半導体チップの幅を６Ｌとする場合を例に説明したが、デバイスパターン領域１２ｆ〜１２ｈの幅、スクライブライン領域１４、２８の幅、半導体回路領域２２ｎの幅、半導体チップの幅は、これに限定されるものではない。第２のデバイスパターン領域１２ｇに形成された第２のデバイスパターンを半導体回路領域上に存在するフォトレジスト膜１２ａに転写する際に、レチクル８ｅの中央に対応する半導体ウェハ１８上の箇所が他の半導体回路領域内となるように、レチクル８ｅの中央からのデバイスパターン領域１２ｇの距離を適宜設定すればよい。また、第３のデバイスパターン領域１２ｈに形成された第３のデバイスパターンを半導体回路領域上に存在するフォトレジスト膜１２ｂに転写する際に、レチクル８ｅの中央に対応する半導体ウェハ１８上の箇所が他の半導体回路領域内となるように、レチクル８ｅの中央からのデバイスパターン領域１２ｈの距離を適宜設定すればよい。
In the third embodiment, the width of the device pattern region 12F～12h 5L, the width L of the
以上詳述したように、本発明の特徴をまとめると以下のようになる。 As described above in detail, the features of the present invention are summarized as follows.
（付記１） 複数のデバイスパターン領域の各々にデバイスパターンが形成されたレチクルと；前記レチクルの中央に対応する半導体ウェハ上の箇所に焦点を合わせて露光を行う露光装置とを用い、複数の前記デバイスパターンを半導体ウェハの複数の半導体回路領域に転写する工程を有する半導体装置の製造方法であって、
前記デバイスパターン領域の数は、偶数であり、
前記複数のデバイスパターン領域のいずれかの内側に、前記レチクルの中央が位置している
ことを特徴とする半導体装置の製造方法。
(Supplementary Note 1) Using a reticle having a device pattern formed in each of a plurality of device pattern regions; and an exposure apparatus that performs exposure while focusing on a location on a semiconductor wafer corresponding to the center of the reticle, A method of manufacturing a semiconductor device comprising a step of transferring a device pattern to a plurality of semiconductor circuit regions of a semiconductor wafer,
The number of device pattern regions is an even number,
The manufacturing method of a semiconductor device, wherein a center of the reticle is located inside any one of the plurality of device pattern regions.
（付記２） 複数の第１のデバイスパターン領域の各々に第１のデバイスパターンが形成され、第２のデバイスパターン領域に前記第１のデバイスパターンと異なる第２のデバイスパターンが形成されたレチクルと；前記レチクルの中央に対応する半導体ウェハ上の箇所に焦点を合わせて露光を行う露光装置とを用い、前記半導体ウェハの複数の第１の半導体回路領域の各々に前記第１のデバイスパターンを転写する工程と、前記半導体ウェハの第２の半導体回路領域に前記第２のデバイスパターンを転写する工程とを有する半導体装置の製造方法であって、
前記複数の第１のデバイスパターン領域のいずれかの内側に、前記レチクルの中央が位置しており、
前記レチクルの中央からの前記第２のデバイスパターン領域の距離は、前記第２のデバイスパターンを前記第２の半導体回路領域に転写する際に、前記レチクルの中央に対応する前記半導体ウェハ上の箇所が、前記複数の第１の半導体回路領域のいずれかの内側となるように設定されている
ことを特徴とする半導体装置の製造方法。
(Supplementary Note 2) A reticle in which a first device pattern is formed in each of a plurality of first device pattern regions, and a second device pattern different from the first device pattern is formed in a second device pattern region; An exposure apparatus that performs exposure while focusing on a position on the semiconductor wafer corresponding to the center of the reticle, and transfers the first device pattern to each of the plurality of first semiconductor circuit regions of the semiconductor wafer; And a method of manufacturing a semiconductor device, comprising: transferring the second device pattern to a second semiconductor circuit region of the semiconductor wafer,
The center of the reticle is located inside any one of the plurality of first device pattern regions,
The distance of the second device pattern region from the center of the reticle is a place on the semiconductor wafer corresponding to the center of the reticle when the second device pattern is transferred to the second semiconductor circuit region. Is set so as to be inside any one of the plurality of first semiconductor circuit regions. A method of manufacturing a semiconductor device, wherein:
（付記３） 付記２記載の半導体装置の製造方法において、
前記第２のデバイスパターンは、検査用のデバイスパターンである
ことを特徴とする半導体装置の製造方法。
(Additional remark 3) In the manufacturing method of the semiconductor device of
The method of manufacturing a semiconductor device, wherein the second device pattern is a device pattern for inspection.
（付記４）付記２又は３記載の半導体装置の製造方法において、
前記レチクルには、第３のデバイスパターン領域に第３のデバイスパターンが更に形成されており、
前記半導体ウェハの第３の半導体回路領域に前記第３のデバイスパターンを転写する工程を更に有し、
前記レチクルの中央からの前記第３のデバイスパターン領域の距離は、前記第３のデバイスパターンを前記第３の半導体回路領域に転写する際に、前記レチクルの中央に対応する前記半導体ウェハ上の箇所が、前記複数の第１の半導体回路領域のいずれかの内側となるように設定されている
ことを特徴とする半導体装置の製造方法。
(Additional remark 4) In the manufacturing method of the semiconductor device of
The reticle is further formed with a third device pattern in a third device pattern region,
Further comprising the step of transferring the third device pattern to a third semiconductor circuit region of the semiconductor wafer;
The distance of the third device pattern region from the center of the reticle is a place on the semiconductor wafer corresponding to the center of the reticle when the third device pattern is transferred to the third semiconductor circuit region. Is set so as to be inside any one of the plurality of first semiconductor circuit regions. A method of manufacturing a semiconductor device, wherein:
（付記５） 第１のデバイスパターン領域に第１のデバイスパターンが形成され、第２のデバイスパターン領域に第２のデバイスパターンが形成されたレチクルと、前記レチクルの中央に対応する前記半導体ウェハ上の箇所に焦点を合わせて露光を行う露光装置とを用い、半導体ウェハの複数の半導体回路領域に前記第１のデバイスパターンを順次転写する工程と、前記半導体ウェハの前記複数の半導体回路領域に前記第２のデバイスパターンを順次転写する工程とを有する半導体装置の製造方法であって、
前記第１のデバイスパターン領域の内側に、前記レチクルの中央が位置しており、
前記レチクルの中央からの前記第２のデバイスパターン領域の距離は、前記第２のデバイスパターンを前記半導体回路領域に転写する際に、前記レチクルの中央に対応する前記半導体ウェハ上の箇所が、他の前記複数の半導体回路領域のいずれかの内側となるように設定されている
ことを特徴とする半導体装置の製造方法。
(Supplementary Note 5) A reticle in which a first device pattern is formed in a first device pattern region and a second device pattern is formed in a second device pattern region, and on the semiconductor wafer corresponding to the center of the reticle A step of sequentially transferring the first device pattern to a plurality of semiconductor circuit regions of a semiconductor wafer using an exposure apparatus that performs exposure while focusing on the portion of the semiconductor wafer; and A method of manufacturing a semiconductor device comprising sequentially transferring a second device pattern,
The center of the reticle is located inside the first device pattern region,
The distance of the second device pattern region from the center of the reticle is such that when the second device pattern is transferred to the semiconductor circuit region, the location on the semiconductor wafer corresponding to the center of the reticle is different. The method of manufacturing a semiconductor device, wherein the semiconductor device is set so as to be inside any one of the plurality of semiconductor circuit regions.
（付記６） 付記５記載の半導体装置の製造方法において、
前記レチクルには、第３のデバイスパターン領域に第３のデバイスパターンが更に形成されており、
前記第２のデバイスパターンを順次転写する工程の後に、前記半導体ウェハの前記複数の半導体回路領域に前記第３のデバイスパターンを順次転写する工程を更に有し、
前記レチクルの中央からの前記第３のデバイスパターン領域の距離は、前記第３のデバイスパターンを前記半導体回路領域に転写する際に、前記レチクルの中央に対応する前記半導体ウェハ上の箇所が、他の前記複数の半導体回路領域のいずれかの内側となるように設定されている
ことを特徴とする半導体装置の製造方法。
(Additional remark 6) In the manufacturing method of the semiconductor device of Additional remark 5,
The reticle is further formed with a third device pattern in a third device pattern region,
After the step of sequentially transferring the second device pattern, further comprising the step of sequentially transferring the third device pattern to the plurality of semiconductor circuit regions of the semiconductor wafer;
The distance of the third device pattern region from the center of the reticle is such that when the third device pattern is transferred to the semiconductor circuit region, the location on the semiconductor wafer corresponding to the center of the reticle The method of manufacturing a semiconductor device, wherein the semiconductor device is set so as to be inside any one of the plurality of semiconductor circuit regions.
８…レチクル
１０…透明基板
１２…デバイスパターン領域
１４…スクライブライン領域
１６…遮光領域
１８…半導体ウェハ
２０…投影レンズ
２２…半導体回路領域
２３…層間絶縁膜
２４…層間絶縁膜
２５…層間絶縁膜
２６…フォトレジスト膜
２８…スクライブライン領域
３０…ダイシングライン
３２…ブラインド
３４…開口部
１０８…レチクル
１１０…透明基板
１１２…デバイスパターン領域
１１４…スクライブライン領域
１１６…遮光領域
１１８…半導体ウェハ
１２０…投影レンズ
１２２…半導体回路領域
１２４…層間絶縁膜
１２５…層間絶縁膜
１２６…フォトレジスト膜
１２８…スクライブライン領域
DESCRIPTION OF
Claims (5)
前記デバイスパターン領域の数は、偶数であり、
前記複数のデバイスパターン領域のいずれかの内側に、前記レチクルの中央が位置しており、
前記複数のデバイスパターン領域の各々に形成された前記デバイスパターンは、互いに同一のデバイスパターンであり、
前記複数のデバイスパターンを前記半導体ウェハの前記複数の半導体回路領域に転写する工程では、前記複数のデバイスパターンを前記半導体ウェハの前記複数の半導体回路領域に一括して転写する
ことを特徴とする半導体装置の製造方法。 A plurality of device patterns formed on a semiconductor wafer using a reticle having a device pattern formed in each of a plurality of device pattern regions; and an exposure apparatus that performs exposure while focusing on a position on a semiconductor wafer corresponding to the center of the reticle. A method for manufacturing a semiconductor device comprising a step of transferring to a plurality of semiconductor circuit regions of a wafer,
The number of device pattern regions is an even number,
The center of the reticle is located inside any one of the plurality of device pattern regions ,
The device patterns formed in each of the plurality of device pattern regions are the same device pattern,
In the step of transferring the plurality of device patterns on the plurality of semiconductor circuit region of the semiconductor wafer, characterized in that you collectively transferred to said plurality of device patterns on the plurality of semiconductor circuit region of the semiconductor wafer A method for manufacturing a semiconductor device.
前記複数の第１のデバイスパターン領域のいずれかの内側に、前記レチクルの中央が位置しており、
前記レチクルの中央からの前記第２のデバイスパターン領域の距離は、前記第２のデバイスパターンを前記第２の半導体回路領域に転写する際に、前記レチクルの中央に対応する前記半導体ウェハ上の箇所が、前記複数の第１の半導体回路領域のいずれかの内側となるように設定されており、
前記複数の第１のデバイスパターン領域の各々に形成された前記第１のデバイスパターンは、互いに同一のデバイスパターンであり、
前記半導体ウェハの前記複数の第１の半導体回路領域の各々に前記第１のデバイスパターンを転写する工程では、前記半導体ウェハの前記複数の第１の半導体回路領域に複数の前記第１のデバイスパターンを一括して転写する
ことを特徴とする半導体装置の製造方法。 A reticle in which a first device pattern is formed in each of a plurality of first device pattern regions, and a second device pattern different from the first device pattern is formed in a second device pattern region; A step of transferring the first device pattern to each of a plurality of first semiconductor circuit regions of the semiconductor wafer using an exposure apparatus that performs exposure while focusing on a location on the semiconductor wafer corresponding to the center; and A method of manufacturing a semiconductor device comprising: transferring the second device pattern to a second semiconductor circuit region of the semiconductor wafer,
The center of the reticle is located inside any one of the plurality of first device pattern regions,
The distance of the second device pattern region from the center of the reticle is a place on the semiconductor wafer corresponding to the center of the reticle when the second device pattern is transferred to the second semiconductor circuit region. Is set to be inside any one of the plurality of first semiconductor circuit regions ,
The first device pattern formed in each of the plurality of first device pattern regions is the same device pattern,
In the step of transferring the first device pattern to each of the plurality of first semiconductor circuit regions on the semiconductor wafer, a plurality of the first device patterns on the plurality of first semiconductor circuit regions on the semiconductor wafer. A method for manufacturing a semiconductor device, wherein the semiconductor device is collectively transferred .
前記レチクルには、第３のデバイスパターン領域に第３のデバイスパターンが更に形成されており、
前記半導体ウェハの第３の半導体回路領域に前記第３のデバイスパターンを転写する工程を更に有し、
前記レチクルの中央からの前記第３のデバイスパターン領域の距離は、前記第３のデバイスパターンを前記第３の半導体回路領域に転写する際に、前記レチクルの中央に対応する前記半導体ウェハ上の箇所が、前記複数の第１の半導体回路領域のいずれかの内側となるように設定されている
ことを特徴とする半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 2.
The reticle is further formed with a third device pattern in a third device pattern region,
Further comprising the step of transferring the third device pattern to a third semiconductor circuit region of the semiconductor wafer;
The distance of the third device pattern region from the center of the reticle is a place on the semiconductor wafer corresponding to the center of the reticle when the third device pattern is transferred to the third semiconductor circuit region. Is set so as to be inside any one of the plurality of first semiconductor circuit regions. A method of manufacturing a semiconductor device, wherein:
前記第１のデバイスパターン領域の内側に、前記レチクルの中央が位置しており、
前記レチクルの中央からの前記第２のデバイスパターン領域の距離は、前記第２のデバイスパターンを前記半導体回路領域に転写する際に、前記レチクルの中央に対応する前記半導体ウェハ上の箇所が、他の前記複数の半導体回路領域のいずれかの内側となるように設定されており、
前記第１のデバイスパターン領域のサイズと前記第２のデバイスパターン領域のサイズとが互いに等しい
ことを特徴とする半導体装置の製造方法。 A reticle in which a first device pattern is formed in a first device pattern region and a second device pattern is formed in a second device pattern region, and a focus on a position on the semiconductor wafer corresponding to the center of the reticle And sequentially transferring the first device pattern to a plurality of semiconductor circuit regions of a semiconductor wafer, and the second device to the plurality of semiconductor circuit regions of the semiconductor wafer. A method of manufacturing a semiconductor device including a step of sequentially transferring a pattern,
The center of the reticle is located inside the first device pattern region,
The distance of the second device pattern region from the center of the reticle is such that when the second device pattern is transferred to the semiconductor circuit region, the location on the semiconductor wafer corresponding to the center of the reticle is different. Is set to be inside any one of the plurality of semiconductor circuit regions ,
A method of manufacturing a semiconductor device, wherein a size of the first device pattern region and a size of the second device pattern region are equal to each other .
前記レチクルには、第３のデバイスパターン領域に第３のデバイスパターンが更に形成されており、
前記第２のデバイスパターンを順次転写する工程の後に、前記半導体ウェハの前記複数の半導体回路領域に前記第３のデバイスパターンを順次転写する工程を更に有し、
前記レチクルの中央からの前記第３のデバイスパターン領域の距離は、前記第３のデバイスパターンを前記半導体回路領域に転写する際に、前記レチクルの中央に対応する前記半導体ウェハ上の箇所が、他の前記複数の半導体回路領域のいずれかの内側となるように設定されており、
前記第３のデバイスパターン領域のサイズは、前記第１のデバイスパターン領域のサイズ及び前記第２のデバイスパターン領域のサイズと等しい
ことを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 4,
The reticle is further formed with a third device pattern in a third device pattern region,
After the step of sequentially transferring the second device pattern, further comprising the step of sequentially transferring the third device pattern to the plurality of semiconductor circuit regions of the semiconductor wafer;
The distance of the third device pattern region from the center of the reticle is such that when the third device pattern is transferred to the semiconductor circuit region, the location on the semiconductor wafer corresponding to the center of the reticle Is set to be inside any one of the plurality of semiconductor circuit regions ,
The size of the third device pattern region is equal to the size of the first device pattern region and the size of the second device pattern region .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004319074A JP4679115B2 (en) | 2004-11-02 | 2004-11-02 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004319074A JP4679115B2 (en) | 2004-11-02 | 2004-11-02 | Manufacturing method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006133278A JP2006133278A (en) | 2006-05-25 |
| JP4679115B2 true JP4679115B2 (en) | 2011-04-27 |
Family
ID=36726911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004319074A Expired - Fee Related JP4679115B2 (en) | 2004-11-02 | 2004-11-02 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4679115B2 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1079331A (en) * | 1996-09-03 | 1998-03-24 | Sony Corp | Exposing method and wafer applicable thereto |
| JP2004140223A (en) * | 2002-10-18 | 2004-05-13 | Victor Co Of Japan Ltd | Transcribing and exposing method in semiconductor process |
-
2004
- 2004-11-02 JP JP2004319074A patent/JP4679115B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1079331A (en) * | 1996-09-03 | 1998-03-24 | Sony Corp | Exposing method and wafer applicable thereto |
| JP2004140223A (en) * | 2002-10-18 | 2004-05-13 | Victor Co Of Japan Ltd | Transcribing and exposing method in semiconductor process |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006133278A (en) | 2006-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7288461B2 (en) | Method of forming interconnect having stacked alignment mark | |
| TW201229659A (en) | A method of patterning NAND strings using perpendicular SRAF | |
| CN1782868B (en) | Photo mask and method for manufacturing patterns using the same | |
| JP4794408B2 (en) | Photomask and semiconductor device manufacturing method | |
| JP2006267866A (en) | Manufacturing method of microlens array | |
| JP4679115B2 (en) | Manufacturing method of semiconductor device | |
| US7601485B2 (en) | Exposure method | |
| JP2006019577A (en) | Exposure mask and manufacture of semiconductor device | |
| KR101061357B1 (en) | Photo mask | |
| US7026106B2 (en) | Exposure method for the contact hole | |
| US6858355B2 (en) | Mask and method for defining a guard ring pattern | |
| CN101231459A (en) | Light mask pattern for photolithography technique monitoring mark and uses thereof | |
| CN114256209A (en) | Large-size chip design layout structure | |
| KR100801738B1 (en) | Photo mask and the method for fabricating the same | |
| US6784070B2 (en) | Intra-cell mask alignment for improved overlay | |
| KR100861196B1 (en) | Method for forming a pattern of semiconductor device | |
| KR101069435B1 (en) | Photomask for forming contact hole in semiconductor device | |
| US8691495B2 (en) | Photoresist pattern forming method, and microlens array forming method | |
| KR100641554B1 (en) | Method for fabricating aspheric micro lens of image sensor | |
| US7964325B2 (en) | Mask and method for forming a semiconductor device using the same | |
| KR100854859B1 (en) | Photo mask in semiconductor device and method of forming a photosensitive film pattern of using the same | |
| KR20060086611A (en) | Method for forming fine patterns of semiconductor device | |
| US8043770B2 (en) | Photomask and method of forming overlay vernier of semiconductor device using the same | |
| JP2001005164A (en) | Mask for exposure | |
| CN101644889B (en) | Photoetching scattering strip for improving focal depth and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070919 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100830 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101102 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110201 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110201 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |