JP4120631B2 - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP4120631B2 JP4120631B2 JP2004292056A JP2004292056A JP4120631B2 JP 4120631 B2 JP4120631 B2 JP 4120631B2 JP 2004292056 A JP2004292056 A JP 2004292056A JP 2004292056 A JP2004292056 A JP 2004292056A JP 4120631 B2 JP4120631 B2 JP 4120631B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- cell
- semiconductor integrated
- signal
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 24
- 230000015654 memory Effects 0.000 claims description 91
- 230000006870 function Effects 0.000 claims description 14
- 230000007246 mechanism Effects 0.000 claims description 14
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 238000012545 processing Methods 0.000 description 22
- 238000006073 displacement reaction Methods 0.000 description 18
- 238000000034 method Methods 0.000 description 17
- 238000012546 transfer Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 16
- 230000007704 transition Effects 0.000 description 15
- 238000004891 communication Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 201000008103 leukocyte adhesion deficiency 3 Diseases 0.000 description 5
- 239000000872 buffer Substances 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000007781 pre-processing Methods 0.000 description 3
- 101000835860 Homo sapiens SWI/SNF-related matrix-associated actin-dependent regulator of chromatin subfamily B member 1 Proteins 0.000 description 2
- 102100025746 SWI/SNF-related matrix-associated actin-dependent regulator of chromatin subfamily B member 1 Human genes 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 238000007735 ion beam assisted deposition Methods 0.000 description 2
- 101001093748 Homo sapiens Phosphatidylinositol N-acetylglucosaminyltransferase subunit P Proteins 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000011031 large-scale manufacturing process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000284 resting effect Effects 0.000 description 1
- 239000012536 storage buffer Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
- G06F9/3879—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor for non-native instruction execution, e.g. executing a command; for Java instruction set
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Logic Circuits (AREA)
- Microcomputers (AREA)
Description
1.ソフトウェア無線機の構成とDRチップの位置付け
図1において、テレマティクス端末104は、カーナビゲーションシステム107の、画像や音声などの情報処理をつかさどり、カーナビゲーションシステム107に情報データを通信するために、ソフトウェア無線機106を利用する。カーナビゲーションシステム107とソフトウェア無線機106間のインタフェース108は、USBなどの標準のデータ通信インタフェースを利用する。
2.DRチップの構成
以下では、図4を用いて、ディジタル信号処理を行うDRチップ203の構成と、ソフトウェアとハードウェアのインタフェースについて述べる。ここで、ソフトウェアは、DRチップ203上のCPU700で実行する。
2.1 DRチップの全体構成
図4に示すように、DRチップは、ADC/DAC206、カーナビゲーションシステム107、および、ROMであるFLASH205とのインタフェース回路と、受信・送信データの復調・変調動作を行うDRE708、および、全体処理の制御と受信・送信データ復調・変調の前処理を行う中央処理装置CPU700から構成する。
2.2 DREの構成
図4に示すDRE708の構成を図5に従って述べる。DRE708は、ALUAE(ALU Array Engine)1202と無線専用回路WCE1201と、内部バス1200と外部入出力スイッチEXIOS1203から構成される。
3ALUAEの構成と設定レジスタについて
3.1 概要
ここでは、ALUAE1202の構成と設定レジスタについての概要を述べる。
図6に構成を示す。ALUAE1202は、BSC1300を介して内部バス1200と接続される。BSC1300は内部バス1200からの入力を各部に振りわけることが主な機能である。AECTL1301はALUAE1202の制御の他、割り込みコントローラINTC706に割り込み要求を出す。
AECTL1301は、図7(a)(c)に示すように、ALUAE1202の全体の制御とコンフィグレーション切り替えに関する制御を行う。起動終了などのハードウェア一般の制御とステータス通知のほか、ALUA1305、LSA(LSAR1304とLSAL1306)、LMEM(1312、1313)、IOP(IOPA1307、1308)のコンフィグレーションをALUAE自身で自律的に切り替える制御、現在のコンフィグレーションの状態、切り替えに伴う割り込み通知、およびエラー通知の可否指定と制御も行う。AECTL1301への入力1330はコンフィグレーションの切り替えに用いる。これらのレジスタと動作の詳細は後述する。
CNFGC1309は、先に述べたコンフィグレーションレジスタを持つ対象に対して、コンフィグレーションデータの書き込みの制御を行う。制御内容は図7(a)に示すとおりである。レジスタの詳細は後述する。
3.2 AECTL、CNFGC制御・ステータスレジスタ
ここでは、AECTL1301とCNFGC1309の制御/ステータスレジスタについて述べる。
(1)AECTLの制御/ステータスレジスタ
AECTL1301には、図8に示す制御レジスタ1500と割り込み制御レジスタ1510が含まれる。制御レジスタ1500は一般の制御とステータス通知、割り込み制御レジスタ1510は割り込みに関する設定を行う。
(2)CNFGCの制御/ステータスレジスタ
CNFGCのレジスタを図9の1600に示す。
1600中のWREQは、コンフィグレーション対象のセルへの書き込み指示を行う場合に1にセットする。W0およびW1は、書き込み先のクラスタを示す。W1が1ならクラスタ1へ書き込み、W0が1ならクラスタ0へ書き込む。CSTは、書き込み先のコンフィグレーション番号を示す。AROWおよび、ACOLは、コンフィグレーションを変更するALUセルの選択信号であり、各クラスタ中の行と列を選択する。
(3)AECTLの制御/DR状態遷移レジスタ
図8に、状態遷移レジスタ1520を示す。AECTLは内部に複数の状態遷移レジスタ1520を持つ.
ASTは、ALUAE1202の状態が休止または動作中であることを、切り替え条件とすることを意味する。0が休止中、1が動作中を示す。最初の休止状態から、動作状態へ移るときなどに利用する。
CSTATには、現在実行中のコンフィグレーション番号を遷移の条件とする場合に,コンフィグレーション番号を指定する。CMSKは、現在のコンフィグレーション番号を遷移条件に入れるか否かを示す。1が遷移条件に入れない、0が入れる。NSTATには、遷移先のコンフィグレーション番号を指定する。EMSKは、遷移テーブルの容量削減のため、複数の状態遷移を一つの状態遷移レジスタ1520で扱うため、トリガー信号1320にマスクをかける。トリガー信号1320とEMSKの値の論理ORをとり,結果がすべて1であるときに遷移を実行する。例えば,CMSKを1にセットすることで,EMSKで設定したトリガーが発生した場合に,現在のコンフィグレーション番号によらず遷移が実行される。
3.3 ALUセルの構成とコンフィグレーションレジスタ
ここでは、ALUA1305を構成するALUセルの構成と、その利用方法を明らかにするためコンフィグレーションレジスタについて述べる。本節では、(1)でALUA1305での処理をどう実現するかの概略を述べ、次に(2)でALUセルの構成を述べる。最後に(3)でALUセルのコンフィグレーションレジスタについて述べる。
(1)ALUA1305の利用イメージ
図10は、ALUセル1700を4行4列のアレイ状に並べ、これに対して信号処理などでよく用いられるフィルタリング処理を実行するためのコンフィグレーション情報を示した図である。図10を用いて4行4列のセル・アレイの動作を説明する。図10のALUセル1700内に書かれたブロック内の記号(×C0、×C1、×C2、×C3、+)は、セルの演算器ALUが実行する機能を表し、直線及び矢印はデータの流れを表す。また、セル内の直線上に示されている黒丸1701はデータ転送のみを1サイクルで行うフリップフロップを表している。
f[t]=e[t]×C0+e[t−1]×C1+e[t−2]×C2+e[t−3]×C3
上記の式において、f[t]は時刻tにおけるフィルタの出力、e[t]は時刻tにおけるフィルタへの入力、C0からC3はフィルタ定数である。e[t]は、LSAL1306から入力し、f[t]はLSAR1304に出力する。
(2)ALUセルの構成
ここでは、ALUセル1700の構成を図11に従い、以下に述べる。
セレクタAi0-selとAi1-sel、セレクタR0-selとR1-selへの入力は、1810、1811、1812、1813入力端子と、フリップフロップCFF0とCFF1、RFF0、RFF1の出力から選択される。これら信号の選択はコンフィグレーションレジスタファイル1801の内、セレクタC−selで選ばれた信号1802の値により決まる。
ALUセルの出力はフリップフロップRFF0、RFF1、CFF0、CFF1の出力を各スイッチで選択し、1814、1815、1816、1817の出力端子より出力される。
端子や配線は、データ用16ビット、制御用1ビットをそれぞれ有し、制御ビットは加算におけるキャリー、または、LSセルとのインタフェースでのロードストアのイネーブルビットなどに用いる。さらに、データ信号、制御信号それぞれに、その信号が有効か否かをあらわす信号(Valid信号)が付属する。Valid信号はデータ信号、または、制御信号が有効な場合に1、無効な場合に0となる。信号が有効となるのはALUA外部から入力されたデータか、または、有効なデータに対して演算を行った結果のデータである。
信号1802は、現在の状態のコンフィグレーションレジスタ1900(図12)の値を示す。この信号1802は、コンフィグレーションレジスタファイル1801の中から、現在のコンフィグレーションを選択する信号1804に従い、セレクタC−selで選択された値である。
上記のコンフィグレーションレジスタファイル1801とC−selに関する機構は、他のコンフィグレーション対象ブロック、LSセルとIOCTLについても同様な仕組みとなっている。
(3)コンフィグレーションレジスタ
(2)で述べた動作を実現するためのALUセルのコンフィグレーションレジスタ1900について以下で説明する。
3.4 データのロードストア機構
ここでは、ALUアレイ1305から見たデータのロードストア機構について述べる。
ロードストアは、2種類に大別される。一方は、1312および1313に付随のローカルメモリへのアクセス、もう一方は、ALUAE1202の外部のハードウェアモジュールやDRチップ外部IOとのアクセスである。これらのいずれのアクセスも、LSセルというロードストア専用セルを通して行う。
(1)LSセルとALUセルのインタフェース
図13は、LSA内のロードストアセルLSセル2000と、ALUセル1700とのインタフェースを示す。
ALUセル1700の出力データ端子1816の上位半分でアドレスとR/Wビットを、下位半分でALUセル外部へ出力するデータを送る。また、端子1812でLSセルから入力するデータを受け取る。LSセル2000は、ALUセル1700の端子それぞれについて、端子2002、2003、2004、2005と接続する。なお、LSセルの数は、アレイ状に配置されたALUセルのLSARに沿って配置された1列分の数と同じ数(例えば、ALUセルが16×16で配置された場合は、16個)設けると都合がよい。なぜならば、演算結果を出力又は演算データが入力されるALUセルと、演算結果を格納すべきアドレスの発生又はALUセルに入力させるべきデータが格納されているアドレスを発生するロードストアセルが1対1で対応するため、並列してALUセルへのデータの入出力が出来るためである。
(2)LSA、LMEM、IOPAの構成概要
図14は、LSA(1306、1304)、LMEM(1312、1313)、IOPA(1308、1307)の構成の概要を示した図である。LSA、LMEM、IOPAはALUAの左右で対象であるため、以下ではまとめて、LSA2300、LMEM2200、IOPA2100として説明する。
LMEM2200は、LSA2300とIOPA2100の両方からのアクセスが可能である。また、LMEM2200は、LSセル2000から通常のメモリとして利用されると共に、LSセル2000が外部とアクセスするための中間バッファの役目も果たす。
(3)LMEMへのアクセス機構
ここでは、LSセル2000からLMEM2200へのアクセスについて述べる。
LMEM2200は、LSセル2000に対応した複数のメモリセル2102から構成する。メモリセル2102は、LSセル2000、または、IOP2106よりアクセスできるメモリMEM2103と、MEM2103へのアクセスをコントロールするMctl2104で構成される。この構成により、LSセルからメモリセルへのアクセスが行ごと並列に実行可能である。
(4)ALUアレイ外アクセス機構
ここでは、IOPA2100を通したALUAE外部へのアクセス機構について述べる。まず、IOPA2100からLMEM2200へのアクセスを述べ、次に、IOポートアレイ2100と外部とのアクセスを述べる。
(a)LMEMへの外部からのアクセス
IOPA2100は、メモリセル2102の2個セット2110に対して、IOP2106を通してアクセスする。IOP2106は、入力ポート2113と出力ポート2112を1セットとしてもち、さらにBSC1300と配線2109を介して接続される。
IOP2106は、2つのメモリセル2102を中間バッファとして、LSセルと接続する。2つのメモリセル2102のいずれかに、入力ポート2113と出力ポート2112を接続する。また、IOP2106は入出力ポートのほかにCPUバス2109との接続も選択可能である。
LSSEL2303は、入力ポート2113と出力ポート2112が、2つのメモリセル2104のセット2110の内、いずれとアクセスするかを選択する。この指定により、LSセル2000のセット2111のいずれとアクセスするかも決まる。なぜなら、LSセル2000とメモリセル2102は一対一で接続されているためである。
IOP2106は、外部からのアクセスでは、アドレス自動発生でメモリセルのセット2110とアクセスを行う。このとき、LSセルコンフィグレーションのLI/D2204、LBAS2205、LADD2207に相当して、II/D2304、IBAD2305、IADD2306を指定する。意味は、LSセルと同様であるため、説明は割愛する。LSセルと異なる点は、メモリの最大アドレスに達するまでアクセスを繰り返す点である。
(b)外部アクセス
上記で述べたIOP2106を用いて外部とアクセスする機構を、図17と図18に従い、以下で述べる。
図17に示すように、IOPA2100は、ALUアレイ外部モジュールであるWCE1201や、LSI外部IOを介してAD/DA206とのデータアクセスを行う。ここで、IOPA2100は、IOP2106を、1クラスタ分、集めたブロックである。
IOPA2100は、最上位のクラスタと最下位のクラスタの各々に対して、左右一対ある。信号線群1321は、図14のIOポートセル2106の入出力信号線2112と2113を、左の最上位クラスタと最下位クラスタ分を束ねたものを表す。同様に、信号線群1322は、左の最上位クラスタと最下位クラスタ分、入出力信号線を束ねたものを表す。
これらの信号線群1321と1322は、EXIOS1203の中のスイッチ2403で、アクセス先の信号線1206と207に選択的に接続される。
2500は、最下位クラスタのIOP2106からの入出力の接続先を指定し、2510は、最上位クラスタの入出力の接続先を指定する。2500で、LRP3selは、最下位クラスタの右のポート3の接続先を選択する。ここで、ポート3とは、クラスタ内の最上方のIOポートセル2106を指し、下方に向かって、ポート2、ポート1、ポート0と続く。同様にして、LLP3selは、最下位クラスタの左のポート3の接続先選択を指定する。2510も、2500と同様に、URP3selは、最上位クラスタの右のポート3の接続先選択を、ULP3selは、最上位クラスタの左のポート3の接続先選択を指定する。他のポートについても同様である。
EXIOS1203のコンフィグレーションレジスタ2500と2510の各々のIOPに対応するビットは、LSI外部端子選択用、外部モジュール端子選択用がある。LSI外部端子選択用のビットは、LSI外部端子1、または、LSI外部端子2を選択する。外部モジュール端子選択用のビットは、ALUAE外部モジュール端子1、ALUAE外部モジュール端子2、ALUAE外部モジュール端子3、ALUAE外部モジュール端子4を選択する。
4 データのロードストア制御の設定例
データのロードストアは、図14に示すローカルメモリMEM2103へのアクセスの他、図17に示すALUAE1202の外部のハードウェアモジュールや、DRチップ外部IOとのアクセスを、図14に示すLSセル2000を通して実現できる。本実施例では、図17に示すように、外部のハードウェアモジュールとしてWCE1201を、DRチップ外部IOとしてADC/DAC206を、好適な例として取り上げる。また、MEM2103はALUAE1202内外からの並列アクセスが可能なように2ポート以上のマルチポートメモリで構成することが望ましい。以下では、MEM2103、WCE1201、およびADC/DAC206へアクセスするためのコンフィギュレーションレジスタ2200(図15)、2300(図16)、2500と2510(図18)の設定とその設定時の動作について説明する。
4.1 MEM2103に対するアクセス
始めに、MEM2103に対するアクセス方法を述べる。MEM2103へのアクセスはアドレス生成方法からLSセル内部アドレス生成モードとALUAアドレス供給モードに大別される。それぞれを(1)(2)にて述べる。
(1)LSセル内部アドレス生成モード
本モードはLSセル2000で生成したアドレスでメモリアクセスを行う。これは、図19のLDINC(DEC)/STINC(DEC)命令に対応する。以下、コンフィギュレーションレジタ2200、2300、2500、2510の設定やその動作例として同図のLDINC命令を用いて説明を行う。
LSセルコンフィギュレーションレジスタ2200の命令フィールドにLDINC命令の設定(LS/PP=0、RW=0、LI/D=0)を行い、ベースアドレスフィールドとディスプレースメントフィールドに使用するメモリ空間の開始アドレスとディスプレースメントの範囲を指定する(LBAS=0x0000、LADD=0x0100)。また、WCE1201やADC/DAC206へのアクセスを行わないよう、IOポートコンフィギュレーションレジスタ2300の入出力マスクで、EXIOS1203との入出力データを0マスクする設定(IEN=0、OEN=0)も行う。
上記の各レジスタの設定は、ある状態のコンフィギュレーションレジスタの値として、図6のCNFGC1309から、あらかじめ書き込んでおく。ここでは、LSセルコンフィギュレーションレジスタ2200の書き込み、選択について述べる。LSセルの場合、図20に示す配線4110を通してLSセルコンフィギュレーションレジスタ2200へコンフィギュレーションデータが書き込まれる。LSセルコンフィギュレーションレジスタ2200は複数存在するが、制御信号4111により、セレクタ4100で実行されるコンフィギュレーションが選択される。制御信号4111は、コンフィギュレーションの状態を示すAECTL制御レジスタ1500内のC1ST(クラスタ1)とC0ST(クラスタ0)1504の設定に基づき、LSセルが属するクラスタ番号に該当する状態を示している。
本モードではアドレス生成にALUA1305を使用する必要がないため、ALUA1305を演算処理に有効活用できる。
(2)ALUAアドレス供給モード
本モードはALUセル2001から入力されたアドレスによってメモリアクセスを行う。これは、図19のLD/ST命令に対応する。以下、コンフィギュレーションレジスタ2200、2300、2500、2510の設定やその動作例として同図のST命令を用いて説明を行う。
本モードでのST命令の動作を以下で述べる。ST命令におけるアドレス生成はセレクタ4105の動作を除き(1)と同様であるため、下記には差異のみ記す。ALUセル2001から供給されたアドレス4118が信号4123へ出力されるように、セレクタ4105、4106で信号が選択される。選択信号4120(2200内のLS/PPの信号)が1であるため、セレクタ4105においてALUセル2001から供給されたアドレス4121が選択される。
4.2 WCEに対するアクセス
次に、WCE1201に対するアクセス方法を述べる。WCE1201はLD/ST命令でアクセス可能である。以下、コンフィギュレーションレジスタ2200、2300、2500、2510の設定やその動作例としてST命令を用いて、図21と図22に従い説明する。図21は、コンフィギュレーションレジスタの設定を示し、図22は、WCE1201へのアクセスに関連するモジュールを集めて示す。図22では、LSセル2000、図14に示したメモリセルのセット2110とIOP2106、および図17に示したEXIOS1203を示す。前述のように、上記の各レジスタの設定は、ある状態のコンフィギュレーションレジスタの値として、図6のCNFGC1309から、あらかじめ書き込んでおく。
4.3ADC/DACに対するアクセス
最後にADC/DAC206に対するアクセスを述べる。ADC/DAC206に対するアクセスは、206へのデータ出力と206からのデータ入力で別の命令を用いる。データ出力、データ入力それぞれについて、以下、コンフィギュレーションレジスタ2200、2300、2500、2510の設定やその動作を、図23から図26に従い説明する。
(1)ADC/DACへのデータ出力
データ出力は、図23に示すST命令とSTINC(DEC)命令によって行われる。LSセルコンフィギュレーションレジスタ2200の設定は、それぞれ、ALUAアドレス供給モードとLSセルアドレス生成モードと同様である。IOポートコンフィギュレーションレジスタ2300の設定(LSSEL=0、OEN=1)はWCE1201へアクセスする場合と同様である。図24における動作も、LSセル2000から信号2113へデータ出力されるまでは、図22で述べた動作と同一である。
(2)ADC/DACからのデータ入力
データ入力は、(a)ADC/DAC206から入力されたデータをMEM2103へ書き込む、(b)図23に示すPOP命令によってMEM2103からLSセル2000へデータを読み出す、という2段階の動作によって実現する。以下で、(a)(b)それぞれの動作について説明を行う。
(a)ADC/DAC206からMEM2103への書き込み
図23のPOP命令に示すようにIOポートコンフィギュレーションレジスタ2300とEXIOSコンフィギュレーションレジスタ2500、2510の設定を行う。ULP0selを1とすることで、図25に示すセレクタ4307によって配線207が選択され、配線2112へデータが出力される。IENはALUAE外部から内部へのデータ入力許可/禁止を示しており、信号4610としてAND4600の片方の入力となる。そのため、図21のようにIENを1と設定することでAND4600においてALUAE外部からの入力2112が0マスクされずに信号4611へデータが出力される。信号4611と信号2109はセレクタ4601へ入力される。セレクタ4601では信号4611が優先して選択され、信号4612へ出力される。セレクタ4306では前述のようにLSSELの設定により上側のメモリセル4302と下側のメモリセル4303への接続が決定される。本実施例の場合(LSSEL=0)、信号4612と信号4613が接続され、上側のメモリセル4302へデータが転送される。以上により、太線で示すようにADC/DAC206から上側のメモリセル4302へデータを転送することができる。以下にメモリセル4302内のMEM2103へデータを格納する際の詳細について述べる。
MEM2103のアドレスを決めるMctl2104の内部論理の一例を図26に示し、以下で述べる。
次に、メモリアクセス制御信号について述べる。リード/ライトリクエスト信号4728とリード/ライトイネーブル信号4729はデータイネーブル信号4725そのものであるため、データ4726が有効な場合、MEM2103に対しライトアクセスを行う。
(b)MEM2103からLSセル2000への読み出し
この動作を行うには、図23のPOP命令の項目に示すように、LSセルコンフィギュレーションレジスタ2200のFIFOを1に設定する。
この設定により、図20のPOPリクエスト信号4733が有効なものとしてMctl2104へ転送される。POPリクエスト信号4733FIFOの信号である。また、同図のセレクタ4106は、Mctl2104で生成されたPOP用アドレス4730を選択し信号4123に出力する。POP用アドレス信号4730の生成について以下に述べる。ディスプレースメント信号4731は、加算器4705とレジスタ4706で1ずつ累積加算することで得られる。レジスタ4706はリード/ライトイネーブル信号4732によって制御される。リード/ライトイネーブル信号4732については後述する。リード/ライトイネーブル信号4732が1のとき、レジスタ4706の値が更新され、0のときは現在の値を保持する。また、ディスプレースメント信号4731は比較器4708でレジディスプレースメント信号4724と比較され、その値を越さないようにレジスタ4708の値の更新/保持が行われる。これにより、リードアドレスがライトアドレスを追い越すことがなく、IBAS、IADDで定めた範囲(0x0200〜0x0250)を利用できる。
以上、実施例に基づいて説明してきたが、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。
Claims (9)
- アレイ状に配置されたALUセルおよびALUセル間のデータ転送機能を持つ演算部と、
前記演算部の周囲あるいは内部に配置された内蔵メモリと、
前記内蔵メモリへオペランドアクセスのためのアドレス演算を実行する専用セル群を備え、
前記演算部と前記専用セル群はその構成情報を動的に指定するための記憶領域を持つことを特徴とする半導体集積回路。 - 請求項1に記載の半導体集積回路において、
前記専用セル群は、前記内蔵メモリに最も近い位置に存在する前記演算部の複数のALUセルに対応して複数存在し、前記内蔵メモリに対しオペランドアクセスを実行することを特徴とする半導体集積回路。 - 請求項1に記載の半導体集積回路において、
前記内蔵メモリは、前記演算部の複数のALUセルに対して複数存在し、前記半導体集積回路外部からのメモリアクセスに対し1個の連続したアドレス空間を有し、前記演算部からのメモリアクセスに対しそれぞれ個別のアドレス空間を持つことを特徴とする
半導体集積回路。 - 請求項3に記載の半導体集積回路において、
前記専用セル群は、前記複数の内蔵メモリに対応して複数存在し、各内蔵メモリに一意に対応してオペランドアクセスを実行することを特徴とする半導体集積回路。 - 請求項1に記載の半導体集積回路において、
前記専用セル群は、 前記内蔵メモリと、
前記半導体集積回路に専用IOインタフェースで接続された周辺回路と、
前記半導体集積回路に専用IOインタフェースで接続されたLSI外部デバイスとの共通化されたデータアクセス機構を備え、
前記専用IOインタフェースは、その接続先を動的に指定するための記憶領域を持つことを特徴とする半導体集積回路。 - アレイ状に配置されたALUセルを持つ演算部と、
前記演算部で処理されたデータを格納する内蔵メモリと、
前記内蔵メモリへアクセスのためのアドレス演算を実行する専用セル群を備え、
前記演算部は、四辺形を形成する第1領域に設けられ、
前記専用セル群は、前記四辺形の第1の辺及び前記第1の辺に対向する第2の辺に沿って配置され、
前記ALUセルは、自身の演算機能の決定及び接続先を指定するための記憶領域を有することを特徴とする半導体集積回路。 - 請求項6に記載される半導体集積回路において、
前記半導体集積回路は、前記演算部、前記内蔵メモリ及び前記専用セル群を含む回路モジュールと、前記回路モジュールに接続されるバスと、前記バスに接続されるCPUとを更に具備し、
前記内蔵メモリは、前記専用セル群及び前記CPUによりアクセスされることを特徴とする半導体集積回路。 - 請求項6に記載される半導体集積回路において、
前記専用セル群は、前記第1の辺に沿って配置されたALUセルの数と同じ数の専用セルを有することを特徴とする半導体集積回路。 - 請求項6に記載される半導体集積回路において、
前記専用セル群は、前記ALUセルと前記内蔵メモリの間に接続されることを特徴とする半導体集積回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004292056A JP4120631B2 (ja) | 2004-10-05 | 2004-10-05 | 半導体集積回路 |
US11/240,549 US20060101232A1 (en) | 2004-10-05 | 2005-10-03 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004292056A JP4120631B2 (ja) | 2004-10-05 | 2004-10-05 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006109025A JP2006109025A (ja) | 2006-04-20 |
JP4120631B2 true JP4120631B2 (ja) | 2008-07-16 |
Family
ID=36317704
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004292056A Expired - Fee Related JP4120631B2 (ja) | 2004-10-05 | 2004-10-05 | 半導体集積回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20060101232A1 (ja) |
JP (1) | JP4120631B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7765250B2 (en) * | 2004-11-15 | 2010-07-27 | Renesas Technology Corp. | Data processor with internal memory structure for processing stream data |
JP4444860B2 (ja) * | 2005-03-10 | 2010-03-31 | 富士通株式会社 | リコンフィギュラブル回路およびそのコンフィギュレーション方法 |
JP2008042546A (ja) * | 2006-08-07 | 2008-02-21 | Nec Computertechno Ltd | 論理動作回路、論理切換方法及び電子機器 |
JP5336205B2 (ja) * | 2009-01-14 | 2013-11-06 | ローム株式会社 | プログラマブルロジックデバイスを用いた信号処理回路 |
WO2016100142A2 (en) * | 2014-12-15 | 2016-06-23 | Hyperion Core Inc. | Advanced processor architecture |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3300699C2 (de) * | 1983-01-11 | 1985-12-19 | Nixdorf Computer Ag, 4790 Paderborn | Schaltungsanordnung zum Adressieren der jeweils ein Adreßvolumen aufweisenden Speicher mehrerer datenverarbeitender Einrichtungen in einem Mehrprozessorsystem mit Systembus |
JP2628079B2 (ja) * | 1988-11-25 | 1997-07-09 | 三菱電機株式会社 | マルチプロセサシステムにおけるダイレクト・メモリ・アクセス制御装置 |
DE19651075A1 (de) * | 1996-12-09 | 1998-06-10 | Pact Inf Tech Gmbh | Einheit zur Verarbeitung von numerischen und logischen Operationen, zum Einsatz in Prozessoren (CPU's), Mehrrechnersystemen, Datenflußprozessoren (DFP's), digitalen Signal Prozessoren (DSP's) oder dergleichen |
DE19654595A1 (de) * | 1996-12-20 | 1998-07-02 | Pact Inf Tech Gmbh | I0- und Speicherbussystem für DFPs sowie Bausteinen mit zwei- oder mehrdimensionaler programmierbaren Zellstrukturen |
US6542998B1 (en) * | 1997-02-08 | 2003-04-01 | Pact Gmbh | Method of self-synchronization of configurable elements of a programmable module |
US6469540B2 (en) * | 2000-06-15 | 2002-10-22 | Nec Corporation | Reconfigurable device having programmable interconnect network suitable for implementing data paths |
US6782463B2 (en) * | 2001-09-14 | 2004-08-24 | Intel Corporation | Shared memory array |
JP2004334429A (ja) * | 2003-05-06 | 2004-11-25 | Hitachi Ltd | 論理回路及びその論理回路上で実行するプログラム |
-
2004
- 2004-10-05 JP JP2004292056A patent/JP4120631B2/ja not_active Expired - Fee Related
-
2005
- 2005-10-03 US US11/240,549 patent/US20060101232A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20060101232A1 (en) | 2006-05-11 |
JP2006109025A (ja) | 2006-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6745317B1 (en) | Three level direct communication connections between neighboring multiple context processing elements | |
US8904148B2 (en) | Processor architecture with switch matrices for transferring data along buses | |
US8386752B2 (en) | Processor architecture | |
EP2116938B1 (en) | Operation apparatus and control method | |
US7568084B2 (en) | Semiconductor integrated circuit including multiple basic cells formed in arrays | |
US9240220B2 (en) | Stacked-die multi-processor | |
US10963411B1 (en) | Integrating rows of input/output blocks with memory controllers in a columnar programmable fabric archeture | |
US20060123152A1 (en) | Inter-processor communication system for communication between processors | |
US20060101232A1 (en) | Semiconductor integrated circuit | |
US20240176758A1 (en) | Multi-use chip-to-chip interface | |
US8165620B2 (en) | Radio communication apparatus with a bus dedicated to data transmission | |
JP5533330B2 (ja) | データ処理装置 | |
JP2013122764A (ja) | 再構成可能プロセッサ及び再構成可能プロセッサのミニコア | |
US8890215B2 (en) | Reconfigurable elements | |
US7570611B2 (en) | Parallel processing data transfer arrangements | |
JP4353052B2 (ja) | 半導体集積回路 | |
WO2010034167A1 (zh) | 一种集成电路的处理器结构 | |
US20090019268A1 (en) | Processor | |
JP2007004424A (ja) | バスシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060425 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080401 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080414 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120509 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |