JP4118591B2 - Method for manufacturing display device - Google Patents

Method for manufacturing display device Download PDF

Info

Publication number
JP4118591B2
JP4118591B2 JP2002117559A JP2002117559A JP4118591B2 JP 4118591 B2 JP4118591 B2 JP 4118591B2 JP 2002117559 A JP2002117559 A JP 2002117559A JP 2002117559 A JP2002117559 A JP 2002117559A JP 4118591 B2 JP4118591 B2 JP 4118591B2
Authority
JP
Japan
Prior art keywords
region
crystal
regarded
silicon film
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002117559A
Other languages
Japanese (ja)
Other versions
JP2003037062A (en
Inventor
舜平 山崎
昭治 宮永
聡 寺本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2002117559A priority Critical patent/JP4118591B2/en
Publication of JP2003037062A publication Critical patent/JP2003037062A/en
Application granted granted Critical
Publication of JP4118591B2 publication Critical patent/JP4118591B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本明細書で開示する発明は、ガラス等の絶縁表面を有する基板上に単結晶と見なせる領域または実質的に単結晶と見なせる領域を有する結晶性珪素膜を形成する技術に関する。また、この結晶性珪素膜を用いて、薄膜トランジスタに代表される薄膜半導体デバイスを形成する技術に関する。
【0002】
【従来の技術】
近年、ガラス基板や絶縁表面を有する基板上に形成された薄膜珪素半導体膜(厚さ数百〜数千Å程度)を用いて薄膜トランジスタを構成する技術が注目されている。薄膜トランジスタの応用が一番期待されているのは、アクティブマトリクス型の液晶表示装置である。
アクティブマトリクス型の液晶表示装置は、一対のガラス基板間に液晶を挟んで保持した構成を有している。また、数百×数百のマトリクス状に配置された画素電極のそれぞれに薄膜トランジスタを配置した構成を有している。このような構成においては、ガラス基板上に薄膜トランジスタを形成する技術が必要とされる。
【0003】
ガラス基板上に薄膜トランジスタを形成するには、ガラス基板上に薄膜トランジスタを構成するための薄膜半導体を形成する必要がある。ガラス基板上に形成される薄膜半導体としては、プラズマCVD法や減圧熱CVD法で形成される非晶質珪素膜(アモルファスシリコン膜)が一般に利用されている。
【0004】
現状においては、非晶質珪素膜を用いた薄膜トランジスタが実用化されているが、より高画質の表示を得るためには、結晶性を有した珪素半導体薄膜(結晶性珪素膜という)を利用した薄膜トランジスタが必要される。
【0005】
ガラス基板に結晶性珪素膜を成膜する方法としては、本出願人による特開平6−232059号公報、特開平6−244103号公報に記載された技術が公知である。この公報に記載されている技術は、珪素の結晶化を助長する金属元素を利用することにより、ガラス基板の耐える加熱条件である550℃、4時間程度の加熱処理によって、結晶性珪素膜をガラス基板上に形成するものである。
【0006】
しかし、上記技術を用いた方法によって得られる結晶性珪素膜は、各種演算回路やメモリー回路等を構成するための薄膜トタンジスタに利用することはできない。これは、その結晶性が不足しており、必要とする特性が得られないからである。
【0007】
アクティブマトリクス型の液晶表示装置やパッシブ型の液晶表示装置の周辺回路には、画素領域に配置された薄膜トランジスタを駆動するための駆動回路や映像信号を取り扱ったり制御する回路、各種情報を記憶する記憶回路等が必要とされる。
【0008】
これらの回路の中で、映像信号を取り扱ったり制御する回路や各種情報を記憶する記憶回路には、公知の単結晶ウエハーを用いた集積回路に匹敵する性能が求められる。従って、ガラス基板上に形成される薄膜半導体を用いてこれら回路を集積化しようとする場合、単結晶に匹敵する結晶性を有した結晶性珪素膜をガラス基板上に形成する必要がある。
【0009】
結晶性珪素膜の結晶性を高める方法としては、得られた結晶性珪素膜に対して、再度の加熱処理を施したり、レーザー光の照射を行ったりすることが考えられる。しかし、加熱処理やレーザー光の照射を繰り返しても、劇的な結晶性の向上は困難であることが判明している。
【0010】
またSOI技術を利用することにより、単結晶珪素薄膜を得る技術も研究されているが、単結晶珪素基板を液晶表示装置に利用することはできないので、直接液晶表示装置に当該技術を利用することはできない。特に、単結晶ウエハーを用いた場合、基板面積が限定されるので、今後需要が増大されると見込まれる大面積を有する液晶表示装置には、SOI技術を利用することは困難である。
【0011】
【発明が解決しようとする課題】
本明細書で開示する発明は、絶縁表面を有する基板、特にガラス基板上に単結晶または単結晶と見なせる領域を形成し、この領域を用いて薄膜トランジスタに代表される薄膜半導体デバイスを形成することを課題とする。
【0012】
【課題を解決するための手段】
本明細書で開示する発明の一つは、
絶縁表面を有する基板上に第1の半導体膜を形成する工程と、 エネルギーを与えることにより前記第1の半導体膜を結晶化させる工程と、
前記第1の半導体膜に対してパターニングを施すことにより、種結晶となる領域を形成する工程と、
エッチングを施すことにより前記種結晶において所定の結晶面を選択的に残存させる工程と、
前記種結晶を覆って第2の半導体膜を形成する工程と、
エネルギーを与えることにより前記第2の半導体膜において前記種結晶からの結晶成長を行わす工程と、
を有することを特徴とする。
【0013】
上記構成において、第1および第2の半導体膜としては、代表的には珪素膜が利用される。また一般的には、珪素膜はCVD法で成膜される非晶質珪素膜が利用される。
【0014】
所定の結晶面を選択的に残存させるのは、より単結晶に近い結晶になるように結晶成長を行わすためである。所定の結晶面を残存させるのは、所定の結晶面に対して選択性を有するエッチング手段を利用すればよい。例えば、H2 Oを63.3wt%、KOHを23.4wt%、イソプロパノールを13.3wt%の重量混合比で混合させたエッチャントを用いることによって、(100)面を選択的に残存させることができ、結果として(100)面で覆われた種結晶を選択的に残存させることができる。
【0015】
また、ヒドラジン(N2 4 )を用いた気相中でのエッチングを行うことで、(111)面を選択的に残存させることができる。具体的には、エッチングガスとして、ClF3 とN2 4 とを用いたドライエッチングによって、(111)面を残存させることができる。
【0016】
また上記構成におけるエネルギーの与えかたとしては、加熱、レーザー光の照射、強光の照射から選ばれ1種または複数種類の方法を同時にまたは段階的に利用することができる。例えば、加熱しながらのレーザー光の照射や、加熱の後にレーザー光を照射することや、加熱とレーザー光の照射を交互に行うことや、レーザー光の照射の後に加熱を行うことができる。またレーザー光の代わりに強光を利用するのでもよい。
【0017】
半導体膜として珪素膜を利用し、エネルギーを与えることによって、当該珪素膜を結晶化させる場合に、珪素の結晶化を助長する金属元素を利用することが有用である。例えば、プラズマCVD法や減圧熱CVD法で成膜した非晶質珪素膜を加熱によって結晶化させようとする場合、600℃以上の温度で10時間以上の加熱処理が必要とされるが、珪素の結晶化を助長する金属元素を利用した場合、550℃、4時間の加熱処理でそれと同等以上の結果を得ることができる。
【0018】
珪素の結晶化を助長する金属元素としては、ニッケルが最もその効果が高く、有用である。また、Fe、Co、Ru、Rh、Pd、Os、Ir、Pt、Cu、Auから選ばれた一種または複数種類の元素が利用することもできる。特に、Fe、Pd、Pt、Cu、AuはNiに次ぐ効果を得ることができる。
【0019】
種結晶からの結晶成長を行わすことで、所定の領域に単結晶と見なせる領域または実質的に単結晶と見なせる領域を形成することができる。この単結晶と見なせる領域または実質的に単結晶と見なせる領域は、下記の条件を満たしている領域として定義される。
・結晶粒界が実質的に存在していない。
・点欠陥を中和するための水素またはハロゲン元素を0.001 〜1原子%の濃度で含んでいる。
・炭素および窒素の原子を1×1016〜5×1018原子cm-3の濃度で含んでおり、
・酸素の原子を1×1017〜5×1019原子cm-3の濃度で含んでいる。
【0020】
他の発明の構成は、
絶縁表面を有する基板上に第1の珪素膜を形成する工程と、
前記第1の珪素膜上に珪素の結晶化を助長する金属元素を接して保持させる工程と、
エネルギーを与えることにより前記第1の珪素膜を結晶化させる工程と、
前記第1の珪素膜に対してパターニングを施すことにより、種結晶となる領域を形成する工程と、
エッチングを施すことにより前記種結晶において所定の結晶方位を選択的に残存させる工程と、
前記種結晶を覆って第2の珪素膜を形成する工程と、
前記第1の珪素膜上に珪素の結晶化を助長する金属元素を接して保持させる工程と、
エネルギーを与えることにより前記第2の珪素膜において前記種結晶からの結晶成長を行わす工程と、
を有することを特徴とする。
【0021】
他の発明の構成は、
絶縁表面を有する基板上に第1の珪素膜を形成する工程と、
エネルギーを与えることにより前記第1の珪素膜を結晶化させる工程と、
前記第1の珪素膜に対してパターニングを施すことにより、種結晶となる領域を形成する工程と、
エッチングを施すことにより前記種結晶において所定の結晶方位を選択的に残存させる工程と、
前記種結晶を覆って第2の珪素膜を形成する工程と、
エネルギーを与えることにより前記第1の珪素膜において前記種結晶からの結晶成長を行わす工程と、
少なくとも前記種結晶が形成されている領域を除去することを含むパターニングを行い半導体装置の活性層を形成する工程と、
を有することを特徴とする。
【0022】
上記構成においては、得られた活性層の領域が、単結晶と見なせる領域または実質的に単結晶と見なせる領域となっていることが特徴である。この領域は、結晶粒界が実質的に存在しておらず、かつ点欠陥を中和するための水素またはハロゲン元素を0.001 〜1原子%の濃度で含んでおり、かつ炭素および窒素の原子を1×1016〜5×1018原子cm-3の濃度で含んでおり、かつ酸素の原子を1×1017〜5×1019原子cm-3の濃度で含んでいる領域として定義される。
【0023】
他の発明の構成は、
絶縁表面を有する基板上に第1の珪素膜を形成する工程と、
エネルギーを与えることにより前記第1の珪素膜を結晶化させる工程と、
前記第1の珪素膜に対してパターニングを施すことにより、種結晶となる領域を形成する工程と、
エッチングを施すことにより前記種結晶において所定の結晶方位を選択的に残存させる工程と、
前記種結晶を覆って第2の珪素膜を形成する工程と、
パターニングを行い第2の珪素膜を矩形状に形成する工程と、
エネルギーを与えることにより前記第2の珪素膜において前記種結晶からの結晶成長を行わす工程と、
少なくとも前記種結晶が形成されている領域を除去することを含むパターニングを前記第2の珪素膜に対して行い半導体装置の活性層を形成する工程と、
を有し、
前記矩形状に形成された第2の珪素膜の角の部分に前記種結晶を位置させることを特徴とする。
【0024】
上記構成を利用した具体的な例を図3に示す。図3には、矩形状に形成された非晶質珪素膜302の角に部分304に種結晶303を位置させ、その部分から線状にビーム加工されたレーザー光を走査しながら照射することによって、非晶質珪素膜302を結晶化させる構成が記載されている。
【0025】
図3においては、4角形に珪素膜302(非晶質珪素膜)をパターニングする例が示されているが、これは、正方形でも長方形でもよい。
【0026】
他の発明の構成は、
絶縁表面を有する基板上に第1の珪素膜を形成する工程と、
エネルギーを与えることにより前記第1の珪素膜を結晶化させる工程と、
前記第1の珪素膜に対してパターニングを施すことにより、種結晶となる領域を形成する工程と、
エッチングを施すことにより前記種結晶において所定の結晶方位を選択的に残存させる工程と、
前記種結晶を覆って第2の珪素膜を形成する工程と、
パターニングを行い第2の珪素膜を多角形状に形成する工程と、
エネルギーを与えることにより前記第2の珪素膜において前記種結晶からの結晶成長を行わす工程と、
少なくとも前記種結晶が形成されている領域を除去することを含むパターニングを前記第2の珪素膜に対して行い半導体装置の活性層を形成する工程と、
を有し、
前記多角形状に形成された第2の珪素膜の角の部分に前記種結晶を位置させることを特徴とする。
【0027】
上記構成の具体的な例を図4に示す。図4には、ホームベース型の5角形にパターニングされた非晶質珪素膜401の角の部分403に種結晶を位置させ、この403の部分から線状にビーム加工されたレーザー光を走査しながら照射することによって、非晶質珪素膜401を結晶化する構成が示されている。
【0028】
図4には、珪素膜を5角形にパターニングする例が示されているが、これは、さらに角の多い多角形としてもよい。ただし、角の数が多くなると、必然的に角の角度が大きくなることになり、角から結晶化を進行させる効果が減少してしまう。
【0029】
他の発明の構成は、
絶縁表面を有する基板上に第1の珪素膜を形成する工程と、
エネルギーを与えることにより前記第1の珪素膜を結晶化させる工程と、
前記第1の珪素膜に対してパターニングを施すことにより、種結晶となる領域を形成する工程と、
エッチングを施すことにより前記種結晶において所定の結晶面を選択的に残存させる工程と、
前記種結晶を覆って第2の珪素膜を形成する工程と、
エネルギーを与えることにより前記第2の珪素膜において前記種結晶からの結晶成長を行わす工程と、
前記第2の珪素膜をパターニングし、前記種結晶の存在する部分を少なくとも除去する工程と、
を有し、
前記パターニングされた後の第2の珪素膜中には、水素が0.001 〜1atm %含まれており、かつ珪素の結晶化を助長する金属元素が1×1016原子〜1×1019原子cm-3の濃度で含まれていることを特徴とする。
【0030】
上記構成において、第1および第2の珪素膜としては、代表的にはプラズマCVD法や減圧熱CVD法で成膜された珪素膜が利用される。
【0031】
所定の結晶面を選択的に残存させるのは、より単結晶に近い結晶になるように結晶成長を行わすためである。所定の結晶面を残存させるのは、所定の結晶面に対して選択性を有するエッチング手段を利用すればよい。例えば、H2 Oを63.3wt%、KOHを23.4wt%、イソプロパノールを13.3wt%の重量混合比で混合させたエッチャントを用いることによって、(100)面を選択的に残存させることができ、結果として(100)面で覆われた種結晶を選択的に残存させることができる。これは、上記エッチャントの(100)面に対するエッチングレートが他の結晶面に比較して低いからである。
【0032】
また、ヒドラジン(N2 4 )を用いた気相中でのエッチングを行うことで、(111)面を選択的に残存させることができる。具体的には、エッチングガスとして、ClF3 とN2 4 とを用いたドライエッチングによって、(111)面を残存させることができる。これもヒドラジンの(111)面に対するエッチングレートが他の結晶面に比較して低いからである。
【0033】
また上記構成におけるエネルギーの与えかたとしては、加熱、レーザー光の照射、強光の照射から選ばれ1種または複数種類の方法を同時にまたは段階的に利用することができる。例えば、加熱しながらのレーザー光の照射や、加熱の後にレーザー光を照射することや、加熱とレーザー光の照射を交互に行うことや、レーザー光の照射の後に加熱を行うことができる。またレーザー光の代わりに強光を利用するのでもよい。
【0034】
半導体膜として珪素膜を利用し、エネルギーを与えることによって、当該珪素膜を結晶化させる場合に、珪素の結晶化を助長する金属元素を利用することが有用である。例えば、プラズマCVD法や減圧熱CVD法で成膜した非晶質珪素膜を加熱によって結晶化させようとする場合、600℃以上の温度で10時間以上の加熱処理が必要とされるが、珪素の結晶化を助長する金属元素を利用した場合、550℃、4時間の加熱処理でそれと同等以上の結果を得ることができる。
【0035】
珪素の結晶化を助長する金属元素としては、ニッケルが最もその効果が高く、有用である。また、Fe、Co、Ru、Rh、Pd、Os、Ir、Pt、Cu、Auから選ばれた一種または複数種類の元素が利用することもできる。特に、Fe、Pd、Pt、Cu、AuはNiに次ぐ効果を得ることができる。
【0036】
種結晶からの結晶成長を行わすことで、所定の領域に単結晶と見なせる領域または実質的に単結晶と見なせる領域を形成することができる。この単結晶と見なせる領域または実質的に単結晶と見なせる領域は、下記の条件を満たしている領域として定義される。
・結晶粒界が実質的に存在していない。
・点欠陥を中和するための水素またはハロゲン元素を0.001 〜1原子%の濃度で含んでいる。
・炭素および窒素の原子を1×1016〜5×1018原子cm-3の濃度で含んでおり、
・酸素の原子を1×1017〜5×1019原子cm-3の濃度で含んでいる。
【0037】
また、種結晶が存在する領域を除去することにより、上記の単結晶と見なせる領域または実質的に単結晶と見なせる領域における当該金属元素の濃度を1×1016〜1×1019原子cm-3、好ましくは1×1016〜5×1018原子cm-3とすることができる。
【0038】
【作用】
選択的に単結晶と見なせる又は実質的に単結晶と見なせる種結晶を形成し、しかる後に当該種結晶を覆って非晶質珪素膜を形成し、さらに加熱やレーザー光の照射によってエネルギーを与えることによって、当該種結晶から結晶成長を進行させることができる。そして、種結晶の周囲に単結晶と見なせる領域または実質的に単結晶と見なせる領域を形成することができる。
【0039】
この単結晶と見なせる領域または実質的に単結晶と見なせる領域は、種結晶の形成される領域を選択することにより、所望の領域に形成することができる。従って、この領域を利用して形成される薄膜半導体デバイスを、所望の領域に形成することができる。
【0040】
即ち、単結晶珪素を利用したデバイスに匹敵するデバイスを所望の領域に形成することができる。また、珪素の結晶化を助長する金属元素の作用やレーザー光や強光の照射を利用することにより、加熱に弱いガラス基板を利用することができる。
【0041】
一つの単結晶と見なせる領域または実質的に単結晶と見なせる領域をパターニングすることによって得た複数の半導体領域は、それぞれ同じ結晶軸とその周りの回転角とを共有している。ここで結晶軸というのは、図9において、単結晶と見なせる領域または実質的に単結晶と見なせる領域の平面903に対して垂直な方向の結晶軸901のことをいう。
【0042】
この結晶軸の方向の出発膜の成膜方法や結晶化方法、さらにはその方法によって異なるものとすることができる。具体的には、<111>軸方向や<100>軸方向といった値を採ることになる。
【0043】
結晶軸の周りの回転角というのは、図9で示す902で示される角度のことをいう。この角度は任意の方向を基準にして計測される相対的な角度である。
【0044】
同一の単結晶とみなせる領域または実質的に単結晶と見なせる領域においては、その領域内において、結晶軸とその周りの回転角とは同じ、または実質的に同じである。
【0045】
ここで、結晶軸は同一または実質的に同一というのは、そのぶれの角度が±10°の範囲内に入るものとして定義する。また回転角が同一または実質的に同一というのは、そのぶれの角度が±10°の範囲内に入るものとして定義する。
【0046】
従って、同一の単結晶と見なせる領域または実質的に単結晶と見なせる領域をパターニングすることにより、複数の半導体領域を形成し、その領域を用いて複数の薄膜トランジスタを形成した場合、それらの活性層の結晶軸は同一なものとなる。また結晶軸の周りの角度も同じものとなる。
【0047】
そしてこのことを利用することにより、同一の結晶軸とその周りの角度を共有した単結晶と見なせる領域または実質的に単結晶と見なせる領域を利用した薄膜トランジスタを複数組を1つの群として形成することができる。例えば、Pチャネル型とNチャネル型の薄膜トランジスタを組み合わせることによって構成されるCMOS回路やインバータ回路を、同一の結晶軸とその周りの角度を共有した単結晶と見なせる領域または実質的に単結晶と見なせる領域でもって構成することができる。
【0048】
【実施例】
〔実施例1〕
本実施例においては、ガラス基板上にまず、結晶性珪素膜を形成し、この結晶性珪素膜にパターニングを施すことにより、種結晶となる領域を形成する。そして、非晶質珪素膜を成膜し、加熱処理を施すことにより、この種結晶性を種とした結晶成長を行わせ、単結晶と見なせる領域または実質的に単結晶と見なせる領域を形成する。
【0049】
以下、図1に従って、本実施例に示す結晶性珪素膜の作製工程を示す。まず、ガラス基板101上に下地膜となる酸化珪素膜102をプラズマCVD法またはスパッタ法によって3000Åの厚さに成膜する。この酸化珪素膜は、ガラス基板からの可動イオンが半導体膜側へ進入することや、その他不純物の半導体側への拡散を防ぐためのバリア膜として機能する。
【0050】
次にプラズマCVD法または減圧熱CVD法によって、非晶質珪素膜を1000Åの厚さに成膜する。さらにこの非晶質珪素膜の表面にニッケル膜104を蒸着法またはスパッタ法によって成膜する。このニッケル膜の厚さは200Åとする。
【0051】
ニッケル膜を成膜したら、300℃〜500℃、ここでは450℃の温度で1時間の加熱処理を行い、ニッケル膜104と非晶質珪素膜103との界面にニッケルシリイド層を成膜する。この加熱処理は、ニッケルシリサイド層を成膜するためのものであるので、非晶質珪素膜103が結晶化しない500℃以下の温度で1〜2時間程度の時間をかけて行う。(図1(A))
【0052】
また、加熱処理の代わりにレーザー光の照射を行うことにより、ニッケルシリサイド層を形成してもよい。また加熱とレーザー光の照射を併用することによって、ニッケルシリサイド層を形成するのでもよい。
【0053】
ニッケル膜104と非晶質珪素膜103との界面にニッケルシリサイド層が形成されたら、非晶質珪素膜103を結晶化させるための加熱処理を行う。この加熱処理は、550℃、4時間の条件で行う。この加熱処理条件は、ガラス基板の耐熱温度によって、その上限が決まる。なお、500℃程度の温度でも結晶化は可能であるが、処理時間が10時間以上となってしまうので生産性が悪くなる。
【0054】
また加熱処理の代わりにレーザー光または強光の照射によって非晶質珪素膜103の結晶化を行ってもよい。また、レーザー光または強光の照射と加熱を併用することはより効果的である。また、レーザー光の照射後に加熱を行うことも効果的である。また、レーザー光の照射と加熱を交互に繰り返すことも効果的である。
【0055】
上記加熱処理による結晶化は、ニッケルシリサイド層のニッケルシリサイド成分が結晶核となって行われる。このような方法を採用した場合、得られた結晶性珪素膜中のニッケル濃度が非常に高く(1020原子cm-3程度以上となってしまう)、そのままでは、半導体デバイスに利用することはできない。しかし、その結晶性は極めて高いものとすることができる。
【0056】
加熱処理による結晶化が終了したら、FPMを用いてエッチングを行い、ニッケル膜とニッケルシリサイドを選択的に取り除く。FPMは、フッ酸に過水を加えたもので、珪素中に含まれる不純物を選択的に取り除く作用を有する。この場合、ニッケル膜およびニッケルシリサイド層を選択的に取り除くことができる。また得られた結晶性珪素膜のニッケル成分を取り除くことができる。
【0057】
こうして結晶性珪素膜105を得る。この結晶性珪素膜は、その結晶性が優れたものであるが、内部のニッケル濃度が高いので、そのままでは、半導体装置に利用することはできない。(図1(B))
【0058】
次にパターニングを行い、結晶成長の種(以下種結晶という)となる島状の領域106と107を形成する。この島状の領域は0.1 μm〜数十μm角の大きさとする。このパターニングの大きさは、0.1 〜5μm角、好ましくはくは0.1 〜2μm角とすることが必要である。これは、種結晶の単結晶性を得るためである。この状態において、さらにFPM(フッ酸に過水を加えたエッチャント)により、エッチングを行い、種結晶の表面に露呈しているニッケル成分を除去する。
【0059】
そして、この島状の領域106と107に対してレーザー光を照射することにより、この島状の領域の結晶性を高める。この際、この島状の領域は微小な領域であるので、単結晶と見なせる領域または実質的に単結晶と見なせる領域に変成することができる。こうして種結晶106と107とを得ることができる。(図1(C))
【0060】
このレーザーの照射の際、被照射領域を450℃〜ガラス基板の歪点の範囲の温度で加熱することが重要である。この加熱の温度は高い程、効果が大きいが、ガラス基板の耐熱性を考慮すると、使用するガラス基板の歪点以下とすることが必要である。なお、基板として石英基板や半導体基板等の耐熱性を有するものを用いた場合は、800℃〜1000℃程度の高温で加熱してもよい。また、加熱の方法としては、ヒータによる方法、赤外光やその他強光の照射による方法を採用すればよい。
【0061】
次に化学的なエッチングを行い、種結晶106と107とにおいて、特定の方位を有する結晶面を残存させる。例えば、H2 Oを63.3wt%、KOHを23.4wt%、イソプロパノールを13.3wt%の重量混合比で混合させたエッチャントを用いることによって、(100)面を選択的に残存させることができ、結果として(100)面で覆われた種結晶を選択的に残存させることができる。
【0062】
また、ヒドラジン(N2 4 )を用いた気相中でのエッチングを行うことで、(111)面を選択的に残存させることができる。具体的には、エッチングガスとして、ClF3 とN2 4 とを用いたドライエッチングによって、(111)面を残存させることができる。すなわち、ヒドラジンは(100)面でのエッチング速度が最も大きく、それに比較して(111)面に対するエッチング速度が極めて小さい。また他の結晶面に対するエッチングレートも(111)面に対して大きい。従って、ヒドラジンを用いたエッチングを行うことで、(111)面を選択的に残存させることができる。
【0063】
このようにして得られた種結晶は、ニッケル成分を極力除去してあり(しかし、半導体装置にとては、悪影響のある濃度レベルでニッケルは存在している)、また単結晶と見なせる領域または実質的に単結晶と見なせる領域で構成されているので、後の結晶成長において、結晶成長の核として機能させることができる。
【0064】
次に種結晶を覆って全面に非晶質珪素膜108を300Åの厚さに成膜する。この非晶質珪素膜の成膜は、プラズマCVD法または減圧熱CVD法によって行う。特にステップカバレージの点を考慮すると、減圧熱CVD法を用いることが好ましい。そして、加熱処理を施すことにより、非晶質珪素膜108を結晶化させる。ここでは、600℃、8時間の加熱処理を施すことにより、非晶質珪素膜108を結晶化させる。
【0065】
この工程においては、種結晶である106と107を核として、結晶成長が進行する。こうして、単結晶と見なせる領域または実質的に単結晶と見なせる領域108と109とが形成される。この結晶成長においては、種結晶106と107の露呈している結晶面が成長していく。例えば、種結晶において(100)面を選択的に残存させた場合は、領域110と109の上面が(100)面を有したものとなる。
【0066】
結晶成長は、種結晶106と107の周囲に向かって進行していく。そして、種結晶106からの結晶成長と種結晶107からの結晶成長とがぶつかり合う所で、結晶粒界111が形成される。
【0067】
結晶成長が終了した段階の状態を上面から見た様子を図2に示す。図2に示されているのは、2つの種結晶106と107から結晶成長が進行する様子が示されている。図2のA−A’で切った断面が図1(E)に示す状態に相当する。
【0068】
図1や図2の109や110で示される単結晶と見なせる領域または実質的に単結晶と見なせる領域は、半径数十μm〜数百μm程度以上の大きさのものを得ることができる。
【0069】
ここで重要なのは、種結晶を形成する位置を制御することにより、単結晶と見なせる領域または実質的に単結晶と見なせる領域を形成する場所を任意に制御することができるということである。
【0070】
最後に種結晶106と107の部分をエッチングによって取り除く。こうして、単結晶と見なせる領域または実質的に単結晶と見なせる領域をガラス基板上に形成する工程が終了する。この後は、公知のプロセスに従って、各種薄膜半導体装置を形成すればよい。
【0071】
本実施例に示すような構成を採用した場合、単結晶と見なせる領域または実質的に単結晶と見なせる領域を、ガラス基板上の任意の場所に形成することができる。
【0072】
また、種結晶と見なせる領域を取り除いた後(パターニングされた後)の単結晶と見なせる領域または実質的に単結晶と見なせる領域における、ニッケル元素の濃度は、1×1016原子〜1×1019原子cm-3、さらに好ましくは、1×1016原子〜5×1018原子cm-3とすることができる。そして、この領域を用いることで、ニッケルの影響の少ない薄膜半導体デバイスを実現することができる。
【0073】
〔実施例2〕
本実施例は、図3に示すように矩形状に形成された非晶質珪素膜302の角の部分304から線状のレーザー光を走査しながら照射することによって、矢印305で示されるような方向に結晶成長を行わすことを特徴とする。
【0074】
この場合、矩形状に加工された非晶質珪素膜302の角の部分304には、種結晶303が形成されている。このような状態を実現するには、まず、ガラス基板上300上に実施例1に示した方法により、種結晶303を形成し、さらに非晶質珪素膜を成膜する。そして、矩形状になるように非晶質珪素膜をパターニングすることによって、図3に示すような状態を得る。
【0075】
図3に示すような状態でレーザー光の照射を行った場合、結晶成長が徐々にその面積が大きくなってゆく方向に向かって進行するので、矩形状の非晶質珪素膜302を単結晶と見なせる領域または実質的に単結晶と見なせる領域に変成することができる。
【0076】
図3においては、記載を簡単にするため、非晶質珪素膜302は一つしか示されていないが、その数は、必要とする数で設ければよい。しかし、その方向をそろえることは重要である。
【0077】
単結晶と見なせる領域または実質的に単結晶と見なせる領域得たら、パターニングを行い、薄膜トランジスタの活性層を形成すればよい。この際、種結晶303の部分は取り除くことが重要である。例えば、矩形状にパターニングされた302で示される非晶質珪素膜の大きさを、必要とする薄膜トランジスタの活性層より数十%〜数百%の大きさとし、結晶化の終了後にパターニングすることにり、活性層とすればよい。
【0078】
〔実施例3〕
本実施例は、図4に示すようにような形状に加工された非晶質珪素膜401に対して、その角の部分403から線状のレーザー光402を走査しながら照射することによって、非晶質珪素膜401を単結晶と見なせる領域または実質的に単結晶と見なせる領域に変成することを特徴とする。図4に示す状態においては、結晶成長が始まる始点の部分403の部分に種結晶404が形成されている。種結晶404の形成の仕方は、実施例1に示した方法によればよい。
【0079】
図4に示すような状態でレーザー光を走査しながら照射すると、結晶化が徐々に面積が広くなっていく方向で進行するので、最終的に非晶質珪素膜401全体を単結晶と見なせる領域または実質的に単結晶と見なせる領域に変成することができる。
【0080】
単結晶と見なせる領域または実質的に単結晶と見なせる領域を得たら、パターニングを行い、例えば薄膜トランジスタの活性層を形成すればよい。この際、種結晶404の部分は取り除くことが重要である。
【0081】
〔実施例4〕
本実施例では、実施例1に示した方法を応用して、Pチャネル型の薄膜トランジスタとNチャネル型の薄膜トランジスタとを相補型に構成した回路を形成する例を示す。
【0082】
まず、実施例1に示した方法により、図5(A)に示す状態を得る。図5(A)に示す状態は、図1(E)に示す状態と同じである。図5(A)に示す状態を得たら、パターニングを行い、薄膜トランジスタの活性層501と502を形成する。このパターニング工程において、種結晶106と107、さらには結晶粒界111の領域を取り除く。これは、種結晶の領域は、結晶化工程において利用したニッケル元素が高濃度に存在しており、また結晶粒界には不純物が偏析しているかである。
【0083】
こうして得られた単結晶と見なせる領域または実質的に単結晶と見なせる領域501と502の内部におけるニッケル元素の濃度は、5×1018原子cm-3以下であり、ニッケル原子の存在は特に問題とならない。
【0084】
本実施例においては、501で示される領域がNチャネル型の薄膜トランジスタの活性層となる。また、502で示される領域がPチャネル型の薄膜トランジスタの活性層となる。次にゲイト絶縁膜として機能する酸化珪素膜503を1000Åの厚さに成膜する。さらにリンを多量にドーパントしたN型の微結晶珪素膜を減圧熱CVD法で成膜し、パターニングを施すことにより、ゲイト電極504と505が形成される。(図5(C))
【0085】
さらにこの状態でそれぞれの薄膜トランジスタの領域をレジストマスクで覆った状態において、リンおよびボロンのイオンを交互に打ち込み、Nチャネル型の薄膜トランジスタ(TFT)のソース領域506とドレイン領域508とチャネル形成領域507とが自己整合的に形成される。また、Pチャネル型の薄膜トランジスタのソース領域511とドレイン領域509とチャネル形成領域510とが自己整合的に形成される。(図5(C))
【0086】
次に層間絶縁膜として酸化珪素膜512をプラズマCVD法で6000Åの厚さに成膜する。さらにコンタクトホールの形成を行い、チタン膜とアルミ膜との2層膜でもって、ソース電極513と516、さらにドレイン電極514と515とを形成する。ここで、ドレイン電極514と515とは接続されており、CMOS構造を構成している。こうして、図5(D)に示すようなNチャネル型の薄膜トランジスタとPチャネル型の薄膜トランジスタとを相補型に構成した状態を得る。
【0087】
本実施例に示す構成を採用した場合、各薄膜トランジスタの活性層を単結晶と見なせる領域または実質的に単結晶と見なせる領域で構成することができるので、単結晶珪素ウエハーを利用して構成されたトランジスタと同等の特性を得ることができる。そして、単結晶珪素を利用したトランジスタで構成された集積回路を構成することができる。
【0088】
〔実施例5〕
本実施例は、図1に示した工程を変形したものである。本実施例においては、図1(D)に示す工程において、非晶質珪素膜108の表面全体にニッケル元素を接して保持させた状態とし、しかる後に加熱処理を行うことにより、非晶質珪素膜108を結晶化させることを特徴とする。
【0089】
結晶化助長用の金属触媒を用いて固相結晶化を行うためには、いくつかの方法がある。
その一つである、金属触媒(Ni,Fe,Ru,Rh,Pd,Pd,Os,Ir,Pt,Cu,Au等)の被膜を、スパッタ法、電子ビーム蒸着法等で成膜する「物理的形成」の場合、金属被膜の平均厚さが5〜200Å、例えば10〜50Åあっても、その触媒は、島状に被形成面に形成されやすい。
すなわち、金属触媒が微小粒となり、その平均直径は50〜200Åとなり、それが点在しやすい。また、そのとき微小粒間の距離も、100〜1000Å程互いに離れる。すなわち、不均質層(discontinuous layer)を形成してしまい、均一なcontinuous film が形成されにくいことがあった。
この金属島が結晶化の核(nuclious) を形成し、ここから絶縁基板上のアモルファスシリコン膜の結晶成長を、450〜600℃の熱処理で行わしめる。
【0090】
しかし、この技術では、結晶化が、かかる触媒を用いることなしに行う場合に比べて、温度を50〜100℃は下げることができるが、結晶化された被膜を注意深く観察すると、アモルファス成分が非常に多く残り、かつその部分は金属的性質を有する金属領域であることが判明した。おそらく金属核がそのまま残ってしまっていると推定される。
この金属領域は、結晶化した半導体領域中では、電子およびホールの再結合中心として働き、半導体装置、特に、PI、NI接合を有する半導体装置に対し、逆バイアス電圧を加えるとき、PI、NI接合を有する半導体装置の領域にほぼ必ず存在する、金属領域により、リーク電流の増加という、極めて悪質な特性を有する。
例えばチャネル長/チャネル幅=8μm/8μmの薄膜型のTFTを構成させると、オフ電流が本来10-12 A程度であるべきものが、10-10 〜10-6Aと、102 〜106 倍も大きくなってしまう。
【0091】
かかる欠点を除去するために、本実施例においては、金属触媒被膜の形成方法として、「化学的形成」方法を提供する。
これは、溶液(水、イソプロピルアルコール等)に、1〜1000ppm代表的には10〜100ppmの濃度で希釈した金属化合物を用いるものである。特に有機金属化合物を用いるものである。
以下に、化学的形成方法に利用できる金属化合物の例を示す。
【0092】
(1)触媒元素としてNiを利用する場合
ニッケル化合物として、臭化ニッケル、酢酸ニッケル、蓚酸ニッケル、炭酸ニッケル、塩化ニッケル、沃化ニッケル、硝酸ニッケル、硫酸ニッケル、蟻酸ニッケル、酸化ニッケル、水酸化ニッケル、ニッケルアセチルアセトネート、4−シクロへキシル酪酸ニッケル、2−エチルヘキサン酸ニッケルから選ばれた、少なくとも1種類を用いることができる。
また、Niを、無極性溶媒である、ベンゼン、トルエンキシレン、四塩化炭素、クロロホルム、エーテル、トリクロロエチレン、フロンから選ばれた少なくとも1つと、混合してもよい。
【0093】
(2)触媒元素としてFe(鉄)を用いる場合
鉄塩として知られている材料、例えば臭化第1鉄(FeBr2 6H2 O)、臭化第2鉄(FeBr3 6H2 O)、酢酸第2鉄(Fe(C2 3 2)3xH2 O)、塩化第1鉄(FeCl2 4H2 O)、塩化第2鉄(FeCl3 6H2 O)、フッ化第2鉄(FeF3 3H2 O)、硝酸第2鉄(Fe(NO3)3 9H2 O)、リン酸第1鉄(Fe3 (PO4)2 8H2 O)、リン酸第2鉄(FePO4 2H2 O)から選ばれたものを用いることができる。
【0094】
(3)触媒元素としてCo(コバルト)を用いる場合
その化合物としてコバルト塩として知られている材料、例えば臭化コバルト(CoBr6H2 O)、酢酸コバルト(Co(C2 3 2)2 4H2 O)、塩化コバルト(CoCl2 6H2 O)、フッ化コバルト(CoF2 xH2 O)、硝酸コバルト(Co(No3)2 6H2 O)から選ばれたものを用いることができる。
【0095】
(4)触媒元素としてRu(ルテニウム)を用いる場合
その化合物としてルテニウム塩として知られている材料、例えば塩化ルテニウム(RuCl3 2 O)を用いることができる。
【0096】
(5)触媒元素してRh(ロジウム)を用いる場合
その化合物としてロジウム塩として知られている材料、例えば塩化ロジウム(RhCl3 3H2 O)を用いることができる。
【0097】
(6)触媒元素としてPd(パラジウム)を用いる場合
その化合物としてパラジウム塩として知られている材料、例えば塩化パラジウム(PdCl2 2H2 O)を用いることができる。
【0098】
(7)触媒元素としてOs(オスニウム)を用いる場合
その化合物としてオスニウム塩として知られている材料、例えば塩化オスニウム(OsCl3 )を用いることができる。
【0099】
(8)触媒元素としてIr(イリジウム)を用いる場合
その化合物としてイリジウム塩として知られている材料、例えば三塩化イリジウム(IrCl3 3H2 O)、四塩化イリジウム(IrCl4 )から選ばれた材料を用いることができる。
【0100】
(9)触媒元素としてPt(白金)を用いる場合
その化合物として白金塩として知られている材料、例えば塩化第二白金(PtCl4 5H2 O)を用いることができる。
【0101】
(10)触媒元素としてCu(銅)を用いる場合
その化合物として酢酸第二銅(Cu(CH3 COO)2 )、塩化第二銅(CuCl2 2H2 O)、硝酸第二銅(Cu(NO3)2 3H2 O)から選ばれた材料を用いることができる。
【0102】
(11)触媒元素として金を用いる場合
その化合物として三塩化金(AuCl3 xH2 O)、塩化金塩(AuHCl4 4H2 O)、テトラクロロ金ナトリウム(AuNaCl4 2H2 O)から選ばれた材料を用いることができる。
【0103】
これらは、溶液中では十分にそれぞれを単分子に分散させることができる。
この溶液を、触媒が添加される被形成面上に滴下し、50〜500回転/分(RPM)の回転速度で回転させてスピンコートすると、この溶液を被形成面全体に広げることができる。
この時、シリコン半導体の被形成表面との均一な濡れ性を助長させるため、シリコン半導体表面に5〜100Åの厚さの酸化珪素膜を形成しておくと、液体の表面張力によって、溶液が被形成面上に斑状に点在してしまうことを十分に防ぐことができる。
【0104】
また、液体に面活性剤を添加すると、酸化珪素膜のないシリコン半導体上でも均一な濡れのよい状態を呈することができる。
【0105】
これらの方法は、金属触媒を酸化膜を通じて半導体中へ原子状に拡散させることができ、特に、結晶核(粒状)を積極的に作らずに拡散させ、結晶化をさせることができ好ましいものである。
【0106】
また、有機金属化合物を均一にコートし、それに対し、オゾン(酸素中紫外線(UV))処理をし、金属の酸化膜とし、この金属酸化膜を結晶化の出発状態とするのもよい。かくすると、有機物は酸化して、炭酸ガスとして気化除去できるため、さらに均一な固相成長をさせることができる。
【0107】
また、低速回転のみでスピンコートをすると、その表面に存在する溶液中の金属成分は、固相成長にとって必要以上の量が半導体膜上に供給されやすい。このため、この低速回転の後、1000〜10000回転/分、代表的には2000〜5000回転/分で基板を回転させる。すると、過剰な有機金属はすべて基板表面の外に振り切り除去することができ、かつ表面を十分に乾燥させることができる。また、表面に存在させる有機金属の量の定量化にも有効である。
【0108】
かかる化学形成方法は、半導体表面上に結晶化のための金属粒子による核を作らずに、均一な層(continuous layer) を形成させることができる。
物理的形成は、unhomogenious-layer となりやすいが、化学的形成は、極めて容易にhomogeneous-layer となる。
かかる技術思想を用いると、450〜650℃での熱結晶化を行なう際、全表面にわたって極めて均一な結晶成長をさせることができる。
【0109】
その結果、この化学的形成方法により結晶化をさせた半導体膜を用いて形成した、P−I、N−I接合を有する半導体に対し、逆バイアス電圧を加えても、そのリークは10-12 Aのレベルに大部分を成就させることができる。
物理的な形成方法では、リーク電流は、例えばP−I接合100個中、90〜100個が10-10 〜10-5Aのリークとなってしまうことがあり、N−I接合でも100個中、50〜70個が10-12 〜10-6Aの大きなリーク電流となってしまうことがある。
他方、「化学的形成方法」では、リーク電流は、P−I接合100個中、5〜20個が10-13 〜10-8A、N−I接合では100個中、0〜2個が10-13 〜10-8Aとすることができ、オフ電流を下げ、かつリーク大の膜を減少させ、特性の改善はきわめて著しい。
【0110】
また、絶縁表面上にかかる半導体膜を形成して、TFTを形成した場合、TFTがPチャネルTFT(PIP)、NチャネルTFT(NIN)型でも同様の著しい優れた効果を有せしめることができる。
さらに、このオフ電流値を、物理的形成方法に比べて、リークが大きいTFTの存在確率を約1〜2桁も下げうる。
しかし、もしこのTFTを用いて薄膜集積回路とするには、このリーク電流の大のTFTの存在する確率を、さらに1/103 〜1/109 とすることが求められる。
【0111】
また、前述した化学的形成方法により触媒金属を添加した熱結晶化の後、248nmまたは308nmのレーザ光をその表面に250〜400mJ/cm2 の強さで照射すると、このレーザ光に対し、金属成分の多い領域では特に、結晶化したシリコン膜に比べて、光の吸収が大きい。すなわち、金属等すなわちアモルファス構造として残る領域は、光学的には黒くなるためである。一方結晶成分は透明である。
このため、レーザ光照射でこのわずかに残るアモルファス成分を選択的に溶融させ、金属成分を分散させて再結晶化をさせることができ、その領域に存在する金属を、原子レベル単位に分散させることができる。
すると、この出来上がった被膜中では、金属領域の存在確率をさらに減少させることができ、金属領域が電子・ホールの再結合中心となって生じるリーク電流の増大を解消し、結果としてTFTのN−I接合、P−I接合でのオフ電流を、10-13 〜10-12 Aと、約1〜2桁も下げ、かつTFTの数が104 〜108 個中、リーク電流大のTFTを1〜3個とすることもできる。
【0112】
このようにして、逆方向リーク電流すなわちIoffが2桁下がり、リーク大のTFTの存在確率を最大で2桁も下げうるが、それでも存在するTFTのリーク大の原因は、半導体表面上にゴミが付着しそこに有機金属が集中してしまうためとも推定され、それらの特性の向上は、実験装置の性能向上で、確認できるものである。
また、物理形成方法で、熱結晶化したものに対して、レーザ光を照射する実験を試みると、そもそも出発膜中の金属粒が大きくなりすぎるため、レーザ照射をして半導体を溶融させ、再結晶化しても、P−I,N−I接合における逆バイアス印加時のオフ電流は、全く減少させることができないこともあった。
以上のことから、物理的な金属触媒のdiscontinuous layer の形成と、それに伴う熱結晶化方法に比較して、化学的な金属触媒のcontinuous layerの形成と、それに伴う熱結晶化方法、およびそれを用いて形成された半導体装置は、より優れた効果を得やすい。
【0113】
化学的方法として、液体を用いるのでなく、金属化合物、特に有機金属化合物の気体をCVD法で被形成面上に形成する方法もある。
この方法は、流体を用いた場合と同様に、オフ電流の低減、リーク電流の大きなTFTの存在確率の低減に著しい効果がある。
また、物理的形成方法が、金属核を用いた不均一な「非等方結晶成長方法」となりやすいが、化学的形成方法は、均一な金属触媒を用いた「等方性成長」の均一な結晶成長を得やすいということができる。
また、この化学的方法は、結晶成長を基板表面に対し横方向にさせる方法と、基板表面に垂直に、半導体下側から上方面、また、上側から下方面に成長させて半導体の良好な電気特性を得ることができる。
【0114】
非晶質珪素膜108の表面にニッケル元素を接して保持させるには、上述したように、ニッケル元素を含んだ溶液を非晶質珪素膜の表面に塗布し、余分な溶液をスピナーによって除去した状態とすればよい。ここでは溶液としては、ニッケル酢酸塩溶液を用いる。
【0115】
本実施例に示すような構成を採用した場合、結晶化に必要とされる温度を下げることができ、またその時間を短縮することができる。具体的には、実施例1に示す構成においては、非晶質珪素膜108を結晶化させるのに、600℃の加熱雰囲気中において8時間以上の加熱処理が必要であるが、ニッケル元素を利用した場合には、550℃、4時間の加熱処理条件で非晶質珪素膜108の結晶化を行うことができる。
【0116】
しかし、本実施例に示す構成を採用した場合、得られた単結晶と見なせる領域または実質的に単結晶と見なせる領域中における当該金属元素の濃度が高くなってしまう。従って、導入される当該金属元素の濃度に注意しないと、得られるデバイスの特性に当該金属元素の影響が現れてしまう。
【0117】
具体的には、最終的に残留する当該金属元素の濃度を1×1019原子cm-3以下となるようにする必要がある。この濃度の調整は、例えばニッケル酢酸塩溶液を用いた場合、溶液中のニッケル濃度を調整することで行うことができる。なお、結晶化に際して珪素膜中に残留する金属元素濃度が1×1016原子cm-3以下であると、結晶化の助長作用を得ることができない。従って、当該金属元素は、珪素膜中において1×1016原子cm-3〜1×1019原子cm-3の濃度で存在するように、その導入量を調整することが必要となる。
【0118】
〔実施例6〕
本実施例では、(100)面の面方位を有する種結晶を用いて、その上表面の面方位が(100)面を有する単結晶と見なせる領域、または実質的に単結晶と見なせる領域を得る例を示す。
【0119】
図6に単結晶と見なせる領域または実質的に単結晶と見なせる領域を形成した状態を示す。図6において、62が種結晶である。そして61が、種結晶62からの結晶成長によって得られた単結晶と見なせる領域または実質的に単結晶と見なせる領域である。また、図6(A)のA−A’で切った断面が図6(B)である。
【0120】
図6に示す単結晶と見なせる領域または実質的に単結晶と見なせる領域61は概略6角形を有したものとして得られる。
【0121】
図6に示す状態を得る作製工程を以下に示す。まずガラス基板上に下地膜(図示せず)として酸化珪素膜を成膜し、さらに非晶質珪素膜(図示せず)を成膜する。そして、この非晶質珪素膜を実施例1に示した方法と同様の方法によって、結晶化させる。即ち、珪素の結晶化を助長する金属元素であるニッケルシリサイドをまず非晶質珪素膜上に成膜し、さらに加熱処理を施すことにより、非晶質珪素膜を結晶化させ、さらにパターニングを施すことにより、種結晶62の基を形成する。そして450℃〜600℃(この温度の上限はガラス基板の歪点で決まる)に加熱しながらのレーザー光の照射を行い種結晶62を得る。
【0122】
次に種結晶を覆う状態で非晶質珪素膜を成膜し、所定の加熱処理を加えることにより、単結晶と見なせる領域または実質的に単結晶と見なせる領域61を得ることができる。この状態を図6(A)と図6(B)に示す。
【0123】
次に種結晶62の部分と不要な部分とを除去し、単結晶と見なせる領域または実施的に単結晶と見なせる領域でなる活性層64と66を得る。ここで、種結晶62は、実施例1に示すように珪素の結晶化を助長する金属元素(ここではニッケル)を高濃度に含有している。従って、上記のパターニングを行うことで、後々にニッケル元素の影響で作製されるデバイスの特性が変動したり劣化したりすることを防止することができる。こうして、図6(C)に示す状態を得ることができる。
【0124】
このようにすることで、図6(A)に63、64、65、66で示されるように、単結晶と見なせる領域または実施的に単結晶と見なせる領域でなる活性層を得ることができる。後はこの活性層を利用して薄膜トランジスタを作製すればよい。
【0125】
〔実施例7〕
本実施例に示すのは、周辺回路をも集積化した構成を有するアクティブマトリクス型の液晶表示装置に本明細書で開示する発明を利用する場合の例を示す。図7に本実施例の概略の構成を示す。
【0126】
図7(A)に示すには、ガラス基板701上に形成された周辺回路702と703、さらに周辺回路によって駆動されるマトリクス状に配置された画素領域704である。液晶表示装置を構成するには、対向電極が形成された対になるガラス基板を用意し、図7(A)に示す基板と張り合わせ、その間に液晶を封入することによって液晶ディスプレイとする。
【0127】
図7(A)に示す構成においては、周辺回路を単結晶と見なせる領域または実質的に単結晶と見なせる領域で構成された薄膜トランジスタで構成し、画素領域には非晶質珪素膜を用いた薄膜トランジスタを配置した構成に関する。画素領域に配置する薄膜トランジスタを非晶質珪素膜を用いたものとするのは、画素電極への電荷の出入りを制御するためのトランジスタの性能としては、非晶質珪素膜を用いたものでも十分に実用性が得られるためである。特に、現状において多用されているTN型の液晶の場合は、単結晶に匹敵する結晶性を有する珪素薄膜で構成された薄膜トランジスタでは、液晶の応答速度に比較して、トランジスタの動作速度が速すぎ、動作の安定性を欠いてしまう。従って、高速動作が可能な周辺回路を単結晶珪素を用いた薄膜トランジスタに匹敵する薄膜トランジスタで構成し、画素領域に配置される薄膜トランジスタを非晶質珪素膜で構成することは実用性の点では高いものとなる。
【0128】
図7(A)に示される周辺回路703の一部を拡大した図面を(B)に示す。図面の(B)に示されているのは、周辺回路の一部を構成するインバータ回路である。実際には、このようなインバータ回路やその他必要とする構成でもって複雑な集積回路が構成される。なお、ここでいう周辺回路とは、画素領域に配置された薄膜トランジスタを駆動するための回路やシフトレジスタ回路、さらには各種制御回路や映像信号を扱う回路等の中で、それらの少なくとも一つを含む回路のことをいう。
【0129】
図7(B)において、705で示されるのが、種結晶であり、この種結晶が基となって、708で示される単結晶と見なせる領域または実質的に単結晶と見なせる領域が形成される。なお、薄膜トランジスタが形成される段階で、単結晶とみなせる領域または実質的に単結晶と見なせる領域708は、必要とするパターンでパターニングされており、種結晶705は取り除かれた状態となっている。
【0130】
図7(B)には、単結晶とみなせる領域または実質的に単結晶と見なせる領域708を利用して、Nチャネル型の薄膜トランジスタ717とPチャネル型の薄膜トランジスタ718とを構成し、さらにこれら薄膜トランジスタでもって、インバータ回路が構成されている例が示されている。
【0131】
ここでは、単結晶とみなせる領域または実質的に単結晶と見なせる領域中に、Nチャネル型の薄膜トランジスタとPチャネル型の薄膜トランジスタとの2つの薄膜トランジスタを形成する例が示されている。しかし、単結晶とみなせる領域または実質的に単結晶と見なせる領域中に形成する薄膜トランジスタは、必要とする数でまた可能な数でもって形成すればよい。
【0132】
以下に図7に示す構成を作製するプロセスを図8を用いて説明する。図8に示すのは、周辺領域に形成されるインバータ回路と画素領域に形成される画素電極に接続された薄膜トランジスタの作製工程である。本実施例においては、周辺領域を構成する薄膜トランジスタを単結晶と見なせる領域または実質的に単結晶と見なせる領域を利用して構成する。また、画素領域に配置する薄膜トランジスタは、非晶質珪素膜を用いたもので構成する。
【0133】
まず、ガラス基板801上に下地の酸化珪素膜802を3000Åの厚さに成膜する。このガラス基板801は、液晶表示装置を構成する一対のガラス基板の一方を構成する。次に実施例1に示した方法により、種結晶803を形成する。さらに非晶質珪素膜804を500Åの厚さに成膜する。(図8(A))
【0134】
次に加熱処理とレーザー光の照射を併用することにより、種結晶803の周囲に単結晶と見なせる領域または実質的に単結晶と見なせる領域を形成する。ここでは、数cm角のエキシマレーザー光を用いて、周辺回路の領域のみにレーザー光を照射する。またこのレーザー光の照射に際しては、加熱の温度を600℃とする。600℃の温度で短時間(レーザー光の照射は数秒間である)の加熱を行っても、非晶質珪素膜は結晶化しないので、画素領域における非晶質珪素膜804は結晶化しない。この加熱の温度は、ガラス基板にダメージがない範囲でなるべく高い温度するのがよい。また、ここでは、短時間に珪素膜を加熱するために、赤外光の照射による加熱方法を利用する。
【0135】
こうして、図8(A)の805の斜線で示される領域を単結晶と見なせる領域または実質的に単結晶と見なせる領域に変成することができる。またこの状態においては、斜線805以外の領域は非晶質珪素膜のままの状態となっている。
【0136】
次にパターニングを行うことによって、周辺回路に配置される薄膜トランジスタの活性層806と807を形成する。同時に画素電極に接続される薄膜トランジスタの活性層808を形成する。この状態において、活性層806と807とは、単結晶と見なせる領域または実質的に単結晶と見なせる領域で構成されている。また、活性層808は非晶質珪素膜で構成されている。
【0137】
次にゲイト絶縁膜として機能する酸化珪素膜809を1000Åの厚さに成膜する。そしてスカンジウムを0.2 wt%含有したアルミニウム膜をスパッタ法または電子ビーム蒸着法により、6000Åの厚さに成膜し、パターニングを施すことにより、ゲイト電極810と811と812を形成する。さらに電解溶液中において、これらゲイト電極を陽極とした陽極酸化を行うことにより、ゲイト電極の周囲に陽極酸化膜を形成する。こうして図8(B)に示す状態を得る。
【0138】
まず、レジストマスク800でNチャネル型の薄膜トランジスタを形成したい領域をマスクし、珪素にP型を付与する不純物であるB(ボロン)イオンの注入を行う。イオンの注入は、イオン注入法またはプラズマドーピング法を用いて行う。さらに、Pチャネル型の薄膜トランジスタとしたい領域をレジストマスク(図示せず)で覆い、Pリオンを注入する。これらイオン注入工程の終了後にレーザー光の照射(図示せず)を行うことにより、注入されたイオンの活性化とイオンの注入に伴う損傷のアニールを行う。
【0139】
こうして、図8(C)に示すように、Pチャネル型の薄膜トランジスタ(PTFT)のソース領域813とドレイン領域815、さらにはチャネル形成領域814が形成される。また、Nチャネル型の薄膜トランジスタ(NTFT)のソース領域818とドレイン領域816とチャネル形成領域817とが形成される。この2つの薄膜トランジスタは、周辺回路に配置されるもので、その活性層が単結晶と見なせる領域または実質的に単結晶と見なせる領域(C−Si)で構成されている。
【0140】
また、画素領域に配置される薄膜トランジスタのソース領域819、ドレイン領域821、チャネル形成領域820と同時に形成される。この画素領域に配置される薄膜トランジスタは、非晶質珪素膜(a−Si)で構成されている。
【0141】
これらソース/ドレイン領域、およびチャネル形成領域を不純物イオンの注入によって形成する工程は、自己整合的に行われる。
【0142】
各薄膜トランジスタのソース/ドレインおよびチャネル形成領域を形成したら、層間絶縁膜として酸化珪素膜822を6000Åの厚さにプラズマCVD法で成膜する。さらにコンタクトホールの形成を行い、周辺回路領域に配置されるPチャネル型の薄膜トランジスタのソース電極823とPチャネル型の薄膜トランジスタとNチャネル型の薄膜トランジスタとの共通のドレイン電極824とNチャネル型の薄膜トランジスタのソース電極825を形成する。また同時に画素領域に配置されるNチャネル型の薄膜トランジスタのソース電極826とドレイン電極827を形成する。これら電極は、チタン膜でアルミニウム膜を挟んだ3層構造で構成される。
【0143】
さらに画素電極を構成するITO電極828を形成する。こうして、同一ガラス基板上に、単結晶と見なせる領域を利用して形成した周辺回路を構成する薄膜トランジスタと画素領域に配置される非晶質珪素膜を利用した薄膜トランジスタとを同時に形成することができる。このようにして、図7に示すアクティブマトリクス型液晶表示装置を構成する一方の基板を完成する。こうして得られた構成は、種結晶805を利用して、2つ1組を薄膜トランジスタを形成したものと見ることができる。
【0144】
図8(D)に示す状態を得た後は、さらに2層目の層間絶縁膜を形成し、その上に配向膜を形成する。そして、対向するガラス基板上に対向電極を形成し、やはり配向膜を形成する。その後配向処理を行い作製した一対のガラス基板を張り合わせる。最後にこの張り合わせた一対のガラス基板間に液晶を封入することにより、アクティブマトリクス型の液晶表示装置パネルが完成する。
【0145】
本実施例に示すような液晶表示装置は、周辺回路を一体化した構成を有しており、非常にコンパクトにまた軽量に構成することができる。
【0146】
本実施例においては、図8の示すように、種結晶805を利用して、Nチャネル型とPチャネル型の一対の薄膜トランジスタを形成し、これを相補型に構成する例を示した。しかし、これは同じチャネル型の1対の薄膜トランジスタとしてもよい。また、Nチャネル型とPチャネル型の一対の薄膜トランジスタを形成し、これを独立して動作するように構成してもよい。
【0147】
〔実施例8〕
本実施例は、図7(A)に示すような構成において、画素領域は薄膜トランジスタを利用しないパッシブ型の構成として、周辺回路のみを図7(B)に示すような単結晶と見なせる結晶性珪素膜の領域または実質的に単結晶と見なせる結晶性珪素膜の領域でもって構成する例である。
【0148】
複雑な画像情報の表示を行わないのであれば、周知のSTN型の液晶表示装置で十分実用になることが知られている。例えば、文字と数字と簡単な図形の表示ができればよい携帯型の情報装置(ノート型のワードプロセッサーやパーソナルコンピュータ)には、STN型の液晶表示装置が利用されている。しかし、画素領域の周囲に配設される周辺回路には、外付けのICを利用しているのが現状である。
【0149】
外付けのIC回路を利用した場合、液晶パネルの厚さが厚くなり、また重量も大きなものとなってしまう。そこで、本実施例に示す構成においては、周辺回路のみを図7(B)で示すような回路で構成することによって、ガラス基板上に液晶層と周辺回路を一体化したものとする。このようにすることによって、一対のガラス基板間に液晶層とこの液晶層に電界を加えるための電極および配線、さらに液晶層の周囲に図7(A)の702や703で示されるような周辺回路とを集積化した構成とすることができる。また、周辺回路702や703は、幅が数mmの領域に集積化されるので、全体の構成を非常にコンパクトなものとすることができる。
【0150】
【発明の効果】
種結晶となる領域を選択的に形成することで、任意の領域に単結晶と見なせる領域または実質的に単結晶と見なせる領域を形成することができる。また、この領域は、ガラス基板上に形成することができる。本明細書に開示する発明を利用した場合、アクティブマトリクス型の液晶表示装置の周辺回路をガラス基板上に集積化した構成を実現することができる。特に、周辺回路の少なくとも一部を構成する薄膜トランジスタを単結晶珪素を用いたものと同等な特性を有するものとすることができ、液晶表示装置のさらなる軽量化や薄膜化に寄与することができる。本明細書に開示する発明は、薄膜トランジスタに応用する以外に薄膜ダイオードや薄膜半導体を用いた光電変換装置や光センサー、さらには圧力センサーに利用することができる。
【図面の簡単な説明】
【図1】 単結晶と見なせる領域または実質的に単結晶と見なせる領域を作製する工程を示す図。
【図2】 単結晶と見なせる領域または実質的に単結晶と見なせる領域が結晶成長したした状態を示す図。
【図3】 レーザー光の照射によって、単結晶と見なせる領域または実質的に単結晶と見なせる領域を作製する工程を示す図。
【図4】 レーザー光の照射によって、単結晶と見なせる領域または実質的に単結晶と見なせる領域を作製する工程を示す図。
【図5】 単結晶と見なせる領域または実質的に単結晶と見なせる領域を用いて薄膜トランジスタを作製する工程を示す図。
【図6】 単結晶と見なせる領域または実質的に単結晶と見なせる領域を作製する工程を示す図。
【図7】 アクティブマトリクス型の液晶表示装置の構成を示す図。
【図8】 アクティブマトリクス型の液晶表示装置の周辺回路の薄膜トランジスタと画素領域の薄膜トランジスタとを同時に形成する工程を示す図。
【図9】 結晶軸と結晶軸を中心とした回転角を定義するための図。
【符号の説明】
101 ガラス基板
102 下地膜(酸化珪素膜)
103 非晶質珪素膜
105 結晶性珪素膜
106、107 種結晶
108 非晶質珪素膜
109、110 単結晶と見なせる領域または実質
的に単結晶と見なせる領域
111 結晶粒界
501、502 活性層
503 ゲイト絶縁膜
504、505 ゲイト電極
512 層間絶縁膜
513、516 ソース電極
514、515 ドレイン電極
62 種結晶
61、63〜66 単結晶と見なせる領域または実質
的に単結晶と見なせる領域
701 ガラス基板
702 周辺回路領域
703 周辺回路領域
704 画素領域
705〜707 種結晶
708〜710 単結晶と見なせる領域または実質
的に単結晶と見なせる領域
717 Pチャネル型の薄膜トランジスタ
718 Nチャネル型の薄膜トランジスタ
801 ガラス基板
802 下地膜(酸化珪素膜)
803 種結晶
804 非晶質珪素膜
805 単結晶または実質的に単結晶と見
なせる領域
806、807、808 活性層
809 ゲイト絶縁膜(酸化珪素膜)
810、811、812 ゲイト電極
813、818、819 ソース領域
814、817、820 チャネル形成領域
815、818、821 ドレイン領域
800 レジストマスク
822 層間絶縁膜
823 ソース電極
824 ドレイン電極
825 ソース電極
826 ソース電極
827 ドレイン電極
828 画素電極
901 結晶軸
902 結晶軸を中心とした回転角
903 単結晶と見なせる領域または実質
的に単結晶と見なせる領域
[0001]
BACKGROUND OF THE INVENTION
The invention disclosed in this specification relates to a technique for forming a crystalline silicon film having a region that can be regarded as a single crystal or a region that can be regarded as a substantially single crystal on a substrate having an insulating surface such as glass. The present invention also relates to a technique for forming a thin film semiconductor device typified by a thin film transistor by using this crystalline silicon film.
[0002]
[Prior art]
In recent years, a technique for forming a thin film transistor using a thin film silicon semiconductor film (having a thickness of about several hundred to several thousand Å) formed on a glass substrate or a substrate having an insulating surface has attracted attention. Thin film transistors are most expected to be applied to active matrix liquid crystal display devices.
An active matrix liquid crystal display device has a structure in which liquid crystal is held between a pair of glass substrates. In addition, a thin film transistor is arranged on each of the pixel electrodes arranged in a matrix of several hundreds × several hundreds. In such a configuration, a technique for forming a thin film transistor on a glass substrate is required.
[0003]
In order to form a thin film transistor on a glass substrate, it is necessary to form a thin film semiconductor for forming the thin film transistor on the glass substrate. As a thin film semiconductor formed on a glass substrate, an amorphous silicon film (amorphous silicon film) formed by a plasma CVD method or a low pressure thermal CVD method is generally used.
[0004]
At present, thin film transistors using amorphous silicon films have been put into practical use, but in order to obtain a higher quality display, crystalline silicon semiconductor thin films (called crystalline silicon films) were used. A thin film transistor is required.
[0005]
As a method for forming a crystalline silicon film on a glass substrate , techniques described in Japanese Patent Application Laid-Open Nos. 6-232059 and 6-244103 by the present applicant are known. The technique described in this publication uses a metal element that promotes the crystallization of silicon to convert a crystalline silicon film into a glass by heat treatment at 550 ° C. for about 4 hours, which is a heating condition that the glass substrate can withstand. It is formed on a substrate.
[0006]
However, the crystalline silicon film obtained by the method using the above technique cannot be used for a thin film transistor for constituting various arithmetic circuits, memory circuits, and the like. This is because the crystallinity is insufficient and required characteristics cannot be obtained.
[0007]
A peripheral circuit of an active matrix type liquid crystal display device or a passive type liquid crystal display device includes a driving circuit for driving a thin film transistor arranged in a pixel region, a circuit for handling and controlling a video signal, and a memory for storing various information. A circuit or the like is required.
[0008]
Among these circuits, a circuit for handling and controlling video signals and a memory circuit for storing various kinds of information are required to have performance comparable to that of an integrated circuit using a known single crystal wafer. Therefore, when these circuits are to be integrated using a thin film semiconductor formed on a glass substrate, it is necessary to form a crystalline silicon film having crystallinity comparable to a single crystal on the glass substrate.
[0009]
As a method for increasing the crystallinity of the crystalline silicon film, it is conceivable that the obtained crystalline silicon film is subjected to heat treatment again or irradiated with laser light. However, it has been found that it is difficult to dramatically improve the crystallinity even when the heat treatment and the laser light irradiation are repeated.
[0010]
Also, a technique for obtaining a single crystal silicon thin film by utilizing SOI technology has been studied. However, since a single crystal silicon substrate cannot be used for a liquid crystal display device, the technology should be used directly for a liquid crystal display device. I can't. In particular, when a single crystal wafer is used, since the substrate area is limited, it is difficult to use the SOI technology for a liquid crystal display device having a large area for which demand is expected to increase in the future.
[0011]
[Problems to be solved by the invention]
In the invention disclosed in this specification, a region that can be regarded as a single crystal or a single crystal is formed over a substrate having an insulating surface, particularly a glass substrate, and a thin film semiconductor device typified by a thin film transistor is formed using the region. Let it be an issue.
[0012]
[Means for Solving the Problems]
One of the inventions disclosed in this specification is:
Forming a first semiconductor film over a substrate having an insulating surface; crystallizing the first semiconductor film by applying energy; and
Forming a region to be a seed crystal by patterning the first semiconductor film;
Selectively leaving a predetermined crystal plane in the seed crystal by etching;
Forming a second semiconductor film covering the seed crystal;
Performing crystal growth from the seed crystal in the second semiconductor film by applying energy;
It is characterized by having.
[0013]
In the above configuration, a silicon film is typically used as the first and second semiconductor films. In general, an amorphous silicon film formed by a CVD method is used as the silicon film.
[0014]
The reason why the predetermined crystal plane is selectively left is to perform crystal growth so that the crystal becomes closer to a single crystal. The predetermined crystal plane may be left by using an etching means having selectivity with respect to the predetermined crystal plane. For example, by using an etchant in which H 2 O is mixed at a weight mixing ratio of 63.3 wt%, KOH is 23.4 wt%, and isopropanol is 13.3 wt%, the (100) plane can be selectively left. As a result, the seed crystal covered with the (100) plane can be selectively left.
[0015]
Further, by performing etching in a gas phase using hydrazine (N 2 H 4 ), the (111) plane can be selectively left. Specifically, the (111) plane can be left by dry etching using ClF 3 and N 2 H 4 as etching gases.
[0016]
In addition, the method of applying energy in the above configuration is selected from heating, laser light irradiation, and strong light irradiation, and one or more methods can be used simultaneously or stepwise. For example, laser light irradiation while heating, laser light irradiation after heating, heating and laser light irradiation can be performed alternately, or heating can be performed after laser light irradiation. Further, strong light may be used instead of laser light.
[0017]
When a silicon film is used as a semiconductor film and energy is applied to crystallize the silicon film, it is useful to use a metal element that promotes crystallization of silicon. For example, when an amorphous silicon film formed by a plasma CVD method or a low pressure thermal CVD method is to be crystallized by heating, a heat treatment for 10 hours or more is required at a temperature of 600 ° C. or higher. When a metal element that promotes crystallization is used, a heat treatment at 550 ° C. for 4 hours can obtain a result equivalent to or higher than that.
[0018]
As a metal element that promotes crystallization of silicon, nickel is the most effective and useful. One or more elements selected from Fe, Co, Ru, Rh, Pd, Os, Ir, Pt, Cu, and Au can also be used. In particular, Fe, Pd, Pt, Cu, and Au can obtain an effect next to Ni.
[0019]
By performing crystal growth from the seed crystal, a region that can be regarded as a single crystal or a region that can be regarded as a substantially single crystal can be formed in a predetermined region. A region that can be regarded as a single crystal or a region that can be regarded as a substantially single crystal is defined as a region that satisfies the following conditions.
-Grain boundaries are not substantially present.
・ Hydrogen or halogen element for neutralizing point defects is contained at a concentration of 0.001 to 1 atomic%.
Contains carbon and nitrogen atoms at a concentration of 1 × 10 16 to 5 × 10 18 atoms cm −3 ;
Oxygen atoms are contained at a concentration of 1 × 10 17 to 5 × 10 19 atoms cm −3 .
[0020]
Other aspects of the invention are:
Forming a first silicon film on a substrate having an insulating surface;
A step of contacting and holding a metal element that promotes crystallization of silicon on the first silicon film;
Crystallization of the first silicon film by applying energy;
Forming a region to be a seed crystal by patterning the first silicon film;
Selectively leaving a predetermined crystal orientation in the seed crystal by etching;
Forming a second silicon film covering the seed crystal;
A step of contacting and holding a metal element that promotes crystallization of silicon on the first silicon film;
Performing crystal growth from the seed crystal in the second silicon film by applying energy;
It is characterized by having.
[0021]
Other aspects of the invention are:
Forming a first silicon film on a substrate having an insulating surface;
Crystallization of the first silicon film by applying energy;
Forming a region to be a seed crystal by patterning the first silicon film;
Selectively leaving a predetermined crystal orientation in the seed crystal by etching;
Forming a second silicon film covering the seed crystal;
Performing crystal growth from the seed crystal in the first silicon film by applying energy;
Forming an active layer of a semiconductor device by performing patterning including removing at least a region where the seed crystal is formed;
It is characterized by having.
[0022]
The above structure is characterized in that the region of the obtained active layer is a region that can be regarded as a single crystal or a region that can be regarded as a substantially single crystal. This region is substantially free of grain boundaries, contains hydrogen or a halogen element for neutralizing point defects at a concentration of 0.001 to 1 atomic%, and contains carbon and nitrogen atoms. It is defined as a region containing a concentration of 1 × 10 16 to 5 × 10 18 atoms cm −3 and containing oxygen atoms at a concentration of 1 × 10 17 to 5 × 10 19 atoms cm −3 .
[0023]
Other aspects of the invention are:
Forming a first silicon film on a substrate having an insulating surface;
Crystallization of the first silicon film by applying energy;
Forming a region to be a seed crystal by patterning the first silicon film;
Selectively leaving a predetermined crystal orientation in the seed crystal by etching;
Forming a second silicon film covering the seed crystal;
Forming a second silicon film in a rectangular shape by patterning;
Performing crystal growth from the seed crystal in the second silicon film by applying energy;
Forming an active layer of a semiconductor device by performing patterning on the second silicon film including removing at least a region where the seed crystal is formed;
Have
The seed crystal is located at a corner portion of the second silicon film formed in the rectangular shape.
[0024]
A specific example using the above configuration is shown in FIG. In FIG. 3, a seed crystal 303 is positioned at a corner 304 of an amorphous silicon film 302 formed in a rectangular shape, and a laser beam that has been processed into a linear beam from that portion is irradiated while scanning. A configuration for crystallizing the amorphous silicon film 302 is described.
[0025]
FIG. 3 shows an example of patterning the silicon film 302 (amorphous silicon film) in a quadrangular shape, but this may be square or rectangular.
[0026]
Other aspects of the invention are:
Forming a first silicon film on a substrate having an insulating surface;
Crystallization of the first silicon film by applying energy;
Forming a region to be a seed crystal by patterning the first silicon film;
Selectively leaving a predetermined crystal orientation in the seed crystal by etching;
Forming a second silicon film covering the seed crystal;
Forming a second silicon film into a polygonal shape by patterning;
Performing crystal growth from the seed crystal in the second silicon film by applying energy;
Forming an active layer of a semiconductor device by performing patterning on the second silicon film including removing at least a region where the seed crystal is formed;
Have
The seed crystal is positioned at a corner portion of the second silicon film formed in the polygonal shape.
[0027]
A specific example of the above configuration is shown in FIG. In FIG. 4, a seed crystal is positioned at a corner portion 403 of an amorphous silicon film 401 patterned into a home base type pentagon, and a laser beam that has been linearly processed from this portion 403 is scanned. A structure is shown in which the amorphous silicon film 401 is crystallized by irradiation.
[0028]
FIG. 4 shows an example in which the silicon film is patterned into a pentagon, but this may be a polygon with more corners. However, as the number of corners increases, the angle of the corners inevitably increases, and the effect of promoting crystallization from the corners decreases.
[0029]
Other aspects of the invention are:
Forming a first silicon film on a substrate having an insulating surface;
Crystallization of the first silicon film by applying energy;
Forming a region to be a seed crystal by patterning the first silicon film;
Selectively leaving a predetermined crystal plane in the seed crystal by etching;
Forming a second silicon film covering the seed crystal;
Performing crystal growth from the seed crystal in the second silicon film by applying energy;
Patterning the second silicon film and removing at least a portion where the seed crystal exists;
Have
In the second silicon film after the patterning, 0.001 to 1 atm% of hydrogen is contained, and a metal element that promotes crystallization of silicon is 1 × 10 16 atoms to 1 × 10 19 atoms cm −. It is contained at a concentration of 3 .
[0030]
In the above configuration, as the first and second silicon films, silicon films formed by plasma CVD or reduced pressure thermal CVD are typically used.
[0031]
The reason why the predetermined crystal plane is selectively left is to perform crystal growth so that the crystal becomes closer to a single crystal. The predetermined crystal plane may be left by using an etching means having selectivity with respect to the predetermined crystal plane. For example, by using an etchant in which H 2 O is mixed at a weight mixing ratio of 63.3 wt%, KOH is 23.4 wt%, and isopropanol is 13.3 wt%, the (100) plane can be selectively left. As a result, the seed crystal covered with the (100) plane can be selectively left. This is because the etching rate of the etchant with respect to the (100) plane is lower than other crystal planes.
[0032]
Further, by performing etching in a gas phase using hydrazine (N 2 H 4 ), the (111) plane can be selectively left. Specifically, the (111) plane can be left by dry etching using ClF 3 and N 2 H 4 as etching gases. This is also because the etching rate of hydrazine with respect to the (111) plane is lower than other crystal planes.
[0033]
In addition, as a method of applying energy in the above configuration , one or more kinds of methods selected from heating, laser light irradiation, and strong light irradiation can be used simultaneously or stepwise. For example, laser light irradiation while heating, laser light irradiation after heating, heating and laser light irradiation can be performed alternately, or heating can be performed after laser light irradiation. Further, strong light may be used instead of laser light.
[0034]
When a silicon film is used as a semiconductor film and energy is applied to crystallize the silicon film, it is useful to use a metal element that promotes crystallization of silicon. For example, when an amorphous silicon film formed by a plasma CVD method or a low pressure thermal CVD method is to be crystallized by heating, a heat treatment for 10 hours or more is required at a temperature of 600 ° C. or higher. When a metal element that promotes crystallization is used, a heat treatment at 550 ° C. for 4 hours can obtain a result equivalent to or higher than that.
[0035]
As a metal element that promotes crystallization of silicon, nickel is the most effective and useful. One or more elements selected from Fe, Co, Ru, Rh, Pd, Os, Ir, Pt, Cu, and Au can also be used. In particular, Fe, Pd, Pt, Cu, and Au can obtain an effect next to Ni.
[0036]
By performing crystal growth from the seed crystal, a region that can be regarded as a single crystal or a region that can be regarded as a substantially single crystal can be formed in a predetermined region. A region that can be regarded as a single crystal or a region that can be regarded as a substantially single crystal is defined as a region that satisfies the following conditions.
-Grain boundaries are not substantially present.
・ Hydrogen or halogen element for neutralizing point defects is contained at a concentration of 0.001 to 1 atomic%.
Contains carbon and nitrogen atoms at a concentration of 1 × 10 16 to 5 × 10 18 atoms cm −3 ;
Oxygen atoms are contained at a concentration of 1 × 10 17 to 5 × 10 19 atoms cm −3 .
[0037]
Further, by removing the region where the seed crystal is present, the concentration of the metal element in the region which can be regarded as the single crystal or the region which can be regarded as the single crystal is 1 × 10 16 to 1 × 10 19 atoms cm −3. , Preferably 1 × 10 16 to 5 × 10 18 atoms cm −3 .
[0038]
[Action]
A seed crystal that can be selectively regarded as a single crystal or substantially regarded as a single crystal is formed, and then an amorphous silicon film is formed so as to cover the seed crystal, and energy is applied by heating or laser light irradiation. Thus, crystal growth can proceed from the seed crystal. A region that can be regarded as a single crystal or a region that can be substantially regarded as a single crystal can be formed around the seed crystal.
[0039]
The region that can be regarded as a single crystal or the region that can be regarded as a substantially single crystal can be formed in a desired region by selecting a region where a seed crystal is formed. Therefore, a thin film semiconductor device formed using this region can be formed in a desired region.
[0040]
That is, a device comparable to a device using single crystal silicon can be formed in a desired region. In addition, a glass substrate that is vulnerable to heating can be used by utilizing the action of a metal element that promotes crystallization of silicon, or irradiation with laser light or strong light.
[0041]
A plurality of semiconductor regions obtained by patterning a region that can be regarded as one single crystal or a region that can be regarded as substantially a single crystal share the same crystal axis and the rotation angle around it. Here, the crystal axis in FIG. 9 refers to a crystal axis 901 in a direction perpendicular to a plane 903 of a region that can be regarded as a single crystal or a region that can be regarded as a substantially single crystal.
[0042]
The starting film in the direction of the crystal axis may vary depending on the film formation method, the crystallization method, and the method. Specifically, values such as the <111> axial direction and the <100> axial direction are taken.
[0043]
The rotation angle around the crystal axis refers to an angle indicated by 902 shown in FIG. This angle is a relative angle measured with reference to an arbitrary direction.
[0044]
In a region that can be regarded as the same single crystal or a region that can be regarded as substantially a single crystal, the crystal axis and the rotation angle around the region are the same or substantially the same in the region.
[0045]
Here, the same or substantially the same crystal axis is defined as that the angle of blur falls within a range of ± 10 °. Further, the same or substantially the same rotation angle is defined as that the angle of shake falls within a range of ± 10 °.
[0046]
Therefore, when a plurality of semiconductor regions are formed by patterning a region that can be regarded as the same single crystal or a region that can be regarded as a substantially single crystal, and a plurality of thin film transistors are formed using the regions, The crystal axes are the same. The angle around the crystal axis is also the same.
[0047]
By utilizing this, a plurality of thin film transistors using a region that can be regarded as a single crystal sharing the same crystal axis and the surrounding angle or a region that can be regarded as a substantially single crystal are formed as one group. Can do. For example, a CMOS circuit or an inverter circuit formed by combining P-channel and N-channel thin film transistors can be regarded as a single crystal or a single crystal that shares the same crystal axis and the surrounding angle. Can be configured with regions.
[0048]
【Example】
[Example 1]
In this embodiment, a crystalline silicon film is first formed on a glass substrate, and a pattern to be a seed crystal is formed by patterning the crystalline silicon film. Then, an amorphous silicon film is formed and subjected to a heat treatment to cause crystal growth using this seed crystallinity as a seed, thereby forming a region that can be regarded as a single crystal or a region that can be regarded as a substantially single crystal. .
[0049]
Hereinafter, a manufacturing process of the crystalline silicon film shown in this embodiment will be described with reference to FIG. First, a silicon oxide film 102 serving as a base film is formed on the glass substrate 101 to a thickness of 3000 mm by plasma CVD or sputtering. This silicon oxide film functions as a barrier film for preventing mobile ions from the glass substrate from entering the semiconductor film and preventing other impurities from diffusing to the semiconductor.
[0050]
Next, an amorphous silicon film is formed to a thickness of 1000 mm by plasma CVD or low pressure thermal CVD. Further, a nickel film 104 is formed on the surface of the amorphous silicon film by vapor deposition or sputtering. The nickel film has a thickness of 200 mm.
[0051]
After the nickel film is formed, heat treatment is performed at a temperature of 300 ° C. to 500 ° C., here 450 ° C., for 1 hour to form a nickel silicide layer at the interface between the nickel film 104 and the amorphous silicon film 103. . Since this heat treatment is for forming a nickel silicide layer, the heat treatment is performed at a temperature of 500 ° C. or less at which the amorphous silicon film 103 is not crystallized, taking about 1 to 2 hours. (Fig. 1 (A))
[0052]
Alternatively, the nickel silicide layer may be formed by performing laser light irradiation instead of the heat treatment. Further, the nickel silicide layer may be formed by using heating and laser light irradiation in combination.
[0053]
When the nickel silicide layer is formed at the interface between the nickel film 104 and the amorphous silicon film 103, heat treatment for crystallizing the amorphous silicon film 103 is performed. This heat treatment is performed at 550 ° C. for 4 hours. The upper limit of the heat treatment conditions is determined by the heat-resistant temperature of the glass substrate. Although crystallization is possible even at a temperature of about 500 ° C., the processing time becomes 10 hours or more, so the productivity is deteriorated.
[0054]
Further, the amorphous silicon film 103 may be crystallized by irradiation with laser light or strong light instead of heat treatment. Further, it is more effective to use laser light or intense light irradiation and heating in combination. It is also effective to perform heating after laser light irradiation. It is also effective to repeat the laser light irradiation and heating alternately.
[0055]
The crystallization by the heat treatment is performed using the nickel silicide component of the nickel silicide layer as a crystal nucleus. When such a method is adopted, the nickel concentration in the obtained crystalline silicon film is very high (about 10 20 atoms cm −3 or more) and cannot be used as it is for a semiconductor device. . However, its crystallinity can be very high.
[0056]
When crystallization by heat treatment is completed, etching is performed using FPM to selectively remove the nickel film and nickel silicide. FPM is a solution of hydrofluoric acid with excess water, and has an action of selectively removing impurities contained in silicon. In this case, the nickel film and the nickel silicide layer can be selectively removed. Further, the nickel component of the obtained crystalline silicon film can be removed.
[0057]
A crystalline silicon film 105 is thus obtained. This crystalline silicon film has excellent crystallinity, but cannot be used for a semiconductor device as it is because of its high internal nickel concentration. (Fig. 1 (B))
[0058]
Next, patterning is performed to form island-like regions 106 and 107 that become seeds for crystal growth (hereinafter referred to as seed crystals). This island-shaped region has a size of 0.1 μm to several tens of μm square. The size of this patterning needs to be 0.1 to 5 μm square, preferably 0.1 to 2 μm square. This is to obtain single crystallinity of the seed crystal. In this state, etching is further performed by FPM (an etchant obtained by adding perhydrous to hydrofluoric acid) to remove the nickel component exposed on the surface of the seed crystal.
[0059]
Then, the island-shaped regions 106 and 107 are irradiated with laser light, thereby increasing the crystallinity of the island-shaped regions. At this time, since the island-shaped region is a minute region, it can be transformed into a region that can be regarded as a single crystal or a region that can be regarded as a substantially single crystal. Thus, seed crystals 106 and 107 can be obtained. (Figure 1 (C))
[0060]
During the laser irradiation, it is important to heat the irradiated region at a temperature in the range of 450 ° C. to the strain point of the glass substrate. The higher the heating temperature, the greater the effect. However, in consideration of the heat resistance of the glass substrate, it is necessary to set it below the strain point of the glass substrate to be used. Note that when a substrate having heat resistance such as a quartz substrate or a semiconductor substrate is used, the substrate may be heated at a high temperature of about 800 ° C. to 1000 ° C. Further, as a heating method, a method using a heater or a method using irradiation with infrared light or other strong light may be employed.
[0061]
Next, chemical etching is performed to leave crystal faces having specific orientations in the seed crystals 106 and 107. For example, by using an etchant in which H 2 O is mixed at a weight mixing ratio of 63.3 wt%, KOH is 23.4 wt%, and isopropanol is 13.3 wt%, the (100) plane can be selectively left. As a result, the seed crystal covered with the (100) plane can be selectively left.
[0062]
Further, by performing etching in a gas phase using hydrazine (N 2 H 4 ), the (111) plane can be selectively left. Specifically, the (111) plane can be left by dry etching using ClF 3 and N 2 H 4 as etching gases. That is, hydrazine has the highest etching rate on the (100) plane, and the etching rate on the (111) plane is extremely low. Also, the etching rate for other crystal planes is larger than that for the (111) plane. Therefore, the (111) plane can be selectively left by etching using hydrazine.
[0063]
Region thus obtained seed crystals, Yes to removed as much as possible the nickel components (but is Tsu bets on the semiconductor device, the nickel at a concentration level that a negative effect is present), also can be regarded as a single crystal Alternatively, since it is composed of a region that can be regarded as a single crystal, it can function as a nucleus for crystal growth in subsequent crystal growth.
[0064]
Next, an amorphous silicon film 108 is formed to a thickness of 300 mm on the entire surface so as to cover the seed crystal. The amorphous silicon film is formed by a plasma CVD method or a low pressure thermal CVD method. In particular, considering the point of step coverage, it is preferable to use a low pressure thermal CVD method. Then, the amorphous silicon film 108 is crystallized by performing heat treatment. Here, the amorphous silicon film 108 is crystallized by performing a heat treatment at 600 ° C. for 8 hours.
[0065]
In this step, crystal growth proceeds using seed crystals 106 and 107 as nuclei. Thus, regions 108 and 109 that can be regarded as single crystals or regions that can be regarded as substantially single crystals are formed. In this crystal growth, the exposed crystal face of the seed crystals 106 and 107 grows. For example, when the (100) plane is selectively left in the seed crystal, the upper surfaces of the regions 110 and 109 have the (100) plane.
[0066]
Crystal growth proceeds toward the periphery of the seed crystals 106 and 107. A crystal grain boundary 111 is formed where the crystal growth from the seed crystal 106 and the crystal growth from the seed crystal 107 collide with each other.
[0067]
FIG. 2 shows a state where the state of crystal growth is viewed from the top. FIG. 2 shows how crystal growth proceeds from the two seed crystals 106 and 107. A cross section taken along line AA ′ in FIG. 2 corresponds to the state shown in FIG.
[0068]
A region that can be regarded as a single crystal or a region that can be regarded as a substantially single crystal shown by 109 and 110 in FIGS. 1 and 2 can have a radius of several tens μm to several hundreds μm or more.
[0069]
What is important here is that by controlling the position where the seed crystal is formed, the place where the region that can be regarded as a single crystal or the region that can be regarded as substantially a single crystal can be arbitrarily controlled.
[0070]
Finally, the seed crystals 106 and 107 are removed by etching. Thus, the step of forming a region that can be regarded as a single crystal or a region that can be regarded as a substantially single crystal on the glass substrate is completed. Thereafter, various thin film semiconductor devices may be formed according to a known process.
[0071]
When the structure shown in this embodiment is employed, a region that can be regarded as a single crystal or a region that can be regarded as a substantially single crystal can be formed in any place on the glass substrate.
[0072]
Further, the concentration of nickel element in a region that can be regarded as a single crystal after removal of a region that can be regarded as a seed crystal (after patterning) or a region that can be regarded as a substantially single crystal is 1 × 10 16 atoms to 1 × 10 19. Atom cm −3 , more preferably 1 × 10 16 atoms to 5 × 10 18 atoms cm −3 . By using this region, a thin film semiconductor device with little influence of nickel can be realized.
[0073]
[Example 2]
In this embodiment, as shown by an arrow 305 by irradiating a linear laser beam while scanning from a corner portion 304 of an amorphous silicon film 302 formed in a rectangular shape as shown in FIG. Crystal growth is performed in the direction.
[0074]
In this case, seed crystals 303 are formed in corner portions 304 of the amorphous silicon film 302 processed into a rectangular shape. In order to realize such a state, first, the seed crystal 303 is formed on the glass substrate 300 by the method described in the first embodiment, and an amorphous silicon film is further formed. Then, by patterning the amorphous silicon film so as to be rectangular, a state as shown in FIG. 3 is obtained.
[0075]
When laser light irradiation is performed in the state as shown in FIG. 3, the crystal growth proceeds in a direction in which the area gradually increases, so that the rectangular amorphous silicon film 302 is changed to a single crystal. The region can be transformed into a region that can be regarded as a single crystal.
[0076]
In FIG. 3, only one amorphous silicon film 302 is shown for simplicity of description, but the number may be provided as required. However, it is important to align that direction.
[0077]
When a region that can be regarded as a single crystal or a region that can be regarded as a single crystal is obtained, patterning is performed to form an active layer of the thin film transistor. At this time, it is important to remove the portion of the seed crystal 303. For example, the size of the amorphous silicon film indicated by 302 patterned in a rectangular shape is set to several tens to several hundreds of percent from the required active layer of the thin film transistor, and is patterned after the completion of crystallization. good is, it may be used as the active layer.
[0078]
Example 3
In this embodiment, a non-linear silicon film 401 processed into a shape as shown in FIG. 4 is irradiated with a linear laser beam 402 from its corner portion 403 while scanning. The crystalline silicon film 401 is transformed into a region that can be regarded as a single crystal or a region that can be regarded as a single crystal substantially. In the state shown in FIG. 4, a seed crystal 404 is formed at a starting portion 403 where crystal growth starts. The seed crystal 404 may be formed by the method shown in the first embodiment.
[0079]
When irradiation is performed while scanning with laser light in the state as shown in FIG. 4, crystallization proceeds in a direction in which the area gradually increases, so that the entire amorphous silicon film 401 can be finally regarded as a single crystal. Alternatively, it can be transformed into a region substantially regarded as a single crystal.
[0080]
When a region that can be regarded as a single crystal or a region that can be regarded as a single crystal is obtained, patterning is performed to form, for example, an active layer of a thin film transistor. At this time, it is important to remove the portion of the seed crystal 404.
[0081]
Example 4
In this embodiment, an example in which a circuit in which a P-channel thin film transistor and an N-channel thin film transistor are configured to be complementary is formed by applying the method described in Embodiment 1.
[0082]
First, the state shown in FIG. 5A is obtained by the method shown in the first embodiment. The state shown in FIG. 5A is the same as the state shown in FIG. After obtaining the state shown in FIG. 5A, patterning is performed to form active layers 501 and 502 of thin film transistors. In this patterning step, the seed crystals 106 and 107 and the region of the crystal grain boundary 111 are removed. This area of the seed crystal, the nickel element has been utilized in the crystallization step is present in high concentrations, also impurities at the grain boundaries is either et segregated.
[0083]
The concentration of nickel element in the regions 501 and 502 that can be regarded as single crystals or substantially regarded as single crystals thus obtained is 5 × 10 18 atoms / cm 3 or less, and the presence of nickel atoms is particularly problematic. Don't be.
[0084]
In this embodiment, a region indicated by 501 is an active layer of an N-channel thin film transistor. A region indicated by 502 is an active layer of a P-channel thin film transistor. Next, a silicon oxide film 503 functioning as a gate insulating film is formed to a thickness of 1000 mm. Further, gate electrodes 504 and 505 are formed by forming an N-type microcrystalline silicon film doped with a large amount of phosphorus by low-pressure thermal CVD and patterning. (Fig. 5 (C))
[0085]
Further, in this state, in the state where each thin film transistor region is covered with a resist mask, phosphorus and boron ions are alternately implanted, and a source region 506, a drain region 508, and a channel formation region 507 of an N channel type thin film transistor (TFT) Are formed in a self-aligning manner. In addition, a source region 511, a drain region 509, and a channel formation region 510 of a P-channel thin film transistor are formed in a self-aligned manner. (Fig. 5 (C))
[0086]
Next, a silicon oxide film 512 is formed as an interlayer insulating film to a thickness of 6000 mm by plasma CVD. Further, contact holes are formed, and source electrodes 513 and 516 and drain electrodes 514 and 515 are formed with a two-layer film of a titanium film and an aluminum film. Here, the drain electrodes 514 and 515 are connected to form a CMOS structure. In this manner, a state in which the N-channel thin film transistor and the P-channel thin film transistor are configured to be complementary as shown in FIG. 5D is obtained.
[0087]
When the configuration shown in this embodiment is adopted, the active layer of each thin film transistor can be configured as a region that can be regarded as a single crystal or a region that can be regarded as a substantially single crystal, and thus is configured using a single crystal silicon wafer. Characteristics equivalent to those of a transistor can be obtained. Then, an integrated circuit including transistors using single crystal silicon can be formed.
[0088]
Example 5
In this embodiment, the process shown in FIG. 1 is modified. In this embodiment, in the step shown in FIG. 1D, the entire surface of the amorphous silicon film 108 is kept in contact with nickel element, and then heat treatment is performed, whereby amorphous silicon is obtained. The film 108 is crystallized.
[0089]
There are several methods for performing solid-phase crystallization using a metal catalyst for promoting crystallization.
As one of them, a film of a metal catalyst (Ni, Fe, Ru, Rh, Pd, Pd, Os, Ir, Pt, Cu, Au, etc.) is formed by sputtering, electron beam evaporation or the like. In the case of “target formation”, even if the average thickness of the metal coating is 5 to 200 mm, for example 10 to 50 mm, the catalyst is easily formed on the surface to be formed in an island shape.
That is, the metal catalyst becomes fine particles, and the average diameter is 50 to 200 mm, which is easily scattered. At that time, the distance between the fine particles is also separated from each other by about 100 to 1000 mm. That is, a discontinuous layer is formed, and a uniform continuous film may be difficult to form.
These metal islands form nuclei of crystallization, from which crystal growth of the amorphous silicon film on the insulating substrate is performed by heat treatment at 450 to 600 ° C.
[0090]
However, in this technique, the temperature can be lowered by 50 to 100 ° C. compared to the case where the crystallization is performed without using such a catalyst. It was found that the region is a metal region having metallic properties. It is presumed that metal nuclei are probably left as they are.
This metal region acts as a recombination center of electrons and holes in the crystallized semiconductor region, and when a reverse bias voltage is applied to a semiconductor device, particularly a semiconductor device having a PI and NI junction, the PI and NI junctions. Due to the metal region, which is almost always present in the region of the semiconductor device having the above, there is an extremely malicious characteristic such as an increase in leakage current.
For example, when a thin film type TFT having a channel length / channel width = 8 μm / 8 μm is configured, the off current should be about 10 −12 A, and 10 −10 to 10 −6 A and 10 2 to 10 6. It will be twice as large.
[0091]
In order to eliminate such drawbacks, in this embodiment, a “chemical formation” method is provided as a method for forming a metal catalyst film.
This uses a metal compound diluted in a solution (water, isopropyl alcohol, etc.) at a concentration of 1-1000 ppm, typically 10-100 ppm. In particular, an organometallic compound is used.
Below, the example of the metal compound which can be utilized for the chemical formation method is shown.
[0092]
(1) When Ni is used as a catalyst element As a nickel compound, nickel bromide, nickel acetate, nickel oxalate, nickel carbonate, nickel chloride, nickel iodide, nickel nitrate, nickel sulfate, nickel formate, nickel oxide, nickel hydroxide , Nickel acetylacetonate, nickel 4-cyclohexylbutyrate and nickel 2-ethylhexanoate can be used.
Further, Ni may be mixed with at least one selected from benzene, toluene xylene, carbon tetrachloride, chloroform, ether, trichloroethylene, and chlorofluorocarbon, which are nonpolar solvents.
[0093]
(2) When Fe (iron) is used as a catalyst element Materials known as iron salts such as ferrous bromide (FeBr 2 6H 2 O), ferric bromide (FeBr 3 6H 2 O), acetic acid Ferric iron (Fe (C 2 H 3 O 2 ) 3 xH 2 O), ferrous chloride (FeCl 2 4H 2 O), ferric chloride (FeCl 3 6H 2 O), ferric fluoride (FeF) 3 3H 2 O), ferric nitrate (Fe (NO 3 ) 3 9H 2 O), ferrous phosphate (Fe 3 (PO 4 ) 2 8H 2 O), ferric phosphate (FePO 4 2H 2) Those selected from O) can be used.
[0094]
(3) In the case of using Co (cobalt) as a catalyst element, a material known as a cobalt salt as the compound, for example, cobalt bromide (CoBr6H 2 O), cobalt acetate (Co (C 2 H 3 O 2 ) 2 4H 2 O), cobalt chloride (CoCl 2 6H 2 O), cobalt fluoride (CoF 2 xH 2 O), and cobalt nitrate (Co (No 3 ) 2 6H 2 O) can be used.
[0095]
(4) When Ru (ruthenium) is used as a catalyst element, a material known as a ruthenium salt, for example, ruthenium chloride (RuCl 3 H 2 O) can be used as the compound.
[0096]
(5) When Rh (rhodium) is used as a catalytic element, a material known as a rhodium salt, for example, rhodium chloride (RhCl 3 3H 2 O) can be used as the compound.
[0097]
(6) When Pd (palladium) is used as the catalyst element, a material known as a palladium salt, for example, palladium chloride (PdCl 2 2H 2 O) can be used as the compound.
[0098]
(7) When Os (osnium) is used as a catalyst element, a material known as an osnium salt, for example, osmium chloride (OsCl 3 ) can be used as the compound.
[0099]
(8) When using Ir (iridium) as a catalyst element, a material known as an iridium salt as the compound, for example, a material selected from iridium trichloride (IrCl 3 3H 2 O) and iridium tetrachloride (IrCl 4 ) Can be used.
[0100]
(9) When Pt (platinum) is used as a catalyst element, a material known as a platinum salt, for example, platinum chloride (PtCl 4 5H 2 O) can be used as the compound.
[0101]
(10) When Cu (copper) is used as a catalyst element, cupric acetate (Cu (CH 3 COO) 2 ), cupric chloride (CuCl 2 2H 2 O), cupric nitrate (Cu (NO) 3 ) Materials selected from 2 3H 2 O) can be used.
[0102]
(11) When gold is used as a catalytic element, the compound was selected from gold trichloride (AuCl 3 xH 2 O), gold chloride (AuHCl 4 4H 2 O), and sodium tetrachloroaurate (AuNaCl 4 2H 2 O). Materials can be used.
[0103]
Each of these can be sufficiently dispersed in a single molecule in a solution.
This solution can be spread over the entire surface to be formed by dropping the solution onto the surface to which the catalyst is added and spin-coating it at a rotational speed of 50 to 500 revolutions per minute (RPM).
At this time, in order to promote uniform wettability with the surface on which the silicon semiconductor is formed, if a silicon oxide film having a thickness of 5 to 100 mm is formed on the surface of the silicon semiconductor, the solution is covered by the surface tension of the liquid. It is possible to sufficiently prevent spotted spots on the forming surface.
[0104]
Further, the addition of interfacial active agent in a liquid, can exhibit a good state of uniform wetting even on silicon without a silicon oxide film semiconductor.
[0105]
These methods are preferable because the metal catalyst can be diffused atomically into the semiconductor through the oxide film, and can be diffused and crystallized without actively forming crystal nuclei (granular particles). is there.
[0106]
Alternatively, an organic metal compound may be uniformly coated, and then treated with ozone (ultraviolet in oxygen (UV)) to form a metal oxide film, which may be used as a starting state for crystallization. In this way, the organic matter is oxidized and can be vaporized and removed as carbon dioxide gas, so that more uniform solid phase growth can be achieved.
[0107]
Further, when spin coating is performed only by low-speed rotation, the metal component in the solution existing on the surface is likely to be supplied onto the semiconductor film more than necessary for solid phase growth. For this reason, after this low speed rotation, the substrate is rotated at 1000 to 10,000 rotations / minute, typically 2000 to 5000 rotations / minute. Then, all excess organometallic can be removed by shaking off the substrate surface, and the surface can be sufficiently dried. It is also effective for quantifying the amount of organic metal present on the surface.
[0108]
Such a chemical formation method can form a continuous layer without forming nuclei of metal particles for crystallization on the semiconductor surface.
Physical formation tends to be an unhomogenious-layer, but chemical formation is very easily a homogeneous-layer.
When such a technical idea is used, when performing thermal crystallization at 450 to 650 ° C., extremely uniform crystal growth can be achieved over the entire surface.
[0109]
As a result, even when a reverse bias voltage is applied to a semiconductor having a P-I and N-I junction formed using a semiconductor film crystallized by this chemical formation method, the leakage is 10 −12. Most can be fulfilled in the A level.
In the physical formation method, for example, out of 100 P-I junctions, 90 to 100 leak currents may cause a leak of 10 −10 to 10 −5 A, and even a N-I junction has 100 leak currents. Among them, 50 to 70 may have a large leak current of 10 −12 to 10 −6 A.
On the other hand, in the “chemical formation method”, leakage current is 10 −13 to 10 −8 A in 100 out of 100 PI junctions, and 0 to 2 out of 100 in NI junctions. 10 −13 to 10 −8 A, the off-state current is reduced, the leak-leakage film is reduced, and the characteristics are remarkably improved.
[0110]
Further, in the case where a TFT is formed by forming a semiconductor film on the insulating surface, even if the TFT is a P-channel TFT (PIP) or an N-channel TFT (NIN) type, the same remarkable excellent effect can be obtained.
Furthermore, this off-current value can reduce the existence probability of a TFT having a large leak by about one to two orders of magnitude compared to the physical formation method.
However, in order to make a thin film integrated circuit using this TFT, it is required that the probability of existence of a TFT having a large leakage current is further reduced to 1/10 3 to 1/10 9 .
[0111]
Further, after thermal crystallization with the addition of a catalytic metal by the chemical formation method described above, when a laser beam of 248 nm or 308 nm is irradiated on the surface with an intensity of 250 to 400 mJ / cm 2 , Particularly in a region with many components, light absorption is larger than that of a crystallized silicon film. That is, the region that remains as an amorphous structure, such as metal, is optically black. On the other hand, the crystalline component is transparent.
For this reason, it is possible to selectively melt the slight remaining amorphous component by laser light irradiation, disperse the metal component and recrystallize it, and disperse the metal present in the region in atomic level units. Can do.
Then, in this finished film, the existence probability of the metal region can be further reduced, and an increase in leakage current caused by the metal region as a recombination center of electrons and holes is eliminated. As a result, N− Reduce the off current at I-junction and P-I junction to 10 -13 to 10 -12 A, about 1 to 2 digits, and the number of TFTs is 10 4 to 10 8. It can also be 1-3.
[0112]
In this way, the reverse leakage current, that is, Ioff can be reduced by two orders of magnitude, and the existence probability of a leaky TFT can be lowered by up to two orders of magnitude. It is presumed that the organic metal is deposited and concentrated there, and the improvement of the characteristics can be confirmed by the improvement of the performance of the experimental apparatus.
In addition, if an experiment in which a laser beam is irradiated to a thermally crystallized material by a physical forming method is attempted, the metal particles in the starting film become too large in the first place. Even if it is crystallized, the off-current at the time of reverse bias application in the PI and NI junctions may not be able to be reduced at all.
From the above, compared to the formation of a discontinuous layer of a physical metal catalyst and the accompanying thermal crystallization method, the formation of a continuous layer of a chemical metal catalyst, the accompanying thermal crystallization method, and the The semiconductor device formed by using it is easy to obtain a more excellent effect.
[0113]
As a chemical method, there is a method in which a gas of a metal compound, particularly an organometallic compound is formed on a surface to be formed by a CVD method, instead of using a liquid.
As in the case of using a fluid, this method has a remarkable effect in reducing the off current and the existence probability of a TFT having a large leakage current.
In addition, the physical formation method tends to be a non-uniform “isotropic crystal growth method” using a metal nucleus, but the chemical formation method is a uniform “isotropic growth” using a uniform metal catalyst. It can be said that it is easy to obtain crystal growth.
In addition, this chemical method is a method in which crystal growth is performed in a direction transverse to the substrate surface, and the semiconductor is grown from the lower side to the upper side and from the upper side to the lower side perpendicular to the substrate surface. Characteristics can be obtained.
[0114]
In order to keep nickel element in contact with the surface of the amorphous silicon film 108, as described above, a solution containing nickel element is applied to the surface of the amorphous silicon film, and the excess solution is removed by a spinner. State. Here, a nickel acetate solution is used as the solution.
[0115]
When the structure shown in this embodiment is adopted, the temperature required for crystallization can be lowered and the time can be shortened. Specifically, in the configuration shown in Example 1, a heat treatment of 8 hours or more in a heating atmosphere at 600 ° C. is necessary to crystallize the amorphous silicon film 108, but nickel element is used. In this case, the amorphous silicon film 108 can be crystallized under heat treatment conditions of 550 ° C. for 4 hours.
[0116]
However, when the structure shown in this embodiment is employed, the concentration of the metal element in a region that can be regarded as a single crystal or a region that can be regarded as a substantially single crystal is increased. Therefore, if attention is not paid to the concentration of the metal element to be introduced, the influence of the metal element appears on the characteristics of the obtained device.
[0117]
Specifically, the concentration of the metal element that finally remains needs to be 1 × 10 19 atoms cm −3 or less. For example, when the nickel acetate solution is used, the concentration can be adjusted by adjusting the nickel concentration in the solution. If the concentration of the metal element remaining in the silicon film upon crystallization is 1 × 10 16 atoms cm −3 or less, the crystallization promoting action cannot be obtained. Therefore, it is necessary to adjust the introduction amount of the metal element so that the metal element exists in the silicon film at a concentration of 1 × 10 16 atom cm −3 to 1 × 10 19 atom cm −3 .
[0118]
Example 6
In this embodiment, a seed crystal having a (100) plane orientation is used to obtain a region in which the top surface can be regarded as a single crystal having a (100) plane, or a region that can be regarded as a substantially single crystal. An example is shown.
[0119]
FIG. 6 shows a state where a region that can be regarded as a single crystal or a region that can be regarded as a single crystal is formed. In FIG. 6, 62 is a seed crystal. Reference numeral 61 denotes a region that can be regarded as a single crystal obtained by crystal growth from the seed crystal 62 or a region that can be regarded as a substantially single crystal. In addition, a cross section taken along line AA ′ in FIG. 6A is FIG. 6B.
[0120]
A region 61 that can be regarded as a single crystal or a region 61 that can be regarded as a substantially single crystal shown in FIG. 6 is obtained as having a substantially hexagonal shape.
[0121]
A manufacturing process for obtaining the state shown in FIG. 6 is described below. First, a silicon oxide film is formed on a glass substrate as a base film (not shown), and an amorphous silicon film (not shown) is further formed. Then, this amorphous silicon film is crystallized by a method similar to the method shown in the first embodiment. That is, nickel silicide, which is a metal element that promotes crystallization of silicon, is first formed on an amorphous silicon film, and further subjected to heat treatment to crystallize the amorphous silicon film and further pattern it. As a result, a group of the seed crystal 62 is formed. The seed crystal 62 is obtained by irradiation with laser light while heating to 450 ° C. to 600 ° C. (the upper limit of this temperature is determined by the strain point of the glass substrate).
[0122]
Next, an amorphous silicon film is formed in a state of covering the seed crystal, and a predetermined heat treatment is performed, whereby a region 61 that can be regarded as a single crystal or a region 61 that can be regarded as a substantially single crystal can be obtained. This state is shown in FIGS. 6 (A) and 6 (B).
[0123]
Next, the seed crystal 62 and unnecessary portions are removed to obtain active layers 64 and 66 that are regions that can be regarded as single crystals or, in practice, regions that can be regarded as single crystals. Here, as shown in Example 1, the seed crystal 62 contains a metal element (here, nickel) that promotes crystallization of silicon at a high concentration. Therefore, by performing the above-described patterning, it is possible to prevent the characteristics of a device manufactured later due to the influence of nickel element from changing or deteriorating. In this way, the state shown in FIG. 6C can be obtained.
[0124]
In this way, as shown by 63, 64, 65, and 66 in FIG. 6A, an active layer including a region that can be regarded as a single crystal or a region that can be regarded as a single crystal can be obtained. Thereafter, a thin film transistor may be manufactured using this active layer.
[0125]
Example 7
This embodiment shows an example in which the invention disclosed in this specification is applied to an active matrix liquid crystal display device having a configuration in which peripheral circuits are also integrated. FIG. 7 shows a schematic configuration of the present embodiment.
[0126]
In FIG. 7A, peripheral circuits 702 and 703 formed over a glass substrate 701 and pixel regions 704 arranged in a matrix driven by the peripheral circuits are shown. In order to form a liquid crystal display device, a pair of glass substrates on which counter electrodes are formed is prepared, bonded to the substrate shown in FIG. 7A, and liquid crystal is sealed between them to obtain a liquid crystal display.
[0127]
In the structure shown in FIG. 7A, a thin film transistor including a peripheral circuit including a region that can be regarded as a single crystal or a region that can be regarded as a substantially single crystal, and an amorphous silicon film is used for a pixel region. It is related with the arrangement which arranged. An amorphous silicon film is used as a thin film transistor disposed in a pixel region. A transistor using an amorphous silicon film is sufficient as a performance of a transistor for controlling the flow of charges to and from a pixel electrode. This is because practicality can be obtained. In particular, in the case of a TN type liquid crystal that is widely used at present, a thin film transistor composed of a silicon thin film having crystallinity comparable to a single crystal has a transistor operating speed that is too high compared to the response speed of the liquid crystal. , Lack of stability of operation. Therefore, it is highly practical in terms that a peripheral circuit capable of high-speed operation is composed of a thin film transistor comparable to a thin film transistor using single crystal silicon and a thin film transistor disposed in a pixel region is composed of an amorphous silicon film. It becomes.
[0128]
FIG. 7B is an enlarged view of a part of the peripheral circuit 703 shown in FIG. An inverter circuit constituting a part of the peripheral circuit is shown in FIG. In practice, a complicated integrated circuit is configured with such an inverter circuit and other required configurations. Note that the peripheral circuit here means at least one of a circuit for driving a thin film transistor arranged in a pixel region, a shift register circuit, and various control circuits and a circuit for handling a video signal. It means the circuit that contains it.
[0129]
In FIG. 7B, reference numeral 705 denotes a seed crystal. Based on this seed crystal, a region that can be regarded as a single crystal or a region that can be regarded as a substantially single crystal is formed. . Note that at the stage of forming the thin film transistor, a region that can be regarded as a single crystal or a region 708 that can be regarded as a single crystal is patterned with a necessary pattern, and the seed crystal 705 is removed.
[0130]
In FIG. 7B, an N-channel thin film transistor 717 and a P-channel thin film transistor 718 are formed using a region that can be regarded as a single crystal or a region 708 that can be regarded as a substantially single crystal. Thus, an example in which an inverter circuit is configured is shown.
[0131]
Here, an example is shown in which two thin film transistors, an N-channel thin film transistor and a P-channel thin film transistor, are formed in a region that can be regarded as a single crystal or a region that can be regarded as a substantially single crystal. However, the number of thin film transistors formed in a region that can be regarded as a single crystal or a region that can be regarded as a substantially single crystal may be formed as many as necessary and possible.
[0132]
A process for manufacturing the structure shown in FIG. 7 will be described below with reference to FIG. FIG. 8 shows a manufacturing process of an inverter circuit formed in the peripheral region and a thin film transistor connected to the pixel electrode formed in the pixel region. In this embodiment, the thin film transistor constituting the peripheral region is configured using a region that can be regarded as a single crystal or a region that can be regarded as a substantially single crystal. Further, the thin film transistor disposed in the pixel region is formed using an amorphous silicon film.
[0133]
First, a base silicon oxide film 802 is formed on a glass substrate 801 to a thickness of 3000 mm. This glass substrate 801 constitutes one of a pair of glass substrates constituting a liquid crystal display device. Next, a seed crystal 803 is formed by the method shown in the first embodiment. Further, an amorphous silicon film 804 is formed to a thickness of 500 mm. (Fig. 8 (A))
[0134]
Next, by combining heat treatment and laser light irradiation, a region that can be regarded as a single crystal or a region that can be regarded as a substantially single crystal is formed around the seed crystal 803. Here, excimer laser light of several centimeters is used to irradiate only the peripheral circuit region with laser light. Further, the heating temperature is set to 600 ° C. during the laser light irradiation. Even if heating is performed at a temperature of 600 ° C. for a short time (laser irradiation is for several seconds), the amorphous silicon film is not crystallized, and thus the amorphous silicon film 804 in the pixel region is not crystallized. The heating temperature is preferably as high as possible without causing damage to the glass substrate. Here, in order to heat the silicon film in a short time, a heating method by irradiation with infrared light is used.
[0135]
In this manner, the region indicated by the oblique line 805 in FIG. 8A can be transformed into a region that can be regarded as a single crystal or a region that can be regarded as a substantially single crystal. In this state, the region other than the hatched line 805 remains as an amorphous silicon film.
[0136]
Next, patterning is performed to form active layers 806 and 807 of thin film transistors disposed in the peripheral circuit. At the same time, an active layer 808 of a thin film transistor connected to the pixel electrode is formed. In this state, the active layers 806 and 807 are formed of a region that can be regarded as a single crystal or a region that can be regarded as a substantially single crystal. The active layer 808 is composed of an amorphous silicon film.
[0137]
Next, a silicon oxide film 809 functioning as a gate insulating film is formed to a thickness of 1000 mm. Then, an aluminum film containing 0.2 wt% scandium is formed to a thickness of 6000 mm by sputtering or electron beam evaporation, and patterning is performed to form gate electrodes 810, 811 and 812. Furthermore, an anodic oxidation film is formed around the gate electrode by performing anodic oxidation using the gate electrode as an anode in the electrolytic solution. In this way, the state shown in FIG.
[0138]
First, a region where an N-channel thin film transistor is to be formed is masked with a resist mask 800, and B (boron) ions, which are impurities imparting p-type conductivity, are implanted into silicon. Ion implantation is performed using an ion implantation method or a plasma doping method. Further, a region desired to be a P-channel thin film transistor is covered with a resist mask (not shown), and P-ion is implanted. By irradiating laser light (not shown) after completion of these ion implantation steps, activation of the implanted ions and annealing of damage accompanying the ion implantation are performed.
[0139]
Thus, as shown in FIG. 8C, a source region 813 and a drain region 815 of a P-channel thin film transistor (PTFT), and a channel formation region 814 are formed. In addition, a source region 818, a drain region 816, and a channel formation region 817 of an N-channel thin film transistor (NTFT) are formed. These two thin film transistors are arranged in a peripheral circuit, and have an active layer formed of a region that can be regarded as a single crystal or a region that can be regarded as a single crystal (C-Si).
[0140]
In addition, the thin film transistor is formed at the same time as the source region 819, the drain region 821, and the channel formation region 820 of the thin film transistor arranged in the pixel region. The thin film transistor disposed in the pixel region is composed of an amorphous silicon film (a-Si).
[0141]
The step of forming the source / drain regions and the channel formation region by implanting impurity ions is performed in a self-aligned manner.
[0142]
After the source / drain and channel formation regions of each thin film transistor are formed, a silicon oxide film 822 is formed as an interlayer insulating film to a thickness of 6000 mm by plasma CVD. Further, contact holes are formed, a source electrode 823 of a P-channel thin film transistor disposed in the peripheral circuit region, a drain electrode 824 common to the P-channel thin film transistor and the N-channel thin film transistor, and an N-channel thin film transistor. A source electrode 825 is formed. At the same time, a source electrode 826 and a drain electrode 827 of an N-channel thin film transistor which are arranged in the pixel region are formed. These electrodes have a three-layer structure in which an aluminum film is sandwiched between titanium films.
[0143]
Further, an ITO electrode 828 constituting the pixel electrode is formed. In this manner, a thin film transistor that forms a peripheral circuit formed using a region that can be regarded as a single crystal and a thin film transistor that uses an amorphous silicon film disposed in a pixel region can be formed simultaneously on the same glass substrate. In this way, one substrate constituting the active matrix liquid crystal display device shown in FIG. 7 is completed. The structure thus obtained can be regarded as a pair of thin film transistors formed using the seed crystal 805.
[0144]
After obtaining the state shown in FIG. 8D, a second interlayer insulating film is further formed, and an alignment film is formed thereon. Then, a counter electrode is formed on the opposing glass substrate, and an alignment film is also formed. After that, a pair of glass substrates prepared by performing an orientation process are bonded together. Finally, liquid crystal is sealed between the pair of bonded glass substrates to complete an active matrix liquid crystal display panel.
[0145]
The liquid crystal display device as shown in this embodiment has a configuration in which peripheral circuits are integrated, and can be configured to be very compact and lightweight.
[0146]
In this embodiment, as shown in FIG. 8, an example is shown in which a seed crystal 805 is used to form a pair of N-channel and P-channel thin film transistors, which are complementary. However, it may be a pair of thin film transistors of the same channel type. Alternatively, a pair of thin film transistors of N channel type and P channel type may be formed and operated independently.
[0147]
Example 8
In this embodiment, in the structure as shown in FIG. 7A, the pixel region is a passive structure in which a thin film transistor is not used, and crystalline silicon in which only a peripheral circuit can be regarded as a single crystal as shown in FIG. 7B. In this example, the film is composed of a film region or a crystalline silicon film region which can be regarded as substantially a single crystal.
[0148]
If complicated image information is not displayed, it is known that a well-known STN type liquid crystal display device is sufficiently practical. For example, STN type liquid crystal display devices are used in portable information devices (notebook word processors and personal computers) that only need to be able to display letters, numbers, and simple graphics. However, the present situation is that an external IC is used as a peripheral circuit disposed around the pixel region.
[0149]
When an external IC circuit is used, the thickness of the liquid crystal panel is increased and the weight is increased. Therefore, in the configuration shown in this embodiment, only the peripheral circuit is configured as a circuit as shown in FIG. 7B, so that the liquid crystal layer and the peripheral circuit are integrated on the glass substrate. By doing so, a liquid crystal layer between a pair of glass substrates, electrodes and wiring for applying an electric field to the liquid crystal layer, and a periphery as shown by 702 and 703 in FIG. 7A around the liquid crystal layer A circuit can be integrated. Further, since the peripheral circuits 702 and 703 are integrated in a region having a width of several millimeters, the overall configuration can be made very compact.
[0150]
【The invention's effect】
By selectively forming a region to be a seed crystal, a region that can be regarded as a single crystal or a region that can be regarded as a substantially single crystal can be formed in an arbitrary region. This region can be formed on a glass substrate. When the invention disclosed in this specification is used, a structure in which peripheral circuits of an active matrix liquid crystal display device are integrated on a glass substrate can be realized. In particular, a thin film transistor constituting at least a part of the peripheral circuit can have characteristics equivalent to those using single crystal silicon, which can contribute to further weight reduction and thinning of the liquid crystal display device. The invention disclosed in this specification can be applied to a photoelectric conversion device, an optical sensor, and a pressure sensor using a thin film diode or a thin film semiconductor, besides being applied to a thin film transistor.
[Brief description of the drawings]
FIG. 1 is a diagram showing a process of manufacturing a region which can be regarded as a single crystal or a region which can be regarded as a substantially single crystal.
FIG. 2 is a diagram showing a state where a region that can be regarded as a single crystal or a region that can be regarded as a single crystal has grown.
FIG. 3 is a diagram showing a process of manufacturing a region that can be regarded as a single crystal or a region that can be regarded as a substantially single crystal by irradiation with laser light;
FIG. 4 is a diagram showing a process of manufacturing a region that can be regarded as a single crystal or a region that can be regarded as a substantially single crystal by laser light irradiation.
FIGS. 5A and 5B illustrate a process for manufacturing a thin film transistor using a region that can be regarded as a single crystal or a region that can be regarded as a single crystal. FIGS.
6A and 6B are diagrams illustrating a process of manufacturing a region that can be regarded as a single crystal or a region that can be regarded as a substantially single crystal.
FIG. 7 illustrates a structure of an active matrix liquid crystal display device.
FIG. 8 is a diagram showing a process of simultaneously forming a thin film transistor in a peripheral circuit and a thin film transistor in a pixel region of an active matrix liquid crystal display device;
FIG. 9 is a diagram for defining a crystal axis and a rotation angle around the crystal axis.
[Explanation of symbols]
101 glass substrate 102 base film (silicon oxide film)
103 Amorphous silicon film 105 Crystalline silicon film 106, 107 Seed crystal 108 Amorphous silicon film 109, 110 Region that can be regarded as a single crystal or a region that can be regarded as a substantially single crystal 111 Grain boundary 501, 502 Active layer 503 Gate Insulating film 504, 505 Gate electrode 512 Interlayer insulating film 513, 516 Source electrode 514, 515 Drain electrode 62 Seed crystal 61, 63-66 Region that can be regarded as single crystal or region that can be regarded as substantially single crystal 701 Glass substrate 702 Peripheral circuit region 703 Peripheral circuit region 704 Pixel region 705 to 707 Seed crystal 708 to 710 Region that can be regarded as single crystal or region that can be regarded as substantially single crystal 717 P channel thin film transistor 718 N channel thin film transistor 801 Glass substrate 802 Base film (silicon oxide) film)
803 Seed crystal 804 Amorphous silicon film 805 Region that can be regarded as single crystal or substantially single crystal 806, 807, 808 Active layer 809 Gate insulating film (silicon oxide film)
810, 811, 812 Gate electrodes 813, 818, 819 Source regions 814, 817, 820 Channel formation regions 815, 818, 821 Drain region 800 Resist mask 822 Interlayer insulating film 823 Source electrode 824 Drain electrode 825 Source electrode 826 Source electrode 827 Drain Electrode 828 Pixel electrode 901 Crystal axis 902 Rotation angle 903 about crystal axis Region that can be regarded as single crystal or region that can be regarded as substantially single crystal

Claims (3)

同一基板上に画素領域と周辺回路とが形成された表示装置の作製方法であって、
絶縁表面を有する前記基板上に第1の非晶質珪素膜を形成する工程と、
エネルギーを与えることにより前記第1の非晶質珪素膜を結晶化させる工程と、
前記結晶化させた珪素膜に対してパターニングを施すことにより種結晶となる領域を形成する工程と、
前記種結晶となる領域に対し、ClF及びNを用いたドライエッチングを施して(111)面を残存させた種結晶を形成する工程と、
前記種結晶を覆って第2の非晶質珪素膜を形成する工程と、
エネルギーを与えることにより、前記第2の非晶質珪素膜の一部を前記種結晶から結晶成長させる工程と、を有し、
前記第2の非晶質珪素膜のうち結晶成長させた領域を前記周辺回路に配置される薄膜トランジスタの活性層として用い、前記第2の非晶質珪素膜のうち結晶成長させなかった領域を前記画素領域に配置される薄膜トランジスタの活性層として用いることを特徴とする表示装置の作製方法。
A method for manufacturing a display device in which a pixel region and a peripheral circuit are formed over the same substrate,
Forming a first amorphous silicon film on the substrate having an insulating surface;
Crystallization of the first amorphous silicon film by applying energy;
Forming a region to be a seed crystal by patterning the crystallized silicon film;
A step of performing dry etching using ClF 3 and N 2 H 4 on the region to be the seed crystal to form a seed crystal with the (111) plane remaining;
Forming a second amorphous silicon film covering the seed crystal;
And a step of growing a part of the second amorphous silicon film from the seed crystal by applying energy,
A region of the second amorphous silicon film that is crystal-grown is used as an active layer of a thin film transistor disposed in the peripheral circuit, and a region of the second amorphous silicon film that is not crystal-grown is A method for manufacturing a display device, which is used as an active layer of a thin film transistor disposed in a pixel region.
請求項1において、
前記種結晶は前記周辺回路に形成し、前記画素領域には形成しないことを特徴とする表示装置の作製方法。
Oite to claim 1,
The method for manufacturing a display device, wherein the seed crystal is formed in the peripheral circuit and is not formed in the pixel region.
請求項1又は請求項2において、
前記エネルギーの与え方として、加熱、レーザー光の照射、強光の照射から選ばれた1種または複数種の方法を用いることを特徴とする表示装置の作製方法。
Oite to claim 1 or claim 2,
As a method for applying the energy, one or a plurality of methods selected from heating, laser light irradiation, and strong light irradiation are used.
JP2002117559A 1995-03-17 2002-04-19 Method for manufacturing display device Expired - Fee Related JP4118591B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002117559A JP4118591B2 (en) 1995-03-17 2002-04-19 Method for manufacturing display device

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP8633195 1995-03-17
JP7-88787 1995-03-21
JP8878795 1995-03-21
JP7-86331 1995-03-21
JP2002117559A JP4118591B2 (en) 1995-03-17 2002-04-19 Method for manufacturing display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP12892095A Division JP3675886B2 (en) 1995-03-17 1995-04-28 Method for manufacturing thin film semiconductor device

Publications (2)

Publication Number Publication Date
JP2003037062A JP2003037062A (en) 2003-02-07
JP4118591B2 true JP4118591B2 (en) 2008-07-16

Family

ID=27305149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002117559A Expired - Fee Related JP4118591B2 (en) 1995-03-17 2002-04-19 Method for manufacturing display device

Country Status (1)

Country Link
JP (1) JP4118591B2 (en)

Also Published As

Publication number Publication date
JP2003037062A (en) 2003-02-07

Similar Documents

Publication Publication Date Title
JP3675886B2 (en) Method for manufacturing thin film semiconductor device
JP3621151B2 (en) Method for manufacturing semiconductor device
US5612250A (en) Method for manufacturing a semiconductor device using a catalyst
US5923962A (en) Method for manufacturing a semiconductor device
KR100389485B1 (en) A method for producing a semiconductor device and method of manufacturing a semiconductor device
US6589824B2 (en) Process for fabricating semiconductor device
US5585291A (en) Method for manufacturing a semiconductor device containing a crystallization promoting material
JP4083821B2 (en) Method for manufacturing semiconductor device
US6090646A (en) Method for producing semiconductor device
KR100433359B1 (en) Method of manufacturing a semiconductor device
JP4076915B2 (en) Method for manufacturing display device
JP4118591B2 (en) Method for manufacturing display device
JP3901903B2 (en) Method for manufacturing thin film transistor
JP4144907B2 (en) Method for manufacturing semiconductor device
JP3973960B2 (en) Method for manufacturing semiconductor device
JP3824898B2 (en) Method for manufacturing semiconductor device
JPH07183537A (en) Semiconductor device and manufacture thereof
JP3435561B2 (en) Semiconductor device and manufacturing method thereof
JP4322969B2 (en) Method for producing crystalline silicon film
JPH07211635A (en) Fabrication of semiconductor device
JPH07211634A (en) Semiconductor device and fabrication thereof

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040427

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20040818

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051220

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080422

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080423

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110502

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110502

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110502

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120502

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120502

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130502

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130502

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140502

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees