JP4110328B2 - 遊技機 - Google Patents
遊技機 Download PDFInfo
- Publication number
- JP4110328B2 JP4110328B2 JP2007062150A JP2007062150A JP4110328B2 JP 4110328 B2 JP4110328 B2 JP 4110328B2 JP 2007062150 A JP2007062150 A JP 2007062150A JP 2007062150 A JP2007062150 A JP 2007062150A JP 4110328 B2 JP4110328 B2 JP 4110328B2
- Authority
- JP
- Japan
- Prior art keywords
- rom
- program
- chip microcomputer
- gaming machine
- control program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Pinball Game Machines (AREA)
Description
上で制御用プログラムの改ざんを確実に防止することを目的としている。
少なくともCPUと、ROMと、RAMと、I/Oポートとが1チップ上に集積されたワンチップマイクロコンピュータを有する遊技機制御装置を備えた遊技機であって、
前記ワンチップマイクロコンピュータのROMは、前記遊技機を制御するための制御用プログラムが格納されるゲーム領域と、該制御用プログラムが正規のプログラムであるかを判定するための判定プログラムが格納されるCMP領域とを有し、
前記ワンチップマイクロコンピュータは、前記ワンチップマイクロコンピュータのROMが格納している前記制御用プログラムを前記ワンチップマイクロコンピュータの外部に出力するための端子を備えない構成とされ、
前記ワンチップマイクロコンピュータのI/Oポートには、前記判定プログラムに従って行われる前記判定の結果を表示する表示手段が接続されるとともに、前記ワンチップマイクロコンピュータと別で前記遊技機制御装置に設けられるテスト用のI/Oポートがバスラインによって接続され、
前記テスト用のI/Oポートには、マスタプログラムを格納したマスタROMを接続可能なコネクタが接続され、
前記ワンチップマイクロコンピュータのCPUは、前記マスタROMが前記コネクタに接続されている状態で、前記遊技機の電源オンに際しテストモードと判断したときには、該テストモードの処理として前記判定プログラムを実行し、該判定プログラムに従って、前記マスタプログラムを前記マスタROMから読み込むとともに前記制御用プログラムを前記ワンチップマイクロコンピュータのROMから読み込み、該読み込んだ両プログラムを比較して一致か否かを判定し、該判定の結果が不一致である場合には、前記制御用プログラムに従う制御処理を実行しない
ことを特徴とする。
ワンチップマイクロコンピュータのROMが格納している制御用プログラムをワンチップマイクロコンピュータから外部に読み出してマスタプログラムと比較する必要はなくなるので、ワンチップマイクロコンピュータのROMが格納している制御用プログラムをワンチップマイクロコンピュータの外部に読み出せる構造とする必要もなくなる。よって、ワンチップマイクロコンピュータは、ワンチップマイクロコンピュータのROMが格納している制御用プログラムをワンチップマイクロコンピュータの外部に出力するための端子を備えない構成とされている。ワンチップマイクロコンピュータのROMが格納している制御用プログラムを読み出せない構造であるから、その内容を読み出して改ざんすることもできない。したがって、制御用プログラムをマスタプログラムと比較しての適否の判定は可能でありながら、制御用プログラムの改ざんを確実に防止することができる。
るゲーム内容でありながら、規程以上に大当たりが連続する等の不正規の制御用プログラムを構築することはできない。このため、正規のROM33を搭載するマイコン30を不正規のROMを搭載したマイコンと取り替える等の不正はできない。
Claims (1)
- 少なくともCPUと、ROMと、RAMと、I/Oポートとが1チップ上に集積されたワンチップマイクロコンピュータを有する遊技機制御装置を備えた遊技機であって、
前記ワンチップマイクロコンピュータのROMは、前記遊技機を制御するための制御用プログラムが格納されるゲーム領域と、該制御用プログラムが正規のプログラムであるかを判定するための判定プログラムが格納されるCMP領域とを有し、
前記ワンチップマイクロコンピュータは、前記ワンチップマイクロコンピュータのROMが格納している前記制御用プログラムを前記ワンチップマイクロコンピュータの外部に出力するための端子を備えない構成とされ、
前記ワンチップマイクロコンピュータのI/Oポートには、前記判定プログラムに従って行われる前記判定の結果を表示する表示手段が接続されるとともに、前記ワンチップマイクロコンピュータと別で前記遊技機制御装置に設けられるテスト用のI/Oポートがバスラインによって接続され、
前記テスト用のI/Oポートには、マスタプログラムを格納したマスタROMを接続可能なコネクタが接続され、
前記ワンチップマイクロコンピュータのCPUは、前記マスタROMが前記コネクタに接続されている状態で、前記遊技機の電源オンに際しテストモードと判断したときには、該テストモードの処理として前記判定プログラムを実行し、該判定プログラムに従って、前記マスタプログラムを前記マスタROMから読み込むとともに前記制御用プログラムを前記ワンチップマイクロコンピュータのROMから読み込み、該読み込んだ両プログラムを比較して一致か否かを判定し、該判定の結果が不一致である場合には、前記制御用プログラムに従う制御処理を実行しない
ことを特徴とする遊技機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007062150A JP4110328B2 (ja) | 2007-03-12 | 2007-03-12 | 遊技機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007062150A JP4110328B2 (ja) | 2007-03-12 | 2007-03-12 | 遊技機 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17337695A Division JP4110298B2 (ja) | 1995-07-10 | 1995-07-10 | 遊技機 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007144221A JP2007144221A (ja) | 2007-06-14 |
JP4110328B2 true JP4110328B2 (ja) | 2008-07-02 |
Family
ID=38206271
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007062150A Expired - Fee Related JP4110328B2 (ja) | 2007-03-12 | 2007-03-12 | 遊技機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4110328B2 (ja) |
-
2007
- 2007-03-12 JP JP2007062150A patent/JP4110328B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007144221A (ja) | 2007-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6905483B2 (ja) | 遊技機 | |
AU2004203230B2 (en) | Secured verification of configuration data for field programmable gate array devices | |
JP4942732B2 (ja) | 遊技機 | |
JP5144204B2 (ja) | 遊技機用セキュリティチップ及び遊技機用照合機 | |
JP2009005771A (ja) | 遊技機制御用マイクロコンピュータ、照合装置、遊技機および遊技機の不正発見方法 | |
JP2011172995A (ja) | 遊技機 | |
JP2016221046A (ja) | 回胴式遊技機 | |
JP4110298B2 (ja) | 遊技機 | |
JP2011098149A (ja) | 遊技機および台間機 | |
JP4110327B2 (ja) | 遊技機 | |
JP4110328B2 (ja) | 遊技機 | |
JP4110317B2 (ja) | 遊技機 | |
JP4881921B2 (ja) | 遊技機および遊技制御プログラム、並びに遊技制御方法 | |
JP2004222956A (ja) | 遊技機 | |
JPH1024148A (ja) | チップ照合器 | |
JP2006141754A (ja) | 遊技機及び遊技機検査システム | |
JP5202688B2 (ja) | 遊技機および電子機器の認証方法 | |
JP6980840B2 (ja) | 遊技機 | |
JP2011172824A (ja) | 遊技機 | |
JP3118955B2 (ja) | 遊技機器制御装置 | |
JP4008969B2 (ja) | 遊技機制御用チップの照合装置 | |
JP4881932B2 (ja) | 遊技機およびアクセス制御プログラム、並びに遊技制御方法 | |
JP3581331B2 (ja) | 遊技機制御用マイクロコンピュータチップ | |
JP5377681B2 (ja) | 遊技機及び電子機器の認証方法 | |
JP5309300B2 (ja) | 遊技機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070409 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070413 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20070413 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20070530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070803 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071113 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080226 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080324 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140418 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140418 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |