JP4110328B2 - 遊技機 - Google Patents

遊技機 Download PDF

Info

Publication number
JP4110328B2
JP4110328B2 JP2007062150A JP2007062150A JP4110328B2 JP 4110328 B2 JP4110328 B2 JP 4110328B2 JP 2007062150 A JP2007062150 A JP 2007062150A JP 2007062150 A JP2007062150 A JP 2007062150A JP 4110328 B2 JP4110328 B2 JP 4110328B2
Authority
JP
Japan
Prior art keywords
rom
program
chip microcomputer
gaming machine
control program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007062150A
Other languages
English (en)
Other versions
JP2007144221A (ja
Inventor
英理子 佐藤
隆一 若松
Original Assignee
タイヨーエレック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by タイヨーエレック株式会社 filed Critical タイヨーエレック株式会社
Priority to JP2007062150A priority Critical patent/JP4110328B2/ja
Publication of JP2007144221A publication Critical patent/JP2007144221A/ja
Application granted granted Critical
Publication of JP4110328B2 publication Critical patent/JP4110328B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Pinball Game Machines (AREA)

Description

本発明は、遊技機に関する。
従来、遊技機を制御するための制御用プログラムはROMに格納されており、CPUは、この制御用プログラムを使用して、遊技機の制御を実行している。つまり、遊技機の動作すなわち遊技内容は制御用プログラム次第といえる。この制御用プログラムを格納するROMは、例えば第三者機関の認証を受けたものを遊技機メーカーが遊技機に組み込んで出荷している。また、監督官庁には、制御用プログラムのマスタプログラムを格納したマスタROMが提出されて、保管されている。
しかし、例えば遊技店に設置されている遊技機のROMに格納されている制御用プログラムを改ざんして、法規(遊技規則)に反する遊技を実行させることも皆無ではなかった。特開平6−165863号公報(特許文献1)には、最初に接続されたROMに記憶されているセキュリティコードのみを記憶し、これと実装されたROMのセキュリティコードとを比較することにより、例えばROMの不正な交換等の有無を判定するセキュリティチェック回路を備える遊技機制御用マイクロコンピュータが開示されている。
ところが、この特許文献1に開示されている技術でも、ROMを不正に交換する際にセキュリティチェック回路または遊技機制御用マイクロコンピュータ全体も新品に交換してしまえば、ROMの交換を検出することはできなかった。従って、特許文献1に開示されている技術でも、制御用プログラムの改ざんを防止するには不十分であった。
このため、遊技機に実装されているROM(実装ROM)に格納されている制御用プログラムを、監督官庁に保管されているマスタROMに格納されているマスタプログラムと比較して、制御用プログラムが適正であるか否かを判定することも時には必要であった。そして、制御用プログラムとマスタプログラムとの比較は、遊技機とは別体の比較装置を使用して、実装ROMおよびマスタROMから、それぞれに格納されているプログラムを読み出して比較する手法によっていた。
上述のように、制御用プログラムの改ざんが可能となるのは、ROMの内容を外部に読み出しできることによる。従って、例えばマスクROMのように外部に読み出しできないROMを使用すれば、制御用プログラムの改ざんは防止できることになる。
しかしながら、単にマスクROM等を採用して制御用プログラムを外部に読み出しできない構成としたのでは、従来の比較装置を使用しての、ROMに格納されている制御用プログラムが正規のものであるか否かの判定もできなくなってしまうので、このような手段も採用できなかった。
結局、従来の技術では、制御用プログラムをマスタプログラムと比較しての適否の判定を可能とした上で制御用プログラムの改ざんを確実に防止することは困難であった。
特開平6−165863号公報
本発明は、制御用プログラムをマスタプログラムと比較しての適否の判定を可能とした
上で制御用プログラムの改ざんを確実に防止することを目的としている。
上記課題を解決するための請求項1記載の遊技機は、
少なくともCPUと、ROMと、RAMと、I/Oポートが1チップ上に集積されたワンチップマイクロコンピュータを有する遊技機制御装置を備えた遊技機であって、
前記ワンチップマイクロコンピュータのROMは、前記遊技機を制御するための制御用プログラムが格納されるゲーム領域と、該制御用プログラムが正規のプログラムであるかを判定するための判定プログラムが格納されるCMP領域とを有し、
前記ワンチップマイクロコンピュータは、前記ワンチップマイクロコンピュータのROMが格納している前記制御用プログラム前記ワンチップマイクロコンピュータの外部に出力するための端子を備えない構成とされ、
前記ワンチップマイクロコンピュータのI/Oポートには、前記判定プログラムに従って行われる前記判定の結果を表示する表示手段が接続されるとともに、前記ワンチップマイクロコンピュータと別で前記遊技機制御装置に設けられるテスト用のI/Oポートがバスラインによって接続され、
前記テスト用のI/Oポートには、マスタプログラムを格納したマスタROMを接続可能なコネクタが接続され、
前記ワンチップマイクロコンピュータのCPUは、前記マスタROMが前記コネクタに接続されている状態で、前記遊技機の電源オンに際しテストモードと判断したときには、該テストモードの処理として前記判定プログラムを実行該判定プログラムに従って、前記マスタプログラムを前記マスタROMから読み込むとともに前記制御用プログラムを前記ワンチップマイクロコンピュータのROMから読み込み、該読み込んだ両プログラムを比較して一致か否かを判定し、該判定の結果が不一致である場合には、前記制御用プログラムに従う制御処理を実行しない
ことを特徴とする。
上記の構成になる請求項1記載の遊技機においては、遊技機制御装置は、少なくともCPUと、ROMと、RAMと、I/Oポートが1チップ上に集積されたワンチップマイクロコンピュータを備えている。
ワンチップマイクロコンピュータのROMは、遊技機を制御するための制御用プログラムが格納されているゲーム領域と、制御用プログラムが正規のプログラムであるかを判定するための判定プログラムが格納されているCMP領域とを有している。ワンチップマイクロコンピュータのI/Oポートには、判定プログラムに従って行われる判定の結果を表示する表示手段が接続されるとともに、ワンチップマイクロコンピュータと別で遊技機制御装置に設けられるテスト用のI/Oポートがバスラインによって接続され、そのテスト用のI/Oポートにはマスタプログラムを格納したマスタROMを接続可能なコネクタが接続されている。
ワンチップマイクロコンピュータのCPUは、マスタROMがコネクタに接続されている状態で、遊技機の電源オンに際しテストモードと判断したときには、テストモードの処理として判定プログラムを実行し、該判定プログラムに従って、マスタプログラムをマスタROMから読み込むとともに制御用プログラムをワンチップマイクロコンピュータのROMから読み込み、読み込んだ両プログラムを比較して一致するか否かを判定する。
表示手段は、この判定の結果を例えばランプの点灯などによって表示するから、制御用プログラムが正規または不正規であることを明瞭に示すことができる。
ワンチップマイクロコンピュータのROMが格納している制御用プログラムをワンチップマイクロコンピュータから外部に読み出してマスタプログラムと比較する必要はなくなるので、ワンチップマイクロコンピュータのROMが格納している制御用プログラムをワンチップマイクロコンピュータの外部に読み出せる構造とする必要もなくなる。よって、ワンチップマイクロコンピュータは、ワンチップマイクロコンピュータのROMが格納している制御用プログラムをワンチップマイクロコンピュータの外部に出力するための端子を備えない構成とされている。ワンチップマイクロコンピュータのROMが格納している制御用プログラムを読み出せない構造であるから、その内容を読み出して改ざんすることもできない。したがって、制御用プログラムをマスタプログラムと比較しての適否の判定は可能でありながら、制御用プログラムの改ざんを確実に防止することができる。
また、ワンチップマイクロコンピュータを備えているので、独立のROMを使用する場合のように、ROMだけを交換することはできない。したがって、遊技機制御装置の改変に対する耐性は高い。
そして、ワンチップマイクロコンピュータのCPUは、マスタプログラムと制御用プログラムとが不一致と判定した場合、すなわち制御用プログラムが不適正であると判定された場合には、制御用プログラムに従う制御処理を実行しないから、遊技機本来の使用ができない状態になってしまい不正防止に有効である。
このように、請求項1記載の遊技機制御装置によれば、制御用プログラムをマスタプログラムと比較しての適否の判定を可能とした上で制御用プログラムの改ざんを確実に防止することができる。
なお、制御用プログラムが不適正であると判定された場合に遊技機の機能を制限する機能制限手段を設けることも不正防止に有効である。遊技機の機能制限としては、CPUが制御用プログラムに従った処理を実行しない等、制御用プログラムの使用自体を禁止する方式や弾球遊技機の発射装置を作動させない等実質的に遊技機本来の使用ができない状態とする方式等が例示される。
遊技機としてはパチンコ遊技機やアレンジボール式遊技機等の弾球遊技機、回胴式遊技機(いわゆるパチスロ)等が例示されるが、これらに限るわけではない。
次に、本発明の具体例を図面を参照して説明する。本例では遊技機として図1に例示される形態の弾球遊技機10を使用しており、遊技機制御装置20は弾球遊技機10の背面側に装着されている。
図2に示すように、遊技機制御装置20は、CPU31、ROM33、RAM35、I/Oポート37等が1チップ上に集積されたワンチップマイクロコンピュータ(以下、マイコンともいう)30を備えている。ROM33は、弾球遊技機10を制御するための制御用プログラムが格納されているゲーム領域33aと制御用プログラムが正規のプログラムであるかを判定するための判定プログラムが格納されているCMP領域33bとの2領域に分割されている。また、マイコン30は、ROM33が格納している内容を外部出力するための端子類を備えていない。つまり、ROM33の内容を外部に読み出すことはできない。
マイコン30のI/Oポート37には、VF、CKR、IN、OUTの各端子が接続されている。VF端子は、テストモードと通常モードとを区別する信号をCPU31に入力するための端子であり、通常モードでは、プルアップにより、破線で示されるように5V電源に接続され、テストモードではプルダウンによって接地される。
CKR端子には、一対のLED41、44と反転回路45とを有するチェッカー40が接続されている。なお、チェッカー40はCKR端子に着脱自在で、後に述べるテスト時以外はCKR端子から取り外されるのが普通である。IN端子には入力回路50が接続されている。この入力回路50は、弾球遊技機10の各所に設置されているセンサ、スイッチ等(いずれも図示略)からの信号をCPU31に入力するための回路であり、CPU31は、これらの入力信号によって弾球遊技機10の各部の状態を認識することができる。
OUT端子には、出力回路60が接続されている。この出力回路60は、弾球遊技機10の各所に設置されているモータ、ソレノイド等(いずれも図示略)の駆動部品に対する駆動信号や発射装置、入賞装置等(いずれも図示略)に対する制御信号を出力するための回路であり、CPU31は、これらの駆動信号や制御信号によって弾球遊技機10の各部の動作を制御できる。
I/Oポート37には、バスライン70を介してテスト用のI/Oポート80が接続されている。このI/Oポート80に接続されているコネクタ90は、マスタROM100を接続、取り外し可能である。そして、このコネクタ90にマスタROM100が接続された際には、CPU31はマスタROM100に格納されているマスタプログラムを読み込むことができる。
なお、ROM33のゲーム領域33aに格納されている制御用プログラムは、マスタROM100(またはその複製)に格納されているマスタプログラムをコピーしたものである。次に、この遊技機制御装置20の動作について、図3を参照して説明する。なお、CPU31にテストモードを実行させる場合には、予めマスタROM100をコネクタ90に接続、チェッカー40をCKR端子に接続し、VF端子をプルダウンしておく。
図3に示すように、マイコン30のCPU31は、電源が入れられるかリセットされると、VF端子の信号レベルに基づいて通常モードかテストモードかを判断する(ステップ110)。通常モードであれば、CPU31は、ROM33のゲーム領域33aに格納されている制御用プログラムに従って弾球遊技機10を制御する(ステップ120)。弾球遊技機10は、この制御に従って遊技を実行する。なお、この通常モードにおける制御および弾球遊技機10の動作は従来技術に従っているので、詳細の説明は省略する。
テストモードであれば、CPU31はROM33のCMP領域33bに格納されている判定プログラムに従って、以下の処理を実行する。まず、CPU31は、コネクタ90に接続されたマスタROM100に格納されているマスタプログラムを読み込む(ステップ130)。続いて、CPU31は、ROM33のゲーム領域33aに格納されている制御用プログラムを読み込む(ステップ140)。
次に、CPU31は、読み込んだマスタプログラムと制御用プログラムとを比較して、両プログラムが一致しているかを判定する(ステップ150)。両プログラムが一致していれば、CPU31はCKR端子の出力レベルをハイレベルとする(ステップ160)。この結果、チェッカー40のLED41が点灯する。LED41の点灯により、両プログラムが一致していることが外部に表示される。
一方、両プログラムが一致していなければ、CPU31は、CKR端子の出力レベルをローレベルとする(ステップ170)。この結果、チェッカー40のLED44が点灯する。LED44の点灯により、両プログラムが一致していないことが外部に表示される。
続いて、CPU31は、遊技機制御装置20または弾球遊技機10の機能を制限する。この機能制限としては、CPU31が制御用プログラムに従う制御処理を実行しない、弾球遊技機10の発射装置を作動させない、図柄表示装置を作動させない等、弾球遊技機10が本来の機能を発揮できない状態とすることが例示される。
これは、制御用プログラムがマスタプログラムと一致しないならば、その制御用プログラムは、マスタプログラムのコピーではないこと、すなわち不正規のプログラムであると言えるからである。そして、このような不正規のプログラムに従って遊技機を稼働させることは、法規に違反しているからである。
このように、本例の遊技機制御装置20によれば、ROM33に格納されている制御用プログラムが正規のものであるか否かを判定できる。なお、本例のマイコン30は、その構造により、ROM33に格納している制御用プログラムが読み出されることはない。従って、例えば制御用プログラムの内容を知ったうえで、正規の制御用プログラムと類似す
るゲーム内容でありながら、規程以上に大当たりが連続する等の不正規の制御用プログラムを構築することはできない。このため、正規のROM33を搭載するマイコン30を不正規のROMを搭載したマイコンと取り替える等の不正はできない。
以上、具体例に従って、本発明の実施の形態について説明したが、本発明はこのような具体例に限定されるものではなく、本発明の要旨を逸脱しない範囲でさまざまに実施できることは言うまでもない。
例えば、上記の例でステップ160の処理の後、ステップ120に進んで通常の遊技制御を実行する構成とすることもできる。
具体例の遊技機制御装置が装着される弾球遊技機の正面図である。 具体例の遊技機制御装置の構成を示すブロック図である。 具体例の遊技機制御装置においてCPUが実行する処理のフローチャートである。
符号の説明
10・・・弾球遊技機(遊技機)、20・・・遊技機制御装置、30・・・ワンチップマイクロコンピュータ、31・・・CPU、33・・・ROM、33a・・・ゲーム領域、33b・・・CMP領域、35・・・RAM、37・・・I/Oポート、40・・・チェッカー、41、44・・・LED、45・・・反転回路、50・・・入力回路、60・・・出力回路、70・・・バスライン、80・・・I/Oポート、90・・・コネクタ、100・・・マスタROM。

Claims (1)

  1. 少なくともCPUと、ROMと、RAMと、I/Oポートが1チップ上に集積されたワンチップマイクロコンピュータを有する遊技機制御装置を備えた遊技機であって、
    前記ワンチップマイクロコンピュータのROMは、前記遊技機を制御するための制御用プログラムが格納されるゲーム領域と、該制御用プログラムが正規のプログラムであるかを判定するための判定プログラムが格納されるCMP領域とを有し、
    前記ワンチップマイクロコンピュータは、前記ワンチップマイクロコンピュータのROMが格納している前記制御用プログラム前記ワンチップマイクロコンピュータの外部に出力するための端子を備えない構成とされ、
    前記ワンチップマイクロコンピュータのI/Oポートには、前記判定プログラムに従って行われる前記判定の結果を表示する表示手段が接続されるとともに、前記ワンチップマイクロコンピュータと別で前記遊技機制御装置に設けられるテスト用のI/Oポートがバスラインによって接続され、
    前記テスト用のI/Oポートには、マスタプログラムを格納したマスタROMを接続可能なコネクタが接続され、
    前記ワンチップマイクロコンピュータのCPUは、前記マスタROMが前記コネクタに接続されている状態で、前記遊技機の電源オンに際しテストモードと判断したときには、該テストモードの処理として前記判定プログラムを実行該判定プログラムに従って、前記マスタプログラムを前記マスタROMから読み込むとともに前記制御用プログラムを前記ワンチップマイクロコンピュータのROMから読み込み、該読み込んだ両プログラムを比較して一致か否かを判定し、該判定の結果が不一致である場合には、前記制御用プログラムに従う制御処理を実行しない
    ことを特徴とする遊技機。
JP2007062150A 2007-03-12 2007-03-12 遊技機 Expired - Fee Related JP4110328B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007062150A JP4110328B2 (ja) 2007-03-12 2007-03-12 遊技機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007062150A JP4110328B2 (ja) 2007-03-12 2007-03-12 遊技機

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP17337695A Division JP4110298B2 (ja) 1995-07-10 1995-07-10 遊技機

Publications (2)

Publication Number Publication Date
JP2007144221A JP2007144221A (ja) 2007-06-14
JP4110328B2 true JP4110328B2 (ja) 2008-07-02

Family

ID=38206271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007062150A Expired - Fee Related JP4110328B2 (ja) 2007-03-12 2007-03-12 遊技機

Country Status (1)

Country Link
JP (1) JP4110328B2 (ja)

Also Published As

Publication number Publication date
JP2007144221A (ja) 2007-06-14

Similar Documents

Publication Publication Date Title
JP6905483B2 (ja) 遊技機
AU2004203230B2 (en) Secured verification of configuration data for field programmable gate array devices
JP4942732B2 (ja) 遊技機
JP5144204B2 (ja) 遊技機用セキュリティチップ及び遊技機用照合機
JP2009005771A (ja) 遊技機制御用マイクロコンピュータ、照合装置、遊技機および遊技機の不正発見方法
JP2011172995A (ja) 遊技機
JP2016221046A (ja) 回胴式遊技機
JP4110298B2 (ja) 遊技機
JP2011098149A (ja) 遊技機および台間機
JP4110327B2 (ja) 遊技機
JP4110328B2 (ja) 遊技機
JP4110317B2 (ja) 遊技機
JP4881921B2 (ja) 遊技機および遊技制御プログラム、並びに遊技制御方法
JP2004222956A (ja) 遊技機
JPH1024148A (ja) チップ照合器
JP2006141754A (ja) 遊技機及び遊技機検査システム
JP5202688B2 (ja) 遊技機および電子機器の認証方法
JP6980840B2 (ja) 遊技機
JP2011172824A (ja) 遊技機
JP3118955B2 (ja) 遊技機器制御装置
JP4008969B2 (ja) 遊技機制御用チップの照合装置
JP4881932B2 (ja) 遊技機およびアクセス制御プログラム、並びに遊技制御方法
JP3581331B2 (ja) 遊技機制御用マイクロコンピュータチップ
JP5377681B2 (ja) 遊技機及び電子機器の認証方法
JP5309300B2 (ja) 遊技機

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070409

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070413

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20070413

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20070530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080324

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140418

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140418

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees