JP4103408B2 - Discharge lamp lighting device - Google Patents

Discharge lamp lighting device Download PDF

Info

Publication number
JP4103408B2
JP4103408B2 JP2002047488A JP2002047488A JP4103408B2 JP 4103408 B2 JP4103408 B2 JP 4103408B2 JP 2002047488 A JP2002047488 A JP 2002047488A JP 2002047488 A JP2002047488 A JP 2002047488A JP 4103408 B2 JP4103408 B2 JP 4103408B2
Authority
JP
Japan
Prior art keywords
voltage
discharge lamp
capacitor
circuit
filament
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002047488A
Other languages
Japanese (ja)
Other versions
JP2003249390A (en
Inventor
敏也 神舎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2002047488A priority Critical patent/JP4103408B2/en
Publication of JP2003249390A publication Critical patent/JP2003249390A/en
Application granted granted Critical
Publication of JP4103408B2 publication Critical patent/JP4103408B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Circuit Arrangements For Discharge Lamps (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は放電灯をインバータ回路により高周波点灯させる放電灯点灯装置に関するものである。
【0002】
【従来の技術】
(従来例1)
第1の従来例を図14に示す。以下、その回路構成について説明する。直流電源Eにはスイッチング素子Q1,Q2の直列回路が接続されている。スイッチング素子Q1,Q2の接続点は、直流カット用コンデンサC0、共振用(限流用)インダクタL1を介して放電灯laのフィラメントAの電源側端子に接続されている。放電灯laのフィラメントBの電源側端子は直流電源Eの低圧側端子(回路グランド)に接続されている。放電灯laのフィラメントAの電源側端子は抵抗R1を介して直流電源Eの高圧側端子に接続されている。放電灯laの両フィラメントA,Bの非電源側端子間には、共振用コンデンサC1が並列接続されている。放電灯laのフィラメントAの非電源側端子と直流電源Eの低圧側端子(回路グランド)との間には、抵抗R2とツェナーダイオードZD1の直列回路が接続されている。ツェナーダイオードZD1にはダイオードD1を介してコンデンサC4と抵抗R5の並列回路が接続されている。これにより、直流電源Eより、抵抗R1、放電灯laのフィラメントA、抵抗R2、ダイオードD1を介して、コンデンサC4を充電する直流電流ループが形成される。コンデンサC4の電位Vkは制御回路部Sに入力されて、基準電位Vrefと比較される。
【0003】
以下、回路動作について説明する。制御回路部Sは、インバータ回路の起動前に、コンデンサC4の電位VkによりフィラメントAが装着されているかどうかを判断する。フィラメントAが装着されている場合は、直流電源Eから上述の直流電流ループを介してコンデンサC4が充電される。コンデンサC4の電位Vkは、抵抗R1,R2,R5とコンデンサC4の時定数で所定の分圧比の電圧まで上昇し、それが制御回路部Sに設けられた比較器CPの基準電位Vrefを上回ることで、インバータ回路が動作開始する。
【0004】
インバータ回路は、制御回路部Sからスイッチング素子Q1,Q2への駆動信号により、スイッチング素子Q1,Q2が交互にオンオフ動作し、インダクタL1、コンデンサC1、放電灯laからなる共振負荷回路に矩形波状の高周波電圧を印加し、放電灯laを正弦波状の高周波で点灯させるものである。
【0005】
フィラメントAが装着されていない場合は、フィラメントAがオープンとなっているため、直流電源EからのコンデンサC4への充電は遮断され、コンデンサC4の電位Vkが上昇しない。これにより、コンデンサC4の電位Vkが制御回路部Sに設けられた比較器CPの基準電位Vrefを下回ることでインバータ回路は停止する。この従来例では、フィラメントBの装着有無の検出回路は、本発明とは直接関係が無いので省略している。
【0006】
コンデンサC4の電位Vkが制御回路部Sに設けられた比較器CPの基準電位Vrefを上回り、インバータ回路が動作開始すると、放電灯laが点灯し、抵抗R1,R2,R5の分圧比が変動する。具体的には、放電灯laが点灯前にはインピーダンスが無限大であったのに対して、放電灯laが点灯することでインピーダンスが大きく低下する。通常、抵抗R1,R2,R5の抵抗値は抵抗での消費電力を極力を抑えるため、また、インバータ回路の回路電流の回り込みを抑えるために、数百KΩ〜数MΩで構成される。このことから、放電灯laが点灯する前と後では大幅に抵抗分圧比が変動する。放電灯laが点灯した場合は、インピーダンスは負荷の定格によって変動はあるものの、おおむね数百Ω〜数KΩのオーダーであるため、無負荷検出回路の直流成分はほとんど、抵抗R1に印加され、抵抗R5の印加分は大幅に低下する。
【0007】
しかし、放電灯laが点灯した場合は、放電灯laの両端には正弦波状の高周波電圧が発生し、無負荷検出回路の抵抗R2とダイオードD1の接続点には、放電灯laの高周波電圧を半波整流した電圧のピーク値をツェナーダイオードZD1でクランプされた電圧V1が発生する。この電圧V1をダイオードD1で整流し、コンデンサC4、抵抗R5で平滑された電圧がコンデンサC4の電位Vkとなる。つまり、放電灯laが点灯した後は、コンデンサC4の電位Vkには、僅かではあるが、直流電源Eからの抵抗R1,R2,R5、放電灯laのインピーダンス分の分圧による直流電圧と、上述の交流電圧が重畳されて、その結果、コンデンサC4の電位Vkを基準電位Vref以上確保している。
【0008】
この一連の動作波形を図15に記載する。図中、VQ2(GS)はスイッチング素子Q2のゲート・ソース間電圧、V1は抵抗R2とツェナーダイオードZD1の接続点の電圧、Vlaは放電灯laの両端電圧、VkはコンデンサC4の電位、Vrefは比較器CPの基準電位である。
【0009】
放電灯laが点灯中に放電灯負荷を外すとフィラメントAが外れるから、直流電源Eからの直流電流は遮断され、また、放電灯la両端の高周波電圧は、コンデンサC1が外れることにより、発生しなくなる。これにより、コンデンサC4の電位Vkが低下し、基準電位Vrefを下回り、インバータ回路の発振が停止する。
以上のような動作により、起動時は直流電流ループの有無でフィラメントの有無を判断し、点灯時は、高周波電圧と直流電圧の重畳された電圧の有無により、フィラメントの有無を判断していた。
【0010】
ところが、放電灯laが点灯中に、フィラメントAもしくはBがエミレス(熱電子放出不良)となった場合、放電灯laの高周波電流の流れが不均衡になり、放電灯laには半波放電現象が発生し、放電灯laには高周波電圧に直流電圧が重畳された電圧が発生する。このときの動作波形を図16に示す。図中、VQ2(GS)はスイッチング素子Q2のゲート・ソース間電圧、V1は抵抗R2とツェナーダイオードZD1の接続点の電圧、Vlaは放電灯laの両端電圧、VkはコンデンサC4の電位、Vrefは比較器CPの基準電位である。
【0011】
このとき、フィラメントAがフィラメントBより直流的に高電位となる向きに半波放電が発生した場合、放電灯laの直流電圧成分が、抵抗R2,R5に印加されるため、コンデンサC4の電位Vkが上昇しようとする。しかし、ツェナーダイオードZD1があることから、コンデンサC4の電位Vkはツェナー電圧以上には上昇しない。
【0012】
一方、フィラメントBがフィラメントAより直流的に高電位となる向きに半波放電が発生した場合、放電灯laの直流電圧成分が、抵抗R2、ツェナーダイオードZD1に印加され、ツェナーダイオードZD1が順方向にオンする割合が増加し、抵抗R2とダイオードD1の接続点の電圧V1は、コンデンサC4を充電する方向の電圧が低下する。このとき、コンデンサC4の充電電荷の供給電圧が著しく低下し、コンデンサC4の電位Vkは低下する。また、半波放電の不均衡度合いは、非常に不安定であり、コンデンサC4の電荷充電方向の電位が無くなる場合もある。
【0013】
このような場合、コンデンサC4の電位Vkが低下し、基準電位Vrefを下回ると、放電灯laが装着状態にあるにも関わらず、フィラメントが外れたと誤検知し、インバータ回路が一旦発振停止し、停止した後、直流電源EからコンデンサC4が充電され、再起動する。そして、また半波放電する負荷でインバータ回路が発振し、上述のような誤検知を再度行なう。このように、インバータ回路が起動し、停止するサイクルを繰り返す問題があった。また、この繰り返す際の停止時間もコンデンサC4、抵抗R5の時定数により決まるが、停止時間が短いため、この点滅のサイクルが速く、回路に大きなストレスを印加する問題があった。
【0014】
そこで、上述のような、放電灯laの半波放電が生じた際に、無負荷検出回路の誤検知を防止するために、コンデンサC4、抵抗R5の時定数を大きくし、コンデンサC4の電位Vkの低下度合いを遅くする対策が用いられてきた。しかし、このような対策を用いた場合、放電灯laの半波放電時の誤検知をある程度抑えることは可能になるものの、放電灯laを点灯中に取り外した場合、抵抗R2とダイオードD1の接続点の電圧V1は、放電灯laを取り外した瞬間に無くなるのに、コンデンサC4の電位Vkの低下が遅いため、スイッチング素子Q1,Q2の発振は継続され、コンデンサC4の電位Vkが基準電位Vrefを下回るまでのスイッチング素子Q1,Q2の残留発振時間が長くなり、その間に、インダクタL1と他の線間等に発生する寄生容量成分・浮遊容量成分との共振動作を行なう時間が長くなるため、回路に大きなストレスを印加する問題があった。
【0015】
(従来例2)
第2の従来例を図17に示す。以下、その回路構成について説明する。直流電源Eにはスイッチング素子Q1,Q2の直列回路が接続されている。スイッチング素子Q1,Q2の接続点は、直流カット用コンデンサC0、共振用(限流用)インダクタL1を介して放電灯laのフィラメントAの電源側端子に接続されている。放電灯laのフィラメントBの電源側端子は直流電源Eの低圧側端子(回路グランド)に接続されている。放電灯laのフィラメントAの電源側端子は抵抗R1を介して直流電源Eの高圧側端子に接続されている。放電灯laの両フィラメントA,Bの非電源側端子間には、共振用コンデンサC1が並列接続されている。放電灯laのフィラメントAの非電源側端子と直流電源Eの低圧側端子(回路グランド)との間には、抵抗R2とダイオードD1を介してコンデンサC2と抵抗R3の並列回路が接続されている。これにより、直流電源Eより、抵抗R1、放電灯laのフィラメントA、抵抗R2、ダイオードD1を介して、コンデンサC2を充電する直流電流ループが形成される。コンデンサC2の電位Vkは制御回路部Sに入力されて、基準電位Vrefと比較される。
【0016】
以下、回路動作について説明する。制御回路部Sは、インバータ回路の起動前に、コンデンサC2の電位VkによりフィラメントAが装着されているかどうかを判断する。フィラメントAが装着されている場合は、直流電源Eから上述の直流電流ループを介してコンデンサC2が充電される。コンデンサC2の電位Vkは、抵抗R1,R2,R3とコンデンサC2の時定数で所定の分圧比の電圧まで上昇し、それが制御回路部Sに設けられた比較器CPの基準電位Vrefを上回ることで、インバータ回路が動作開始する。
【0017】
インバータ回路は、制御回路部Sからスイッチング素子Q1,Q2への駆動信号により、スイッチング素子Q1,Q2が交互にオンオフ動作し、インダクタL1、コンデンサC1、放電灯laからなる共振負荷回路に矩形波状の高周波電圧を印加し、放電灯laを正弦波状の高周波で点灯させるものである。
【0018】
フィラメントAが装着されていない場合は、フィラメントAがオープンとなっているため、直流電源EからのコンデンサC2への充電は遮断され、コンデンサC2の電位Vkが上昇しない。これにより、コンデンサC2の電位Vkが制御回路部Sに設けられた比較器CPの基準電位Vrefを下回ることでインバータ回路は停止する。この従来例では、フィラメントBの装着有無の検出回路は、本発明とは直接関係が無いので省略している。
【0019】
コンデンサC2の電位Vkが制御回路部Sに設けられた比較器CPの基準電位Vrefを上回り、インバータ回路が動作開始すると、放電灯laが点灯し、抵抗R1,R2,R3の分圧比が変動する。具体的には、放電灯laが点灯前にはインピーダンスが無限大であったのに対して、放電灯laが点灯することでインピーダンスが大きく低下する。通常、抵抗R1,R2,R3の抵抗値は抵抗での消費電力を極力を抑えるため、また、インバータ回路の回路電流の回り込みを抑えるために、数百KΩ〜数MΩで構成される。このことから、放電灯laが点灯する前と後では大幅に抵抗分圧比が変動する。放電灯laが点灯した場合は、インピーダンスは負荷の定格によって変動はあるものの、おおむね数百Ω〜数KΩのオーダーであるため、無負荷検出回路の直流成分はほとんど抵抗R1に印加され、抵抗R3の印加分は大幅に低下する。
【0020】
しかし、放電灯laが点灯した場合は、放電灯laの両端には正弦波状の高周波電圧が発生し、無負荷検出回路のコンデンサC2には、放電灯laの高周波電圧をダイオードD1で半波整流し、抵抗R2,R3で分圧し、コンデンサC2により平滑した電位Vkが発生する。つまり、放電灯laが点灯した後は、コンデンサC2の電位Vkには、僅かではあるが、直流電源Eからの抵抗R1,R2,R3、放電灯laのインピーダンス分の分圧による直流電圧と、上述の交流電圧を整流平滑した電圧が重畳されて、その結果、コンデンサC2の電位Vkを基準電位Vref以上確保している。
【0021】
放電灯laが点灯中に放電灯負荷を外すとフィラメントAが外れるから、直流電源Eからの直流電流は遮断され、また、放電灯la両端の高周波電圧は、コンデンサC1が外れることにより、発生しなくなる。これにより、コンデンサC2の電位Vkが低下し、基準電位Vrefを下回り、インバータ回路の発振が停止する。
【0022】
以上のような動作により、起動時は直流電流ループの有無でフィラメントの有無を判断し、点灯時は、高周波電圧と直流電圧の重畳された電圧の有無により、フィラメントの有無を判断していた。
【0023】
本従来例においても、従来例1と同様の問題が発生する。すなわち、放電灯laが点灯中に、フィラメントAもしくはBがエミレス(熱電子放出不良)となった場合、放電灯laの高周波電流の流れが不均衡になり、放電灯laに半波放電現象が発生して、高周波電圧に直流電圧が重畳された電圧が放電灯laに発生する。このとき、フィラメントAがフィラメントBより直流的に高電位となる向きに半波放電が発生した場合、放電灯laの直流電圧成分が、抵抗R2、R3に印加されるため、コンデンサC2の電位Vkが上昇する。一方、フィラメントBがフィラメントAより直流的に高電位となる向きに半波放電が発生した場合、放電灯laの直流電圧成分が、抵抗R2,R3に印加され、ダイオードD1が順方向にオンする割合が低下し、コンデンサC2を充電する方向の電圧が低下する。このとき、コンデンサC2の電荷の供給電圧が著しく低下し、コンデンサC2の電位Vkは低下する。また、半波放電の不均衡度合いは、非常に不安定であり、コンデンサC2の電荷充電方向の電位が無くなる場合もある。
【0024】
このような時、コンデンサC2の電位Vkが低下し、基準電位Vrefを下回ると、放電灯laが装着状態にあるにも関わらす、フィラメントが外れたと誤検知し、インバータ回路が一旦発振停止し、停止した後、直流電源EからコンデンサC2が充電され、再起動する。そして、また半波放電する負荷でインバータ回路が発振し、上述のような誤検知を再度行なう。このように、インバータ回路が起動し、停止するサイクルを繰り返す問題があった。また、この繰り返す際の停止時間もコンデンサC2、抵抗R3の時定数により決まるが、停止時間が短いため、この点滅のサイクルが速く、回路に大きなストレスを印加する問題があった。
【0025】
そこで、上述のような放電灯laの半波放電が生じた際に、無負荷検出回路の誤検知を防止するため、コンデンサC2、抵抗R3の時定数を大きくし、コンデンサC2の電位Vkの低下度合いを遅くする手段が用いられてきた。しかし、このような対策を用いた場合、放電灯laの半波放電時の誤検知をある程度抑えることは可能になるものの、放電灯laを点灯中に取り外した場合、コンデンサC2の電位Vkの低下が遅いため、スイッチング素子Q1,Q2の発振は継続され、コンデンサC2の電位Vkが基準電位Vrefを下回るまでのスイッチング素子Q1,Q2の残留発振時間が長くなり、その間に、インダクタL1と他の線間等に発生する寄生容量成分・浮遊容量成分との共振動作を行なう時間が長くなるため、回路に大きなストレスを印加する問題があった。
【0026】
(従来例3)
第3の従来例を図18に示す。本従来例は、特開平1−3995号の代表例を示したものであり、以下、その回路構成について説明する。直流電源Eにはスイッチング素子Q1,Q2の直列回路が接続されている。スイッチング素子Q1,Q2の接続点は、直流カット用コンデンサC0、共振用(限流用)インダクタL1を介して放電灯laのフィラメントAの電源側端子に接続されている。放電灯laのフィラメントBの電源側端子は直流電源Eの低圧側端子(回路グランド)に接続されている。放電灯laの両フィラメントA,Bの非電源側端子間には、共振用コンデンサC1が並列接続されている。放電灯laのフィラメントAの非電源側端子と直流電源Eの低圧側端子(回路グランド)との間には、抵抗R2,R3の直列回路が接続されている。抵抗R2,R3の接続点にはコンデンサC2の一端が接続されており、コンデンサC2の他端はダイオードD1を介して回路グランドに接続されている。コンデンサC2とダイオードD1の接続点と回路グランドの間にはダイオードD2を介してコンデンサC3と抵抗R4の並列回路が接続されている。コンデンサC3の電位Vkは制御回路部Sに入力されて、基準電位Vrefと比較される。
【0027】
抵抗R2〜R4、ダイオードD1,D2及びコンデンサC2,C3よりなるエミレス検出回路は、放電灯laの両端電圧の正のピーク値と負のピーク値の差電圧を分圧した直流電圧Vkを作成する。放電灯laのフィラメントBがフィラメントAよりも高電位となる負の半サイクルでは、放電灯laで発生する正弦波状の高周波電圧を抵抗R2,R3により分圧した電圧のピーク値がダイオードD1を介してコンデンサC2に充電される。次に、放電灯laのフィラメントAがフィラメントBよりも高電位となる正の半サイクルでは、放電灯laで発生する正弦波状の高周波電圧を抵抗R2,R3により分圧した電圧のピーク値がコンデンサC2の電圧と加算されて、ダイオードD2を介してコンデンサC3に充電される。
【0028】
図19はエミレス検出回路の動作説明図である。同図(a)は放電灯laの両端電圧を抵抗R2,R3により分圧した電圧V1であり、正弦波状の高周波電圧となっている。図中、e1は正のピーク値、−e1は負のピーク値を意味する。同図(b)はコンデンサC3の電荷充電のための電圧Vk’であり、この電圧Vk’をダイオードD2で整流した電圧がコンデンサC3の電位Vk=e1−(−e1)=2・e1となる。
【0029】
これにより放電灯laの両端電圧の正のピーク値と負のピーク値の差電圧を抵抗R2,R3により分圧した電圧がコンデンサC3に充電されることになる。インバータの制御回路部Sには、比較器CPが設けられており、エミレス検出回路のコンデンサC3の電位Vkが基準電位Vrefよりも高ければ放電灯laはエミレス状態と判断し、基準電位Vref以下であれば放電灯laは正常状態と判断する。放電灯laがエミレス状態と判断した場合、インバータの回路ストレスを低下させるために、発振を停止させたり、十分な停止区間を設けて間欠発振させる制御を行なう。本従来例では、エミレスによる半波放電が発生しても、その極性にとらわれず、放電灯laに発生する純粋な交流成分のみを抽出することが可能であり、交流成分の振幅変化を見るには有効な手段と言える。
【0030】
ところが、放電灯laがエミレス状態となった場合でも、放電灯laの両端電圧は必ずしも交流成分が上昇するとは限らず、交流成分の上昇が少なく、直流成分の上昇だけが大きい場合があり、この場合、コンデンサC3の電位Vkでは、放電灯laがエミレス状態と判断することは困難になる。特に、放電灯laの温度が高くなる程、もしくは放電灯laの温度が低くなるほど、通常点灯時の交流電圧は低下する(図20参照)。エミレス状態でも上述と同様であり、放電灯laの両端電圧の交流成分は、高温時・低温時には低下する。したがって、高温時・低温時では、本従来例はエミレス検出が困難になる。つまり、エミレス検出が働かず、回路に大きなストレスが印加されてしまう問題があった。
【0031】
【発明が解決しようとする課題】
本発明は上述のような点に鑑みてなされたものであり、その目的とするところは、放電灯負荷のフィラメント有無を検出する無負荷検出回路において、負荷の如何なる状態変化においても精度良く比較的安価な回路構成にて検出できる構成を提供することにある。
【0032】
【課題を解決するための手段】
請求項1の放電灯点灯装置にあっては、上記の課題を解決するために、図1に示すように、直流電源Eを高周波に変換し、LC共振回路を介して放電灯負荷laに高周波電力を供給するインバータ回路と、放電灯負荷laのフィラメントの一端に印加される電圧により第1のダイオードD1を介して充電されるコンデンサC4を備え該コンデンサC4の充電電圧Vkによりフィラメントの有無を判別する無負荷検出回路と、無負荷検出回路のコンデンサC4の充電電圧Vkが基準電圧Vrefを下回るとインバータ回路の発振を停止すると共に該コンデンサC4の充電電圧Vkが基準電圧Vrefを上回るとインバータ回路の発振を開始する制御部とを備え、前記無負荷検出回路のコンデンサC4は、インバータ回路が発振を開始する前は、前記直流電源Eから放電灯負荷laのフィラメントを介して供給される直流電圧により前記第1のダイオードD1を介して基準電圧Vrefを上回るまで充電され、インバータ回路が発振を開始した後は、放電灯負荷laが半波放電でなく且つフィラメントが接続されているときは、放電灯負荷laのフィラメントの前記一端に印加される電圧により前記第1のダイオードD1を介して又はインバータ回路で発生する高周波電圧から第2のダイオードD2を介して充電されることにより該コンデンサC4の充電電圧Vkが基準電圧Vref以上に維持されており、インバータ回路が発振を開始した後、フィラメントが外れたときは、前記第1及び第2のダイオードD1,D2を介するコンデンサC4の充電電流が無くなるか又は低下することで前記コンデンサC4の充電電圧Vkが基準電圧Vrefを下回るように構成されており、放電灯負荷laの半波放電時であって、その半波放電の極性が前記第1のダイオードD1を介する前記コンデンサC4の充電電圧Vrefを低下させるような極性であるときには、放電灯負荷laのフィラメントが接続されているときにインバータ回路で発生する高周波電圧から第2のダイオードD2を介して前記コンデンサC4に充電電流を供給することで前記コンデンサC4の充電電圧Vkが基準電圧Vref以上に維持されるように構成したことを特徴とするものである。
【0033】
ここで、インバータ回路で発生する高周波電圧を無負荷検出回路に入力する構成としては、放電灯負荷に発生した高周波交流電圧の正のピーク値と負のピーク値の振幅差を平滑して入力する構成(請求項3)、放電灯負荷に発生した高周波交流電圧の交流成分の一方の極性のピーク電圧を平滑して無負荷検出回路に入力する構成(請求項4)、共振回路のインダクタに発生した高周波交流電圧の一方の極性のピーク電圧を平滑して無負荷検出回路に入力する構成(請求項5)、共振回路のインダクタに発生した高周波交流電圧の交流成分の正のピーク値と負のピーク値の振幅差を平滑して無負荷検出回路に入力する構成(請求項6)、インバータ回路の回路電流を電圧に変換して、無負荷検出回路に入力する構成(請求項7)のいずれを採用しても良い
【0034】
上記いずれの場合においても、制御部は、放電灯負荷の半波放電時にはインバータ回路の発振を一旦停止させる機能を有していても良い(請求項2)。インバータ回路の発振を一旦停止させる機能とは、インバータ回路の発振を一旦停止させ、所定の周期でインバータ回路を間欠的に発振させる機能、もしくは、所定の周期で所定の回数を間欠発振した後、発振停止させる機能、もしくは、発振停止を維持する機能等を含むものとする。
【0035】
【発明の実施の形態】
(実施形態1)
第1の実施形態の回路図を図1に示す。以下、その回路構成について説明する。直流電源Eにはスイッチング素子Q1,Q2の直列回路が接続されている。スイッチング素子Q1,Q2の接続点は、直流カット用コンデンサC0、共振用(限流用)インダクタL1を介して放電灯laのフィラメントAの電源側端子に接続されている。放電灯laのフィラメントBの電源側端子は直流電源Eの低圧側端子(回路グランド)に接続されている。放電灯laのフィラメントAの電源側端子は抵抗R1を介して直流電源Eの高圧側端子に接続されている。放電灯laの両フィラメントA,Bの非電源側端子間には、共振用コンデンサC1が並列接続されている。放電灯laのフィラメントAの非電源側端子と直流電源Eの低圧側端子(回路グランド)との間には、抵抗R2を介してコンデンサC2が接続されている。また、抵抗R3,R4の直列回路が接続されている。コンデンサC2には、ダイオードD1を介してコンデンサC4と抵抗R5の並列回路が接続されている。これにより、直流電源Eより、抵抗R1、放電灯laのフィラメントA、抵抗R2、ダイオードD1を介して、コンデンサC4を充電する直流電流ループが形成される。抵抗R3,R4の接続点にはコンデンサC3の一端が接続されており、コンデンサC3の他端はダイオードD3を介して回路グランドに接続されている。コンデンサC3とダイオードD3の接続点と回路グランドの間にはダイオードD2を介してコンデンサC4と抵抗R5の並列回路が接続されている。コンデンサC4の電位Vkは制御回路部Sに入力されて、基準電位Vrefと比較される。
【0036】
抵抗R3〜R5、ダイオードD2,D3及びコンデンサC3,C4よりなるエミレス検出回路は、放電灯laの両端電圧の正のピーク値と負のピーク値の差電圧を分圧した直流電圧Vkを作成する。放電灯laのフィラメントBがフィラメントAよりも高電位となる負の半サイクルでは、放電灯laで発生する正弦波状の高周波電圧を抵抗R3,R4により分圧した電圧のピーク値がダイオードD3を介してコンデンサC3に充電される。次に、放電灯laのフィラメントAがフィラメントBよりも高電位となる正の半サイクルでは、放電灯laで発生する正弦波状の高周波電圧を抵抗R3,R4により分圧した電圧のピーク値がコンデンサC3の電圧と加算されて、ダイオードD2を介してコンデンサC4に充電される。
【0037】
本回路には、2系統の無負荷検出回路が構成されており、インバータの起動前には、直流電源Eから抵抗R1、フィラメントA、抵抗R2を介してコンデンサC2が充電され、このコンデンサC2にダイオードD1を介して並列接続されたコンデンサC4の電位Vkが上昇し、これによりフィラメントAが装着されているかどうかを判断している。フィラメントAが装着されている場合は、コンデンサC4の電位VkはRCの時定数で所定の分圧比からなる電圧まで上昇し、それが制御回路部Sに設けられた比較器CPの基準電位Vrefを上回ることで、インバータ回路が動作開始する。
【0038】
インバータ回路は、制御回路部Sからスイッチング素子Q1,Q2への駆動信号により、スイッチング素子Q1,Q2が交互にオンオフ動作し、インダクタL1、コンデンサC1、放電灯laからなる共振負荷回路に矩形波状の高周波電圧を印加し、放電灯laを正弦波状の高周波で点灯させるものである。
【0039】
フィラメントAが装着されていない場合は、フィラメントAがオープンとなっているため、直流電源EからコンデンサC2への充電は遮断され、したがって、コンデンサC4への充電が遮断されて、コンデンサC4の電位Vkが上昇しない。これにより、コンデンサC4の電位Vkが基準電位Vrefを下回ることでインバータ回路は停止する。なお、本実施形態では、フイラメントBの装着有無の検出回路は、本発明とは直接関係が無いので省略している。
【0040】
コンデンサC4の電位Vkが基準電位Vrefを上回り、インバータ回路が動作開始すると、放電灯laが点灯し、抵抗R1,R2の分圧比が変動する。具体的には、放電灯laが点灯前にインピーダンスが無限大であったのに対して放電灯laが点灯することで、負荷の定格にも左右されるが、インピーダンスが数百Ω〜数KΩに大きく低下する。
【0041】
通常、抵抗R1,R2,R5の抵抗値は抵抗での消費電力を極力抑えるために、また、インバータ回路の回路電流の回り込みを抑えるために、数百KΩ〜数MΩで構成される。このことから、放電灯laが点灯する前と後では大幅に抵抗分圧比が変動する。したがって、直流電源Eからの直流成分は、ほとんど抵抗R1に印加されることになる。これにより無負荷検出回路のコンデンサC2の電位V1は、直流成分はほぼ0Vであり、交流成分もコンデンサC2の交流インピーダンスが抵抗R2に比べ遥かに小さいため、ほぼ0Vである。
【0042】
一方、放電灯laに交流電圧が発生すると、抵抗R3,R4にも交流電圧が発生する。そうすると、抵抗R3,R4の接続点には、抵抗R3,R4で分圧された交流電圧V2が発生する。放電灯laのフィラメントBがフィラメントAよりも高電位となる負の半サイクルでは、交流電圧V2の負のピーク値がダイオードD3を介してコンデンサC3に充電される。次に、放電灯laのフィラメントAがフィラメントBよりも高電位となる正の半サイクルでは、交流電圧V2の正のピーク値がコンデンサC3の電圧と加算されて、ダイオードD2を介してコンデンサC4に充電される。これにより、コンデンサC4には、放電灯laの両端電圧の正のピーク値と負のピーク値の差電圧を分圧した直流電圧Vkが充電される。
【0043】
放電灯laの点灯中、フィラメントAが外れると、直流電源Eからの直流電圧は遮断され、放電灯la両端の高周波電圧は、コンデンサC1が外れることにより共振動作が無くなり、発生しなくなる。これにより、抵抗R3,R4の接続点に発生する高周波電圧V2も無くなるため、コンデンサC4の電位Vkが低下し、制御回路部Sに設けられた比較器CPの基準電位Vrefを下回り、インバータ回路は発振停止する。
【0044】
つまり、インバータ回路の起動前は、直流電源EからコンデンサC4への直流電流ループの有無によりフィラメントAの装着有無を判断し、フィラメントAが装着されていると判断して放電灯laが点灯した場合、コンデンサC4の充電は抵抗R2を介する直流電流ループからではなく、放電灯laに発生する高周波交流電圧により抵抗R3を介して検出電圧Vkを確保する構成となっている。そして、放電灯laが点灯中に外れた場合は、高周波電圧が無くなることにより、放電灯laが外れたと判断する。
【0045】
一方、放電灯laがエミレス状態となり、半波放電が発生し、抵抗R2とコンデンサC2の直列回路よりなる無負荷検出回路の直流電圧印加方向に対して逆極性に直流成分の電圧が発生すると、コンデンサC2には半波放電の直流電圧成分が負方向に印加されることになり、その結果、コンデンサC2には図3のように負方向に充電された電圧V1が印加される。また、抵抗R3,R4の接続点に発生する電圧V2にも同様に図3のように高周波交流に負方向の直流成分が重畳された電圧V2が印加される。しかしながら、コンデンサC4の電位Vkには電圧V2の直流成分を除去した交流成分のピーク−ピーク間電圧が印加される。したがって、コンデンサC4の電位Vkは、放電灯laの半波放電の直流成分の発生に影響されず安定しているので、従来例に示したようなフィラメントが接続されているにも関わらず、放電灯負荷laが外れたと誤検知することがない。
【0046】
上記のような特性を有していることから、コンデンサC4、抵抗R5の時定数の設計幅の自由度が上がるため、放電灯負荷laが点灯中に外れて、コンデンサC4の電位Vkが基準電位Vrefを下回るまでの時間を従来例に比べ短くする設計が容易になる。つまり、負荷外れ検知の応答性が良いため、インバータ回路が完全に発振停止するまでの残留発振時間が短くなるため、回路ストレスを抑えることが可能となる。
以上のように、本実施形態によれば、放電灯負荷laの放電状態の影響を受けずに、無負荷検出を精度良く実現することが出来る。また、検出感度の応答性の良い設計が容易になる。
【0047】
(実施形態2)
第2の実施形態の回路図を図4に示す。以下、その回路構成について説明する。直流電源Eにはスイッチング素子Q1,Q2の直列回路が接続されている。スイッチング素子Q1,Q2の接続点は、直流カット用コンデンサC0、共振用(限流用)インダクタL1を介して放電灯laのフィラメントAの電源側端子に接続されている。放電灯laのフィラメントBの電源側端子は直流電源Eの低圧側端子(回路グランド)に接続されている。放電灯laのフィラメントAの電源側端子は抵抗R1を介して直流電源Eの高圧側端子に接続されている。放電灯laの両フィラメントA,Bの非電源側端子間には、共振用コンデンサC1が並列接続されている。放電灯laのフィラメントAの非電源側端子と直流電源Eの低圧側端子(回路グランド)との間には、抵抗R2,R3を介してコンデンサC2が接続されている。コンデンサC2には、ダイオードD1を介してコンデンサC4と抵抗R5の並列回路が接続されている。これにより、直流電源Eより、抵抗R1、放電灯laのフィラメントA、抵抗R2,R3、ダイオードD1を介して、コンデンサC4を充電する直流電流ループが形成される。抵抗R2,R3の接続点にはコンデンサC3の一端が接続されており、コンデンサC3の他端はダイオードD3を介して回路グランドに接続されている。コンデンサC3とダイオードD3の接続点と回路グランドの間にはダイオードD2を介してコンデンサC4と抵抗R5の並列回路が接続されている。コンデンサC4の電位Vkは制御回路部Sに入力されて、基準電位Vrefと比較される。
【0048】
本実施形態は、実施形態1の回路図より、直流成分の電圧検出経路と、交流成分の電圧検出経路の一部を、一つの直列インピーダンス(抵抗R2,R3)により構成した例であり、起動時の直流成分の電圧検出については、直流電源E、フィラメントA、抵抗R2,R3、コンデンサC2で行い、交流成分の電圧検出については、抵抗R2,R3、コンデンサC2の直列回路における抵抗R2とR3の接続点より検出し、コンデンサC3、ダイオードD2,D3より、コンデンサC4を充電している。無負荷検出回路の動作に関しては、実施形態1と同様である。
本実施形態においても、実施形態1と同様に、放電灯負荷laの放電状態の影響を受けずに、無負荷検出を精度良く実現することが出来る。また、検出感度の応答性の良い設計が容易になる。
【0049】
(実施形態3)
第3の実施形態の回路図を図5に示す。以下、その回路構成について説明する。直流電源Eにはスイッチング素子Q1,Q2の直列回路が接続されている。スイッチング素子Q1,Q2の接続点は、共振用(限流用)インダクタL1を介して放電灯laのフィラメントAの電源側端子に接続されている。放電灯laのフィラメントBの電源側端子は、直流カット用コンデンサC0を介して、直流電源Eの低圧側端子(回路グランド)に接続されている。放電灯laのフィラメントAの非電源側端子は抵抗R1を介して直流電源Eの高圧側端子に接続されている。放電灯laの両フィラメントA,Bの電源側端子間には抵抗R6が並列接続されており、また、非電源側端子間には、共振用コンデンサC1が並列接続されている。放電灯laのフィラメントBの非電源側端子と直流電源Eの低圧側端子(回路グランド)との間には、抵抗R2を介してコンデンサC2が接続されている。コンデンサC2には、ダイオードD1を介してコンデンサC4と抵抗R5の並列回路が接続されている。これにより、直流電源Eより、抵抗R1、放電灯laのフィラメントA、抵抗R6、フィラメントB、抵抗R2、ダイオードD1を介して、コンデンサC4を充電する直流電流ループが形成される。
【0050】
また、放電灯laのフィラメントAの非電源側端子と直流電源Eの低圧側端子(回路グランド)との間には、回路グランドからダイオードD3を介してコンデンサC3が接続されている。コンデンサC3とダイオードD3の接続点と回路グランドの間にはダイオードD2を介してコンデンサC4と抵抗R5の並列回路が接続されている。コンデンサC4の電位Vkは制御回路部Sに入力されて、基準電位Vrefと比較される。
【0051】
本実施形態では、インバータ回路の直流カット用コンデンサC0をグランド側に接続し、起動時の直流電圧による無負荷検出をフィラメントA、Bの両方に挿入した例である。また交流成分の検出は、コンデンサC3、ダイオードD3,D2で構成している。点灯中にフィラメントAもしくはBが外れても、コンデンサC1が共振負荷回路から外れることにより、放電灯laの交流電圧も低下するため、無負荷検出が可能である。
本実施形態の効果は実施形態1,2と同様で、放電灯laの半波放電で発生する直流成分の電圧による無負荷検出電圧の電位低下がないので、無負荷検出を精度良く実現することが出来る。また、検出感度の応答性の良い設計が容易になる。
【0052】
(実施形態4)
第4の実施形態の回路図を図6に示す。以下、その回路構成について説明する。直流電源Eにはスイッチング素子Q1,Q2の直列回路が接続されている。スイッチング素子Q1,Q2の接続点は、直流カット用コンデンサC0を介してリーケージトランスLT1の1次巻線の一端に接続されている。リーケージトランスLT1の1次巻線の他端は直流電源Eの低圧側端子(回路グランド)に接続されている。リーケージトランスLT1の2次巻線の一端は直流カット用コンデンサC0’と抵抗R4の並列回路を介して放電灯laのフィラメントAの電源側端子に接続されている。放電灯laのフィラメントBの電源側端子は、リーケージトランスLT1の2次巻線の他端に接続されている。放電灯laのフィラメントAの非電源側端子は抵抗R1を介して直流電源Eの高圧側端子に接続されている。放電灯laの両フィラメントA,Bの非電源側端子間には、共振用コンデンサC1が並列接続されている。放電灯laのフィラメントBの非電源側端子と直流電源Eの低圧側端子(回路グランド)との間には、抵抗R2,R3を介してコンデンサC2が接続されている。コンデンサC2には、ダイオードD1を介してコンデンサC4と抵抗R5の並列回路が接続されている。これにより、直流電源Eより、抵抗R1、放電灯laのフィラメントA、抵抗R4、リーケージトランスLT1の2次巻線、フィラメントB、抵抗R2,R3、ダイオードD1を介して、コンデンサC4を充電する直流電流ループが形成される。
【0053】
また、抵抗R2,R3の接続点にはコンデンサC3の一端が接続されており、コンデンサC3の他端はダイオードD3を介して回路グランドに接続されている。コンデンサC3とダイオードD3の接続点と回路グランドの間にはダイオードD2を介してコンデンサC4と抵抗R5の並列回路が接続されている。コンデンサC4の電位Vkは制御回路部Sに入力されて、基準電位Vrefと比較される。
【0054】
本実施形態は、インバータ回路の共振負荷回路を、放電灯la、共振用コンデンサC1、リーケージトランスLT1から構成した例である。コンデンサC0’は、コンデンサC0と同様、直流成分カット用コンデンサである。コンデンサC0’に並列接続された抵抗R4はインバータ回路の起動時にフィラメントA,Bの装着の有無を検出するための直流電流を流せる程度の高抵抗であり、これは図3の抵抗R6のようにフィラメントA,Bの電源側端子間に並列接続しても良い。
【0055】
本実施形態では、インバータ回路の発振開始前には、抵抗R1、フィラメントA、抵抗R4、フィラメントB、抵抗R2,R3、ダイオードD1、抵抗R5の経路で直流電流が流れるか否かを検出することで、フィラメントA,Bの装着有無を検出し、また、インバータ回路の発振開始後は、交流電圧による無負荷検出を、抵抗R2,R3の接続点より、コンデンサC3、ダイオードD2,D3、抵抗R5、コンデンサC4により整流平滑した電圧Vkで実現するものである。
【0056】
放電灯laが点灯中の抵抗R2とR3の接続点の電位は、放電灯laで発生する交流電圧と、抵抗R1と抵抗R2,R3、コンデンサC2で発生する電圧との合成電圧が直流電源Eとなるように電圧が発生するので、交流電圧が発生する。点灯中にフィラメントAもしくはBが外れても、コンデンサC1が共振負荷回路から外れることにより、放電灯laの交流電圧も低下するため、無負荷検出が可能である。
本実施形態の効果は実施形態1,2と同様であり、放電灯laの半波放電で発生する直流成分の電圧による、無負荷検出電圧の電位低下が無いので、無負荷検出を精度良く実現することが出来る。また、検出感度の応答性の良い設計が容易になる。
【0057】
(実施形態5)
第5の実施形態の回路図を図7に示す。本実施形態は、第1の実施形態から放電灯負荷を2灯直列式で回路を構成した例であり、直列接続された2灯の放電灯の共通側のフィラメントB,CをインダクタL1の2次巻線から直流カット用のコンデンサC5を介して予熱している。無負荷検出回路の動作は、実施形態1と同様であるため説明を省略する。
本実施形態の効果は実施形態1と同様であり、放電灯laの半波放電で発生する直流成分の電圧による、無負荷検出電圧の電位低下が無いので、無負荷検出を精度良く実現することが出来る。また、検出感度の応答性の良い設計が容易になる。
【0058】
(実施形態6)
第6の実施形態の回路図を図8に示す。以下、その回路構成について説明する。本実施形態は、第1の実施形態(図1)において、抵抗R3,R4の直列回路をインダクタL1の2次巻線出力a,bに接続したものである。本実施形態においても、点灯中にフィラメントAが外れると、コンデンサC1が共振負荷回路から外れるため、放電灯laの交流電圧も低下することにより、インダクタL1の2次巻線出力が低下し、無負荷検出が可能である。また、放電灯laに半波放電が発生しても、コンデンサC4の電位Vkは、インダクタL1の2次巻線電圧から印加される交流電圧のピーク−ピーク間電圧で充電されるので、フィラメントが接続されているにも関わらず、放電灯負荷laが外れたと誤検知することがない。
本実施形態の効果は実施形態1と同様であり、放電灯laの半波放電で発生する直流成分の電圧による、無負荷検出電圧の電位低下が無いので、無負荷検出を精度良く実現することが出来る。また、検出感度の応答性の良い設計が容易になる。
【0059】
(実施形態7)
第7の実施形態の回路図を図9に示す。以下、その回路構成について説明する。直流電源Eにはスイッチング素子Q1,Q2と抵抗Rsの直列回路が接続されている。抵抗Rsはスイッチング素子Q2と回路グランド間に接続されており、スイッチング素子Q2に流れる電流を端子a,b間に生じる電圧として検出可能としている。端子a,b間にはダイオードD3がスイッチング素子Q2の逆並列ダイオードと同じ向きに並列接続されている。したがって、端子a,b間にはスイッチング素子Q2を順方向に流れるスイッチング電流に応じた電圧が検出される。この端子a,b間の電圧は抵抗R3とダイオードD2を介してコンデンサC4と抵抗R5の並列回路に印加され、コンデンサC4にスイッチング電流に応じた電圧Vkを生成させる。
【0060】
スイッチング素子Q1,Q2の接続点は、直流カット用コンデンサC0、共振用(限流用)インダクタL1を介して放電灯laのフィラメントAの電源側端子に接続されている。放電灯laのフィラメントBの電源側端子は直流電源Eの低圧側端子(回路グランド)に接続されている。放電灯laのフィラメントAの電源側端子は抵抗R1を介して直流電源Eの高圧側端子に接続されている。放電灯laの両フィラメントA,Bの非電源側端子間には、共振用コンデンサC1が並列接続されている。放電灯laのフィラメントAの非電源側端子と直流電源Eの低圧側端子(回路グランド)との間には、抵抗R2を介してコンデンサC2が接続されている。コンデンサC2には、ダイオードD1を介してコンデンサC4と抵抗R5の並列回路が接続されている。これにより、直流電源Eより、抵抗R1、放電灯laのフィラメントA、抵抗R2、ダイオードD1を介して、コンデンサC4を充電する直流電流ループが形成される。コンデンサC4の電位Vkは制御回路部Sに入力されて、基準電位Vrefと比較される。
【0061】
本実施形態は、無負荷検出回路の交流成分電圧の検出をスイッチング素子Q2と回路グランド間に挿入した抵抗Rsに発生する電圧で検出する例である。本実施形態においても、フィラメントAが外れると、共振用のコンデンサC1が外れて、抵抗Rsを流れる電流が大きく低下するため、無負荷検出を精度良く実現することが出来る。
【0062】
(実施形態8)
第8の実施形態の回路図を図10に示す。以下、その回路構成について説明する。直流電源Eにはスイッチング素子Q1,Q2の直列回路が接続されている。スイッチング素子Q1,Q2の接続点は、直流カット用コンデンサC0、共振用(限流用)インダクタL1を介して放電灯laのフィラメントAの電源側端子に接続されている。放電灯laのフィラメントBの電源側端子は直流電源Eの低圧側端子(回路グランド)に接続されている。放電灯laのフィラメントAの電源側端子は抵抗R1を介して直流電源Eの高圧側端子に接続されている。放電灯laの両フィラメントA,Bの非電源側端子間には、共振用コンデンサC1が並列接続されている。放電灯laのフィラメントAの非電源側端子と直流電源Eの低圧側端子(回路グランド)との間には、抵抗R2を介してコンデンサC2が接続されている。コンデンサC2には、ダイオードD1を介してコンデンサC4と抵抗R5の並列回路が接続されている。これにより、直流電源Eより、抵抗R1、放電灯laのフィラメントA、抵抗R2、ダイオードD1を介して、コンデンサC4を充電する直流電流ループが形成される。インダクタL1の2次巻線にはダイオードD3を介して抵抗R3,R4の直列回路が接続されている。インダクタL1の2次巻線の一端bは回路グランドに接続されている。抵抗R3,R4の接続点と回路グランドの間にはダイオードD2を介してコンデンサC4と抵抗R5の並列回路が接続されている。コンデンサC4の電位Vkは制御回路部Sに入力されて、基準電位Vrefと比較される。本実施形態は、第6の実施形態(図8)において、バラストチョークL1の2次巻線電圧をダイオードD3により半波整流し、コンデンサC4の電圧Vkを取得した例であり、第6の実施形態と同じ効果が得られる。
【0063】
(実施形態9)
第9の実施形態の回路図を図11に示す。以下、その回路構成について説明する。直流電源Eにはスイッチング素子Q1,Q2の直列回路が接続されている。スイッチング素子Q1,Q2の接続点は、直流カット用コンデンサC0、共振用(限流用)インダクタL1を介して放電灯laのフィラメントAの電源側端子に接続されている。放電灯laのフィラメントBの電源側端子は直流電源Eの低圧側端子(回路グランド)に接続されている。放電灯laのフィラメントAの電源側端子は抵抗R1を介して直流電源Eの高圧側端子に接続されている。放電灯laの両フィラメントA,Bの非電源側端子間には、共振用コンデンサC1が並列接続されている。放電灯laのフィラメントAの非電源側端子と直流電源Eの低圧側端子(回路グランド)との間には、抵抗R2を介してコンデンサC2が接続されている。また、コンデンサC3を介して抵抗R3,R4の直列回路が接続されている。コンデンサC2には、ダイオードD1を介してコンデンサC4と抵抗R5の並列回路が接続されている。これにより、直流電源Eより、抵抗R1、放電灯laのフィラメントA、抵抗R2、ダイオードD1を介して、コンデンサC4を充電する直流電流ループが形成される。一方、抵抗R4にはダイオードD2を介してコンデンサC4と抵抗R5の並列回路が接続されている。コンデンサC4の電位Vkは制御回路部Sに入力されて、基準電位Vrefと比較される。
【0064】
本実施形態では、放電灯laで発生した交流電圧を直流カット用のコンデンサC3を介して抵抗R3,R4の直列回路に印加し、抵抗R3,R4により分圧された交流電圧をダイオードD2により半波整流し、コンデンサC4により平滑することにより検出電圧Vkを得ている例である。本実施形態では、放電灯laが半波放電することで発生する直流電圧成分を直流カット用のコンデンサC3に全て印加しているので、実施形態1と同じように、どの極性で半波放電が発生しても抵抗R4の電位の低下がなく、検出電圧Vkは安定する。また、フィラメントが外れると、共振用のコンデンサC1が外れるので、放電灯laの電圧は低下し、検出電圧Vkは低下し、無負荷検出することが出来る。
本実施形態の効果は実施形態1と同様であり、放電灯負荷の放電状態の影響を受けずに無負荷検出を精度良く実現することが出来る。また、検出感度の応答性の良い設計が容易になる。
【0065】
(実施形態10)
第10の実施形態の回路図を図12に示す。本実施形態では、図1に示した実施形態1の回路において、コンデンサC2に並列に逆方向の直流バイアスをバイパスするツェナーダイオードZD1を接続し、また、検出電圧Vkの発生箇所に保護用のツェナーダイオードZD2を並列接続した例である。実施形態1との違いは、コンデンサC2の負方向への放電灯laの半波放電が発生しても、コンデンサC2の電位はツェナーダイオードZD1によりバイパスされるため、負方向の充電電位がコンデンサC2に入らないところである。その他の効果は実施形態1と同様である。
【0066】
(実施形態11)
第11の実施形態の回路図を図13に示す。本実施形態では、図12の実施形態10において、インダクタL1に2次巻線を設け、そこで発生する電圧をダイオードD4、抵抗R6,R7、コンデンサC5で整流・分圧・平滑して、第2の検出電圧Vk1として制御回路部Sに設けられた第2の比較器CP1に入力するエミレス検出回路を設けたものである。放電灯laがエミレス状態となり、第2の検出電圧Vk1が第2の基準電圧Vref1を越えると、インバータ回路の発振を停止する機能を有している。また、検出電圧Vkが基準電圧Vrefを下回り、再度、基準電圧Vrefを越えると発振停止維持は解除され、インバータ回路は再起動する。つまり、エミレス検出によりインバータ回路が発振停止しても、無負荷検出電圧Vkにより発振停止が解除されるリセット機能があり、負荷を交換すると再起動する。このような機能を有するインバータ回路では特に、無負荷検出電圧Vkは放電灯laが如何なる状態になっても、フィラメント外れ以外の状態では安定している必要がある。なぜなら、放電灯laがエミレス状態となって半波放電し、検出電圧Vkが瞬間的に低下してしまうと、エミレス検出回路が働かず、起動・停止を繰り返すことになり、予期しない大きなストレスが回路に加わることになるからである。しかしながら、実施形態10でも説明したように、本実施形態では、放電灯負荷の状態に影響されず、フィラメント装着時の検出電圧Vkの安定化が図れる。
【0067】
本実施形態によれば、放電灯負荷laの放電状態の影響を受けずに、無負荷検出を精度良く実現することが出来る。また、検出感度の応答性の良い設計が容易になる。また、エミレス検出回路が他の制御方式、例えば、間欠発振や間欠発振の後の停止維持などの制御方式であっても同様の効果が得られることは言うまでもない。
なお、図12又は図13に挿入したツェナーダイオードZD1,ZD2は、実施形態1〜9の回路に挿入しても同様の効果が得られることは言うまでもない。
【0068】
【発明の効果】
本発明によれば、流電源を高周波に変換し、LC共振回路を介して放電灯負荷に高周波電力を供給するインバータ回路と、放電灯負荷のフィラメントの一端に印加される電圧により第1のダイオードを介して充電されるコンデンサを備え該コンデンサの充電電圧によりフィラメントの有無を判別する無負荷検出回路と、無負荷検出回路のコンデンサの充電電圧が基準電圧を下回るとインバータ回路の発振を停止すると共に該コンデンサの充電電圧が基準電圧を上回るとインバータ回路の発振を開始する制御部とを備え、前記無負荷検出回路のコンデンサは、インバータ回路が発振を開始する前は、前記直流電源から放電灯負荷のフィラメントを介して供給される直流電圧により前記第1のダイオードを介して基準電圧を上回るまで充電され、インバータ回路が発振を開始した後は、放電灯負荷が半波放電でなく且つフィラメントが接続されているときは、放電灯負荷のフィラメントの前記一端に印加される電圧により前記第1のダイオードを介して又はインバータ回路で発生する高周波電圧から第2のダイオードを介して充電されることにより該コンデンサの充電電圧が基準電圧以上に維持されており、インバータ回路が発振を開始した後、フィラメントが外れたときは、前記第1及び第2のダイオードを介するコンデンサの充電電流が無くなるか又は低下することで前記コンデンサの充電電圧が基準電圧を下回るように構成されており、放電灯負荷の半波放電時であって、その半波放電の極性が前記第1のダイオードを介する前記コンデンサの充電電圧を低下させるような極性であるときには、放電灯負荷のフィラメントが接続されているときにインバータ回路で発生する高周波電圧から第2のダイオードを介して前記コンデンサに充電電流を供給することで前記コンデンサの充電電圧が基準電圧以上に維持されるように構成したから、放電灯負荷の放電状態の影響を受けずに、無負荷検出を精度良く実現することができる。また、検出感度の応答性が良い設計が容易になる効果がある。
【図面の簡単な説明】
【図1】本発明の第1実施形態の回路図である。
【図2】本発明の第1実施形態の起動時の動作波形図である。
【図3】本発明の第1実施形態のエミレス時の動作波形図である。
【図4】本発明の第2実施形態の回路図である。
【図5】本発明の第3実施形態の回路図である。
【図6】本発明の第4実施形態の回路図である。
【図7】本発明の第5実施形態の回路図である。
【図8】本発明の第6実施形態の回路図である。
【図9】本発明の第7実施形態の回路図である。
【図10】本発明の第8実施形態の回路図である。
【図11】本発明の第9実施形態の回路図である。
【図12】本発明の第10実施形態の回路図である。
【図13】本発明の第11実施形態の回路図である。
【図14】第1の従来例の回路図である。
【図15】第1の従来例の起動時の動作波形図である。
【図16】第1の従来例のエミレス時の動作波形図である。
【図17】第2の従来例の回路図である。
【図18】第3の従来例の回路図である。
【図19】第3の従来例のエミレス時の動作波形図である。
【図20】放電灯のランプ電圧の温度特性を示す特性図である。
【符号の説明】
Q1 スイッチング素子
Q2 スイッチング素子
la 放電灯
C1 コンデンサ
L1 インダクタ
S 制御回路部
CP 比較器
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a discharge lamp lighting device for lighting a discharge lamp at a high frequency by an inverter circuit.
[0002]
[Prior art]
(Conventional example 1)
A first conventional example is shown in FIG. Hereinafter, the circuit configuration will be described. A series circuit of switching elements Q1, Q2 is connected to the DC power source E. The connection point of the switching elements Q1 and Q2 is connected to the power supply side terminal of the filament A of the discharge lamp la via a DC cut capacitor C0 and a resonance (current limiting) inductor L1. The power supply side terminal of the filament B of the discharge lamp la is connected to the low voltage side terminal (circuit ground) of the DC power supply E. The power supply side terminal of the filament A of the discharge lamp la is connected to the high voltage side terminal of the DC power supply E through the resistor R1. A resonance capacitor C1 is connected in parallel between the non-power supply side terminals of both filaments A and B of the discharge lamp la. A series circuit of a resistor R2 and a Zener diode ZD1 is connected between the non-power supply side terminal of the filament A of the discharge lamp la and the low voltage side terminal (circuit ground) of the DC power supply E. A Zener diode ZD1 is connected to a parallel circuit of a capacitor C4 and a resistor R5 via a diode D1. Thus, a DC current loop for charging the capacitor C4 is formed from the DC power source E via the resistor R1, the filament A of the discharge lamp la, the resistor R2, and the diode D1. The potential Vk of the capacitor C4 is input to the control circuit unit S and compared with the reference potential Vref.
[0003]
The circuit operation will be described below. The control circuit unit S determines whether or not the filament A is attached based on the potential Vk of the capacitor C4 before starting the inverter circuit. When the filament A is attached, the capacitor C4 is charged from the DC power source E through the above-described DC current loop. The potential Vk of the capacitor C4 rises to a voltage having a predetermined voltage division ratio with the time constants of the resistors R1, R2, R5 and the capacitor C4, and exceeds the reference potential Vref of the comparator CP provided in the control circuit unit S. Thus, the inverter circuit starts to operate.
[0004]
In the inverter circuit, the switching elements Q1 and Q2 are alternately turned on and off by the drive signal from the control circuit unit S to the switching elements Q1 and Q2, and the resonant load circuit including the inductor L1, the capacitor C1, and the discharge lamp la has a rectangular wave shape. A high frequency voltage is applied to light the discharge lamp la with a sinusoidal high frequency.
[0005]
When the filament A is not attached, since the filament A is open, charging of the capacitor C4 from the DC power source E is interrupted, and the potential Vk of the capacitor C4 does not increase. As a result, the inverter circuit stops when the potential Vk of the capacitor C4 falls below the reference potential Vref of the comparator CP provided in the control circuit section S. In this conventional example, the detection circuit for whether or not the filament B is attached is omitted because it is not directly related to the present invention.
[0006]
When the potential Vk of the capacitor C4 exceeds the reference potential Vref of the comparator CP provided in the control circuit unit S and the inverter circuit starts to operate, the discharge lamp la is turned on and the voltage dividing ratio of the resistors R1, R2, and R5 varies. . Specifically, the impedance is infinite before the discharge lamp la is turned on, but the impedance is greatly reduced by turning on the discharge lamp la. Usually, the resistance values of the resistors R1, R2, and R5 are comprised of several hundreds KΩ to several MΩ in order to suppress the power consumption at the resistors as much as possible and to suppress the circuit current of the inverter circuit. From this, the resistance voltage dividing ratio fluctuates greatly before and after the discharge lamp la is turned on. When the discharge lamp la is lit, although the impedance varies depending on the load rating, it is generally on the order of several hundred Ω to several KΩ, so that almost no DC component of the no-load detection circuit is applied to the resistor R1. The amount of R5 applied is greatly reduced.
[0007]
However, when the discharge lamp la is lit, a sinusoidal high frequency voltage is generated at both ends of the discharge lamp la, and the high frequency voltage of the discharge lamp la is applied to the connection point between the resistor R2 and the diode D1 of the no-load detection circuit. A voltage V1 is generated in which the peak value of the half-wave rectified voltage is clamped by the Zener diode ZD1. This voltage V1 is rectified by the diode D1, and the voltage smoothed by the capacitor C4 and the resistor R5 becomes the potential Vk of the capacitor C4. In other words, after the discharge lamp la is lit, the potential Vk of the capacitor C4 is small, but the resistors R1, R2, and R5 from the DC power supply E, the DC voltage by the divided voltage of the impedance of the discharge lamp la, The above AC voltage is superimposed, and as a result, the potential Vk of the capacitor C4 is ensured to be equal to or higher than the reference potential Vref.
[0008]
This series of operation waveforms is shown in FIG. In the figure, VQ2 (GS) is the gate-source voltage of the switching element Q2, V1 is the voltage at the connection point of the resistor R2 and the Zener diode ZD1, Vla is the voltage across the discharge lamp la, Vk is the potential of the capacitor C4, and Vref is This is the reference potential of the comparator CP.
[0009]
When the discharge lamp load is removed while the discharge lamp la is lit, the filament A is removed, so that the direct current from the DC power supply E is cut off, and the high-frequency voltage across the discharge lamp la is generated by the capacitor C1 being disconnected. Disappear. As a result, the potential Vk of the capacitor C4 decreases, falls below the reference potential Vref, and oscillation of the inverter circuit stops.
With the operation as described above, the presence or absence of a filament is determined based on the presence or absence of a DC current loop at the time of startup, and the presence or absence of a filament is determined based on the presence or absence of a voltage on which a high-frequency voltage and a DC voltage are superimposed.
[0010]
However, when the filament A or B becomes Emires (thermionic emission failure) while the discharge lamp la is lit, the flow of high-frequency current in the discharge lamp la becomes unbalanced, and the discharge lamp la has a half-wave discharge phenomenon. And a voltage in which a DC voltage is superimposed on a high-frequency voltage is generated in the discharge lamp la. The operation waveform at this time is shown in FIG. In the figure, VQ2 (GS) is the gate-source voltage of the switching element Q2, V1 is the voltage at the connection point of the resistor R2 and the Zener diode ZD1, Vla is the voltage across the discharge lamp la, Vk is the potential of the capacitor C4, and Vref is This is the reference potential of the comparator CP.
[0011]
At this time, when a half-wave discharge is generated in a direction in which the filament A has a higher DC potential than the filament B, the DC voltage component of the discharge lamp la is applied to the resistors R2 and R5, and thus the potential Vk of the capacitor C4. Tries to rise. However, because of the Zener diode ZD1, the potential Vk of the capacitor C4 does not rise above the Zener voltage.
[0012]
On the other hand, when a half-wave discharge is generated in such a direction that the filament B has a higher DC potential than the filament A, the DC voltage component of the discharge lamp la is applied to the resistor R2 and the Zener diode ZD1, and the Zener diode ZD1 is in the forward direction. And the voltage V1 at the connection point between the resistor R2 and the diode D1 decreases the voltage in the direction of charging the capacitor C4. At this time, the supply voltage of the charged charge of the capacitor C4 is significantly lowered, and the potential Vk of the capacitor C4 is lowered. Further, the degree of imbalance in half-wave discharge is very unstable, and the potential in the charge charging direction of the capacitor C4 may be lost.
[0013]
In such a case, when the potential Vk of the capacitor C4 decreases and falls below the reference potential Vref, it is erroneously detected that the filament has come off even though the discharge lamp la is in the mounted state, and the inverter circuit temporarily stops oscillating, After stopping, the capacitor C4 is charged from the DC power source E and restarted. Then, the inverter circuit oscillates with a load that discharges half-wave, and erroneous detection as described above is performed again. Thus, there has been a problem of repeating a cycle in which the inverter circuit starts and stops. Further, the stop time at the time of repetition is determined by the time constants of the capacitor C4 and the resistor R5. However, since the stop time is short, there is a problem that this flashing cycle is fast and a large stress is applied to the circuit.
[0014]
Therefore, when the half-wave discharge of the discharge lamp la as described above occurs, in order to prevent erroneous detection of the no-load detection circuit, the time constants of the capacitor C4 and the resistor R5 are increased, and the potential Vk of the capacitor C4. Measures have been used to slow down the degree of decline. However, when such a countermeasure is used, it is possible to suppress the erroneous detection at the time of half-wave discharge of the discharge lamp la to some extent. However, when the discharge lamp la is removed during lighting, the connection between the resistor R2 and the diode D1 is possible. Since the voltage V1 at the point disappears at the moment when the discharge lamp la is removed, the potential Vk of the capacitor C4 slowly decreases, so the oscillation of the switching elements Q1 and Q2 continues, and the potential Vk of the capacitor C4 becomes equal to the reference potential Vref. Since the residual oscillation time of the switching elements Q1 and Q2 until it becomes lower becomes longer, the time for performing the resonance operation of the parasitic capacitance component and the stray capacitance component generated between the inductor L1 and other lines becomes longer. There was a problem of applying a large stress to.
[0015]
(Conventional example 2)
A second conventional example is shown in FIG. Hereinafter, the circuit configuration will be described. A series circuit of switching elements Q1, Q2 is connected to the DC power source E. The connection point of the switching elements Q1 and Q2 is connected to the power supply side terminal of the filament A of the discharge lamp la via a DC cut capacitor C0 and a resonance (current limiting) inductor L1. The power supply side terminal of the filament B of the discharge lamp la is connected to the low voltage side terminal (circuit ground) of the DC power supply E. The power supply side terminal of the filament A of the discharge lamp la is connected to the high voltage side terminal of the DC power supply E through the resistor R1. A resonance capacitor C1 is connected in parallel between the non-power supply side terminals of both filaments A and B of the discharge lamp la. Between the non-power supply side terminal of the filament A of the discharge lamp la and the low voltage side terminal (circuit ground) of the DC power supply E, a parallel circuit of a capacitor C2 and a resistor R3 is connected via a resistor R2 and a diode D1. . Thus, a DC current loop for charging the capacitor C2 is formed from the DC power source E via the resistor R1, the filament A of the discharge lamp la, the resistor R2, and the diode D1. The potential Vk of the capacitor C2 is input to the control circuit unit S and compared with the reference potential Vref.
[0016]
The circuit operation will be described below. The control circuit unit S determines whether or not the filament A is attached based on the potential Vk of the capacitor C2 before starting the inverter circuit. When the filament A is attached, the capacitor C2 is charged from the direct current power source E through the direct current loop described above. The potential Vk of the capacitor C2 rises to a voltage having a predetermined voltage division ratio with the time constants of the resistors R1, R2, and R3 and the capacitor C2, and exceeds the reference potential Vref of the comparator CP provided in the control circuit unit S. Thus, the inverter circuit starts to operate.
[0017]
In the inverter circuit, the switching elements Q1 and Q2 are alternately turned on and off by the drive signal from the control circuit unit S to the switching elements Q1 and Q2, and the resonant load circuit including the inductor L1, the capacitor C1, and the discharge lamp la has a rectangular wave shape. A high frequency voltage is applied to light the discharge lamp la with a sinusoidal high frequency.
[0018]
When the filament A is not attached, since the filament A is open, charging of the capacitor C2 from the DC power source E is interrupted, and the potential Vk of the capacitor C2 does not increase. As a result, the inverter circuit stops when the potential Vk of the capacitor C2 falls below the reference potential Vref of the comparator CP provided in the control circuit unit S. In this conventional example, the detection circuit for whether or not the filament B is attached is omitted because it is not directly related to the present invention.
[0019]
When the potential Vk of the capacitor C2 exceeds the reference potential Vref of the comparator CP provided in the control circuit unit S and the inverter circuit starts to operate, the discharge lamp la is turned on and the voltage dividing ratio of the resistors R1, R2, and R3 varies. . Specifically, the impedance is infinite before the discharge lamp la is turned on, but the impedance is greatly reduced by turning on the discharge lamp la. Usually, the resistance values of the resistors R1, R2, and R3 are configured to be several hundreds KΩ to several MΩ in order to suppress the power consumption at the resistors as much as possible and to suppress the circuit current of the inverter circuit. From this, the resistance voltage dividing ratio fluctuates greatly before and after the discharge lamp la is turned on. When the discharge lamp la is lit, although the impedance varies depending on the load rating, it is generally on the order of several hundred Ω to several KΩ, so that almost no DC component of the no-load detection circuit is applied to the resistor R1. The amount of application of decreases significantly.
[0020]
However, when the discharge lamp la is lit, a sinusoidal high frequency voltage is generated at both ends of the discharge lamp la, and the high frequency voltage of the discharge lamp la is half-wave rectified by the diode D1 in the capacitor C2 of the no-load detection circuit. Then, the voltage is divided by the resistors R2 and R3, and the smoothed potential Vk is generated by the capacitor C2. That is, after the discharge lamp la is lit, the potential Vk of the capacitor C2 is small, but the resistors R1, R2, and R3 from the DC power supply E, the DC voltage by the divided voltage of the impedance of the discharge lamp la, The voltage obtained by rectifying and smoothing the above-described AC voltage is superimposed, and as a result, the potential Vk of the capacitor C2 is secured to be equal to or higher than the reference potential Vref.
[0021]
When the discharge lamp load is removed while the discharge lamp la is lit, the filament A is removed, so that the direct current from the DC power supply E is cut off, and the high-frequency voltage across the discharge lamp la is generated by the capacitor C1 being disconnected. Disappear. As a result, the potential Vk of the capacitor C2 decreases and falls below the reference potential Vref, and the oscillation of the inverter circuit stops.
[0022]
With the operation as described above, the presence or absence of a filament is determined based on the presence or absence of a DC current loop at the time of startup, and the presence or absence of a filament is determined based on the presence or absence of a voltage on which a high-frequency voltage and a DC voltage are superimposed.
[0023]
Also in this conventional example, the same problem as in Conventional Example 1 occurs. That is, when the filament A or B becomes Emiles (thermionic emission failure) while the discharge lamp la is lit, the flow of high-frequency current in the discharge lamp la becomes unbalanced, and a half-wave discharge phenomenon occurs in the discharge lamp la. The voltage generated by superimposing the DC voltage on the high-frequency voltage is generated in the discharge lamp la. At this time, when a half-wave discharge is generated in a direction in which the filament A has a higher DC potential than the filament B, the DC voltage component of the discharge lamp la is applied to the resistors R2 and R3. Rises. On the other hand, when a half-wave discharge is generated in such a direction that the filament B has a higher DC potential than the filament A, the DC voltage component of the discharge lamp la is applied to the resistors R2 and R3, and the diode D1 is turned on in the forward direction. The ratio decreases, and the voltage in the direction of charging the capacitor C2 decreases. At this time, the supply voltage of the charge of the capacitor C2 is remarkably lowered, and the potential Vk of the capacitor C2 is lowered. Further, the degree of imbalance of half-wave discharge is very unstable, and the potential in the charge charging direction of the capacitor C2 may be lost.
[0024]
In such a case, when the potential Vk of the capacitor C2 decreases and falls below the reference potential Vref, it is erroneously detected that the filament is detached even though the discharge lamp la is in the mounted state, and the inverter circuit temporarily stops oscillating, After stopping, the capacitor C2 is charged from the DC power source E and restarted. Then, the inverter circuit oscillates with a load that discharges half-wave, and erroneous detection as described above is performed again. Thus, there has been a problem of repeating a cycle in which the inverter circuit starts and stops. Further, the stop time at the time of repetition is determined by the time constants of the capacitor C2 and the resistor R3. However, since the stop time is short, there is a problem that this flashing cycle is fast and a large stress is applied to the circuit.
[0025]
Therefore, when the half-wave discharge of the discharge lamp la as described above occurs, in order to prevent erroneous detection of the no-load detection circuit, the time constants of the capacitor C2 and the resistor R3 are increased, and the potential Vk of the capacitor C2 is lowered. Means have been used to slow the degree. However, when such a countermeasure is used, it is possible to suppress the erroneous detection at the time of half-wave discharge of the discharge lamp la to some extent. However, when the discharge lamp la is removed during lighting, the potential Vk of the capacitor C2 is lowered. Therefore, the oscillation of the switching elements Q1 and Q2 is continued, and the residual oscillation time of the switching elements Q1 and Q2 until the potential Vk of the capacitor C2 falls below the reference potential Vref becomes longer. During this time, the inductor L1 and other lines There is a problem in that a large stress is applied to the circuit because the time for performing the resonance operation with the parasitic capacitance component and the stray capacitance component generated between the terminals becomes long.
[0026]
(Conventional example 3)
A third conventional example is shown in FIG. This conventional example shows a representative example of Japanese Patent Laid-Open No. 1-33955, and its circuit configuration will be described below. A series circuit of switching elements Q1, Q2 is connected to the DC power source E. The connection point of the switching elements Q1 and Q2 is connected to the power supply side terminal of the filament A of the discharge lamp la via a DC cut capacitor C0 and a resonance (current limiting) inductor L1. The power supply side terminal of the filament B of the discharge lamp la is connected to the low voltage side terminal (circuit ground) of the DC power supply E. A resonance capacitor C1 is connected in parallel between the non-power supply side terminals of both filaments A and B of the discharge lamp la. Between the non-power supply side terminal of the filament A of the discharge lamp la and the low voltage side terminal (circuit ground) of the DC power supply E, a series circuit of resistors R2 and R3 is connected. One end of a capacitor C2 is connected to a connection point between the resistors R2 and R3, and the other end of the capacitor C2 is connected to a circuit ground via a diode D1. A parallel circuit of a capacitor C3 and a resistor R4 is connected via a diode D2 between a connection point between the capacitor C2 and the diode D1 and the circuit ground. The potential Vk of the capacitor C3 is input to the control circuit unit S and compared with the reference potential Vref.
[0027]
The Emires detection circuit comprising resistors R2 to R4, diodes D1 and D2, and capacitors C2 and C3 creates a DC voltage Vk obtained by dividing the difference voltage between the positive peak value and the negative peak value of the voltage across the discharge lamp la. . In the negative half cycle in which the filament B of the discharge lamp la has a higher potential than the filament A, the peak value of the voltage obtained by dividing the sinusoidal high-frequency voltage generated in the discharge lamp la by the resistors R2 and R3 passes through the diode D1. The capacitor C2 is charged. Next, in the positive half cycle in which the filament A of the discharge lamp la has a higher potential than the filament B, the peak value of the voltage obtained by dividing the sinusoidal high-frequency voltage generated by the discharge lamp la by the resistors R2 and R3 is the capacitor. The voltage is added to the voltage of C2, and the capacitor C3 is charged via the diode D2.
[0028]
FIG. 19 is an explanatory diagram of the operation of the Emires detection circuit. FIG. 5A shows a voltage V1 obtained by dividing the voltage across the discharge lamp la by resistors R2 and R3, which is a sinusoidal high-frequency voltage. In the figure, e1 means a positive peak value and -e1 means a negative peak value. FIG. 5B shows a voltage Vk ′ for charging the capacitor C3, and a voltage obtained by rectifying the voltage Vk ′ with the diode D2 becomes a potential Vk = e1 − (− e1) = 2 · e1 of the capacitor C3. .
[0029]
As a result, a voltage obtained by dividing the difference voltage between the positive peak value and the negative peak value of the voltage across the discharge lamp la by the resistors R2 and R3 is charged in the capacitor C3. The control circuit section S of the inverter is provided with a comparator CP. If the potential Vk of the capacitor C3 of the Emires detection circuit is higher than the reference potential Vref, the discharge lamp la is determined to be in the Emires state, and is below the reference potential Vref. If there is, it is determined that the discharge lamp la is in a normal state. When it is determined that the discharge lamp la is in the Emileless state, in order to reduce the circuit stress of the inverter, the oscillation is stopped or a sufficient stop section is provided to perform the intermittent oscillation control. In this conventional example, even if half-wave discharge due to Emires occurs, it is possible to extract only a pure AC component generated in the discharge lamp la without being bound by its polarity. Is an effective means.
[0030]
However, even when the discharge lamp la is in the Emires state, the AC component of the voltage across the discharge lamp la does not necessarily increase, and the increase of the AC component is small and only the increase of the DC component may be large. In this case, it is difficult to determine that the discharge lamp la is in the Emiless state at the potential Vk of the capacitor C3. In particular, the higher the temperature of the discharge lamp la or the lower the temperature of the discharge lamp la, the lower the AC voltage during normal lighting (see FIG. 20). Even in the Emires state, it is the same as described above, and the AC component of the voltage across the discharge lamp la decreases at high temperatures and low temperatures. Therefore, at high temperatures and low temperatures, this conventional example makes it difficult to detect Emires. That is, there is a problem that the Emiles detection does not work and a large stress is applied to the circuit.
[0031]
[Problems to be solved by the invention]
The present invention has been made in view of the above-described points, and an object of the present invention is to provide a no-load detection circuit that detects the presence or absence of a filament in a discharge lamp load. An object of the present invention is to provide a configuration that can be detected with an inexpensive circuit configuration.
[0032]
[Means for Solving the Problems]
  In the discharge lamp lighting device according to claim 1, in order to solve the above problem,As shown in FIG. 1, an inverter circuit that converts a DC power source E into a high frequency and supplies high frequency power to the discharge lamp load la via an LC resonance circuit, and a voltage applied to one end of a filament of the discharge lamp load la A no-load detection circuit including a capacitor C4 charged via the first diode D1 and determining the presence or absence of a filament based on the charging voltage Vk of the capacitor C4, and the charging voltage Vk of the capacitor C4 of the no-load detection circuit is a reference voltage Vref And a control unit that starts oscillation of the inverter circuit when the charging voltage Vk of the capacitor C4 exceeds the reference voltage Vref, and the capacitor C4 of the no-load detection circuit includes an inverter circuit. Is supplied from the DC power source E through the filament of the discharge lamp load la before the oscillation starts. When the discharge lamp load la is not half-wave discharged and the filament is connected after charging by the flowing voltage through the first diode D1 until it exceeds the reference voltage Vref and the inverter circuit starts oscillating. The capacitor C4 is charged by the voltage applied to the one end of the filament of the discharge lamp load la through the first diode D1 or from the high frequency voltage generated in the inverter circuit through the second diode D2. When the charging voltage Vk is maintained at the reference voltage Vref or higher and the filament is disconnected after the inverter circuit starts to oscillate, the charging current of the capacitor C4 via the first and second diodes D1 and D2 is The charging voltage Vk of the capacitor C4 is less than the reference voltage Vref by disappearing or decreasing. When the half-wave discharge of the discharge lamp load la is configured and the polarity of the half-wave discharge is such that the charge voltage Vref of the capacitor C4 through the first diode D1 is lowered, By supplying a charging current to the capacitor C4 via the second diode D2 from the high-frequency voltage generated in the inverter circuit when the filament of the discharge lamp load la is connected, the charging voltage Vk of the capacitor C4 becomes the reference voltage. To be maintained above VrefIt is characterized by comprising.
[0033]
  Here, as a configuration for inputting the high frequency voltage generated in the inverter circuit to the no-load detection circuit, the amplitude difference between the positive peak value and the negative peak value of the high frequency AC voltage generated in the discharge lamp load is smoothed and input. Configuration (Claim 3), Configuration of smoothing the peak voltage of one polarity of the AC component of the high-frequency AC voltage generated in the discharge lamp load and inputting it to the no-load detection circuit (Claim 4), generated in the inductor of the resonance circuit A configuration in which the peak voltage of one polarity of the high-frequency AC voltage is smoothed and input to the no-load detection circuit (Claim 5), and the positive peak value and negative value of the AC component of the high-frequency AC voltage generated in the inductor of the resonance circuit Any of a configuration in which the amplitude difference between the peak values is smoothed and input to the no-load detection circuit (Claim 6), and a circuit current of the inverter circuit is converted into a voltage and input to the no-load detection circuit (Claim 7). Adopt It may be.
[0034]
In any of the above cases, the control unit may have a function of temporarily stopping the oscillation of the inverter circuit during half-wave discharge of the discharge lamp load (claim 2). The function to temporarily stop the oscillation of the inverter circuit is to temporarily stop the oscillation of the inverter circuit and intermittently oscillate the inverter circuit at a predetermined period, or after intermittently oscillating a predetermined number of times at a predetermined period, It shall include a function to stop oscillation or a function to maintain oscillation stop.
[0035]
DETAILED DESCRIPTION OF THE INVENTION
(Embodiment 1)
A circuit diagram of the first embodiment is shown in FIG. Hereinafter, the circuit configuration will be described. A series circuit of switching elements Q1, Q2 is connected to the DC power source E. The connection point of the switching elements Q1 and Q2 is connected to the power supply side terminal of the filament A of the discharge lamp la via a DC cut capacitor C0 and a resonance (current limiting) inductor L1. The power supply side terminal of the filament B of the discharge lamp la is connected to the low voltage side terminal (circuit ground) of the DC power supply E. The power supply side terminal of the filament A of the discharge lamp la is connected to the high voltage side terminal of the DC power supply E through the resistor R1. A resonance capacitor C1 is connected in parallel between the non-power supply side terminals of both filaments A and B of the discharge lamp la. A capacitor C2 is connected between the non-power supply side terminal of the filament A of the discharge lamp la and the low voltage side terminal (circuit ground) of the DC power supply E via a resistor R2. A series circuit of resistors R3 and R4 is connected. A parallel circuit of a capacitor C4 and a resistor R5 is connected to the capacitor C2 via a diode D1. Thus, a DC current loop for charging the capacitor C4 is formed from the DC power source E via the resistor R1, the filament A of the discharge lamp la, the resistor R2, and the diode D1. One end of a capacitor C3 is connected to a connection point between the resistors R3 and R4, and the other end of the capacitor C3 is connected to circuit ground via a diode D3. A parallel circuit of a capacitor C4 and a resistor R5 is connected via a diode D2 between a connection point between the capacitor C3 and the diode D3 and the circuit ground. The potential Vk of the capacitor C4 is input to the control circuit unit S and compared with the reference potential Vref.
[0036]
The Emires detection circuit comprising resistors R3 to R5, diodes D2 and D3, and capacitors C3 and C4 creates a DC voltage Vk obtained by dividing the difference voltage between the positive peak value and the negative peak value of the voltage across the discharge lamp la. . In the negative half cycle in which the filament B of the discharge lamp la has a higher potential than the filament A, the peak value of the voltage obtained by dividing the sinusoidal high-frequency voltage generated in the discharge lamp la by the resistors R3 and R4 passes through the diode D3. The capacitor C3 is charged. Next, in the positive half cycle in which the filament A of the discharge lamp la has a higher potential than the filament B, the peak value of the voltage obtained by dividing the sinusoidal high frequency voltage generated by the discharge lamp la by the resistors R3 and R4 is the capacitor. The voltage is added to the voltage of C3, and the capacitor C4 is charged through the diode D2.
[0037]
In this circuit, two systems of no-load detection circuits are configured, and before starting the inverter, the capacitor C2 is charged from the DC power source E through the resistor R1, the filament A, and the resistor R2, and the capacitor C2 is charged. The potential Vk of the capacitor C4 connected in parallel via the diode D1 rises, thereby determining whether or not the filament A is attached. When the filament A is mounted, the potential Vk of the capacitor C4 rises to a voltage having a predetermined voltage dividing ratio with the RC time constant, and this increases the reference potential Vref of the comparator CP provided in the control circuit unit S. By exceeding, the inverter circuit starts to operate.
[0038]
In the inverter circuit, the switching elements Q1 and Q2 are alternately turned on and off by the drive signal from the control circuit unit S to the switching elements Q1 and Q2, and the resonant load circuit including the inductor L1, the capacitor C1, and the discharge lamp la has a rectangular wave shape. A high frequency voltage is applied to light the discharge lamp la with a sinusoidal high frequency.
[0039]
When the filament A is not attached, since the filament A is open, the charging from the DC power source E to the capacitor C2 is cut off. Therefore, the charging to the capacitor C4 is cut off and the potential Vk of the capacitor C4 is cut off. Does not rise. As a result, the inverter circuit stops when the potential Vk of the capacitor C4 falls below the reference potential Vref. In the present embodiment, the detection circuit for whether or not the filament B is mounted is omitted because it is not directly related to the present invention.
[0040]
When the potential Vk of the capacitor C4 exceeds the reference potential Vref and the inverter circuit starts to operate, the discharge lamp la is turned on and the voltage dividing ratio of the resistors R1 and R2 varies. Specifically, the impedance is infinite before the discharge lamp la is lit, but the discharge lamp la is lit. Depending on the load rating, the impedance is several hundred Ω to several KΩ. Greatly decreases.
[0041]
In general, the resistance values of the resistors R1, R2, and R5 are configured to be several hundreds KΩ to several MΩ in order to suppress power consumption at the resistors as much as possible and to suppress a circuit current from flowing around the inverter circuit. From this, the resistance voltage dividing ratio fluctuates greatly before and after the discharge lamp la is turned on. Therefore, most of the direct current component from the direct current power source E is applied to the resistor R1. As a result, the potential V1 of the capacitor C2 of the no-load detection circuit is approximately 0V because the direct current component is substantially 0V and the alternating current component is much smaller than the resistor R2 in the alternating current impedance of the capacitor C2.
[0042]
On the other hand, when an AC voltage is generated in the discharge lamp la, an AC voltage is also generated in the resistors R3 and R4. Then, the AC voltage V2 divided by the resistors R3 and R4 is generated at the connection point of the resistors R3 and R4. In the negative half cycle in which the filament B of the discharge lamp la has a higher potential than the filament A, the negative peak value of the AC voltage V2 is charged to the capacitor C3 via the diode D3. Next, in the positive half cycle in which the filament A of the discharge lamp la is at a higher potential than the filament B, the positive peak value of the AC voltage V2 is added to the voltage of the capacitor C3, and is added to the capacitor C4 via the diode D2. Charged. As a result, the capacitor C4 is charged with the DC voltage Vk obtained by dividing the voltage difference between the positive peak value and the negative peak value of the voltage across the discharge lamp la.
[0043]
If the filament A is disconnected while the discharge lamp la is lit, the DC voltage from the DC power source E is cut off, and the high-frequency voltage across the discharge lamp la disappears due to the removal of the capacitor C1 and does not occur. As a result, the high-frequency voltage V2 generated at the connection point of the resistors R3 and R4 is also eliminated, so that the potential Vk of the capacitor C4 decreases and falls below the reference potential Vref of the comparator CP provided in the control circuit unit S. Stops oscillation.
[0044]
In other words, before starting the inverter circuit, whether or not the filament A is installed is determined based on the presence or absence of a DC current loop from the DC power source E to the capacitor C4, and the discharge lamp la is turned on by determining that the filament A is installed. The capacitor C4 is charged not by the DC current loop through the resistor R2, but by the high-frequency AC voltage generated in the discharge lamp la to ensure the detection voltage Vk through the resistor R3. When the discharge lamp la is disconnected during lighting, it is determined that the discharge lamp la has been disconnected due to the absence of the high frequency voltage.
[0045]
On the other hand, when the discharge lamp la is in an Emileless state, half-wave discharge is generated, and a DC component voltage is generated with a reverse polarity with respect to the DC voltage application direction of the no-load detection circuit composed of a series circuit of the resistor R2 and the capacitor C2. The DC voltage component of the half wave discharge is applied to the capacitor C2 in the negative direction, and as a result, the voltage V1 charged in the negative direction as shown in FIG. 3 is applied to the capacitor C2. Similarly, a voltage V2 in which a negative direct current component is superimposed on a high-frequency alternating current is applied to the voltage V2 generated at the connection point of the resistors R3 and R4 as shown in FIG. However, the peak-to-peak voltage of the AC component obtained by removing the DC component of the voltage V2 is applied to the potential Vk of the capacitor C4. Therefore, since the potential Vk of the capacitor C4 is stable without being affected by the generation of the direct current component of the half-wave discharge of the discharge lamp la, the discharge is performed despite the fact that the filament as shown in the conventional example is connected. There is no false detection that the lamp load la is off.
[0046]
Because of the above characteristics, the degree of freedom in the design width of the time constant of the capacitor C4 and the resistor R5 is increased, so that the discharge lamp load la is disconnected during lighting, and the potential Vk of the capacitor C4 becomes the reference potential. It becomes easy to design to shorten the time until it falls below Vref compared to the conventional example. That is, since the responsiveness of detecting the load detachment is good, the residual oscillation time until the inverter circuit completely stops oscillating is shortened, so that the circuit stress can be suppressed.
As described above, according to the present embodiment, no-load detection can be realized with high accuracy without being affected by the discharge state of the discharge lamp load la. In addition, it is easy to design with good detection sensitivity.
[0047]
(Embodiment 2)
A circuit diagram of the second embodiment is shown in FIG. Hereinafter, the circuit configuration will be described. A series circuit of switching elements Q1, Q2 is connected to the DC power source E. The connection point of the switching elements Q1 and Q2 is connected to the power supply side terminal of the filament A of the discharge lamp la via a DC cut capacitor C0 and a resonance (current limiting) inductor L1. The power supply side terminal of the filament B of the discharge lamp la is connected to the low voltage side terminal (circuit ground) of the DC power supply E. The power supply side terminal of the filament A of the discharge lamp la is connected to the high voltage side terminal of the DC power supply E through the resistor R1. A resonance capacitor C1 is connected in parallel between the non-power supply side terminals of both filaments A and B of the discharge lamp la. A capacitor C2 is connected between the non-power supply side terminal of the filament A of the discharge lamp la and the low voltage side terminal (circuit ground) of the DC power supply E via resistors R2 and R3. A parallel circuit of a capacitor C4 and a resistor R5 is connected to the capacitor C2 via a diode D1. Thus, a DC current loop for charging the capacitor C4 is formed from the DC power source E through the resistor R1, the filament A of the discharge lamp la, the resistors R2 and R3, and the diode D1. One end of a capacitor C3 is connected to a connection point between the resistors R2 and R3, and the other end of the capacitor C3 is connected to a circuit ground via a diode D3. A parallel circuit of a capacitor C4 and a resistor R5 is connected via a diode D2 between a connection point between the capacitor C3 and the diode D3 and the circuit ground. The potential Vk of the capacitor C4 is input to the control circuit unit S and compared with the reference potential Vref.
[0048]
This embodiment is an example in which the DC component voltage detection path and a part of the AC component voltage detection path are configured by one series impedance (resistors R2, R3) from the circuit diagram of the first embodiment. The DC component voltage is detected by the DC power source E, the filament A, the resistors R2 and R3, and the capacitor C2. The AC component voltage is detected by the resistors R2 and R3 in the series circuit of the resistors R2 and R3 and the capacitor C2. And the capacitor C4 is charged from the capacitor C3 and the diodes D2 and D3. The operation of the no-load detection circuit is the same as in the first embodiment.
In the present embodiment, as in the first embodiment, no-load detection can be realized with high accuracy without being affected by the discharge state of the discharge lamp load la. In addition, it is easy to design with good detection sensitivity.
[0049]
(Embodiment 3)
A circuit diagram of the third embodiment is shown in FIG. Hereinafter, the circuit configuration will be described. A series circuit of switching elements Q1, Q2 is connected to the DC power source E. The connection point of the switching elements Q1, Q2 is connected to the power supply side terminal of the filament A of the discharge lamp la through a resonance (current limiting) inductor L1. The power supply side terminal of the filament B of the discharge lamp la is connected to the low voltage side terminal (circuit ground) of the DC power supply E through the DC cut capacitor C0. The non-power supply side terminal of the filament A of the discharge lamp la is connected to the high voltage side terminal of the DC power supply E via the resistor R1. A resistor R6 is connected in parallel between the power supply side terminals of both filaments A and B of the discharge lamp la, and a resonance capacitor C1 is connected in parallel between the non-power supply side terminals. A capacitor C2 is connected between the non-power supply side terminal of the filament B of the discharge lamp la and the low voltage side terminal (circuit ground) of the DC power supply E via a resistor R2. A parallel circuit of a capacitor C4 and a resistor R5 is connected to the capacitor C2 via a diode D1. Thus, a DC current loop for charging the capacitor C4 is formed from the DC power source E through the resistor R1, the filament A of the discharge lamp la, the resistor R6, the filament B, the resistor R2, and the diode D1.
[0050]
A capacitor C3 is connected from the circuit ground via a diode D3 between the non-power supply side terminal of the filament A of the discharge lamp la and the low voltage side terminal (circuit ground) of the DC power supply E. A parallel circuit of a capacitor C4 and a resistor R5 is connected via a diode D2 between a connection point between the capacitor C3 and the diode D3 and the circuit ground. The potential Vk of the capacitor C4 is input to the control circuit unit S and compared with the reference potential Vref.
[0051]
In this embodiment, a DC cut capacitor C0 of the inverter circuit is connected to the ground side, and no-load detection based on a DC voltage at startup is inserted in both filaments A and B. The AC component is detected by a capacitor C3 and diodes D3 and D2. Even if the filament A or B is disconnected during lighting, the AC voltage of the discharge lamp la is also reduced by disconnecting the capacitor C1 from the resonant load circuit, so that no-load detection is possible.
The effect of the present embodiment is the same as that of the first and second embodiments, and there is no potential drop of the no-load detection voltage due to the voltage of the direct current component generated by the half-wave discharge of the discharge lamp la. I can do it. In addition, it is easy to design with good detection sensitivity.
[0052]
(Embodiment 4)
A circuit diagram of the fourth embodiment is shown in FIG. Hereinafter, the circuit configuration will be described. A series circuit of switching elements Q1, Q2 is connected to the DC power source E. The connection point of the switching elements Q1, Q2 is connected to one end of the primary winding of the leakage transformer LT1 via a DC cut capacitor C0. The other end of the primary winding of the leakage transformer LT1 is connected to the low voltage side terminal (circuit ground) of the DC power supply E. One end of the secondary winding of the leakage transformer LT1 is connected to the power supply side terminal of the filament A of the discharge lamp la through a parallel circuit of a DC cut capacitor C0 'and a resistor R4. The power supply side terminal of the filament B of the discharge lamp la is connected to the other end of the secondary winding of the leakage transformer LT1. The non-power supply side terminal of the filament A of the discharge lamp la is connected to the high voltage side terminal of the DC power supply E via the resistor R1. A resonance capacitor C1 is connected in parallel between the non-power supply side terminals of both filaments A and B of the discharge lamp la. A capacitor C2 is connected between the non-power supply side terminal of the filament B of the discharge lamp la and the low voltage side terminal (circuit ground) of the DC power supply E via resistors R2 and R3. A parallel circuit of a capacitor C4 and a resistor R5 is connected to the capacitor C2 via a diode D1. Thus, the DC power supply E charges the capacitor C4 via the resistor R1, the filament A of the discharge lamp la, the resistor R4, the secondary winding of the leakage transformer LT1, the filament B, the resistors R2 and R3, and the diode D1. A current loop is formed.
[0053]
Further, one end of a capacitor C3 is connected to the connection point of the resistors R2 and R3, and the other end of the capacitor C3 is connected to circuit ground via a diode D3. A parallel circuit of a capacitor C4 and a resistor R5 is connected via a diode D2 between the connection point of the capacitor C3 and the diode D3 and the circuit ground. The potential Vk of the capacitor C4 is input to the control circuit unit S and compared with the reference potential Vref.
[0054]
The present embodiment is an example in which a resonant load circuit of an inverter circuit is configured by a discharge lamp la, a resonant capacitor C1, and a leakage transformer LT1. The capacitor C0 'is a DC component cutting capacitor, like the capacitor C0. The resistor R4 connected in parallel to the capacitor C0 ′ is a high resistance that allows a direct current to flow to detect the presence or absence of the filaments A and B when the inverter circuit is started. This is like the resistor R6 in FIG. You may connect in parallel between the power supply side terminals of the filaments A and B.
[0055]
In this embodiment, before starting the oscillation of the inverter circuit, it is detected whether or not a direct current flows through the path of the resistor R1, the filament A, the resistor R4, the filament B, the resistors R2 and R3, the diode D1, and the resistor R5. Then, whether or not the filaments A and B are attached is detected, and after the oscillation of the inverter circuit is started, no-load detection by the AC voltage is performed from the connection point of the resistors R2 and R3, the capacitor C3, the diodes D2 and D3, and the resistor R5. The voltage Vk rectified and smoothed by the capacitor C4 is realized.
[0056]
The potential at the connection point of the resistors R2 and R3 when the discharge lamp la is lit is the combined voltage of the AC voltage generated by the discharge lamp la and the voltages generated by the resistors R1, R2 and R3, and the capacitor C2. Since a voltage is generated so as to be, an AC voltage is generated. Even if the filament A or B is disconnected during lighting, the AC voltage of the discharge lamp la is also reduced by disconnecting the capacitor C1 from the resonant load circuit, so that no-load detection is possible.
The effect of this embodiment is the same as that of the first and second embodiments, and the no-load detection voltage is not lowered due to the voltage of the direct current component generated by the half-wave discharge of the discharge lamp la. I can do it. In addition, it is easy to design with good detection sensitivity.
[0057]
(Embodiment 5)
A circuit diagram of the fifth embodiment is shown in FIG. This embodiment is an example in which a circuit is configured with a series of two discharge lamp loads from the first embodiment, and filaments B and C on the common side of two discharge lamps connected in series are connected to two inductors L1. Preheating is performed from the next winding through a DC cut capacitor C5. Since the operation of the no-load detection circuit is the same as that of the first embodiment, description thereof is omitted.
The effect of the present embodiment is the same as that of the first embodiment, and since there is no potential drop of the no-load detection voltage due to the voltage of the DC component generated by the half-wave discharge of the discharge lamp la, the no-load detection can be realized with high accuracy. I can do it. In addition, it is easy to design with good detection sensitivity.
[0058]
(Embodiment 6)
A circuit diagram of the sixth embodiment is shown in FIG. Hereinafter, the circuit configuration will be described. In this embodiment, a series circuit of resistors R3 and R4 is connected to the secondary winding outputs a and b of the inductor L1 in the first embodiment (FIG. 1). Also in the present embodiment, when the filament A is disconnected during lighting, the capacitor C1 is disconnected from the resonant load circuit, so that the AC voltage of the discharge lamp la is also reduced, so that the secondary winding output of the inductor L1 is reduced. Load detection is possible. Even if half-wave discharge occurs in the discharge lamp la, the potential Vk of the capacitor C4 is charged with the peak-to-peak voltage of the AC voltage applied from the secondary winding voltage of the inductor L1, so that the filament is Despite being connected, there is no false detection that the discharge lamp load la is disconnected.
The effect of the present embodiment is the same as that of the first embodiment, and since there is no potential drop of the no-load detection voltage due to the voltage of the DC component generated by the half-wave discharge of the discharge lamp la, the no-load detection can be realized with high accuracy. I can do it. In addition, it is easy to design with good detection sensitivity.
[0059]
(Embodiment 7)
A circuit diagram of the seventh embodiment is shown in FIG. Hereinafter, the circuit configuration will be described. A series circuit of switching elements Q1, Q2 and a resistor Rs is connected to the DC power source E. The resistor Rs is connected between the switching element Q2 and the circuit ground so that the current flowing through the switching element Q2 can be detected as a voltage generated between the terminals a and b. Between the terminals a and b, a diode D3 is connected in parallel in the same direction as the antiparallel diode of the switching element Q2. Therefore, a voltage corresponding to the switching current flowing in the forward direction through the switching element Q2 is detected between the terminals a and b. The voltage between the terminals a and b is applied to the parallel circuit of the capacitor C4 and the resistor R5 via the resistor R3 and the diode D2, and the capacitor C4 generates a voltage Vk corresponding to the switching current.
[0060]
The connection point of the switching elements Q1 and Q2 is connected to the power supply side terminal of the filament A of the discharge lamp la via a DC cut capacitor C0 and a resonance (current limiting) inductor L1. The power supply side terminal of the filament B of the discharge lamp la is connected to the low voltage side terminal (circuit ground) of the DC power supply E. The power supply side terminal of the filament A of the discharge lamp la is connected to the high voltage side terminal of the DC power supply E through the resistor R1. A resonance capacitor C1 is connected in parallel between the non-power supply side terminals of both filaments A and B of the discharge lamp la. A capacitor C2 is connected between the non-power supply side terminal of the filament A of the discharge lamp la and the low voltage side terminal (circuit ground) of the DC power supply E via a resistor R2. A parallel circuit of a capacitor C4 and a resistor R5 is connected to the capacitor C2 via a diode D1. Thus, a DC current loop for charging the capacitor C4 is formed from the DC power source E via the resistor R1, the filament A of the discharge lamp la, the resistor R2, and the diode D1. The potential Vk of the capacitor C4 is input to the control circuit unit S and compared with the reference potential Vref.
[0061]
The present embodiment is an example in which the detection of the AC component voltage of the no-load detection circuit is detected by the voltage generated in the resistor Rs inserted between the switching element Q2 and the circuit ground. Also in the present embodiment, when the filament A is detached, the resonance capacitor C1 is detached, and the current flowing through the resistor Rs is greatly reduced, so that no-load detection can be realized with high accuracy.
[0062]
(Embodiment 8)
A circuit diagram of the eighth embodiment is shown in FIG. Hereinafter, the circuit configuration will be described. A series circuit of switching elements Q1, Q2 is connected to the DC power source E. The connection point of the switching elements Q1 and Q2 is connected to the power supply side terminal of the filament A of the discharge lamp la via a DC cut capacitor C0 and a resonance (current limiting) inductor L1. The power supply side terminal of the filament B of the discharge lamp la is connected to the low voltage side terminal (circuit ground) of the DC power supply E. The power supply side terminal of the filament A of the discharge lamp la is connected to the high voltage side terminal of the DC power supply E through the resistor R1. A resonance capacitor C1 is connected in parallel between the non-power supply side terminals of both filaments A and B of the discharge lamp la. A capacitor C2 is connected between the non-power supply side terminal of the filament A of the discharge lamp la and the low voltage side terminal (circuit ground) of the DC power supply E via a resistor R2. A parallel circuit of a capacitor C4 and a resistor R5 is connected to the capacitor C2 via a diode D1. Thus, a DC current loop for charging the capacitor C4 is formed from the DC power source E via the resistor R1, the filament A of the discharge lamp la, the resistor R2, and the diode D1. A series circuit of resistors R3 and R4 is connected to the secondary winding of the inductor L1 through a diode D3. One end b of the secondary winding of the inductor L1 is connected to the circuit ground. A parallel circuit of a capacitor C4 and a resistor R5 is connected via a diode D2 between the connection point of the resistors R3 and R4 and the circuit ground. The potential Vk of the capacitor C4 is input to the control circuit unit S and compared with the reference potential Vref. This embodiment is an example in which the secondary winding voltage of the ballast choke L1 is half-wave rectified by the diode D3 to obtain the voltage Vk of the capacitor C4 in the sixth embodiment (FIG. 8). The same effect as the form can be obtained.
[0063]
(Embodiment 9)
A circuit diagram of the ninth embodiment is shown in FIG. Hereinafter, the circuit configuration will be described. A series circuit of switching elements Q1, Q2 is connected to the DC power source E. The connection point of the switching elements Q1 and Q2 is connected to the power supply side terminal of the filament A of the discharge lamp la via a DC cut capacitor C0 and a resonance (current limiting) inductor L1. The power supply side terminal of the filament B of the discharge lamp la is connected to the low voltage side terminal (circuit ground) of the DC power supply E. The power supply side terminal of the filament A of the discharge lamp la is connected to the high voltage side terminal of the DC power supply E through the resistor R1. A resonance capacitor C1 is connected in parallel between the non-power supply side terminals of both filaments A and B of the discharge lamp la. A capacitor C2 is connected between the non-power supply side terminal of the filament A of the discharge lamp la and the low voltage side terminal (circuit ground) of the DC power supply E via a resistor R2. A series circuit of resistors R3 and R4 is connected via a capacitor C3. A parallel circuit of a capacitor C4 and a resistor R5 is connected to the capacitor C2 via a diode D1. Thus, a DC current loop for charging the capacitor C4 is formed from the DC power source E via the resistor R1, the filament A of the discharge lamp la, the resistor R2, and the diode D1. On the other hand, a parallel circuit of a capacitor C4 and a resistor R5 is connected to the resistor R4 via a diode D2. The potential Vk of the capacitor C4 is input to the control circuit unit S and compared with the reference potential Vref.
[0064]
In the present embodiment, the AC voltage generated by the discharge lamp la is applied to the series circuit of the resistors R3 and R4 via the DC cut capacitor C3, and the AC voltage divided by the resistors R3 and R4 is halved by the diode D2. In this example, the detection voltage Vk is obtained by wave rectification and smoothing by the capacitor C4. In the present embodiment, since all the DC voltage components generated by the half-wave discharge of the discharge lamp la are applied to the DC-cut capacitor C3, the half-wave discharge is generated with any polarity as in the first embodiment. Even if it occurs, the potential of the resistor R4 does not decrease, and the detection voltage Vk becomes stable. When the filament is removed, the resonance capacitor C1 is removed, so that the voltage of the discharge lamp la is lowered, the detection voltage Vk is lowered, and no-load detection can be performed.
The effect of the present embodiment is the same as that of the first embodiment, and no-load detection can be realized with high accuracy without being affected by the discharge state of the discharge lamp load. In addition, it is easy to design with good detection sensitivity.
[0065]
(Embodiment 10)
A circuit diagram of the tenth embodiment is shown in FIG. In the present embodiment, in the circuit of the first embodiment shown in FIG. 1, a Zener diode ZD1 that bypasses a DC bias in the reverse direction is connected in parallel to the capacitor C2, and a protective Zener is provided at the location where the detection voltage Vk is generated. This is an example in which the diode ZD2 is connected in parallel. The difference from the first embodiment is that even if a half wave discharge of the discharge lamp la in the negative direction of the capacitor C2 occurs, the potential of the capacitor C2 is bypassed by the Zener diode ZD1, and therefore the negative charge potential is changed to the capacitor C2. It is not going to enter. Other effects are the same as those of the first embodiment.
[0066]
(Embodiment 11)
A circuit diagram of the eleventh embodiment is shown in FIG. In the present embodiment, a secondary winding is provided in the inductor L1 in the tenth embodiment of FIG. Is provided with an Emires detection circuit that inputs to the second comparator CP1 provided in the control circuit section S as the detection voltage Vk1. When the discharge lamp la enters the Emileless state and the second detection voltage Vk1 exceeds the second reference voltage Vref1, it has a function of stopping the oscillation of the inverter circuit. Further, when the detection voltage Vk is lower than the reference voltage Vref and exceeds the reference voltage Vref again, the oscillation stop maintenance is released and the inverter circuit is restarted. That is, even if the inverter circuit stops oscillating due to Emires detection, there is a reset function that cancels the oscillation stop by the no-load detection voltage Vk, and restarts when the load is replaced. In particular, in the inverter circuit having such a function, the no-load detection voltage Vk needs to be stable in any state other than the filament detachment regardless of the state of the discharge lamp la. This is because if the discharge lamp la goes into an Emires state and discharges half-wave, and the detection voltage Vk drops momentarily, the Emires detection circuit does not work and repeats starting and stopping, resulting in unexpected large stress. This is because it will join the circuit. However, as described in the tenth embodiment, in this embodiment, the detection voltage Vk when the filament is mounted can be stabilized without being affected by the state of the discharge lamp load.
[0067]
According to this embodiment, no-load detection can be realized with high accuracy without being affected by the discharge state of the discharge lamp load la. In addition, it is easy to design with good detection sensitivity. It goes without saying that the same effect can be obtained even if the Emires detection circuit is of another control method, for example, a control method such as intermittent oscillation or stop maintenance after intermittent oscillation.
Needless to say, the same effect can be obtained even if the Zener diodes ZD1 and ZD2 inserted in FIG. 12 or 13 are inserted in the circuits of the first to ninth embodiments.
[0068]
【The invention's effect】
  According to the present invention,straightAn inverter circuit that converts high-frequency power into high-frequency power and supplies high-frequency power to the discharge lamp load via the LC resonance circuit, and the filament of the discharge lamp loadA capacitor charged through a first diode by a voltage applied to one end is provided, and the presence or absence of a filament is determined by the charging voltage of the capacitor.The no-load detection circuit and the no-load detection circuitWhen the capacitor charging voltage falls below the reference voltageWhile stopping the oscillation of the inverter circuitWhen the charging voltage of the capacitor exceeds the reference voltageA control unit for starting oscillation of the inverter circuit,The capacitor of the no-load detection circuit is before the inverter circuit starts oscillating until it exceeds the reference voltage via the first diode by the DC voltage supplied from the DC power source via the filament of the discharge lamp load. After the charging and the inverter circuit starts oscillating, when the discharge lamp load is not half-wave discharge and the filament is connected, the first voltage is applied to the one end of the filament of the discharge lamp load. The charging voltage of the capacitor is maintained to be equal to or higher than the reference voltage by being charged through the diode or from the high-frequency voltage generated in the inverter circuit through the second diode. After the inverter circuit starts oscillating, the filament Is removed, the charging current of the capacitor through the first and second diodes disappears or decreases. Thus, the charging voltage of the capacitor is configured to be lower than the reference voltage, and the charging voltage of the capacitor is the half-wave discharging polarity of the discharge lamp load when the polarity of the half-wave discharging is via the first diode. When the polarity is such that the filament of the discharge lamp load is connected, a charging current is supplied to the capacitor through the second diode from the high-frequency voltage generated in the inverter circuit. To maintain the charging voltage above the reference voltageSince configured, no-load detection can be realized with high accuracy without being affected by the discharge state of the discharge lamp load. In addition, there is an effect that a design with good detection sensitivity responsiveness is facilitated.
[Brief description of the drawings]
FIG. 1 is a circuit diagram of a first embodiment of the present invention.
FIG. 2 is an operation waveform diagram at the time of start-up according to the first embodiment of the present invention.
FIG. 3 is an operation waveform diagram at the time of Emires in the first embodiment of the present invention.
FIG. 4 is a circuit diagram of a second embodiment of the present invention.
FIG. 5 is a circuit diagram of a third embodiment of the present invention.
FIG. 6 is a circuit diagram of a fourth embodiment of the present invention.
FIG. 7 is a circuit diagram of a fifth embodiment of the present invention.
FIG. 8 is a circuit diagram of a sixth embodiment of the present invention.
FIG. 9 is a circuit diagram of a seventh embodiment of the present invention.
FIG. 10 is a circuit diagram of an eighth embodiment of the present invention.
FIG. 11 is a circuit diagram of a ninth embodiment of the present invention.
FIG. 12 is a circuit diagram of a tenth embodiment of the present invention.
FIG. 13 is a circuit diagram of an eleventh embodiment of the present invention.
FIG. 14 is a circuit diagram of a first conventional example.
FIG. 15 is an operation waveform diagram at the time of activation of the first conventional example.
FIG. 16 is an operation waveform diagram at the time of Emires in the first conventional example.
FIG. 17 is a circuit diagram of a second conventional example.
FIG. 18 is a circuit diagram of a third conventional example.
FIG. 19 is an operation waveform diagram at the time of Emires in the third conventional example.
FIG. 20 is a characteristic diagram showing a temperature characteristic of a lamp voltage of a discharge lamp.
[Explanation of symbols]
Q1 switching element
Q2 switching element
la Discharge lamp
C1 capacitor
L1 inductor
S control circuit
CP comparator

Claims (7)

流電源を高周波に変換し、LC共振回路を介して放電灯負荷に高周波電力を供給するインバータ回路と、放電灯負荷のフィラメントの一端に印加される電圧により第1のダイオードを介して充電されるコンデンサを備え該コンデンサの充電電圧によりフィラメントの有無を判別する無負荷検出回路と、無負荷検出回路のコンデンサの充電電圧が基準電圧を下回るとインバータ回路の発振を停止すると共に該コンデンサの充電電圧が基準電圧を上回るとインバータ回路の発振を開始する制御部とを備え、
前記無負荷検出回路のコンデンサは、
インバータ回路が発振を開始する前は、前記直流電源から放電灯負荷のフィラメントを介して供給される直流電圧により前記第1のダイオードを介して基準電圧を上回るまで充電され、
インバータ回路が発振を開始した後は、放電灯負荷が半波放電でなく且つフィラメントが接続されているときは、放電灯負荷のフィラメントの前記一端に印加される電圧により前記第1のダイオードを介して又はインバータ回路で発生する高周波電圧から第2のダイオードを介して充電されることにより該コンデンサの充電電圧が基準電圧以上に維持されており、
インバータ回路が発振を開始した後、フィラメントが外れたときは、前記第1及び第2のダイオードを介するコンデンサの充電電流が無くなるか又は低下することで前記コンデンサの充電電圧が基準電圧を下回るように構成されており、
放電灯負荷の半波放電時であって、その半波放電の極性が前記第1のダイオードを介する前記コンデンサの充電電圧を低下させるような極性であるときには、放電灯負荷のフィラメントが接続されているときにインバータ回路で発生する高周波電圧から第2のダイオードを介して前記コンデンサに充電電流を供給することで前記コンデンサの充電電圧が基準電圧以上に維持されるように構成したことを特徴とする放電灯点灯装置。
Converts the dc power supply to a high frequency, an inverter circuit for supplying high frequency power to the discharge lamp load via an LC resonant circuit, via the first diode is charged by a voltage applied to one end of the filament of the lamp load A no-load detection circuit for determining the presence or absence of a filament based on a charging voltage of the capacitor, and when the charging voltage of the capacitor of the no-load detection circuit falls below a reference voltage, the inverter circuit stops oscillating and the charging voltage of the capacitor And a control unit that starts oscillation of the inverter circuit when the voltage exceeds the reference voltage ,
The no-load detection circuit capacitor is:
Before the inverter circuit starts to oscillate, it is charged by the DC voltage supplied from the DC power source via the filament of the discharge lamp load until it exceeds the reference voltage via the first diode,
After the inverter circuit starts oscillating, when the discharge lamp load is not half-wave discharge and the filament is connected, the voltage applied to the one end of the filament of the discharge lamp load is passed through the first diode. Or the charging voltage of the capacitor is maintained above the reference voltage by being charged through the second diode from the high frequency voltage generated in the inverter circuit,
When the filament is disconnected after the inverter circuit starts oscillating, the charging current of the capacitor via the first and second diodes is eliminated or decreased so that the charging voltage of the capacitor falls below the reference voltage. Configured,
When the discharge lamp load is half-wave discharge, and the polarity of the half-wave discharge is such that the charging voltage of the capacitor through the first diode is lowered, the filament of the discharge lamp load is connected. The charging voltage of the capacitor is maintained at a reference voltage or higher by supplying a charging current to the capacitor through a second diode from a high-frequency voltage generated in the inverter circuit when Discharge lamp lighting device.
放電灯負荷の半波放電時には、インバータ回路の発振を一旦停止させる機能を有していることを特徴とする請求項1記載の放電灯点灯装置。    2. The discharge lamp lighting device according to claim 1, which has a function of temporarily stopping oscillation of the inverter circuit during half-wave discharge of the discharge lamp load. 請求項1又は2のインバータ回路で発生する高周波電圧は、放電灯負荷に発生した高周波交流電圧の正のピーク値と負のピーク値の振幅差を平滑して無負荷検出回路に入力していることを特徴とする放電灯点灯装置。    The high frequency voltage generated in the inverter circuit according to claim 1 is input to the no-load detection circuit by smoothing an amplitude difference between a positive peak value and a negative peak value of the high frequency AC voltage generated in the discharge lamp load. A discharge lamp lighting device characterized by that. 請求項1又は2のインバータ回路で発生する高周波電圧は、放電灯負荷に発生した高周波交流電圧の交流成分の一方の極性のピーク電圧を平滑して無負荷検出回路に入力していることを特徴とする放電灯点灯装置。    The high-frequency voltage generated in the inverter circuit according to claim 1 or 2 is characterized in that the peak voltage of one polarity of the AC component of the high-frequency AC voltage generated in the discharge lamp load is smoothed and input to the no-load detection circuit. A discharge lamp lighting device. 請求項1又は2のインバータ回路で発生する高周波電圧は、共振回路のインダクタに発生した高周波交流電圧の一方の極性のピーク電圧を平滑して無負荷検出回路に入力していることを特徴とする放電灯点灯装置。    The high-frequency voltage generated in the inverter circuit according to claim 1 or 2 is characterized in that a peak voltage of one polarity of the high-frequency AC voltage generated in the inductor of the resonance circuit is smoothed and input to the no-load detection circuit. Discharge lamp lighting device. 請求項1又は2のインバータ回路で発生する高周波電圧は、共振回路のインダクタに発生した高周波交流電圧の交流成分の正のピーク値と負のピーク値の振幅差を平滑して無負荷検出回路に入力していることを特徴とする放電灯点灯装置。    The high-frequency voltage generated in the inverter circuit according to claim 1 or 2 smoothes the amplitude difference between the positive peak value and the negative peak value of the AC component of the high-frequency AC voltage generated in the inductor of the resonance circuit, and becomes a no-load detection circuit. A discharge lamp lighting device characterized by inputting. 請求項1又は2のインバータ回路で発生する高周波電圧は、インバータ回路の回路電流を電圧に変換して、無負荷検出回路に入力していることを特徴とする放電灯点灯装置 The discharge lamp lighting device according to claim 1, wherein the high-frequency voltage generated in the inverter circuit according to claim 1 is converted into a voltage from the circuit current of the inverter circuit and input to the no-load detection circuit .
JP2002047488A 2002-02-25 2002-02-25 Discharge lamp lighting device Expired - Fee Related JP4103408B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002047488A JP4103408B2 (en) 2002-02-25 2002-02-25 Discharge lamp lighting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002047488A JP4103408B2 (en) 2002-02-25 2002-02-25 Discharge lamp lighting device

Publications (2)

Publication Number Publication Date
JP2003249390A JP2003249390A (en) 2003-09-05
JP4103408B2 true JP4103408B2 (en) 2008-06-18

Family

ID=28660533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002047488A Expired - Fee Related JP4103408B2 (en) 2002-02-25 2002-02-25 Discharge lamp lighting device

Country Status (1)

Country Link
JP (1) JP4103408B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE202006004296U1 (en) * 2006-03-17 2006-06-14 Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH Ausschaltzeitregelung

Also Published As

Publication number Publication date
JP2003249390A (en) 2003-09-05

Similar Documents

Publication Publication Date Title
US7436127B2 (en) Ballast control circuit
JP2001015289A (en) Discharge lamp lighting device
JP3932773B2 (en) Discharge lamp lighting device
US7557515B2 (en) Simplified ballast control circuit
US8193718B2 (en) Diagnosis circuit apparatus and lamp ballast circuit using the same
JP4103408B2 (en) Discharge lamp lighting device
JP4314715B2 (en) Discharge lamp lighting device
JPH0735359Y2 (en) Discharge lamp lighting device
JP3399239B2 (en) Power supply
KR200148100Y1 (en) A protecting apparatus for over-current of the switching mode power circuit
KR101021877B1 (en) Fluorescent lamp driving circuit having function for circuit protection and indication of the end
JP5845471B2 (en) Discharge lamp lighting device and lighting fixture
JP3482784B2 (en) Electrodeless discharge lamp lighting device
JP4399745B2 (en) Discharge lamp lighting device
KR0130419Y1 (en) Defect section indicator of electronic type low voltage natrium ballast
JPH03205790A (en) Abnormality detecting method for fluorescent lamp lighting device
KR19990051604A (en) Overcurrent sensing device for lighting
JP2643945B2 (en) Discharge lamp lighting device
JP5515169B2 (en) Discharge lamp lighting device
JPH08275538A (en) Power supply
JPH02172191A (en) Discharge lamp lightup device
JPH0613192A (en) Discharge lamp lighting device
KR19990051605A (en) Deviation detection device and its method of lighting
JPH01298963A (en) Inverter device
JPH0834690B2 (en) Inverter device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070612

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080317

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130404

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees