JPH08275538A - Power supply - Google Patents

Power supply

Info

Publication number
JPH08275538A
JPH08275538A JP7069557A JP6955795A JPH08275538A JP H08275538 A JPH08275538 A JP H08275538A JP 7069557 A JP7069557 A JP 7069557A JP 6955795 A JP6955795 A JP 6955795A JP H08275538 A JPH08275538 A JP H08275538A
Authority
JP
Japan
Prior art keywords
power supply
circuit
frequency
load
load current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7069557A
Other languages
Japanese (ja)
Other versions
JP3396991B2 (en
Inventor
Masahiro Yamanaka
正弘 山中
Koji Nishiura
晃司 西浦
Hiroyuki Sako
浩行 迫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP06955795A priority Critical patent/JP3396991B2/en
Publication of JPH08275538A publication Critical patent/JPH08275538A/en
Application granted granted Critical
Publication of JP3396991B2 publication Critical patent/JP3396991B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Circuit Arrangements For Discharge Lamps (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Abstract

PURPOSE: To obtain a power supply for improving harmonic distortion of input current through the high frequency operation at an inverter section comprising an LC circuit and an oscillation circuit including a load in which a stabilized power is fed to the load by suppressing ripples of load current for such operation as the waveform of load current contains ripples substantially similar indirectly to the high frequency ripples of input voltage. CONSTITUTION: The power supply comprises a main circuit 1 including a rectifier section 11, an inverter section 12 and a load 13, and a control circuit 2 including a load current ripple detecting section 21 for detecting increase/ decrease of load current at a frequency twice as high as the AC power supply frequency, a section 23 for controlling the operating frequency of a switching element at the inverter section 12, and a section 22 for switching the frequency such that the operating frequency of load current is higher at a projecting part than at a recessed part.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は交流電源からの入力電流
歪みを改善した電源装置に関するものであり、例えば、
放電灯点灯装置の電子安定器に利用されるものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply device having improved input current distortion from an AC power supply.
It is used for an electronic ballast of a discharge lamp lighting device.

【0002】[0002]

【従来の技術】図17は従来のインバータ装置(特願平
3−186251号)の回路図である。以下、その回路
構成について説明する。全波整流器DBの交流入力端子
には、トランスL3 とコンデンサC5 ,C6 よりなるフ
ィルター回路を介して交流電源Vsが接続されている。
全波整流器DBの直流出力端子には、ダイオードD3
介して平滑コンデンサC1 が接続されている。平滑コン
デンサC1 には、スイッチング素子Q1 ,Q2 の直列回
路が接続されている。各スイッチング素子Q1 ,Q2
は、それぞれダイオードD1 ,D2 が逆並列接続されて
いる。ダイオードD3 と整流器DBの接続点には、コン
デンサC3 の一端が接続されており、スイッチング素子
1 ,Q2 の接続点には、インダクタL1 の一端が接続
されている。コンデンサC3 の他端とインダクタL1
他端の間には、放電灯Laのフィラメントの電源側端子
が接続されている。放電灯Laのフィラメントの非電源
側端子間には、コンデンサC2 が並列接続されている。
また、ダイオードD3 の両端には、コンデンサC4 が並
列接続されている。
2. Description of the Related Art FIG. 17 is a circuit diagram of a conventional inverter device (Japanese Patent Application No. 3-186251). The circuit configuration will be described below. The AC power supply Vs is connected to the AC input terminal of the full-wave rectifier DB through a filter circuit including a transformer L 3 and capacitors C 5 and C 6 .
The smoothing capacitor C 1 is connected to the DC output terminal of the full-wave rectifier DB through the diode D 3 . The smoothing capacitor C 1 is connected to a series circuit of switching elements Q 1 and Q 2 . Diodes D 1 and D 2 are connected in antiparallel to the switching elements Q 1 and Q 2 , respectively. One end of the capacitor C 3 is connected to the connection point of the diode D 3 and the rectifier DB, and one end of the inductor L 1 is connected to the connection point of the switching elements Q 1 and Q 2 . The power supply side terminal of the filament of the discharge lamp La is connected between the other end of the capacitor C 3 and the other end of the inductor L 1 . A capacitor C 2 is connected in parallel between the non-power supply side terminals of the filament of the discharge lamp La.
A capacitor C 4 is connected in parallel with both ends of the diode D 3 .

【0003】以下、上記回路の動作について説明する。
まず、インバータの動作について説明する。インバータ
はスイッチング素子Q1 ,Q2 とダイオードD1
2 、インダクタL1 、コンデンサC2 ,C3 及び放電
灯Laで構成されている。スイッチング素子Q1 ,Q2
が高速度で交互にオン・オフし、平滑コンデンサC1
直流電圧を高周波に変換して、放電灯Laを高周波点灯
させる。コンデンサC2 は放電灯Laのフィラメントの
予熱電流通電経路を構成しており、また、インダクタL
1 との共振用コンデンサも兼ねている。コンデンサC3
は直流成分カット用の結合コンデンサである。
The operation of the above circuit will be described below.
First, the operation of the inverter will be described. The inverter has switching elements Q 1 , Q 2 and a diode D 1 ,
It is composed of D 2 , an inductor L 1 , capacitors C 2 , C 3 and a discharge lamp La. Switching elements Q 1 , Q 2
Alternately turn on and off at a high speed to convert the DC voltage of the smoothing capacitor C 1 into a high frequency and turn on the discharge lamp La at a high frequency. The capacitor C 2 constitutes a preheating current conducting path of the filament of the discharge lamp La, and the inductor L
It also functions as a resonance capacitor with 1 . Capacitor C 3
Is a coupling capacitor for cutting the DC component.

【0004】上記回路において、スイッチング素子Q2
がオンすると、コンデンサC1 から、コンデンサC4
コンデンサC3 、放電灯LaとコンデンサC2 、インダ
クタL1 、スイッチング素子Q2 を経て、コンデンサC
1 に戻る経路で電流が流れる。このとき、各素子に現れ
る電圧には、V1 ≒V4 +V3 +V2 +V6 の関係があ
る。全波整流器DBの出力端に接続されるのは、コンデ
ンサC3 と、放電灯La及びコンデンサC2 、並びにイ
ンダクタL1 の直列回路であるから、|Vin|>V3
+V2 +V6 ≒V1 −V4 が成立するとき、全波整流器
DBから、コンデンサC3 、放電灯LaとコンデンサC
2 、インダクタL1 、スイッチング素子Q2 を経て、全
波整流器DBに戻る経路で電流が流れることになる。つ
まり、全波整流器DBの出力端とコンデンサC1 の間に
挿入したコンデンサC4 が全波整流器DBの整流出力電
圧とコンデンサC1 の電圧V1 との差の電圧を負担する
ことになり、入力電圧|Vin|がコンデンサC1 の電
圧V1 よりも低くても、図18に示すように、入力電流
Iinが流れる。したがって、入力力率が高くなる。ま
た、コンデンサC5 ,C6 とトランスL3 を含むフィル
ター回路により高周波成分を除去した入力電流波形は、
高調波成分の少ない正弦波に近い波形とすることができ
る。
In the above circuit, the switching element Q 2
When is turned on, the capacitors C 1 to C 4 ,
After passing through the capacitor C 3 , the discharge lamp La and the capacitor C 2 , the inductor L 1 , and the switching element Q 2 , the capacitor C 3
The current flows in the route returning to 1 . At this time, the voltages appearing in the respective elements have a relationship of V 1 ≈V 4 + V 3 + V 2 + V 6 . What is connected to the output terminal of the full-wave rectifier DB is a series circuit of the capacitor C 3 , the discharge lamp La and the capacitor C 2 , and the inductor L 1. Therefore, | Vin |> V 3
When + V 2 + V 6 ≈V 1 −V 4 is established, the capacitor C 3 , the discharge lamp La and the capacitor C from the full-wave rectifier DB.
2 , a current flows through a path returning to the full-wave rectifier DB through the inductor 2 , the inductor L 1 and the switching element Q 2 . That results in the capacitor C 4 inserted between the output terminal and the capacitor C 1 of the full-wave rectifier DB to bear the voltage difference between the voltage V 1 of the rectified output voltage and capacitor C 1 of the full-wave rectifier DB, input voltage | Vin | is also lower than the voltage V 1 of the capacitor C 1, as shown in FIG. 18, flows the input current Iin. Therefore, the input power factor becomes high. Further, the input current waveform obtained by removing the high frequency component by the filter circuit including the capacitors C 5 and C 6 and the transformer L 3 is
The waveform can be close to a sine wave with few harmonic components.

【0005】[0005]

【発明が解決しようとする課題】上述の従来例では、ス
イッチング素子Q1 ,Q2 のオン・オフによるインバー
タの高周波動作を利用することにより、コンデンサC4
を充放電し、入力電流の歪みを改善している。そのた
め、入力電流を略正弦波にするためには、平滑コンデン
サC1 の電圧V1 がほぼ一定であるから、コンデンサC
4 の負担する電圧が入力電圧の脈流に応じて変化するこ
とになる。すると、インバータ側の共振状態も変化し、
その結果、負荷に流れる電流は入力脈流に応じて変化し
て、凹凸が出来る。従来例においては、負荷となる放電
灯Laの電流が図19のようになり、入力電圧|Vin
|と言わば逆相似状のリップル波形を示し、CF(クレ
ストファクター)が悪くなるという問題がある。
In the above-mentioned conventional example, the capacitor C 4 is used by utilizing the high frequency operation of the inverter by turning on / off the switching elements Q 1 and Q 2.
It is charged and discharged to improve the distortion of input current. Therefore, in order to make the input current substantially sinusoidal, the voltage V 1 of the smoothing capacitor C 1 is substantially constant, and therefore the capacitor C 1
The voltage borne by 4 changes according to the pulsating current of the input voltage. Then, the resonance state on the inverter side also changes,
As a result, the current flowing through the load changes in accordance with the input pulsating current, resulting in unevenness. In the conventional example, the current of the discharge lamp La which is the load is as shown in FIG. 19, and the input voltage | Vin
Speaking of |, there is a problem that it shows an inversely similar ripple waveform and CF (crest factor) becomes worse.

【0006】[0006]

【課題を解決するための手段】図1は本発明の基本構成
を示すブロック図である。主回路1は、整流部11とイ
ンバータ部12と負荷13とから構成されている。ま
た、制御回路2は、負荷電流リップル検知部21、周波
数切替信号出力部22、周波数制御部23を備えてい
る。負荷電流リップル検知部21は、負荷電流リップル
を認識するために、図2に示すように、負荷電流リップ
ルと略反相似形となる検出信号又は負荷電流リップル
と略相似形となる検出信号を主回路1内の所定の検出
点から得ている。周波数切替信号出力部22は、負荷電
流リップル検知部21による負荷電流リップルの検出信
号を受けて、周波数切替信号を周波数制御部23に出力
する。その出力を受けた周波数制御部23は負荷電流の
凹部よりも凸部の方が発振周波数が高くなるように制御
している。周波数の切替えは何段でも良く、また、連続
的でもよい。
FIG. 1 is a block diagram showing the basic configuration of the present invention. The main circuit 1 includes a rectifying unit 11, an inverter unit 12, and a load 13. The control circuit 2 also includes a load current ripple detection unit 21, a frequency switching signal output unit 22, and a frequency control unit 23. In order to recognize the load current ripple, the load current ripple detector 21 mainly detects a detection signal that is substantially anti-similar to the load current ripple or a detection signal that is substantially similar to the load current ripple, as shown in FIG. It is obtained from a predetermined detection point in the circuit 1. The frequency switching signal output unit 22 receives the load current ripple detection signal from the load current ripple detection unit 21 and outputs the frequency switching signal to the frequency control unit 23. The frequency control unit 23 receiving the output controls the load current so that the convex portion has a higher oscillation frequency than the concave portion. Frequency switching may be performed in any number of steps or may be continuous.

【0007】[0007]

【作用】本発明にあっては、上述のように、主回路内に
負荷電流のリップルと略相似形又は略反相似形を示す検
出点を設け、その検出信号から負荷電流の凹凸を検知
し、凸部の動作周波数が、凹部の動作周波数よりも高く
なるように動作周波数を切り替える制御手段を備えたも
のであるから、負荷電流の凹凸リップルを抑制でき、安
定した出力が供給できる。
According to the present invention, as described above, the main circuit is provided with the detection points showing a similar or anti-similar shape to the ripple of the load current, and the unevenness of the load current is detected from the detection signal. Since the control means is provided to switch the operating frequency so that the operating frequency of the convex portion becomes higher than the operating frequency of the concave portion, uneven ripples of the load current can be suppressed and a stable output can be supplied.

【0008】[0008]

【実施例】図3は本発明の第1実施例の基本構成を示す
ブロック回路図であり、図4はその具体回路図である。
主回路は図17に示した従来例と同様の原理で入力歪改
善を行うインバータ回路である。全波整流器DBの直流
出力端子と平滑コンデンサC1 との間には、インピーダ
ンス素子Z(ダイオードを含む)が挿入されている。図
4に示す具体回路では、主回路のインピーダンス素子Z
の部分には、図17に示した従来例と同様に、並列接続
されたコンデンサC4 とダイオードD3 が挿入されてい
る。また、負荷電流のリップル(図19(b)参照)を
抑制する制御を行うために、負荷電流の流れるループ内
に検出用のトランスT1 を設け、負荷電流リップルの状
態を検出する。検出用のトランスT1 には、半波整流用
のダイオードD8 のアノードが接続されており、ダイオ
ードD8 のカソードには高周波カット用のコンデンサC
10と放電用の抵抗R9 及びコンパレータCP1 のマイナ
ス側入力端子が接続されている。コンデンサC10の容量
は、検出用のトランスT 1 からダイオードD8 を介して
流れ込む電流を平滑するほど大きなものではなく、負荷
電流のリップルの増減がほぼ相似形状にコンデンサC10
の電位に現れ、周波数切替信号出力部22のコンパレー
タCP1 のマイナス側入力端子に入力される。コンパレ
ータCP1 のプラス側入力端子には、周波数切替ポイン
トを決めるための基準電位が接続されており、負荷電流
が凹部から凸部に移行していくと、コンパレータCP1
のマイナス側入力端子レベルがプラス側入力端子レベル
を越えて、コンパレータCP1 の出力がLowレベルと
なる。
FIG. 3 shows the basic construction of the first embodiment of the present invention.
FIG. 4 is a block circuit diagram, and FIG. 4 is a specific circuit diagram thereof.
The main circuit uses the same principle as the conventional example shown in FIG.
It is an inverter circuit that does good. DC of full wave rectifier DB
Output terminal and smoothing capacitor C1Between the Impeda
A sense element Z (including a diode) is inserted. Figure
In the concrete circuit shown in FIG. 4, the impedance element Z of the main circuit is used.
In the same manner as the conventional example shown in FIG. 17,
Capacitor CFourAnd diode D3Has been inserted
It In addition, the ripple of the load current (see Fig. 19 (b))
In order to suppress the control, in the loop where the load current flows
Transformer T for detection1The load current ripple
Detect the state. Transformer T for detection1For half-wave rectification
Diode D8The anode of is connected to the dio
Code D8Capacitor C for high frequency cutting on the cathode of
TenAnd discharge resistor R9And comparator CP1The minor
Input terminal is connected. Capacitor CTenCapacity
Is a transformer T for detection 1To diode D8Through
The load is not large enough to smooth the current flowing in
The increase and decrease of the ripple of the current is similar to that of the capacitor CTen
Appearing at the potential of the frequency switching signal output unit 22
CP1Input to the negative input terminal of. Compare
Data CP1The positive side input terminal of the
The reference potential for determining the
Is changed from concave to convex, the comparator CP1
The negative input terminal level of is the positive input terminal level
Beyond the comparator CP1Output is low level
Become.

【0009】すると、周波数制御部23の発振器IC1
(NEC製μPC1094)の6番端子に接続されてい
る抵抗R5 とR6 の交点をLowレベルに落とす。発振
器IC1 (NEC製μPC1094)は6番端子とグラ
ンド間に接続された抵抗と、5番端子とグランド間に接
続されたコンデンサC7 により発振周波数が決められて
いるが、コンパレータCP1 の出力がLowレベルにな
ると、抵抗R6 が短絡し、6番端子に接続された抵抗値
が下がることになり、発振周波数が上がる。その結果、
負荷電流リップルの凸部で動作周波数が上がることによ
り、インバータの出力(LC共振)が弱まり、凸部の出
張りが抑えられ、負荷電流全体としてのリップルが抑制
される。なお、発振器IC1 (NEC製μPC109
4)の10番ピンの出力端子に接続されているドライブ
回路IC2 (IR2111)は、スイッチング素子
1 ,Q2 を直接駆動するための高耐圧ゲートドライバ
ーである。
Then, the oscillator IC 1 of the frequency control unit 23
The intersection point of the resistors R 5 and R 6 connected to the 6th terminal of (NEC μPC1094) is dropped to the low level. Oscillator IC 1 (NEC Ltd. MyuPC1094) is a connected between the sixth terminal and the ground resistance, the oscillation frequency is determined by capacitor C 7 connected between the fifth terminal and ground, the output of the comparator CP 1 Becomes low level, the resistor R 6 is short-circuited, the resistance value connected to the 6th terminal is lowered, and the oscillation frequency is increased. as a result,
Since the operating frequency increases at the convex portion of the load current ripple, the output of the inverter (LC resonance) is weakened, the protrusion of the convex portion is suppressed, and the ripple of the entire load current is suppressed. Note that the oscillator IC 1 (NEC μPC109
The drive circuit IC 2 (IR2111) connected to the output terminal of the 10th pin of 4) is a high breakdown voltage gate driver for directly driving the switching elements Q 1 and Q 2 .

【0010】図5は第1実施例の一変形例であり、負荷
電流リップル検知部21に入力電圧|Vin|の検出を
利用している。先にも述べたが、本インバータ回路にお
いては、負荷電流リップルは電源電圧の影響を受け、入
力電圧|Vin|のリップルと略逆相似形のリップルを
示す。つまり、負荷電流の凸部は入力電圧|Vin|の
リップルの谷部と対応しており、負荷電流の凹部は入力
電圧|Vin|のリップルの山部と対応している。この
ことを利用して、負荷電流リップルの検知に入力電圧|
Vin|の検出を用いることにより、図4のようなトラ
ンスT1 、ダイオードD8 、コンデンサC10などを用い
ることなく、簡単な回路で負荷電流リップル検知部21
を実現している。また、負荷状態の変化や調光などの出
力変化にも影響を受けない。ただし、検出できる検知信
号は図4の場合とは逆で、負荷電流リップルと逆相似状
であるので、コンパレータCP1 のプラス側入力端子に
入力される。コンパレータCP1 のマイナス側入力端子
には基準電位が入力されており、入力電圧|Vin|の
谷部では、基準電位の方が高くなり、コンパレータCP
1 の出力がLowレベルとなって発振周波数が上がり、
負荷電流リップルが抑制される。図4及び図5の回路の
動作タイムチャートを図6に示す。図中、(a)は図4
の回路の動作、(b)は図5の回路の動作を示してい
る。また、(c)はコンパレータCP1 の出力、(d)
は動作周波数、(e)は負荷電流を示している。
FIG. 5 is a modification of the first embodiment, in which the load current ripple detector 21 utilizes the detection of the input voltage | Vin |. As described above, in the present inverter circuit, the load current ripple is affected by the power supply voltage, and exhibits a ripple that is substantially inversely similar to the ripple of the input voltage | Vin |. That is, the convex portion of the load current corresponds to the valley portion of the ripple of the input voltage | Vin |, and the concave portion of the load current corresponds to the peak portion of the ripple of the input voltage | Vin |. Utilizing this, input voltage for detecting load current ripple |
By using Vin | detection, the load current ripple detection unit 21 can be formed by a simple circuit without using the transformer T 1 , the diode D 8 , the capacitor C 10, etc. as shown in FIG.
Has been realized. In addition, it is not affected by changes in the load state or output changes such as dimming. However, detection can detect signals in contrary to the case of FIG. 4, since a load current ripple and inverse similar shape, is input to the positive input terminal of the comparator CP 1. The reference potential is input to the negative input terminal of the comparator CP 1 , and the reference potential becomes higher in the valley portion of the input voltage | Vin |
The output of 1 becomes Low level and the oscillation frequency rises,
The load current ripple is suppressed. An operation time chart of the circuits of FIGS. 4 and 5 is shown in FIG. In the figure, (a) is FIG.
5B shows the operation of the circuit of FIG. 5, and FIG. 5B shows the operation of the circuit of FIG. Further, (c) is the output of the comparator CP 1 , (d)
Indicates the operating frequency, and (e) indicates the load current.

【0011】本回路方式では、先にも述べたがコンデン
サC4 の負担する電位が、入力電圧|Vin|に応じて
変化する。そのため、インバータ側の共振条件も変化
し、図7(a)に示すように、入力電圧|Vin|の山
部では遅相動作であるが、谷部では図7(b)に示すよ
うに進相動作となることがある。また、定常時に遅相動
作をしていても、電源電圧が低下すると位相が進相方向
へ進み、入力電圧|Vin|の谷部付近の共振が進相状
態となることがある。本発明は入力電圧|Vin|の谷
部で発振周波数を上げることにより、位相が遅相方向に
移行し、このような入力電圧|Vin|の谷部付近での
進相動作を回避するという効果もある。
In the present circuit system, as described above, the potential borne by the capacitor C 4 changes according to the input voltage | Vin |. Therefore, the resonance condition on the inverter side also changes, and as shown in FIG. 7 (a), the peak operation of the input voltage | Vin | is slow-phase operation, but the valley operation proceeds as shown in FIG. 7 (b). It may become a phase operation. Further, even if the phase delay operation is performed in a steady state, the phase may advance toward the phase advance direction when the power supply voltage decreases, and the resonance near the valley of the input voltage | Vin | may be in the phase advance state. The present invention has the effect of increasing the oscillation frequency at the valley of the input voltage | Vin | and shifting the phase in the lagging direction to avoid such a phase advance operation near the valley of the input voltage | Vin |. There is also.

【0012】図8は本発明の第2実施例、図9は本発明
の第3実施例、図10は本発明の第4実施例を示してい
る。各実施例の主回路の具体回路例としては、それぞれ
米国特許第4,949,013号、米国特許第5,31
3,142号、特開平5−9918号等が挙げられる。
これらの回路方式では、インバータの高周波動作を利用
して、入力歪みを改善するために、逆にインバータ部に
入力電圧リップルの影響が現れる。
FIG. 8 shows a second embodiment of the present invention, FIG. 9 shows a third embodiment of the present invention, and FIG. 10 shows a fourth embodiment of the present invention. Specific examples of the main circuit of each embodiment include US Pat. No. 4,949,013 and US Pat. No. 5,31, respectively.
3,142, JP-A-5-9918 and the like.
In these circuit systems, in order to improve the input distortion by utilizing the high frequency operation of the inverter, the effect of the input voltage ripple appears in the inverter section.

【0013】第2、第3の実施例における主回路は、電
源とインバータのLC発振ループの一部との間にインピ
ーダンス素子Zが接続された構成となっている。このイ
ンピーダンス素子Zが従来例のコンデンサC4 と同様
に、入力電圧|Vin|と平滑コンデンサC1 の電圧V
1 の電位差を負担し、|Vin|<V1 のところでも入
力電流が流れるようにして入力歪みを改善している。第
2実施例では全波整流器DBの出力端、つまり、電源整
流後にインピーダンス素子Zが接続されているのに対
し、第3実施例では電源整流前にインピーダンス素子Z
が接続されている。また、第4実施例における主回路
は、インバータ側に発生する高周波電圧をトランス等を
用いて電源部に帰還するループを付加した高周波重畳回
路である。
The main circuit in the second and third embodiments has a structure in which an impedance element Z is connected between the power source and a part of the LC oscillation loop of the inverter. This impedance element Z is similar to the capacitor C 4 of the conventional example in that the input voltage | Vin | and the voltage V of the smoothing capacitor C 1
The potential difference of 1 is borne and the input current is made to flow even at | Vin | <V 1 to improve the input distortion. In the second embodiment, the output terminal of the full-wave rectifier DB, that is, the impedance element Z is connected after power supply rectification, whereas in the third embodiment, the impedance element Z is connected before power supply rectification.
Is connected. Further, the main circuit in the fourth embodiment is a high frequency superposition circuit in which a loop for returning the high frequency voltage generated on the inverter side to the power supply unit by using a transformer or the like is added.

【0014】これらの主回路の電源装置において、入力
電流を略正弦波になるように制御すると、接続された負
荷を流れる電流は、図19のように入力電圧|Vin|
と逆相似状の凹凸リップルを示す。そこで、図8、図
9、図10に示すように、主回路からの検出による負荷
電流リップル検知部21を設け、その検知結果から負荷
電流リップルの凸部から凹部にかけて周波数を切替える
信号を周波数切替信号出力部22から出力し、その信号
に従って、周波数制御部23により凸部の発振周波数が
凹部の発振周波数よりも高くなるように制御することに
より、負荷リップルが抑制され、安定した出力波形とな
る。また、第2、第3の実施例においては、第1実施例
と同様に、入力電圧|Vin|の谷部での進相動作が問
題となるが、負荷電流の凸部、つまり、入力電圧|Vi
n|の谷部で周波数が高くなるように制御されることに
より、谷部での進相動作を回避する効果もある。
In the power supply devices for these main circuits, if the input current is controlled so as to have a substantially sinusoidal wave, the current flowing through the connected load will have an input voltage | Vin | as shown in FIG.
And shows an uneven ripple of an anti-similarity. Therefore, as shown in FIG. 8, FIG. 9, and FIG. 10, a load current ripple detection unit 21 based on detection from the main circuit is provided, and from the detection result, a signal for switching the frequency from the convex portion to the concave portion of the load current ripple is frequency-switched. Output from the signal output unit 22, and according to the signal, the frequency control unit 23 controls the oscillation frequency of the convex portion to be higher than the oscillation frequency of the concave portion, whereby the load ripple is suppressed and a stable output waveform is obtained. . Further, in the second and third embodiments, the phase advancing operation at the valley of the input voltage | Vin | becomes a problem as in the first embodiment, but the convex portion of the load current, that is, the input voltage | Vi
By controlling the frequency to be high in the valley portion of n |, there is also an effect of avoiding the phase advance operation in the valley portion.

【0015】図11は本発明の第5実施例を示す。本実
施例の主回路は、従来例にダイオードD6 ,D7 と、イ
ンダクタL2 及びコンデンサC9 を付加して、谷埋め
(部分平滑)回路を構成している。ここで、谷埋め回路
14の動作について簡単に説明すると、図11において
平滑コンデンサC1 は、スイッチング素子Q1 がオンの
とき、整流器DBのプラス側出力端子からダイオードD
3 ,D6 、インダクタL 2 を介して充電される。したが
って、充電ループにインダクタL2 が存在するため、コ
ンデンサC1 の平滑電位V1 は入力電圧|Vin|のピ
ーク電圧VpからインダクタL2 での電圧降下分Vxを
差し引いた電圧V1 =Vp−Vxで平滑されている。従
って、Vp>V1 となり、|Vin|>V1 のところで
は、スイッチング素子Q1 ,Q2 の両端に印加される電
圧は|Vin|であり、|Vin|<V1 のところで
は、スイッチング素子Q1 ,Q2 の両端電圧は平滑電圧
1 となり、図12(b)に示すような谷埋め電源とな
る。また、平滑コンデンサC1の充電ループにインダク
タL2 が存在するので、電源投入時のインラッシュ電流
が抑制できるという効果もある。
FIG. 11 shows a fifth embodiment of the present invention. Real
The main circuit of the embodiment is a diode D in the conventional example.6, D7And i
Inductor L2And capacitor C9Add and fill in the valley
(Partial smoothing) circuit is configured. Where the valley filling circuit
14 will be briefly described.
Smoothing capacitor C1Is the switching element Q1Is on
Then, from the positive side output terminal of the rectifier DB to the diode D
3, D6, Inductor L 2Be charged through. But
Inductor L in the charging loop2Because there is
Indexer C1Smoothing potential V1Is the input voltage | Vin |
Voltage Vp to inductor L2Voltage drop Vx at
Subtracted voltage V1= Vp-Vx and smoothed. Obedience
Vp> V1And, | Vin |> V1At
Is the switching element Q1, Q2Voltage applied to both ends of
Pressure is | Vin | and | Vin | <V1At
Is the switching element Q1, Q2The voltage across is the smoothed voltage
V1Therefore, the power source becomes a buried valley power source as shown in Fig. 12 (b).
It Also, smoothing capacitor C1In the charging loop of
L2Exists, so the inrush current at power-on
There is also an effect that can be suppressed.

【0016】これにより、インバータの電源は図12
(b)のように、谷埋め電源となり、負荷電流が入力電
圧|Vin|のリップルと逆相似状波形を示す従来例の
回路方式と組合わせることにより、負荷電流は図12
(c)のように、従来例に比べてリップルが抑制された
形となる。この主回路に本発明の制御を加えた場合の動
作タイムチャートを図13に示す。図中、(a)はコン
パレータCP1 のプラス側及びマイナス側入力端子の電
圧、(b)はコンパレータCP1 の出力、(c)は動作
周波数、(d)は負荷電流である。
As a result, the power source of the inverter is as shown in FIG.
As shown in (b), the load current becomes as shown in FIG. 12 when combined with the circuit system of the conventional example in which the power source becomes a valley power source and the load current shows a ripple similar to the ripple of the input voltage | Vin |.
As shown in (c), the ripple is suppressed as compared with the conventional example. An operation time chart when the control of the present invention is applied to this main circuit is shown in FIG. In the figure, a (a) is positive and the voltage of the negative input terminal of the comparator CP 1, (b) the output of the comparator CP 1, (c) operating frequency, (d) the load current.

【0017】本実施例では、負荷電流リップルを検出す
るための検出部として、図11におけるコンデンサC9
の両端電位、つまり、谷埋め電源の電圧波形を用いる。
谷埋め電源のリップルと負荷電流リップルとの関係は、
図12に示すように、谷埋め電源の谷部の一定電位部が
負荷電流リップルの凸部にあたっているため、その部分
での周波数を高くする。そのために、負荷電流リップル
検知部21では、コンデンサC9 の両端電位を抵抗
1 ,R2 で分圧し、その分圧点QをコンパレータCP
1 のプラス側入力端子に接続する。コンパレータCP1
のマイナス側入力端子の電位は谷埋め電源の谷部でコン
パレータCP1 の出力が反転するように、抵抗R3 ,R
4 により基準電位を設定してあり、コンパレータCP1
の出力がHighレベルからLowレベルになると、動
作周波数が高くなり、負荷電流の出力が抑えられるよう
に制御される。その結果、負荷電流は図13(d)のよ
うになり、さらにリップルの少ない安定した動作が実現
できる。さらに、実施例でも述べたように、主回路方式
においては、電源低下時の入力電圧|Vin|の谷部に
おける進相問題があるが、本実施例の主回路は谷埋め電
源の追加により、定常時から入力電圧|Vin|の谷部
でインバータの電源が低い状態となっているため、さら
に進相モードの生じ易い状況となっていた。しかし、本
発明の制御を加えることにより、入力電圧|Vin|の
谷部での動作周波数が高くなり、進相動作を回避でき
る。
In this embodiment, the capacitor C 9 shown in FIG. 11 is used as a detection unit for detecting the load current ripple.
Of both ends, that is, the voltage waveform of the valley power supply is used.
The relationship between the valley-filled power supply ripple and the load current ripple is
As shown in FIG. 12, the constant potential portion of the valley portion of the valley-filled power source is on the convex portion of the load current ripple, so the frequency at that portion is increased. Therefore, in the load current ripple detector 21, the potentials across the capacitor C 9 are divided by the resistors R 1 and R 2 , and the voltage dividing point Q is divided by the comparator CP.
Connect to the positive input terminal of 1 . Comparator CP 1
The potential of the negative side input terminal of the resistors R 3 and R is set so that the output of the comparator CP 1 is inverted in the valley portion of the valley power source.
The reference potential is set by 4 and the comparator CP 1
When the output of is changed from the high level to the low level, the operating frequency is increased and the output of the load current is controlled so as to be suppressed. As a result, the load current becomes as shown in FIG. 13D, and stable operation with less ripple can be realized. Further, as described in the embodiment, in the main circuit system, there is a phase advance problem in the valley portion of the input voltage | Vin | at the time of power supply drop. However, the main circuit of the present embodiment is Since the power supply of the inverter is low at the valley of the input voltage | Vin | from the steady state, the phase advance mode is more likely to occur. However, by applying the control of the present invention, the operating frequency at the valley portion of the input voltage | Vin | becomes high, and the phase advance operation can be avoided.

【0018】谷埋め回路としては、図14に示した第6
実施例の回路14a、図15に示した第7実施例の回路
14b、図16に示した第8実施例の回路14cなどが
挙げられるが、谷埋め電圧を発生させるものならば、い
ずれでも良く、第1〜第4の各実施例にこれらの谷埋め
回路を追加することにより、第5実施例と同様、図12
(c)の負荷電流のリップル波形を示し、本発明の制御
を加えることにより負荷電流のリップルが抑制できると
いう同様の効果が得られる。第6実施例は第2実施例の
主回路に、第7実施例は第3実施例の主回路に、第8実
施例は第4実施例に、それぞれ谷埋め回路を付加した形
となっているが、各主回路と各谷埋め回路との組合わせ
はいずれでも良い。
The valley filling circuit is the sixth one shown in FIG.
The circuit 14a of the embodiment, the circuit 14b of the seventh embodiment shown in FIG. 15, the circuit 14c of the eighth embodiment shown in FIG. 16 and the like can be mentioned, but any circuit may be used as long as it generates a valley filling voltage. By adding these valley filling circuits to the first to fourth embodiments, as in the fifth embodiment, as shown in FIG.
(C) shows the ripple waveform of the load current, and the same effect that the ripple of the load current can be suppressed by adding the control of the present invention can be obtained. The sixth embodiment is the main circuit of the second embodiment, the seventh embodiment is the main circuit of the third embodiment, the eighth embodiment is the fourth embodiment, and a valley filling circuit is added. However, any combination of each main circuit and each valley filling circuit may be used.

【0019】[0019]

【発明の効果】本発明によれば、LC回路と負荷を含む
振動回路を備えるインバータ部の高周波動作を利用し
て、入力電流の高調波歪みを改善することができ、ま
た、負荷電流波形が入力電圧の商用周波リップルとほぼ
逆相似形のリップル波形を示す動作に対して、負荷電流
のリップルを検知して、負荷電流の凸部における動作周
波数が凹部における動作周波数よりも高くなるように、
周波数を切り替えるようにしたので、負荷に対して安定
した出力を供給することができる。したがって、放電灯
のような照明負荷を接続したときに、ちらつきを低減す
ることができる。なお、整流部の出力側に平滑コンデン
サの代わりに部分平滑回路を設けることにより、負荷電
流リップルを一層低減することができる。
According to the present invention, the harmonic distortion of the input current can be improved by utilizing the high frequency operation of the inverter section having the oscillating circuit including the LC circuit and the load. For the operation that shows a ripple waveform that is almost anti-similar to the commercial frequency ripple of the input voltage, the ripple of the load current is detected so that the operating frequency in the convex portion of the load current becomes higher than the operating frequency in the concave portion.
Since the frequency is switched, a stable output can be supplied to the load. Therefore, flicker can be reduced when an illumination load such as a discharge lamp is connected. The load current ripple can be further reduced by providing a partial smoothing circuit instead of the smoothing capacitor on the output side of the rectifying unit.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の基本構成を示すブロック回路図であ
る。
FIG. 1 is a block circuit diagram showing a basic configuration of the present invention.

【図2】本発明の動作波形図である。FIG. 2 is an operation waveform diagram of the present invention.

【図3】本発明の第1実施例の基本構成を示すブロック
回路図である。
FIG. 3 is a block circuit diagram showing the basic configuration of the first embodiment of the present invention.

【図4】本発明の第1実施例の具体的な構成を示す回路
図である。
FIG. 4 is a circuit diagram showing a specific configuration of the first exemplary embodiment of the present invention.

【図5】本発明の第1実施例の一変形例を示す回路図で
ある。
FIG. 5 is a circuit diagram showing a modification of the first embodiment of the present invention.

【図6】本発明の第1実施例の交流サイクルでの動作波
形図である。
FIG. 6 is an operation waveform diagram in an AC cycle according to the first embodiment of the present invention.

【図7】本発明の第1実施例のスイッチング周期での動
作波形図である。
FIG. 7 is an operation waveform diagram in a switching cycle according to the first embodiment of this invention.

【図8】本発明の第2実施例を示す回路図である。FIG. 8 is a circuit diagram showing a second embodiment of the present invention.

【図9】本発明の第3実施例を示す回路図である。FIG. 9 is a circuit diagram showing a third embodiment of the present invention.

【図10】本発明の第4実施例を示す回路図である。FIG. 10 is a circuit diagram showing a fourth embodiment of the present invention.

【図11】本発明の第5実施例を示す回路図である。FIG. 11 is a circuit diagram showing a fifth embodiment of the present invention.

【図12】本発明の第5実施例のリップル抑制前の動作
波形図である。
FIG. 12 is an operation waveform diagram before ripple suppression in the fifth embodiment of the present invention.

【図13】本発明の第5実施例のリップル抑制後の動作
波形図である。
FIG. 13 is an operation waveform diagram after ripple suppression in the fifth embodiment of the present invention.

【図14】本発明の第6実施例を示す回路図である。FIG. 14 is a circuit diagram showing a sixth embodiment of the present invention.

【図15】本発明の第7実施例を示す回路図である。FIG. 15 is a circuit diagram showing a seventh embodiment of the present invention.

【図16】本発明の第8実施例を示す回路図である。FIG. 16 is a circuit diagram showing an eighth embodiment of the present invention.

【図17】従来例の回路図である。FIG. 17 is a circuit diagram of a conventional example.

【図18】従来例の入力電圧と入力電流を示す動作波形
図である。
FIG. 18 is an operation waveform diagram showing an input voltage and an input current of a conventional example.

【図19】従来例の整流電圧と負荷電流を示す動作波形
図である。
FIG. 19 is an operation waveform diagram showing a rectified voltage and a load current in a conventional example.

【符号の説明】[Explanation of symbols]

1 主回路 2 制御回路 11 整流部 12 インバータ部 13 負荷 21 負荷電流リップル検知部 22 周波数切替信号出力部 23 周波数制御部 1 Main Circuit 2 Control Circuit 11 Rectifier 12 Inverter 13 Load 21 Load Current Ripple Detector 22 Frequency Switching Signal Output 23 Frequency Controller

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 交流電源を全波整流する整流部と、整
流部の出力を高周波に変換するインバータ部と、インバ
ータ部の出力に接続された負荷と、インバータ部のスイ
ッチング素子のオン・オフにより交流電圧とほぼ相似形
の交流入力電流を得るとともに、交流電圧とは逆方向に
増減する負荷電流を得る制御部とを有する電源装置にお
いて、交流電源の2倍の周波数に対する負荷電流の増減
を検知する負荷電流リップル検知部と、インバータ部の
スイッチング素子の動作周波数を制御する周波数制御部
と、負荷電流の凸部における動作周波数が凹部における
動作周波数よりも高くなるように、周波数を切り替える
周波数切替信号出力部とを備えたことを特徴とする電源
装置。
1. A rectification unit for full-wave rectifying an AC power supply, an inverter unit for converting the output of the rectification unit into a high frequency, a load connected to the output of the inverter unit, and an ON / OFF switching element of the inverter unit. In a power supply device having a control unit that obtains an AC input current that is substantially similar to an AC voltage and that obtains a load current that increases and decreases in the opposite direction to the AC voltage, an increase / decrease in load current with respect to twice the frequency of the AC power supply is detected Load current ripple detector, a frequency controller that controls the operating frequency of the switching element of the inverter, and a frequency switching signal that switches the frequency so that the operating frequency in the convex portion of the load current is higher than the operating frequency in the concave portion. A power supply device comprising an output section.
【請求項2】 インバータ部は、整流部の両端にイン
ピーダンス素子を介して接続された平滑コンデンサと、
この平滑コンデンサの両端に直列接続された第1及び第
2のスイッチング素子と、少なくともいずれかのスイッ
チング素子の両端に接続されるLC回路と負荷を含む振
動回路とを備え、LC回路と負荷及びスイッチング素子
を含む振動回路のループ内に前記インピーダンス素子を
有することを特徴とする請求項1記載の電源装置。
2. The inverter section includes a smoothing capacitor connected to both ends of the rectifying section via impedance elements,
The first and second switching elements connected in series to both ends of the smoothing capacitor, and the LC circuit connected to both ends of at least one of the switching elements and an oscillating circuit including a load are provided. The power supply device according to claim 1, wherein the impedance element is included in a loop of a vibrating circuit including the element.
【請求項3】 インバータ部は、整流部の両端にダイ
オードを介して接続された平滑コンデンサと、この平滑
コンデンサの両端に直列接続された第1及び第2のスイ
ッチング素子と、少なくともいずれかのスイッチング素
子の両端に接続されるLC回路と負荷を含む振動回路と
を備え、LC回路と負荷及びスイッチング素子を含む振
動回路のループ内に前記ダイオードを有することを特徴
とする請求項1記載の電源装置。
3. The inverter section includes a smoothing capacitor connected to both ends of the rectifying section via a diode, first and second switching elements connected in series to both ends of the smoothing capacitor, and at least one of the switching elements. The power supply device according to claim 1, further comprising an LC circuit connected to both ends of the element and an oscillating circuit including a load, wherein the diode is included in a loop of the oscillating circuit including the LC circuit, the load, and a switching element. .
【請求項4】 インバータ部は、整流部の両端に接続
された平滑コンデンサと、この平滑コンデンサの両端に
直列接続された第1及び第2のスイッチング素子と、少
なくともいずれかのスイッチング素子の両端に接続され
るLC回路と負荷を含む振動回路とを備え、前記振動回
路の一部にインピーダンス素子を介して交流電源が接続
され、前記交流電源とインピーダンス素子の接続点と前
記平滑コンデンサとの間にダイオードを順方向に接続し
たことを特徴とする請求項1記載の電源装置。
4. The inverter unit includes a smoothing capacitor connected to both ends of the rectifying unit, first and second switching elements connected in series to both ends of the smoothing capacitor, and to both ends of at least one of the switching elements. An LC circuit to be connected and a vibrating circuit including a load are provided, an AC power source is connected to a part of the vibrating circuit via an impedance element, and a connection point between the AC power source and the impedance element and the smoothing capacitor. The power supply device according to claim 1, wherein the diodes are connected in a forward direction.
【請求項5】 インバータ部は、整流部の両端に接続
された平滑コンデンサと、この平滑コンデンサの両端に
直列接続された第1及び第2のスイッチング素子と、少
なくともいずれかのスイッチング素子の両端に接続され
るLC回路と負荷を含む振動回路とを備え、前記振動回
路の一部にインピーダンス素子を介して交流電源が接続
され、前記整流部とインピーダンス素子の接続点と前記
平滑コンデンサとの間にダイオードを順方向に接続した
ことを特徴とする請求項1記載の電源装置。
5. The inverter unit includes a smoothing capacitor connected to both ends of the rectifying unit, first and second switching elements connected in series to both ends of the smoothing capacitor, and to both ends of at least one of the switching elements. An LC circuit to be connected and a vibrating circuit including a load are provided, an AC power source is connected to a part of the vibrating circuit via an impedance element, and a connection point between the rectifying unit and the impedance element and the smoothing capacitor. The power supply device according to claim 1, wherein the diodes are connected in a forward direction.
【請求項6】 整流部の両端に平滑コンデンサを備
え、インバータ部の出力の一部を整流部の交流入力側に
帰還する回路を設けたことを特徴とする請求項1記載の
電源装置。
6. The power supply device according to claim 1, wherein smoothing capacitors are provided at both ends of the rectifying unit, and a circuit for returning a part of the output of the inverter unit to the AC input side of the rectifying unit is provided.
【請求項7】 前記平滑コンデンサの代わりに部分平
滑回路を接続したことを特徴とする請求項2乃至6のい
ずれかに記載の電源装置。
7. The power supply device according to claim 2, wherein a partial smoothing circuit is connected instead of the smoothing capacitor.
【請求項8】 負荷電流リップル検知部は、交流電源
の2倍の周波数に対する負荷電流の増減を整流部の整流
出力と略相似形もしくは略逆相似形を示す部分で検出す
る手段であることを特徴とする請求項1記載の電源装
置。
8. The load current ripple detector is a means for detecting an increase / decrease in load current with respect to a frequency twice as high as that of an AC power source, at a portion showing a substantially similar shape or a substantially reverse similar shape to the rectified output of the rectifier. The power supply device according to claim 1, wherein the power supply device is a power supply device.
JP06955795A 1995-03-28 1995-03-28 Power supply Expired - Fee Related JP3396991B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06955795A JP3396991B2 (en) 1995-03-28 1995-03-28 Power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06955795A JP3396991B2 (en) 1995-03-28 1995-03-28 Power supply

Publications (2)

Publication Number Publication Date
JPH08275538A true JPH08275538A (en) 1996-10-18
JP3396991B2 JP3396991B2 (en) 2003-04-14

Family

ID=13406175

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06955795A Expired - Fee Related JP3396991B2 (en) 1995-03-28 1995-03-28 Power supply

Country Status (1)

Country Link
JP (1) JP3396991B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007325334A (en) * 2006-05-30 2007-12-13 Shindengen Electric Mfg Co Ltd Switching power supply
JP2013230001A (en) * 2012-04-25 2013-11-07 Denso Corp Power supply stabilizer
CN104377947A (en) * 2014-12-11 2015-02-25 北京乐普四方方圆科技股份有限公司 Frequency converter harmonic wave elimination method and frequency converter harmonic wave elimination device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007325334A (en) * 2006-05-30 2007-12-13 Shindengen Electric Mfg Co Ltd Switching power supply
JP2013230001A (en) * 2012-04-25 2013-11-07 Denso Corp Power supply stabilizer
CN104377947A (en) * 2014-12-11 2015-02-25 北京乐普四方方圆科技股份有限公司 Frequency converter harmonic wave elimination method and frequency converter harmonic wave elimination device

Also Published As

Publication number Publication date
JP3396991B2 (en) 2003-04-14

Similar Documents

Publication Publication Date Title
US6188183B1 (en) High intensity discharge lamp ballast
US6495971B1 (en) High intensity discharge lamp ballast
US5949199A (en) Gas discharge lamp inverter with a wide input voltage range
WO1996009741A9 (en) Power factor correcting circuit
JP4159365B2 (en) DC-DC converter
JP3396991B2 (en) Power supply
JPH0564432A (en) Power source
JPH10271831A (en) Power supply unit
JP3740220B2 (en) Fluorescent lamp lighting device
US6366027B1 (en) Circuit device for operating a discharge lamp by means of a high-frequency current
JP3429538B2 (en) Inverter device
JP3493943B2 (en) Power supply
JP3332295B2 (en) Power supply
JPH104688A (en) Power supply unit
JP3405096B2 (en) Power supply
JPH10271845A (en) Power device
JPH0678553A (en) Inverter device
JP2694044B2 (en) Discharge lamp lighting device
JP3726636B2 (en) Power supply
JP3341501B2 (en) Power supply
JPH10271848A (en) Power device
KR100266598B1 (en) Switching control circuit for power factor correcting boost converter using soft switching technique
JP3404881B2 (en) Inverter device
JPH04133297A (en) Power supply
JPH06310288A (en) Discharge lamp lighting device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080214

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090214

Year of fee payment: 6

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090214

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100214

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees