JP4101892B2 - 液晶表示素子 - Google Patents
液晶表示素子 Download PDFInfo
- Publication number
- JP4101892B2 JP4101892B2 JP02121396A JP2121396A JP4101892B2 JP 4101892 B2 JP4101892 B2 JP 4101892B2 JP 02121396 A JP02121396 A JP 02121396A JP 2121396 A JP2121396 A JP 2121396A JP 4101892 B2 JP4101892 B2 JP 4101892B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal layer
- bus
- source
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【発明の属する技術分野】
この発明は、液晶表示素子に関し、特に、液晶表示素子を構成する薄膜トランジスタのバス配線の幅を狭くして表示電極の開口率を向上する液晶表示素子に関する。
【0002】
【従来の技術】
液晶表示素子の従来例を図4ないし図6を参照して説明する。
図4の断面は図6におけるA−A線に沿った断面を示し、図5の断面は図6におけるB−B線に沿った断面を示す。図6は、ゲートバス18、ソースバス19、表示電極15および薄膜トランジスタ16の配置を説明する図である。
【0003】
ソースバス19は、図4Dに示される如く、透明導電層19Aと、この透明導電層19Aの上面に形成した高融点金属層19Bと、高融点金属層19Bの上面に形成した高導電性金属層19Cの三層構造より成る。ゲートバス18は、図5Dに示される如く、ゲートバス用端子18Aを透明導電層により形成し、この透明導電層より成るゲートバス用端子18Aの内端側上面に高融点金属層18Bを形成し、この高融点金属層18Bの上に絶縁層23に形成した窓を介して高導電性金属層より成るソースバス18を形成して構成される。なお、高導電性金属層19Cはソースバス19を形成する透明導電層に対して高融点金属層19Bを介して接続されることとなり、高融点金属層19Bは熱に対して安定であるところから、高導電性金属層19Cと高融点金属層19Bと間の接合部分および高融点金属層19Bと透明導電層19Aとの間の接合部分における接触抵抗の変化は生ぜず、長期に亘って接触抵抗を低く維持することができる。
【0004】
次に、液晶表示素子の製造工程を説明する。
(工程1)
先ず、透明基板11の一方の面のソースバス19を形成すべき位置に図4Aに示される如く透明導電層19Aを形成する。この透明導電層19Aを形成する工程において、表示電極15および図5Aに示されるゲートバス用端子18Aをも同時に形成する。更に、ソース電極用配線19Eも同時に透明導電層により形成される。即ち、ソース電極用配線19Eは、ソースバス用の透明導電層19Aが透明基板11の端辺部まで延長して形成され、その端部を端子として利用する。
【0005】
(工程2)
ソースバス用の透明導電層19A、ゲートバス用の透明導電層18Aおよび表示電極15を形成すると、次の工程においては、図4Bに示される如くソースバス用の透明導電層19Aの上に高融点金属層19Bを被着形成すると共に、図5Bに示される如くゲートバス用端子18Aの内端側にも高融点金属層18Bを形成する。この高融点金属層19Bおよび18BはクロムCrにより構成することができる。
【0006】
(工程3)
高融点金属層19Bおよび18Bを形成した後、透明基板11の全面に絶縁層23を被着形成する。
(工程4)
この絶縁層23を必要部分を残してエッチングにより除去する。このとき、同時にソースバス19の一層を構成する高融点金属層19Bの上面の絶縁層23をも長さ方向に除去して窓19Dを形成すると共に、ゲートバス用端子18Aの内端に接して形成した高融点金属層18Bの上部の絶縁層23をも除去して窓18Cを形成する。ソースバス19上に形成する窓19Dは、図6に示される如くゲートバス18と交差する部分には形成しない。この様に窓19Dおよび窓18Cを形成し、ソースバス19の一層を構成する高融点金属層19Bと、ゲートバス用端子18Aに接触して形成した高融点金属層18Bが露出される。
【0007】
(工程5)
絶縁層23の不要部分を除去した後、ゲート電極材料と同一の高導電性金属材料であるアルミニウムを絶縁層23上に蒸着或はスパッタリングする。
(工程6)
蒸着或はスパッタリングの不要部分をエッチング除去してゲートバス18および高導電性金属層19Cを形成する。即ち、図5Dに示される如く、ゲートバス18は高導電性金属層により構成され、窓18Cを介して高融点金属層18Bに接続される。そして、図4Dに示される如く、ソースバス19は絶縁層23に形成される窓19Dを介して高融点金属層19Bの上に高導電性金属層19Cが形成される。
【0008】
【発明が解決しようとする課題】
大画面液晶表示素子において信号遅延或は輝度傾斜を少なくするに、バス配線特にソースバス配線の抵抗を小さくすることが要請される。大画面液晶表示装置においてトップゲート型TFTを形成する場合、上述した通りゲートバスはその配線材料としてアルミニウムを使用することができるところから低抵抗の配線とすることができる。これに対して、ソースバス配線は上面にゲート絶縁膜が被覆形成されてその下層に位置することから、ソースバス配線材料としてアルミニウムを使用すると、ゲート絶縁膜に対してアルミニウムの原子或はイオンのマイグレーション或はヒロックといわれるアルミニウム表面に凹凸の生ずる現象に起因する悪影響を及ぼすという問題が生じ、配線材料としてアルミニウムを使用してソースバス配線を形成することはできない。この問題を解消するために、上述した従来例においては、ソースバス配線上面を被覆しているゲート絶縁膜をゲートバスに接触すべき領域を除いて長さ方向に除去し、このゲート絶縁膜23が除去された領域にゲートバス材料と同様の高導電性金属材料であるアルミニウムを蒸着或はスパッタリングしてソースバスにスタックする構成を採用してソースバス配線の抵抗値を小さくしている。
【0009】
しかし、この従来例において、ソースバス配線は、表示電極形成時に同時に形成される都合上、透明導電層を形成する材料であるITOにより形成され、その上面にクロム、モリブデン、タンタル或はモリブデンとタンタルの合金より成る高融点金属層を被着形成し、更にその上面にアルミニウムより成る高導電性金属層を形成して構成される。即ち、一例としてAl/Cr/ITOの3層構造を構成しているが、各層を形成するこれらの材料はそのエッチング条件を異にしているところから、各材料間に仕上がり寸法にバラツキが生じ、或は各層相互間において重ね合わせ具合いにバラツキが生ずる。これらのバラツキを見込んでバス配線自体の幅とバス配線相互間の間隔を設計する必要があり、その分だけ表示電極の開口率を圧迫低下していた。
【0010】
この発明は、上述の問題を解消した液晶表示素子を提供するものである。
【0011】
【課題を解決するための手段】
透明基板11内面に透明導電層により表示電極、ソースバスおよびソース電極用配線19T、ゲートバスを形成し、TFT部を形成した液晶表示素子において、表示電極15のパターン、TFT部16のソース電極19Sのパターン、TFT部16のドレイン電極15D、ソース電極19Sから延伸するソース電極用配線19Tの最下層19FをITOにより形成し、モリブデン、クロムモリブデン合金その他のアルミニウム或はアルミニウム合金とエッチング条件を同じくする高融点金属材料によりソース電極用配線19Tの最下層19F上面に高融点金属層19B’をエッチング形成し、TFT部16に半導体層を形成し、
TFT部16上面およびゲートバス18が形成されるべき領域に絶縁膜23を形成し、絶縁膜23上面にアルミニウム或はアルミニウム合金より成る高導電性金属層より成るゲートバス18のパターンを形成すると共にゲート電極18Dを形成し、更に、同一高導電性金属層より成るソースバス19のパターンをソース電極用配線19Tの高融点金属層19B’上面に亘ってエッチング形成し、形成された金属層のパターンの露出表面を陽極酸化或は絶縁膜20により被覆した液晶表示素子を構成した。
【0012】
そして、透明基板内面に透明導電層により表示電極、ソースバスおよびソース電極用配線、ゲートバスを形成し、TFT部を形成した液晶表示素子において、表示電極15のパターン、TFT部16のソース電極19Sのパターン、TFT部16のドレイン電極15D、ソース電極19Sから延伸するソース電極用配線19Tの最下層19FをITOにより形成し、モリブデン、クロムモリブデン合金その他のアルミニウム或はアルミニウム合金とエッチング条件を同じくする高融点金属材料によりソースバス19の下層19Bのパターンを形成すると共に、ソース電極用配線19Tの高融点金属層19B’を形成し、TFT部16に半導体層を形成し、TFT部16上面およびゲートバス18が形成されるべき領域に絶縁膜23を形成し、上述した高融点金属層およびアルミニウム或はアルミニウム合金より成る高導電性金属層より成る2重金属層により絶縁膜23上面にゲートバス18のパターンをエッチング形成すると共にゲート電極18Dをエッチング形成し、更に高融点金属層より成るソースバスの下層19Bのパターン上面にこの2重金属層より成るソースバス19の上層19Uのパターンをエッチング形成し、形成された金属層のパターンの露出表面を陽極酸化或は絶縁膜20により被覆した液晶表示素子を構成した。ここで、ソース電極用配線19TはITO層19F単層とした液晶表示素子を構成した。
【0013】
また、透明基板内面に透明導電層により表示電極、ソースバスおよびソース電極用配線、ゲートバスを形成し、TFT部を形成した液晶表示素子において、表示電極15のパターン、TFT部16のソース電極19Sのパターン、TFT部16のドレイン電極15D、ソース電極19Sから延伸するソース電極用配線19Tの最下層19Fを構成する一層をITOにより形成し、TFT部16に半導体層を形成し、TFT部16上面およびゲートバス18が形成されるべき領域に絶縁膜23を形成し、アルミニウム或はアルミニウム合金より成る高導電性金属層およびアルミニウム或はアルミニウム合金とエッチング条件を同じくするモリブデン、クロムモリブデン合金その他の高融点金属材料より成る高融点金属層の2重金属層により絶縁膜23上面にゲートバス18のパターンをエッチング形成すると共にゲート電極18Dをエッチング形成し、ソースバスを2重金属層により構成した液晶表示素子を構成した。
【0014】
【発明の実施の形態】
この発明の実施の形態を図1および図2に示される第1の実施例を参照して説明する。図1は液晶表示素子の一部の平面図であり、図2(a)は図1におけるA−B線に沿った断面図、図2(b)は図1におけるC−D線に沿った断面図、図2(C)は図1におけるE−F線に沿った断面図である。図2において、都合により、左下がりの斜線により示される領域はアルミニウム或はアルミニウム合金より成る高導電性金属層の単層により構成される領域、或は高導電性金属層とエッチング条件を同じくするモリブデン、クロムモリブデン合金その他の高融点金属材料より成る高融点金属層および高導電性金属層の2重金属層により構成される領域を示すものとする。
【0015】
(工程1)
透明基板11の一方の面に透明導電材料であるITOを被着形成する。
(工程2)
透明基板11の一方の面に被着形成されたITOにフォトリソグラフィ技術を適用し、表示電極15のパターン、薄膜トランジスタTFTのソース電極19Sのパターンを同時に形成する。15Dは表示電極15の一部であり、薄膜トランジスタTFTのドレイン電極を構成する。更に、図2(b)に示される如く、ソース電極19Sから延伸するソース電極用配線19Tの最下層19Fをも同時に形成する。
【0016】
(工程3)
ソースバスの配線材料であるモリブデン、クロムモリブデン合金その他のアルミニウム或はアルミニウム合金とエッチング条件を同じくする高融点金属材料により高融点金属層を被着形成する。
(工程4−1)
工程4−1において、ソースバス19の下層19Bのパターンは形成せず、ソース電極19Sから延伸するソース電極用配線19TのITOより成る最下層19F上面には高融点金属層19B’を形成する。
【0017】
(工程5)
工程4に続いて、半導体層を被着形成する。
(工程6)
半導体層にフォトリソグラフィ技術を適用し、TFT部16のみに半導体層をエッチング形成する。
【0018】
(工程7)
窒化珪素SiNxの如き絶縁膜を被着形成する。
(工程8)
特に、図2(c)を参照するに、絶縁膜にフォトリソグラフィ技術を適用し、TFT部16上面にゲート絶縁膜をエッチング形成する。後でゲートバス18が形成されるべき領域にも絶縁膜23を同時にエッチング形成する。但し、TFT部16上面のソース電極19Sおよびドレイン電極15Dの電極端子を構成するところはフォトリソグラフィにより除去する。
【0019】
(工程9−1)
ゲートバスの配線材料であるアルミニウム或はアルミニウム合金より成る高導電性金属層を被着形成する。
(工程10−1)
工程9−1により被着形成された高導電性金属層にフォトリソグラフィ技術を適用し、絶縁膜23上面にゲートバス18のパターンをエッチング形成すると共にゲート電極18Dを形成する。これと同時に、透明基板11の上面にソースバス19のパターンもエッチング形成する。更に、ソースバス19は工程4−2において形成されたソース電極用配線19Tの高融点金属層19B’上面にも形成する。
【0020】
以上の通り、ゲートバス18をエッチング形成する時に、同時にアルミニウム或はアルミニウム合金より成る高導電性金属層単層のソースバスをもエッチング形成される。なお、A−B断面部分にITO層は形成されていない。
(工程11)
工程10終了後、形成された金属層のパターンの露出表面を陽極酸化するか、或は絶縁膜により被覆する。この陽極酸化或は絶縁膜の被覆により、アルミニウム或はアルミニウム合金上面とコモン電極との間の導電性異物によるショートを回避することができる。
【0021】
次いで、第2の実施例について説明する。
(工程1)
透明基板11の一方の面に透明導電材料であるITOを被着形成する。
(工程2)
透明基板11の一方の面に被着形成されたITOにフォトリソグラフィ技術を適用し、表示電極15のパターン、薄膜トランジスタTFTのソース電極19Sのパターンを同時に形成する。15Dは表示電極15の一部であり、薄膜トランジスタTFTのドレイン電極を構成する。更に、図2(b)に示される如く、ソース電極19Sから延伸するソース電極用配線19Tの最下層19Fをも同時に形成する。
【0022】
(工程3)
ソースバスの配線材料であるモリブデン、クロムモリブデン合金その他のアルミニウム或はアルミニウム合金とエッチング条件を同じくする高融点金属材料により高融点金属層を被着形成する。
(工程4−2)
工程3により形成された高融点金属層にフォトリソグラフィ技術を適用し、ソースバス19の下層19Bのパターンを形成する。これと同時に、図2(b)に示される如く、ソース電極19Sから延伸するソース電極用配線19Tの高融点金属層19B’も同時に形成する。
【0023】
(工程5)
工程4に続いて、半導体層を被着形成する。
(工程6)
半導体層にフォトリソグラフィ技術を適用し、TFT部16のみに半導体層をエッチング形成する。
【0024】
(工程7)
窒化珪素SiNxの如き絶縁膜を被着形成する。
(工程8)
特に、図2(c)を参照するに、絶縁膜にフォトリソグラフィ技術を適用し、TFT部16上面にゲート絶縁膜をエッチング形成する。後でゲートバス18が形成されるべき領域にも絶縁膜23を同時にエッチング形成する。但し、TFT部16上面のソース電極19Sおよびドレイン電極15Dの電極端子を構成するところはフォトリソグラフィにより除去する。
【0025】
(工程9−2)
アルミニウム或はアルミニウム合金とエッチング条件を同じくするモリブデン、クロムモリブデン合金その他の高融点金属材料より成る高融点金属層およびアルミニウム或はアルミニウム合金より成る高導電性金属層の2重金属層を被着形成する。
【0026】
ここで、ゲートバスの配線材料であるアルミニウム合金としては、アルミニウム銅合金、アルミニウムニッケル合金、アルミニウムタングステン合金を採用する。
(工程10−2)
工程9−2により被着形成された高融点金属層および高導電性金属層より成る2重金属層にフォトリソグラフィ技術を適用し、絶縁膜23上面にゲートバス18のパターンをエッチング形成すると共にゲート電極18Dを形成する。これと同時に、工程4−2により形成された高融点金属層より成るソースバスの下層19Bのパターン上面にもこの2重金属層より成るソースバス19の上層19Uのパターンをエッチングしてスタック形成する。
【0027】
以上の通り、ゲートバス18をエッチング形成する時に、同時にソースバスの下層19Bにスタックした上層19Uもエッチング形成される。この場合、ソースバスの下層19Bに後からスタックして形成された上層19Uの内の下層19Bからはみ出した部分も同時にエッチング除去され、結局、ソースバス19の配線幅はゲートバスのエッチング形成時に所要の寸法に規定する。
【0028】
(工程11)
工程10終了後、形成された金属層のパターンの露出表面を陽極酸化するか、或は絶縁膜により被覆する。この陽極酸化或は絶縁膜の被覆により、アルミニウム或はアルミニウム合金上面とコモン電極との間の導電性異物によるショートを回避することができる。
【0029】
以下、その他の実施例について説明する。
工程1および工程2において同時にソースバス19を構成する一層をITOにより形成する。そして、工程10において、ITO層の幅と比較してアルミニウム或はアルミニウム合金より成る高導電性金属層およびアルミニウム或はアルミニウム合金とエッチング条件を同じくするモリブデン、クロムモリブデン合金その他の高融点金属材料より成る2重金属層の幅を広く設定し、ソースバス19をこの2重金属層/ITOのスタックにより構成する。これにより高融点金属材料より成るスタック層が断線してもITO層によりソースバス自体の断線は防止することができる。この構成のソースバス19は、ソースバスの内のアルミニウム或はアルミニウム合金をスタックすることができないゲートバスと交差する部分に着目すると断線を防止する見地から好適なソースバスということができる。
【0030】
更に、ソース電極用配線19Tの高融点金属層19B’は、ITO層19Fの幅或は厚さが大きくバス抵抗が小さい場合は、これを形成せず省略してITO層19F単層とすることができる。
【0031】
【発明の効果】
ここで、図3を参照するに、図3(a)はITO/MOのスタック構造のソースバス断面を示す。図3(b)はAlを更にスタックしてITO/MO/Alの3層のスタック構造のソースバスの断面を示す。図3(c)はこの発明によるソースバスの一例の断面を示す。
【0032】
図3(a)のソースバスは、ソースバスの配線抵抗を減少せしめる必要上、ソースバスの配線幅をW1 とするものである。図3(b)は高導電性金属層であるアルミニウムを更にスタックしてこれによりソースバスの配線抵抗を大きく減少せしめるものであり、これによりソースバスの配線幅をW1 と比較して狭いW2 に縮少することができる。
【0033】
ところで、図3(c)をも参照するに、先に形成されたソースバスの下層19Bに対して上層19Uを正確に重ね合わせてスタック形成することはできず、両層は長さ方向と直角の方向に相対的にずれd1 が形成される。上層19Uとその上面に形成される高導電性金属層との間の位置関係についても同様に相対的にずれd2 が形成される。これらのずれを予め見込んでソースバスの配線幅を設計する必要があったのであるが、ゲートバスのエッチング工程においてこのソースバスのずれをエッチング除去することができるので、このずれを予め見込んだ設計をする必要はなく、その分だけソースバスの配線幅W3 は縮小されて表示電極の開口率の増大につながる。これにより、従来の液晶表示素子と同一のパネル表面輝度を維持しながらバックライト輝度を下げることができるので消費電力の抑制をもすることができ、大画面、高精細の液晶表示素子を実現することができる。
【0034】
その上に、ソースバスを構成する金属層は、高導電性金属層とエッチング条件を同じくするモリブデン、クロムモリブデン合金その他の高融点金属材料より成るところから、ゲートバスと同時にエッチングして形成することができるので、このスタックによる製造工程数の増加はない。
【図面の簡単な説明】
【図1】実施例の平面図。
【図2】実施例の断面図。
【図3】ソースバスの断面を示す図。
【図4】図6におけるA−A線に沿った断面を示す図。
【図5】図6におけるB−B線に沿った断面を示す図。
【図6】従来例の平面図。
【符号の説明】
11 透明基板
15 表示電極
15D ドレイン電極
16 TFT部
18 ゲートバス
18D ゲート電極
19 ソースバス
19B ソースバスの下層
19B’高融点金属層
19F ソース電極用配線の最下層
19S ソース電極
19T ソース電極用配線
19U ソーススバスの上層
20 陽極酸化或は絶縁膜
23 絶縁膜
Claims (1)
- 透明基板内面に透明導電層により表示電極、ソースバスおよびソース電極用配線、ゲートバスを形成し、TFT部を形成した液晶表示素子において、表示電極のパターン、TFT部のソース電極のパターン、TFT部のドレイン電極、およびソース電極から延伸するソース電極用配線の最下層をITOにより形成し、モリブデン、クロムモリブデン合金その他のアルミニウム或はアルミニウム合金とエッチング条件を同じくする高融点金属材料によりソースバスの下層のパターンを形成すると共に、ソース電極用配線の高融点金属層を形成し、TFT部に半導体層を形成し、TFT部上面およびゲートバスが形成されるべき領域に絶縁膜を形成し、上述した高融点金属層およびアルミニウム或はアルミニウム合金より成る高導電性金属層より成る2重金属層により絶縁膜上面にゲートバスのパターンをエッチング形成すると共にゲート電極をエッチング形成し、更に高融点金属層より成るソースバスの下層のパターン上面にこの2重金属層より成るソースバスの上層のパターンをエッチング形成し、形成された金属層のパターンの露出表面を陽極酸化膜により被覆したことを特徴とする液晶表示素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02121396A JP4101892B2 (ja) | 1996-02-07 | 1996-02-07 | 液晶表示素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02121396A JP4101892B2 (ja) | 1996-02-07 | 1996-02-07 | 液晶表示素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09211494A JPH09211494A (ja) | 1997-08-15 |
JP4101892B2 true JP4101892B2 (ja) | 2008-06-18 |
Family
ID=12048729
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02121396A Expired - Lifetime JP4101892B2 (ja) | 1996-02-07 | 1996-02-07 | 液晶表示素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4101892B2 (ja) |
-
1996
- 1996-02-07 JP JP02121396A patent/JP4101892B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH09211494A (ja) | 1997-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6566686B2 (en) | Thin-film transistor display devices | |
US6528357B2 (en) | Method of manufacturing array substrate | |
KR100333983B1 (ko) | 광시야각 액정 표시 장치용 박막 트랜지스터 어레이 기판 및그의 제조 방법 | |
US7253439B2 (en) | Substrate for display, method of manufacturing the same and display having the same | |
KR100333273B1 (ko) | 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법 | |
US7632723B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
US5162933A (en) | Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium | |
US6642580B1 (en) | Thin film transistor array substrate and manufacturing method thereof | |
US20030160240A1 (en) | Channel-etch thin film transistor | |
KR19990017836A (ko) | 박막트랜지스터 및 그의 제조방법 | |
JP2575052B2 (ja) | 液晶表示素子 | |
TWI360012B (en) | Thin film transistor array panel | |
JP4166300B2 (ja) | 液晶表示装置の製造方法 | |
JP2007114360A (ja) | 薄膜トランジスタを備えた液晶表示装置及びその製造方法 | |
KR101046928B1 (ko) | 박막 트랜지스터 표시판과 그 제조방법 | |
EP0922301A1 (en) | Substrate with conductor formed of low-resistance aluminum alloy | |
JP4101892B2 (ja) | 液晶表示素子 | |
JP3962800B2 (ja) | 液晶表示装置の製造方法 | |
JP2000147550A (ja) | アクティブマトリクス基板 | |
JPH08297299A (ja) | 薄膜トランジスタとこれを用いた液晶表示装置 | |
KR20020043860A (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
JPH0437035A (ja) | 薄膜半導体装置 | |
KR940006918Y1 (ko) | 표시패널 | |
KR100265053B1 (ko) | 표시패널 및 그 제조방법 | |
JP2968141B2 (ja) | アクティブマトリクス基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050426 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050506 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051004 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060126 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060309 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070309 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070531 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070726 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080130 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080321 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120328 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140328 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |