JP4098096B2 - Spread spectrum receiver apparatus - Google Patents

Spread spectrum receiver apparatus Download PDF

Info

Publication number
JP4098096B2
JP4098096B2 JP2003000326A JP2003000326A JP4098096B2 JP 4098096 B2 JP4098096 B2 JP 4098096B2 JP 2003000326 A JP2003000326 A JP 2003000326A JP 2003000326 A JP2003000326 A JP 2003000326A JP 4098096 B2 JP4098096 B2 JP 4098096B2
Authority
JP
Japan
Prior art keywords
signal
code sequence
sequence number
orthogonal code
orthogonal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003000326A
Other languages
Japanese (ja)
Other versions
JP2004215022A (en
Inventor
政二 大久保
達也 打木
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP2003000326A priority Critical patent/JP4098096B2/en
Publication of JP2004215022A publication Critical patent/JP2004215022A/en
Application granted granted Critical
Publication of JP4098096B2 publication Critical patent/JP4098096B2/en
Application status is Expired - Fee Related legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Description

【0001】 [0001]
【発明の属する技術分野】 BACKGROUND OF THE INVENTION
本発明は、スペクトル拡散方式の無線通信システムで用いるスペクトル拡散受信装置に関するものであり、特に、M−ary/SS方式において、高精度なクロック同期追従、キャリア周波数同期およびキャリア位相同期を実現可能なスペクトル拡散受信装置に関するものである。 The present invention relates to spread spectrum receiving apparatus used in a wireless communication system of a spread spectrum system, in particular, in the M-ary / SS system, capable of realizing a highly accurate clock synchronization tracking, carrier frequency synchronization and carrier phase synchronization it relates spread spectrum receiver.
【0002】 [0002]
【従来の技術】 BACKGROUND OF THE INVENTION
以下、従来のスペクトル拡散受信装置について説明する。 The following describes a conventional spread spectrum receiver. 近年、移動体通信システムや衛星通信システムでは、画像、音声やデータ等の伝送方式の一つとしてスペクトラム拡散方式(以下、SS方式と呼ぶ。SS:Spread Spectrum)が注目されている。 In recent years, in mobile communication systems or satellite communication systems, image, spread spectrum system (hereinafter, referred to as SS system .SS: Spread Spectrum) as a transmission scheme such as voice and data are noted. そして、SS方式のうち、伝送速度の高速化に適した伝送方式である「M−ary/SS方式」が盛んに検討されている。 Of the SS scheme is a transmission scheme suitable for the transmission speed "M-ary / SS system" has been extensively studied.
【0003】 [0003]
M−ary/SS方式では、2 K個の互いに直交する符号系列(以下、直交符号系列と呼ぶ)を送信装置と受信装置の双方に予め記憶しておく。 The M-ary / SS system, 2 K-number of code sequences (hereinafter, orthogonal code sequence hereinafter) orthogonal to each other previously stored in both the transmitter and the receiver to. このとき、送信装置では、情報信号よりKビット単位(K≧2)のデータ系列を順次生成し、各データ系列を予め対応付けられた所定の直交符号系列に各々置換して無線伝送を行う。 In this case, the transmitting device sequentially generates a data series of K bits from the information signal (K ≧ 2), performs the wireless transmission and each represents a substituted to a predetermined orthogonal code sequences associated with each data series in advance. このM−ary/SS方式では、直交符号系列の1周期で、Kビットの情報信号を伝送することができる。 In this M-ary / SS system, in one period of the orthogonal code sequences, it is possible to transmit information signals K bits.
【0004】 [0004]
ここで、M−ary/SS方式を採用する従来の送信装置について説明を行う。 Here, a description is given of a conventional transmission apparatus employing the M-ary / SS. 従来のM−ary/SS方式の送信装置では、まず、2値情報データを発生し、発生した2値情報データをK(Kは2以上の自然数)ビットの並列2値情報データに変換する。 In the transmission apparatus of the conventional M-ary / SS system, first, the binary information data generated, to convert the binary information data generated K (K is a natural number of 2 or more) in parallel binary information data bits. なお、ここでは、2値情報データの発生速度を情報レートと呼び、2値情報データの発生速度の値をR iと表記する。 Here, call occurrence rate of binary information data information rate, a value of rate of evolution of binary information data is denoted as R i. また、Kビットの並列2値情報データの発生速度をシンボルレートと呼び、シンボルレートの値をR s (=R i /K)と表記する。 Also, call occurrence rate of the parallel binary information K-bit data and the symbol rate, denoted the value of the symbol rate and R s (= R i / K ). そして、シンボルレートR sを持つクロックの周期をシンボル周期T s (=1/R s )と表記する。 Then, it denoted the period of the clock with a symbol rate R s symbol period T s and (= 1 / R s).
【0005】 [0005]
その後、送信装置では、T s毎に、上記並列2値情報データ(Kビット)に対応する長さJビットの直交符号系列を、上記2 K個の中から送信する。 Thereafter, the transmitting device, for each T s, the orthogonal code sequence of length J bits corresponding to the parallel binary information data (K bits), transmits from among the 2 K pieces. そのため、送信信号は、1/(R s ×J)の周期で信号変化点を有する信号となる。 Therefore, the transmission signal is a signal having a signal change point in a cycle of 1 / (R s × J) . 以下では、この信号変化点を有する速度をチップレートR c (=R s ×J)と呼び、この信号変化点を有する周期をチップ周期T c (=1/(R s ×J))と呼ぶ。 In the following, the speed having the signal change point is called the chip rate R c (= R s × J ), referred to as a cycle having the signal change point chip period T c (= 1 / (R s × J)) .
【0006】 [0006]
このように、従来の送信装置は、Jビットの直交符号系列を用いてスペクトル拡散伝送を行うことにより、1シンボル当りKビットのデータ送信を行うことができる。 Thus, the conventional transmission apparatus, by performing the spread spectrum transmission by using an orthogonal code sequence of J bits, it is possible to perform data transmission of K bits per symbol.
【0007】 [0007]
一方、従来の受信装置では、遅延ロックループ(DLL:Delay Lock Loop)を用いて、受信信号に乗算されている直交符号系列に対する符号同期追従を行う(非特許文献1参照)。 On the other hand, in the conventional receiver, the delay-locked loop: using (DLL Delay Lock Loop), the code synchronization tracking is carried out (see Non-Patent Document 1) for orthogonal code sequence which is multiplied to the received signal.
【0008】 [0008]
従来のM−ary/SS方式の遅延ロックループでは、所定の再生シンボルクロックを基準にして、上記予め記憶しておいた直交符号系列を1シンボルに1回出力する。 The delay locked loop of the conventional M-ary / SS system, with respect to a predetermined reproduction symbol clock, and outputs one orthogonal code sequence which has been described above previously stored in one symbol. このとき、Δ/2およびΔ時間分だけ遅延させた直交符号系列も出力する。 In this case, the orthogonal code sequence which is delayed by delta / 2 and delta time duration also outputs. なお、Δは、0<Δ<2T cの値を有する。 Incidentally, delta has a value of 0 <Δ <2T c. そして、上記直交符号系列および遅延された直交符号系列と受信信号とを乗算する。 Then, it multiplies the reception signal and the orthogonal code sequence and the delayed orthogonal code sequence. ここでは、上記Δ/2だけ遅延された直交符号系列と受信信号との乗算結果をCURRENT信号と呼び、このCURRENT信号は復調処理を行う際に用いる。 Here, the multiplication result between the received signal and the delta / 2 delayed by orthogonal code sequence is called a CURRENT signal, the CURRENT signal used in performing the demodulation process. また、遅延なしの直交符合系列と受信信号との乗算結果をLATE信号と呼び、上記Δだけ遅延された直交符号系列と受信信号との乗算結果をEARLY信号と呼び、これらのLATE信号とEARLY信号は、上記再生シンボルクロックのクロック位相の進みまたは遅れを算出する際に用いる。 Further, the multiplication result between the orthogonal code sequence without delay a received signal is called a LATE signal, the multiplication result between the received signal and the Δ delayed by orthogonal code sequence is called the EARLY signal, these LATE signal and EARLY signal It is used to calculate the lead or lag of the recovered symbol clock of the clock phase.
【0009】 [0009]
つぎに、遅延ロックループでは、各直交符号系列に対するLATE信号の値からEARLY信号の値を減算する。 Then, the delay locked loop, subtracting the value of the EARLY signal from the value of the LATE signal for each orthogonal code sequence. たとえば、フェージングや熱雑音がないという条件で送信側が直交符号系列を送信した場合、上記減算結果は、0より大きい場合に再生シンボルクロックのクロック位相が直交符号系列周期より進んでいることを表し、また、0より小さい場合にクロック位相が直交符号系列周期より遅れていることを表し、また、0となる場合にクロック位相が受信信号に乗算されている直交符号系列周期に対して完全に同期していることを表す。 For example, if the sender with the proviso that there is no fading and thermal noise has sent an orthogonal code sequence, the subtraction result indicates that the recovered symbol clock of the clock phase if greater than zero is ahead of the orthogonal code sequence period, also, it indicates that the clock phase if less than 0 is delayed from the orthogonal code sequence period, also, completely synchronized with respect to the orthogonal code sequence period clock phase is multiplied to the received signal if the a 0 indicating that is. 一方で、CURRENT信号を1シンボル毎に積分して逆拡散を行う。 On the other hand, it performs despreading by integrating the CURRENT signal for each symbol.
【0010】 [0010]
そして、遅延ロックループでは、上記積分結果が所定のしきい値以上の場合に、上記減算結果をそのままクロック誤差信号として出力し、一方、しきい値より小さい場合には0をクロック誤差信号として出力する(受信信号の中に所定の直交符号系列が含まれているかどうかを判定する処理)。 Then, in the delay locked loop, when the integration result is greater than or equal to a predetermined threshold value, the subtraction result as it is output as the clock error signal, while the output 0 if less than the threshold value as a clock error signal to (process of determining whether it contains a prescribed orthogonal code sequence in the received signal). これにより、信号成分が含まれているLATE信号とEARLY信号を用いて、再生シンボルクロックの位相制御を行うことができる。 Thus, by using the LATE signal and EARLY signal including signal components, it is possible to perform phase control of the recovered symbol clock.
【0011】 [0011]
【非特許文献1】 Non-Patent Document 1]
電子通信学会論文誌 84/5 Vol.J67-B No.5 pp.559-565、「コードシフトキーイング変調したスペクトル拡散通信のための同期ループ」 IEICE Journal 84/5 Vol.J67-B No.5 pp.559-565, "Code Shift Keying modulated locked loop for spread spectrum communication"
【0012】 [0012]
【発明が解決しようとする課題】 [Problems that the Invention is to Solve
しかしながら、上記従来のM−ary/SS方式の遅延ロックループにおいては、受信信号が低S/N比の場合、上記「受信信号の中に所定の直交符号系列が含まれているかどうかを判定する処理」において、誤判定確率が高くなるため、同期追従特性が劣化する、という問題があった。 However, in the above-described delay locked loop of the conventional M-ary / SS system determines whether the received signal is the case of low S / N ratio, which includes a predetermined orthogonal code sequence in the "receive signal in process ", because the erroneous determination probability is high, the synchronous follow-up characteristic is disadvantageously deteriorates.
【0013】 [0013]
本発明は、上記に鑑みてなされたものであって、「受信信号の中に所定の直交符号系列が含まれているかどうかを判定する処理」の誤判定確率を低減させることによって、高精度な同期追従特性を実現することが可能なスペクトル拡散受信装置を得ることを目的とする。 The present invention was made in view of the above, by reducing the erroneous determination probability of "process of determining if it contains a predetermined orthogonal code sequence in the received signal", highly accurate and to obtain a spectrum spread receiver that can achieve the synchronization tracking characteristic.
【0014】 [0014]
また、高精度な同期追従特性を実現するとともに、さらに高精度なキャリア周波数同期特性およびキャリア位相同期特性を実現することが可能なスペクトル拡散受信装置を得ることを目的とする。 Also, while realizing a highly precise synchronization tracking characteristic, and to obtain a spectrum spread receiver that can achieve a higher precision carrier frequency synchronization characteristic and the carrier phase synchronization characteristic.
【0015】 [0015]
【課題を解決するための手段】 In order to solve the problems]
上述した課題を解決し、目的を達成するために、本発明にかかるスペクトル拡散受信装置にあっては、規定数の直交符号系列に、拡散符号を所定ビット数で分割した各部分拡散符号と複素べースバンド信号との相関値を乗じて、前記規定数分の第1の直交相関値を算出する相関値算出手段と、前記第1の直交相関値に対して、それぞれ同一の遅延量を付加した第2の直交相関値とその半分の遅延量を付加した第3の直交相関値とを生成し、その後、前記規定数分の第1、第2および第3の直交相関値を、送信側における拡散符号の繰返し周期に同期した再生シンボルクロックを用いて標本化する標本化手段と、前記標本化後の第3の直交相関値に対する復号処理を実行し、さらに、復号データを再符号化した信号に基づいて、受信信号に乗算 To solve the above problems and achieve the object, in the spread spectrum receiver according to the present invention, the orthogonal code sequence specified number, each partial spreading codes and the complex obtained by dividing the spreading code at a predetermined bit number by multiplying a correlation value between base band signal, and the correlation value calculating means for calculating said prescribed fraction first quadrature correlation values, with respect to the first quadrature correlation value was added the same delay amount, respectively a second orthogonal correlation value to generate a third quadrature correlation value obtained by adding the delay amount of the half then the prescribed fraction first, second and third orthogonal correlation value, the transmission side a sampling means for sampling using recovered symbol clock synchronized with the repetition period of the spreading code, performs decoding processing for the third orthogonal correlation value after the sampling was further re-encodes the decoded data signal based on, it multiplies the received signal れている直交符号系列の系列番号(第1の直交符号系列番号)を推定する系列番号推定手段と、相関電力が最大となる標本化後の第3の直交相関値に対応する直交符号系列の系列番号(第2の直交符号系列番号)を検出する系列番号検出手段と、前記第1または第2の直交符号系列番号のいずれか一方を選択し、当該選択結果に対応する前記標本化後の第1および第2の直交相関値に基づいて前記再生シンボルクロックを調整するクロック調整手段と、を備えることを特徴とする。 Are in orthogonal code sequences of sequence numbers are the sequence numbers estimating means for estimating the (first orthogonal code sequence number), the orthogonal code sequence corresponding to the third orthogonal correlation value after sampling the correlation power is maximum a sequence number detection means for detecting a sequence number (second orthogonal code sequence number), select one of the first or second orthogonal code sequence number, after the sampling corresponding to the selection result clock adjustment means for adjusting said recovered symbol clock based on the first and second orthogonal correlation value, characterized in that it comprises a.
【0016】 [0016]
この発明によれば、たとえば、復号データを送信側で用いた生成多項式により再符号化した信号に基づいて推定された第1の直交符号系列番号と、相関電力が最大となる標本化後の第3の直交相関値に対応する第2の直交符号系列番号と、のいずれか一方を適切に選択して、符号同期追従処理を行うことによって、高精度な同期追従特性を実現する。 According to the present invention, for example, a first orthogonal code sequence number that is estimated based on the decoded data re-encoded signal by the generating polynomial used on the transmission side, a post-sampling the correlation power is maximum a second orthogonal code sequence number corresponding to the orthogonal correlation value 3, either the selected appropriately in, by performing code synchronization tracking process, to achieve a highly accurate synchronization tracking characteristic.
【0017】 [0017]
【発明の実施の形態】 DETAILED DESCRIPTION OF THE INVENTION
以下に、本発明にかかるスペクトル拡散受信装置の実施の形態を図面に基づいて詳細に説明する。 It will be described below in detail with reference to embodiments of a spread spectrum receiver according to the present invention with reference to the accompanying drawings. なお、この実施の形態によりこの発明が限定されるものではない。 It should be understood that the invention is not limited by these embodiments.
【0018】 [0018]
実施の形態1. The first embodiment.
本実施の形態では、ビタビ復号により得られるデータ系列を再符号化(送信側で用いた生成多項式による)した信号に基づいて推定された直交符号系列の系列番号(後述する第1の直交符号系列番号)と、相関電力が最大となるCURRENT複素相関信号に対応する直交符号系列の系列番号(後述する第2の直交符号系列番号)と、のいずれか一方を用いて、高精度な同期追従特性、高精度なキャリア周波数同期特性および高精度なキャリア位相同期特性を実現する。 In this embodiment, the first orthogonal code sequence sequence number of the estimated orthogonal code sequence (to be described later on the basis of the signal (generator polynomial by using the transmission side) a data sequence obtained by the Viterbi decoding recoding with a number), and sequence number of the orthogonal code sequence corresponding to the CURRENT complex correlation signal correlation power is maximum (second orthogonal code sequence number to be described later), one of the high precision synchronization tracking characteristic , to achieve a high-precision carrier frequency synchronization characteristic and precise carrier phase synchronization characteristic.
【0019】 [0019]
図1は、本発明にかかるスペクトル拡散受信装置の構成を示す図である。 Figure 1 is a diagram showing a configuration of a spread spectrum receiver according to the present invention. 本実施の形態のスペクトル拡散受信装置は、受信アンテナ1と、同期検波部2と、遅延器3−1〜3−(J−1),7−1〜7−P,8−1〜8−Pと、部分相関器4−1〜4−Jと、シンボル同期回路5と、行列乗算部6と、ラッチ9と、ビタビ復号部10と、最大電力検出部11と、遅延ロックループ(DLL)12と、自動周波数制御回路(AFC)13と、キャリア再生回路(CR)14と、で構成される。 Spread spectrum receiving apparatus of this embodiment includes a receiving antenna 1, a synchronous detector 2, delayer 3-1~3- (J-1), 7-1~7-P, 8-1~8- and P, a partial correlators 4-1 to 4-J, and the symbol synchronizing circuit 5, a matrix multiplication unit 6, a latch 9, a Viterbi decoding unit 10, a maximum power detector 11, a delay locked loop (DLL) 12, an automatic frequency control circuit (AFC) 13, a carrier recovery circuit (CR) 14, in constructed. なお、上記Jは、直交符号系列の符号長を表す。 The above J represents the code length of the orthogonal code sequences.
【0020】 [0020]
ここで、本発明にかかるスペクトル拡散送信装置について説明を行う前に、スペクトル拡散送信装置側の動作を説明する。 Here, before a description is given of the spread spectrum transmitter according to the present invention, the operation of the spread spectrum transmitting apparatus side. 図2は、スペクトル拡散送信装置の構成を示す図である。 Figure 2 is a diagram showing a configuration of a spread spectrum transmission apparatus. スペクトル拡散送信装置では、まず、データ発生部21が、2値情報データを発生する。 In spread spectrum transmission apparatus, first, data generating section 21 generates a binary information data. ここでは、2値情報データの発生速度を情報レートと呼び、2値情報データの発生速度の値をR iと表記する。 Here, call occurrence rate of binary information data information rate, a value of rate of evolution of binary information data is denoted as R i. そして、畳込み符号化部22が、上記2値情報データに対して符号化率r(0<r<1)の畳込み符号化を行い、発生速度R b (=R i /r)で2値データを出力する。 Then, the convolutional coding section 22 performs convolution coding with a coding rate r (0 <r <1) with respect to the binary information data, at a generation rate R b (= R i / r ) 2 and it outputs the value data.
【0021】 [0021]
直並列変換部23では、発生速度R bで出力される2値データをK(Kは2以上の自然数)ビットの並列2値データに変換する。 In serial-parallel converter 23 converts the binary data outputted by the generation rate R b K (K is a natural number of 2 or more) in parallel binary data bits. ここでは、Kビットの並列2値データの発生速度をシンボルレートと呼び、シンボルレートの値をR s ´(=R b /K)と表記する。 Here, call occurrence rate of the parallel binary data K bits symbol rate representation of the value of the symbol rate R s' and (= R b / K). そして、シンボルレートR s ´を持つクロックの周期をシンボル周期T s ´(=1/R s ´)と表記する。 Then, denoted 'a period of a clock having a symbol period T s' symbol rate R s (= 1 / R s ') and.
【0022】 [0022]
直交関数符号化部24では、T s ´毎に、上記並列2値データに対応する長さJビットの直交符号系列を、2 K個の中から出力する。 In orthogonal function encoder unit 24, for each T s', the orthogonal code sequence of length J bits corresponding to the parallel binary data, and outputs from the 2 K pieces. 一方、PN符号発生部26では、クロック発生部25で作成されたR s ´×Lのクロック速度を持つクロックの周期で、繰返し周期LチップのPN符号を生成する。 On the other hand, the PN code generation section 26, in the period of the clock having a clock rate of R s' × L created by the clock generator 25 generates a PN code repetition period L chips. ここでは、クロック発生部25で作成されるクロックの速度をチップレートR c ´(=LR s ´)と呼び、チップレートR c ´を持つクロックの周期をチップ周期T c ´(=1/R c ´)と呼ぶ。 Here, the speed of the clock that is created by the clock generator 25 chip rate R c '(= LR s' ) and referred to the chip rate R 'cycle chip period of the clock with a T c' c (= 1 / R c ') and referred to. なお、ここでは、説明の簡略化のため、PN符号の繰返し周期Lチップが、直交符号系列の繰返し周期Jビットの整数倍であると仮定して説明を行う。 Here, for simplification of explanation, PN code repetition period L chips, a description assuming an integer multiple of the repetition period J bit orthogonal code sequence.
【0023】 [0023]
拡散変調部27では、直交関数符号化部24から出力される直交符号系列とPN符号発生部26から出力されるPN符号とを乗算することにより、送信SS信号を生成する。 The spread modulation unit 27, by multiplying the PN code output from the orthogonal code sequence and PN code generating section 26 output from the orthogonal function encoding unit 24 generates a transmission SS signal. そして、周波数変換部28では、拡散変調部27の出力である送信SS信号と搬送波(キャリア)とを乗算することにより周波数変換を行い、電力増幅部29では、周波数変換後の送信SS信号の電力を増幅することにより生成した送信信号を、送信アンテナ30から送信する。 Then, the frequency converter 28 performs frequency conversion by multiplying the a output of the spread modulation unit 27 transmits SS signal and the carrier wave (carrier), the power amplifier 29, the power of the transmission SS signal after frequency conversion the transmission signal generated by amplifying and transmitted from the transmitting antenna 30.
【0024】 [0024]
このように、上記スペクトル拡散送信装置では、直交符号系列を用いてスペクトル拡散伝送を行うことにより、情報レートR iの2値情報データを受信側の装置に対して送信する。 Thus, in the spread spectrum transmission apparatus, by performing the spread spectrum transmission using orthogonal code sequences, and transmits the binary information data of the information rate R i to the receiving side of the apparatus.
【0025】 [0025]
つぎに、本発明の特徴となるスペクトル拡散受信装置の動作について説明する。 Next, the operation of the spread spectrum receiver is a feature of the present invention. 本実施の形態のスペクトル拡散受信装置では、まず、同期検波部2が、後述するAFC13から出力されるキャリア周波数誤差信号を打ち消すような周波数補正と、後述するCR14から出力されるキャリア位相誤差信号を打ち消すような位相補正と、を実行することにより、受信アンテナ1で受信した信号に対して同期検波を行い、複素ベースバンド信号を出力する。 In spread spectrum receiver of the present embodiment, first, the synchronous detection unit 2, and the frequency correction so as to cancel the carrier frequency error signal outputted from the later-described AFC13, the carrier phase error signal outputted from the later-described CR14 a phase correction for canceling, by the execution, performs synchronous detection on received by the receiving antenna 1 signal, and outputs a complex baseband signal.
【0026】 [0026]
遅延器3−1〜3−(J−1)では、複素数の値を持つ入力信号に対してL/Jチップ周期時間だけ遅延を付加して出力する。 The delayer 3-1~3- (J-1), adds the delayed L / J chip period time and outputs an input signal having a value of a complex number. すなわち、遅延器3−1から出力される複素ベースバンド信号の遅延量はL/Jチップ周期時間であり、遅延器3−(J−1)から出力される複素ベースバンド信号の遅延量は(J−1)×L/Jチップ周期時間である。 That is, the delay amount of the complex baseband signal output from the delay unit 3-1 is L / J chip period time, the amount of delay of the complex baseband signal output from the delayer 3- (J-1) ( it is J-1) × L / J chip period time.
【0027】 [0027]
部分相関器4−j(j∈{1,2,…,J})では、複素数の値を有する入力信号と、上記スペクトル拡散送信装置で用いられたPN符号の1繰返し周期をJ等分した場合のj番目の各部分拡散符号と、の相関を算出し、それぞれ部分相関複素信号e jを出力する。 Partial correlators 4-j (j∈ {1,2, ..., J}) in an input signal having a value of a complex number, and the 1 repetition period of the PN code used in the spread spectrum transmitting unit J aliquoted calculating a j-th each part spreading code for a, the correlation, and outputs the partial correlation complex signal e j, respectively.
【0028】 [0028]
行列乗算部6には、上記スペクトル拡散送信装置の直交関数符号化部24で用いられた全P個の直交符号系列d 1 〜d Pが、所定の行列形式で保存されている。 The matrix multiplication unit 6, the orthogonal function of the total number P used by the encoding unit 24 orthogonal code sequence d 1 to d P of the spread spectrum transmission apparatus, is stored in a predetermined matrix form. なお、P=2 Kである。 Incidentally, a P = 2 K. 具体的には、下記(1)式で示すとおり、直交符号系列d 1 〜d Pを行要素とする直交符合行列D(P行J列)が予め保存されている。 Specifically, as shown by the following equation (1), the orthogonal code matrices D (P rows J columns) of the orthogonal code sequences d 1 to d P and row elements stored in advance.
【0029】 [0029]
【数1】 [Number 1]
【0030】 [0030]
そして、行列乗算部6では、上記部分相関複素信号e jと上記行列Dとを、下記(2)式に従い乗算し、直交符号系列d 1 〜d Pに関する直交相関複素信号i p (i 1 〜i P )を算出する。 Then, the matrix multiplication unit 6, and a the partial correlation complex signal e j and the matrix D, multiplied in accordance with the following equation (2), orthogonal code sequences d 1 to d P about orthogonal correlation complex signals i p (i 1 ~ i P) is calculated.
【0031】 [0031]
【数2】 [Number 2]
【0032】 [0032]
遅延器7−p(p∈{1,2,…,P})では、上記直交相関複素信号i pに対してΔ時間だけ遅延を付加する。 Delayer 7-p (p∈ {1,2, ..., P}) In adds a delayed Δ time with respect to the orthogonal correlation complex signal i p. なお、Δは、0<Δ<2T c ´の値を有する。 Incidentally, delta has a value of 0 <Δ <2T c '. また、遅延器8−p(p∈{1,2,…,P})では、上記直交相関複素信号i pに対してΔ/2時間だけ遅延を付加する。 Further, the delay circuit 8-p (p∈ {1,2, ..., P}) In adds a delayed delta / 2 hours against the orthogonal correlation complex signal i p.
【0033】 [0033]
一方、シンボル同期回路5では、部分相関器4−jから出力される部分相関複素信号e 1 〜e Jに基づいて、上記スペクトル拡散送信装置で用いたPN符号との符号同期を行い、PN符号の発生周期に同期した再生シンボルクロックを出力する。 On the other hand, the symbol in the synchronization circuit 5, based on the partial correlation complex signal e 1 to e J outputted from the partial correlators 4-j, performs code synchronization between the PN code used in the spread spectrum transmitting unit, the PN code and outputs the recovered symbol clock synchronized with the generation period of the.
【0034】 [0034]
そして、ラッチ9では、行列乗算部6から出力された遅延が付加されていない直交相関複素信号i 1 〜i P ,遅延器7−pから出力されたΔ時間だけ遅延が付加された直交相関複素信号i 1 〜i P ,遅延器8−pから出力されたΔ/2時間だけ遅延が付加された直交相関複素信号i 1 〜i Pを、それぞれ上記再生シンボルクロックの立ち上がりエッジでラッチする。 Then, the latch 9, matrix multiplication unit orthogonal correlation complex signal i 1 output delay is not added from 6 through i P, orthogonal correlation complex which delays Δ time output from the delay unit 7-p has been added signal i 1 through i P, the orthogonal delayed been delta / 2 hours outputted from delayer 8-p is added correlated complex signals i 1 through i P, respectively latched at the rising edge of the recovered symbol clock. このとき、LATE複素相関信号LA 1 〜LA P ,EARLY複素相関信号EA 1 〜EA P ,CURRENT複素相関信号CU 1 〜CU Pを出力する。 At this time, it outputs LATE complex correlation signal LA 1 ~LA P, EARLY complex correlation signal EA 1 ~EA P, the CURRENT complex correlation signal CU 1 to CU P.
【0035】 [0035]
ビタビ復号部10では、上記CURRENT複素相関信号CU 1 〜CU Pの実数成分を枝メトリックとして用いてビタビ復号を行い、その復号結果を復号データとして出力する。 The Viterbi decoder 10 performs Viterbi decoding using the real component of the CURRENT complex correlation signal CU 1 to CU P as a branch metric, and outputs the decoded result as decoded data. また、ビタビ復号部10では、最尤状態および最尤状態から1シンボルトレースバックした時の状態から再符号化を行うことにより、受信信号に乗算されている直交符号系列の系列番号を推定し、その推定結果を第1の直交符号系列番号として出力する。 Further, the Viterbi decoding portion 10, by performing the re-encoding from the state when one symbol traceback from the maximum likelihood state and the maximum likelihood state, estimates the sequence number of the orthogonal code sequence which is multiplied to the received signal, and it outputs the estimation result as a first orthogonal code sequence number. なお、ここでいう直交符号系列番号は、直交符号系列d 1 〜d Pの添え字の数字を意味する。 Incidentally, orthogonal code sequence number referred to herein means the numerical subscript of the orthogonal code sequences d 1 to d P.
【0036】 [0036]
最大電力検出部11では、上記CURRENT複素相関信号CU 1 〜CU Pの中から、絶対値の二乗値が最大となるものを選択し、選択したCURRENT複素相関信号の添え字の数字を第2の直交符号系列番号として出力する。 In the maximum power detector 11, from among the CURRENT complex correlation signal CU 1 to CU P, select what square value of the absolute value is maximum, selected CURRENT complex correlation signal index number of the second of and outputs as an orthogonal code sequence number.
【0037】 [0037]
DLL12では、上記第1の直交符号系列番号または上記第2の直交符号系列番号のいずれかに対応するLATE複素相関信号とEARLY複素相関信号とを用いて再生2倍チップクロックの進み/遅れを判定する。 In DLL12, determine the lead / lag reproduction twice the chip clock by using the LATE complex correlation signal and EARLY complex correlation signal corresponding to either the first orthogonal code sequence number or the second orthogonal code sequence number to. そして、その判定結果に基づいてクロック位相制御実施後の再生2倍チップクロックを出力する。 Then, outputs reproduced twice the chip clock after the clock phase control performed based on the determination result.
【0038】 [0038]
また、AFC13では、上記第1の直交符号系列番号または上記第2の直交符号系列番号のいずれかに対応するCURRENT複素相関信号を用いてキャリア周波数偏差を推定する。 Further, the AFC13, estimates the carrier frequency offset by using the CURRENT complex correlation signal corresponding to either the first orthogonal code sequence number or the second orthogonal code sequence number. そして、その推定結果に基づいてキャリア周波数誤差信号を更新する。 Then, to update the carrier frequency error signal based on the estimation result.
【0039】 [0039]
また、CR14では、上記第1の直交符号系列番号または上記第2の直交符号系列番号のいずれかに対応するCURRENT複素相関信号を用いてキャリア位相を推定する。 Further, the CR14, estimates the carrier phase by using the CURRENT complex correlation signal corresponding to either the first orthogonal code sequence number or the second orthogonal code sequence number. そして、その推定結果に基づいてキャリア位相誤差信号を更新する。 Then, to update the carrier phase error signal based on the estimation result.
【0040】 [0040]
つぎに、上記スペクトル拡散受信装置を構成する各回路の動作を、図面を用いて詳細に説明する。 Next, the operation of the circuits constituting the spread spectrum receiving apparatus, will be described in detail with reference to the drawings.
【0041】 [0041]
図3は、上記同期検波部2の一構成例を示す図である。 Figure 3 is a diagram showing an example of configuration of the synchronous detector 2. 本実施の形態の同期検波部2は、搬送波発生器31と、移相器(π/2)32と、乗算器33,34と、ローパスフィルタ(LPF)35,36と、アナログ/ディジタル変換器(A/D)37,38と、位相回転部39から構成される。 Synchronous detector 2 of the present embodiment includes a carrier generator 31, a phase shifter ([pi / 2) 32, a multiplier 33, a low pass filter (LPF) 35, 36, an analog / digital converter and (a / D) 37,38, composed of the phase rotation unit 39.
【0042】 [0042]
図3に示す同期検波部2では、搬送波発生器31が、前述したスペクトル拡散送信装置の周波数変換部28にて用いた搬送波とほぼ等しい周波数を有する正弦波を発生する。 The synchronous detector 2 shown in FIG. 3, the carrier generator 31 generates a sine wave having a frequency substantially equal and carrier waves used in the frequency conversion section 28 of the spread spectrum transmission apparatus described above. そして、乗算器33にて搬送波発生器31から出力される正弦波とアンテナ1で受信した信号とを乗算し、LPF35にてこの乗算により生成された信号の高調波成分を除去し、さらに、A/D37にてサンプリングする。 Then, by multiplying the signal received by the sine wave and the antenna 1 to be output from the carrier generator 31 in the multiplier 33, to remove the harmonic components of the signal generated by the multiplication at LPF 35, further, A sampling at / D37. これにより、複素スペクトル拡散信号の同相成分を生成する。 Thus, to produce an in-phase component of the complex spread spectrum signal. 同様に、乗算器34にて、移相器32でπ/2だけ移相された搬送波発生器31出力の正弦波とアンテナ1で受信した信号とを乗算し、LPF36にてこの乗算により生成された信号の高調波成分を除去し、さらに、A/D38にてサンプリングする。 Similarly, at the multiplier 34 multiplies the signal received by the phase shifter 32 at [pi / 2 phase-shifted carrier wave generator 31 sine wave and the antenna 1 of the output, it is generated by the multiplication at LPF36 harmonic components are removed in the signal, further sampling at a / D38. これにより、複素スペクトル拡散信号の直交成分を生成する。 Thus, to generate a quadrature component of a complex spread spectrum signal.
【0043】 [0043]
最後に、位相回転部39が、複素スペクトル拡散信号に対する位相回転処理として、後述する高精度に生成されたキャリア周波数誤差信号に基づく周波数補正と、後述する高精度に生成されたキャリア位相誤差信号に基づく位相補正と、を行うことにより、複素ベースバンド信号を生成する。 Finally, the phase rotation unit 39, as the phase rotation processing on the complex spectrum spread signal, a frequency correction based on the carrier frequency error signal generated with high accuracy, which will be described later, the carrier phase error signal generated with high accuracy, which will be described later a phase correction based, by performing, to generate a complex baseband signal.
【0044】 [0044]
このように、本実施の形態の同期検波部2では、AFC13から出力されたキャリア周波数誤差信号およびCR14から出力されたキャリア位相誤差信号を用いて同期検波を行うこととした。 Thus, the synchronous detector 2 of the present embodiment, it was decided to perform synchronous detection by using the carrier phase error signal outputted from the carrier frequency error signal and CR14 outputted from AFC13. これにより、高精度なキャリア周波数同期特性およびキャリア位相同期特性を実現できる。 This realizes a highly accurate carrier frequency synchronization characteristic and the carrier phase synchronization characteristic.
【0045】 [0045]
図4は、上記シンボル同期回路5の一構成例を示す図である。 Figure 4 is a diagram showing an example of configuration of the symbol synchronizing circuit 5. 本実施の形態のシンボル同期回路5は、ラッチ41と、電力算出回路(|・| 2 )42−1〜42−Jと、第1の加算器(Σ)43と、第2の加算器44と、フレームメモリ45と、ピーク検出部46と、遅延器(Δ/2)47から構成される。 Symbol synchronization circuit 5 of this embodiment includes a latch 41, the power calculation circuit and (| | · 2) 42-1~42- J, a first adder (sigma) 43, a second adder 44 When, a frame memory 45, a peak detector 46, a delay circuit (Δ / 2) 47.
【0046】 [0046]
図4に示すシンボル同期回路5では、まず、ラッチ41が、後述するDLL12から出力される再生2倍チップクロックの立ち上がりエッジで、部分相関器4−1〜4−Jから出力される信号をラッチする。 The symbol synchronizing circuit 5 shown in FIG. 4, first, the latch 41, the rising edge of the recovered double chip clock output from the later-described DLL12, latches a signal output from the partial correlators 4-1 to 4-J to. そして、電力算出回路42−1〜42−Jが、ラッチ41から出力されるJ個の信号の絶対値の二乗値を算出し、その算出結果として部分相関電力信号を出力する。 The power calculation circuit 42-1 to 42-J calculates the square value of the absolute values ​​of the J signals being outputted from the latch 41, and outputs the partial correlation power signal as a result of the calculation.
【0047】 [0047]
つぎに、第1の加算器43が、上記部分相関電力信号の総和として相関電力信号を算出し、出力する。 Then, first adder 43 calculates a correlation power signal as the sum of the partial correlation power signal, and outputs. そして、第2の加算器44とフレームメモリ45が、相関電力信号に対して、受信側で用いたPN符号の1繰返し周期で累積加算(巡回加算)を行う。 The second adder 44 and a frame memory 45, with respect to correlation power signal, performs cumulative addition (cyclic addition) at one repetition period of the PN code used in the receiver.
【0048】 [0048]
つぎに、ピーク検出部46が、巡回加算結果がPN符号の1繰返し周期内で最大となる位置に立ち上がりエッジを持つクロックを生成する。 Next, the peak detection unit 46, a cyclic addition result to generate a clock having a rising edge up to a position within one repetition period of the PN code. そして、遅延器47が、受け取ったクロックに対してΔ/2だけ遅延を付加する。 The delay unit 47 adds a delta / 2 delayed with respect to the received clock. これにより、PN符号の1繰り返し周期と同じ周期を持ち、かつCURRENT複素相関信号のピークタイミングで立ち上がりエッジを有する、再生シンボルクロックを生成する。 Thus, having the same period as 1 repetition period of the PN code, and has a rising edge at the peak timing of the CURRENT complex correlation signal to generate a recovered symbol clock.
【0049】 [0049]
このように、本実施の形態のシンボル同期回路5では、部分相関器4−1〜4−Jから出力される部分相関信号を、DLL12から出力される再生2倍チップクロックの立ち上がりエッジでラッチした信号を用いて、スペクトル拡散送信装置で用いたPN符号との符号同期を行うこととした。 Thus, the symbol synchronizing circuit 5 of this embodiment, a partial correlation signal output from the partial correlators 4-1 to 4-J, and latched on the rising edge of the recovered double chip clock output from DLL12 using the signal, it was decided to perform code synchronization with the PN code used in the spread spectrum transmitting unit. これにより、CURRENT複素相関信号のピークタイミングに高精度に同期した再生シンボルクロックを生成できる。 This allows generating a synchronized recovered symbol clock with high accuracy the peak timing of the CURRENT complex correlation signal.
【0050】 [0050]
図5は、上記ビタビ復号部10の一構成例を示す図である。 Figure 5 is a diagram showing an example of the configuration of the Viterbi decoder 10. 本実施の形態のビタビ復号部10は、実数成分抽出部(Re(・))51−1〜51−Pと、パスメトリック算出部52と、パスメモリ53と、パスメトリックメモリ54と、最尤状態検出部55と、トレースバック部56と、再符号化部57から構成される。 Viterbi decoder 10 of this embodiment, the real component extractor and (Re (·)) 51-1~51-P, a path metric calculator 52, a path memory 53, a path metric memory 54, the maximum likelihood a state detection unit 55, a traceback unit 56, and a re-encoding unit 57.
【0051】 [0051]
図5に示すビタビ復号部10では、まず、実数成分抽出部51−1〜51−Pが、ラッチ9から出力されるCURRENT複素相関信号CU 1 〜CU Pの実数成分である枝メトリック値をそれぞれ出力する。 The Viterbi decoding portion 10 shown in FIG. 5, first, the real component extractor 51-1 to 51-P is a branch metric value is a real component of CURRENT complex correlation signal CU 1 to CU P being outputted from the latch 9, respectively Output.
【0052】 [0052]
つぎに、パスメトリック算出部52が、各状態遷移における1シンボル前のパスメトリック値と各状態遷移に対応する枝メトリック値とを加算し、1シンボル前の状態から遷移するパスの中から最尤パスを選択し、その最尤パスの各状態のパスメトリック値をパスメトリックメモリ54に格納する。 Next, the path metric calculation unit 52 adds the branch metric values ​​corresponding to each state transition and the path metric value of one symbol before at each state transition, the maximum likelihood from among the paths to transition from one symbol previous state select the path, it stores the path metric value of each state of the maximum likelihood path in the path metric memory 54. また、各々の状態で選択された最尤パスへ到達するためのパス情報をパスメモリ53に格納する。 Also stores path information for reaching the maximum likelihood path selected by each state in the path memory 53.
【0053】 [0053]
つぎに、最尤状態検出部55が、全状態に対するパスメトリック値に基づいて最尤状態を検出する。 Then, the maximum likelihood state detecting unit 55 detects the maximum likelihood state based on the path metric values ​​for all state. そして、トレースバック部56が、最尤状態検出部55にて検出された最尤状態を起点として、パスメモリ53内のパス情報を用いてQシンボル分のトレースバックを行い、復号データを出力する。 The traceback unit 56, starting from the maximum likelihood state detected by the maximum likelihood state detecting unit 55 performs traceback Q symbols by using the path information in the path memory 53, and outputs the decoded data . なお、Qは、1以上の自然数であり、前述したスペクトル拡散送信装置の畳込み符号化部22で用いられる拘束長の4〜5倍程度の値である。 Incidentally, Q is 1 or more is a natural number, a value of about 4 to 5 times the constraint length used by the convolutional coding unit 22 of the spread spectrum transmission apparatus described above. また、トレースバック部56は、最尤状態の状態番号と最尤状態から1シンボル分トレースバックした時の状態番号を出力する。 Also, the trace-back unit 56 outputs the state number at the time of 1 back symbol traced from state number and the maximum likelihood state of the maximum likelihood state.
【0054】 [0054]
最後に、再符号化部57が、トレースバック部56から出力される最尤状態の状態番号と最尤状態から1シンボル分トレースバックした時の状態の状態番号から得られるデータ系列を、上記畳込み符号化部22で畳込み符号化を行う際に用いた生成多項式で再符号化することにより、受信信号に乗算されている直交符号系列番号を推定し、その推定結果として第1の直交符号系列番号を出力する。 Finally, re-encoding unit 57, a data sequence obtained from the state of the state number when 1 was back symbols traced from state number and the maximum likelihood state of the maximum likelihood state which is output from the traceback unit 56, the tatami by re-encoding by the generator polynomial used when performing convolutional coding with lump coding unit 22, estimates the orthogonal code sequence number that is multiplied to the received signal, a first orthogonal code as a result of the estimation and outputs the sequence number.
【0055】 [0055]
このように、本実施の形態のビタビ復号部10は、CURRENT複素相関信号CU 1 〜CU Pを用いて、Kビット毎にブロック化したビタビ復号を行うこととした。 Thus, the Viterbi decoder 10 of this embodiment, by using the CURRENT complex correlation signal CU 1 to CU P, it was decided to perform a Viterbi decoding which is blocked every K bits. これにより、復号データとともに、受信信号に乗算されている直交符号系列の系列番号を得ることができる。 Thus, it is possible with the decoded data to obtain a sequence number of a orthogonal code sequence which is multiplied to the received signal.
【0056】 [0056]
図6は、上記最大電力検出部11の一構成例を示す図である。 Figure 6 is a diagram showing an example of the configuration of the maximum power detector 11. 本実施の形態の最大電力検出部11は、電力算出回路(|・| 2 )61−1〜61−Pと、最大状態番号検出部62から構成される。 The maximum power detecting unit 11 of this embodiment, the power calculation circuit (| · | 2) and 61-1 to 61-P, composed of a maximum state number detector 62.
【0057】 [0057]
図6に示す最大電力検出部11では、まず、電力算出回路61−1〜61−Pが、ラッチ9から出力されるCURRENT複素相関信号(CU 1 〜CU Pのいずれか)の絶対値の二乗値を算出し、その算出結果としてCURRENT相関電力信号を出力する。 In the maximum power detector 11 shown in FIG. 6, firstly, the power calculation circuit 61-1 to 61-P is the square of the absolute value of the CURRENT complex correlation signal output from the latch 9 (one of CU 1 to CU P) calculating a value, and outputs the CURRENT correlation power signal as a result of the calculation.
【0058】 [0058]
つぎに、最大状態番号検出部62が、電力算出回路61−1〜61−Pにて算出されたP個のCURRENT相関電力信号から相関電力が最大となる信号を検出し、その最大信号に対応する直交符号系列の系列番号を第2の直交符号系列番号として出力する。 Then, the maximum state number detection unit 62, the correlation power from P number of CURRENT correlation power signal calculated by the power calculation circuit 61-1 to 61-P detects the signal having the maximum corresponding to the maximum signal the sequence number of the orthogonal code sequence to be output as the second orthogonal code sequence number.
【0059】 [0059]
このように、本実施の形態の最大電力検出部11では、CURRENT複素相関信号CU 1 〜CU Pから相関電力が最大となる信号を検出し、その信号に対応する直交符号系列の系列番号を出力することとした。 Thus, the maximum power detecting unit 11 of the present embodiment, the correlation power from CURRENT complex correlation signal CU 1 to CU P detects the signal having the maximum output sequence number of the orthogonal code sequence corresponding to the signal It was decided to. これにより、前述のビタビ復号部10とは異なる処理で、受信信号に乗算されている直交符号系列の系列番号を得ることができる。 Thus, it is possible in a different process from the Viterbi decoder 10 described above to obtain the sequence number of the orthogonal code sequence which is multiplied to the received signal.
【0060】 [0060]
図7は、遅延ロックループ(DLL)12の一構成例を示す図である。 Figure 7 is a diagram showing a configuration example of a delay locked loop (DLL) 12. 本実施の形態の遅延ロックループ12は、直交符号系列番号選択部71と、電力算出回路(|・|)72−1〜72−P,73−1〜73−Pと、セレクタ74,75と、減算器76と、ループフィルタ77と、電圧制御発振器(VCO)78から構成される。 Delay locked loop 12 of the present embodiment, an orthogonal code sequence number selection section 71, a power calculation circuit (| · |) 72-1~72-P, and 73-1 to 73-P, a selector 74, 75 , a subtracter 76, a loop filter 77, and a voltage controlled oscillator (VCO) 78.
【0061】 [0061]
図7に示すDLL12では、まず、直交符号系列番号選択部71が、ビタビ復号部10から出力される第1の直交符号系列番号、または最大電力検出部11から出力される第2の直交符号系列番号、のいずれか一方を適切に選択し、選択した番号を選択直交符号系列番号として出力する。 In DLL12 7, first, orthogonal code sequence number selection section 71, a second orthogonal code sequence output from the first orthogonal code sequence number or the maximum power detector 11, which is output from the Viterbi decoder 10 number, appropriately selects one of the outputs the selected number as the selected orthogonal code sequence number.
【0062】 [0062]
一方、電力算出回路72−1〜72−Pが、ラッチ9から出力されるLATE複素相関信号(LA 1 〜LA Pのいずれか)の絶対値の二乗値を算出し、その算出結果としてLATE相関電力信号を出力する。 On the other hand, the power calculation circuit 72-1 to 72-P calculates the square value of the absolute value of the LATE complex correlation signal output from the latch 9 (either LA 1 ~LA P), LATE correlation as a result of the calculation and it outputs a power signal. 同様に、電力算出回路73−1〜73−Pが、ラッチ9から出力されるEARLY複素相関信号(EA 1 〜EA Pのいずれか)の絶対値の二乗値を算出し、その算出結果としてEARLY相関電力信号を出力する。 Similarly, the power calculation circuit 73-1 to 73-P calculates the square value of the absolute value of the EARLY complex correlation signal output from the latch 9 (either EA 1 ~EA P), EARLY as a result of the calculation and it outputs the correlation power signal.
【0063】 [0063]
つぎに、セレクタ74が、直交符号系列番号選択部71から出力される選択直交符号系列番号に対応するLATE相関電力信号を選択して出力する。 Then, the selector 74, the orthogonal code sequence number by selecting the LATE correlation power signal corresponding to the selected orthogonal code sequence number output from the selection unit 71 outputs. 同様に、セレクタ75が、上記選択直交符号系列番号に対応するEARLY相関電力信号を選択して出力する。 Similarly, the selector 75 selects and outputs EARLY correlation power signal corresponding to the selected orthogonal code sequence number.
【0064】 [0064]
つぎに、減算器76が、セレクタ74出力のLATE相関電力信号からセレクタ75出力のEARLY相関電力信号を減算し、その結果としてクロック誤差信号を生成する。 Next, subtractor 76 subtracts the EARLY correlation power signal selector 75 output from the LATE correlation power signal of the selector 74 output to generate a clock error signal as a result. たとえば、フェージングや熱雑音が無いという条件において、クロック誤差信号の値が0より大きい場合は、VCO78が出力している再生2倍チップクロックのクロック位相が進んでいることを表し、また、クロック誤差信号の値が0より大きい場合は、再生2倍チップクロックのクロック位相が進んでいることを表し、また、クロック誤差信号の値が0の場合は、再生2倍チップクロックのクロック位相が受信信号に乗算されている直交符号系列周期に対して完全に同期していることを表す。 For example, in the condition that the fading and thermal noise is not, if the value of the clock error signal is larger than 0, it indicates that is progressing reproduced twice the chip clock of the clock phase VCO78 is outputting, The clock error If the value of the signal is greater than zero, it indicates that reproducing twice the chip clock of the clock phase is leading, and when the value of the clock error signal is 0, the reproduction twice the chip clock of the clock phase received signal indicating that it is perfectly synchronized with respect to the orthogonal code sequence period is multiplied.
【0065】 [0065]
つぎに、ループフィルタ77が、上記のような特性を有するクロック誤差信号の平均化を行い、上記再生2倍チップクロックのクロック位相の進みまたは遅れを高精度に求める。 Next, the loop filter 77 performs averaging of the clock error signals having the characteristics as described above, obtaining the reproduction twice the chip clock of the clock phase lead or lag with high accuracy. つぎに、VCO78が、高精度に求められたクロック位相の進みまたは遅れに基づいて、再生2倍チップクロックが受信信号に乗算されている直交符号系列周期に同期するようにクロック位相制御を行う。 Next, VCO78 is based on the lead or lag of the clock phase determined with high accuracy, perform clock phase control so as to synchronize with the orthogonal code sequence period reproduced twice the chip clock is multiplied to the received signal. そして、その結果として、チップクロックの2倍のクロック速度を有する再生2倍チップクロックを出力する。 Then, as a result, outputs reproduced twice chip clock having twice the clock speed of the chip clock.
【0066】 [0066]
このように、本実施の形態のDLL12では、適切に選択された選択直交符号系列番号のLATE相関電力信号とEARLY相関電力信号とを用いて再生2倍チップクロックのクロック位相の進みまたは遅れを算出することとした。 Thus, in DLL12 of this embodiment, calculates a suitably selected selection orthogonal code sequence number of the LATE correlation power signal and EARLY correlation power signal and advances or delays the reproduced twice the chip clock of the clock phase with It was decided to. これにより、高精度に符号同期追従を行うことができる。 Thus, it is possible to perform code synchronization tracking with high accuracy. また、高精度な符号同期追従を実現できるため、良好な復号特性を得ることができる。 Also, since that can achieve highly accurate code synchronization tracking, it is possible to obtain good decoding characteristics.
【0067】 [0067]
図8は、上記直交符号系列番号選択部71の一構成例を示す図である。 Figure 8 is a diagram showing an example of a configuration of the orthogonal code sequence number selection section 71. 本実施の形態の直交符号系列番号選択部71は、カウンタ81と、しきい値比較部82と、セレクタ83から構成される。 Orthogonal code sequence number selection section 71 of this embodiment includes a counter 81, a threshold value comparator 82, a selector 83.
【0068】 [0068]
図8に示す直交符号系列番号選択部71では、まず、カウンタ81が、シンボル同期回路5における拡散符号初期同期完了時からの時間をカウントする。 In orthogonal code sequence number selection section 71 shown in FIG. 8, first, the counter 81 counts the time from the completion spreading code initial synchronization in the symbol synchronizing circuit 5.
【0069】 [0069]
つぎに、しきい値比較部82は、カウンタ値がしきい値T thより小さい場合、最大電力検出部11から出力される第2の直交符号系列番号を選択するための選択信号を出力し、一方、カウンタ値がしきい値T th以上の場合は、ビタビ復号部10から出力される第1の直交符号系列番号を選択するための選択信号を出力する。 Then, the threshold comparison unit 82, when the counter value is the threshold value T th smaller, outputs a selection signal for selecting a second orthogonal code sequence number of the output from the maximum power detecting unit 11, On the other hand, the counter value is equal to or larger than the threshold value T th, and outputs a selection signal for selecting a first orthogonal code sequence number of the output from the Viterbi decoder 10. すなわち、第1の直交符号系列番号は、キャリア位相同期が確立されるまで正しい出力結果が得られないため、キャリア位相非同期時は、キャリア位相の同期/非同期に関係なく直交符号系列の推定が可能な第2の直交符号系列番号を選択する。 That is, the first orthogonal code sequence number, since the correct output result to the synchronous carrier phase is established can not be obtained, when the carrier phase asynchronous, can be estimated orthogonal code sequence regardless synchronous / asynchronous carrier phase selecting a second orthogonal code sequence number of a. また、キャリア位相同期時は、第1の直交符号系列番号の方が第2の直交符号系列番号よりも、符号化利得により誤判定確率が小さくなるため、第1の直交符号系列番号を選択する。 Also, when the carrier phase synchronization, the direction of the first orthogonal code sequence number than the second orthogonal code sequence number, for determining the probability erroneous by the coding gain is reduced, selects the first orthogonal code sequence number . したがって、しきい値T thは、シンボル同期回路5における拡散符号初期同期完了からCR14におけるキャリア位相同期成立までに要する時間程度が適切である。 Thus, the threshold value T th is about the time required for the spreading code initial synchronization completion of the symbol synchronizing circuit 5 to hold the carrier phase synchronization in the CR14 is appropriate.
【0070】 [0070]
最後に、セレクタ83が、しきい値比較部82から出力される選択信号に従い、第1の直交符号系列番号または第2の直交符号系列番号のいずれか一方を選択して出力する。 Finally, the selector 83, in accordance with selection signal output from the threshold comparing unit 82 selects and outputs one of the first orthogonal code sequence number or the second orthogonal code sequence number.
【0071】 [0071]
図9は、直交符号系列番号選択部71の動作を示すタイミングチャートである。 Figure 9 is a timing chart showing the operation of the orthogonal code sequence number selection section 71. 図9で示されるように、直交符号系列番号選択部71は、拡散符号初期同期完了時を起点としたしきい値T thを用いて、第1の直交符号系列番号と第2の直交符号系列番号の出力を切り換える。 As shown in Figure 9, orthogonal code sequence number selection section 71, by using the threshold value T th STARTING FROM upon completion spreading code initial synchronization, the first orthogonal code sequence number and the second orthogonal code sequence switching the output of the number.
【0072】 [0072]
このように、本実施の形態の直交符号系列番号選択部71では、拡散符号初期同期完了からキャリア位相同期成立までに要する時間を所定のしきい値とし、このしきい値に基づいて第1の直交符号系列番号と第2の直交符号系列番号の出力を切り換えることとした。 Thus, the orthogonal code sequence number selection section 71 of this embodiment, the time required from the spread code initial synchronization completion to the carrier phase synchronization establishment with a predetermined threshold value, the first on the basis of the threshold it was decided to switch the output of the orthogonal code sequence number and the second orthogonal code sequence number. これにより、常に適切な直交符号系列番号を選択することができる。 Thus, it is always possible to select an appropriate orthogonal code sequence number.
【0073】 [0073]
図10は、上記自動周波数制御回路(AFC)13の一構成例を示す図である。 Figure 10 is a diagram showing an example of the configuration of the automatic frequency control circuit (AFC) 13. 本実施の形態のAFC13は、先に説明した直交符号系列番号選択部71と、セレクタ101と、遅延器(T s ´)102と、複素共役算出部(*)103と、複素乗算器104と、ループフィルタ105と、逆正接部(Tan -1 )106から構成される。 AFC13 of the present embodiment, an orthogonal code sequence number selection section 71 previously described, a selector 101, a delay unit (T s') 102, a complex conjugate calculation unit and (*) 103, a complex multiplier 104 , a loop filter 105, an inverse tangent unit (Tan -1) 106.
【0074】 [0074]
図10に示すAFC13では、まず、直交符号系列番号選択部71が、ビタビ復号部10から出力される第1の直交符号系列番号、または最大電力検出部11から出力される第2の直交符号系列番号、のいずれか一方を適切に選択し、選択した番号を選択直交符号系列番号として出力する。 In AFC13 shown in FIG. 10, first, orthogonal code sequence number selection section 71, a second orthogonal code sequence output from the first orthogonal code sequence number or the maximum power detector 11, which is output from the Viterbi decoder 10 number, appropriately selects one of the outputs the selected number as the selected orthogonal code sequence number.
【0075】 [0075]
つぎに、セレクタ101が、CURRENT複素相関信号CU 1 〜CU Pの中から、直交符号系列番号選択部71から出力される選択直交符号系列番号に対応するCURRENT複素相関信号を選択して出力する。 Then, the selector 101 from among the CURRENT complex correlation signal CU 1 to CU P, orthogonal code sequence number selection section 71 selects the CURRENT complex correlation signal corresponding to the selected orthogonal code sequence number outputted from the output.
【0076】 [0076]
つぎに、遅延器102が、セレクタ101から出力される信号に対して1シンボルに相当する遅延を付加する。 Then, the delay unit 102 adds a delay corresponding to one symbol of the signal output from the selector 101. そして、複素共役算出部103が、1シンボル遅延付加後の信号の複素共役を出力する。 The complex conjugate calculation unit 103 outputs a complex conjugate of one symbol delay addition signal after.
【0077】 [0077]
つぎに、複素乗算器104が、セレクタ101から出力される現在の信号と、1シンボル前の信号の複素共役値と、を複素乗算することにより、1シンボル遅延検波を行う。 Then, complex multiplier 104, the current signal output from the selector 101, by a complex conjugate value of one symbol before the signal, the complex multiplication performed one-symbol differential detection. なお、1シンボル遅延検波結果である遅延検波複素信号の位相は、周波数偏差による1シンボル当りの位相回転量を意味する。 Note that one-symbol differential detection result in a delayed detection complex signal of phase means a phase rotation amount per symbol due to the frequency deviation.
【0078】 [0078]
つぎに、ループフィルタ105が、複素乗算器104から出力される遅延検波複素信号の平均化を行い、さらに、逆正接部106が、平均化後の遅延検波複素信号の位相を算出することにより、周波数偏差による1シンボル当りの位相回転量を示すキャリア周波数誤差信号を高精度に求める。 Next, the loop filter 105 performs averaging of delay detection complex signal output from the complex multiplier 104, further, the inverse tangent unit 106 calculates the phase delay detection complex signal after averaging, determining the carrier frequency error signal indicating a phase rotation amount per symbol due to the frequency deviation with high accuracy.
【0079】 [0079]
このように、本実施の形態のAFC13では、適切に選択された選択直交符号系列番号に対応するCURRENT複素相関信号を用いて周波数誤差推定を行うこととした。 Thus, in AFC13 of this embodiment, it was decided to perform frequency error estimation using the CURRENT complex correlation signals corresponding to the appropriately selected selection orthogonal code sequence number. これにより、高精度にキャリア周波数誤差信号を算出することができる。 Thus, it is possible to calculate the carrier frequency error signal with high accuracy. また、同期検波部2がこの高精度なキャリア周波数誤差信号を用いて周波数同期制御を行っているため、良好な周波数同期特性を得ることができる。 Further, since the synchronous detector 2 is performing frequency synchronization control using the carrier frequency error signals this high accuracy, it is possible to obtain a good frequency synchronization properties. さらに、同期検波部2において良好な周波数同期特性を実現できるため、さらに良好な復号特性を得ることができる。 Furthermore, since it is possible to realize a good frequency synchronization properties in the synchronous detection unit 2, it is possible to obtain better decoding characteristic.
【0080】 [0080]
図11は、キャリア再生回路(CR)14の一構成例を示す図である。 Figure 11 is a diagram showing an exemplary configuration of a carrier reproduction circuit (CR) 14. 本実施の形態のCR14は、先に説明した直交符号系列番号選択部71およびセレクタ101と、ループフィルタ111と、逆正接部(Tan -1 )112から構成される。 CR14 in this embodiment, an orthogonal code sequence number selection section 71 and the selector 101 described above, a loop filter 111, an inverse tangent unit (Tan -1) 112.
【0081】 [0081]
図11に示すCR14では、まず、直交符号系列番号選択部71が、ビタビ復号部10から出力される第1の直交符号系列番号、または最大電力検出部11から出力される第2の直交符号系列番号、のいずれか一方を適切に選択し、選択した番号を選択直交符号系列番号として出力する。 In CR14 shown in FIG. 11, first, orthogonal code sequence number selection section 71, a second orthogonal code sequence output from the first orthogonal code sequence number or the maximum power detector 11, which is output from the Viterbi decoder 10 number, appropriately selects one of the outputs the selected number as the selected orthogonal code sequence number.
【0082】 [0082]
つぎに、セレクタ101が、CURRENT複素相関信号CU 1 〜CU Pの中から、直交符号系列番号選択部71から出力される選択直交符号系列番号に対応するCURRENT複素相関信号を選択して出力する。 Then, the selector 101 from among the CURRENT complex correlation signal CU 1 to CU P, orthogonal code sequence number selection section 71 selects the CURRENT complex correlation signal corresponding to the selected orthogonal code sequence number outputted from the output. なお、このセレクタ101から出力される複素信号の位相は、同期検波部2で用いているキャリア位相に対する位相誤差を意味する。 The phase of the complex signal output from the selector 101 refers to a phase error for carrier phase is used by the synchronous detector 2.
【0083】 [0083]
つぎに、ループフィルタ111が、セレクタ101から出力される複素信号の平均化を行い、逆正接部112が、平均化後の複素信号の位相を算出することにより、キャリア位相誤差を示すキャリア位相誤差信号を高精度に求める。 Next, the loop filter 111 performs averaging of the complex signal output from the selector 101, by arctangent unit 112 calculates the phase of the complex signal after averaging, the carrier phase error which indicates a carrier phase error obtaining a signal with high accuracy.
【0084】 [0084]
このように、本実施の形態のCR14では、適切に選択された選択直交符号系列番号に対応するCURRENT複素相関信号を用いてキャリア位相推定を行う。 Thus, the CR14 in this embodiment, performs carrier phase estimation using the CURRENT complex correlation signals corresponding to the appropriately selected selection orthogonal code sequence number. これにより、高精度にキャリア位相誤差信号を算出することができる。 Thus, it is possible to calculate the carrier phase error signal with high accuracy. また、同期検波部2がこの高精度なキャリア位相誤差信号を用いてキャリア位相同期を行っているため、良好なキャリア位相同期特性を得ることができる。 Further, since the synchronous detector 2 is performing a carrier phase synchronization using the highly accurate carrier phase error signal, it is possible to obtain a satisfactory carrier phase synchronization characteristic. さらに、同期検波部2において良好なキャリア位相同期特性を実現できるため、さらに良好な復号特性を得ることができる。 Furthermore, since it is possible to achieve good carrier phase synchronization characteristic at synchronous detector 2, it is possible to obtain better decoding characteristic.
【0085】 [0085]
以上、本実施の形態においては、ビタビ復号により得られるデータ系列を送信側で用いた生成多項式により再符号化した信号に基づいて推定された直交符号系列の系列番号(第1の直交符号系列番号)と、相関電力が最大となるCURRENT複素相関信号に対応する直交符号系列の系列番号(第2の直交符号系列番号)と、のいずれか一方を適切に選択して、符号同期追従処理,周波数同期制御,キャリア位相同期制御を行うこととした。 Above, in this embodiment, orthogonal code sequences of sequence numbers (first orthogonal code sequence number that is estimated based on the re-encoded signal by the generating polynomial using the data sequence obtained by the Viterbi decoding at the transmitting side ) and, perpendicular to the code sequence of the sequence number (second orthogonal code sequence number), either one by appropriately selecting the corresponding to CURRENT complex correlation signal correlation power is maximized, code synchronization tracking processing, the frequency synchronization control, it was decided to perform the carrier phase synchronization control. これにより、高精度な同期追従特性、高精度なキャリア周波数同期特性および高精度なキャリア位相同期特性を実現できる。 Thus, high-precision synchronization tracking characteristic, a high-precision carrier frequency synchronization characteristic and precise carrier phase synchronization characteristic can be realized.
【0086】 [0086]
なお、本実施の形態のスペクトル拡散受信装置においては、各直交符号系列d 1 〜d Pについて特定していないが、たとえば、Walsh関数によって特定されるWalsh系列を適用することとしてもよい。 Note that, in the spread spectrum receiver of the present embodiment is not specified for each orthogonal code sequence d 1 to d P, for example, may be applied a Walsh sequence specified by the Walsh function. これにより、行列乗算部6における行列演算に高速アダマール変換を適用することが可能となり、スペクトル拡散受信装置の回路規模を削減することができる。 This makes it possible to apply a fast Hadamard transform matrix operation in the matrix multiplication unit 6, it is possible to reduce the circuit scale of the spread spectrum receiver.
【0087】 [0087]
また、本実施の形態のスペクトル拡散受信装置においては、符号同期追従を行うクロックとして、チップクロックの2倍のクロック速度を有する再生2倍チップクロックを用いたが、これに限らず、チップレートの2倍以上のクロック速度であれば、他のクロックを用いてもよい。 Further, in the spread spectrum receiving apparatus of this embodiment, as a clock for performing code synchronization tracking, but using the reproduction double chip clock having twice the clock speed of the chip clock, not limited to this, the chip rate if more than twice the clock speed, it may use other clock.
【0088】 [0088]
また、本実施の形態のスペクトル拡散受信装置の遅延ロックループ12においては、LATE複素相関信号LA 1 〜LA PとEARLY複素相関信号EA 1 〜EA Pの絶対値の二乗値を算出後に、選択直交符号系列番号に対応したLATE相関電力信号とEARLY相関電力信号を選択しているが、これに限らず、選択直交符号系列番号に対応するLATE複素相関信号とEARLY複素相関信号を選択した後に、選択された信号の絶対値の二乗値を算出することとしてもよい。 Further, the delay locked loop 12 of a spread spectrum receiving apparatus of this embodiment, after calculating the square value of the absolute value of the LATE complex correlation signal LA 1 ~LA P and EARLY complex correlation signal EA 1 ~EA P, selected orthogonal While selecting the LATE correlation power signal and EARLY correlation power signal corresponding to the code sequence number is not limited to this, after selecting the LATE complex correlation signal and EARLY complex correlation signal corresponding to the selected orthogonal code sequence number, select it may calculate the square value of the absolute value of the signal.
【0089】 [0089]
また、本実施の形態のスペクトル拡散受信装置のAFC13においては、遅延器102の遅延量を1シンボルとしたが、これに限らず、たとえば、遅延量をhシンボル(hは2以上の自然数)としてもよい。 In the AFC13 spread spectrum receiving apparatus of this embodiment has a one symbol delay amount of the delay device 102 is not limited to this, for example, as the delay amount h symbol (h is a natural number of 2 or more) it may be. この場合は、hシンボル遅延検波を行った結果からキャリア周波数誤差信号を生成する。 In this case, it generates a carrier frequency error signal from results of the h-symbol differential detection.
【0090】 [0090]
また、本実施の形態のスペクトル拡散受信装置のビタビ復号部10においては、最尤状態からUシンボル分トレースバックした時の状態番号と、最尤状態から(U+1)シンボル分トレースバックした時の状態番号と、からUシンボル前の受信信号に乗算されている直行符号系列番号を推定することとしてもよい。 Further, in the Viterbi decoding unit 10 of the spread spectrum receiving apparatus of this embodiment, a state number when the maximum likelihood state and back U symbols traces, from the maximum likelihood state (U + 1) at the time of back symbols trace state number and, it is also possible to estimate the orthogonal code sequence number that is multiplied to the received signal before U symbol from. ただし、Uは1以上の自然数とする。 However, U is a natural number of 1 or more.
【0091】 [0091]
実施の形態2. The second embodiment.
図12は、実施の形態2の同期検波部2の一構成例を示す図である。 Figure 12 is a diagram showing an example of the configuration of the synchronous detector 2 of the second embodiment. なお、本実施の形態では、先に説明した実施の形態1とは動作の異なる、同期検波部2の動作についてのみ説明する。 In this embodiment, the first embodiment described above different operation will be described only the operation of the synchronous detection unit 2. その他の構成については、実施の形態1と同様であるため同一の符号を付してその説明を省略する。 The other structure thereof is omitted will be denoted by the same reference numerals are the same as in the first embodiment.
【0092】 [0092]
図12に示す同期検波部2では、まず、搬送波発生器121が、AFC13から出力されるキャリア周波数誤差信号を打ち消す周波数補正と、CR14から出力されるキャリア位相誤差信号を打ち消す位相補正と、が行われた後の正弦波を出力する。 The synchronous detector 2 shown in FIG. 12, first, a carrier wave generator 121, a frequency correction for canceling the carrier frequency error signal outputted from the AFC13, the phase correction for canceling the carrier phase error signal outputted from CR14, but the line It outputs a sine wave after cracking.
【0093】 [0093]
そして、乗算器33にて搬送波発生器121から出力される正弦波とアンテナ1で受信した信号とを乗算し、LPF35にてこの乗算により生成された信号の高調波成分を除去し、さらに、A/D37にてサンプリングする。 Then, by multiplying the signal received by the sine wave and the antenna 1 to be output from the carrier generator 121 by multiplier 33, to remove the harmonic components of the signal generated by the multiplication at LPF 35, further, A sampling at / D37. これにより、複素スペクトル拡散信号の同相成分を生成する。 Thus, to produce an in-phase component of the complex spread spectrum signal. 同様に、乗算器34にて、移相器32でπ/2だけ移相された搬送波発生器121出力の正弦波とアンテナ1で受信した信号とを乗算し、LPF36にてこの乗算により生成された信号の高調波成分を除去し、さらに、A/D38にてサンプリングする。 Similarly, at the multiplier 34 multiplies the signal received by the phase shifter 32 at [pi / 2 phase-shifted carrier wave generator 121 sine wave and the antenna 1 of the output, it is generated by the multiplication at LPF36 harmonic components are removed in the signal, further sampling at a / D38. これにより、複素スペクトル拡散信号の直交成分を生成する。 Thus, to generate a quadrature component of a complex spread spectrum signal. そして、同期検波部2では、上記同相成分と直交成分からなる複素ベースバンド信号を出力する。 Then, the synchronous detection unit 2, and outputs a complex baseband signal composed of the quadrature component and in-phase components.
【0094】 [0094]
このように、本実施の形態の同期検波部2では、AFC13から出力されたキャリア周波数誤差信号およびCR14から出力されたキャリア位相誤差信号を用いて同期検波を行うこととした。 Thus, the synchronous detector 2 of the present embodiment, it was decided to perform synchronous detection by using the carrier phase error signal outputted from the carrier frequency error signal and CR14 outputted from AFC13. これにより、実施の形態1と同様に、高精度なキャリア周波数同期特性およびキャリア位相同期特性を実現できる。 Thus, as in the first embodiment, it can realize high-precision carrier frequency synchronization characteristic and the carrier phase synchronization characteristic.
【0095】 [0095]
実施の形態3. Embodiment 3.
図13は、実施の形態3の直交符号系列番号選択部71の一構成例を示す図である。 Figure 13 is a diagram showing a configuration example of an orthogonal code sequence number selection section 71 of the third embodiment. 本実施の形態の直交符号系列番号選択部71は、実数成分抽出部131−1〜131−Pと、セレクタ132,135と、平均化部133と、しきい値比較部134から構成される。 Orthogonal code sequence number selection unit 71 of the present embodiment includes a real component extractor 131-1? 131-P, a selector 132 and 135, an averaging unit 133, and a threshold value comparator 134. なお、本実施の形態では、先に説明した実施の形態1および2とは動作の異なる、直交符号系列番号選択部71の動作についてのみ説明する。 In the present embodiment, the first and second embodiments described above different operation, only the operation of the orthogonal code sequence number selection section 71. その他の構成については、実施の形態1または2と同様であるため同一の符号を付してその説明を省略する。 The other structure thereof is omitted will be denoted by the same reference numerals are the same as in the first or second embodiment.
【0096】 [0096]
図13に示す直交符号系列番号選択部71では、まず、実数成分抽出部131−1〜131−Pが、ラッチ9から出力されるCURRENT複素相関信号(CU 1 〜CU Pのいずれか)の実数成分を出力する。 In orthogonal code sequence number selection section 71 shown in FIG. 13, first, the real component extractor 131-1? 131-P is a real number of CURRENT complex correlation signal output from the latch 9 (one of CU 1 to CU P) and outputs the component.
【0097】 [0097]
つぎに、セレクタ132が、ビタビ復号部10から出力される第1の直交符号系列番号に対応するCURRENT複素相関信号の実数成分を出力する。 Then, the selector 132 outputs a real component of the CURRENT complex correlation signals corresponding to the first orthogonal code sequence number output from the Viterbi decoder 10. そして、平均化部133が、セレクタ132の出力信号に対して平均化を行い、平均結果として平均CURRENT実数信号AC rを出力する。 The averaging unit 133 performs averaging the output signal of the selector 132, and outputs the average CURRENT real signal AC r as the average results. この平均CURRENT実数信号は、キャリア位相同期成立前のときに小さい値を有し、キャリア位相同期成立後には大きい値を有する。 The average CURRENT real signal has a small value when the front carrier phase synchronization establishment, has a large value after carrier phase synchronization establishment.
【0098】 [0098]
つぎに、しきい値比較部134が、上記平均CURRENT実数信号値AC rと所定の閾値AC thとを比較する。 Next, threshold value comparator 134 compares with a predetermined threshold value AC th the average CURRENT real signal values AC r. たとえば、「AC r <AC th (キャリア位相非同期)」の場合には、キャリア位相の同期/非同期に関係なく直交符号系列の推定が可能な第2の直交符号系列番号を選択するための選択信号を出力する。 For example, in the case of "AC r <AC th (carrier phase asynchronous)" is a selection signal for selecting a first possible to estimate the orthogonal code sequence regardless synchronous / asynchronous carrier phase 2 orthogonal code sequence number to output. 一方、AC r ≧AC th (キャリア位相同期)」の場合には、第1の直交符号系列番号の方が第2の直交符号系列番号よりも、符号化利得により誤判定確率が小さくなるため、第1の直交符号系列番号を選択するための選択信号を出力する。 On the other hand, in the case of AC r ≧ AC th (carrier phase synchronization) ", since the direction of the first orthogonal code sequence number than the second orthogonal code sequence number, erroneous determination probability is reduced by coding gain, and it outputs a selection signal for selecting a first orthogonal code sequence number.
【0099】 [0099]
最後に、セレクタ135が、しきい値比較部134から出力される選択信号に従い、第1の直交符号系列番号または第2の直交符号系列番号のいずれか一方を選択して出力する。 Finally, the selector 135, in accordance with a selection signal output from the threshold value comparator 134, and outputs the selected one of the first orthogonal code sequence number or the second orthogonal code sequence number.
【0100】 [0100]
図14は、上記直交符号系列番号選択部71の動作を示すタイミングチャートである。 Figure 14 is a timing chart showing the operation of the orthogonal code sequence number selection section 71. 図14で示されるように、キャリア位相の同期/非同期を判定し、その判定結果に基づいて第1の直交符号系列番号と第2の直交符号系列番号を切り換える。 As shown in Figure 14, it determines the sync / asynchronous carrier phase, switches the first orthogonal code sequence number and a second orthogonal code sequence number on the basis of the determination result.
【0101】 [0101]
このように、本実施の形態における直交符号系列番号選択部71では、キャリア位相の同期/非同期を判定し、この判定結果に基づいて第1の直交符号系列番号と第2の直交符号系列番号の出力を切り換えることとした。 Thus, the orthogonal code sequence number selection section 71 in the present embodiment, it is determined synchronous / asynchronous carrier phase, the first orthogonal code sequence number and the second orthogonal code sequence number based on the determination result it was decided to switch the output. これにより、常に適切な直交符号系列番号を選択することができる。 Thus, it is always possible to select an appropriate orthogonal code sequence number.
【0102】 [0102]
なお、本実施の形態のスペクトル拡散受信装置の直交符号系列番号選択部71においては、CURRENT複素相関信号CU 1 〜CU Pの実数成分抽出後に、選択直交符号系列番号に対応するCURRENT複素相関信号の実数成分を選択したが、これに限らず、選択直交符号系列番号に対応するCURRENT複素相関信号を選択した後に、選択したCURRENT複素相関信号の実数成分を抽出することとしてもよい。 Incidentally, in the orthogonal code sequence number selection section 71 of the spread spectrum receiving apparatus of this embodiment, the CURRENT complex correlation signal CU 1 to CU P after real component extraction, the CURRENT complex correlation signal corresponding to the selected orthogonal code sequence number was chosen real component is not limited to this, after selecting the CURRENT complex correlation signal corresponding to the selected orthogonal code sequence number, it is also possible to extract a real component of the selected CURRENT complex correlation signal.
【0103】 [0103]
【発明の効果】 【Effect of the invention】
以上、説明したとおり、本発明によれば、復号データを送信側で用いた生成多項式により再符号化した信号に基づいて推定された直交符号系列の系列番号と、相関電力が最大となる標本化後の第3の直交相関値(CURRENT複素相関信号)に対応する直交符号系列の系列番号と、のいずれか一方を適切に選択し、その選択結果に基づいて符号同期追従処理、周波数同期制御、キャリア位相同期制御を行うこととした。 As explained above, according to the present invention, the sequence number of the estimated orthogonal code sequence based on re-encoded signal by the generating polynomial using the decoded data on the transmission side, the sampling of the correlation power is maximum third and sequence number of the orthogonal code sequence corresponding to the orthogonal correlation value (CURRENT complex correlation signal) of appropriately selects one of the code synchronization follow-up process based on the selection result, frequency synchronization control after, it was decided to perform the carrier phase synchronization control. これにより、高精度な同期追従特性、高精度なキャリア周波数同期特性および高精度なキャリア位相同期特性を実現できる、という効果を奏する。 Thus, high-precision synchronization tracking characteristic can be realized highly accurate carrier frequency synchronization characteristic and precise carrier phase synchronization characteristic, an effect that.
【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS
【図1】 本発明にかかるスペクトル拡散受信装置の構成を示す図である。 1 is a diagram showing a configuration of a spread spectrum receiver according to the present invention.
【図2】 スペクトル拡散送信装置の構成を示す図である。 2 is a diagram showing a configuration of a spread spectrum transmission apparatus.
【図3】 実施の形態1の同期検波部の一構成例を示す図である。 3 is a diagram showing an example of the configuration of the synchronous detector of the first embodiment.
【図4】 シンボル同期回路の一構成例を示す図である。 4 is a diagram showing a configuration of the symbol synchronizing circuit.
【図5】 ビタビ復号部の一構成例を示す図である。 5 is a diagram showing a configuration example of the Viterbi decoder.
【図6】 最大電力検出部の一構成例を示す図である。 6 is a diagram showing a configuration example of a maximum power detection unit.
【図7】 遅延ロックループ(DLL)の一構成例を示す図である。 7 is a diagram showing an example of the configuration of a delay locked loop (DLL).
【図8】 実施の形態1の直交符号系列番号選択部の一構成例を示す図である。 8 is a diagram showing a configuration example of an orthogonal code sequence number selection portion of the first embodiment.
【図9】 直交符号系列番号選択部の動作を示すタイミングチャートである。 9 is a timing chart showing the operation of the orthogonal code sequence number selection unit.
【図10】 自動周波数制御回路(AFC)の一構成例を示す図である。 10 is a diagram showing a configuration example of an automatic frequency control circuit (AFC).
【図11】 キャリア再生回路(CR)の一構成例を示す図である。 11 is a diagram showing an exemplary configuration of a carrier reproduction circuit (CR).
【図12】 実施の形態2の同期検波部の一構成例を示す図である。 12 is a diagram showing an example of the configuration of the synchronous detector of the second embodiment.
【図13】 実施の形態3の直交符号系列番号選択部の一構成例を示す図である。 13 is a diagram showing a configuration example of an orthogonal code sequence number selection portion of the third embodiment.
【図14】 直交符号系列番号選択部の動作を示すタイミングチャートである。 14 is a timing chart showing the operation of the orthogonal code sequence number selection unit.
【符号の説明】 DESCRIPTION OF SYMBOLS
1 受信アンテナ、2 同期検波部、3−1,3−2,3−(J−1),7−1,7−2,7−P,8−1,8−2,8−P 遅延器、4−1,4−J 部分相関器、5 シンボル同期回路、6 行列乗算部、9 ラッチ、10 ビタビ復号部、11 最大電力検出部、12 遅延ロックループ(DLL)、13 自動周波数制御回路(AFC)、14 キャリア再生回路(CR)、31 搬送波発生器、32 移相器(π/2)、33,34 乗算器、35,36 ローパスフィルタ(LPF)、37,38 アナログ/ディジタル変換器(A/D)、39位相回転部、41 ラッチ、42−1,42−2,42−J 電力算出回路(|・| 2 )、43 第1の加算器(Σ)、44 第2の加算器、45 フレームメモリ、46 ピーク検出部、47 遅延器(Δ/2)、51 1 receive antenna, 2 synchronous detector, 3-1,3-2,3- (J-1), 7-1,7-2,7-P, 8-1,8-2,8-P delayer , 4-1,4-J moiety correlator 5 symbol synchronization circuit, 6 matrix multiplication unit, 9 latch, 10 Viterbi decoding unit, 11 maximum power detecting unit, 12 a delay locked loop (DLL), 13 automatic frequency control circuit ( AFC), 14 carrier recovery circuit (CR), 31 carrier generator, 32 a phase shifter ([pi / 2), 33 and 34 multipliers, 35 and 36 a low pass filter (LPF), 37, 38 an analog / digital converter ( a / D), 39 phase-rotation unit 41 latches, 42-1,42-2,42-J power calculation circuit (| · | 2), 43 first adder (sigma), 44 second adder , 45 frame memory, 46 a peak detection unit, 47 a delay unit (Δ / 2), 51 1,51−2,51−P 実数成分抽出部(Re(・))、52 パスメトリック算出部、53パスメモリ、54 パスメトリックメモリ、55 最尤状態検出部、56 トレースバック部、57 再符号化部、61−1,61−2,61−P 電力算出回路(|・| 2 )、62 最大状態番号検出部、71 直交符号系列番号選択部、72−1,72−2,72−P,73−1,73−2,73−P 電力算出回路(|・|)、74,75 セレクタ、76 減算器、77 ループフィルタ、78 電圧制御発振器(VCO)、81 カウンタ、82 しきい値比較部、83 セレクタ、101 セレクタ、102 遅延器(T s ´)、103 複素共役算出部(*)、104 複素乗算器、105 ループフィルタ、106 逆正接部(Tan -1 )、111 ループフィ 1,51-2,51-P real component extractor (Re (·)), 52 a path metric calculation section, 53 a path memory, 54 a path metric memory, 55 a maximum likelihood state detecting unit, 56 traceback unit, 57 recoding unit, 61-1,61-2,61-P power calculation circuit (| · | 2), 62 maximum state number detecting unit, 71 an orthogonal code sequence number selection section, 72-1,72-2,72-P , 73-1,73-2,73-P power calculation circuit (| · |), 74,75 selector, 76 a subtractor, 77 a loop filter, 78 a voltage controlled oscillator (VCO), 81 counters, 82 threshold comparison parts, 83 a selector, 101 a selector, 102 delay units (T s'), 103 complex conjugate calculation unit (*), 104 complex multiplier 105 loop filter 106 inverse tangent unit (Tan -1), 111 Rupufi タ、112 逆正接部(Tan -1 )、121 搬送波発生器、131−1,131−2,131−P 実数成分抽出部、132,135 セレクタ、133 平均化部、134 しきい値比較部。 Motor, 112 arctangent unit (Tan -1), 121 carrier generator, 131-1,131-2,131-P real component extractor, 132 and 135 a selector, 133 averaging unit 134 threshold comparison unit.

Claims (10)

  1. 規定数の直交符号系列に、拡散符号を所定ビット数で分割した各部分拡散符号と複素ベースバンド信号との相関値を乗じて、前記規定数分の第1の直交相関値を算出する相関値算出手段と、 The orthogonal code sequence prescribed number, by multiplying the correlation value between each partial spreading codes and the complex baseband signal obtained by dividing a spreading code at a predetermined number of bits, the correlation value to calculate the provisions first quadrature correlation value a fraction number a calculation means,
    前記第1の直交相関値に対して、それぞれ同一の遅延量を付加した第2の直交相関値とその半分の遅延量を付加した第3の直交相関値とを生成し、その後、前記規定数分の第1、第2および第3の直交相関値を、送信側における拡散符号の繰返し周期に同期した再生シンボルクロックを用いて標本化する標本化手段と、 With respect to the first orthogonal correlation value to generate a second orthogonal correlation value obtained by adding the same amount of delay respectively and the third orthogonal correlation value obtained by adding the delay amount of the half then the specified number min first, a sampling means for the second and third quadrature correlation value and sampling using recovered symbol clock synchronized with the repetition period of the spread code on the transmission side,
    前記標本化後の第3の直交相関値に対する復号処理を実行し、さらに、復号データを再符号化した信号に基づいて、受信信号に乗算されている直交符号系列の系列番号(第1の直交符号系列番号)を推定する系列番号推定手段と、 The decoding process is executed for the third orthogonal correlation value after the sampling, further, on the basis of the re-encoded signal decoded data, sequence number of orthogonal code sequences that are multiplied to the received signal (first orthogonal a sequence number estimating means for estimating a code sequence number),
    相関電力が最大となる標本化後の第3の直交相関値に対応する直交符号系列の系列番号(第2の直交符号系列番号)を検出する系列番号検出手段と、 A sequence number detection means for detecting a sequence number of the orthogonal code sequence corresponding to the third orthogonal correlation value after sampling the correlation power is maximum (second orthogonal code sequence number),
    拡散符号の初期同期完了時からの時間をカウントし、カウンタ値が拡散符号初期同期完了からキャリア位相同期成立までに要する時間より短い場合、前記第2の直交符号系列番号を選択し、一方、カウンタ値が拡散符号初期同期完了からキャリア位相同期成立までに要する時間以上の場合、前記第1の直交符号系列番号を選択し、当該選択結果に対応する前記標本化後の第1および第2の直交相関値に基づいて前記再生シンボルクロックを調整するクロック調整手段と、 It counts time from the completion initial diffusion code synchronization, when the counter value is less than the time required for the establishment carrier phase synchronization from the complete spreading code initial synchronization, and selects the second orthogonal code sequence number, whereas, the counter If the value is more than the time required for the establishment carrier phase synchronization from the complete spreading code initial synchronization, it selects the first orthogonal code sequence number of the first and second orthogonal after the sampling corresponding to the selection result clock adjustment means for adjusting said recovered symbol clock based on the correlation values,
    を備えることを特徴とするスペクトル拡散受信装置。 The spread spectrum receiving apparatus, characterized in that it comprises a.
  2. 規定数の直交符号系列に、拡散符号を所定ビット数で分割した各部分拡散符号と複素ベースバンド信号との相関値を乗じて、前記規定数分の第1の直交相関値を算出する相関値算出手段と、 The orthogonal code sequence prescribed number, by multiplying the correlation value between each partial spreading codes and the complex baseband signal obtained by dividing a spreading code at a predetermined number of bits, the correlation value to calculate the provisions first quadrature correlation value a fraction number a calculation means,
    前記第1の直交相関値に対して、それぞれ同一の遅延量を付加した第2の直交相関値とその半分の遅延量を付加した第3の直交相関値とを生成し、その後、前記規定数分の第1、第2および第3の直交相関値を、送信側における拡散符号の繰返し周期に同期した再生シンボルクロックを用いて標本化する標本化手段と、 With respect to the first orthogonal correlation value to generate a second orthogonal correlation value obtained by adding the same amount of delay respectively and the third orthogonal correlation value obtained by adding the delay amount of the half then the specified number min first, a sampling means for the second and third quadrature correlation value and sampling using recovered symbol clock synchronized with the repetition period of the spread code on the transmission side,
    前記標本化後の第3の直交相関値に対する復号処理を実行し、さらに、復号データを再符号化した信号に基づいて、受信信号に乗算されている直交符号系列の系列番号(第1の直交符号系列番号)を推定する系列番号推定手段と、 The decoding process is executed for the third orthogonal correlation value after the sampling, further, on the basis of the re-encoded signal decoded data, sequence number of orthogonal code sequences that are multiplied to the received signal (first orthogonal a sequence number estimating means for estimating a code sequence number),
    相関電力が最大となる標本化後の第3の直交相関値に対応する直交符号系列の系列番号(第2の直交符号系列番号)を検出する系列番号検出手段と、 A sequence number detection means for detecting a sequence number of the orthogonal code sequence corresponding to the third orthogonal correlation value after sampling the correlation power is maximum (second orthogonal code sequence number),
    前記第1の直交符号系列番号に対応する前記標本化後の第3の直交相関値の実数成分を平均化し、当該平均化結果が、キャリア位相同期が成立したかどうかを判断するための所定のしきい値より小さい値の場合、前記第2の直交符号系列番号を選択し、一方、前記平均結果が前記しきい値以上の値の場合、前記第1の直交符号系列番号を選択し、当該選択結果に対応する前記標本化後の第1および第2の直交相関値に基づいて前記再生シンボルクロックを調整するクロック調整手段と、 Wherein the real component of the third orthogonal correlation value after the sampling corresponding to the first orthogonal code sequence number averaged, the averaging result, carrier phase synchronization is the whether the predetermined for determining satisfied for less than the threshold value, the second selecting an orthogonal code sequence number, whereas, the case where the average result of the threshold value or more values, selects the first orthogonal code sequence number, the clock adjustment means for adjusting said recovered symbol clock based on the first and second orthogonal correlation value after the sampling corresponding to the selection result,
    を備えることを特徴とするスペクトル拡散受信装置。 The spread spectrum receiving apparatus, characterized in that it comprises a.
  3. さらに、前記第1または第2の直交符号系列番号のいずれか一方を選択し、当該選択結果に対応する前記標本化後の第3の直交相関値を用いてキャリア周波数偏差を推定し、その推定結果に基づいてキャリア周波数同期制御を行う周波数制御手段、 Furthermore, the first or selects one of the second orthogonal code sequence number, estimates a carrier frequency offset using a third orthogonal correlation value after the sampling corresponding to the selection result, the estimated frequency control means for performing a carrier frequency synchronization control based on the result,
    を備えることを特徴とする請求項1 または2に記載のスペクトル拡散受信装置。 Spread spectrum receiver according to claim 1 or 2, characterized in that it comprises a.
  4. さらに、前記第1または第2の直交符号系列番号のいずれか一方を選択し、当該選択結果に対応する前記標本化後の第3の直交相関値を用いてキャリア位相誤差を推定し、その推定結果に基づいてキャリア位相同期制御を行う位相制御手段、 Furthermore, the first or selects one of the second orthogonal code sequence number, estimates the carrier phase error by using the third orthogonal correlation value after the sampling corresponding to the selection result, the estimated phase control means for performing carrier phase synchronization control on the basis of the result,
    を備えることを特徴とする請求項に記載のスペクトル拡散受信装置。 Spread spectrum receiver according to claim 3, characterized in that it comprises a.
  5. さらに、受信信号と送信側で用いた搬送波とほぼ等しい周波数の正弦波とを用いて複素スペクトル拡散信号の同相成分を生成し、一方で、前記受信信号と前記正弦波をπ/2だけ移相させた正弦波とを用いて複素スペクトル拡散信号の直交成分を生成し、その後、前記各複素スペクトル拡散信号に対して、前記キャリア周波数同期制御に基づく周波数補正と前記キャリア位相同期制御に基づく位相補正とを実行することにより、前記複素ベースバンド信号を生成する同期検波手段、 Further, phase component of the complex spectrum spread signal using a reception signal and the transmission side in substantially equal frequency of the sine wave and a carrier wave used, on the one hand, the reception signal and the sine wave by [pi / 2 phase shifter by using a sine wave is generated a quadrature component of the complex spectrum spread signal, then, the respective complex spectrum spread signal, a phase correction based on the frequency correction and the carrier phase synchronization control based on the carrier frequency synchronization control by executing the bets, synchronous detection means for generating the complex baseband signal,
    を備えることを特徴とする請求項に記載のスペクトル拡散受信装置。 Spread spectrum receiver according to claim 4, characterized in that it comprises a.
  6. さらに、受信信号と、前記キャリア周波数同期制御に基づく周波数補正と前記キャリア位相同期制御に基づく位相補正が実行された後の正弦波と、を用いて複素スペクトル拡散信号の同相成分を生成し、一方で、前記受信信号と前記正弦波をπ/2だけ移相させた正弦波とを用いて複素スペクトル拡散信号の直交成分を生成することにより、前記複素ベースバンド信号を生成する同期検波手段、 Further, a reception signal, the sine wave after the phase correction is performed for the carrier frequency synchronization control to based on the frequency correction to be based on the carrier phase synchronization control, was used to generate an in-phase component of the complex spectrum spread signal, whereas in, by generating a quadrature component of the complex spectrum spread signal with a sine wave of the received signal and the sine wave phase shifted by [pi / 2, the synchronous detection means for generating the complex baseband signal,
    を備えることを特徴とする請求項に記載のスペクトル拡散受信装置。 Spread spectrum receiver according to claim 4, characterized in that it comprises a.
  7. 記周波数制御手段および前記位相制御手段は、 Before Symbol frequency control means and said phase control means,
    拡散符号の初期同期完了時からの時間をカウントし、カウンタ値が拡散符号初期同期完了からキャリア位相同期成立までに要する時間より短い場合、前記第2の直交符号系列番号を選択し、一方、カウンタ値が拡散符号初期同期完了からキャリア位相同期成立までに要する時間以上の場合、前記第1の直交符号系列番号を選択することを特徴とする請求項4、5またはに記載のスペクトル拡散受信装置。 It counts time from the completion initial diffusion code synchronization, when the counter value is less than the time required for the establishment carrier phase synchronization from the complete spreading code initial synchronization, and selects the second orthogonal code sequence number, whereas, the counter If the value is more than the time required for the establishment carrier phase synchronization from the complete spreading code initial synchronization, the spread spectrum receiver according to claim 4, 5 or 6, characterized in that selects the first orthogonal code sequence number .
  8. 記周波数制御手段および前記位相制御手段は、 Before Symbol frequency control means and said phase control means,
    前記第1の直交符号系列番号に対応する前記標本化後の第3の直交相関値の実数成分を平均化し、当該平均化結果が、キャリア位相同期が成立したかどうかを判断するための所定のしきい値より小さい値の場合、前記第2の直交符号系列番号を選択し、一方、前記平均結果が前記しきい値以上の値の場合、前記第1の直交符号系列番号を選択することを特徴とする請求項4、5またはに記載のスペクトル拡散受信装置。 Wherein the real component of the third orthogonal correlation value after the sampling corresponding to the first orthogonal code sequence number averaged, the averaging result, carrier phase synchronization is the whether the predetermined for determining satisfied for less than the threshold value, selects the second orthogonal code sequence number, whereas, when the average result value above the threshold, selecting a first orthogonal code sequence number spread spectrum receiver according to claim 4, 5 or 6, characterized.
  9. 前記クロック調整手段は、 It said clock adjusting means,
    前記選択結果に対応する前記標本化後の第1の直交相関値の絶対値の二乗値から、前記選択結果に対応する前記標本化後の第2の直交相関値の絶対値の二乗値を減算し、当該減算結果に基づいて前記再生シンボルクロックを調整することを特徴とする請求項1〜 のいずれか一つに記載のスペクトル拡散受信装置。 From the square value of the absolute value of the first quadrature correlation values ​​after the sampling corresponding to the selection result, subtracting the squared value of the absolute value of the second quadrature correlation values ​​after the sampling corresponding to the selection result and spread spectrum receiver according to any one of claims 1-8, characterized in that adjusting the recovered symbol clock based on the subtraction result.
  10. 前記直交符号系列として、Walsh関数によって特定されるWalsh系列を適用することを特徴とする請求項1〜 のいずれか一つに記載のスペクトル拡散受信装置。 Examples orthogonal code sequence, the spread spectrum receiver according to any one of claims 1-9, characterized by applying a Walsh sequence specified by the Walsh function.
JP2003000326A 2003-01-06 2003-01-06 Spread spectrum receiver apparatus Expired - Fee Related JP4098096B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003000326A JP4098096B2 (en) 2003-01-06 2003-01-06 Spread spectrum receiver apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003000326A JP4098096B2 (en) 2003-01-06 2003-01-06 Spread spectrum receiver apparatus

Publications (2)

Publication Number Publication Date
JP2004215022A JP2004215022A (en) 2004-07-29
JP4098096B2 true JP4098096B2 (en) 2008-06-11

Family

ID=32818674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003000326A Expired - Fee Related JP4098096B2 (en) 2003-01-06 2003-01-06 Spread spectrum receiver apparatus

Country Status (1)

Country Link
JP (1) JP4098096B2 (en)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7295509B2 (en) 2000-09-13 2007-11-13 Qualcomm, Incorporated Signaling method in an OFDM multiple access system
US9130810B2 (en) 2000-09-13 2015-09-08 Qualcomm Incorporated OFDM communications methods and apparatus
US9137822B2 (en) 2004-07-21 2015-09-15 Qualcomm Incorporated Efficient signaling over access channel
US9148256B2 (en) 2004-07-21 2015-09-29 Qualcomm Incorporated Performance based rank prediction for MIMO design
US8611284B2 (en) 2005-05-31 2013-12-17 Qualcomm Incorporated Use of supplemental assignments to decrement resources
US9246560B2 (en) 2005-03-10 2016-01-26 Qualcomm Incorporated Systems and methods for beamforming and rate control in a multi-input multi-output communication systems
US9154211B2 (en) 2005-03-11 2015-10-06 Qualcomm Incorporated Systems and methods for beamforming feedback in multi antenna communication systems
US9520972B2 (en) 2005-03-17 2016-12-13 Qualcomm Incorporated Pilot signal transmission for an orthogonal frequency division wireless communication system
US9143305B2 (en) 2005-03-17 2015-09-22 Qualcomm Incorporated Pilot signal transmission for an orthogonal frequency division wireless communication system
US9461859B2 (en) 2005-03-17 2016-10-04 Qualcomm Incorporated Pilot signal transmission for an orthogonal frequency division wireless communication system
US9184870B2 (en) 2005-04-01 2015-11-10 Qualcomm Incorporated Systems and methods for control channel signaling
US9408220B2 (en) 2005-04-19 2016-08-02 Qualcomm Incorporated Channel quality reporting for adaptive sectorization
US9036538B2 (en) 2005-04-19 2015-05-19 Qualcomm Incorporated Frequency hopping design for single carrier FDMA systems
US8599945B2 (en) 2005-06-16 2013-12-03 Qualcomm Incorporated Robust rank prediction for a MIMO system
US9179319B2 (en) 2005-06-16 2015-11-03 Qualcomm Incorporated Adaptive sectorization in cellular systems
US8885628B2 (en) 2005-08-08 2014-11-11 Qualcomm Incorporated Code division multiplexing in a single-carrier frequency division multiple access system
US20070041457A1 (en) 2005-08-22 2007-02-22 Tamer Kadous Method and apparatus for providing antenna diversity in a wireless communication system
US9209956B2 (en) 2005-08-22 2015-12-08 Qualcomm Incorporated Segment sensitive scheduling
US8644292B2 (en) 2005-08-24 2014-02-04 Qualcomm Incorporated Varied transmission time intervals for wireless communication system
US9136974B2 (en) 2005-08-30 2015-09-15 Qualcomm Incorporated Precoding and SDMA support
US9225488B2 (en) 2005-10-27 2015-12-29 Qualcomm Incorporated Shared signaling channel
US8565194B2 (en) 2005-10-27 2013-10-22 Qualcomm Incorporated Puncturing signaling channel for a wireless communication system
US9225416B2 (en) 2005-10-27 2015-12-29 Qualcomm Incorporated Varied signaling channels for a reverse link in a wireless communication system
US8693405B2 (en) 2005-10-27 2014-04-08 Qualcomm Incorporated SDMA resource management
US8879511B2 (en) 2005-10-27 2014-11-04 Qualcomm Incorporated Assignment acknowledgement for a wireless communication system
US9144060B2 (en) 2005-10-27 2015-09-22 Qualcomm Incorporated Resource allocation for shared signaling channels
US9088384B2 (en) 2005-10-27 2015-07-21 Qualcomm Incorporated Pilot symbol transmission in wireless communication systems
US9210651B2 (en) 2005-10-27 2015-12-08 Qualcomm Incorporated Method and apparatus for bootstraping information in a communication system
US9172453B2 (en) 2005-10-27 2015-10-27 Qualcomm Incorporated Method and apparatus for pre-coding frequency division duplexing system
US8045512B2 (en) 2005-10-27 2011-10-25 Qualcomm Incorporated Scalable frequency band operation in wireless communication systems
US8582548B2 (en) 2005-11-18 2013-11-12 Qualcomm Incorporated Frequency division multiple access schemes for wireless communication
US8831607B2 (en) 2006-01-05 2014-09-09 Qualcomm Incorporated Reverse link other sector communication
JP4818951B2 (en) * 2007-02-23 2011-11-16 三菱電機株式会社 Carrier recovery circuit and receiver device
US8064552B2 (en) * 2008-06-02 2011-11-22 Harris Corporation Adaptive correlation
KR101356691B1 (en) 2008-06-04 2014-01-29 삼성전자주식회사 Apparatus and method for transmitting and receiving fast feedback information in ofdma communication systems

Also Published As

Publication number Publication date
JP2004215022A (en) 2004-07-29

Similar Documents

Publication Publication Date Title
US6377607B1 (en) System and method for performing accurate demodulation of turbo-encoded signals via pilot assisted coherent demodulation
US7110443B2 (en) Receiver and base station for producing phase-corrected channel signals
US7095778B2 (en) Spread spectrum transmitter and spread spectrum receiver
AU755728B2 (en) Path search method, channel estimating method and communications device
US5488629A (en) Signal processing circuit for spread spectrum communications
CN1094274C (en) Apparatus and method for SNR measurement and communication system transmitting power control method
JP4741154B2 (en) Apparatus and method for computing a metric for soft decision input to the turbo decoder
US5583884A (en) Spread spectrum modulation and demodulation systems which accelerate data rate without increasing multilevel indexing of primary modulation
KR100615511B1 (en) Channel estimating apparatus, and cdma receiver and cdma transceiver each having the apparatus
KR100230029B1 (en) Method and apparatus for frequency offset estimation for a coherent receiver
JP3640395B2 (en) Method and apparatus for down conversion of the multi-phase component
CN1184784C (en) Carrier tracking loop for direct sequence spread spectrum systems
JP3831229B2 (en) Propagation path characteristics estimation apparatus
US7606498B1 (en) Carrier recovery in a coherent optical receiver
JP3551235B2 (en) Afc circuit
EP0750408B1 (en) Device and method for coherent-tracking of a signal for use in a cdma receiver
CN1075302C (en) Transmitter and transmitting method in code division multiple access transmitting system
JP4076202B2 (en) Spread spectrum signal receiver and a receiving method
JP4769270B2 (en) Spread spectrum communication system and method utilizing chaotic sequences
CN101027886B (en) Method and apparatus for signal demodulation
AU751774B2 (en) Synchronization techniques and systems for radiocommunication
US6853839B2 (en) Method of antenna-weight estimation and mobile communication terminal
CN100391206C (en) Method and apparatus for frequency offset correction
US6956895B2 (en) Method and arrangement for reducing frequency offset in a radio receiver
CN1104116C (en) Spread-spectrum signal receiving method and spread-spectrum signal receiving apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080311

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080312

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110321

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110321

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120321

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130321

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130321

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140321

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees