JP4094436B2 - Switched capacitor amplifier circuit and electronic device - Google Patents
Switched capacitor amplifier circuit and electronic device Download PDFInfo
- Publication number
- JP4094436B2 JP4094436B2 JP2003007857A JP2003007857A JP4094436B2 JP 4094436 B2 JP4094436 B2 JP 4094436B2 JP 2003007857 A JP2003007857 A JP 2003007857A JP 2003007857 A JP2003007857 A JP 2003007857A JP 4094436 B2 JP4094436 B2 JP 4094436B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- capacitor
- switch circuit
- input
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Filters That Use Time-Delay Elements (AREA)
- Amplifiers (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、オフセット電圧をキャンセルするスイッチトキャパシタ増幅回路に関する。
【0002】
【従来の技術】
従来のオフセットキャンセル型スイッチトキャパシタ増幅回路は、オペアンプの持っているオフセット電圧を容量に蓄えることで、オフセット電圧を出力に生じないように構成されている(例えば、特許文献1参照)。
【0003】
【特許文献1】
米国特許第4543534号明細書(第1−3項、第1図)
従来のオフセットキャンセル型スイッチトキャパシタ増幅回路の回路構成の例を図4に示す。
【0004】
リセットフェーズΦ1においてスイッチ回路123、124、125、128、129、132が閉じる。このとき容量101、102、103、104は、スイッチ回路123、124、125、129を通じて放電される。一定の時間の後、スイッチ回路123、124、125、128、129、132が開いて、リセットフェーズΦ1が終了する。
【0005】
次にサンプリングフェーズΦ2に移る。スイッチ回路121、122、126、130、128、132が閉じる。入力端子141の電圧は容量101に、入力端子142の電圧は容量102に電荷として蓄えられる。容量101の電荷の変化分に等しいだけ容量103の電荷が変化する。同時に容量102の電荷の変化分に等しいだけ容量104の電荷が変化する。これによって、出力端子151の電圧が変化する。出力端子151の電圧は、式(1)で与えられる。
【0006】
Vout= −(C1/C2)*(Vin1-Vin2)・・・(1)
オペアンプの持っている入力オフセット電圧はリセットフェーズ?1において容量101、102に蓄えられる。サンプリングフェーズΦ2のときの容量101の両端間の電位の変化分は入力端子141の電圧とスイッチ123に与えられる基準電圧の差となる。同様にサンプリングフェーズΦ2のときの容量102の両端間の電位の変化分は入力端子142の電圧とスイッチ124に与えられる基準電圧の差となる。したがって、容量101、102の両端間に蓄えられる電圧の変化分は、入力電圧と基準電圧の差となり、オフセット電圧は含まれない。そのため、オペアンプの持つオフセット電圧は増幅されず、キャンセルされる。
【0007】
【発明が解決しようとする課題】
しかし従来のスイッチトキャパシタ増幅回路では、オペアンプの持つオフセット電圧はキャンセルできるものの、入力電圧それ自身がオフセット電圧をもつとき、そのオフセット電圧を増幅して出力してしまうという欠点を有していた。
【0008】
【課題を解決するための手段】
上記問題点を解決するために、この発明は、基準電圧の他に参照電圧を用い、これら参照電圧と基準電圧の差を制御することによって、入力電圧のもつオフセット電圧をキャンセルできる構成とした。上記のように構成されたスイッチトキャパシタ増幅回路では、入力電圧のもつオフセット電圧がキャンセルされるため、出力にオフセットを誤差を生じない。
【0009】
また、2つの参照電圧を設けて、それら参照電圧の差が入力電圧のもつオフセット電圧と等しくなるような構成にしても、出力にオフセット誤差を生じない。これら2つの参照電圧を与えるノードを互いに入れ替えることにより、オフセット電圧の極性が正のとき、負のとき両方に対応させることが可能である。
【0010】
【発明の実施の形態】
本願発明にかかるスイッチトキャパシタ増幅回路は、第1の入力信号が入力される第1の入力端子と、第2の入力信号が入力される第2の入力端子と、第1の入力端子の出力に基づいた信号が入力される第1の容量と、第2の入力端子の出力に基づいた信号が入力される第2の容量と、第1の容量の出力に基づいた信号と前記第2の出力に基づいた信号を比較し、信号を出力する演算増幅器と、を有する。さらに、第1及び第2の容量に電荷を供給する第1の参照電圧が印加される第1の参照電圧端子と、第1及び第2の容量に電荷を供給する第2の参照電圧が印加される第2の参照電圧端子と、を有する。そして、第1の参照電圧と第2の参照電圧の電圧値の差が、第1の入力端子と第2の入力端子間のオフセット電圧に一致するように、前記第1又は2の参照電圧の一方又は両方を調整することを特徴とする。これにより、入力電圧の持つオフセット電圧をキャンセルして、信号成分のみを増幅することができる。
【0011】
さらに、本願発明にかかるスイッチトキャパシタ増幅回路は、第1の参照電圧は温度特性を有し、第1の入力端子と前記第2の入力端子間のオフセット電圧が温度特性を有する場合に、第1の参照電圧と第2の参照電圧の電圧値の差が、第1の入力端子と第2の入力端子間のオフセット電圧に一致するように、第1の参照電圧は温度特性を設定することを特徴とする。これにより、入力電圧の持つオフセット電圧が温度特性を持つ場合、温度特性を含めてオフセット電圧をキャンセルすることができる。
【0012】
【実施例】
以下に、この発明の実施例を図面に基づいて説明する。図1は、この発明によるスイッチトキャパシタ増幅回路の構成図の一例である。リセットフェーズΦ1においてスイッチ回路123が閉じ、容量101は参照電圧111に接続され、スイッチ回路124が閉じ、容量102は参照電圧112に接続される。同時にスイッチ回路125、129が閉じ容量103、104は電荷が放電される。一定の時間の後、スイッチ回路123、124、125、129が開いて、リセットフェーズΦ1が終了する。リセットフェーズΦ1の間に、容量101に蓄えられた電荷はq=C1*VREF1容量102に蓄えられた電荷はq=C1*VREF2となる。
【0013】
次にサンプリングフェーズΦ2に移る。スイッチ回路121、122、126、130、128、132が閉じる。入力端子141の電圧は容量101に、入力端子142の電圧は容量102に電荷として蓄えられる。容量101の電荷の変化分に等しいだけ容量103の電荷が変化する。同時に容量102の電荷の変化分に等しいだけ容量104の電荷が変化する。
【0014】
これによって、出力端子151の電圧が変化する。サンプリングフェーズΦ2において容量101に蓄えられた電荷はq=C1*Vin1容量102に蓄えられた電荷はq=C1*Vin2となる。
【0015】
したがって、リセットフェーズΦ1からサンプリングフェーズΦ2に変わった後の容量101の電荷量の変化分は、Δq=C1*(Vin1-VREF1)となり、容量102の電荷量の変化分は、Δq=C1*(Vin2-VREF2)となる。
【0016】
入力端子141の電圧Vin1が信号電圧Vinpとオフセット電圧Vosから成り、入力端子142の電圧Vin2が信号電圧Vinnのみから成るとき、出力端子151の電圧は、
で与えられる。
【0017】
Vos= VREF1−VREF2となるように、VREF1、VREF2を調整することで、
Vout =−(C1/C2)*(Vinp−Vinn)となり、入力信号Vin1のもつオフセット電圧Vosをキャンセルすることができる。
【0018】
このように本発明の回路方式では、入力電圧の持つオフセット電圧をキャンセルして、信号成分のみを増幅することができる。
【0019】
この例では、2つの参照電圧111、112を用いているが、図2、図3に示すように2つの参照電圧のうちの1つを基準電圧に置き換えて、1つの参照電圧と、基準電圧の差を用いて入力電圧の持つオフセット電圧をキャンセルすることが可能であることは明白である。たとえば、図3の例では、出力端子151の電圧は、
Vout =−(C1/C2)*{(Vinp−Vinn)+ (Vos−VREF)}となる。
【0020】
参照電圧111をVosと等しくなるように調整することで、Vout =(C1/C2)*(Vinp−Vinn)となり、入力信号Vin1のもつオフセット電圧Vosをキャンセルすることができる。
【0021】
ここで言う基準電圧は、通常アナロググラウンドと呼ばれるものであり、他のスイッチにも接続されている。出力電圧はこの基準電圧を中心にして、振幅する。上述した例では、説明を簡単にするため、基準電圧を0Vとして計算を行っている。
【0022】
図1のように2つの参照電圧を持つことの利点を以下に示す。たとえば、参照電圧111は温度特性をもたない参照電圧で、参照電圧112は温度特性をもつものとする。このようにすることで、入力電圧のオフセット電圧が温度特性をもつ場合、温度特性をもつ参照電圧112を用いて、入力電圧のオフセット電圧の温度特性をキャンセルし、参照電圧111を用いて、入力電圧のオフセット電圧と参照電圧112を与えることで生じるオフセット電圧の絶対値を合わせこむことができるようになる。
【0023】
図7に示すように、2つの入力電圧に対し、2つの参照電圧111、112を与えるノードをスイッチで切り替えることで参照電圧112の温度特性の極性と逆向きの極性の温度補正を与えることが可能になる。たとえば図7の参照電圧112が図8に示すような負の温度特性をもっているとする。入力電圧のオフセット電圧が正の温度特性をもっている場合は、図9(a)に示すようにクロック1aを用いて、入力電圧のオフセット電圧の正の温度特性をキャンセルする。逆に入力電圧のオフセット電圧が負の温度特性をもっている場合は、図9(b)に示すようにクロック1bを用いて、入力電圧のオフセット電圧の負の温度特性をキャンセルする。
【0024】
図7の回路は、図10に示すように2段増幅回路構成にして用いることもできる。このときは、入力電圧のもつオフセット電圧の温度特性は1段目の増幅回路の利得倍される。入力電圧のもつオフセット電圧の温度特性が、参照電圧の温度特性に比べて小さい場合はこのような2段増幅構成をとることにより、温度特性の合わせこみを行いやすくなる。
【0025】
本発明の記述において用いられるスイッチは、N型MOSFETやP型MOSFET、またはこれら2つを並列に接続したCMOSトランスミッションゲートで構成される。
【0026】
図1の回路は、図5に示すような2入力2出力を持つ完全差動回路においても、実施することができる。また図1の回路に限らず本発明の記述に用いた回路は図1の回路と同様に2入力2出力を持つ完全差動回路においても実施することができることは明白である。完全差動回路構成をとることにより、同相ノイズを低減する効果が得られる。
【0027】
図6の回路は、スイッチトキャパシタ増幅回路を2段構成にし、2段目でオフセットキャンセルを行っている例である。
【0028】
また、この実施例に示した回路はスイッチトキャパシタ増幅回路の一例であり、他の形式のスイッチトキャパシタ増幅回路においても、実施することが可能である。
【0029】
入力電圧に含まれるオフセット電圧の値があらかじめわかっており、一定の場合は、参照電圧は、固定電圧でもよいが、入力電圧に含まれるオフセット電圧の値が不明の場合は、参照電圧を入力電圧のオフセット電圧に合わせて調整できる可変電圧とすることで、出力電圧を見ながらオフセット電圧の調整を行うことが可能である。
【0030】
この調整可能な可変電圧をつくるひとつの例として次の方法が考えられる。電源電圧間を抵抗分割した抵抗ラダーを構成する抵抗のいくつかに並列にスイッチを接続し、そのスイッチを、EEPROMに書き込んだデータを元に開閉することで、所望の電圧を得ることができる。
【0031】
以上のようなスイッチトキャパシタ増幅回路を有する電子機器は、信号のノイズが低減されるため、正確な動作が可能となる。
【0032】
【発明の効果】
入力電圧の持つオフセット電圧をキャンセルして、信号成分のみを増幅することができる。また入力電圧の持つオフセット電圧が温度特性を持つ場合、温度特性を含めてオフセット電圧をキャンセルすることができる。
【図面の簡単な説明】
【図1】本発明のスイッチトキャパシタ増幅回路の構成図である。
【図2】 本発明のスイッチトキャパシタ増幅回路の構成図である。
【図3】 本発明のスイッチトキャパシタ増幅回路の構成図である。
【図4】従来のスイッチトキャパシタ増幅回路の構成図である。
【図5】本発明のスイッチトキャパシタ増幅回路の構成図である。
【図6】本発明のスイッチトキャパシタ増幅回路の構成図である。
【図7】本発明のスイッチトキャパシタ増幅回路の構成図である。
【図8】参照電圧のもつ温度依存性の一例である。
【図9】本発明のスイッチトキャパシタ増幅回路で用いるクロック波形を示す。
【図10】本発明のスイッチトキャパシタ増幅回路の構成図である。
【符号の説明】
100 演算増幅器
101、102、103、104、105、106 容量
111、112 参照電圧
123、124 スイッチ回路
141、142 入力端子
151、152出力端子[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a switched capacitor amplifier circuit that cancels an offset voltage.
[0002]
[Prior art]
A conventional offset cancel type switched capacitor amplifier circuit is configured so that an offset voltage is not generated in an output by storing an offset voltage of an operational amplifier in a capacitor (see, for example, Patent Document 1).
[0003]
[Patent Document 1]
US Pat. No. 4,543,534 (Section 1-3, FIG. 1)
An example of a circuit configuration of a conventional offset cancel type switched capacitor amplifier circuit is shown in FIG.
[0004]
In the reset phase Φ1, the
[0005]
Next, the process proceeds to the sampling phase Φ2. The
[0006]
Vout =-(C1 / C2) * (Vin1-Vin2) (1)
The input offset voltage possessed by the operational amplifier is stored in the
[0007]
[Problems to be solved by the invention]
However, although the conventional switched capacitor amplifier circuit can cancel the offset voltage of the operational amplifier, when the input voltage itself has an offset voltage, the offset voltage is amplified and output.
[0008]
[Means for Solving the Problems]
In order to solve the above problems, the present invention has a configuration in which the reference voltage is used in addition to the reference voltage, and the offset voltage of the input voltage can be canceled by controlling the difference between the reference voltage and the reference voltage. In the switched capacitor amplifier circuit configured as described above, the offset voltage of the input voltage is canceled, so that no error occurs in the offset in the output.
[0009]
Even if two reference voltages are provided and the difference between the reference voltages is equal to the offset voltage of the input voltage, no offset error occurs in the output. By exchanging the nodes for supplying these two reference voltages with each other, it is possible to cope with both when the polarity of the offset voltage is positive and when it is negative.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
The switched capacitor amplifier circuit according to the present invention has a first input terminal to which a first input signal is input, a second input terminal to which a second input signal is input, and an output of the first input terminal. A first capacitor to which a signal based on the input is input, a second capacitor to which a signal based on the output of the second input terminal is input, a signal based on the output of the first capacitor, and the second output And an operational amplifier that outputs a signal. Further, a first reference voltage terminal to which a first reference voltage for supplying charge to the first and second capacitors is applied, and a second reference voltage to supply charge to the first and second capacitors are applied. A second reference voltage terminal. The difference between the first reference voltage and the second reference voltage is equal to the offset voltage between the first input terminal and the second input terminal. One or both of them are adjusted. Thereby, the offset voltage of the input voltage can be canceled and only the signal component can be amplified.
[0011]
In the switched capacitor amplifier circuit according to the present invention, the first reference voltage has temperature characteristics, and the offset voltage between the first input terminal and the second input terminal has temperature characteristics. The first reference voltage sets the temperature characteristic so that the difference between the voltage values of the reference voltage and the second reference voltage matches the offset voltage between the first input terminal and the second input terminal. Features. Thereby, when the offset voltage of the input voltage has temperature characteristics, the offset voltage including the temperature characteristics can be canceled.
[0012]
【Example】
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is an example of a configuration diagram of a switched capacitor amplifier circuit according to the present invention. In the reset phase Φ1, the
[0013]
Next, the process proceeds to the sampling phase Φ2. The
[0014]
As a result, the voltage at the
[0015]
Therefore, the change in the charge amount of the
[0016]
When the voltage Vin1 at the
Given in.
[0017]
By adjusting VREF1 and VREF2 so that Vos = VREF1−VREF2,
Since Vout = − (C1 / C2) * (Vinp−Vinn), the offset voltage Vos of the input signal Vin1 can be canceled.
[0018]
Thus, in the circuit system of the present invention, the offset voltage of the input voltage can be canceled and only the signal component can be amplified.
[0019]
In this example, two
Vout = − (C1 / C2) * {(Vinp−Vinn) + (Vos−VREF)}.
[0020]
By adjusting the
[0021]
The reference voltage here is usually called an analog ground and is also connected to other switches. The output voltage swings around this reference voltage. In the above-described example, the calculation is performed with the reference voltage set to 0 V in order to simplify the description.
[0022]
The advantages of having two reference voltages as shown in FIG. For example, it is assumed that the
[0023]
As shown in FIG. 7, the temperature correction of the polarity opposite to the polarity of the temperature characteristic of the
[0024]
The circuit of FIG. 7 can also be used in a two-stage amplifier circuit configuration as shown in FIG. At this time, the temperature characteristic of the offset voltage of the input voltage is multiplied by the gain of the first stage amplifier circuit. When the temperature characteristic of the offset voltage of the input voltage is smaller than the temperature characteristic of the reference voltage, the temperature characteristic can be easily adjusted by adopting such a two-stage amplification configuration.
[0025]
The switch used in the description of the present invention includes an N-type MOSFET, a P-type MOSFET, or a CMOS transmission gate in which these two are connected in parallel.
[0026]
The circuit of FIG. 1 can also be implemented in a fully differential circuit having two inputs and two outputs as shown in FIG. It is obvious that the circuit used in the description of the present invention is not limited to the circuit of FIG. 1 and can be implemented in a fully differential circuit having two inputs and two outputs as in the circuit of FIG. By taking a fully differential circuit configuration, an effect of reducing common mode noise can be obtained.
[0027]
The circuit of FIG. 6 is an example in which the switched capacitor amplifier circuit has a two-stage configuration and offset cancellation is performed in the second stage.
[0028]
The circuit shown in this embodiment is an example of a switched capacitor amplifier circuit, and can be implemented in other types of switched capacitor amplifier circuits.
[0029]
If the value of the offset voltage included in the input voltage is known in advance and is fixed, the reference voltage may be a fixed voltage, but if the value of the offset voltage included in the input voltage is unknown, the reference voltage is used as the input voltage. By using a variable voltage that can be adjusted in accordance with the offset voltage, the offset voltage can be adjusted while observing the output voltage.
[0030]
The following method can be considered as an example of creating this adjustable variable voltage. A desired voltage can be obtained by connecting a switch in parallel to some of the resistors constituting the resistance ladder in which the power supply voltage is divided by resistance, and opening and closing the switch based on the data written in the EEPROM.
[0031]
The electronic device having the switched capacitor amplifier circuit as described above can operate accurately because signal noise is reduced.
[0032]
【The invention's effect】
By canceling the offset voltage of the input voltage, only the signal component can be amplified. When the offset voltage of the input voltage has temperature characteristics, the offset voltage can be canceled including the temperature characteristics.
[Brief description of the drawings]
FIG. 1 is a configuration diagram of a switched capacitor amplifier circuit of the present invention.
FIG. 2 is a configuration diagram of a switched capacitor amplifier circuit of the present invention.
FIG. 3 is a configuration diagram of a switched capacitor amplifier circuit of the present invention.
FIG. 4 is a configuration diagram of a conventional switched capacitor amplifier circuit.
FIG. 5 is a configuration diagram of a switched capacitor amplifier circuit of the present invention.
FIG. 6 is a configuration diagram of a switched capacitor amplifier circuit of the present invention.
FIG. 7 is a configuration diagram of a switched capacitor amplifier circuit of the present invention.
FIG. 8 is an example of temperature dependency of a reference voltage.
FIG. 9 shows clock waveforms used in the switched capacitor amplifier circuit of the present invention.
FIG. 10 is a configuration diagram of a switched capacitor amplifier circuit of the present invention.
[Explanation of symbols]
100 operational amplifier
101, 102, 103, 104, 105, 106 capacity
111, 112 Reference voltage
123, 124 switch circuit
141, 142
Claims (2)
演算増幅器と、
前記演算増幅器の第1の入力端子に一端がそれぞれ接続された第1、第2の容量及び第1のスイッチ回路と、
前記演算増幅器の第2の入力端子に一端がそれぞれ接続された第3、第4の容量及び第2のスイッチ回路と、
前記第1の容量の他端と前記第1の入力端子の間に設けられた第3のスイッチ回路と、
前記第3の容量の他端と前記第2の入力端子の間に設けられた第4のスイッチ回路と、
前記第1の容量の他端と第5のスイッチ回路を介し、かつ前記第3の容量の他端と第6のスイッチ回路を介して、接続された第1の参照電圧と、
前記第1の容量の他端と第7のスイッチ回路を介し、かつ前記第3の容量の他端と第8のスイッチ回路を介して、接続された第2の参照電圧と、
前記第2の容量の他端と接地電位の間に設けられた第9のスイッチ回路と、
前記第2の容量の他端と前記第1の出力端子の間に設けられた第10のスイッチ回路と、
前記第4の容量の他端と接地電位の間に設けられた第11のスイッチ回路と、
前記第4の容量の他端と前記第2の出力端子の間に設けられた第12のスイッチ回路と、
前記第1のスイッチ回路の他端と前記第1の出力端子の間に設けられた第5の容量と、
前記第2のスイッチ回路の他端と前記第2の出力端子の間に設けられた第6の容量と、
前記第1のスイッチ回路の他端と接地電位の間に設けられた第13のスイッチ回路と、
前記第2のスイッチ回路の他端と接地電位の間に設けられた第14のスイッチ回路と、
を備え、
前記第1の参照電圧または前記第2の参照電圧のどちらか一方は温度特性を有し、前記第1および第2の入力端子のオフセット電圧の温度特性に合わせて、前記第5から第8のスイッチ回路を切替えることを特徴とするスイッチトキャパシタ増幅回路。A switched capacitor amplifier circuit having first and second input terminals and first and second output terminals,
An operational amplifier;
First and second capacitors and a first switch circuit each having one end connected to the first input terminal of the operational amplifier;
Third and fourth capacitors and a second switch circuit each having one end connected to the second input terminal of the operational amplifier;
A third switch circuit provided between the other end of the first capacitor and the first input terminal;
A fourth switch circuit provided between the other end of the third capacitor and the second input terminal;
A first reference voltage connected via the other end of the first capacitor and a fifth switch circuit and via the other end of the third capacitor and a sixth switch circuit;
A second reference voltage connected via the other end of the first capacitor and the seventh switch circuit and via the other end of the third capacitor and the eighth switch circuit;
A ninth switch circuit provided between the other end of the second capacitor and the ground potential;
A tenth switch circuit provided between the other end of the second capacitor and the first output terminal;
An eleventh switch circuit provided between the other end of the fourth capacitor and the ground potential;
A twelfth switch circuit provided between the other end of the fourth capacitor and the second output terminal;
A fifth capacitor provided between the other end of the first switch circuit and the first output terminal;
A sixth capacitor provided between the other end of the second switch circuit and the second output terminal;
A thirteenth switch circuit provided between the other end of the first switch circuit and a ground potential;
A fourteenth switch circuit provided between the other end of the second switch circuit and a ground potential;
With
Either the first reference voltage or the second reference voltage has a temperature characteristic, and the fifth to eighth reference voltages are set in accordance with the temperature characteristic of the offset voltage of the first and second input terminals. A switched capacitor amplifier circuit characterized by switching a switch circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003007857A JP4094436B2 (en) | 2003-01-16 | 2003-01-16 | Switched capacitor amplifier circuit and electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003007857A JP4094436B2 (en) | 2003-01-16 | 2003-01-16 | Switched capacitor amplifier circuit and electronic device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004222018A JP2004222018A (en) | 2004-08-05 |
JP4094436B2 true JP4094436B2 (en) | 2008-06-04 |
Family
ID=32897831
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003007857A Expired - Fee Related JP4094436B2 (en) | 2003-01-16 | 2003-01-16 | Switched capacitor amplifier circuit and electronic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4094436B2 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006184124A (en) * | 2004-12-27 | 2006-07-13 | Fab Solution Kk | Apparatus and method for measuring current |
CN100386964C (en) * | 2005-03-04 | 2008-05-07 | 清华大学 | Amplifier of power supply by AC power supply in switch condenser circuit |
US7102365B1 (en) * | 2005-04-01 | 2006-09-05 | Freescale Semiconductor, Inc. | Apparatus for current sensing |
KR100888031B1 (en) * | 2006-10-20 | 2009-03-09 | 삼성전자주식회사 | Ratio-independent switched capacitor amplifier with precision gain of two and operation method thereof |
EP1995874B1 (en) | 2007-05-17 | 2010-02-03 | Denso Corporation | A/D converter circuit and A/D conversion method |
WO2010004455A2 (en) * | 2008-06-16 | 2010-01-14 | Nxp B.V. | A switched-capacitor pipeline adc stage |
US9444414B2 (en) * | 2014-07-11 | 2016-09-13 | Qualcomm Incorporated | Current sense circuit using a single opamp having DC offset auto-zeroing |
-
2003
- 2003-01-16 JP JP2003007857A patent/JP4094436B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004222018A (en) | 2004-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7049860B2 (en) | Method and circuit for controlling a resistance of a field effect transistor configured to conduct a signal with a varying voltage | |
US20040130377A1 (en) | Switched capacitor amplifier circuit and electronic device | |
JP5062293B2 (en) | Sample hold circuit and A / D converter | |
JP5240193B2 (en) | Voltage-current converter and filter circuit using the same | |
US7795959B2 (en) | Switched-capacitor circuit having switch-less feedback path | |
JP5044242B2 (en) | Amplifier circuit | |
US8324968B2 (en) | Amplifier circuit, signal processor circuit, and semiconductor integrated circuit device | |
EP3145079A1 (en) | Self-regulated reference for switched capacitor circuit | |
JP4094436B2 (en) | Switched capacitor amplifier circuit and electronic device | |
EP1315290A1 (en) | Pseudo-differential amplifier and analog-to-digital converter using the same | |
JP2000022500A (en) | Switched capacitor circuit | |
US20120319767A1 (en) | Single-Ended-To-Differential Filter Using Common Mode Feedback | |
JP2006270442A (en) | Q correction of filter circuit | |
US7358813B2 (en) | Differential operational amplifier | |
JP4087228B2 (en) | Switched capacitor amplifier circuit and electronic device | |
JP4369820B2 (en) | Switched capacitor amplifier circuit | |
JP4268770B2 (en) | Semiconductor integrated circuit | |
EP2057735B1 (en) | Differential to single-ended conversion circuit and comparator using the circuit | |
KR101212269B1 (en) | Switched capacitor type gain amplifier and analog memory circuit | |
JP3931323B2 (en) | Switched capacitor amplifier | |
JP5538465B2 (en) | Sample and hold circuit | |
JPH11234088A (en) | Switched capacitor circuit | |
JP2005051362A (en) | Switched capacitor amplifier circuit | |
KR101051685B1 (en) | Offset Correction Circuit Using Switched Capacitor and Its Method | |
JP6847249B2 (en) | Arithmetic amplifier circuit and AD converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050921 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080304 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080305 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4094436 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091108 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140314 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |