JP4090410B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP4090410B2 JP4090410B2 JP2003323399A JP2003323399A JP4090410B2 JP 4090410 B2 JP4090410 B2 JP 4090410B2 JP 2003323399 A JP2003323399 A JP 2003323399A JP 2003323399 A JP2003323399 A JP 2003323399A JP 4090410 B2 JP4090410 B2 JP 4090410B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor device
- conductor
- electrode plate
- plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Description
この発明は、半導体装置に関し、より特定的には、スイッチング電源装置などの電力変換器に適用されるパワー半導体モジュールに関する。 The present invention relates to a semiconductor device, and more particularly to a power semiconductor module applied to a power converter such as a switching power supply device.
パワー半導体モジュールを構成する半導体装置の実装において、各電極に対する所望の電気的コンタクトを実現するために「電極取出し構造」が必要となる。従来、このような半導体装置の電極取出し構造は、当該半導体装置の電極を、別に設けられた取出し用電極とワイヤボンディングで結合することによって実現されていた(たとえば特許文献1参照)。
しかしながら、ワイヤボンディングによる電極取出し構造では、ワイヤごとの電流容量に制約があることから、半導体装置が比較的大電流を扱う電力変換器に適用される場合には必要なワイヤ本数が増大してしまい、半導体装置の配置スペースが増大するとともに、実装の作業性が低下する。 However, in the electrode lead-out structure by wire bonding, the current capacity for each wire is limited, so that the number of wires required increases when the semiconductor device is applied to a power converter that handles a relatively large current. As a result, the arrangement space of the semiconductor device increases, and the workability of the mounting decreases.
また、半導体装置(トランジスタ)の制御電極に関しては、当該半導体装置の動作を制御する信号を入力する必要があるため、半導体装置外部への取出し構造を効率的に設けることが望まれる。 In addition, regarding the control electrode of the semiconductor device (transistor), since it is necessary to input a signal for controlling the operation of the semiconductor device, it is desirable to efficiently provide a structure for taking out the semiconductor device.
この発明は、上記のような問題点を解決するためになされたものであって、その目的は、配置スペースの縮小および実装の作業性向上が実現される電極取出し構造を備えた半導体装置を提供することである。 The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a semiconductor device having an electrode extraction structure that can reduce the arrangement space and improve the workability of mounting. It is to be.
この発明による半導体装置は、第1および第2の電極と、導電性の電極板と、絶縁被膜と、導電体とを備える。電極板は、第1の電極と電気的に接続される部位を有する。絶縁被膜は、電極板の第1の電極との接続部位を除く部位の少なくとも一部の表面に形成される。導電体は、絶縁被膜の表面に形成され、絶縁被膜によって電極板と絶縁され、かつ、第2の電極と電気的に接続される。 A semiconductor device according to the present invention includes first and second electrodes, a conductive electrode plate, an insulating coating, and a conductor. The electrode plate has a portion that is electrically connected to the first electrode. The insulating coating is formed on at least a part of the surface of the electrode plate excluding the connection portion with the first electrode. The conductor is formed on the surface of the insulating coating, is insulated from the electrode plate by the insulating coating, and is electrically connected to the second electrode.
好ましくは、導電体は、導電膜で形成される。 Preferably, the conductor is formed of a conductive film.
また好ましくは、電極板において、絶縁被膜および導電体は、第1の電極との接続部位と反対面側のみでなく、接続部位と同一面側にも設けられ、第2の電極は、同一面側に設けられた導電体と電気的に接続される。 Preferably, in the electrode plate, the insulating coating and the conductor are provided not only on the surface opposite to the connection portion with the first electrode but also on the same surface side as the connection portion, and the second electrode is on the same surface. It is electrically connected to a conductor provided on the side.
あるいは好ましくは、電極板において、第1の電極との接続部位と、導電体を介して第2の電極と接触する接触部位との間に設けられた中間部位は、第1および第2の電極の配置面との距離が、接続部位および接触部位と配置面との距離よりも長く確保された形状を有する。 Alternatively, preferably, in the electrode plate, the intermediate portion provided between the connection portion with the first electrode and the contact portion in contact with the second electrode via the conductor is the first and second electrodes. The distance from the arrangement surface is secured to be longer than the distance between the connection portion and the contact portion and the arrangement surface.
また好ましくは、電極板において、絶縁被膜および導電体は、第1の電極との接続部位と反対面側にのみ設けられ、半導体装置は、導電体と第2の電極との間を電気的に結合する結合部をさらに備える。 Preferably, in the electrode plate, the insulating film and the conductor are provided only on the side opposite to the connection portion with the first electrode, and the semiconductor device electrically connects the conductor and the second electrode. The apparatus further includes a coupling portion for coupling.
さらに好ましくは、結合部は、ワイヤボンディングで構成される。 More preferably, the coupling portion is configured by wire bonding.
あるいは好ましくは、電極板は、第1の電極との接続部位と反対面側にのみ絶縁被膜および導電体が設けられた状態で作製され、第1および第2の電極は、第1の電極との接続部位と同一面側に配列され、電極板の端部を折り曲げることによって、同一面側に位置するようになった部分に形成された導電体が、第2の電極と電気的に接続される。 Alternatively, preferably, the electrode plate is manufactured in a state in which the insulating film and the conductor are provided only on the side opposite to the connection portion with the first electrode, and the first and second electrodes are connected to the first electrode. The conductor formed in the portion arranged on the same surface side as that of the connection portion and located on the same surface side by bending the end portion of the electrode plate is electrically connected to the second electrode. The
また好ましくは、第2の電極は制御電極であり、導電体上には、制御電極を駆動する電気信号を生成する駆動回路と制御電極との間を電気的に接続する信号線が設けられる。 Preferably, the second electrode is a control electrode, and a signal line for electrically connecting a drive circuit for generating an electric signal for driving the control electrode and the control electrode is provided on the conductor.
あるいは好ましくは、第1および第2の電極は、水平方向に沿って配列され、電極板は、水平方向に沿って形成された第1の部分と、垂直方向に沿って形成された第2の部分とを含み、第2の部分は、半導体装置以外の素子と電気的に接続される。 Alternatively, preferably, the first and second electrodes are arranged along the horizontal direction, and the electrode plate includes a first portion formed along the horizontal direction and a second portion formed along the vertical direction. The second portion is electrically connected to an element other than the semiconductor device.
さらに好ましくは、半導体装置は、結合部をさらに備え、結合部は、導電体のうちの第2の部分の表面に形成された領域と、制御回路基板とを電気的に接続する。 More preferably, the semiconductor device further includes a coupling portion, and the coupling portion electrically connects the region formed on the surface of the second portion of the conductor and the control circuit board.
特に、半導体装置は、電力変換器のスイッチング素子として用いられる。 In particular, the semiconductor device is used as a switching element of a power converter.
したがって、この発明による半導体装置では、ボンディングワイヤを用いることなく電極板によって、第1の電極(たとえばエミッタ電極)への電気的コンタクトを確保するので、半導体装置の配置スペースの縮小や接続の作業性向上を実現できる。さらに、電極板上に絶縁被膜を介して形成された導電体によって、第2の電極(たとえばゲート電極)への電気的コンタクトについても一体的に確保できるので、電極取出し構造をさらに縮小して装置全体の小型化に寄与できる。 Therefore, in the semiconductor device according to the present invention, electrical contact to the first electrode (for example, the emitter electrode) is ensured by the electrode plate without using a bonding wire, so that the arrangement space of the semiconductor device can be reduced and the workability of the connection can be reduced. Improvements can be realized. Furthermore, since the electrical contact with the second electrode (for example, the gate electrode) can be integrally secured by the conductor formed on the electrode plate via the insulating coating, the electrode take-out structure can be further reduced and the device can be obtained. Contributes to overall miniaturization.
また、導電体を導電膜で形成することにより、電極取出し構造をさらに省スペース化できる。 Further, by forming the conductor with a conductive film, the electrode lead-out structure can be further saved.
特に、結合部をさらに設けることで、電極板の接続部位と反対面側にのみ絶縁被膜および導電体を形成する電極取出し構造とすることにより、電極板の形状を簡素化してその作成を容易にするとともに、絶縁被膜および導電体90の形成作業についても簡易に行なうことができるので、製造コストの削減を図ることができる。
In particular, by providing an electrode extraction structure in which an insulating coating and a conductor are formed only on the side opposite to the connection portion of the electrode plate by further providing a coupling portion, the shape of the electrode plate is simplified and its creation is easy In addition, since the insulating film and the
あるいは、電極板の端部を折り曲げることによって第2の電極との接触部位を確保する電極取出し構造とすることにより、電極板の形状を簡素化してその作成を容易にするとともに、絶縁被膜および導電体90の形成作業についても簡易に行なうことができるので、製造コストの削減を図ることができる。
Alternatively, by forming an electrode extraction structure that secures a contact portion with the second electrode by bending the end portion of the electrode plate, the shape of the electrode plate is simplified to facilitate its creation, and the insulating coating and the conductive layer Since the forming operation of the
また、制御電極の駆動回路と制御電極との間を電気的に接続する信号線を導電体上に設けることにより、中継用の信号端子群を設けることなく、制御電極の駆動信号を伝達することができる。 Further, by providing a signal line on the conductor for electrically connecting the control electrode drive circuit and the control electrode, the drive signal for the control electrode can be transmitted without providing a signal terminal group for relaying. Can do.
あるいは、電極板に垂直部分を設けることにより、第1の電極(たとえばエミッタ電極)を半導体装置外と容易に接続することができる。 Alternatively, by providing a vertical portion on the electrode plate, the first electrode (for example, the emitter electrode) can be easily connected to the outside of the semiconductor device.
さらに、導電体のうちの垂直部分の表面に形成された領域を制御回路基板と電気的に接続する結合部をさらに設けることにより、半導体装置ととその外部との間で授受される信号群を効率的に伝達することができる。 Furthermore, by further providing a coupling portion that electrically connects the region formed on the surface of the vertical portion of the conductor to the control circuit board, a signal group transmitted and received between the semiconductor device and the outside thereof can be obtained. It can be transmitted efficiently.
特に、この発明による半導体装置の電極取出し構造は、電力変換器のスイッチング素子に適している。 In particular, the electrode extraction structure of the semiconductor device according to the present invention is suitable for a switching element of a power converter.
以下において、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中の同一または相当部分については、同一符号を付してその説明は繰り返さない。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In addition, about the same or equivalent part in a figure, the same code | symbol is attached | subjected and the description is not repeated.
[実施の形態1]
図1は、この発明による半導体装置が適用される電力変換器の構成例を示す図である。
[Embodiment 1]
FIG. 1 is a diagram showing a configuration example of a power converter to which a semiconductor device according to the present invention is applied.
図1を参照して、電力変換器10は、制御装置40からの指示に従って、バッテリ20から供給される直流電圧を交流電圧に変換して、負荷である交流モータ30を駆動制御する。図1の例では、交流モータ30は、三相モータである。
Referring to FIG. 1,
バッテリ20は、ニッケル水素またはリチウムイオン等の二次電池や燃料電池等で構成される。バッテリ20の正極側は電源ライン11と接続され、負極側はアースライン12と接続されて接地される。
The
電力変換器10は、平滑コンデンサ14と、3相インバータを構成するスイッチング素子Q1〜Q6と、スイッチング制御回路15と、電流検出部16と、スイッチング素子Q1〜Q6にそれぞれ対応して設けられるゲート駆動回路GD1〜GD6とを含む。スイッチング素子Q1〜Q6には、IGBT(Insulated Gate Bipolar Transistor)に代表さ
れるパワー半導体素子が適用される。スイッチング素子Q1〜Q6の各々は、この発明による半導体装置に相当し、以下に説明する電極取出し構造を備えている。
The
スイッチング素子Q1は電源ライン11およびノード17Uの間に接続され、スイッチング素子Q2はノード17Uおよびアースライン12の間に接続される。直列接続されたスイッチング素子Q1,Q2は、U相アームを構成する。
Switching element Q1 is connected between
スイッチング素子Q3は電源ライン11およびノード17Vの間に接続され、スイッチング素子Q4はノード17Vおよびアースライン12の間に接続される。直列接続されたスイッチング素子Q3,Q4は、V相アームを構成する。
Switching element Q3 is connected between
スイッチング素子Q5は電源ライン11およびノード17Wの間に接続され、スイッチング素子Q6はノード17Wおよびアースライン12の間に接続される。直列接続されたスイッチング素子Q5,Q6は、W相アームを構成する。
Switching element Q5 is connected between
さらに、各スイッチング素子Q1〜Q6のコレクタ−エミッタ間には、エミッタ側からコレクタ側へ電流を流すためのダイオードD1〜D6がそれぞれ接続されている。 Furthermore, diodes D1 to D6 for flowing current from the emitter side to the collector side are connected between the collector and emitter of each switching element Q1 to Q6.
なお、以下においては、スイッチング素子Q1〜Q6のうち、電源ライン11と接続されるスイッチング素子Q1,Q3,Q5を「上側アーム素子QU」とも総称し、アースライン12と接続されるスイッチング素子Q2,Q4,Q6を「下側アーム素子QD」とも総称する。
In the following description, among the switching elements Q1 to Q6, the switching elements Q1, Q3, Q5 connected to the
電流検出部16は、ノード17U,17V,17Wの通過電流、すなわち相電流iu,iv,iwを検出する。ノード17U,17V,17Wは、交流モータ30の各相コイル(図示せず)と電気的に接続される。
The
制御装置40は、電力変換器10の外からのモータ指令値および電流検出部16によって検出された相電流iu,iv,iw等に基づいて、スイッチング素子Q1〜Q6のオン・オフタイミングを指示する制御信号を生成する。
スイッチング制御回路15は、制御装置40からの制御信号に応じて、スイッチング素子Q1〜Q6をオン・オフさせるためのゲート信号S1〜S6を生成する。ゲート駆動回路GD1〜GD6は、スイッチング制御回路15からのゲート信号S1〜S6にそれぞれ応答して、スイッチング素子Q1〜Q6のゲートを駆動する。ゲート駆動回路GD1〜GD6としては、一般的な集積回路(IC)が用いられる。
The switching
これにより、スイッチング素子Q1〜Q6のスイッチング制御によって生成された交流電圧が交流モータ30へ印加され、交流モータ30は、モータ指令値に従って、トルク指令値Trefによって指定されたトルクを発生するように駆動される。
Thereby, the AC voltage generated by the switching control of the switching elements Q1 to Q6 is applied to the
以下に、この発明に従う半導体装置における電極取出し構造について説明するが、まず、比較のために、図1に示したスイッチング素子Q1〜Q6に対する電極取出し構造をワイヤボンディングで実現した比較例を、図2から図4を用いて説明する。 Hereinafter, an electrode extraction structure in the semiconductor device according to the present invention will be described. First, for comparison, a comparative example in which the electrode extraction structure for the switching elements Q1 to Q6 shown in FIG. Will be described with reference to FIG.
図2には、図1に示した三相インバータ部分の比較例に従う各相の平面レイアウトが示される。 FIG. 2 shows a planar layout of each phase according to the comparative example of the three-phase inverter portion shown in FIG.
図2を参照して、上側アーム素子QUのコレクタ電極(図示せず)は、導体75と電気的に接続される。導体75は、電源ライン11と電気的に接続される正極導体51と、ワイヤ200によってワイヤボンディングで結合される。同様に、上側アーム素子QUのエミッタ電極(図示せず)は、ワイヤ201によって、導体70とワイヤボンディングで結合される。
Referring to FIG. 2, the collector electrode (not shown) of upper arm element QU is electrically connected to
上側アーム素子QUのベース電極(図示せず)は、ワイヤ202によって、信号端子群65のうちのゲート信号端子とワイヤボンディングで結合される。信号端子群65には、ゲート信号端子の他に、温度検出用端子や電流検出用端子が含まれる。これらの温度検出用端子や電流検出用端子についても、上側アーム素子QUの所定端子(図示せず)と、ワイヤ202によってワイヤボンディングで結合される。
A base electrode (not shown) of the upper arm element QU is coupled to a gate signal terminal in the
導体70は、ノード17(図1におけるノード17U,17V,17Wを総括的に示したもの)と電気的に接続される出力導体53と、ワイヤ203によってワイヤボンディングで結合される。
The
下側アーム素子QDのコレクタ電極(図示せず)は、導体70と接続され、エミッタ電極(図示せず)は、アースライン12と電気的に接続される負極導体52と、ワイヤ204によってワイヤボンディングで結合される。
The collector electrode (not shown) of the lower arm element QD is connected to the
下側アーム素子QDのベース電極(図示せず)および所定端子は、ゲート信号端子、温度検出用端子および電流検出用端子を含む信号端子群66と、ワイヤ205によってワイヤボンディングで結合される。
A base electrode (not shown) and a predetermined terminal of the lower arm element QD are coupled to a
図3には、図2におけるP−Q断面図が示される。 3 shows a PQ cross-sectional view in FIG.
図3を参照して、正極導体51は、絶縁部材61によってケース60と絶縁される。正極導体51は、折り曲げられた板状形状を有し、導体75とワイヤ200によって結合される部位と、電源ライン11と電気的に接続するために上部に取出された部位とを含む。
Referring to FIG. 3,
同様に、負極導体52は、絶縁部材62によってケース60と絶縁される。負極導体52は、正極導体51と同様の形状を有し、ワイヤ204によってワイヤボンディングされる部位と、アースライン12と電気的に接続するために上部に取出された部位とを含む。図示しないが、出力導体53も、正極導体51および負極導体52と同様の形状を有し、ワイヤボンディングされる部位と、上部へ取出された部位とを含む。
Similarly, the
このようにして、ケース60上に配置された各スイッチング素子に対する電極取出し構造がワイヤボンディングによって実現される。
In this manner, an electrode extraction structure for each switching element arranged on the
図4には、図1に示した三相インバータ部分の全体の平面レイアウトが示される。すなわち、図4に示されたレイアウトは、図2に示した各相の平面レイアウトを三相分並列配置したものである。 FIG. 4 shows an overall planar layout of the three-phase inverter portion shown in FIG. That is, the layout shown in FIG. 4 is obtained by arranging the three-phase parallel layouts of the phases shown in FIG.
図4を参照して、U相においては、上側アーム素子であるスイッチング素子Q1および下側アーム素子であるスイッチング素子Q2に対して、正極導体51U、負極導体52Uおよび出力導体53Uが設けられ、さらに、ワイヤ200U〜205Uによるワイヤボンディングによって、図1に示した接続関係が実現される。
Referring to FIG. 4, in U phase,
同様に、V相においては、上側アーム素子であるスイッチング素子Q3および下側アーム素子であるスイッチング素子Q4に対して、正極導体51V、負極導体52Vおよび出力導体53Vが設けられ、W相においては、上側アーム素子であるスイッチング素子Q5および下側アーム素子であるスイッチング素子Q6に対して、正極導体51W、負極導体52Wおよび出力導体53Wが設けられる。さらに、ワイヤ200V〜205V,200W〜205Wによるワイヤボンディングによって、図1に示した接続関係が実現される。
Similarly, in the V phase, a
このように、ワイヤボンディングによる電極取出し構造では、比較的電流容量の大きい三相インバータに適用した場合に、ワイヤ本数が増大して、スイッチング素子(半導体装置)の配置スペースが増大するとともに、接続の作業性が低下する。 As described above, in the electrode extraction structure by wire bonding, when applied to a three-phase inverter having a relatively large current capacity, the number of wires increases, the arrangement space of the switching element (semiconductor device) increases, Workability is reduced.
図5は、この発明の実施の形態1による半導体装置の電極取出し構造の平面レイアウトを説明する図である。 FIG. 5 is a diagram for explaining a planar layout of the electrode lead-out structure of the semiconductor device according to the first embodiment of the present invention.
図5を参照して、実施の形態1では、上側アーム素子QUおよび下側アーム素子QDに対応して、ボンディングワイヤに代えて、板状の取出し用電極板100および100♯がそれぞれ設けられる。電極板100および100♯の表面には、配線群95のパターンが予め形成された導電膜90および90♯がそれぞれ形成される。
Referring to FIG. 5, in the first embodiment, plate-shaped
図2とは配置方向を左右逆転させて表記しているが、正極導体51、負極導体52および出力導体53が、ケース60の外部との間での電気的コンタクトを得るために設けられる。また、下側アーム素子QDおよび上側アーム素子QUのコレクタ電極(図示せず)は、導体70および75とそれぞれ接続される。
2, the arrangement direction is reversed left and right, but the
導体70は、ボンディングワイヤを介することなく、出力導体53とはんだ付け等により電気的に接続される。同様に、導体75は、ボンディングワイヤを介することなく、正極導体51とはんだ付け等により電気的に接続される。
The
次に、電極板100について、図5におけるA−B断面図である図6を用いて詳細に説明する。
Next, the
図6を参照して、電力変換器10を格納するためのケース60は、伝熱性の高いアルミ等で構成される。ケース60には、水等の冷却媒体が通過する冷却路60♯が少なくとも1つ形成されている。
Referring to FIG. 6,
ケース60の上面には高熱伝導性の絶縁樹脂層71が設けられ、絶縁樹脂層71上に、導電性物質(代表的には、金属)により導体75が形成される。上側アーム素子QUのコレクタ電極(図示せず)は、はんだ付け等により導体75と接続される。図5に示されるように、導体75が正極導体51と電気的に接続されているので、上側アーム素子QUのコレクタ電極は、電源ライン11と電気的に接続される。
An insulating
電極板100は、折り曲げられた形状を有し、水平方向に形成される水平部分101と、垂直方向に形成される垂直部分102とを有する。
The
上側アーム素子QUのエミッタ電極Qeおよびゲート電極Qgは、水平部分101の下面側に位置する。水平部分101の下面側のうちの接続部位103において、電極板100は、エミッタ電極Qeとはんだ付け等により電気的に接続される。
The emitter electrode Qe and the gate electrode Qg of the upper arm element QU are located on the lower surface side of the
一方、電極板100のうちの接続部位103を除く部位の少なくとも一部の表面には、絶縁被膜80が形成される。実施の形態1では、水平部分101および垂直部分102の上面側、ならびに、水平部分101の下面側のうちのゲート電極Qgと接する接触部位104の表面には、絶縁被膜80が形成される。
On the other hand, an insulating
絶縁被膜80の表面には、さらに導電性物質による導電膜90が形成される。
A
なお、導電膜90の表面には、図2における信号端子群55,56との間で入出力されるべき、ゲート信号S1〜S6、温度検出信号や電流検出信号を伝達するための配線群95を構成する配線パターンが予め設けられている。導電膜90としては、たとえば、上面に当該配線パターンが形成された銅箔を用いることができる。
A
接触部位140の表面に形成された導電膜90は、はんだ付け等によりゲート電極Qgと電気的に接続される。
The
さらに、垂直部分102の上面側において、導電膜90上にゲート駆動回路GD(図1に示したゲート駆動回路GD1〜GD6を総称するもの)が配置される。ゲート駆動回路GDは、導電膜90上に予め形成された配線群95を介して、ゲート電極Qgとの間で電気的にコンタクト可能である。
Further, on the upper surface side of the
このように、図2〜図4に示した比較例のように中継用の信号端子群65,66を設けることなく、ゲート信号S1〜S6、温度検出信号や電流検出信号をスイッチング素子の外部との間で授受可能である。
As described above, the gate signals S1 to S6, the temperature detection signal, and the current detection signal are transmitted to the outside of the switching element without providing the
さらに、水平部分101のうちのエミッタ電極Qeおよびゲート電極Qgと接続されない部位105,106は、エミッタ電極Qeおよびゲート電極Qgの配置面との距離が、接続部位103および接触部位104と当該配置面との距離よりも長くなるような形状を有する。
Further, the
たとえば、部位105,106は、水平部分101を凸状に折り曲げ加工することで設けられる。これにより、電極と接続されない個所について絶縁性を向上できる。また、スイッチング素子の電極接続時における作業性を向上できる。
For example, the
電極板100を上記のような形状に加工した状態で、導電膜90が設けられる領域の表面に絶縁材料を静電塗装によって噴き付けることで、絶縁被膜80を形成できる。さらに、絶縁被膜80が完全に乾燥する前に、導電膜90を形成する銅箔を貼り付け、さらに、はんだ付けを行なう個所に合わせてはんだ箔を重ねてリフローさせることにより、電極板100の作製および接続作業を行なうことができる。
The insulating
上側アーム素子QUのエミッタ電極Qeは、電極板100の垂直部分102によって取出され、他の部位と電気的に接続可能となる。これにより、エミッタ電極Qeを、スイッチング素子(半導体装置)外と容易に接続することができる。また、出力導体53を設けることなく、垂直部分102をさらに延在させて、ケース60外の回路部分と直接接続する構成とすることもできる。
The emitter electrode Qe of the upper arm element QU is taken out by the
なお、図示しないが、上側アーム素子QUの垂直部分102は、図5に示した導体70ともボンディングワイヤを介することなく電気的に接続されている。
Although not shown, the
下側アーム素子QDに対応する電極板100♯も、図6に示した電極板100と同様の構造を有する。なお、下側アーム素子QDでは、エミッタ電極(図示せず)は導体70とはんだ付け等によって電気的に接続され、コレクタ電極(図示せず)は、アースライン12とはんだ付け等によって電気的に接続される。
したがって、下側アーム素子QDに対応する電極板100♯では、図6の構造における導体75が導体70に置き換えられる。さらに、垂直部分102は、図5に示した負極導体52とボンディングワイヤを介することなくはんだ付け等により電気的に接続される。一方、ゲート電極の取出し構造は、図5に示したのと同様である。
Therefore, in
このように、実施の形態1による電極取出し構造では、ボンディングワイヤを用いることなく、取出し用の電極板100,100♯によって、スイッチング素子Q1〜Q6の電極(エミッタ電極)への電気的コンタクトを確保するので、比較的電流容量の大きい三相インバータに適用した場合にも、スイッチング素子(半導体装置)の配置スペースの増大や接続の作業性の低下を回避できる。
Thus, in the electrode lead-out structure according to the first embodiment, electrical contact to the electrodes (emitter electrodes) of switching elements Q1 to Q6 is ensured by taking-out
さらに、取出し用電極板100,100♯上に積層された導電膜によって、スイッチング素子Q1〜Q6のゲート電極(制御電極)への電気的コンタクトを確保するので、電極取出し構造のスペースを縮小して装置全体の小型化に寄与できる。
Further, the conductive film laminated on the
特に、導電膜90に配線パターン95を形成することによって、ゲート電極(制御電極)や所定信号の出力端子への電気的コンタクトを効率的に設けることができる。
In particular, by forming the
[実施の形態2]
図7は、この発明の実施の形態2による半導体装置の電極取出し構造を説明する図である。
[Embodiment 2]
FIG. 7 is a diagram for explaining an electrode lead-out structure of a semiconductor device according to the second embodiment of the present invention.
図7を参照して、実施の形態2による電極板200は、図6に示した電極板100と比較して、水平部分101において、接続部位103よりも先の部位、すなわち、ゲート電極Qgとの接触部位104および中間部位105が省略される点が異なる。したがって、電極板200は、実施の形態1による電極板100よりも単純な形状を有する。
Referring to FIG. 7, the
電極板200において、絶縁被膜80および導電膜90は、エミッタ電極Qeとの接続部位103と反対面側、すなわち、水平部分101および垂直部分102の上面側のみに設けられる。これにより、電極板200では、絶縁被膜80および導電膜90の形成作業についても、実施の形態1による電極板100と比較して簡易に行なえる。
In the
さらに、導電膜90およびゲート電極Qgを電気的に接続するための結合部210が設けられる。結合部210は、たとえばボンディングワイヤで構成され、ゲート信号S1〜S6を伝達する。より具体的には、結合部210は、導電膜90上に形成された配線群95のうちのゲート信号配線をゲート電極Qgと接続する必要がある。なお、IGBTのゲートは、電圧駆動されるので、結合部210を流れる電流は小さく、大容量の三相インバータにおいても、結合部210として多数のワイヤを設ける必要はない。
Further, a coupling portion 210 for electrically connecting the
電極板200の形状変更および結合部210の追加を除けば、実施の形態2による電極取出し構造は、実施の形態1と同様である。したがって、実施の形態2による電極取出し構造は、実施の形態1による電極取出し構造と同様の効果を、電極板の形状を簡素化して得ることができる。これにより、電極板を容易に作製できるので、製造コストの削減を図ることができる。
Except for the shape change of the
[実施の形態3]
図8は、この発明の実施の形態3による半導体装置の電極取出し構造を説明する第2の図である。
[Embodiment 3]
FIG. 8 is a second diagram illustrating an electrode take-out structure of a semiconductor device according to the third embodiment of the present invention.
図8を参照して、実施の形態3による電極板300は、図6に示した電極板100と比較して、水平部分101について、中間部分105以降が一様な形状で作成された後、端部107を折り曲げることによって、ゲート電極Qgと接する接触部位104が形成される点が異なる。すなわち、電極板300は、実施の形態1による電極板100よりも単純な形状を有する。
Referring to FIG. 8, the
したがって、端部107の折り曲げ前の状態で、絶縁被膜80および導電膜90は、エミッタ電極Qeとの接続部位103と反対面側、すなわち、水平部分101および垂直部分102の上面側のみに設けられる。これにより、電極板300では、絶縁被膜80および導電膜90の形成作業について、実施の形態1による電極板100よりも簡易に行なうことができる。
Therefore, in a state before the
電極板300の形状を除けば、実施の形態3による電極取出し構造は、実施の形態1と同様である。したがって、実施の形態3による電極取出し構造は、実施の形態1による電極取出し構造と同様の効果を得るとともに、電極板を容易に作製できるので、製造コストの削減を図ることができる。
Except for the shape of the
また、垂直部分102の表面に形成される導電膜90と制御回路基板110との間を電気的に接続するための結合部91をさらに設けることにより、スイッチング素子からの信号をより簡易に取出すことが可能となる。制御回路基板110には、たとえば、図1に示したスイッチング制御回路15や制御装置40の回路素子が配置される。
Further, by further providing a
このような構成とすれば、スイッチング素子とその外部との間で授受される、ゲート信号S1〜S6、温度検出用信号および電流検出用信号等を、スイッチング制御回路15や制御装置40に対して効率的に伝達することができる。なお、制御回路基板110および結合部91については、実施の形態1および2による電極取出し構造においても、同様に配置することが可能である。
With such a configuration, the gate signals S1 to S6, the temperature detection signal, the current detection signal, and the like exchanged between the switching element and the outside thereof are sent to the switching
なお、本発明の実施の形態においては、三相モータを負荷として、直流−交流変換を行なうインバータに用いられるスイッチング素子を半導体装置の代表例として示したが、本願発明の適用はこのような場合に限定されるものではない。すなわち、本願発明は、負荷の種類および電力変換方式を限定することなく、種々の電力変換器にスイッチング素子として用いられる半導体装置に対して共通に適用可能である。 In the embodiment of the present invention, a switching element used for an inverter that performs DC-AC conversion using a three-phase motor as a load is shown as a representative example of a semiconductor device. However, the present invention is applied in such a case. It is not limited to. That is, the present invention can be commonly applied to semiconductor devices used as switching elements in various power converters without limiting the type of load and the power conversion system.
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
10 電力変換器、11 電源ライン、12 アースライン、14 平滑コンデンサ、15 スイッチング制御回路、20 バッテリ、30 交流モータ、51 正極導体、52 負極導体、53 出力導体、60 ケース、60♯ 冷却路、65,66 信号端子群、70,75 導体、71 絶縁樹脂層、80 絶縁被膜、90 導電膜、95 配線パターン、91 結合部、100,100♯,200,300 電極板、101 水平部分、102 垂直部分、103 接続部位、104 接触部位、105 中間部位、106,107 端部、110 制御回路基板、210 結合部、GD1〜GD6 ゲート駆動回路、Q1〜Q6 スイッチング素子、QD 下側アーム素子、QU 上側アーム素子、Qe エミッタ電極、Qg ゲート電極、S1〜S6 ゲート信号。
DESCRIPTION OF
Claims (11)
導電性の電極板の前記第1および第2の電極と接触する一面側に形成された、前記第1の電極と電気的に接続するための第1の接続部と、
前記電極板の前記一面側の前記第1の接続部を除く一部領域から前記一面側と対向する他面側に亘って前記電極板表面に形成される絶縁被膜および、前記一面側から前記他面側に亘って前記絶縁被膜の表面に形成されて前記電極板と絶縁された導電体と、
前記導電体のうちの前記一部領域の表面に形成された部分により構成された、前記第2の電極と電気的に接続するための第2の接続部とを備える、半導体装置。 First and second electrodes formed on the same side of the semiconductor element;
A first connection portion for electrically connecting to the first electrode, formed on one surface side of the conductive electrode plate that contacts the first and second electrodes;
Insulating coating is formed on the one surface of the first electrode plate surface over the other surface side opposite to the one surface from a part region except the connecting portions of the front Symbol collector electrode plate and, from the one side A conductor formed on the surface of the insulating coating over the other surface and insulated from the electrode plate ;
A semiconductor device comprising: a second connection portion configured to be electrically connected to the second electrode, which is configured by a portion formed on a surface of the partial region of the conductor.
前記第1の電極は、前記制御電極への電気的入力に応じた電流が生じる電極である、請求項1記載の半導体装置。 The second electrode is a control electrode;
The semiconductor device according to claim 1, wherein the first electrode is an electrode that generates a current corresponding to an electrical input to the control electrode.
導電性の電極板の前記第1の電極と接触する一面側に形成された、前記第1の電極と電気的に接続するための接続部と、
前記電極板の前記一面側と対向する他面側において前記電極板の表面に形成される絶縁被膜および、前記絶縁被膜の表面に形成されて前記電極板と絶縁された導電体と、
前記導電体と前記第2の電極との間を電気的に結合する結合部とを備える、半導体装置。 First and second electrodes formed on the same side of the semiconductor element;
Formed on one side in contact with the first electrode of the conductive electrode plate, and a connecting portion for connecting the first electrode and electrically,
Insulating film in the other surface facing the one surface side of the front Symbol electrostatic electrode plate is formed on the surface of the electrode plate and a conductor which is insulated from the electrode plate is formed on a surface of said insulating film,
A semiconductor device comprising: a coupling portion that electrically couples the conductor and the second electrode.
前記電極板の端部を折り曲げることによって、前記電極板の前記一面側に位置するようになった部分に形成された前記導電体により前記第2の接続部が構成される、請求項1記載の半導体装置。 The electrode plate is only on one surface, the conductor and the insulating film is made of a flat plate while being formed,
By folding the end portion of the electrode plate, the second connecting portion by the conductor formed on the now positioned on one side portion of the electrode plate is composed, according to claim 1, wherein Semiconductor device.
前記第1の電極は、前記制御電極への電気的入力に応じた電流が生じる電極であり、
前記導電体には、前記制御電極を駆動する電気信号を生成する駆動回路と前記制御電極との間を電気的に接続する信号線が設けられ、
前記駆動回路は、前記電極板の他面側に配置される、請求項1または5記載の半導体装置。 The second electrode is a control electrode;
The first electrode is an electrode that generates a current corresponding to an electrical input to the control electrode,
The conductor is provided with a signal line that electrically connects a drive circuit that generates an electrical signal for driving the control electrode and the control electrode,
The semiconductor device according to claim 1, wherein the drive circuit is disposed on the other surface side of the electrode plate .
前記電極板は、前記水平方向に沿って形成された第1の部分と、垂直方向に沿って形成された第2の部分とを含み、
前記第2の部分は、前記半導体素子以外の素子と電気的に接続される、請求項1または5記載の半導体装置。 The first and second electrodes are arranged along a horizontal direction;
The electrode plate includes a first portion formed along the horizontal direction and a second portion formed along the vertical direction,
The semiconductor device according to claim 1, wherein the second portion is electrically connected to an element other than the semiconductor element .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003323399A JP4090410B2 (en) | 2003-09-16 | 2003-09-16 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003323399A JP4090410B2 (en) | 2003-09-16 | 2003-09-16 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005093607A JP2005093607A (en) | 2005-04-07 |
JP4090410B2 true JP4090410B2 (en) | 2008-05-28 |
Family
ID=34454490
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003323399A Expired - Fee Related JP4090410B2 (en) | 2003-09-16 | 2003-09-16 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4090410B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011259544A (en) * | 2010-06-07 | 2011-12-22 | Denso Corp | Power conversion apparatus |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5170501B2 (en) * | 2006-05-16 | 2013-03-27 | 株式会社デンソー | Power converter |
JP5257669B2 (en) * | 2008-09-11 | 2013-08-07 | 株式会社デンソー | Power converter |
-
2003
- 2003-09-16 JP JP2003323399A patent/JP4090410B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011259544A (en) * | 2010-06-07 | 2011-12-22 | Denso Corp | Power conversion apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP2005093607A (en) | 2005-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7830689B2 (en) | Power converter | |
JP3692906B2 (en) | Power wiring structure and semiconductor device | |
US7589400B2 (en) | Inverter and vehicle drive unit using the same | |
JPWO2016031295A1 (en) | 3-level power converter | |
EP2099120B1 (en) | Power converter | |
US10027094B2 (en) | Power module, power converter and drive arrangement with a power module | |
JP6610568B2 (en) | Semiconductor device | |
JP2005261035A (en) | Semiconductor device | |
US20210183795A1 (en) | Power module and method of manufacturing same | |
JP5092892B2 (en) | Semiconductor device | |
JP4090410B2 (en) | Semiconductor device | |
JP2005175439A (en) | Semiconductor device and automobile comprising it | |
CN115911012A (en) | IGBT module | |
JP5062029B2 (en) | Semiconductor device | |
JP5151338B2 (en) | Insulated semiconductor power module with built-in capacitor | |
JP4697025B2 (en) | Power semiconductor module | |
JP4246040B2 (en) | Semiconductor device package | |
JP2005192328A (en) | Semiconductor device | |
JP2013140889A (en) | Power module | |
JP2005094887A (en) | Power transformer | |
JP2007336643A (en) | Power module | |
JP2005354864A (en) | Semiconductor device | |
WO2021014875A1 (en) | Semiconductor device | |
JP7413930B2 (en) | Board for power converter | |
JP2014192976A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060123 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070911 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080226 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140307 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |