JP4090410B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP4090410B2
JP4090410B2 JP2003323399A JP2003323399A JP4090410B2 JP 4090410 B2 JP4090410 B2 JP 4090410B2 JP 2003323399 A JP2003323399 A JP 2003323399A JP 2003323399 A JP2003323399 A JP 2003323399A JP 4090410 B2 JP4090410 B2 JP 4090410B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
conductor
electrode plate
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003323399A
Other languages
Japanese (ja)
Other versions
JP2005093607A (en
Inventor
裕道 久野
孝史 鳥井
雄一 望月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp filed Critical Denso Corp
Priority to JP2003323399A priority Critical patent/JP4090410B2/en
Publication of JP2005093607A publication Critical patent/JP2005093607A/en
Application granted granted Critical
Publication of JP4090410B2 publication Critical patent/JP4090410B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Description

この発明は、半導体装置に関し、より特定的には、スイッチング電源装置などの電力変換器に適用されるパワー半導体モジュールに関する。   The present invention relates to a semiconductor device, and more particularly to a power semiconductor module applied to a power converter such as a switching power supply device.

パワー半導体モジュールを構成する半導体装置の実装において、各電極に対する所望の電気的コンタクトを実現するために「電極取出し構造」が必要となる。従来、このような半導体装置の電極取出し構造は、当該半導体装置の電極を、別に設けられた取出し用電極とワイヤボンディングで結合することによって実現されていた(たとえば特許文献1参照)。
特開2002−368192号公報 特開平9−232513号公報 特開平10−93017号公報
In mounting a semiconductor device constituting a power semiconductor module, an “electrode extraction structure” is required to realize desired electrical contact with each electrode. Conventionally, such an electrode extraction structure of a semiconductor device has been realized by connecting an electrode of the semiconductor device to an extraction electrode provided separately by wire bonding (see, for example, Patent Document 1).
JP 2002-368192 A JP-A-9-232513 Japanese Patent Laid-Open No. 10-93017

しかしながら、ワイヤボンディングによる電極取出し構造では、ワイヤごとの電流容量に制約があることから、半導体装置が比較的大電流を扱う電力変換器に適用される場合には必要なワイヤ本数が増大してしまい、半導体装置の配置スペースが増大するとともに、実装の作業性が低下する。   However, in the electrode lead-out structure by wire bonding, the current capacity for each wire is limited, so that the number of wires required increases when the semiconductor device is applied to a power converter that handles a relatively large current. As a result, the arrangement space of the semiconductor device increases, and the workability of the mounting decreases.

また、半導体装置(トランジスタ)の制御電極に関しては、当該半導体装置の動作を制御する信号を入力する必要があるため、半導体装置外部への取出し構造を効率的に設けることが望まれる。   In addition, regarding the control electrode of the semiconductor device (transistor), since it is necessary to input a signal for controlling the operation of the semiconductor device, it is desirable to efficiently provide a structure for taking out the semiconductor device.

この発明は、上記のような問題点を解決するためになされたものであって、その目的は、配置スペースの縮小および実装の作業性向上が実現される電極取出し構造を備えた半導体装置を提供することである。   The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a semiconductor device having an electrode extraction structure that can reduce the arrangement space and improve the workability of mounting. It is to be.

この発明による半導体装置は、第1および第2の電極と、導電性の電極板と、絶縁被膜と、導電体とを備える。電極板は、第1の電極と電気的に接続される部位を有する。絶縁被膜は、電極板の第1の電極との接続部位を除く部位の少なくとも一部の表面に形成される。導電体は、絶縁被膜の表面に形成され、絶縁被膜によって電極板と絶縁され、かつ、第2の電極と電気的に接続される。   A semiconductor device according to the present invention includes first and second electrodes, a conductive electrode plate, an insulating coating, and a conductor. The electrode plate has a portion that is electrically connected to the first electrode. The insulating coating is formed on at least a part of the surface of the electrode plate excluding the connection portion with the first electrode. The conductor is formed on the surface of the insulating coating, is insulated from the electrode plate by the insulating coating, and is electrically connected to the second electrode.

好ましくは、導電体は、導電膜で形成される。   Preferably, the conductor is formed of a conductive film.

また好ましくは、電極板において、絶縁被膜および導電体は、第1の電極との接続部位と反対面側のみでなく、接続部位と同一面側にも設けられ、第2の電極は、同一面側に設けられた導電体と電気的に接続される。   Preferably, in the electrode plate, the insulating coating and the conductor are provided not only on the surface opposite to the connection portion with the first electrode but also on the same surface side as the connection portion, and the second electrode is on the same surface. It is electrically connected to a conductor provided on the side.

あるいは好ましくは、電極板において、第1の電極との接続部位と、導電体を介して第2の電極と接触する接触部位との間に設けられた中間部位は、第1および第2の電極の配置面との距離が、接続部位および接触部位と配置面との距離よりも長く確保された形状を有する。   Alternatively, preferably, in the electrode plate, the intermediate portion provided between the connection portion with the first electrode and the contact portion in contact with the second electrode via the conductor is the first and second electrodes. The distance from the arrangement surface is secured to be longer than the distance between the connection portion and the contact portion and the arrangement surface.

また好ましくは、電極板において、絶縁被膜および導電体は、第1の電極との接続部位と反対面側にのみ設けられ、半導体装置は、導電体と第2の電極との間を電気的に結合する結合部をさらに備える。   Preferably, in the electrode plate, the insulating film and the conductor are provided only on the side opposite to the connection portion with the first electrode, and the semiconductor device electrically connects the conductor and the second electrode. The apparatus further includes a coupling portion for coupling.

さらに好ましくは、結合部は、ワイヤボンディングで構成される。   More preferably, the coupling portion is configured by wire bonding.

あるいは好ましくは、電極板は、第1の電極との接続部位と反対面側にのみ絶縁被膜および導電体が設けられた状態で作製され、第1および第2の電極は、第1の電極との接続部位と同一面側に配列され、電極板の端部を折り曲げることによって、同一面側に位置するようになった部分に形成された導電体が、第2の電極と電気的に接続される。   Alternatively, preferably, the electrode plate is manufactured in a state in which the insulating film and the conductor are provided only on the side opposite to the connection portion with the first electrode, and the first and second electrodes are connected to the first electrode. The conductor formed in the portion arranged on the same surface side as that of the connection portion and located on the same surface side by bending the end portion of the electrode plate is electrically connected to the second electrode. The

また好ましくは、第2の電極は制御電極であり、導電体上には、制御電極を駆動する電気信号を生成する駆動回路と制御電極との間を電気的に接続する信号線が設けられる。   Preferably, the second electrode is a control electrode, and a signal line for electrically connecting a drive circuit for generating an electric signal for driving the control electrode and the control electrode is provided on the conductor.

あるいは好ましくは、第1および第2の電極は、水平方向に沿って配列され、電極板は、水平方向に沿って形成された第1の部分と、垂直方向に沿って形成された第2の部分とを含み、第2の部分は、半導体装置以外の素子と電気的に接続される。   Alternatively, preferably, the first and second electrodes are arranged along the horizontal direction, and the electrode plate includes a first portion formed along the horizontal direction and a second portion formed along the vertical direction. The second portion is electrically connected to an element other than the semiconductor device.

さらに好ましくは、半導体装置は、結合部をさらに備え、結合部は、導電体のうちの第2の部分の表面に形成された領域と、制御回路基板とを電気的に接続する。   More preferably, the semiconductor device further includes a coupling portion, and the coupling portion electrically connects the region formed on the surface of the second portion of the conductor and the control circuit board.

特に、半導体装置は、電力変換器のスイッチング素子として用いられる。   In particular, the semiconductor device is used as a switching element of a power converter.

したがって、この発明による半導体装置では、ボンディングワイヤを用いることなく電極板によって、第1の電極(たとえばエミッタ電極)への電気的コンタクトを確保するので、半導体装置の配置スペースの縮小や接続の作業性向上を実現できる。さらに、電極板上に絶縁被膜を介して形成された導電体によって、第2の電極(たとえばゲート電極)への電気的コンタクトについても一体的に確保できるので、電極取出し構造をさらに縮小して装置全体の小型化に寄与できる。   Therefore, in the semiconductor device according to the present invention, electrical contact to the first electrode (for example, the emitter electrode) is ensured by the electrode plate without using a bonding wire, so that the arrangement space of the semiconductor device can be reduced and the workability of the connection can be reduced. Improvements can be realized. Furthermore, since the electrical contact with the second electrode (for example, the gate electrode) can be integrally secured by the conductor formed on the electrode plate via the insulating coating, the electrode take-out structure can be further reduced and the device can be obtained. Contributes to overall miniaturization.

また、導電体を導電膜で形成することにより、電極取出し構造をさらに省スペース化できる。   Further, by forming the conductor with a conductive film, the electrode lead-out structure can be further saved.

特に、結合部をさらに設けることで、電極板の接続部位と反対面側にのみ絶縁被膜および導電体を形成する電極取出し構造とすることにより、電極板の形状を簡素化してその作成を容易にするとともに、絶縁被膜および導電体90の形成作業についても簡易に行なうことができるので、製造コストの削減を図ることができる。   In particular, by providing an electrode extraction structure in which an insulating coating and a conductor are formed only on the side opposite to the connection portion of the electrode plate by further providing a coupling portion, the shape of the electrode plate is simplified and its creation is easy In addition, since the insulating film and the conductor 90 can be easily formed, the manufacturing cost can be reduced.

あるいは、電極板の端部を折り曲げることによって第2の電極との接触部位を確保する電極取出し構造とすることにより、電極板の形状を簡素化してその作成を容易にするとともに、絶縁被膜および導電体90の形成作業についても簡易に行なうことができるので、製造コストの削減を図ることができる。   Alternatively, by forming an electrode extraction structure that secures a contact portion with the second electrode by bending the end portion of the electrode plate, the shape of the electrode plate is simplified to facilitate its creation, and the insulating coating and the conductive layer Since the forming operation of the body 90 can be easily performed, the manufacturing cost can be reduced.

また、制御電極の駆動回路と制御電極との間を電気的に接続する信号線を導電体上に設けることにより、中継用の信号端子群を設けることなく、制御電極の駆動信号を伝達することができる。   Further, by providing a signal line on the conductor for electrically connecting the control electrode drive circuit and the control electrode, the drive signal for the control electrode can be transmitted without providing a signal terminal group for relaying. Can do.

あるいは、電極板に垂直部分を設けることにより、第1の電極(たとえばエミッタ電極)を半導体装置外と容易に接続することができる。   Alternatively, by providing a vertical portion on the electrode plate, the first electrode (for example, the emitter electrode) can be easily connected to the outside of the semiconductor device.

さらに、導電体のうちの垂直部分の表面に形成された領域を制御回路基板と電気的に接続する結合部をさらに設けることにより、半導体装置ととその外部との間で授受される信号群を効率的に伝達することができる。   Furthermore, by further providing a coupling portion that electrically connects the region formed on the surface of the vertical portion of the conductor to the control circuit board, a signal group transmitted and received between the semiconductor device and the outside thereof can be obtained. It can be transmitted efficiently.

特に、この発明による半導体装置の電極取出し構造は、電力変換器のスイッチング素子に適している。   In particular, the electrode extraction structure of the semiconductor device according to the present invention is suitable for a switching element of a power converter.

以下において、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中の同一または相当部分については、同一符号を付してその説明は繰り返さない。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In addition, about the same or equivalent part in a figure, the same code | symbol is attached | subjected and the description is not repeated.

[実施の形態1]
図1は、この発明による半導体装置が適用される電力変換器の構成例を示す図である。
[Embodiment 1]
FIG. 1 is a diagram showing a configuration example of a power converter to which a semiconductor device according to the present invention is applied.

図1を参照して、電力変換器10は、制御装置40からの指示に従って、バッテリ20から供給される直流電圧を交流電圧に変換して、負荷である交流モータ30を駆動制御する。図1の例では、交流モータ30は、三相モータである。   Referring to FIG. 1, power converter 10 converts a DC voltage supplied from battery 20 into an AC voltage in accordance with an instruction from control device 40, and drives and controls AC motor 30 that is a load. In the example of FIG. 1, the AC motor 30 is a three-phase motor.

バッテリ20は、ニッケル水素またはリチウムイオン等の二次電池や燃料電池等で構成される。バッテリ20の正極側は電源ライン11と接続され、負極側はアースライン12と接続されて接地される。   The battery 20 includes a secondary battery such as nickel hydride or lithium ion, a fuel cell, or the like. The positive side of the battery 20 is connected to the power line 11 and the negative side is connected to the ground line 12 and grounded.

電力変換器10は、平滑コンデンサ14と、3相インバータを構成するスイッチング素子Q1〜Q6と、スイッチング制御回路15と、電流検出部16と、スイッチング素子Q1〜Q6にそれぞれ対応して設けられるゲート駆動回路GD1〜GD6とを含む。スイッチング素子Q1〜Q6には、IGBT(Insulated Gate Bipolar Transistor)に代表さ
れるパワー半導体素子が適用される。スイッチング素子Q1〜Q6の各々は、この発明による半導体装置に相当し、以下に説明する電極取出し構造を備えている。
The power converter 10 includes a smoothing capacitor 14, switching elements Q1 to Q6 constituting a three-phase inverter, a switching control circuit 15, a current detector 16, and gate driving provided corresponding to the switching elements Q1 to Q6, respectively. Circuits GD1 to GD6. For the switching elements Q1 to Q6, a power semiconductor element typified by an IGBT (Insulated Gate Bipolar Transistor) is applied. Each of switching elements Q1 to Q6 corresponds to a semiconductor device according to the present invention and has an electrode extraction structure described below.

スイッチング素子Q1は電源ライン11およびノード17Uの間に接続され、スイッチング素子Q2はノード17Uおよびアースライン12の間に接続される。直列接続されたスイッチング素子Q1,Q2は、U相アームを構成する。   Switching element Q1 is connected between power supply line 11 and node 17U, and switching element Q2 is connected between node 17U and ground line 12. Switching elements Q1, Q2 connected in series constitute a U-phase arm.

スイッチング素子Q3は電源ライン11およびノード17Vの間に接続され、スイッチング素子Q4はノード17Vおよびアースライン12の間に接続される。直列接続されたスイッチング素子Q3,Q4は、V相アームを構成する。   Switching element Q3 is connected between power supply line 11 and node 17V, and switching element Q4 is connected between node 17V and ground line 12. Switching elements Q3 and Q4 connected in series constitute a V-phase arm.

スイッチング素子Q5は電源ライン11およびノード17Wの間に接続され、スイッチング素子Q6はノード17Wおよびアースライン12の間に接続される。直列接続されたスイッチング素子Q5,Q6は、W相アームを構成する。   Switching element Q5 is connected between power supply line 11 and node 17W, and switching element Q6 is connected between node 17W and ground line 12. Switching elements Q5 and Q6 connected in series constitute a W-phase arm.

さらに、各スイッチング素子Q1〜Q6のコレクタ−エミッタ間には、エミッタ側からコレクタ側へ電流を流すためのダイオードD1〜D6がそれぞれ接続されている。   Furthermore, diodes D1 to D6 for flowing current from the emitter side to the collector side are connected between the collector and emitter of each switching element Q1 to Q6.

なお、以下においては、スイッチング素子Q1〜Q6のうち、電源ライン11と接続されるスイッチング素子Q1,Q3,Q5を「上側アーム素子QU」とも総称し、アースライン12と接続されるスイッチング素子Q2,Q4,Q6を「下側アーム素子QD」とも総称する。   In the following description, among the switching elements Q1 to Q6, the switching elements Q1, Q3, Q5 connected to the power supply line 11 are also collectively referred to as “upper arm element QU”, and the switching elements Q2, Q2 connected to the earth line 12 Q4 and Q6 are also collectively referred to as “lower arm element QD”.

電流検出部16は、ノード17U,17V,17Wの通過電流、すなわち相電流iu,iv,iwを検出する。ノード17U,17V,17Wは、交流モータ30の各相コイル(図示せず)と電気的に接続される。   The current detector 16 detects passing currents of the nodes 17U, 17V, and 17W, that is, phase currents iu, iv, and iw. Nodes 17U, 17V, and 17W are electrically connected to respective phase coils (not shown) of AC motor 30.

制御装置40は、電力変換器10の外からのモータ指令値および電流検出部16によって検出された相電流iu,iv,iw等に基づいて、スイッチング素子Q1〜Q6のオン・オフタイミングを指示する制御信号を生成する。   Control device 40 instructs on / off timing of switching elements Q1 to Q6 based on a motor command value from the outside of power converter 10, phase currents iu, iv, iw and the like detected by current detection unit 16. Generate a control signal.

スイッチング制御回路15は、制御装置40からの制御信号に応じて、スイッチング素子Q1〜Q6をオン・オフさせるためのゲート信号S1〜S6を生成する。ゲート駆動回路GD1〜GD6は、スイッチング制御回路15からのゲート信号S1〜S6にそれぞれ応答して、スイッチング素子Q1〜Q6のゲートを駆動する。ゲート駆動回路GD1〜GD6としては、一般的な集積回路(IC)が用いられる。   The switching control circuit 15 generates gate signals S1 to S6 for turning on / off the switching elements Q1 to Q6 in accordance with a control signal from the control device 40. Gate drive circuits GD1 to GD6 drive the gates of switching elements Q1 to Q6 in response to gate signals S1 to S6 from switching control circuit 15, respectively. As the gate drive circuits GD1 to GD6, a general integrated circuit (IC) is used.

これにより、スイッチング素子Q1〜Q6のスイッチング制御によって生成された交流電圧が交流モータ30へ印加され、交流モータ30は、モータ指令値に従って、トルク指令値Trefによって指定されたトルクを発生するように駆動される。   Thereby, the AC voltage generated by the switching control of the switching elements Q1 to Q6 is applied to the AC motor 30, and the AC motor 30 is driven to generate the torque specified by the torque command value Tref according to the motor command value. Is done.

以下に、この発明に従う半導体装置における電極取出し構造について説明するが、まず、比較のために、図1に示したスイッチング素子Q1〜Q6に対する電極取出し構造をワイヤボンディングで実現した比較例を、図2から図4を用いて説明する。   Hereinafter, an electrode extraction structure in the semiconductor device according to the present invention will be described. First, for comparison, a comparative example in which the electrode extraction structure for the switching elements Q1 to Q6 shown in FIG. Will be described with reference to FIG.

図2には、図1に示した三相インバータ部分の比較例に従う各相の平面レイアウトが示される。   FIG. 2 shows a planar layout of each phase according to the comparative example of the three-phase inverter portion shown in FIG.

図2を参照して、上側アーム素子QUのコレクタ電極(図示せず)は、導体75と電気的に接続される。導体75は、電源ライン11と電気的に接続される正極導体51と、ワイヤ200によってワイヤボンディングで結合される。同様に、上側アーム素子QUのエミッタ電極(図示せず)は、ワイヤ201によって、導体70とワイヤボンディングで結合される。   Referring to FIG. 2, the collector electrode (not shown) of upper arm element QU is electrically connected to conductor 75. The conductor 75 is coupled to the positive electrode conductor 51 electrically connected to the power supply line 11 by wire bonding by the wire 200. Similarly, the emitter electrode (not shown) of the upper arm element QU is coupled to the conductor 70 by the wire 201 by wire bonding.

上側アーム素子QUのベース電極(図示せず)は、ワイヤ202によって、信号端子群65のうちのゲート信号端子とワイヤボンディングで結合される。信号端子群65には、ゲート信号端子の他に、温度検出用端子や電流検出用端子が含まれる。これらの温度検出用端子や電流検出用端子についても、上側アーム素子QUの所定端子(図示せず)と、ワイヤ202によってワイヤボンディングで結合される。   A base electrode (not shown) of the upper arm element QU is coupled to a gate signal terminal in the signal terminal group 65 by a wire 202 by wire bonding. The signal terminal group 65 includes a temperature detection terminal and a current detection terminal in addition to the gate signal terminal. These temperature detection terminal and current detection terminal are also coupled to a predetermined terminal (not shown) of the upper arm element QU by a wire 202 by wire bonding.

導体70は、ノード17(図1におけるノード17U,17V,17Wを総括的に示したもの)と電気的に接続される出力導体53と、ワイヤ203によってワイヤボンディングで結合される。   The conductor 70 is coupled by wire bonding to the output conductor 53 electrically connected to the node 17 (generally showing the nodes 17U, 17V, and 17W in FIG. 1) and the wire 203.

下側アーム素子QDのコレクタ電極(図示せず)は、導体70と接続され、エミッタ電極(図示せず)は、アースライン12と電気的に接続される負極導体52と、ワイヤ204によってワイヤボンディングで結合される。   The collector electrode (not shown) of the lower arm element QD is connected to the conductor 70, and the emitter electrode (not shown) is wire-bonded by the negative electrode conductor 52 electrically connected to the earth line 12 and the wire 204. Combined with

下側アーム素子QDのベース電極(図示せず)および所定端子は、ゲート信号端子、温度検出用端子および電流検出用端子を含む信号端子群66と、ワイヤ205によってワイヤボンディングで結合される。   A base electrode (not shown) and a predetermined terminal of the lower arm element QD are coupled to a signal terminal group 66 including a gate signal terminal, a temperature detection terminal, and a current detection terminal by a wire 205 by wire bonding.

図3には、図2におけるP−Q断面図が示される。   3 shows a PQ cross-sectional view in FIG.

図3を参照して、正極導体51は、絶縁部材61によってケース60と絶縁される。正極導体51は、折り曲げられた板状形状を有し、導体75とワイヤ200によって結合される部位と、電源ライン11と電気的に接続するために上部に取出された部位とを含む。   Referring to FIG. 3, positive electrode conductor 51 is insulated from case 60 by insulating member 61. The positive electrode conductor 51 has a bent plate shape, and includes a portion coupled by the conductor 75 and the wire 200 and a portion taken out to be electrically connected to the power supply line 11.

同様に、負極導体52は、絶縁部材62によってケース60と絶縁される。負極導体52は、正極導体51と同様の形状を有し、ワイヤ204によってワイヤボンディングされる部位と、アースライン12と電気的に接続するために上部に取出された部位とを含む。図示しないが、出力導体53も、正極導体51および負極導体52と同様の形状を有し、ワイヤボンディングされる部位と、上部へ取出された部位とを含む。   Similarly, the negative electrode conductor 52 is insulated from the case 60 by the insulating member 62. The negative electrode conductor 52 has the same shape as the positive electrode conductor 51, and includes a portion that is wire-bonded by the wire 204 and a portion that is taken out to be electrically connected to the ground line 12. Although not shown, the output conductor 53 also has a shape similar to that of the positive electrode conductor 51 and the negative electrode conductor 52, and includes a portion that is wire-bonded and a portion that is taken out upward.

このようにして、ケース60上に配置された各スイッチング素子に対する電極取出し構造がワイヤボンディングによって実現される。   In this manner, an electrode extraction structure for each switching element arranged on the case 60 is realized by wire bonding.

図4には、図1に示した三相インバータ部分の全体の平面レイアウトが示される。すなわち、図4に示されたレイアウトは、図2に示した各相の平面レイアウトを三相分並列配置したものである。   FIG. 4 shows an overall planar layout of the three-phase inverter portion shown in FIG. That is, the layout shown in FIG. 4 is obtained by arranging the three-phase parallel layouts of the phases shown in FIG.

図4を参照して、U相においては、上側アーム素子であるスイッチング素子Q1および下側アーム素子であるスイッチング素子Q2に対して、正極導体51U、負極導体52Uおよび出力導体53Uが設けられ、さらに、ワイヤ200U〜205Uによるワイヤボンディングによって、図1に示した接続関係が実現される。   Referring to FIG. 4, in U phase, positive electrode conductor 51U, negative electrode conductor 52U and output conductor 53U are provided for switching element Q1 which is the upper arm element and switching element Q2 which is the lower arm element, The connection relationship shown in FIG. 1 is realized by wire bonding using the wires 200U to 205U.

同様に、V相においては、上側アーム素子であるスイッチング素子Q3および下側アーム素子であるスイッチング素子Q4に対して、正極導体51V、負極導体52Vおよび出力導体53Vが設けられ、W相においては、上側アーム素子であるスイッチング素子Q5および下側アーム素子であるスイッチング素子Q6に対して、正極導体51W、負極導体52Wおよび出力導体53Wが設けられる。さらに、ワイヤ200V〜205V,200W〜205Wによるワイヤボンディンによって、図1に示した接続関係が実現される。 Similarly, in the V phase, a positive conductor 51V, a negative conductor 52V, and an output conductor 53V are provided for the switching element Q3 that is the upper arm element and the switching element Q4 that is the lower arm element, and in the W phase, A positive conductor 51W, a negative conductor 52W, and an output conductor 53W are provided for the switching element Q5 that is the upper arm element and the switching element Q6 that is the lower arm element. Further, wire 200V~205V, by wire Bonn Dinh grayed by 200W~205W, the connection relationship shown in FIG. 1 is achieved.

このように、ワイヤボンディングによる電極取出し構造では、比較的電流容量の大きい三相インバータに適用した場合に、ワイヤ本数が増大して、スイッチング素子(半導体装置)の配置スペースが増大するとともに、接続の作業性が低下する。   As described above, in the electrode extraction structure by wire bonding, when applied to a three-phase inverter having a relatively large current capacity, the number of wires increases, the arrangement space of the switching element (semiconductor device) increases, Workability is reduced.

図5は、この発明の実施の形態1による半導体装置の電極取出し構造の平面レイアウトを説明する図である。   FIG. 5 is a diagram for explaining a planar layout of the electrode lead-out structure of the semiconductor device according to the first embodiment of the present invention.

図5を参照して、実施の形態1では、上側アーム素子QUおよび下側アーム素子QDに対応して、ボンディングワイヤに代えて、板状の取出し用電極板100および100♯がそれぞれ設けられる。電極板100および100♯の表面には、配線群95のパターンが予め形成された導電膜90および90♯がそれぞれ形成される。   Referring to FIG. 5, in the first embodiment, plate-shaped extraction electrode plates 100 and 100 # are provided in place of bonding wires, corresponding to upper arm element QU and lower arm element QD, respectively. On the surfaces of electrode plates 100 and 100 #, conductive films 90 and 90 # on which a pattern of wiring group 95 is formed in advance are formed, respectively.

図2とは配置方向を左右逆転させて表記しているが、正極導体51、負極導体52および出力導体53が、ケース60の外部との間での電気的コンタクトを得るために設けられる。また、下側アーム素子QDおよび上側アーム素子QUのコレクタ電極(図示せず)は、導体70および75とそれぞれ接続される。   2, the arrangement direction is reversed left and right, but the positive electrode conductor 51, the negative electrode conductor 52, and the output conductor 53 are provided in order to obtain electrical contact with the outside of the case 60. The collector electrodes (not shown) of lower arm element QD and upper arm element QU are connected to conductors 70 and 75, respectively.

導体70は、ボンディングワイヤを介することなく、出力導体53とはんだ付け等により電気的に接続される。同様に、導体75は、ボンディングワイヤを介することなく、正極導体51とはんだ付け等により電気的に接続される。   The conductor 70 is electrically connected to the output conductor 53 by soldering or the like without using a bonding wire. Similarly, the conductor 75 is electrically connected to the positive electrode conductor 51 by soldering or the like without using a bonding wire.

次に、電極板100について、図5におけるA−B断面図である図6を用いて詳細に説明する。   Next, the electrode plate 100 will be described in detail with reference to FIG. 6 which is a cross-sectional view taken along line AB in FIG.

図6を参照して、電力変換器10を格納するためのケース60は、伝熱性の高いアルミ等で構成される。ケース60には、水等の冷却媒体が通過する冷却路60♯が少なくとも1つ形成されている。   Referring to FIG. 6, case 60 for storing power converter 10 is made of aluminum or the like having high heat conductivity. Case 60 is formed with at least one cooling path 60 # through which a cooling medium such as water passes.

ケース60の上面には高熱伝導性の絶縁樹脂層71が設けられ、絶縁樹脂層71上に、導電性物質(代表的には、金属)により導体75が形成される。上側アーム素子QUのコレクタ電極(図示せず)は、はんだ付け等により導体75と接続される。図5に示されるように、導体75が正極導体51と電気的に接続されているので、上側アーム素子QUのコレクタ電極は、電源ライン11と電気的に接続される。   An insulating resin layer 71 having high thermal conductivity is provided on the upper surface of the case 60, and a conductor 75 is formed on the insulating resin layer 71 with a conductive material (typically metal). A collector electrode (not shown) of the upper arm element QU is connected to the conductor 75 by soldering or the like. As shown in FIG. 5, since the conductor 75 is electrically connected to the positive electrode conductor 51, the collector electrode of the upper arm element QU is electrically connected to the power supply line 11.

電極板100は、折り曲げられた形状を有し、水平方向に形成される水平部分101と、垂直方向に形成される垂直部分102とを有する。   The electrode plate 100 has a bent shape, and includes a horizontal portion 101 formed in the horizontal direction and a vertical portion 102 formed in the vertical direction.

上側アーム素子QUのエミッタ電極Qeおよびゲート電極Qgは、水平部分101の下面側に位置する。水平部分101の下面側のうちの接続部位103において、電極板100は、エミッタ電極Qeとはんだ付け等により電気的に接続される。   The emitter electrode Qe and the gate electrode Qg of the upper arm element QU are located on the lower surface side of the horizontal portion 101. In the connection portion 103 on the lower surface side of the horizontal portion 101, the electrode plate 100 is electrically connected to the emitter electrode Qe by soldering or the like.

一方、電極板100のうちの接続部位103を除く部位の少なくとも一部の表面には、絶縁被膜80が形成される。実施の形態1では、水平部分101および垂直部分102の上面側、ならびに、水平部分101の下面側のうちのゲート電極Qgと接する接触部位104の表面には、絶縁被膜80が形成される。   On the other hand, an insulating film 80 is formed on at least a part of the surface of the electrode plate 100 excluding the connection portion 103. In the first embodiment, insulating film 80 is formed on the surface of contact portion 104 in contact with gate electrode Qg on the upper surface side of horizontal portion 101 and vertical portion 102 and on the lower surface side of horizontal portion 101.

絶縁被膜80の表面には、さらに導電性物質による導電膜90が形成される。   A conductive film 90 made of a conductive material is further formed on the surface of the insulating coating 80.

なお、導電膜90の表面には、図2における信号端子群55,56との間で入出力されるべき、ゲート信号S1〜S6、温度検出信号や電流検出信号を伝達するための配線群95を構成する配線パターンが予め設けられている。導電膜90としては、たとえば、上面に当該配線パターンが形成された銅箔を用いることができる。   A wiring group 95 for transmitting gate signals S1 to S6, a temperature detection signal, and a current detection signal to be input / output between the signal terminal groups 55 and 56 in FIG. The wiring pattern which comprises is previously provided. As the conductive film 90, for example, a copper foil having the wiring pattern formed on the upper surface can be used.

接触部位140の表面に形成された導電膜90は、はんだ付け等によりゲート電極Qgと電気的に接続される。   The conductive film 90 formed on the surface of the contact portion 140 is electrically connected to the gate electrode Qg by soldering or the like.

さらに、垂直部分102の上面側において、導電膜90上にゲート駆動回路GD(図1に示したゲート駆動回路GD1〜GD6を総称するもの)が配置される。ゲート駆動回路GDは、導電膜90上に予め形成された配線群95を介して、ゲート電極Qgとの間で電気的にコンタクト可能である。   Further, on the upper surface side of the vertical portion 102, a gate drive circuit GD (generically referring to the gate drive circuits GD1 to GD6 shown in FIG. 1) is disposed on the conductive film 90. The gate drive circuit GD can be electrically contacted with the gate electrode Qg through a wiring group 95 formed in advance on the conductive film 90.

このように、図2〜図4に示した比較例のように中継用の信号端子群65,66を設けることなく、ゲート信号S1〜S6、温度検出信号や電流検出信号をスイッチング素子の外部との間で授受可能である。   As described above, the gate signals S1 to S6, the temperature detection signal, and the current detection signal are transmitted to the outside of the switching element without providing the signal terminal groups 65 and 66 for relay as in the comparative example shown in FIGS. Can be exchanged between.

さらに、水平部分101のうちのエミッタ電極Qeおよびゲート電極Qgと接続されない部位105,106は、エミッタ電極Qeおよびゲート電極Qgの配置面との距離が、接続部位103および接触部位104と当該配置面との距離よりも長くなるような形状を有する。   Further, the portions 105 and 106 of the horizontal portion 101 that are not connected to the emitter electrode Qe and the gate electrode Qg have a distance from the arrangement surface of the emitter electrode Qe and the gate electrode Qg, and the connection portion 103 and the contact portion 104 to the arrangement surface. It has a shape that becomes longer than the distance between.

たとえば、部位105,106は、水平部分101を凸状に折り曲げ加工することで設けられる。これにより、電極と接続されない個所について絶縁性を向上できる。また、スイッチング素子の電極接続時における作業性を向上できる。   For example, the parts 105 and 106 are provided by bending the horizontal part 101 into a convex shape. Thereby, insulation can be improved about the part which is not connected with an electrode. Moreover, the workability | operativity at the time of electrode connection of a switching element can be improved.

電極板100を上記のような形状に加工した状態で、導電膜90が設けられる領域の表面に絶縁材料を静電塗装によって噴き付けることで、絶縁被膜80を形成できる。さらに、絶縁被膜80が完全に乾燥する前に、導電膜90を形成する銅箔を貼り付け、さらに、はんだ付けを行なう個所に合わせてはんだ箔を重ねてリフローさせることにより、電極板100の作製および接続作業を行なうことができる。   The insulating coating 80 can be formed by spraying an insulating material onto the surface of the region where the conductive film 90 is provided in a state where the electrode plate 100 is processed into the shape as described above. Furthermore, before the insulating film 80 is completely dried, a copper foil for forming the conductive film 90 is attached, and the solder foil is overlaid and reflowed in accordance with the place to be soldered, whereby the electrode plate 100 is produced. And connection work can be performed.

上側アーム素子QUのエミッタ電極Qeは、電極板100の垂直部分102によって取出され、他の部位と電気的に接続可能となる。これにより、エミッタ電極Qeを、スイッチング素子(半導体装置)外と容易に接続することができる。また、出力導体53を設けることなく、垂直部分102をさらに延在させて、ケース60外の回路部分と直接接続する構成とすることもできる。   The emitter electrode Qe of the upper arm element QU is taken out by the vertical portion 102 of the electrode plate 100 and can be electrically connected to other parts. Thereby, the emitter electrode Qe can be easily connected to the outside of the switching element (semiconductor device). Further, without providing the output conductor 53, the vertical portion 102 may be further extended so as to be directly connected to the circuit portion outside the case 60.

なお、図示しないが、上側アーム素子QUの垂直部分102は、図5に示した導体70ともボンディングワイヤを介することなく電気的に接続されている。   Although not shown, the vertical portion 102 of the upper arm element QU is also electrically connected to the conductor 70 shown in FIG. 5 without using a bonding wire.

下側アーム素子QDに対応する電極板100♯も、図6に示した電極板100と同様の構造を有する。なお、下側アーム素子QDでは、エミッタ電極(図示せず)は導体70とはんだ付け等によって電気的に接続され、コレクタ電極(図示せず)は、アースライン12とはんだ付け等によって電気的に接続される。   Electrode plate 100 # corresponding to lower arm element QD also has the same structure as electrode plate 100 shown in FIG. In the lower arm element QD, the emitter electrode (not shown) is electrically connected to the conductor 70 by soldering or the like, and the collector electrode (not shown) is electrically connected to the ground line 12 by soldering or the like. Connected.

したがって、下側アーム素子QDに対応する電極板100♯では、図6の構造における導体75が導体70に置き換えられる。さらに、垂直部分102は、図5に示した負極導体52とボンディングワイヤを介することなくはんだ付け等により電気的に接続される。一方、ゲート電極の取出し構造は、図5に示したのと同様である。   Therefore, in electrode plate 100 # corresponding to lower arm element QD, conductor 75 in the structure of FIG. Further, the vertical portion 102 is electrically connected to the negative electrode conductor 52 shown in FIG. 5 by soldering or the like without using a bonding wire. On the other hand, the gate electrode extraction structure is the same as that shown in FIG.

このように、実施の形態1による電極取出し構造では、ボンディングワイヤを用いることなく、取出し用の電極板100,100♯によって、スイッチング素子Q1〜Q6の電極(エミッタ電極)への電気的コンタクトを確保するので、比較的電流容量の大きい三相インバータに適用した場合にも、スイッチング素子(半導体装置)の配置スペースの増大や接続の作業性の低下を回避できる。   Thus, in the electrode lead-out structure according to the first embodiment, electrical contact to the electrodes (emitter electrodes) of switching elements Q1 to Q6 is ensured by taking-out electrode plates 100 and 100 # without using bonding wires. Therefore, even when applied to a three-phase inverter having a relatively large current capacity, an increase in arrangement space of switching elements (semiconductor devices) and a reduction in connection workability can be avoided.

さらに、取出し用電極板100,100♯上に積層された導電膜によって、スイッチング素子Q1〜Q6のゲート電極(制御電極)への電気的コンタクトを確保するので、電極取出し構造のスペースを縮小して装置全体の小型化に寄与できる。   Further, the conductive film laminated on the extraction electrode plates 100 and 100 # secures electrical contact to the gate electrodes (control electrodes) of the switching elements Q1 to Q6, thereby reducing the space for the electrode extraction structure. This can contribute to the miniaturization of the entire device.

特に、導電膜90に配線パターン95を形成することによって、ゲート電極(制御電極)や所定信号の出力端子への電気的コンタクトを効率的に設けることができる。   In particular, by forming the wiring pattern 95 on the conductive film 90, electrical contact to the gate electrode (control electrode) and the output terminal of a predetermined signal can be efficiently provided.

[実施の形態2]
図7は、この発明の実施の形態2による半導体装置の電極取出し構造を説明する図である。
[Embodiment 2]
FIG. 7 is a diagram for explaining an electrode lead-out structure of a semiconductor device according to the second embodiment of the present invention.

図7を参照して、実施の形態2による電極板200は、図6に示した電極板100と比較して、水平部分101において、接続部位103よりも先の部位、すなわち、ゲート電極Qgとの接触部位104および中間部位105が省略される点が異なる。したがって、電極板200は、実施の形態1による電極板100よりも単純な形状を有する。   Referring to FIG. 7, the electrode plate 200 according to the second embodiment is compared with the electrode plate 100 shown in FIG. 6, in the horizontal portion 101, the portion ahead of the connection portion 103, that is, the gate electrode Qg. The difference is that the contact portion 104 and the intermediate portion 105 are omitted. Therefore, electrode plate 200 has a simpler shape than electrode plate 100 according to the first embodiment.

電極板200において、絶縁被膜80および導電膜90は、エミッタ電極Qeとの接続部位103と反対面側、すなわち、水平部分101および垂直部分102の上面側のみに設けられる。これにより、電極板200では、絶縁被膜80および導電膜90の形成作業についても、実施の形態1による電極板100と比較して簡易に行なえる。   In the electrode plate 200, the insulating film 80 and the conductive film 90 are provided only on the side opposite to the connection portion 103 with the emitter electrode Qe, that is, on the upper surface side of the horizontal portion 101 and the vertical portion 102. Thereby, in the electrode plate 200, the operation of forming the insulating film 80 and the conductive film 90 can be easily performed as compared with the electrode plate 100 according to the first embodiment.

さらに、導電膜90およびゲート電極Qgを電気的に接続するための結合部210が設けられる。結合部210は、たとえばボンディングワイヤで構成され、ゲート信号S1〜S6を伝達する。より具体的には、結合部210は、導電膜90上に形成された配線群95のうちのゲート信号配線をゲート電極Qgと接続する必要がある。なお、IGBTのゲートは、電圧駆動されるので、結合部210を流れる電流は小さく、大容量の三相インバータにおいても、結合部210として多数のワイヤを設ける必要はない。   Further, a coupling portion 210 for electrically connecting the conductive film 90 and the gate electrode Qg is provided. Coupling unit 210 is formed of, for example, a bonding wire and transmits gate signals S1 to S6. More specifically, the coupling part 210 needs to connect the gate signal wiring in the wiring group 95 formed on the conductive film 90 to the gate electrode Qg. Since the gate of the IGBT is voltage-driven, the current flowing through the coupling unit 210 is small, and it is not necessary to provide a large number of wires as the coupling unit 210 even in a large capacity three-phase inverter.

電極板200の形状変更および結合部210の追加を除けば、実施の形態2による電極取出し構造は、実施の形態1と同様である。したがって、実施の形態2による電極取出し構造は、実施の形態1による電極取出し構造と同様の効果を、電極板の形状を簡素化して得ることができる。これにより、電極板を容易に作製できるので、製造コストの削減を図ることができる。   Except for the shape change of the electrode plate 200 and the addition of the coupling portion 210, the electrode extraction structure according to the second embodiment is the same as that of the first embodiment. Therefore, the electrode extraction structure according to the second embodiment can obtain the same effect as the electrode extraction structure according to the first embodiment by simplifying the shape of the electrode plate. Thereby, since an electrode plate can be produced easily, it is possible to reduce the manufacturing cost.

[実施の形態3]
図8は、この発明の実施の形態3による半導体装置の電極取出し構造を説明する第2の図である。
[Embodiment 3]
FIG. 8 is a second diagram illustrating an electrode take-out structure of a semiconductor device according to the third embodiment of the present invention.

図8を参照して、実施の形態3による電極板300は、図6に示した電極板100と比較して、水平部分101について、中間部分105以降が一様な形状で作成された後、端部107を折り曲げることによって、ゲート電極Qgと接する接触部位104が形成される点が異なる。すなわち、電極板300は、実施の形態1による電極板100よりも単純な形状を有する。   Referring to FIG. 8, the electrode plate 300 according to the third embodiment is compared with the electrode plate 100 shown in FIG. Bending the end 107 is different in that the contact portion 104 in contact with the gate electrode Qg is formed. That is, the electrode plate 300 has a simpler shape than the electrode plate 100 according to the first embodiment.

したがって、端部107の折り曲げ前の状態で、絶縁被膜80および導電膜90は、エミッタ電極Qeとの接続部位103と反対面側、すなわち、水平部分101および垂直部分102の上面側のみに設けられる。これにより、電極板300では、絶縁被膜80および導電膜90の形成作業について、実施の形態1による電極板100よりも簡易に行なうことができる。   Therefore, in a state before the end portion 107 is bent, the insulating film 80 and the conductive film 90 are provided only on the side opposite to the connection portion 103 with the emitter electrode Qe, that is, only on the upper surface side of the horizontal portion 101 and the vertical portion 102. . Thereby, in the electrode plate 300, the insulating film 80 and the conductive film 90 can be formed more easily than the electrode plate 100 according to the first embodiment.

電極板300の形状を除けば、実施の形態3による電極取出し構造は、実施の形態1と同様である。したがって、実施の形態3による電極取出し構造は、実施の形態1による電極取出し構造と同様の効果を得るとともに、電極板を容易に作製できるので、製造コストの削減を図ることができる。   Except for the shape of the electrode plate 300, the electrode lead-out structure according to the third embodiment is the same as that of the first embodiment. Therefore, the electrode take-out structure according to the third embodiment obtains the same effect as the electrode take-out structure according to the first embodiment, and the electrode plate can be easily manufactured, so that the manufacturing cost can be reduced.

また、垂直部分102の表面に形成される導電膜90と制御回路基板110との間を電気的に接続するための結合部91をさらに設けることにより、スイッチング素子からの信号をより簡易に取出すことが可能となる。制御回路基板110には、たとえば、図1に示したスイッチング制御回路15や制御装置40の回路素子が配置される。   Further, by further providing a coupling portion 91 for electrically connecting the conductive film 90 formed on the surface of the vertical portion 102 and the control circuit substrate 110, a signal from the switching element can be taken out more easily. Is possible. On the control circuit board 110, for example, the switching control circuit 15 shown in FIG. 1 and the circuit elements of the control device 40 are arranged.

このような構成とすれば、スイッチング素子とその外部との間で授受される、ゲート信号S1〜S6、温度検出用信号および電流検出用信号等を、スイッチング制御回路15や制御装置40に対して効率的に伝達することができる。なお、制御回路基板110および結合部91については、実施の形態1および2による電極取出し構造においても、同様に配置することが可能である。   With such a configuration, the gate signals S1 to S6, the temperature detection signal, the current detection signal, and the like exchanged between the switching element and the outside thereof are sent to the switching control circuit 15 and the control device 40. It can be transmitted efficiently. Control circuit board 110 and coupling portion 91 can be similarly arranged in the electrode lead-out structure according to the first and second embodiments.

なお、本発明の実施の形態においては、三相モータを負荷として、直流−交流変換を行なうインバータに用いられるスイッチング素子を半導体装置の代表例として示したが、本願発明の適用はこのような場合に限定されるものではない。すなわち、本願発明は、負荷の種類および電力変換方式を限定することなく、種々の電力変換器にスイッチング素子として用いられる半導体装置に対して共通に適用可能である。   In the embodiment of the present invention, a switching element used for an inverter that performs DC-AC conversion using a three-phase motor as a load is shown as a representative example of a semiconductor device. However, the present invention is applied in such a case. It is not limited to. That is, the present invention can be commonly applied to semiconductor devices used as switching elements in various power converters without limiting the type of load and the power conversion system.

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。   The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

この発明による半導体装置が適用される電力変換器の構成例を示す図である。It is a figure which shows the structural example of the power converter with which the semiconductor device by this invention is applied. スイッチング素子からの電極取出し構造をワイヤボンディングで実現した比較例における各相の平面レイアウトを示す図である。It is a figure which shows the planar layout of each phase in the comparative example which implement | achieved the electrode extraction structure from the switching element by wire bonding. 図2におけるP−Q断面図である。It is PQ sectional drawing in FIG. 比較例における三相分の平面レイアウトを示す第1の図である。It is a 1st figure which shows the planar layout for the three phases in a comparative example. この発明の実施の形態1による半導体装置の電極取出し構造を説明する第1の図である。It is the 1st figure explaining the electrode extraction structure of the semiconductor device by Embodiment 1 of this invention. この発明の実施の形態1による半導体装置の電極取出し構造を説明する第2の図である。It is a 2nd figure explaining the electrode extraction structure of the semiconductor device by Embodiment 1 of this invention. この発明の実施の形態2による半導体装置の電極取出し構造を説明する図である。It is a figure explaining the electrode extraction structure of the semiconductor device by Embodiment 2 of this invention. この発明の実施の形態3による半導体装置の電極取出し構造を説明する図である。It is a figure explaining the electrode extraction structure of the semiconductor device by Embodiment 3 of this invention.

符号の説明Explanation of symbols

10 電力変換器、11 電源ライン、12 アースライン、14 平滑コンデンサ、15 スイッチング制御回路、20 バッテリ、30 交流モータ、51 正極導体、52 負極導体、53 出力導体、60 ケース、60♯ 冷却路、65,66 信号端子群、70,75 導体、71 絶縁樹脂層、80 絶縁被膜、90 導電膜、95 配線パターン、91 結合部、100,100♯,200,300 電極板、101 水平部分、102 垂直部分、103 接続部位、104 接触部位、105 中間部位、106,107 端部、110 制御回路基板、210 結合部、GD1〜GD6 ゲート駆動回路、Q1〜Q6 スイッチング素子、QD 下側アーム素子、QU 上側アーム素子、Qe エミッタ電極、Qg ゲート電極、S1〜S6 ゲート信号。   DESCRIPTION OF SYMBOLS 10 Power converter, 11 Power supply line, 12 Ground line, 14 Smoothing capacitor, 15 Switching control circuit, 20 Battery, 30 AC motor, 51 Positive conductor, 52 Negative conductor, 53 Output conductor, 60 Case, 60 # Cooling path, 65 , 66 Signal terminal group, 70, 75 Conductor, 71 Insulating resin layer, 80 Insulating film, 90 Conductive film, 95 Wiring pattern, 91 Coupling part, 100, 100 #, 200, 300 Electrode plate, 101 Horizontal part, 102 Vertical part , 103 connection part, 104 contact part, 105 intermediate part, 106, 107 end, 110 control circuit board, 210 coupling part, GD1-GD6 gate drive circuit, Q1-Q6 switching element, QD lower arm element, QU upper arm Element, Qe emitter electrode, Qg gate electrode, S1-S6 Gate signal.

Claims (11)

半導体素子の同一面側に形成された第1および第2の電極と、
電性の電極板の前記第1および第2の電極と接触する一面側に形成された、前記第1の電極と電気的に接続するための第1の接続部と、
記電板の前記一面側の前記第1の接続部を除く一部領域から前記一面側と対向する他面側に亘って前記電極表面に形成される絶縁被膜および、前記一面側から前記他面側に亘って前記絶縁被膜の表面に形成されて前記電極板と絶縁された導電体と、
前記導電体のうちの前記一部領域の表面に形成された部分により構成された、前記第2の電極と電気的に接続するための第2の接続部とを備える、半導体装置。
First and second electrodes formed on the same side of the semiconductor element;
A first connection portion for electrically connecting to the first electrode, formed on one surface side of the conductive electrode plate that contacts the first and second electrodes;
Insulating coating is formed on the one surface of the first electrode plate surface over the other surface side opposite to the one surface from a part region except the connecting portions of the front Symbol collector electrode plate and, from the one side A conductor formed on the surface of the insulating coating over the other surface and insulated from the electrode plate ;
A semiconductor device comprising: a second connection portion configured to be electrically connected to the second electrode, which is configured by a portion formed on a surface of the partial region of the conductor.
前記導電体は、導電膜で形成される、請求項1記載の半導体装置。   The semiconductor device according to claim 1, wherein the conductor is formed of a conductive film. 前記第2の電極は、制御電極であり、
前記第1の電極は、前記制御電極への電気的入力に応じた電流が生じる電極である、請求項1記載の半導体装置。
The second electrode is a control electrode;
The semiconductor device according to claim 1, wherein the first electrode is an electrode that generates a current corresponding to an electrical input to the control electrode.
前記電極の前記一面側において、前記第1および前記第2の接続部の間に設けられた中間部位は、前記第1および第2の電極の配置面との距離が、前記第1および前記第2の接続部と前記配置面との距離よりも長く確保された形状を有する、請求項1記載の半導体装置。 On the one surface side of the electrode plate , the intermediate portion provided between the first and second connection portions has a distance from the first and second electrode arrangement surfaces that is the first and second. The semiconductor device according to claim 1, wherein the semiconductor device has a shape secured longer than a distance between the second connection portion and the arrangement surface. 半導体素子の同一面側に形成された第1および第2の電極と、
電性の電極板の前記第1の電極と接触する一面側に形成された、前記第1の電極と電気的に接続するための接続部と、
記電板の前記一面側と対向する他面側において前記電極板の表面に形成される絶縁被膜および、前記絶縁被膜の表面に形成されて前記電極板と絶縁された導電体と、
前記導電体と前記第2の電極との間を電気的に結合する結合部とを備える、半導体装置。
First and second electrodes formed on the same side of the semiconductor element;
Formed on one side in contact with the first electrode of the conductive electrode plate, and a connecting portion for connecting the first electrode and electrically,
Insulating film in the other surface facing the one surface side of the front Symbol electrostatic electrode plate is formed on the surface of the electrode plate and a conductor which is insulated from the electrode plate is formed on a surface of said insulating film,
A semiconductor device comprising: a coupling portion that electrically couples the conductor and the second electrode.
前記結合部は、ワイヤボンディングで構成される、請求項5記載の半導体装置。   The semiconductor device according to claim 5, wherein the coupling portion is configured by wire bonding. 前記電極は、一方の面にのみ、前記導電体および前記絶縁被膜が形成された平板状態で作製され、
前記電極の端部を折り曲げることによって、前記電極の前記一面側に位置するようになった部分に形成された前記導電体により前記第2の接続部が構成される、請求項1記載の半導体装置。
The electrode plate is only on one surface, the conductor and the insulating film is made of a flat plate while being formed,
By folding the end portion of the electrode plate, the second connecting portion by the conductor formed on the now positioned on one side portion of the electrode plate is composed, according to claim 1, wherein Semiconductor device.
前記第2の電極は制御電極であり、
前記第1の電極は、前記制御電極への電気的入力に応じた電流が生じる電極であり、
前記導電体には、前記制御電極を駆動する電気信号を生成する駆動回路と前記制御電極との間を電気的に接続する信号線が設けられ、
前記駆動回路は、前記電極の他面側に配置される、請求項1または5記載の半導体装置。
The second electrode is a control electrode;
The first electrode is an electrode that generates a current corresponding to an electrical input to the control electrode,
The conductor is provided with a signal line that electrically connects a drive circuit that generates an electrical signal for driving the control electrode and the control electrode,
The semiconductor device according to claim 1, wherein the drive circuit is disposed on the other surface side of the electrode plate .
前記第1および第2の電極は、水平方向に沿って配列され、
前記電極は、前記水平方向に沿って形成された第1の部分と、垂直方向に沿って形成された第2の部分とを含み、
前記第2の部分は、前記半導体素子以外の素子と電気的に接続される、請求項1または5記載の半導体装置。
The first and second electrodes are arranged along a horizontal direction;
The electrode plate includes a first portion formed along the horizontal direction and a second portion formed along the vertical direction,
The semiconductor device according to claim 1, wherein the second portion is electrically connected to an element other than the semiconductor element .
前記導電体のうちの前記第2の部分の前記他面側に形成された領域および制御回路基板を電気的に接続するための結合部をさらに備える、請求項9記載の半導体装置。   The semiconductor device according to claim 9, further comprising a coupling portion for electrically connecting a region formed on the other surface side of the second portion of the conductor and a control circuit board. 前記半導体装置は、電力変換器のスイッチング素子として用いられる、請求項1から10のいずれか1項に記載の半導体装置。   The semiconductor device according to claim 1, wherein the semiconductor device is used as a switching element of a power converter.
JP2003323399A 2003-09-16 2003-09-16 Semiconductor device Expired - Fee Related JP4090410B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003323399A JP4090410B2 (en) 2003-09-16 2003-09-16 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003323399A JP4090410B2 (en) 2003-09-16 2003-09-16 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2005093607A JP2005093607A (en) 2005-04-07
JP4090410B2 true JP4090410B2 (en) 2008-05-28

Family

ID=34454490

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003323399A Expired - Fee Related JP4090410B2 (en) 2003-09-16 2003-09-16 Semiconductor device

Country Status (1)

Country Link
JP (1) JP4090410B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011259544A (en) * 2010-06-07 2011-12-22 Denso Corp Power conversion apparatus

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5170501B2 (en) * 2006-05-16 2013-03-27 株式会社デンソー Power converter
JP5257669B2 (en) * 2008-09-11 2013-08-07 株式会社デンソー Power converter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011259544A (en) * 2010-06-07 2011-12-22 Denso Corp Power conversion apparatus

Also Published As

Publication number Publication date
JP2005093607A (en) 2005-04-07

Similar Documents

Publication Publication Date Title
US7830689B2 (en) Power converter
JP3692906B2 (en) Power wiring structure and semiconductor device
US7589400B2 (en) Inverter and vehicle drive unit using the same
JPWO2016031295A1 (en) 3-level power converter
EP2099120B1 (en) Power converter
US10027094B2 (en) Power module, power converter and drive arrangement with a power module
JP6610568B2 (en) Semiconductor device
JP2005261035A (en) Semiconductor device
US20210183795A1 (en) Power module and method of manufacturing same
JP5092892B2 (en) Semiconductor device
JP4090410B2 (en) Semiconductor device
JP2005175439A (en) Semiconductor device and automobile comprising it
CN115911012A (en) IGBT module
JP5062029B2 (en) Semiconductor device
JP5151338B2 (en) Insulated semiconductor power module with built-in capacitor
JP4697025B2 (en) Power semiconductor module
JP4246040B2 (en) Semiconductor device package
JP2005192328A (en) Semiconductor device
JP2013140889A (en) Power module
JP2005094887A (en) Power transformer
JP2007336643A (en) Power module
JP2005354864A (en) Semiconductor device
WO2021014875A1 (en) Semiconductor device
JP7413930B2 (en) Board for power converter
JP2014192976A (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070911

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080226

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110307

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110307

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120307

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120307

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130307

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130307

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140307

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees