JP4087125B2

JP4087125B2 - 凹凸パターン検出素子

Info

Publication number: JP4087125B2
Application number: JP2002050071A
Authority: JP
Inventors: 良弘和泉; 修寺沼
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2001-03-07
Filing date: 2002-02-26
Publication date: 2008-05-21
Anticipated expiration: 2022-02-26
Also published as: US20020125437A1; US6828805B2; JP2002358511A

Description

【０００１】
【発明の属する技術分野】
本発明は、指紋等の凹凸パターンを検出する凹凸パターン検出素子に関するものである。
【０００２】
【従来の技術】
近年、機密性の高い情報を扱うことの多い金融機関や警察等の公共機関では、指紋認証機能を内蔵したパーソナルコンピュータの利用が進んでいる。また、携帯電話におけるインターネット接続人口の増加やＩＴ（Information Technology）産業の発展に伴い、株式取引等の電子商取引が普及しつつあり、パーソナルコンピュータだけでなく、他の携帯端末や携帯電話等にも指紋認証機能が搭載されつつある。
【０００３】
従来、このような指紋認証機能を有するデバイスとしては、指紋の凹凸による光の明暗差を電荷情報に変換して検出する光学方式の指紋検出素子や、指紋の凹凸により発生する静電容量の差を電気的に検出する静電容量方式の指紋検出素子が開発されている。
【０００４】
光学方式の指紋検出素子および静電容量方式の指紋検出素子はともに、各画素にスイッチング素子が備えられたアクティブ素子アレイを用いて各画素の電荷情報を検出することにより、指紋の凹凸パターンの２次元分布情報を読み出すものが一般的である。
【０００５】
ところで、光学方式の指紋検出素子の場合、ＬＥＤ等の光源が必要となる。このため、指紋検出素子を備えた検出器全体を小型化することができない。また、フォトダイオードやフォトトランジスタ等の光検出素子をアクティブ素子アレイ上に組み込む必要があるため、指紋検出素子の構造が複雑となる。
【０００６】
これに対して、静電容量方式の指紋検出素子の場合は、その大きさ、製造の容易性、製造コストの面等で上記光学方式の指紋検出素子よりも優れている。このため、現状では、静電容量方式の指紋検出素子の方が、光学方式の指紋検出素子よりも広く普及している。
【０００７】
例えば、米国特許第５３２５４４２号に記載の静電容量方式の指紋検出素子の断面図を図１２に示す。また、図１３は、この指紋検出素子の平面図である。図１２に示すように、指紋検出素子は、信号検出回路等が形成されたチップ状のシリコン（Ｓｉ）基板１０１上の層間絶縁膜１０２上に、検出電極１０３…が２次元アレイ状（図１３参照）に設けられており、これらの検出電極１０３…を覆うように、保護膜１０４が設けられている。また、この指紋検出素子は、標準的なＣＭＯＳプロセスを用いて製造される。
【０００８】
このような、ＣＭＯＳ型指紋検出素子、即ち、シリコン基板１０１上にＭＯＳトランジスタが形成された構造の指紋検出素子の場合、保護膜１０４の表面には、保護膜１０４下における、層間絶縁膜１０２、図示しない金属配線、検出電極１０３等の電気部材の段差形状を反映して、段差が存在する。この段差により、指紋採取時にセンサ部の表面に指先の表面を接触させた場合、保護膜１０４が破壊され、素子の劣化を招来しやすくなる。
【０００９】
なお、図１２では、検出電極１０３下の層間絶縁膜１０２が平坦であるかのように記載されているが、本図は模式図であり、シリコン基板１０１は便宜上平坦に記載されているだけである。実際には、シリコン基板１０１上のＭＯＳトランジスタや金属配線の段差に応じて、層間絶縁膜１０２表面には相応の段差（例えば、０．５〜１．０μｍ）が生じている。
【００１０】
また、一般に、シリコン基板を用いたＭＯＳトランジスタの場合、層間絶縁膜にはＳｉＯ₂薄膜を用いることが多い。しかしながら、ＳｉＯ₂薄膜からなる層間絶縁膜は、下地形状を反映した表面形状を有する膜となり、その表面の段差を平坦化することは困難である。
【００１１】
特開２０００−１９４８２５号公報には、検出電極上の保護膜を利用して、表面の平坦化を図る指紋センサの構造が記載されている。保護膜としてはＳｉＮ_X膜を用い、保護膜表面を平坦化する。保護膜表面を平坦化する方法としては、レジストを塗布した後にエッチバックを行う方法や、化学機械研磨（Chemical Mechanical Polishing:ＣＭＰ）法を用いて平坦化する方法が採用される。また、表面の保護膜として、スピンオングラス（Spin On Glass:ＳＯＧ）材料を塗布することにより、保護膜表面を平坦化する方法を用いることもできる。これにより、表面の平坦化を図ることができ、指紋センサの信頼性の向上を図ることができる。
【００１２】
【発明が解決しようとする課題】
しかしながら、上記特開２０００−１９４８２５号公報に記載の構造では、表面の保護膜としてＳｉＮｘ膜を用いており、レジストを塗布した後にエッチバックを行う工程や、または、ＣＭＰ工程が必要である。このため、製造工程の増加や歩留りの低下を招来し、これにより、指紋センサの製造コストが増大する。元来、シリコン基板は高価なため、シリコン基板を用いたＭＯＳトランジスタアレイは、製造コストが高くなる傾向にあり、そこで、製造コストダウンが要求されている。特に、民生用の安価な携帯情報端末や、携帯電話に指紋検出素子を搭載する場合、上記のように製造工程の増加によって指紋検出素子の製造コストが増大することは、致命的な欠点となる。
【００１３】
また、表面の保護膜として、ＳＯＧ材料を用いる場合、保護膜として使用できる材料が限定される。例えば、一般に普及しているＳＯＧ材料は、ＳｉＯ₂等の数種類の材料に限られる。従って、指紋検出素子の検出感度を向上させるための優れた物性値を備えた保護膜や、耐汚染性を備えた保護膜等、付加価値を有する他の機能性保護膜を幅広く利用することができない。
【００１４】
本発明は、上記従来の問題点に鑑みてなされたものであり、その目的は、製造工程の増加や保護膜の材料が限定されることを伴うことなく、表面を平坦化することができる凹凸パターン検出素子を提供することにある。
【００１５】
【課題を解決するための手段】
本発明の凹凸パターン検出素子は、上記の課題を解決するために、基板上に格子状に形成される走査線および信号線と、該走査線および信号線に接続され、上記基板上に格子毎に形成されるスイッチング素子と、該スイッチング素子を覆うように上記基板上に形成され、貫通孔であるコンタクトホールを有する絶縁膜と、該絶縁膜上に形成され、上記コンタクトホールを介して上記スイッチング素子と接続される検出電極と、該検出電極を覆うように上記絶縁膜上に形成される保護膜とを備えた凹凸パターン検出素子において、上記絶縁膜における上記検出電極の形成面のうち、上記コンタクトホールを構成する面を除く領域は平坦であるとともに、上記検出電極または該検出電極と同電位にある電極と補助容量を形成するための補助容量電極を備えていることを特徴としている。
【００１６】
上記の構成によれば、絶縁膜において、検出電極の形成面のうち、コンタクトホールを構成する面を除く領域は平坦である。これにより、絶縁膜上に形成される保護膜もまた平坦に成膜することができる。従って、保護膜において、レジストを塗布してエッチバックを行う工程や、あるいは、ＣＭＰ工程等の平坦化工程が必要ないことにより、保護膜の材料が制限されることがない。この結果、凹凸パターン検出素子の検出感度を向上させるための物性値を備えた材料や耐汚染性を備えた材料等付加価値を有する他の機能性保護膜を保護膜として幅広く利用できる。
また、上記の構成によれば、検出電極または該検出電極と同電位にある電極と補助容量電極との間に電荷を保持することができる容量を設けることができる。これにより、補助容量電極をある一定の電位に固定することにより、容量を定常状態に安定させることができる。従って、凹凸パターン検出素子における凹凸パターンの検出動作の安定化を図ることができる。
【００１７】
上記凹凸パターン検出素子は、絶縁膜は、成膜時に上記検出電極の形成面が平坦となることが好ましい。
【００１８】
上記の構成によれば、保護膜だけでなく、絶縁膜においても、表面段差を平坦化する工程、例えば、レジストを塗布してエッチバックを行う工程や、あるいは、ＣＭＰ工程は必要ない。従って、凹凸パターン検出素子の製造工程の簡略化を図ることができる。
【００１９】
上記凹凸パターン検出素子は、絶縁膜が、有機物からなることが好ましい。
【００２０】
上記の構成によれば、絶縁膜が、例えば、アクリル樹脂等の有機物からなることにより、スピナー等を用いた塗布法により成膜することができる。これにより、表面に段差がなく、平坦な絶縁膜を成膜することができる。即ち、絶縁膜下の、例えばスイッチング素子、データ電極、ゲート電極等の形状を反映した表面段差を、絶縁膜の成膜後に平坦化する工程、例えば、レジストを塗布してエッチバックを行う工程や、あるいは、ＣＭＰ（Chemical Mechanical Polishing）工程は必要ない。
【００２１】
従って、例えば、絶縁膜上に検出電極を覆うように保護膜を設ける場合、この保護膜の材料が平坦化工程を行うことができる材料に制限されることはない。この結果、平坦化工程等の製造工程の増加や保護膜の材料が限定されることを伴うことなく、凹凸パターン検出素子の表面を平坦化することができる。
【００２２】
上記凹凸パターン検出素子は、絶縁膜が、感光性を有することが好ましい。
【００２３】
上記の構成によれば、フォトリソグラフィー法により、絶縁膜に検出電極を貫通させるための開口部（コンタクトホール）を簡易に形成することができる。
【００２４】
上記凹凸パターン検出素子は、絶縁膜の厚さが、１μｍ以上、かつ、５μｍ以下であることが好ましい。
【００２５】
上記の構成によれば、絶縁膜の厚さを、その下に配されているスイッチング素子、ゲート電極、データ電極等の厚さより厚い１μｍ以上とすることにより、絶縁膜の表面段差をなくし、凹凸パターン検出素子の表面を平坦にすることができる。
【００２６】
また、絶縁膜の厚さを５μｍ以下とすることにより、例えば、３００ｍｍ×３００ｍｍ〜１０００ｍｍ×１０００ｍｍ程度の大面積基板に対しても、均一な厚さの絶縁膜を形成することができる。これにより、大面積基板から凹凸パターン検出素子を多面取りしても、凹凸パターン検出素子の信頼性の低下を防止することができる。
【００２７】
上記凹凸パターン検出素子は、検出電極が、走査線および信号線の少なくともいずれか一方と重なるように配されていることが好ましい。
【００２８】
上記の構成によれば、例えば、検出電極が走査線にも信号線にも重ならないように配されている場合と比較すると、検出電極を大きくすることができる。このため、凹凸パターン検出素子の基板上における検出電極の充填率（１検出画素当たりに検出電極が占める面積の割合）も増大する。
【００２９】
例えば、絶縁膜上に検出電極を覆うように保護膜を設ける場合、通常、保護膜の容量値が大きくなるほど、凹凸パターン検出素子の感度は高くなる。また、検出電極の大きさ（面積）とその上に配されている保護膜の容量値とは比例する。従って、保護膜の容量値が大きいほど、凹凸パターン検出素子の感度は高くなる。
【００３０】
このように、検出電極の充填率が増大することにより、保護膜の容量値を大きくすることができ、このため、高感度の凹凸パターン検出素子を提供することができる。
【００３１】
上記凹凸パターン検出素子は、検出電極が、スイッチング素子と重なるように配されていることが好ましい。
【００３２】
上記の構成によれば、検出電極の充填率の増大を図ることができ、さらに、高感度の凹凸パターン検出素子を提供することができる。また、検出電極がその下層に配されているスイッチング素子の電気的シールドの役割を果たす。このため、スイッチング素子の誤動作を防止することができる。
【００３３】
上記凹凸パターン検出素子は、スイッチング素子上に、遮光膜が配されていることが好ましい。
【００３４】
上記の構成によれば、凹凸パターン検出素子の上面からスイッチング素子に外部からの光が入射することを防止することができる。従って、光の入射によるスイッチング素子の誤動作を防止することができる。
【００３５】
また、遮光膜が配されていないとすると、例えば、スイッチング素子が逆スタガ構造の薄膜トランジスタの場合、チャネル層に光が入射したとき、チャネル層内に不要なキャリアが誘起されることとなり、ＯＮ／ＯＦＦ特性が劣化する。しかしながら、薄膜トランジスタの上層に遮光膜を形成することにより、このようなＯＮ／ＯＦＦ特性の劣化を防止することができる。
【００３６】
上記凹凸パターン検出素子は、検出電極が遮光性を有することが好ましい。
【００３７】
上記の構成によれば、スイッチング素子への周囲の光の影響を低減することができる。従って、スイッチング素子の誤動作や、ＯＮ／ＯＦＦ特性の劣化を防止することができる。また、検出電極が上記遮光膜の機能を兼ね備えることによって、別途遮光膜を設ける必要がなく、凹凸パターン検出素子の構造の簡略化を図ることができる。
【００３８】
上記凹凸パターン検出素子は、絶縁膜が遮光性を有することが好ましい。
【００３９】
上記の構成によれば、例えば、カーボン系黒色顔料を分散させて、絶縁膜に遮光性をもたせることにより、スイッチング素子への周囲の光の影響を低減することができる。従って、スイッチング素子の誤動作や、ＯＮ／ＯＦＦ特性の劣化を防止することができる。また、絶縁膜が上記遮光膜の機能を兼ね備えることによって、別途遮光膜を設ける必要がなく、凹凸パターン検出素子の構造の簡略化を図ることができる。
【００４０】
上記凹凸パターン検出素子は、検出電極と容量を形成するための補助容量電極を備えていることが好ましい。
【００４１】
上記の構成によれば、検出電極と補助容量電極との間に電荷を保持することができる容量を設けることができる。これにより、補助容量電極をある一定の電位に固定することにより、容量を定常状態に安定させることができる。従って、凹凸パターン検出素子における凹凸パターンの検出動作の安定化を図ることができる。
【００４２】
上記凹凸パターン検出素子では、上記補助容量は、上記絶縁膜の下層に設けられていることが好ましい。
【００４３】
上記の構成によれば、検出電極と補助容量電極との間に電荷を保持することができる補助容量を設けることができる。従って、凹凸パターン検出素子における凹凸パターンの検出動作の安定化を図ることができる。
【００４４】
上記凹凸パターン検出素子は、基板が、絶縁性を有することが好ましい。
【００４５】
上記の構成によれば、例えば、基板がセラミックスやプラスチックからなることにより、大面積基板を容易に作製することができる。このため、１枚の大面積基板から多数の凹凸パターン検出素子を形成することができる。従って、安価な指紋センサを提供することができる。
【００４６】
また、上記基板が、例えば、プラスチックからなることにより、軽量化・小型化を図ることができる。さらに、プラスチックからなる基板は割れ難いため、信頼性の高い凹凸パターン検出素子を提供することができる。
【００４７】
上記凹凸パターン検出素子は、基板が、ガラスからなるガラス基板であることが好ましい。
【００４８】
上記の構成によれば、凹凸パターン検出素子の基板として安価なガラス基板を用いることができる。また、ガラス基板は、大面積基板を容易に作製することができ、このため、１枚の大面積基板から多数の凹凸パターン検出素子を形成することができる。従って、安価な凹凸パターン検出素子を提供することができる。
【００４９】
上記凹凸パターン検出素子は、走査線に駆動信号を入力する駆動回路と、信号線から信号を検出するための検出回路とのうち少なくとも一方が、ガラス基板上に直接実装されていることが好ましい。
【００５０】
上記の構成によれば、ガラス基板上に直接マウントするＣＯＧ（Chip On Glass）実装方式を用いることにより、例えば、駆動回路ＬＳＩや検出回路ＬＳＩを別途準備してキャリヤテープに一旦マウントしてから接続するＴＡＢ（Tape Automated Bonding）実装方式と比較すると、製造工程の簡略化および周辺回路との接続の簡素化を図ることができる。
【００５１】
上記凹凸パターン検出素子は、走査線に駆動信号を入力する駆動回路と、信号線から信号を検出するための検出回路とのうち少なくとも一方が、ガラス基板上にモノリシックに形成されていることが好ましい。
【００５２】
上記の構成によれば、駆動回路や検出回路を、凹凸パターン検出素子におけるスイッチング素子と同一プロセスで形成することができる。これにより、例えば、駆動回路ＬＳＩや検出回路ＬＳＩを後から別途設ける必要がなくなり、製造コストの削減および実装工程の簡略化を図ることができる。
【００５３】
また、駆動回路や検出回路を、ガラス基板上における検出画素配列領域の周辺部の僅かな領域に作り込むことができる。従って、ＴＡＢ実装方式や、ＣＯＧ実装方式により駆動回路ＬＳＩや検出回路ＬＳＩを接続する場合と比較すると、ガラス基板の小額縁化を図ることができ、これにより、凹凸パターン検出素子の小型化を図ることができる。
【００５４】
上記凹凸パターン検出素子は、駆動回路および検出回路は、ポリシリコンまたは連続粒界結晶シリコンからなることが好ましい。
【００５５】
上記の構成によれば、６００℃以下の低いプロセス温度で、ガラス基板上に駆動回路および検出回路を形成することができる。
【００５６】
上記凹凸パターン検出素子は、比誘電率が５以上の誘電体膜からなることが好ましく、具体的には、保護膜が、ＳｉＮｘからなることが好ましい。
【００５７】
上記の構成によれば、保護膜が高い比誘電率を有することにより、保護膜の容量値を大きくすることができる。
【００５８】
また、上記凹凸パターン検出素子は、保護膜が、比誘電率が１０以上の誘電体膜からなることがさらに好ましく、具体的には、保護膜が、Ｔａ₂Ｏ₅，ＴｉＯ₂，ＳｒＴｉＯ₃，ＢａＴｉＯ₃，Ｂａ_XＳｒ_1-XＴｉＯ₃のいずれかを含むことが好ましい。
【００５９】
上記の構成によれば、保護膜がさらに高い比誘電率を有することにより、保護膜の容量値を大きくすることができる。従って、さらに高感度の凹凸パターン検出素子を提供することができる。
【００６０】
また、ＳＯＧ材料を用いなくても保護膜を平坦化することができることにより、保護膜の材料の選択の幅を広げることができる。
【００６１】
上記凹凸パターン検出素子は、保護膜が、フッ素樹脂からなることが好ましい。
【００６２】
上記の構成によれば、凹凸パターン検出素子の表面となる保護膜の耐汚染性が向上し、凹凸パターン検出素子の信頼性の向上を図ることができる。
【００６３】
上記凹凸パターン検出素子は、保護膜が、乾式転写法により形成されることが好ましい。
【００６４】
上記の構成によれば、保護膜としてのフッ素樹脂を簡便に形成することができる。
【００６５】
【発明の実施の形態】
〔実施の形態１〕
本発明の実施の一形態について図１ないし図８に基づいて説明すれば、以下の通りである。
【００６６】
図１は、本発明の実施の一形態に係る凹凸パターン検出素子としての指紋センサの要部の構造を示す断面図である。指紋センサにおいて指紋を検出することができる領域、即ち、後述する検出電極１１が２次元状に配されている領域（図５参照、検出画素配列領域１８）における検出画素の密度は、２００〜６００ｐｐｉ、また、検出画素配列領域１８のサイズは、１０ｍｍ×１０ｍｍ〜３０ｍｍ×３０ｍｍに設計することが好ましい。
【００６７】
図１に示すように、凹凸パターン検出素子は、アクティブマトリクス基板１５上に、保護膜としての上層絶縁膜１６が形成されている。上層絶縁膜１６は、例えば、ＳｉＮｘや、ＳｉＯ₂等の無機材料からなる絶縁膜であっても、アクリル樹脂やポリイミド樹脂等の有機材料からなる絶縁膜であってもよい。
【００６８】
以下に、アクティブマトリクス基板１５について詳しく説明する。
【００６９】
アクティブマトリクス基板１５は、絶縁性基板（基板）１、ゲート電極２、データ電極３、ゲート絶縁膜４、チャネル層５、コンタクト層６、接続電極７、絶縁保護膜８、層間絶縁膜（絶縁膜）１０および検出電極１１を有している。
【００７０】
このアクティブマトリクス基板１５は、図２に示すように、絶縁性基板１上において、格子状に配設された信号線であるデータ電極３・３と走査線であるゲート電極２・２とに囲まれた検出画素領域には検出電極１１が形成され、また、データ電極３およびゲート電極２の交差部の近傍にはスイッチング素子としての薄膜トランジスタ（ＴＦＴ：Thin Film Transistor、以下ＴＦＴと称する）９が形成されている。
【００７１】
また、ＴＦＴ９は、図１に示すように、ゲート電極２、ゲート絶縁膜４、データ電極３、接続電極７、チャネル層５、コンタクト層６等で以て構成されている。
【００７２】
絶縁性基板１は絶縁性を有する支持基板であり、絶縁性基板１としては、例えば、無アルカリガラス基板（例えば、コーニング社製＃１７３７等）を用いることができる。
【００７３】
ＴＦＴ９のソース・ドレインは、各々データ電極３と接続電極７とに接続されており、データ電極３はそのソース電極、接続電極７はそのドレイン電極である。つまり、データ電極３は、信号線としての直線部分と、ＴＦＴ９を構成するための延長部分（ソース電極）とを備えている。また、ゲート電極２は、データ電極３とともに電極配線であり、走査線としての直線部分と、ＴＦＴ９を構成するための延長部分とを備えている。ゲート電極２、データ電極３および接続電極７は、Ｔａ，Ａｌ，ＩＴＯ（Indium-Tin-Oxide）等の導電性材料からなる。
【００７４】
ゲート絶縁膜４は、ＳｉＮｘや、ＳｉＯｘ等からなっている。ゲート絶縁膜４は、ゲート電極２を覆うように設けられている。なお、ゲート絶縁膜４としては、ＳｉＮｘや、ＳｉＯｘに限らず、ゲート電極２を陽極酸化した陽極酸化膜を併用することもできる。
【００７５】
また、チャネル層（ｉ層）５はＴＦＴ９のチャネル部であり、データ電極３と接続電極７とを結ぶ電流の通路である。コンタクト層（ｎ⁺層）６はデータ電極３と接続電極７とのコンタクトを図る。チャネル層５およびコンタクト層６は、アモルファスシリコン（以下、ａ−Ｓｉと称する）またはポリシリコン（以下、ｐ−Ｓｉと称する）からなる。
【００７６】
絶縁保護膜８は、ＳｉＮｘからなり、データ電極３及び接続電極７上、即ち、絶縁性基板１上に、ほぼ全面（ほぼ全領域）にわたって形成されている。これにより、接続電極７とデータ電極３とを保護するとともに、電気的な絶縁分離を図っている。また、絶縁保護膜８は、その所定位置に接続電極７を露出するコンタクトホール１２を有している。
【００７７】
検出電極１１は、ＩＴＯ等の導電性材料からなる。検出電極１１はコンタクトホール１２の壁面を覆うようにして形成された、層間絶縁膜１０および絶縁保護膜８を貫通する接続部１１ａを有しており、この接続部１１ａで接続電極７と接続している。また、検出電極１１は、データ電極３上及び接続電極７上に積層されており、ＴＦＴ９を覆うように配されている。
【００７８】
層間絶縁膜１０は、感光性を有するアクリル樹脂やポリイミド樹脂等の有機物からなり、ＴＦＴ９の電気的な絶縁分離を図っている。層間絶縁膜１０には、貫通孔であるコンタクトホール１２が貫通し（開口部を有し）ており、検出電極１１は接続電極７に接続されている。
【００７９】
絶縁性基板１上には、ゲート電極２が設けられている。ゲート電極２の上方には、ゲート絶縁膜４を介して、チャネル層５およびコンタクト層６がこの順に形成されている。コンタクト層６上には、データ電極３と接続電極７とが形成されている。また、接続電極７とデータ電極３の上方には絶縁保護膜８が配されている。
【００８０】
絶縁保護膜８の上方には、層間絶縁膜１０が設けられている。層間絶縁膜１０の上層、すなわちアクティブマトリクス基板１５の最上層には検出電極１１が設けられている。検出電極１１とＴＦＴ９とは接続電極７を介して接続されている。
【００８１】
以上のように、指紋センサの絶縁性基板１はガラス基板が用いられている。ガラス基板は、従来から用いられているシリコン基板と比較すると安価であり、従って、安価な凹凸パターン検出素子を提供することができる。
【００８２】
なお、絶縁性基板１としては、ガラス基板に限られるものではなく、セラミックス基板やプラスチック基板等を用いてもかまわない。これらの基板は、Ｓｉ基板と比較すると、大面積基板を容易に作製することができる。このため、１枚の大面積基板から多数の凹凸パターン検出素子を形成することができる。従って、安価な指紋センサを提供することができる。
【００８３】
また、プラスチック基板は軽く、その厚さは薄いため、指紋センサの軽量化・小型化を図ることができる。さらに、プラスチック基板は割れ難いため、信頼性の高い指紋センサを提供することができる。
【００８４】
なお、スイッチング素子としては、ＴＦＴ９に限られるものではなく、ＭＩＭ等のダイオード等を用いてもかまわない。
【００８５】
以下、指紋センサの動作原理について、図３に基づいて説明する。
【００８６】
指先の表面を指紋センサの表面に接触させると指と検出電極１１との間には、上層絶縁膜１６の容量Ｃｙと、指の表面と指紋センサとの間の空気層の容量Ｃｚとが形成される。これらの容量Ｃｙ・Ｃｚは、指の凹凸情報を反映しているので、これらの容量Ｃｙ・Ｃｚを検出することにより、指紋画像を得ることができる。また、指と検出電極１１との間の容量Ｃｙ・Ｃｚ等の検出は以下のようにして行う。
【００８７】
まず、ある一本のゲート電極２への入力信号によってＴＦＴ９をオフ状態にして、検出電極１１や接続電極７に発生する寄生容量Ｃｘをある電位にプリチャージする。
【００８８】
次に、ゲート電極２への入力信号によってＴＦＴ９をオン状態にすることにより、容量Ｃｙ・Ｃｚとの間で電荷を分配させる。このときのデータ電極３の電位変化を検出することにより、容量Ｃｚが求まる。
【００８９】
この操作を全てのゲート電極２について行い、指と指紋センサとの間の静電容量Ｃｚの分布、即ち、指紋画像を得る。
【００９０】
なお、このデータ電極３には、これらの容量を読み出すために、オペアンプ等の信号読み出し回路（検出回路）が設けられている。この信号読み出し回路により、指紋の凹凸による静電容量の差を電気的に検出することができ、指紋の凹凸パターンがデータとして取り出される。
【００９１】
ここで、指紋センサにより検出される容量値のうち、指紋の凹凸による信号成分の割合について、図３に基づいて説明する。指紋採取時にデータ電極３より検出される容量値Ｃoutは、次式（１）
Ｃout＝Ｃｘ＋ＣｙＣｚ／（Ｃｙ＋Ｃｚ） …（１）
で表される。ここで、容量値Ｃoutが最大値をとるのはＣｚ→∞の（指の表面が上層絶縁膜１６に接している）ときであり、このときの容量値Ｃout(max)は、次式（２）
Ｃout(max)＝Ｃｘ＋Ｃｙ …（２）
で表される。また、容量値Ｃoutが最小値をとるのはＣｚ→０の（指の表面が上層絶縁膜１６上にない）ときであり、このときの容量値Ｃout(min)は、次式（３）
Ｃout(min)＝Ｃｘ …（３）
で表される。
【００９２】
従って、検出される容量値のうち、指紋の凹凸による信号成分の割合は、次式（４）
（Ｃout(max)−Ｃout(min)）／Ｃout(max)＝Ｃｙ／（Ｃｘ＋Ｃｙ）…（４）
で表される。即ち、Ｃｙ／（Ｃｘ＋Ｃｙ）比が大きいほど、指紋センサの感度は高くなる。従って、高感度の指紋センサを得るには、検出電極１１や接続電極７に発生する寄生容量Ｃｘはできるだけ小さくなるように、また、上層絶縁膜１６の容量Ｃｙはできるだけ大きくなるように素子設計を行えばよい。
【００９３】
図１に示す構成の場合、ＴＦＴ９が、接続電極７や検出電極１１と重なる領域は僅かであり、上層絶縁膜１６の容量Ｃｙと比較すると、検出電極１１や接続電極７に発生する寄生容量Ｃｘは十分小さく、高感度の指紋センサを提供することができる。
【００９４】
以下に、凹凸パターン検出素子の製造工程の一例について説明する。
【００９５】
まず、絶縁性基板１上に、ＴａやＡｌやＩＴＯ等の導電膜をスパッタ蒸着により厚さ１００〜３００ｎｍに成膜した後、所望の形状にパターニングすることにより、ゲート電極２を形成する。
【００９６】
そして、このゲート電極２を覆うようにして、絶縁性基板１の略全面にＳｉＮｘやＳｉＯｘ等からなるゲート絶縁膜４をＣＶＤ（Chemical Vapor Deposition）法により厚さ約２００ｎｍに成膜する。
【００９７】
また、ゲート絶縁膜４を介して、ゲート電極２の上方にチャネル層５が配されるように、ＣＶＤ法により、ａ−Ｓｉを厚さ約１００ｎｍに成膜した後、所望の形状にパターニングすることにより、チャネル層５を形成する。
【００９８】
チャネル層５の上層にコンタクト層６が配されるように、ＣＶＤ法によりａ−Ｓｉを厚さ約４０ｎｍに成膜した後、所望の形状にパターニングすることにより、コンタクト層６を形成する。
【００９９】
さらに、コンタクト層６上に、ＴａやＡｌやＩＴＯ等の導電膜をスパッタ蒸着により厚さ約２００ｎｍに成膜した後、所望の形状にパターニングすることにより、データ電極３及び接続電極７を形成する。
【０１００】
このようにしてＴＦＴ９を形成した絶縁性基板１の略全面を覆うようにＳｉＮｘ膜をＣＶＤ法で厚さ約２００ｎｍに成膜した後、コンタクトホール１２となる接続電極７上の所定の部分に形成されたＳｉＮｘ膜を除去するようにパターニングすることにより、絶縁保護膜８を形成する。
【０１０１】
その後、上記絶縁保護膜８上の略全面を覆うように、感光性を有するアクリル樹脂等を、スピナー等の塗布装置を用いて厚さ約３μｍに塗布して層間絶縁膜１０を成膜する。そして、所定の遮光パターンを有するフォトマスクを、絶縁保護膜８におけるコンタクトホール１２の位置と層間絶縁膜１０を貫通するコンタクトホール１２となる部分の位置とを合わせるように用いて、層間絶縁膜１０に露光・現像処理（フォトリソグラフィー）を施す。こうして、層間絶縁膜１０を貫通するコンタクトホール１２を形成する。
【０１０２】
層間絶縁膜１０上に、ＩＴＯ等の導電膜をスパッタ蒸着法にて厚さ約１００ｎｍに成膜し、所望の形状にパターニングして検出電極１１を形成する。この時、絶縁保護膜８及び層間絶縁膜１０に設けたコンタクトホール１２に検出電極１１を貫通させて、検出電極１１と接続電極７とを電気的に導通させる。
【０１０３】
そして、上記のように形成されたアクティブマトリクス基板１５の略全面を覆うように、Ｔａ₂Ｏ₅を厚さ０．２〜５μｍに成膜し、上層絶縁膜１６を形成する。そして、絶縁性基板１上に、後述する駆動回路１３や検出回路１４（図５参照）を実装する。
【０１０４】
このように、層間絶縁膜１０は感光性を有しているため、フォトリソグラフィー法により、簡易にコンタクトホール１２を形成することができる。また、層間絶縁膜１０はアクリル樹脂等の有機物からなる有機膜であり、スピナー等を用いた塗布法により成膜される。これにより、表面に段差がなく、平坦な層間絶縁膜１０を成膜することができる。即ち、層間絶縁膜１０下の、例えばＴＦＴ９、データ電極３、ゲート電極２等の形状を反映した表面段差を、層間絶縁膜１０の成膜後に平坦化する工程、例えば、レジストを塗布してエッチバックを行う工程や、あるいは、ＣＭＰ（Chemical Mechanical Polishing）工程は必要ない。
【０１０５】
また、層間絶縁膜１０において検出画素側（指紋と接する側）の面は平坦であるため、表層、即ち、上層絶縁膜１６の表面段差としてあらわれるのは、層間絶縁膜１０上の検出電極１１の厚さおよびコンタクトホール１２の凹形状のみである。
【０１０６】
しかしながら、検出電極１１の厚さは約１００ｎｍと薄く、また、検出電極１１は上層絶縁膜１６により覆われているため、検出電極１１の厚さに起因する上層絶縁膜１６の表面段差のテーパーは緩やかになる。このため、検出電極１１の厚さに起因する上層絶縁膜１６の表面段差は、無視できる程度のものとなる。
【０１０７】
ここで、無視できる程度の平坦性とは、表面段差として０．５μｍ未満の凹凸しか存在しない表面形状をさす。
【０１０８】
一方、コンタクトホール１２の凹形状に起因する表面段差の深さは、層間絶縁膜１０の厚さに等しく、１〜５μｍであり、無視できる程度のものではない。
【０１０９】
ここで、図４に基づいて、凹形状の表面段差について説明する。図４（ａ）は微細な凸段差がある場合の説明図であり、図４（ｂ）は微細な凹段差がある場合の説明図である。
【０１１０】
図４（ａ）に示すように、微細な凸段差のある表面を、指等の摩擦物体が移動する場合、凸段差が微細であっても、特に０．５μｍ以上の凸段差では、摩擦物体は凸段差にひっかかりやすい。このため、その凸段差は破壊されやすい。なお、０．５μｍ未満の凸段差については、この限りではないことが実験的に判明している。
【０１１１】
一方、図４（ｂ）に示すように、微細な凹段差のある表面を、指等の摩擦物体が移動する場合、摩擦物体と比較して、表面における凹段差の大きさが微細であれば、摩擦物体は凸段差にひっかかりにくく、凹段差は破壊されにくい。
【０１１２】
このように、コンタクトホール１２の凹形状に起因する表面段差は、１〜５μｍであり、無視できる程度の深さではないが、その形状は凹形状である。検出する指紋パターンの大きさと比較すると、表面における凹形状の大きさは微細なものであるため、コンタクトホール１２の凹形状に起因する表面段差は、無視できる程度のものとなる。
【０１１３】
従って、上層絶縁膜１６の表面段差を平坦化する工程、例えば、レジストを塗布してエッチバックを行う工程や、あるいは、ＣＭＰ工程は必要ない。
【０１１４】
このように、層間絶縁膜１０は、成膜時にその表面（検出電極１１の形成面のうち、コンタクトホール１２を構成する面を除く領域、即ち絶縁性基板１と略対向する面）が平坦となることにより、層間絶縁膜１０において平坦化処理を必要としない。また、層間絶縁膜１０の表面が平坦であることにより上層絶縁膜１６も略平坦に成膜することができ、上層絶縁膜１６においても平坦化処理は必要ない。これにより、指紋センサの製造工程の簡略化を図ることができる。
【０１１５】
また、このように、レジストを塗布してエッチバックを行う工程や、あるいは、ＣＭＰ工程等の平坦化工程が必要ないことにより、上層絶縁膜１６の材料が制限されることがない。これにより、上層絶縁膜１６に、指紋センサの検出感度を向上させるための物性値を備えた材料や耐汚染性を備えた材料等付加価値を有する他の機能性保護膜を上層絶縁膜１６として幅広く利用できる。
【０１１６】
ここで、上層絶縁膜１６の材料をＴａ₂Ｏ₅とした場合と、従来のようにＳｉＮｘとした場合とを比較する。Ｔａ₂Ｏ₅の比誘電率は約２４である。一方、ＳｉＮｘの比誘電率は約７．５である。上層絶縁膜１６の容量Ｃｙは、その比誘電率に比例する。従って、上層絶縁膜１６としてＴａ₂Ｏ₅膜を用いることにより、ＳｉＮｘ膜を用いる場合と比較すると、その容量Ｃｙを３．２倍とすることができる。これにより、高感度の指紋センサを提供することができる。
【０１１７】
なお、上層絶縁膜１６の材料としては、Ｔａの酸化物であるＴａ₂Ｏ₅に限定されるものではない。例えば、２００℃以下の低温スパッタリング法で得られるアモルファス膜においても５以上の比誘電率を有する高誘電体膜を形成できる材料、例えば、ＳｉＮｘを用いてもかまわない。さらに好ましくは、２００℃以下の低温スパッタリング法で得られるアモルファス膜においても１０以上の比誘電率を有する高誘電体膜を形成できる材料、例えば、ＴｉＯ₂，ＳｒＴｉＯ₃，ＢａＴｉＯ₃，Ｂａ_XＳｒ_1-XＴｉＯ₃等を用いてもかまわない。これにより、容易に指紋センサの感度の向上を図ることができる。
【０１１８】
ここで、従来のように、上層絶縁膜１６の材料として、ＳＯＧ（Spin On Glass）材料を用いる場合、限られた材料しか用いることができないが、本実施の形態では、ＳＯＧ材料を用いなくても上層絶縁膜１６の平坦化を図ることができる。従って、上述したような種々の材料を上層絶縁膜１６として用いることができる。
【０１１９】
また、例えば、上層絶縁膜１６としてフッ素系樹脂膜を用いてもかまわない。フッ素系樹脂膜は、塗布法によって形成できるが、ラミネート（乾式転写）法でも形成することができる。例えば、ラミネート法を用いてフッ素樹脂からなる上層絶縁膜１６を形成する工程を、図７に基づいて説明する。
【０１２０】
まず、ＰＥＴ（ポリエチレンテレフタレート）シート等の支持フィルム７０上に、フッ素系樹脂シート７１を、厚さ２〜５μｍに形成する（図７（ａ））。そして、フッ素系樹脂シート７１の表面に厚さ１μｍ程度の接着層を塗布する。
【０１２１】
次に、その接着層が塗布されたフッ素系樹脂シート７１の表面と、アクティブマトリクス基板１５における検出電極１１が露出している面とが接するように、熱ラミネートする（図７（ｂ））。その後、支持フィルム７０を剥離して（図７（ｃ））、除去する（図７（ｄ））ことにより、アクティブマトリクス基板１５上に上層絶縁膜１６が形成される。
【０１２２】
上層絶縁膜１６としてフッ素系樹脂膜を用いることにより、指紋センサの表面層はフッ素樹脂からなることとなる。これにより、指紋センサ表面の耐汚染性が向上し、指紋センサの信頼性の向上を図ることができる。
【０１２３】
なお、上層絶縁膜１６の材料としては、上記フッ素樹脂に限定されるものではなく、シリコン系樹脂等の撥水性樹脂材料を用いてもかまわない。
【０１２４】
また、上層絶縁膜１６は、フッ素樹脂からなる単層膜に限られるものではなく、ＳｉＮｘやＳｉＯｘ等他の絶縁性材料との積層膜であってもかまわない。
【０１２５】
以上のように、層間絶縁膜１０において検出画素側の面は平坦であるため、上層絶縁膜１６の平坦化処理を必要としない。これにより、上層絶縁膜１６において、レジストを塗布してエッチバックを行う工程や、あるいは、ＣＭＰ工程等の平坦化工程が必要ない。従って、上層絶縁膜１６の材料が制限されることがない。この結果、製造工程の増加を伴うことなく、指紋センサの表面を平坦化することができる。
【０１２６】
なお、このような上層絶縁膜１６は、従来から用いられているＣＭＯＳプロセスによって形成される指紋センサにも適用できる。
【０１２７】
なお、本実施の形態では上述したように、スイッチング素子としてａ−Ｓｉを用いたＴＦＴ９を用いたが、これに限らず、ｐ−Ｓｉ（ポリシリコン）を用いてもよい。また、データ電極３及び接続電極７がゲート絶縁膜４を介してゲート電極２より上方にある逆スタガ構造を採用したが、スタガ構造にしてもよい。また、アクティブマトリクス基板１５として検出電極１１がＴＦＴ９の上方にオーバーラップする、いわゆる屋根型構造（マッシュルーム電極構造）を採用しているが、非屋根型構造を採用してもかまわない。
【０１２８】
また、層間絶縁膜１０は、成膜工程やパターニング工程が簡略な感光性を有する樹脂を用いて形成しているが、エッチングによってコンタクトホール１２を形成することができる材料であれば、感光性を有さない樹脂、例えば、非感光性のポリイミド樹脂やＢＣＢ（Benzocyclobutene）樹脂等を用いて形成してもかまわない。
【０１２９】
さらに、層間絶縁膜１０の厚さは、１μｍ以上、かつ、５μｍ以下とするのが好ましい。層間絶縁膜１０の厚さを、その下に配されているＴＦＴ９、ゲート電極２、データ電極３等の厚さより厚い１μｍ以上とし、層間絶縁膜１０を塗布形成することにより、層間絶縁膜１０の表面段差をなくし、表面を平坦にすることができる。また、層間絶縁膜１０の厚さを５μｍ以下とすることにより、３００ｍｍ×３００ｍｍ〜１０００ｍｍ×１０００ｍｍ程度の大面積基板に対しても、均一に樹脂を塗布して層間絶縁膜１０を形成することができる。これにより、大面積基板から凹凸パターン検出素子を多面取りしても、信頼性が低下することはない。
【０１３０】
ところで、指紋センサを動作させるためには、図５に示すように、ゲート電極２に駆動信号を入力するための駆動回路１３、および、データ電極３からの信号を検出するための検出回路１４（例えばアンプ回路）を設ける必要がある。絶縁性基板１がガラス基板であり、ＴＦＴ９がａ−Ｓｉを用いて形成されている場合、絶縁性基板１上に駆動回路１３や検出回路１４をモノリシックに形成することができないため、駆動回路ＬＳＩや検出回路ＬＳＩを別途準備して実装する必要がある。
【０１３１】
この場合、上記ＬＳＩをキャリヤテープに一旦マウントしてから接続するＴＡＢ（Tape Automated Bonding）実装方式や、絶縁性基板１上に直接マウントするＣＯＧ（Chip On Glass）実装方式を用いることで、絶縁性基板１の周辺領域に駆動回路ＬＳＩや検出回路ＬＳＩを設置することができる。なお、製造工程の簡略化および周辺回路との接続の簡素化を図ることができるため、ＣＯＧ実装方式の方が好ましい。
【０１３２】
なお、絶縁性基板１がガラス基板であっても、ＴＦＴ９がｐ−Ｓｉや連続粒界結晶シリコン（ＣＧ−Ｓｉ：Continuous Grain Silicon）を用いて形成されている場合、駆動回路１３や検出回路１４も、ｐ−ＳｉまたはＣＧ−Ｓｉにより形成すると、図５に示すように絶縁性基板１上に駆動回路１３や検出回路１４を直接モノリシックに、即ち、ＴＦＴ９と同一プロセスで形成することができる。これは、ｐ−Ｓｉ膜やＣＧ−Ｓｉ膜は、ａ−Ｓｉ膜と比較すると、移動度に優れており、かつ、６００℃以下の低いプロセス温度で形成が可能であるからである。また、このとき、各種信号の受け渡しは、ＦＰＣ（flexible printed circuit）１７により行われる。
【０１３３】
これにより、駆動回路ＬＳＩや検出回路ＬＳＩを後から別途設ける必要がなくなり、製造コストの削減および実装工程の簡略化を図ることができる。また、駆動回路１３や検出回路１４を、絶縁性基板１上における検出画素配列領域１８の周辺部の僅かな領域に作り込むことができる。従って、ＴＡＢ実装方式や、ＣＯＧ実装方式により駆動回路ＬＳＩや検出回路ＬＳＩを接続する場合と比較すると、絶縁性基板１の小額縁化を図ることができ、これにより、指紋センサの小型化を図ることができる。
【０１３４】
なお、図６に示すように、ＴＦＴ９の上部に遮光膜６０を形成してもかまわない。この遮光膜６０としては、各種金属や、黒色樹脂材料を用いて形成する。このように、ＴＦＴ９の上層に遮光膜６０を形成することにより、指紋センサの上面からＴＦＴ９に外部からの光が入射することを防止することができる。従って、光の入射によるＴＦＴ９の誤動作を防止することができる。
【０１３５】
また、遮光膜６０が配されていないとすると、特に、ＴＦＴ９が逆スタガ構造の場合、チャネル層５に光が入射したとき、チャネル層５内に不要なキャリアが誘起されることとなり、ＯＮ／ＯＦＦ特性が劣化する。しかしながら、ＴＦＴ９の上層に遮光膜６０を形成することにより、このようなＯＮ／ＯＦＦ特性の劣化を防止することができる。このように、遮光膜６０を形成することにより、周囲の光の影響を低減することができ、従って、ＴＦＴ９の誤動作や、ＯＮ／ＯＦＦ特性の劣化を防止することができる。
【０１３６】
また、層間絶縁膜１０の材料として、遮光性を有する樹脂を用いてもかまわない。遮光性を有する樹脂としては、樹脂中にカーボン系黒色顔料を分散させていることが好ましい。これにより、絶縁性と遮光性を兼ね備えた層間絶縁膜１０を配することができ、周囲の光の影響を低減することができ、従って、ＴＦＴ９の誤動作や、ＯＮ／ＯＦＦ特性の劣化を防止することができる。
【０１３７】
さらに、検出電極１１の材料として、例えば、ＡｌやＭｏ等の金属を用いることにより、検出電極１１が遮光性を有していてもかまわない。これにより、周囲の光の影響を低減することができ、従って、ＴＦＴ９の誤動作や、ＯＮ／ＯＦＦ特性の劣化を防止することができる。また、別途遮光膜６０を設ける必要がなく指紋センサの構造の簡略化を図ることができる。
【０１３８】
また、検出電極１１は、信号線としてのデータ電極３および走査線としてのゲート電極２の少なくともいずれか一方と重なるように配されていてもかまわない。例えば、検出電極１１が、データ電極３およびゲート電極２の一部と重なるように配されている例を図８に示す。これにより、図２に示すような、データ電極３にもゲート電極２にも重ならないように配されている検出電極１１と比較すると、検出電極１１は大きくなる。このように、検出電極１１がデータ電極３にもゲート電極２にも重ならないように配されている場合、１検出画素当たりに検出電極１１が占める面積の割合（以下、検出電極１１の充填率と称する）は約７０％であるのに対し、検出電極１１がデータ電極３およびゲート電極２の一部と重なるように配されている場合、検出電極１１の充填率は８０％以上と増大する。従って、上層絶縁膜１６の容量Ｃｙの向上を図ることができる。これにより、指紋センサの信頼性の向上を図ることができる。
【０１３９】
さらに、検出電極１１は、ＴＦＴ９と重なるように配されていてもかまわない。これによっても、検出電極１１の充填率は増大し、さらに高感度の指紋センサを提供することができる。また、この場合、検出電極１１は、その下層に配されているＴＦＴ９の電気的シールドの役割も果たす。このため、ＴＦＴ９の誤動作を防止することができる。
【０１４０】
〔実施の形態２〕
本発明の実施の他の形態について図９ないし図１１に基づいて説明すれば、以下の通りである。なお、実施の形態１における構成要素と同等の機能を有する構成要素については、同一の符号を付記してその説明を省略する。
【０１４１】
本実施の形態に係る半導体装置は、図９に示すように、実施の形態１と同様、ゲート電極２、データ電極３、ゲート絶縁膜４、チャネル層５、コンタクト層６、接続電極７、絶縁保護膜８、層間絶縁膜１０および検出電極１１を有するアクティブマトリクス基板１５上に、上層絶縁膜１６が形成されている。またアクティブマトリクス基板１５上には、他に、補助容量電極２１が配されている。
【０１４２】
補助容量電極２１やゲート絶縁膜４、接続電極７等で以て補助容量（容量）２０が構成されている。
【０１４３】
ゲート絶縁膜４は、ゲート電極２および補助容量電極２１を覆うように設けられており、ゲート電極２上に位置する部位がＴＦＴ９におけるゲート絶縁膜として作用し、補助容量電極２１上に位置する部位は補助容量２０における誘電体層として作用する。また、接続電極７は、図１０に示すように、ＴＦＴ９と補助容量２０とをつなぐように設けられている。即ち、補助容量２０は、ゲート電極２と同一層に形成された補助容量電極２１と接続電極７との重畳領域によって形成されている。
【０１４４】
また、コンタクトホール１２は、接続電極７において、補助容量２０を介して補助容量電極２１と対向している領域上に設けられる。
【０１４５】
補助容量電極２１は、絶縁性基板１上に、ＴａやＡｌやＩＴＯ等の導電膜をスパッタ蒸着により厚さ１００〜３００ｎｍに成膜した後、所望の形状にパターニングすることにより、ゲート電極２とともに形成される。この後の製造工程は、実施の形態１と同様である。
【０１４６】
ここで、検出電極１１と補助容量電極２１との間の容量である補助容量２０をＣｘｘとし、上層絶縁膜１６の容量をＣｙとし、指の表面と凹凸パターン検出素子との間の空気層の容量をＣｚとした場合、指紋採取時にデータ電極３より検出される容量値Ｃoutは、次式（５）
Ｃout＝Ｃｘｘ＋ＣｙＣｚ／（Ｃｙ＋Ｃｚ） …（５）
で表される。
【０１４７】
補助容量電極２１が無い場合、検出電極１１や接続電極７に発生する寄生容量Ｃｘは、周辺の電位に電荷状態が左右されやすいため、不安定になりやすい。しかしながら、補助容量電極２１を設けることにより、検出電極１１と補助容量電極２１との間に電荷を保持することができる補助容量２０を設けることができる。従って、補助容量電極２１をある一定の電位に固定することにより、補助容量２０を定常状態に安定させることができる。これにより、指紋の検出動作の安定化を図ることができる。
【０１４８】
なお、補助容量電極２１を設けている場合、以下のような電圧検出型の検出動作をすることができる。
【０１４９】
例えば、指紋を検出する場合、図１１に示すように、人体２２と補助容量電極２１との間にバイアス電圧を印加する。このとき、人体２２はＶ（Ｖ）とし、補助容量電極２１は接地する。このとき、データ電極３より検出される電位Ｖout は、次式（６）
Ｖout＝ＶＣｙＣｚ／（ＣｙＣｚ＋Ｃｘｘ（Ｃｙ＋Ｃｚ）） …（６）
で表される。ここで、電位Ｖoutが最大値をとるのはＣｚ→∞の（指の表面が上層絶縁膜１６に接している）ときであり、このときの電位Ｖout(max)は、次式（７）
Ｖout(max)＝ＶＣｙ／（Ｃｘｘ＋Ｃｙ） …（７）
で表される。また、電位Ｖoutが最小値をとるのはＣｚ→０の（指の表面が上層絶縁膜１６上にない）ときであり、このときの電位Ｖout(min)は、次式（８）
Ｖout(min)＝０ …（８）
で表される。
【０１５０】
このようなＶoutをデータ電極３を介して検出することにより、指紋画像を得ることができる。
【０１５１】
なお、人体２２と補助容量電極２１との間のバイアス電圧は、補助容量電極２１をＶ（Ｖ）とし、人体２２を接地としても、また、人体２２と補助容量電極２１との間で、周期的に極性を反転させて印加してもかまわない。また、人体２２と補助容量電極２１との間に、高周波や低周波を印加してもかまわない。
【０１５２】
また、補助容量２０は、一方の電極を検出電極１１としたが、検出電極１１と同電位にある電極を用いてもかまわない。このように、電荷を保持することができる補助容量２０を設けることにより、補助容量電極２１をある一定の電位に固定することができ、補助容量２０を定常状態に安定させることができる。従って、指紋センサにおける指紋画像の検出動作の安定化を図ることができる。
【０１５３】
【発明の効果】
以上のように、本発明の凹凸パターン検出素子は、絶縁膜における検出電極の形成面のうち、コンタクトホールを構成する面を除く領域が平坦であるとともに、上記検出電極または該検出電極と同電位にある電極と補助容量を形成するための補助容量電極を備えている構成である。
【０１５４】
これにより、絶縁膜上に形成される保護膜もまた平坦に成膜することができる。従って、保護膜において、レジストを塗布してエッチバックを行う工程や、あるいは、ＣＭＰ工程等の平坦化工程が必要ないことにより、保護膜の材料が制限されることがない。この結果、凹凸パターン検出素子の検出感度を向上させるための物性値を備えた材料や耐汚染性を備えた材料等付加価値を有する他の機能性保護膜を保護膜として幅広く利用できるといった効果を奏する。
また、これにより、補助容量電極をある一定の電位に固定することで、容量を定常状態に安定させることができ、凹凸パターン検出素子における凹凸パターンの検出動作の安定化を図ることができるといった効果を奏する。
【０１５５】
本発明の凹凸パターン検出素子は、絶縁膜は、成膜時に検出電極の形成面が平坦となる構成である。
【０１５６】
これにより、保護膜だけでなく、絶縁膜においても、表面段差を平坦化する工程、例えば、レジストを塗布してエッチバックを行う工程や、あるいは、ＣＭＰ工程は必要ない。従って、凹凸パターン検出素子の製造工程の簡略化を図ることができるといった効果を奏する。
【０１５７】
本発明の凹凸パターン検出素子は、絶縁膜が、有機物からなる構成である。
【０１５８】
これにより、絶縁膜はスピナー等を用いた塗布法により成膜することができる。この結果、平坦な絶縁膜を得ることができ、保護膜を平坦化する工程は必要ない。従って、製造工程の増加や保護膜の材料が限定されることを伴うことなく、凹凸パターン検出素子の表面を平坦化することができるといった効果を奏する。
【０１５９】
本発明の凹凸パターン検出素子は、絶縁膜が、感光性を有する構成である。
【０１６０】
これにより、フォトリソグラフィー法によって、絶縁膜に検出電極を貫通させるための開口部を簡易に形成することができるといった効果を奏する。
【０１６１】
本発明の凹凸パターン検出素子は、絶縁膜の厚さが、１μｍ以上、かつ、５μｍ以下である構成である。
【０１６２】
これにより、絶縁膜の表面段差をなくし、凹凸パターン検出素子の表面を平坦にすることができる。また、大面積基板に対しても、均一な厚さの絶縁膜を形成することができる。従って、大面積基板から凹凸パターン検出素子を多面取りしても、凹凸パターン検出素子の信頼性の低下を防止することができるといった効果を奏する。
【０１６３】
本発明の凹凸パターン検出素子は、検出電極が、走査線および信号線の少なくともいずれか一方と重なるように配されている構成である。
【０１６４】
これにより、検出電極を大きく形成することができる。このため、凹凸パターン検出素子の基板上における検出電極の充填率も増大する。また、例えば、絶縁膜上に検出電極を覆うように保護膜を設ける場合、検出電極の大きさとその上に配されている保護膜の容量値とは比例する。従って、凹凸パターン検出素子の感度は高くなるといった効果を奏する。
【０１６５】
本発明の凹凸パターン検出素子は、検出電極が、スイッチング素子と重なるように配されている構成である。
【０１６６】
これにより、検出電極の充填率の向上を図ることができ、さらに、高感度の凹凸パターン検出素子を提供することができる。また、検出電極が、その下層に配されているスイッチング素子の電気的シールドの役割を果たす。このため、スイッチング素子の誤動作を防止することができるといった効果を奏する。
【０１６７】
本発明の凹凸パターン検出素子は、スイッチング素子上に、遮光膜が配されている構成である。
【０１６８】
これにより、光の入射によるスイッチング素子の誤動作を防止することができ、ＯＮ／ＯＦＦ特性の劣化を防止することができるといった効果を奏する。
【０１６９】
本発明の凹凸パターン検出素子は、検出電極が遮光性を有する構成である。
【０１７０】
これにより、スイッチング素子への周囲の光の影響を低減することができる。従って、スイッチング素子の誤動作や、ＯＮ／ＯＦＦ特性の劣化を防止することができる。また、検出電極が遮光膜の機能を兼ね備えることにより、別途遮光膜を設ける必要がなく、凹凸パターン検出素子の構造の簡略化を図ることができるといった効果を奏する。
【０１７１】
本発明の凹凸パターン検出素子は、絶縁膜が、遮光性を有する構成である。
【０１７２】
これにより、スイッチング素子への周囲の環境光の影響を低減することができる。従って、スイッチング素子の誤動作や、ＯＮ／ＯＦＦ特性の劣化を防止することができる。また、絶縁膜が遮光膜の機能を兼ね備えることにより、別途遮光膜を設ける必要がなく、凹凸パターン検出素子の構造の簡略化を図ることができるといった効果を奏する。
【０１７３】
本発明の凹凸パターン検出素子は、検出電極と容量を形成するための補助容量電極を備えている構成である。
【０１７４】
これにより、補助容量電極をある一定の電位に固定することで、容量を定常状態に安定させることができ、凹凸パターン検出素子における凹凸パターンの検出動作の安定化を図ることができるといった効果を奏する。
【０１７５】
本発明の凹凸パターン検出素子では、上記補助容量は、上記絶縁膜の下層に設けられている構成である。
【０１７６】
これにより、補助容量を設けることができる。従って、凹凸パターン検出素子における凹凸パターンの検出動作の安定化を図ることができるといった効果を奏する。
【０１７７】
本発明の凹凸パターン検出素子は、基板が、絶縁性を有する構成である。具体的には、基板は、ガラスからなるガラス基板である構成である。
【０１７８】
これにより、凹凸パターン検出素子の基板として安価なガラス基板を用いることができる。また、ガラス基板は、大面積基板を容易に作製することができ、このため、１枚の大面積基板から多数の凹凸パターン検出素子を形成することができる。従って、安価な凹凸パターン検出素子を提供することができるといった効果を奏する。
【０１７９】
本発明の凹凸パターン検出素子は、走査線に駆動信号を入力する駆動回路と、信号線から信号を検出するための検出回路とのうち少なくとも一方が、ガラス基板上に直接実装されている構成である。
【０１８０】
これにより、製造工程の簡略化および周辺回路との接続の簡素化を図ることができるといった効果を奏する。
【０１８１】
本発明の凹凸パターン検出素子は、走査線に駆動信号を入力する駆動回路と、信号線から信号を検出するための検出回路とのうち少なくとも一方が、ガラス基板上にモノリシックに形成されている構成である。
【０１８２】
これにより、駆動回路や検出回路を、凹凸パターン検出素子におけるスイッチング素子と同一プロセスで形成することができる。従って、製造コストの削減および実装工程の簡略化を図ることができる。また、駆動回路や検出回路を、ガラス基板上における検出画素配列領域の周辺部の僅かな領域に作り込むことができる。従って、ガラス基板の小額縁化を図ることができ、これにより、凹凸パターン検出素子の小型化を図ることができるといった効果を奏する。
【０１８３】
本発明の凹凸パターン検出素子は、駆動回路および検出回路は、ポリシリコンまたは連続粒界結晶シリコンからなる構成である。
【０１８４】
これにより、６００℃以下の低いプロセス温度で、ガラス基板上に駆動回路および検出回路を形成することができるといった効果を奏する。
【０１８５】
本発明の凹凸パターン検出素子は、比誘電率が５以上の誘電体膜からなる構成である。具体的には、保護膜が、ＳｉＮｘからなる構成である。
【０１８６】
上記の構成によれば、保護膜が高い比誘電率を有することにより、保護膜の容量値を大きくすることができるといった効果を奏する。
【０１８７】
本発明の凹凸パターン検出素子は、保護膜は、比誘電率が１０以上の誘電体膜からなる構成である。具体的には、保護膜が、Ｔａ₂Ｏ₅，ＴｉＯ₂，ＳｒＴｉＯ₃，ＢａＴｉＯ₃，Ｂａ_XＳｒ_1-XＴｉＯ₃のいずれかを含む構成である。
【０１８８】
これにより、ＳＯＧ材料を用いなくても保護膜を平坦化することができ、保護膜の材料の選択の幅を広げることができる。また、保護膜の容量値をより大きくすることができる。従って、高感度の凹凸パターン検出素子を提供することができるといった効果を奏する。
【０１８９】
本発明の凹凸パターン検出素子は、保護膜が、フッ素樹脂からなる構成である。
【０１９０】
これにより、凹凸パターン検出素子の表面となる保護膜の耐汚染性が向上し、凹凸パターン検出素子の信頼性の向上を図ることができるといった効果を奏する。
【０１９１】
本発明の凹凸パターン検出素子は、保護膜が、乾式転写法により形成される構成である。
【０１９２】
これにより、保護膜としてのフッ素樹脂を簡便に形成することができるといった効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の一形態に係る凹凸パターン検出素子の要部の構造を示す断面図である。
【図２】図１に示す凹凸パターン検出素子の要部の構造を示す平面図である。
【図３】検出される容量値を示す説明図である。
【図４】（ａ）は、凸形状の段差がある場合の摩擦物体への影響を示す説明図であり、（ｂ）は、凹形状の段差がある場合の摩擦物体への影響を示す説明図である。
【図５】図１に示す凹凸パターン検出素子において、駆動回路および検出回路を絶縁性基板上にモノリシック形成した場合の構成を示す斜視図である。
【図６】図１に示す凹凸パターン検出素子に遮光膜を追加した場合の構成を示す断面図である。
【図７】（ａ）ないし（ｄ）は、上層絶縁膜を成膜する工程を示す工程フロー図である。
【図８】図１に示す凹凸パターン検出素子の検出電極が、データ電極およびゲート電極の一部に重なるように配されている場合の構成を示す平面図である。
【図９】本発明の実施の他の形態に係る凹凸パターン検出素子の要部の構造を示す断面図である。
【図１０】図９に示す凹凸パターン検出素子の要部の構造を示す平面図である。
【図１１】検出される容量値を示す説明図である。
【図１２】従来の指紋センサの要部の構造を示す断面図である。
【図１３】図１２に示す指紋センサの要部の構造を示す平面図である。
【符号の説明】
１絶縁性基板（基板）
２ゲート電極（走査線）
３データ電極（信号線）
４ゲート絶縁膜
５チャネル層
６コンタクト層
７接続電極
８絶縁保護膜
９ＴＦＴ（スイッチング素子）
１０層間絶縁膜（絶縁膜）
１１検出電極
１２コンタクトホール
１３駆動回路
１４検出回路
１５アクティブマトリクス基板
１６上層絶縁膜（保護膜）
１８検出画素配列領域
２０補助容量（容量）
２１補助容量電極
６０遮光膜

Claims

基板上に格子状に形成される走査線および信号線と、該走査線および信号線に接続され、上記基板上に格子毎に形成されるスイッチング素子と、該スイッチング素子を覆うように上記基板上に形成され、貫通孔であるコンタクトホールを有する絶縁膜と、該絶縁膜上に形成され、上記コンタクトホールを介して上記スイッチング素子と接続される検出電極と、該検出電極を覆うように上記絶縁膜上に形成される保護膜とを備えた凹凸パターン検出素子において、
上記絶縁膜における上記検出電極の形成面のうち、上記コンタクトホールを構成する面を除く領域は平坦であるとともに、
上記検出電極または該検出電極と同電位にある電極と補助容量を形成するための補助容量電極を備えていることを特徴とする凹凸パターン検出素子。
上記絶縁膜は、成膜時に上記検出電極の形成面が平坦となることを特徴とする請求項１に記載の凹凸パターン検出素子。
上記絶縁膜は、有機物からなることを特徴とする請求項１または２に記載の凹凸パターン検出素子。
上記絶縁膜は、感光性を有することを特徴とする請求項３に記載の凹凸パターン検出素子。
上記絶縁膜の厚さは、１μｍ以上、かつ、５μｍ以下であることを特徴とする請求項３または４に記載の凹凸パターン検出素子。
上記検出電極は、上記走査線および信号線の少なくともいずれか一方と重なるように配されていることを特徴とする請求項１ないし５のいずれか１項に記載の凹凸パターン検出素子。
上記検出電極は、上記スイッチング素子と重なるように配されていることを特徴とする請求項１ないし６のいずれか１項に記載の凹凸パターン検出素子。
上記スイッチング素子上に、遮光膜が配されていることを特徴とする請求項１ないし７のいずれか１項に記載の凹凸パターン検出素子。
上記検出電極が遮光性を有することを特徴とする請求項１ないし８のいずれか１項に記載の凹凸パターン検出素子。
上記絶縁膜が遮光性を有することを特徴とする請求項１ないし９のいずれか１項に記載の凹凸パターン検出素子。
上記補助容量は、上記絶縁膜の下層に設けられていることを特徴とする請求項１ないし１０のいずれか１項に記載の凹凸パターン検出素子。
上記基板は、絶縁性を有することを特徴とする請求項１ないし１１のいずれか１項に記載の凹凸パターン検出素子。
上記基板は、ガラスからなるガラス基板であることを特徴とする請求項１２に記載の凹凸パターン検出素子。
上記走査線に駆動信号を入力する駆動回路と、上記信号線から信号を検出するための検出回路とのうち少なくとも一方が、上記ガラス基板上に直接実装されていることを特徴とする請求項１３に記載の凹凸パターン検出素子。
上記走査線に駆動信号を入力する駆動回路と、上記信号線から信号を検出するための検出回路とのうち少なくとも一方が、上記ガラス基板上にモノリシックに形成されていることを特徴とする請求項１３に記載の凹凸パターン検出素子。
上記駆動回路および検出回路は、ポリシリコンまたは連続粒界結晶シリコンからなることを特徴とする請求項１５に記載の凹凸パターン検出素子。
上記保護膜は、比誘電率が５以上の誘電体膜からなることを特徴とする請求項１ないし１６のいずれか１項に記載の凹凸パターン検出素子。
上記保護膜は、ＳｉＮｘからなることを特徴とする請求項１７に記載の凹凸パターン検出素子。
上記保護膜は、比誘電率が１０以上の誘電体膜からなることを特徴とする請求項１ないし１６のいずれか１項に記載の凹凸パターン検出素子。
上記保護膜は、Ｔａ _２Ｏ _５，ＴｉＯ _２，ＳｒＴｉＯ _３，ＢａＴｉＯ _３，Ｂａ _ＸＳｒ _１−ＸＴｉＯ _３のいずれかを含むことを特徴とする請求項１９に記載の凹凸パターン検出素子。
上記保護膜は、フッ素樹脂からなることを特徴とする請求項１ないし１６のいずれか１項に記載の凹凸パターン検出素子。
上記保護膜は、乾式転写法により形成されることを特徴とする請求項２１に記載の凹凸パターン検出素子。