JP4085782B2 - Nitride semiconductor device - Google Patents
Nitride semiconductor device Download PDFInfo
- Publication number
- JP4085782B2 JP4085782B2 JP2002320954A JP2002320954A JP4085782B2 JP 4085782 B2 JP4085782 B2 JP 4085782B2 JP 2002320954 A JP2002320954 A JP 2002320954A JP 2002320954 A JP2002320954 A JP 2002320954A JP 4085782 B2 JP4085782 B2 JP 4085782B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- nitride semiconductor
- type
- doped
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は、発光ダイオード(LED)、レーザーダイオード(LD)、太陽電池、光センサー等の発光素子、受光素子、あるいはトランジスタ、パワーデバイス等の電子デバイスに使用される窒化物半導体(例えば、InXAlYGa1-X-YN、0≦X、0≦Y、X+Y≦1)素子に関する。
【0002】
【従来技術】
窒化物半導体は高輝度青色LED、純緑色LEDの材料として、フルカラーLEDディスプレイ、交通信号灯、イメージスキャナー光源等の各種光源で実用化されている。これらのLED素子は基本的に、サファイヤ基板状にGaNよりなるバッファ層、SiドープのGaNよりなるn型コンタクト層と、InGaN系単一量子井戸構造(SQW:Single−Quantum−Well)あるいはInGaN系多重量子井戸構造(MQW:Multi−Quantum−Well)の活性層と、MgドープAlGaNよりなるp型クラッド層と、MgドープGaNよりなるp型コンタクト層とが順に積層された構造を有している。
【0003】
20mAにおいて、波長450nmの青色LEDは、単一量子井戸構造では発光出力2.5mW、外部量子効率5%、多重量子井戸構造では発光出力5mW、外部量子効果9.1%であり、また、波長520nmの緑色LEDは、単一量子井戸構造構造では発光出力2.2mW、外部量子効率4.3%、多重量子井戸構造では発光出力3mW、外部量子効果6.3%と非常に優れた特性を示す。
【0004】
このように、上記出願人が開示したLED素子は、高出力であり実用に十分適用でき信号などの種々の製品に適用されている。
【0005】
【発明が解決しようとする課題】
しかしながら、近年の省エネなどに応じて、発光出力の低下を伴わずに消費電力を低減させることが可能なLED素子が望まれている現在において、上記のLED素子は十分ではない。上記LED素子は20mAにおいて順方向電圧(Vf)は3.6V近くあり、さらなる低下が望まれている。
【0006】
そこで本発明は、上記問題点を解決し、素子特性に優れた窒化物半導体素子を提供することを目的とする。
【0007】
【課題を解決するための手段】
すなわち、本発明の窒化物半導体素子は、下記(1)〜(8)の構成によって達成することができる。
(1)基板上に、少なくともn型窒化物半導体層、活性層及びp型窒化物半導体層を順に有する窒化物半導体素子において、前記活性層は、Inを有する窒化物半導体を含んでなる井戸層と窒化物半導体を含んでなる障壁層とを有する多重量子井戸構造からなり、前記障壁層は、活性層において最もp型窒化物半導体層側に形成されるラストバリア層と、該ラストバリア層よりもn型窒化物半導体層側に形成される変調ドープ障壁層とを有し、前記ラストバリア層は、意図的に不純物をドープしていない層であり、前記変調ドープ障壁層には、n型不純物がドープされたn型不純物高濃度層と、該n型不純物高濃度層に隣接して形成されn型不純物高濃度層よりもn型不純物濃度の低いn型不純物低濃度層とを有し、前記ラストバリア層上には、超格子構造のp型多層膜層を有することを特徴とする。これにより、素子特性が悪化することなく順方向電圧を低減することが可能な窒化物半導体素子を提供することができる。
さらに具体的な本発明の窒化物半導体素子としては、
(2)前記前記n型不純物低濃度層は意図的に不純物をドープしていない、
(3)前記p側窒化物半導体層には、p型コンタクト層を含む、
【0008】
(4)前記変調ドープ障壁層は、意図的に不純物をドープしていない窒化物半導体からなる下層、n型不純物がドープされている窒化物半導体からなる中間層、及び意図的に不純物をドープしていない窒化物半導体からなる上層の少なくとも3層が順に積層されている。これにより障壁層に接している井戸層への不純物の拡散を最小限に防ぎ、井戸層の結晶性が悪化することを抑制できる。
【0009】
(5)前記n型不純物はSi、Ge、Snの少なくとも1種である、
(6)前記障壁層は、前記ラストバリア層とは別の意図的に不純物をドープしていないアンドープの障壁層を有し、n型窒化物半導体層側から順に、前記変調ドープ障壁層と、アンドープの障壁層と、前記ラストバリア層とを有する、
(7)前記変調ドープ障壁層のn型不純物高濃度層とn型不純物低濃度層との不純物濃度差は1桁以上である、
(8)前記n型不純物高濃度層の膜厚は、10〜60Åである、
ことを特徴とする。
【0010】
本発明において、アンドープの窒化物半導体層とは意図的に不純物をドープしない窒化物半導体層を示し、例えば原料に含まれる不純物、反応装置内のコンタミネーション、意図的に不純物をドープした他の層からの意図しない拡張により不純物が混入した層及び微量なドーピングにより実質的にアンドープと見なせる層(例えば抵抗率3×10-1Ω・cm以上)も本発明ではアンドープと定義する。
【0011】
本発明において、n型不純物が窒化物半導体層に含有されていることを、添加、又はドープなどと示す場合がある。
【0012】
【発明の実施の形態】
本願発明者は種々の実験の結果、発光出力低下を最小限に押さえつつ順方向電圧を低減できる窒化物半導体を見出し本発明を成すに至った。
【0013】
多重量子井戸構造は膜厚が大きくなるため、不純物を有していないアンドープの活性層では抵抗が高くなってしまう。活性層にn型もしくはp型の不純物を加えれば抵抗を低下することができる。
【0014】
しかし、不純物の濃度が高すぎるとその層もしくはその層に接している層の結晶性が悪くなり、発光出力が低下する傾向がある。
【0015】
そこで今回、活性層中の井戸層もしくは障壁層の単一層中にn型不純物をドープする際、変調にドープすることで、活性層を悪化させることなく順方向電圧の低減を可能とする、素子特性に優れた窒化物半導体素子を形成する。
【0016】
図1に本発明の形態である、窒化物半導体素子の素子構造の模式的断面図を示す。以下、本実施の形態の窒化物半導体素子について詳述する。
【0017】
図1は、基板1上、バッファ層2、アンドープGaN層3、n型不純物を含むn型コンタクト層4、アンドープの下層、n型不純物ドープの中間層及びアンドープの上層の3層からなるn型第1多層膜層5、第3及び第4の窒化物半導体層よりなるn型第2多層膜層6、多重量子井戸構造の活性層7、p型不純物を含むp型多層膜層8、p型不純物ドープGaNよりなるp型コンタクト層が順に積層された構造を有する。更にn型コンタクト層4上にn電極11、p型コンタクト層9上にp電極10がそれぞれ形成される。
【0018】
(活性層7)
本発明において、活性層7は、井戸層7bにInを有する窒化物半導体を含んでなる量子井戸構造であり、井戸層7bと障壁層7aとを順次積層した多層膜構造の多重量子井戸構造である。井戸層7bと障壁層7aとの積層順は、特に問わず、井戸層7bから積層して井戸層7bで終わる、井戸層7bから積層して障壁層7aで終わる、障壁層7aから積層して障壁層7aで終わる、また障壁層7aから積層して井戸層7bで終わっても良い。活性層7の膜厚は特に限定されず、LED素子などの希望の波長等を考慮して、井戸層7b及び障壁層7aの各積層数や積層順を調整し活性層の総膜厚を調整する。具体的には200〜8000オングストロームであり、好ましくは500〜6000オングストロームである。活性層7の総膜厚が上記範囲であると発光出力及び活性層7の結晶成長に要する時間の点で好ましい。
【0019】
(井戸層)
井戸層はInを有する窒化物半導体を含有している。井戸層の単一膜厚としては100オングストローム以下、好ましくは70オングストローム以下、さらに好ましくは50オングストローム以下に調整する。井戸層の膜厚の下限は特に限定されていないが、1原子層以上、好ましくは10オングストローム以上である。井戸層の単一膜厚が上記範囲であると、発光出力の向上及び発光スペクトル半値幅の減少の点で好ましい。
【0020】
(障壁層7a)
一方、障壁層7aの単一膜厚は30〜500オングストロームであり、好ましくは50〜300オングストロームに調整する。障壁層7aが上記範囲であると光電変換効率が向上し、低Vf及び低リーク電流となり好ましい。また、障壁層7aは井戸層7bよりもバンドギャップエネルギーが大きい窒化物半導体を選択し、好ましくはInYGa1-YN(0≦Y<1、X>Y)又はAlZGa1-ZN(0<Z<0.5)とする。ただし、井戸層7b及び障壁層7aをInAlNとすることも可能である。
【0021】
(n型不純物)
本発明で活性層7にドープするn型不純物にはSi、Ge、Sn、S、O、Ti、Zr等のIV族、若しくはVI族元素を用いることができる。好ましくはSi、Ge、Snを、さらに好ましくはSiを用いる。
【0022】
(変調ドープ)
活性層7にn型不純物をドープする際、井戸層7bもしくは障壁層7aの単一層中において変調ドープする。変調ドープとは、一方の層の不純物濃度を小さく、好ましくは不純物をドープしない状態のアンドープとし、その隣り合うもう一方を高濃度にドープする方法で、闘値電圧、順方向電圧等を低減させることができる。これは不純物濃度の低い層を多層膜層中に存在させることより、その層の移動度が大きくなり、また不純物濃度が高濃度の層も同時に存在することにより、キャリア濃度が高いままで多層膜層が形成できることによる。つまり、不純物濃度が低い移動度の高い層と、不純物濃度が高いキャリア濃度が大きい層とが同時に存在することにより、キャリア濃度が大きく、移動度も大きい層がクラッド層となるために、闘値電圧、順方向電圧が低下すると推察される。なお、変調ドープする場合には、不純物濃度差は1桁以上とすることが好ましい。
【0023】
本発明で、井戸層7bにn型不純物をドープする場合、単一層中にn型不純物ドープ層とアンドープ層の2層構造にすることが好ましい。n型不純物のドープ量(濃度)は、1×1017/cm3〜1×1019/cm3、好ましくは6×1017/cm3〜7×1018/cm3、より好ましくは9×1017/cm3〜5×1018/cm3である。またドープ層の膜厚は、10オングストローム〜50オングストローム、好ましくは10オングストローム〜30オングストローム、より好ましくは10オングストローム〜20オングストロームである。
【0024】
一方、本発明で障壁層7aにn型不純物をドープする場合、単一層中にアンドープの窒化物半導体からなる下層7a−(1)、n型不純物がドープされている窒化物半導体からなる中間層7a−(2)、及びアンドープの窒化物半導体からなる上層7a−(3)の少なくとも3層が順に積層された3層構造にすることが好ましい。n型不純物のドープ量(濃度)は、1×1017/cm3〜1×1019/cm3、好ましくは6×1017/cm3〜7×1018/cm3、より好ましくは9×1017/cm3〜5×1018/cm3である。またドープ層の膜厚は、10オングストローム〜100オングストローム、好ましくは10オングストローム〜60オングストローム、より好ましくは10オングストローム〜30オングストロームである。この範囲であると良好な結晶性と低い抵抗率を得る点で好ましい。
【0025】
【実施例】
以下、本発明の実施例について説明する。なお、本発明は以下に示す実施例のみに限定されるものではない。
【0026】
[実施例1]
図1を元に、本発明の素子の実施例1の製造方法について述べる。
【0027】
(基板1)
サファイア(C面)よりなる基板1をMOVPEの反応容器内にセットし、容器内を水素で十分に置換した後、水素を流しながら基板の温度を1050℃まで上昇させ、基板のクリーニングを行う。基板1はサファイアC面の他、R面、A面を主面とするサファイア基板、スピネル(MgAl2O4)のような絶縁性の基板、SiC(6H、4H、3Cを含む)、Si、ZnO、GaAs、GaN等の半導体基板を用いることができる。
【0028】
(バッファ層2)
続いて温度を510℃まで下げ、キャリアガスに水素、原料ガスにアンモニアとTMG(トリメチルガリウム)とを用い、基板上にGaNよりなるバッファ層2を約200オングストロームの膜厚で成長させる。なお、このバッファ層2は基板の種類、成長方法によっては省略できる。また、このバッファ層2はAlの割合の小さいAlGaNを用いることもできる。
【0029】
(アンドープGaN層3)
バッファ層2成長後、TMGのみを止めて、温度を1050℃まで上昇させる。1050℃になったら、同じく原料ガスにTMG、アンモニアガスを用い、アンドープGaN層3を1.5μmの膜厚で成長させる。
【0030】
(n型コンタクト層4)
続いて1050℃で、同じく原料ガスにTMG、アンモニアガス、不純物ガスにシランガスを用い、Siを5×1018/cm3ドープしたGaNよりなるn型コンタクト層4を2.165μmの膜厚で成長させる。
【0031】
(n型第1多層膜層5)
次に、シランガスのみを止め、1050℃でTMG、アンモニアガスを用い、アンドープGaNよりなる下層を3000オングストロームの膜厚で成長させ、続いて同温度にてシランガスを追加しSiを4×1018/cm3ドープしたGaNよりなる中間層を300オングストロームの膜厚で成長させ、更に続いてシランガスのみを止め、同温度にてアンドープGaNからなる上層を50オングストロームの膜厚で成長させ、3層からなる層膜厚3350オングストロームのn型第1多層膜層5を成長させる。
【0032】
(n型第2多層膜層6)
次に、同様の温度で、アンドープGaNよりなる窒化物半導体層を40オングストローム成長させ、次に温度を800℃にしてTMG、TMI、アンモニアを用い、アンドープIn0.3Ga0.7Nよりなる窒化物半導体層を20オングストローム成長させる。これらの操作を繰り返し、交互に10層ずつ積層した超格子構造の多層膜よりなるn型第2多層膜層6を600オングストロームの膜厚で成長させる。
【0033】
(活性層7)
次にTMG、アンモニアを用いアンドープのGaNよりなる下層7a−(1)を120オングストロームの膜厚で成長させる。続いて同温度にてシランガスを追加しSiを1×1018/cm3ドープしたGaNよりなる中間層7a−(2)を10オングストロームの膜厚で成長させ、更に続いてシランガスのみを止め、同温度にてアンドープGaNからなる上層7a−(3)を120オングストロームの膜厚で成長させ、このような3層からなる総膜厚250オングストロームの障壁層7aを成長させる。
【0034】
次に、同様の温度で、TMG、TMI、アンモニアを用い、アンドープIn0.3Ga0.7Nよりなる井戸層7bを30オングストロームの膜厚で成長させる。これらの操作を繰り返し、Siをドープした3層構造の障壁層7aとアンドープの井戸層7bを交互に6層ずつ積層させる。最後にアンドープの障壁層7a′を膜厚250オングストロームで積層させ、総数13層、総膜厚1930オングストロームの多重量子井戸構造よりなる活性層を成長させる。これにより、障壁層は7層中下方から6層目までがSiドープの3層構造となる。
【0035】
(p型多層膜層8)
次に、温度1050℃でTMG、TMA、アンモニア、Cp2Mg(シクロペンタンジエニルマグネシウム)を用い、Mgを5×1019/cm3ドープしたp型Al0.2Ga0.8Nよりなる窒化物半導体層を40オングストロームの膜厚で成長させ、続いて温度を800℃にして、TMG、TMI、アンモニア、Cp2Mgを用いMgを5×1019/cm3ドープしたIn0.02Ga0.98Nよりなる窒化物半導体層を25オングストロームの膜厚で成長させる。これらの操作を繰り返し、p型AIGaN層とp型InGaN層を交互に5層ずつ積層して、総数10層、総膜厚325オングストロームの超格子構造の多層膜よりなるp型多層膜層8を成長させる。
【0036】
(p型コンタクト層9)
続いて1050℃で、TMG、アンモニア、Cp2Mgを用い、Mgを1×1020/cm3ドープしたp型GaNからなるp型コンタクト層9を1200オングストロームの膜厚で成長させる。
【0037】
反応終了後、温度を室温まで下げ、さらに窒素雰囲気中、ウェーハを反応容器内において700℃でアニーリングを行い、p型層を更に低抵抗化する。
【0038】
アニーリング後、ウェーハを反応容器から取り出し、最上層のp型コンタクト層の表面に所定の形状のマスクを形成し、RIE(反応性イオンエッチング)装置でp型コンタクト層9側からエッチングを行い、図1に示すようにn型コンタクト層4の表面を露出させる。
【0039】
エッチングによりpn各半導体表面を露出させた後、スパッタリング法により各電極をそれぞれ形成させる。
【0040】
こうして得られたLED素子は、20mAにおいて463nmの青色発光を示し、Vfは3.36V、発光出力は6.5mWであった。
【0041】
[実施例2]
活性層7を形成する際、Siをドープした3層構造の障壁層7aを、7層のうち全て7層をSiドープの3層構造とする他は実施例1と同様にしてLED素子を形成した。
【0042】
こうして得られたLED素子は、20mAにおいて468nmの青色発光を示し、Vfは3.4V、発光出力は6.5mWであった。
【0043】
[実施例3]
活性層7を形成する際、Siをドープした3層構造の障壁層7aを、7層のうち下方から3層目までがSiドープの3層構造とし、上部4層をアンドープの障壁層7a′とする他は実施例1と同様にしてLED素子を形成した。
【0044】
こうして得られたLED素子は、20mAにおいて471nmの青色発光を示し、Vfは3.45V、発光出力は6.69mWであった。
【0045】
[実施例4]
活性層7の障壁層7aを形成する際、TMG、アンモニアを用いアンドープのGaNよりなる下層7a−(1)を116.6オングストロームの膜厚で成長させ、続いて同温度にてシランガスを追加しSiを1×1018/cm3ドープしたGaNよりなる中間層7a−(2)を16.8オングストロームの膜厚で、更に続いてシランガスのみを止め、同温度にてアンドープGaNからなる上層7a−(3)を116.6オングストロームの膜厚で成長させ、このような3層からなる総膜厚250オングストロームの障壁層7aを成長させる他は実施例1と同様にしてLED素子を形成した。
【0046】
こうして得られたLED素子は、20mAにおいて459nmの青色発光を示し、Vfは3.27V、発光出力は6.03mWであった。
【0047】
[実施例5]
活性層7の障壁層7aを形成する際、TMG、アンモニアを用いアンドープのGaNよりなる下層7a−(1)を141.6オングストロームの膜厚で成長させ、続いて同温度にてシランガスを追加しSiを1×1018/cm3ドープしたGaNよりなる中間層7a−(2)を16.8オングストロームの膜厚で成長させ、更に続いてシランガスのみを止め、同温度にてアンドープGaNからなる上層7a−(3)を141.6オングストロームの膜厚で成長させ、このような3層からなる総膜厚300オングストロームの障壁層7aを成長させる他は実施例1と同様にしてLED素子を形成した。
【0048】
こうして得られたLED素子は、20mAにおいて459nmの青色発光を示し、Vfは3.40V、発光出力は5.93mWであった。
【0049】
[実施例6]
活性層7の障壁層7aを形成する際、TMG、アンモニアを用いアンドープのGaNよりなる下層7a−(1)を166.6オングストロームの膜厚で成長させ、続いて同温度にてシランガスを追加しSiを1×1018/cm3ドープしたGaNよりなる中間層7a−(2)を16.8オングストロームの膜厚で成長させ、更に続いてシランガスのみを止め、同温度にてアンドープGaNからなる上層7a−(3)を166.6オングストロームの膜厚で成長させ、このような3層からなる総膜厚350オングストロームの障壁層7aを成長させる他は実施例1と同様にしてLED素子を形成した。
【0050】
こうして得られたLED素子は、20mAにおいて457nmの青色発光を示し、Vfは3.45V、発光出力は6.41mWであった。
【0051】
[実施例7]
活性層7の障壁層7aを形成する際、TMG、アンモニアを用いアンドープのGaNよりなる下層7a−(1)を191.6オングストロームの膜厚で成長させ、続いて同温度にてシランガスを追加しSiを1×1018/cm3ドープしたGaNよりなる中間層7a−(2)を16.8オングストロームの膜厚で成長させ、更に続いてシランガスのみを止め、同温度にてアンドープGaNからなる上層7a−(3)を191.6オングストロームの膜厚で成長させ、このような3層からなる総膜厚400オングストロームの障壁層7aを成長させる他は実施例1と同様にしてLED素子を形成した。
【0052】
こうして得られたLED素子は、20mAにおいて459nmの青色発光を示し、Vfは3.50V、発光出力は6.21mWであった。
【0053】
[実施例8]
活性層7の障壁層7aを形成する際、TMG、アンモニアを用いアンドープのGaNよりなる下層7a−(1)を241.6オングストロームの膜厚で成長させ、続いて同温度にてシランガスを追加しSiを1×1018/cm3ドープしたGaNよりなる中間層7a−(2)を16.8オングストロームの膜厚で成長させ、更に続いてシランガスのみを止め、同温度にてアンドープGaNからなる上層7a−(3)を241.6オングストロームの膜厚で成長させ、このような3層からなる総膜厚500オングストロームの障壁層を成長させる他は実施例1と同様にしてLED素子を形成した。
【0054】
こうして得られたLED素子は、20mAにおいて462nmの青色発光を示し、Vfは3.55V、発光出力は6.31mWであった。
【0055】
【発明の効果】
以上説明したように、基板上に少なくともn型窒化物半導体層、活性層及びp型窒化物半導体層を順に有する窒化物半導体素子において、前記活性層が井戸層にInを有する窒化物半導体を含んでなる多重量子井戸構造からなり、前記井戸層もしくは障壁層の単一層中にn型不純物を変調ドープすることで、素子特性の悪化を引き起こすことなく順方向電圧を低減することができる。バリア層のうち、最終に積層されるラストバリア層へのドープの有無による違いは特に見られなかったが、ラストバリア層がp型多層膜層、p型コンタクト層の下地となることを考慮すると、ラストバリア層はアンドープが望ましいと考えられる。
【図面の簡単な説明】
【図1】本発明の一実施の形態であるLED素子の構造を示す模式的断面図である。
【図2】本発明の一実施の形態であるLED素子の活性層の構造を示す模式的断面図である。
1・・・サファイア基板
2・・・バッファ層
3・・・アンドープGaN層
4・・・n型コンタクト層
5・・・n型第1多層膜層
6・・・n型第2多層膜層
7・・・活性層
7a・・・n型ドープ障壁層
7a−(1)・・・アンドープ下部障壁層
7a−(2)・・・n型ドープ中間部障壁層
7a−(3)・・・アンドープ上部障壁層
7a′・・・アンドープ障壁層
7b・・・アンドープ井戸層
8・・・p型多層膜層
9・・・p型コンタクト層
10・・・p電極
11・・・n電極[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a light emitting diode (LED), a laser diode (LD), a light emitting element such as a solar cell or a photosensor, a light receiving element, or a nitride semiconductor (for example, In X ) used in an electronic device such as a transistor or a power device. Al Y Ga 1-XY N, 0 ≦ X, 0 ≦ Y, X + Y ≦ 1).
[0002]
[Prior art]
Nitride semiconductors have been put to practical use in various light sources such as full-color LED displays, traffic signal lights, and image scanner light sources as materials for high-intensity blue LEDs and pure green LEDs. These LED elements are basically a sapphire substrate buffer layer made of GaN, an n-type contact layer made of Si-doped GaN, an InGaN single quantum well structure (SQW: Single-Quantum-Well) or an InGaN type. A multi-quantum well structure (MQW: Multi-Quantum-Well) active layer, a p-type cladding layer made of Mg-doped AlGaN, and a p-type contact layer made of Mg-doped GaN are sequentially stacked. .
[0003]
At 20 mA, a blue LED with a wavelength of 450 nm has a light output of 2.5 mW in the single quantum well structure, an external quantum efficiency of 5%, a light output of 5 mW in the multiple quantum well structure, and an external quantum effect of 9.1%. The green LED of 520 nm has very excellent characteristics such as a light emission output of 2.2 mW in a single quantum well structure, an external quantum efficiency of 4.3%, a light emission output of 3 mW in a multiple quantum well structure, and an external quantum effect of 6.3%. Show.
[0004]
As described above, the LED element disclosed by the above-mentioned applicant has a high output, can be applied to practical use, and is applied to various products such as signals.
[0005]
[Problems to be solved by the invention]
However, at the present time when an LED element capable of reducing power consumption without lowering the light emission output is desired in accordance with recent energy savings, the above LED element is not sufficient. The LED element has a forward voltage (V f ) of nearly 3.6 V at 20 mA, and further reduction is desired.
[0006]
Accordingly, an object of the present invention is to solve the above problems and provide a nitride semiconductor device having excellent device characteristics.
[0007]
[Means for Solving the Problems]
That is, the nitride semiconductor device of the present invention can be achieved by the following configurations (1) to (8).
(1) In a nitride semiconductor device having at least an n-type nitride semiconductor layer, an active layer, and a p-type nitride semiconductor layer on a substrate in order, the active layer is a well layer including a nitride semiconductor containing In And a barrier layer comprising a nitride semiconductor, the barrier layer comprising a last barrier layer formed closest to the p-type nitride semiconductor layer in the active layer, and the last barrier layer And a modulation-doped barrier layer formed on the n-type nitride semiconductor layer side, the last barrier layer is a layer not intentionally doped with impurities, and the modulation-doped barrier layer includes an n-type An n-type impurity high-concentration layer doped with impurities, and an n-type impurity low-concentration layer formed adjacent to the n-type impurity high-concentration layer and having a lower n-type impurity concentration than the n-type impurity high-concentration layer On the last barrier layer It is characterized by having a p-type multi-film layer of the super lattice structure. Thereby, a nitride semiconductor device capable of reducing the forward voltage without deteriorating device characteristics can be provided.
As a more specific nitride semiconductor device of the present invention,
(2) The n-type impurity low concentration layer is not intentionally doped with impurities,
(3) The p-side nitride semiconductor layer includes a p-type contact layer.
[0008]
(4) The modulation doped barrier layer is a lower layer made of a nitride semiconductor not intentionally doped with impurities, an intermediate layer made of a nitride semiconductor doped with n-type impurities, and intentionally doped with impurities. At least three upper layers made of non-nitride semiconductors are sequentially stacked. As a result, it is possible to minimize the diffusion of impurities into the well layer in contact with the barrier layer and to suppress the deterioration of the crystallinity of the well layer.
[0009]
(5) The n-type impurity is at least one of Si, Ge, and Sn.
(6) The barrier layer, said has an undoped barrier layer of undoped another intentional impurities the last barrier layer, in order from the n-type nitride semiconductor layer side, and the modulation-doped barrier layer, Having an undoped barrier layer and the last barrier layer;
(7) The impurity concentration difference between the n-type impurity high concentration layer and the n-type impurity low concentration layer of the modulation doped barrier layer is one digit or more.
(8) The film thickness of the n-type impurity high concentration layer is 10 to 60 mm.
It is characterized by that.
[0010]
In the present invention, an undoped nitride semiconductor layer refers to a nitride semiconductor layer that is not intentionally doped with impurities. For example, impurities contained in raw materials, contamination in the reaction apparatus, and other layers intentionally doped with impurities In the present invention, a layer in which impurities are mixed due to unintended expansion from the layer and a layer that can be regarded as substantially undoped due to a small amount of doping (for example, resistivity of 3 × 10 −1 Ω · cm or more) are also defined as undoped in the present invention.
[0011]
In the present invention, the fact that the n-type impurity is contained in the nitride semiconductor layer may be indicated as addition or dope.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
As a result of various experiments, the inventor of the present application has found a nitride semiconductor capable of reducing the forward voltage while minimizing a decrease in light emission output, and has achieved the present invention.
[0013]
Since the multiple quantum well structure has a large film thickness, an undoped active layer having no impurities has a high resistance. If an n-type or p-type impurity is added to the active layer, the resistance can be lowered.
[0014]
However, if the impurity concentration is too high, the crystallinity of the layer or the layer in contact with the layer is deteriorated, and the light emission output tends to be reduced.
[0015]
Therefore, this time, when doping an n-type impurity into a single layer of a well layer or a barrier layer in an active layer, the element can be reduced in the forward voltage without deteriorating the active layer by doping in modulation. A nitride semiconductor device having excellent characteristics is formed.
[0016]
FIG. 1 is a schematic cross-sectional view of an element structure of a nitride semiconductor element, which is an embodiment of the present invention. Hereinafter, the nitride semiconductor device of the present embodiment will be described in detail.
[0017]
FIG. 1 shows an n-type comprising a substrate 1, a buffer layer 2, an
[0018]
(Active layer 7)
In the present invention, the
[0019]
(Well layer)
The well layer contains a nitride semiconductor having In. The single thickness of the well layer is adjusted to 100 angstroms or less, preferably 70 angstroms or less, more preferably 50 angstroms or less. The lower limit of the thickness of the well layer is not particularly limited, but it is 1 atomic layer or more, preferably 10 angstroms or more. It is preferable that the single film thickness of the well layer is in the above range from the viewpoint of improving the light emission output and reducing the half width of the light emission spectrum.
[0020]
(Barrier layer 7a)
On the other hand, the single film thickness of the barrier layer 7a is 30 to 500 angstroms, preferably 50 to 300 angstroms. When the barrier layer 7a is in the above range, the photoelectric conversion efficiency is improved, and low V f and low leakage current are preferable. The barrier layer 7a is selected from a nitride semiconductor having a larger band gap energy than the well layer 7b, preferably In Y Ga 1-Y N (0 ≦ Y <1, X> Y) or Al Z Ga 1-Z. N (0 <Z <0.5). However, the well layer 7b and the barrier layer 7a can be made of InAlN.
[0021]
(N-type impurities)
In the present invention, the n-type impurity doped into the
[0022]
(Modulation dope)
When the
[0023]
In the present invention, when the well layer 7b is doped with an n-type impurity, the single layer preferably has a two-layer structure of an n-type impurity doped layer and an undoped layer. The doping amount (concentration) of the n-type impurity is 1 × 10 17 / cm 3 to 1 × 10 19 / cm 3 , preferably 6 × 10 17 /
[0024]
On the other hand, when the barrier layer 7a is doped with n-type impurities in the present invention, the lower layer 7a- (1) made of undoped nitride semiconductor in a single layer, and the intermediate layer made of nitride semiconductor doped with n-type impurities It is preferable to have a three-layer structure in which at least three layers of 7a- (2) and an upper layer 7a- (3) made of an undoped nitride semiconductor are sequentially stacked. The doping amount (concentration) of the n-type impurity is 1 × 10 17 / cm 3 to 1 × 10 19 / cm 3 , preferably 6 × 10 17 /
[0025]
【Example】
Examples of the present invention will be described below. In addition, this invention is not limited only to the Example shown below.
[0026]
[Example 1]
Based on FIG. 1, a manufacturing method of Example 1 of the element of the present invention will be described.
[0027]
(Substrate 1)
The substrate 1 made of sapphire (C-plane) is set in a MOVPE reaction vessel, and the inside of the vessel is sufficiently replaced with hydrogen, and then the temperature of the substrate is raised to 1050 ° C. while flowing hydrogen to clean the substrate. In addition to the sapphire C surface, the substrate 1 is a sapphire substrate whose main surface is the R surface and the A surface, an insulating substrate such as spinel (MgAl 2 O 4 ), SiC (including 6H, 4H, and 3C), Si, A semiconductor substrate such as ZnO, GaAs, or GaN can be used.
[0028]
(Buffer layer 2)
Subsequently, the temperature is lowered to 510 ° C., hydrogen is used as a carrier gas, ammonia and TMG (trimethyl gallium) are used as a source gas, and a buffer layer 2 made of GaN is grown to a thickness of about 200 Å on the substrate. The buffer layer 2 can be omitted depending on the type of substrate and the growth method. The buffer layer 2 can also be made of AlGaN with a small Al ratio.
[0029]
(Undoped GaN layer 3)
After growth of the buffer layer 2, only TMG is stopped and the temperature is raised to 1050 ° C. When the temperature reaches 1050 ° C., TMG and ammonia gas are similarly used as the source gas, and the
[0030]
(N-type contact layer 4)
Subsequently, at 1050 ° C., an n-type contact layer 4 made of GaN doped with Si at 5 × 10 18 / cm 3 is grown to a thickness of 2.165 μm, using TMG as the source gas and silane gas as the impurity gas. Let
[0031]
(N-type first multilayer film layer 5)
Next, the silane gas alone is stopped, TMG and ammonia gas are used at 1050 ° C., and a lower layer made of undoped GaN is grown to a thickness of 3000 angstroms. Subsequently, silane gas is added at the same temperature to add Si to 4 × 10 18 / An intermediate layer made of GaN doped with cm 3 is grown to a thickness of 300 Å, and then only the silane gas is stopped, and an upper layer made of undoped GaN is grown to a thickness of 50 Å at the same temperature, and consists of three layers. An n-type first multilayer film layer 5 having a layer thickness of 3350 angstroms is grown.
[0032]
(N-type second multilayer layer 6)
Next, a nitride semiconductor layer made of undoped GaN is grown at 40 Å at the same temperature, then the temperature is set to 800 ° C., and TMG, TMI, and ammonia are used to form a nitride semiconductor layer made of undoped In 0.3 Ga 0.7 N. For 20 angstroms. By repeating these operations, an n-type second
[0033]
(Active layer 7)
Next, a lower layer 7a- (1) made of undoped GaN is grown to a thickness of 120 Å using TMG and ammonia. Subsequently, silane gas is added at the same temperature, and an intermediate layer 7a- (2) made of GaN doped with Si at 1 × 10 18 / cm 3 is grown to a thickness of 10 angstroms. The upper layer 7a- (3) made of undoped GaN is grown at a temperature of 120 angstroms at a temperature, and such a three-layer barrier layer 7a having a total thickness of 250 angstroms is grown.
[0034]
Next, a well layer 7b made of undoped In 0.3 Ga 0.7 N is grown to a thickness of 30 Å using TMG, TMI, and ammonia at the same temperature. By repeating these operations, six layers of Si-doped three-layer barrier layers 7a and undoped well layers 7b are alternately stacked. Finally, an undoped barrier layer 7a 'is laminated with a film thickness of 250 angstroms, and an active layer made of a multiple quantum well structure with a total of 13 layers and a total film thickness of 1930 angstroms is grown. As a result, the barrier layer has a three-layer structure in which the sixth to sixth layers are Si-doped.
[0035]
(P-type multilayer film layer 8)
Next, a nitride semiconductor layer made of p-type Al 0.2 Ga 0.8 N doped with Mg at 5 × 10 19 / cm 3 using TMG, TMA, ammonia, Cp 2 Mg (cyclopentanedienylmagnesium) at a temperature of 1050 ° C. Of In 0.02 Ga 0.98 N doped with 5 × 10 19 / cm 3 of Mg using TMG, TMI, ammonia, Cp 2 Mg at a temperature of 800 ° C. A semiconductor layer is grown to a thickness of 25 angstroms. By repeating these operations, five p-type AIGaN layers and five p-type InGaN layers are alternately laminated to form a p-type multilayer film layer 8 composed of a multilayer film having a superlattice structure with a total number of 10 layers and a total film thickness of 325 angstroms. Grow.
[0036]
(P-type contact layer 9)
Subsequently, at 1050 ° C., a p-type contact layer 9 made of p-type GaN doped with Mg at 1 × 10 20 / cm 3 is grown to a thickness of 1200 Å using TMG, ammonia, and Cp 2 Mg.
[0037]
After completion of the reaction, the temperature is lowered to room temperature, and the wafer is annealed in a reaction vessel at 700 ° C. in a nitrogen atmosphere to further reduce the resistance of the p-type layer.
[0038]
After annealing, the wafer is taken out from the reaction vessel, a mask having a predetermined shape is formed on the surface of the uppermost p-type contact layer, and etching is performed from the p-type contact layer 9 side with an RIE (reactive ion etching) apparatus. As shown in FIG. 1, the surface of the n-type contact layer 4 is exposed.
[0039]
After exposing the surface of each pn semiconductor by etching, each electrode is formed by sputtering.
[0040]
The LED element thus obtained exhibited blue light emission of 463 nm at 20 mA, V f was 3.36 V, and light emission output was 6.5 mW.
[0041]
[Example 2]
When the
[0042]
The LED element thus obtained exhibited blue light emission of 468 nm at 20 mA, V f was 3.4 V, and light emission output was 6.5 mW.
[0043]
[Example 3]
When forming the
[0044]
The LED element thus obtained showed blue emission of 471 nm at 20 mA, V f was 3.45 V, and the light emission output was 6.69 mW.
[0045]
[Example 4]
When the barrier layer 7a of the
[0046]
The LED element thus obtained emitted blue light of 459 nm at 20 mA, V f was 3.27 V, and the light emission output was 6.03 mW.
[0047]
[Example 5]
When the barrier layer 7a of the
[0048]
The LED element thus obtained showed blue light emission of 459 nm at 20 mA, V f was 3.40 V, and the light emission output was 5.93 mW.
[0049]
[Example 6]
When the barrier layer 7a of the
[0050]
The LED element thus obtained emitted blue light of 457 nm at 20 mA, V f was 3.45 V, and the light emission output was 6.41 mW.
[0051]
[Example 7]
When the barrier layer 7a of the
[0052]
The LED element thus obtained showed blue light emission of 459 nm at 20 mA, V f was 3.50 V, and the light emission output was 6.21 mW.
[0053]
[Example 8]
When the barrier layer 7a of the
[0054]
The LED element thus obtained exhibited blue light emission of 462 nm at 20 mA, V f was 3.55 V, and the light emission output was 6.31 mW.
[0055]
【The invention's effect】
As described above, in a nitride semiconductor device having at least an n-type nitride semiconductor layer, an active layer, and a p-type nitride semiconductor layer on a substrate in order, the active layer includes a nitride semiconductor having In in a well layer. The forward voltage can be reduced without causing deterioration of device characteristics by modulating and doping an n-type impurity in a single layer of the well layer or the barrier layer. Among the barrier layers, there was no particular difference due to the presence or absence of doping in the last laminated last barrier layer, but considering that the last barrier layer is the base of the p-type multilayer film layer and the p-type contact layer The last barrier layer is preferably undoped.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view showing the structure of an LED element according to an embodiment of the present invention.
FIG. 2 is a schematic cross-sectional view showing a structure of an active layer of an LED element according to an embodiment of the present invention.
DESCRIPTION OF SYMBOLS 1 ... Sapphire substrate 2 ...
Claims (8)
前記活性層は、Inを有する窒化物半導体を含んでなる井戸層と窒化物半導体を含んでなる障壁層とを有する多重量子井戸構造からなり、
前記障壁層は、活性層において最もp型窒化物半導体層側に形成されるラストバリア層と、該ラストバリア層よりもn型窒化物半導体層側に形成される変調ドープ障壁層とを有し、
前記ラストバリア層は、意図的に不純物をドープしていない層であり、
前記変調ドープ障壁層には、n型不純物がドープされたn型不純物高濃度層と、該n型不純物高濃度層に隣接して形成されn型不純物高濃度層よりもn型不純物濃度の低いn型不純物低濃度層とを有し、
前記ラストバリア層上には、超格子構造のp型多層膜層を有することを特徴とする窒化物半導体素子。In a nitride semiconductor device having at least an n-type nitride semiconductor layer, an active layer, and a p-type nitride semiconductor layer in this order on a substrate,
The active layer has a multiple quantum well structure having a well layer containing a nitride semiconductor containing In and a barrier layer containing a nitride semiconductor,
The barrier layer has a last barrier layer formed closest to the p-type nitride semiconductor layer in the active layer, and a modulation-doped barrier layer formed closer to the n-type nitride semiconductor layer than the last barrier layer ,
The last barrier layer is a layer that is not intentionally doped with impurities,
The modulation doped barrier layer includes an n-type impurity high concentration layer doped with an n-type impurity and an n-type impurity high concentration layer formed adjacent to the n-type impurity high concentration layer and having a lower n-type impurity concentration. an n-type impurity low concentration layer ,
A nitride semiconductor device comprising a p-type multilayer film having a superlattice structure on the last barrier layer .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002320954A JP4085782B2 (en) | 2002-11-05 | 2002-11-05 | Nitride semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002320954A JP4085782B2 (en) | 2002-11-05 | 2002-11-05 | Nitride semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27394899A Division JP3460641B2 (en) | 1999-09-28 | 1999-09-28 | Nitride semiconductor device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003179260A JP2003179260A (en) | 2003-06-27 |
JP2003179260A5 JP2003179260A5 (en) | 2006-11-16 |
JP4085782B2 true JP4085782B2 (en) | 2008-05-14 |
Family
ID=19197591
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002320954A Expired - Fee Related JP4085782B2 (en) | 2002-11-05 | 2002-11-05 | Nitride semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4085782B2 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112005000296B4 (en) * | 2004-02-24 | 2015-10-15 | Toyoda Gosei Co., Ltd. | Gallium nitride compound semiconductor multilayer structure, lamp with it and manufacturing method for it |
JP2006013463A (en) * | 2004-05-21 | 2006-01-12 | Showa Denko Kk | Group iii nitride semiconductor light emitting element |
WO2006054673A1 (en) * | 2004-11-16 | 2006-05-26 | Showa Denko K.K. | Group iii nitride semiconductor light-emitting device |
KR100780212B1 (en) | 2006-03-30 | 2007-11-27 | 삼성전기주식회사 | Nitride semiconductor device |
KR101283233B1 (en) | 2007-06-25 | 2013-07-11 | 엘지이노텍 주식회사 | Light emitting device and method for manufacturing the same |
JP2010182993A (en) * | 2009-02-09 | 2010-08-19 | Toyota Central R&D Labs Inc | Semiconductor device, and method of manufacturing the same |
JP2011159771A (en) * | 2010-01-29 | 2011-08-18 | Nec Corp | Nitride semiconductor light-emitting element, and manufacturing method of the nitride semiconductor light-emitting element, and electronic device |
-
2002
- 2002-11-05 JP JP2002320954A patent/JP4085782B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003179260A (en) | 2003-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3719047B2 (en) | Nitride semiconductor device | |
JP3868136B2 (en) | Gallium nitride compound semiconductor light emitting device | |
JP3460641B2 (en) | Nitride semiconductor device | |
JP3622562B2 (en) | Nitride semiconductor light emitting diode | |
JP3744211B2 (en) | Nitride semiconductor device | |
JP3551101B2 (en) | Nitride semiconductor device | |
JP4629178B2 (en) | Nitride semiconductor device | |
JP3424629B2 (en) | Nitride semiconductor device | |
TWI585995B (en) | Semiconductor light emitting device | |
JP3680558B2 (en) | Nitride semiconductor device | |
JP3427265B2 (en) | Nitride semiconductor device | |
WO2011111606A1 (en) | Nitride semiconductor light-emitting element | |
JP2000133883A (en) | Nitride semiconductor element | |
JP2002033512A (en) | Nitride semiconductor light emitting diode | |
JPH11330552A (en) | Nitride semiconductor light-emitting element and light-emitting device | |
JP4356555B2 (en) | Nitride semiconductor device | |
JP4815732B2 (en) | Nitride semiconductor device | |
JP3620292B2 (en) | Nitride semiconductor device | |
JP4085782B2 (en) | Nitride semiconductor device | |
JP4622466B2 (en) | Nitride semiconductor device | |
JP2011018869A (en) | Nitride semiconductor element | |
JP3271661B2 (en) | Nitride semiconductor device | |
JP3897448B2 (en) | Nitride semiconductor light emitting device | |
JP2000269548A (en) | Nitride semiconductor device | |
JP2004207763A (en) | Gallium nitride based compound semiconductor element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060928 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070808 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071009 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071113 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080211 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4085782 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140228 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |