JP4085068B2 - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法 Download PDFInfo
- Publication number
- JP4085068B2 JP4085068B2 JP2004036988A JP2004036988A JP4085068B2 JP 4085068 B2 JP4085068 B2 JP 4085068B2 JP 2004036988 A JP2004036988 A JP 2004036988A JP 2004036988 A JP2004036988 A JP 2004036988A JP 4085068 B2 JP4085068 B2 JP 4085068B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- moisture
- integrated circuit
- wafer
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 273
- 238000004519 manufacturing process Methods 0.000 title claims description 145
- 238000000034 method Methods 0.000 claims description 167
- 238000007254 oxidation reaction Methods 0.000 claims description 158
- 230000003647 oxidation Effects 0.000 claims description 154
- 239000007789 gas Substances 0.000 claims description 116
- 229910052760 oxygen Inorganic materials 0.000 claims description 112
- 239000001301 oxygen Substances 0.000 claims description 112
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 108
- 229910052739 hydrogen Inorganic materials 0.000 claims description 105
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 104
- 239000001257 hydrogen Substances 0.000 claims description 104
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 85
- 230000015572 biosynthetic process Effects 0.000 claims description 67
- 230000008569 process Effects 0.000 claims description 60
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 52
- 229910052710 silicon Inorganic materials 0.000 claims description 52
- 239000010703 silicon Substances 0.000 claims description 52
- 239000003054 catalyst Substances 0.000 claims description 44
- 238000012545 processing Methods 0.000 claims description 39
- 238000010438 heat treatment Methods 0.000 claims description 36
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 25
- 229910001882 dioxygen Inorganic materials 0.000 claims description 25
- 238000003786 synthesis reaction Methods 0.000 claims description 21
- 239000010408 film Substances 0.000 description 428
- 235000012431 wafers Nutrition 0.000 description 160
- 230000001590 oxidative effect Effects 0.000 description 59
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 51
- 229910052814 silicon oxide Inorganic materials 0.000 description 43
- 238000004140 cleaning Methods 0.000 description 28
- 239000000758 substrate Substances 0.000 description 28
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 21
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 21
- 230000005669 field effect Effects 0.000 description 19
- 238000002955 isolation Methods 0.000 description 17
- 230000003197 catalytic effect Effects 0.000 description 16
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 16
- 238000009841 combustion method Methods 0.000 description 15
- 239000012535 impurity Substances 0.000 description 15
- 229920002120 photoresistant polymer Polymers 0.000 description 14
- 238000010926 purge Methods 0.000 description 13
- 229910052581 Si3N4 Inorganic materials 0.000 description 11
- 238000005229 chemical vapour deposition Methods 0.000 description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 11
- 230000002194 synthesizing effect Effects 0.000 description 11
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 10
- 238000002485 combustion reaction Methods 0.000 description 10
- 229910052757 nitrogen Inorganic materials 0.000 description 10
- 238000004381 surface treatment Methods 0.000 description 10
- 239000011261 inert gas Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 238000007796 conventional method Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 239000010453 quartz Substances 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 7
- 150000002431 hydrogen Chemical class 0.000 description 7
- 238000011068 loading method Methods 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 239000007772 electrode material Substances 0.000 description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 238000005498 polishing Methods 0.000 description 6
- 238000007740 vapor deposition Methods 0.000 description 6
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 5
- 229910052786 argon Inorganic materials 0.000 description 5
- 238000011109 contamination Methods 0.000 description 5
- 238000007865 diluting Methods 0.000 description 5
- 238000001035 drying Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000004880 explosion Methods 0.000 description 5
- 238000002791 soaking Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000001816 cooling Methods 0.000 description 4
- 238000010790 dilution Methods 0.000 description 4
- 239000012895 dilution Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 238000005192 partition Methods 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000009833 condensation Methods 0.000 description 3
- 230000005494 condensation Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- 238000009279 wet oxidation reaction Methods 0.000 description 3
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 2
- 229910000990 Ni alloy Inorganic materials 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 2
- 229910008051 Si-OH Inorganic materials 0.000 description 2
- 229910006358 Si—OH Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910008484 TiSi Inorganic materials 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 239000012776 electronic material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000002360 explosive Substances 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 229910000856 hastalloy Inorganic materials 0.000 description 2
- 239000003779 heat-resistant material Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000010297 mechanical methods and process Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 150000002926 oxygen Chemical class 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 230000007847 structural defect Effects 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 238000004148 unit process Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910015900 BF3 Inorganic materials 0.000 description 1
- 239000004215 Carbon black (E152) Substances 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229910008479 TiSi2 Inorganic materials 0.000 description 1
- 230000002730 additional effect Effects 0.000 description 1
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 1
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 description 1
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 1
- 230000005587 bubbling Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000001272 nitrous oxide Substances 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000001698 pyrogenic effect Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 230000001502 supplementing effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Images
Landscapes
- Non-Volatile Memory (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
Description
本発明は、半導体集積回路装置(半導体装置等)の製造方法に関し、特に、ＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)等のゲート酸化膜（絶縁膜）の形成に適用して有効な技術に関する。
初期の半導体産業においては酸素等のキャリアガスをバブラ(Bubbler)内の水中を通過させるバブリング(Bubbling)が広く適用されていた。この方法は広い水分範囲をカバーできる等の利点はあったものの汚染の問題を回避できず、最近はほとんど使われなくなっている。従って、ここの所、このバブラの欠点を回避するものとして酸水素燃焼法式、すなわちパイロ方式(Pyrogenic system)が広く普及している。
（従来技術文献の開示等）
本願の対象となる熱酸化の改良およびそのための水分生成方法に関しては以下のような先行技術が知られている。
（１）大見の特開平６−１６３５１７号公報（特許文献１）には、半導体プロセスの低温化のための低温酸化技術が示されている。同実施例１においてはアルゴン約９９％、酸素約１％からなるガス雰囲気に水素を１００ppmから１％まで添加して、水素の燃焼温度摂氏７００度以下、すなわち摂氏４５０度以下でステンレス触媒の作用で水蒸気を得る方法が示されている。さらに同実施例２において、酸素９９％、触媒により生成された水蒸気１％からなる雰囲気中において、常圧または高圧下で摂氏６００度の酸化温度においてのシリコンの熱酸化が示されている。
（２）特開平７−３２１１０２号公報(吉越)（特許文献２）は、水分に起因する各種の問題を回避するために極めて低い水分濃度、すなわち０.５ｐｐｍ程度の極超低水分領域またはドライ領域における酸化温度摂氏８５０度のシリコン表面の高温熱酸化が示されている。
（３）本間らの特開昭６０−１０７８４０号公報（特許文献３）には、ドライ酸化の環境水分による水分量のばらつきを低減するため従来の方法により生成した数十ppm程度の微少水分を意図的に添加するシリコンの熱酸化方法が示されている。
（４）特開平５−１５２２８２号公報(大見Ｉ)（特許文献４）は、上記した石英管先端からのパーティクルの発生を防止するために、水素ガス導入管の内面をＮｉ（ニッケル）またはＮｉ含有材料で構成すると共に、水素ガス導入管を加熱する手段を備えた熱酸化装置を開示している。この熱酸化装置は、３００℃以上に加熱した水素ガス導入管内のＮｉ（またはＮｉ含有材料）に水素を接触させて水素活性種を生じさせ、この水素活性種と酸素（また酸素を含むガス）とを反応させることにより水を生成する。すなわち、燃焼を伴わない触媒方式で水を生成するので、水素導入石英管の先端が溶けてパーティクルを発生することがない。
（５）特開平６−１１５９０３号公報(大見II)（特許文献５）は、酸素、水素および不活性ガスを混合して第１の混合ガスを作成する混合ガス作成工程と、水素および酸素をラジカル化し得る触媒作用を有する材料で構成された反応炉管内に第１の混合ガスを導入すると共に反応炉管内を加熱することにより、第１の混合ガスに含まれる水素と酸素を反応させて水を発生させる水分発生工程とからなる触媒方式の水分発生方法を開示している。
本願の対象となる熱酸化の改良およびそのための水分生成方法に関しては以下のような先行技術が知られている。
（１）大見の特開平６−１６３５１７号公報（特許文献１）には、半導体プロセスの低温化のための低温酸化技術が示されている。同実施例１においてはアルゴン約９９％、酸素約１％からなるガス雰囲気に水素を１００ppmから１％まで添加して、水素の燃焼温度摂氏７００度以下、すなわち摂氏４５０度以下でステンレス触媒の作用で水蒸気を得る方法が示されている。さらに同実施例２において、酸素９９％、触媒により生成された水蒸気１％からなる雰囲気中において、常圧または高圧下で摂氏６００度の酸化温度においてのシリコンの熱酸化が示されている。
（２）特開平７−３２１１０２号公報(吉越)（特許文献２）は、水分に起因する各種の問題を回避するために極めて低い水分濃度、すなわち０.５ｐｐｍ程度の極超低水分領域またはドライ領域における酸化温度摂氏８５０度のシリコン表面の高温熱酸化が示されている。
（３）本間らの特開昭６０−１０７８４０号公報（特許文献３）には、ドライ酸化の環境水分による水分量のばらつきを低減するため従来の方法により生成した数十ppm程度の微少水分を意図的に添加するシリコンの熱酸化方法が示されている。
（４）特開平５−１５２２８２号公報(大見Ｉ)（特許文献４）は、上記した石英管先端からのパーティクルの発生を防止するために、水素ガス導入管の内面をＮｉ（ニッケル）またはＮｉ含有材料で構成すると共に、水素ガス導入管を加熱する手段を備えた熱酸化装置を開示している。この熱酸化装置は、３００℃以上に加熱した水素ガス導入管内のＮｉ（またはＮｉ含有材料）に水素を接触させて水素活性種を生じさせ、この水素活性種と酸素（また酸素を含むガス）とを反応させることにより水を生成する。すなわち、燃焼を伴わない触媒方式で水を生成するので、水素導入石英管の先端が溶けてパーティクルを発生することがない。
（５）特開平６−１１５９０３号公報(大見II)（特許文献５）は、酸素、水素および不活性ガスを混合して第１の混合ガスを作成する混合ガス作成工程と、水素および酸素をラジカル化し得る触媒作用を有する材料で構成された反応炉管内に第１の混合ガスを導入すると共に反応炉管内を加熱することにより、第１の混合ガスに含まれる水素と酸素を反応させて水を発生させる水分発生工程とからなる触媒方式の水分発生方法を開示している。
この方法によれば、水素と酸素を反応させる反応管に反応を低温化する触媒材料を使用したため、反応温度が低温化し、その結果、低温で水分発生が可能となる。従って、水素、酸素、不活性ガスの混合ガスを加熱した反応管に供給した場合、反応管内において５００℃以下の温度で完全に水素と酸素が反応するため、燃焼方式よりも低温で水分を含んだガスが得られる。
またこのとき、接ガス部からプラスチック材料を全て排除して金属材料のみを使用し、さらに金属表面に対して不動態化処理を施した場合には、表面からの放出ガス（水分、炭化水素等）が極めて少ないため、より高清浄度な水分をより高い精度で、かつ広範囲（ｐｐｂから％）の濃度で発生させることが可能となる。不動態化処理は、電解研磨あるいは電解複合研磨を施したステンレス鋼を不純物濃度が数ppb以下の酸化性あるいは弱酸化性雰囲気中で熱処理することにより行う。
（６）特開平５−１４１８７１号公報(大見III)（特許文献６）は、被処理物を搬出入するための開閉可能な開口部と、ガスを内部に導入するためのガス導入口とを有する炉心管と、炉心管内部を加熱するための炉心管加熱手段と、ガス導入口に連通させて接続されたガス導入管と、ガス導入管を加熱するための加熱手段とを少なくとも有し、ガス導入管の少なくとも内表面がＮｉ（またはＮｉ含有材料）よりなる熱処理装置を開示している。
（６）特開平５−１４１８７１号公報(大見III)（特許文献６）は、被処理物を搬出入するための開閉可能な開口部と、ガスを内部に導入するためのガス導入口とを有する炉心管と、炉心管内部を加熱するための炉心管加熱手段と、ガス導入口に連通させて接続されたガス導入管と、ガス導入管を加熱するための加熱手段とを少なくとも有し、ガス導入管の少なくとも内表面がＮｉ（またはＮｉ含有材料）よりなる熱処理装置を開示している。
この熱酸化装置は、炉心管の内部に配置された被処理物の位置よりも上流側に、水素ガスまたは水素を含むガスからプラズマを伴うことなく水素活性種を生成させるための水素活性種発生手段を設け、この水素活性種発生手段に水素ガスまたは水素を含むガスを導入して水素活性種を生成させる。そのため、炉心管内に被処理物として例えば酸化膜の形成されたシリコン基板を配置しておけば、水素活性種が酸化膜中を拡散し、酸化膜中および酸化膜／シリコン界面のダングリングボンドを終端するので、高い信頼性のゲート酸化膜を得ることが期待できる。
（７）大見の特開平５−１４４８０４号公報（特許文献７）には、ニッケル触媒により生成した水素活性種によるシリコン酸化膜の熱処理技術が示されている。
（８）中村らの１９９３年１２月１日から２日に行われた電気化学協会電子材料委員会主催半導体集積回路技術第４５回シンポジュウム講演論文集１２８頁から１３３頁（非特許文献１）には、フラッシュメモリのトンネル酸化膜に応用するための触媒により生成した水素ラジカルと水分による水素を主体とする強還元性雰囲気下でのシリコン酸化プロセスが示されている。
（９）大見の特開平６−１２０２０６号公報（特許文献８）には、選択エピタキシャル成長領域を絶縁分離する絶縁膜のニッケル触媒により生成した水素活性種によるシンタリング技術が示されている。
（１０）小林らの特開昭５９−１３２１３６号公報（特許文献９）には、通常の方法により生成された水分と水素の酸化還元混合雰囲気でのシリコンとリフラクトリーメタルの酸化還元プロセスが示されている。
特開平６−１６３５１７号公報
特開平７−３２１１０２号公報
特開昭６０−１０７８４０号公報
特開平５−１５２２８２号公報
特開平６−１１５９０３号公報
特開平５−１４１８７１号公報
特開平５−１４４８０４号公報
特開平６−１２０２０６号公報
特開昭５９−１３２１３６号公報
電気化学協会電子材料委員会主催半導体集積回路技術第４５回シンポジュウム講演論文集（１２８頁から１３３頁）
（７）大見の特開平５−１４４８０４号公報（特許文献７）には、ニッケル触媒により生成した水素活性種によるシリコン酸化膜の熱処理技術が示されている。
（８）中村らの１９９３年１２月１日から２日に行われた電気化学協会電子材料委員会主催半導体集積回路技術第４５回シンポジュウム講演論文集１２８頁から１３３頁（非特許文献１）には、フラッシュメモリのトンネル酸化膜に応用するための触媒により生成した水素ラジカルと水分による水素を主体とする強還元性雰囲気下でのシリコン酸化プロセスが示されている。
（９）大見の特開平６−１２０２０６号公報（特許文献８）には、選択エピタキシャル成長領域を絶縁分離する絶縁膜のニッケル触媒により生成した水素活性種によるシンタリング技術が示されている。
（１０）小林らの特開昭５９−１３２１３６号公報（特許文献９）には、通常の方法により生成された水分と水素の酸化還元混合雰囲気でのシリコンとリフラクトリーメタルの酸化還元プロセスが示されている。
（従来技術および本発明に関する考察等）
ディープサブミクロンの設計ルールによって製造される最先端のＭＯＳデバイスは、微細化された素子の電気特性を維持するために、ゲート酸化膜を１０nm以下の極めて薄い膜厚で形成することが要求される。例えばゲート長が0.３５μｍの場合、要求されるゲート酸化膜厚は９nm程度であるが、ゲート長が0.２５μｍになると、４nm程度まで薄くなるものと予想される。
ディープサブミクロンの設計ルールによって製造される最先端のＭＯＳデバイスは、微細化された素子の電気特性を維持するために、ゲート酸化膜を１０nm以下の極めて薄い膜厚で形成することが要求される。例えばゲート長が0.３５μｍの場合、要求されるゲート酸化膜厚は９nm程度であるが、ゲート長が0.２５μｍになると、４nm程度まで薄くなるものと予想される。
一般に、熱酸化膜の形成は乾燥酸素雰囲気中で行われるが、ゲート酸化膜を形成する場合には、膜中の欠陥密度が低減できるという理由から、従来よりウエット酸化法(一般に水分分圧比数十％以上)が用いられてきた。このウエット酸化法では、酸素雰囲気中で水素を燃焼させて水を生成し、この水を酸素と共に半導体ウエハ（集積回路製造用ウエハまたは単に集積回路ウエハ）の表面に供給して酸化膜を形成するが、水素を燃焼させることから、爆発の危険を回避するためにあらかじめ酸素を十分に流してから水素に点火している。また、酸化種である水＋酸素混合ガスの水分濃度を４０％程度(全雰囲気圧力に占める水分の分圧)まで高くしている。
しかし、上記の燃焼方式は、石英製の水素ガス導入管の先端に取り付けたノズルから噴出する水素に点火して燃焼を行うことから、水素の量を低下しすぎると火炎がノズルに近づきすぎるため、その熱でノズルが溶けてパーティクルが発生し、これが半導体ウエハの汚染源となるという問題が指摘されている（また逆に、水素の量を増やしすぎると火炎が燃焼管の端部に達し、そこの石英壁を溶かしてパーティクルの原因となったり、炎が壁面で冷却されて消えてしまったりする等、安全面での問題がある)。また、上記の燃焼方式は、酸化種である水＋酸素混合ガスの水分濃度が高いために、ゲート酸化膜中に水素やＯＨ基が取り込まれ、薄膜中やシリコン基板との界面にＳｉ−Ｈ結合やＳｉ−ＯＨ結合等の構造欠陥が生じ易い。これらの結合は、ホットキャリア注入等の電圧ストレスの印加により切断されて電荷トラップを形成し、しきい値電圧の変動等、膜の電気特性の低下を引き起こす原因となる。
なお、このあたりの状況の詳細および新規な触媒による水合成装置の改良の詳細については、本願発明者自身による特開平９−１７２０１１号公報および本発明者および大見らによる国際公開された国際出願ＰＣＴ／ＪＰ９７／００１８８(国際出願日１９９７．１．２７)に詳しく述べられている。
本発明者の検討によれば、従来の酸化膜形成方法は、高品質で、しかも膜厚が５nm以下（5nm以上についても同様の効果が期待できることは言うまでもない）の極薄ゲート酸化膜を均一な膜厚で再現性良く形成することが困難である。言うまでもないことであるが、それ以上の膜厚の場合にも各種不十分なところがある。
極薄の酸化膜を均一な膜厚で再現性良く形成するためには、比較的厚い酸化膜を形成するときに比べて酸化膜成長速度を下げ、より安定な酸化条件で成膜を行う必要があるが、例えば前記の燃焼方式を利用した酸化膜形成方法は、酸化種である水＋酸素混合ガスの水分濃度が１８％から４０％程度の高濃度範囲内でしか制御できない。そのため、酸化膜成長速度が速く、薄い酸化膜の場合は極めて短時間で膜が形成されてしまう。他方、酸化膜成長速度を下げようとしてウエハ温度を８００℃以下に下げて酸化を行うと膜の品質が低下する（摂氏８００度以下の温度領域でも、その他のパラメータを適切に調整すれば本発明を適用できることは言うまでもない)。
また、清浄な酸化膜を形成するためには、半導体ウエハの表面に形成されている低品質の酸化膜をあらかじめウエット洗浄で除去する必要があるが、このウエット洗浄工程から酸化工程に搬送する過程でウエハの表面に薄い自然酸化膜が不可避的に形成される。さらに酸化工程では、本来の酸化が行われる前に酸化種中の酸素との接触によってウエハ表面に不所望な初期酸化膜が形成される。特に燃焼方式を用いた酸化膜形成方法の場合は、水素が爆発する危険を回避するためにあらかじめ酸素を十分に流してから水素を燃焼させるので、ウエハ表面が酸素に曝される時間が長くなり、初期酸化膜が厚く形成されてしまう（常圧下摂氏５６０度以上、水素４％以上で十分な酸素があるとき、水素の爆発的燃焼すなわち「爆発」が起こるとされている)。
このように、実際の酸化膜は、本来の酸化によって形成される酸化膜の他に自然酸化膜と初期酸化膜とを含んだ構成になっているが、これらの自然酸化膜や初期酸化膜は、目的とする本来の酸化膜に比べて低品質である。従って、高品質の酸化膜を得るためには、酸化膜中に占めるこれら低品質の膜の割合をできるだけ低くしなければならないが、従来の酸化膜形成方法を用いて極薄の酸化膜を形成すると、これら低品質の膜の割合がむしろ増加してしまう。
例えば従来の酸化膜形成方法を用いて膜厚が９nmの酸化膜を形成したときに、この酸化膜中の自然酸化膜と初期酸化膜の膜厚がそれぞれ０.７nm、０.８nmであったとすると、本来の酸化膜の膜厚は、９−（０.７＋０.８）＝７.５nmとなるので、この酸化膜中に占める本来の酸化膜の割合は約８３.３％である。ところが、この従来方法を用いて膜厚が４nmの酸化膜を形成すると、自然酸化膜と初期酸化膜の膜厚はそれぞれ０.７nm、０.８nmと変わらないため、本来の酸化膜の膜厚は、４−（０.７＋０.８）＝２.５nmとなり、その割合は６2.５％に低下してしまう。すなわち、従来の酸化膜形成方法で極薄の酸化膜を形成しようとすると、膜厚の均一性や再現性が確保できなくなるのみならず、膜の品質も低下してしまう。
これらの問題を解決するために、本発明者は大見らの触媒による水分生成方法に注目した。本発明者らの検討によれば、これらの研究は「水素ラジカルの寿命は長い」という前提に立って、水素ラジカルの強還元作用に重点が置かれているため、そのままでは半導体集積回路の量産プロセスに適用できないことが明らかとなった。すなわち、半導体プロセスに適用するためには「水素等のラジカルの寿命は非常に短く触媒上で生成してほぼその上またはその近傍で化合または基底状態に戻る」という前提で必要な構成を検討する必要があることが、本発明者らによって明らかにされた。
さらに、本発明者によれば、水分の分圧比で言って０から１０ppmはドライ領域に属し、いわゆるドライ酸化の性質を示し、今後の微細プロセスにおけるゲート酸化膜等の要求する膜質を得ることに関していわゆるウエット酸化に及ばないことが明らかにされた。
また、同様に水分分圧比１０ppm以上１.０×１０3ppm以下（０.１％以下）の超低水分領域は基本的にはドライ酸化とほとんど同様の性質を示すことが本発明者によって明らかにされた。
また、同様に水分分圧比０.１％以上から10%以下の低水分領域（そのうち特に水分分圧比0.5%以上から5%以下の低水分領域）においての熱酸化は、他の領域（ドライ領域、１０％以上の燃焼法式で汎用される領域、およびバブラ等による水分濃度数十％以上の高水分領域）と比較して比較的良好な性質を示すことが性質を示すことが本発明者によって明らかにされた。
（本発明の目的等）
本発明の目的は、高品質の極薄酸化膜を均一な膜厚で再現性良く形成することのできる技術を提供することにある。
本発明の目的は、高品質の極薄酸化膜を均一な膜厚で再現性良く形成することのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明の半導体集積回路装置の製造方法は、
（ａ）水分合成部において、第１の温度で触媒を用いて酸素と水素から水分を合成する工程；
（ｂ）合成された前記水分を気体状態を維持して酸化処理部に移送し、前記酸化処理部内のウエハの第１の主面に対してウエット雰囲気を形成する工程；
（ｃ）前記酸化処理部において、移送された前記水分を含む前記ウエット雰囲気下で、前記ウエハの前記第１の主面を前記第１の温度よりも高温の第２の温度に加熱することによって、前記第１の主面上またはその上方に設けられたシリコン部材に対して熱酸化処理を施す工程を含み、
前記水分の合成は、前記水分合成部において、酸素ガスと水素ガスを含む気体に前記触媒を作用させるにあたり、前記水分合成部に対して、前記熱酸化処理に対応して酸素および水素ガスの導入を開始するにあたり、酸素ガスの導入を先行して開始するようにして行われ、
前記熱酸化処理は、前記ウエハの前記第１の主面の周辺に前記ウエット雰囲気を供給しながら行うものである。
（ａ）水分合成部において、第１の温度で触媒を用いて酸素と水素から水分を合成する工程；
（ｂ）合成された前記水分を気体状態を維持して酸化処理部に移送し、前記酸化処理部内のウエハの第１の主面に対してウエット雰囲気を形成する工程；
（ｃ）前記酸化処理部において、移送された前記水分を含む前記ウエット雰囲気下で、前記ウエハの前記第１の主面を前記第１の温度よりも高温の第２の温度に加熱することによって、前記第１の主面上またはその上方に設けられたシリコン部材に対して熱酸化処理を施す工程を含み、
前記水分の合成は、前記水分合成部において、酸素ガスと水素ガスを含む気体に前記触媒を作用させるにあたり、前記水分合成部に対して、前記熱酸化処理に対応して酸素および水素ガスの導入を開始するにあたり、酸素ガスの導入を先行して開始するようにして行われ、
前記熱酸化処理は、前記ウエハの前記第１の主面の周辺に前記ウエット雰囲気を供給しながら行うものである。
本発明の半導体集積回路装置の製造方法は、以下の工程（ａ）、（ｂ）を含んでいる。
（ａ）水素と酸素とから触媒作用によって水を生成する工程、
（ｂ）前記水が低濃度に含まれた酸素を所定の温度に加熱した半導体ウエハの主面またはその近傍に供給し、少なくとも酸化膜形成の再現性および酸化膜厚の均一性が確保され得る程度の酸化膜成長速度で膜厚が５nm以下の酸化膜を形成する工程。
（ａ）水素と酸素とから触媒作用によって水を生成する工程、
（ｂ）前記水が低濃度に含まれた酸素を所定の温度に加熱した半導体ウエハの主面またはその近傍に供給し、少なくとも酸化膜形成の再現性および酸化膜厚の均一性が確保され得る程度の酸化膜成長速度で膜厚が５nm以下の酸化膜を形成する工程。
本発明の半導体集積回路装置の製造方法は、前記酸化膜がＭＯＳＦＥＴのゲート酸化膜である。
本発明の半導体集積回路装置の製造方法は、前記酸化膜の膜厚が３nm以下である。
本発明の半導体集積回路装置の製造方法は、前記半導体ウエハの加熱温度が８００から９００℃である。
本発明の半導体集積回路装置の製造方法は、前記（ｂ）工程の後、前記半導体ウエハの主面に酸窒化処理を施すことにより、前記酸化膜と基板との界面に窒素を偏析させる。
本発明の半導体集積回路装置の製造方法は、前記酸化膜の形成を枚葉処理で行う。
本発明の半導体集積回路装置の製造方法は、前記酸化膜の形成をバッチ処理で行う。
本発明の半導体集積回路装置の製造方法は、以下の工程（ａ）、（ｂ）を含んでいる。
（ａ）水素と酸素とから触媒作用によって水を生成する工程、
（ｂ）少なくとも水を含まない乾燥酸素雰囲気中で形成される酸化膜よりも優れた初期耐圧が得られる濃度の前記水が含まれた酸素を所定の温度に加熱した半導体ウエハの主面またはその近傍に供給することによって、膜厚が５nm以下の酸化膜を形成する工程。
（ａ）水素と酸素とから触媒作用によって水を生成する工程、
（ｂ）少なくとも水を含まない乾燥酸素雰囲気中で形成される酸化膜よりも優れた初期耐圧が得られる濃度の前記水が含まれた酸素を所定の温度に加熱した半導体ウエハの主面またはその近傍に供給することによって、膜厚が５nm以下の酸化膜を形成する工程。
本発明の半導体集積回路装置の製造方法は、前記水の濃度が４０％以下である。
本発明の半導体集積回路装置の製造方法は、前記水の濃度が０.５から５％である。
本発明の半導体集積回路装置の製造方法は、以下の工程（ａ）から（ｃ）を含んでいる。
（ａ）主面に第１の酸化膜が形成された半導体ウエハを洗浄部へ搬送し、前記第１の酸化膜をウエット洗浄により除去する工程、
（ｂ）前記半導体ウエハを大気に接触させることなく、前記洗浄部から不活性ガス雰囲気の酸化処理部へ搬送する工程、
（ｃ）触媒作用によって水素と酸素とから生成した水を低濃度に含む酸素を所定の温度に加熱した前記半導体ウエハの主面またはその近傍に供給し、少なくとも酸化膜形成の再現性および酸化膜厚の均一性が確保され得る程度の酸化膜成長速度で膜厚が５nm以下の第２の酸化膜を形成する工程。
（ａ）主面に第１の酸化膜が形成された半導体ウエハを洗浄部へ搬送し、前記第１の酸化膜をウエット洗浄により除去する工程、
（ｂ）前記半導体ウエハを大気に接触させることなく、前記洗浄部から不活性ガス雰囲気の酸化処理部へ搬送する工程、
（ｃ）触媒作用によって水素と酸素とから生成した水を低濃度に含む酸素を所定の温度に加熱した前記半導体ウエハの主面またはその近傍に供給し、少なくとも酸化膜形成の再現性および酸化膜厚の均一性が確保され得る程度の酸化膜成長速度で膜厚が５nm以下の第２の酸化膜を形成する工程。
本発明の半導体集積回路装置の製造方法は、前記第２の酸化膜が、前記第１の酸化膜を除去してから前記第２の酸化膜を形成するまでの間に前記半導体ウエハの表面に不所望に形成される自然酸化膜と、前記酸素との接触によって前記半導体ウエハの表面に不所望に形成される初期酸化膜とをその一部に含み、前記自然酸化膜と前記初期酸化膜の合計の膜厚は、前記第２の酸化膜全体の膜厚の２分の１以下である。
本発明の半導体集積回路装置の製造方法は、前記自然酸化膜と前記初期酸化膜の合計の膜厚が前記第２の酸化膜全体の膜厚の３分の１以下である。
本発明の半導体集積回路装置の製造方法は、半導体ウエハの第１領域および第２領域に第１の酸化膜を形成した後、前記半導体ウエハの第１領域に形成された前記第１の酸化膜を除去する工程と、前記半導体ウエハの第１領域および第２領域に残った前記第１の絶縁膜上に第２の酸化膜を形成する工程とを含み、前記第１および第２の酸化膜の少なくとも一方を前記の方法によって形成する。
さらに、本発明の主要な概要を項に分けて示せば以下のごとくである。
１．以下の工程よりなる半導体集積回路装置の製造方法；
（ａ）摂氏５００度以下で触媒を用いて酸素と水素から水分を合成する工程、
（ｂ）雰囲気全体の気圧に占める合成された上記水分の分圧の割合が０.５％から５％の範囲であって、水素が支配的でない酸化性雰囲気中で、かつウエハ上のシリコン表面が摂氏８００度以上に加熱された条件下で上記シリコン表面に電界効果トランジスタのゲート絶縁膜となるべきシリコン酸化膜を熱酸化により形成する工程。（一般に良く知られたことであるが、ここで「支配的」とは、ガスに付いていう場合、当該雰囲気中でその成分が最多であることをいう。）
２．上記１項において、上記酸化性雰囲気は、酸素ガスを主要な成分として含む半導体集積回路装置の製造方法。
３．上記１項または２項において、上記水分の合成は、酸素と水素の混合ガスに上記触媒を作用させて行う半導体集積回路装置の製造方法。
４．上記１から３項のいずれか一つにおいて、上記熱酸化は、上記ウエハの周辺に上記酸化性雰囲気を供給しながら行う半導体集積回路装置の製造方法。
５．以下の工程よりなる半導体集積回路装置の製造方法；
（ａ）摂氏５００度以下で触媒を用いて酸素と水素から水分を合成する工程、
（ｂ）雰囲気全体の気圧に占める合成された上記水分の分圧の割合が０.５％から５％の範囲であって、酸素ガスを含む酸化性雰囲気中で、かつウエハ上のシリコン表面が摂氏８００度以上に加熱された条件下で上記シリコン表面に電界効果トランジスタのゲート絶縁膜となるべきシリコン酸化膜を熱酸化により形成する工程。
６．上記５項において、上記熱酸化は、ホットウォール炉を用いて行われる半導体集積回路装置の製造方法。
７．上記５項において、上記熱酸化は、ランプ加熱炉を用いて行われる半導体集積回路装置の製造方法。
８．上記５から７項のいずれか一つにおいて、上記合成させた水分を含むガスは、水分以外のガスで希釈された後に上記酸化性雰囲気として供給される半導体集積回路装置の製造方法。
９．上記５から８項のいずれか一つにおいて、上記半導体集積回路装置の製造方法は、さらに以下の工程よりなる；
（ｃ）上記酸化膜が形成された上記ウエハを外気または他の酸化性雰囲気に晒すことなく窒素酸化物を含む雰囲気中で表面処理を施す工程。
１０．以下の工程よりなる半導体集積回路装置の製造方法；
（ａ）摂氏５００度以下で触媒を用いて水分を生成する工程、
（ｂ）雰囲気全体の気圧に占める合成された上記水分の分圧比が０．５％から５％の範囲であって、酸素ガスを含む酸化性雰囲気中で、かつウエハ上のシリコン表面が摂氏８００度以上に加熱された条件下で上記シリコン表面に電界効果トランジスタのゲート絶縁膜となるべきシリコン酸化膜を熱酸化により形成する工程。
１１．上記１０項において、上記酸化性雰囲気は、酸素ガスを主要な成分として含む半導体集積回路装置の製造方法。
１２．上記１０または１１項において、上記熱酸化は、上記ウエハの周辺に上記酸化性雰囲気を供給しながら行う半導体集積回路装置の製造方法。
１３．以下の工程よりなる半導体集積回路装置の製造方法；
（ａ）摂氏５００度以下で触媒を用いて酸素と水素から水分を合成する工程、
（ｂ）雰囲気全体の気圧に占める合成された上記水分の分圧の割合が０.５％から５％の範囲であって、酸素ガスを含む酸化性雰囲気を、シリコン表面が摂氏８００度以上に加熱されたウエハ周辺に供給しながら、上記シリコン表面に電界効果トランジスタのゲート絶縁膜となるべきシリコン酸化膜を熱酸化により形成する工程。
１４．上記１３項において、上記酸化性雰囲気は、酸素ガスを主要な成分として含む半導体集積回路装置の製造方法。
１５．上記１３項または１４項において、上記水分の合成は、酸素と水素の混合ガスに上記触媒を作用させて行う半導体集積回路装置の製造方法。
１６．以下の工程よりなる半導体集積回路装置の製造方法；
（ａ）水分合成部において摂氏５００度以下で触媒を用いて酸素と水素から水分を合成する工程、
（ｂ）雰囲気全体の気圧に占める合成された上記水分の分圧の割合が０.５％から５％の範囲であって、酸素ガスを含む酸化性雰囲気を、シリコン表面が摂氏８００度以上に加熱されたウエハ周辺に水分合成部と酸化処理部の間に設けられた狭隘部を通して供給しながら、酸化処理部において上記シリコン表面に電界効果トランジスタのゲート絶縁膜となるべきシリコン酸化膜を熱酸化により形成する工程。
１７．上記１６項において、上記酸化性雰囲気は、酸素ガスを主要な成分として含む半導体集積回路装置の製造方法。
１８．上記１６項または１７項において、上記水分の合成は、酸素と水素の混合ガスに上記触媒を作用させて行う半導体集積回路装置の製造方法。
１９．以下の工程よりなる半導体集積回路装置の製造方法；
（ａ）触媒を用いて酸素と水素から水分を合成する工程、
（ｂ）合成された上記水分を含む第１のガスを水分以外の第２のガスで希釈する工程、
（ｃ）希釈された上記第１のガスを処理領域に導入する工程、
（ｄ）上記処理領域において、導入された上記第１ガス雰囲気中でウエハ上のシリコン表面に電界効果トランジスタのゲート絶縁膜となるべきシリコン酸化膜を熱酸化により形成する工程。
２０．上記１９項において、上記酸化性雰囲気は、酸素ガスを主要な成分として含む半導体集積回路装置の製造方法。
２１．上記１９項または２０項において、上記熱酸化は、摂氏８００度以上で行われる半導体集積回路装置の製造方法。
２２．上記１９から２１項のいずれか一つにおいて、上記熱酸化は、上記ウエハの周辺に上記酸化性雰囲気を供給しながら行う半導体集積回路装置の製造方法。
２３．以下の工程よりなる半導体集積回路装置の製造方法；
（ａ）酸素と水素の混合ガスに水分合成触媒を作用させて水分を含む第１のガスを生成する工程、
（ｂ）上記第１のガスを水分以外の第２のガスで希釈する工程、
（ｃ）希釈された上記第１のガスを処理領域に導入する工程、
（ｄ）上記処理領域において、導入された上記第１ガス雰囲気中でウエハ上のシリコン表面に電界効果トランジスタのゲート絶縁膜となるべきシリコン酸化膜を熱酸化により形成する工程。
２４．上記２３項において、上記酸化性雰囲気は、酸素ガスを主要な成分として含む半導体集積回路装置の製造方法。
２５．上記２３項または２４項において、上記熱酸化は、摂氏８００度以上で行われる半導体集積回路装置の製造方法。
２６．上記２３から２５項のいずれか一つにおいて、上記熱酸化は、上記ウエハの周辺に上記酸化性雰囲気を供給しながら行う半導体集積回路装置の製造方法。
２７．以下の工程よりなる半導体集積回路装置の製造方法；
（ａ）触媒を作用させて水分を含む第１のガスを生成する工程、
（ｂ）上記第１のガスを水分以外の第２のガスで希釈する工程、
（ｃ）希釈された上記第１のガスを処理領域に導入する工程、
（ｄ）上記処理領域において、導入された上記第１ガス雰囲気中でウエハ上のシリコン表面に電界効果トランジスタのゲート絶縁膜となるべきシリコン酸化膜を熱酸化により形成する工程。
２８．上記２７項において、上記酸化性雰囲気は、酸素ガスを主要な成分として含む半導体集積回路装置の製造方法。
２９．上記２７項または２８項において、上記熱酸化は、摂氏８００度以上で行われる半導体集積回路装置の製造方法。
３０．上記２７から２９項のいずれか一つにおいて、上記熱酸化は上記ウエハの周辺に上記酸化性雰囲気を供給しながら行う半導体集積回路装置の製造方法。
３１．以下の工程よりなる半導体集積回路装置の製造方法；
（ａ）酸素と水素の混合ガスに水分合成触媒を作用させて水分を含む第１のガスを生成する工程、
（ｂ）上記第１のガスを酸素を主成分とする第２のガスで希釈する工程、
（ｃ）希釈された上記第１のガスを処理領域に導入する工程、
（ｄ）上記処理領域において、導入された上記第１ガス雰囲気中でウエハ上のシリコン表面に電界効果トランジスタのゲート絶縁膜となるべきシリコン酸化膜を熱酸化により形成する工程。
３２．上記３１項において、上記酸化性雰囲気は、酸素ガスを主要な成分として含む半導体集積回路装置の製造方法。
３３．上記３１項または３２項において、上記熱酸化は、摂氏８００度以上で行われる半導体集積回路装置の製造方法。
３４．上記３１から３３項のいずれか一つにおいて、上記熱酸化は、上記ウエハの周辺に上記酸化性雰囲気を供給しながら行う半導体集積回路装置の製造方法。
３５．以下の工程よりなる半導体集積回路装置の製造方法；
（ａ）表面を洗浄または表面膜を除去するために、ウエハ上のシリコン表面に表面処理を施す工程、
（ｂ）上記工程の後、上記ウエハを実質的に酸化性雰囲気に晒すことなく酸化処理部に移送する工程、
（ｃ）触媒を用いて酸素と水素から水分を合成する工程、
（ｄ）合成された上記水分を含む雰囲気中で上記シリコン表面にシリコン酸化膜を熱酸化により形成する工程。
３６．上記３５項において、上記シリコン酸化膜は、ＭＯＳトランジスタのゲート電極となるべきものである半導体集積回路装置の製造方法。
３７．上記３６項において、上記半導体集積回路装置の製造方法は、さらに以下の工程よりなる；
（ｅ）上記酸化膜が形成された上記ウエハを外気または他の酸化性雰囲気に晒すことなく、窒素酸化物を含む雰囲気中で表面処理を施す工程。
３８．上記３７項において、上記半導体集積回路装置の製造方法は、さらに以下の工程よりなる；
（ｆ）上記表面処理がなされた上記ウエハを外気または他の酸化性雰囲気に晒すことなく、ゲート電極となるべき電極材料を気相デポジションにより形成する工程。
３９．上記３６項において、上記半導体集積回路装置の製造方法は、さらに以下の工程よりなる；
（ｆ）上記酸化膜が形成された上記ウエハを外気または他の酸化性雰囲気に晒すことなく、ゲート電極となるべき電極材料を気相デポジションにより形成する工程。
４０．上記３５から３９項のいずれか一つにおいて、上記酸化工程は、ランプ加熱によって行われる半導体集積回路装置の製造方法。
４１．以下の工程よりなる半導体集積回路装置の製造方法；
（ａ）表面を洗浄または表面膜を除去するために、ウエハ上のシリコン表面に表面処理を施す工程、
（ｂ）上記工程の後、上記ウエハを実質的に酸化性雰囲気に晒すことなく酸化処理部に移送する工程、
（ｃ）触媒を用いて水分を生成する工程、
（ｄ）合成された上記水分を含む雰囲気中で上記シリコン表面にシリコン酸化膜を熱酸化により形成する工程。
４２．上記４１項において、上記シリコン酸化膜は、ＭＯＳトランジスタのゲート電極となるべきものである半導体集積回路装置の製造方法。
４３．上記４２項において、上記半導体集積回路装置の製造方法は、さらに以下の工程よりなる；
（ｅ）上記酸化膜が形成された上記ウエハを外気または他の酸化性雰囲気に晒すことなく、窒素酸化物を含む雰囲気中で表面処理を施す工程。
４４．上記４３項において、上記半導体集積回路装置の製造方法は、さらに以下の工程よりなる；
（ｆ）上記表面処理がなされた上記ウエハを外気または他の酸化性雰囲気に晒すことなく、ゲート電極となるべき電極材料を気相デポジションにより形成する工程。
４５．上記４２項において、上記半導体集積回路装置の製造方法は、さらに以下の工程よりなる；
（ｆ）上記酸化膜が形成された上記ウエハを外気または他の酸化性雰囲気に晒すことなく、ゲート電極となるべき電極材料を気相デポジションにより形成する工程。
４６．上記４１から４５項のいずれか一つにおいて、上記酸化工程は、ランプ加熱によって行われる半導体集積回路装置の製造方法。
４７．以下の工程よりなる半導体集積回路装置の製造方法；
（ａ）触媒を用いて酸素と水素から水分を合成する工程、
（ｂ）合成された上記水分を含む雰囲気中でウエハ上のシリコン表面に電界効果トランジスタのゲート絶縁膜となるべきシリコン酸化膜を熱酸化により形成する工程、
（ｃ）上記工程の後、外気に触れさせることなく上記シリコン酸化膜が形成された上記ウエハに対して、窒素酸化物を含むガス雰囲気中で表面処理を施す工程。
４８．上記４７項において、上記シリコン酸化膜は、ＭＯＳトランジスタのゲート電極となるべきものである半導体集積回路装置の製造方法。
４９．上記４８項において、上記半導体集積回路装置の製造方法は、さらに以下の工程よりなる；
（ｅ）上記酸化膜が形成された上記ウエハを外気または他の酸化性雰囲気に晒すことなく、窒素酸化物を含む雰囲気中で表面処理を施す工程。
５０．上記４９項において、上記半導体集積回路装置の製造方法は、さらに以下の工程よりなる；
（ｆ）上記表面処理がなされた上記ウエハを外気または他の酸化性雰囲気に晒すことなく、ゲート電極となるべき電極材料を気相デポジションにより形成する工程。
５１．上記４８項において、上記半導体集積回路装置の製造方法は、さらに以下の工程よりなる；
（ｆ）上記酸化膜が形成された上記ウエハを外気または他の酸化性雰囲気に晒すことなく、ゲート電極となるべき電極材料を気相デポジションにより形成する工程。
５２．上記４７から５１項のいずれか一つにおいて、上記酸化工程は、ランプ加熱によって行われる半導体集積回路装置の製造方法。
５３．以下の工程よりなる半導体集積回路装置の製造方法；
（ａ）ウエハ上のシリコン表面に素子分離溝を形成する工程、
（ｂ）上記素子分離溝内に外部からの絶縁膜を形成する工程、
（ｃ）上記シリコン表面を平坦化して、上記シリコン表面の熱酸化膜を形成すべき部分を露出する工程、
（ｄ）触媒により水分を合成し、それを含む雰囲気中で上記露出された部分に電界効果トランジスタのゲート絶縁膜となるべき熱酸化膜を形成する工程。
５４．上記５３項において、上記平坦化は、化学機械的方法により行われる半導体集積回路装置の製造方法。
５５．上記５３または５４項において、上記平坦化は、化学機械研磨により行われる半導体集積回路装置の製造方法。
５６．上記５３から５５項のいずれか一つにおいて、上記外部からの絶縁膜は、ＣＶＤ(Chemical Vapor Deposition)により形成される半導体集積回路装置の製造方法。
５７．以下の工程よりなる半導体集積回路装置の製造方法；
（ａ）ウエハ上のシリコン表面に素子分離溝を形成する工程、
（ｂ）上記素子分離溝内にデポジションにより絶縁膜を形成する工程、
（ｃ）触媒により水分を合成し、それを含む雰囲気中で上記素子分離溝により囲まれたシリコン表面に電界効果トランジスタのゲート絶縁膜となるべき熱酸化膜を形成する工程。
５８．上記５７項において、上記半導体集積回路装置の製造方法は、さらに以下の工程よりなる；
（ｄ）上記工程（ｂ）の後、上記シリコン表面を平坦化して、上記シリコン表面の熱酸化膜を形成すべき部分を露出する工程。
５９．上記５７または５８項において、上記平坦化は、化学機械的方法により行われる半導体集積回路装置の製造方法。
６０．上記５７から５９項のいずれか一つにおいて、上記平坦化は、化学機械研磨により行われる半導体集積回路装置の製造方法。
６１．上記５７から６０項のいずれか一つにおいて、上記外部からの絶縁膜は、ＣＶＤ(Chemical Vapor Deposition)により形成される半導体集積回路装置の製造方法。
６２．以下の工程よりなる半導体集積回路装置の製造方法；
雰囲気全体の気圧に占める水分の分圧の割合が０.５％から５％の範囲の酸化性雰囲気中で、ウエハ上のシリコン表面をランプにより加熱することにより上記シリコン表面に電界効果トランジスタのゲート絶縁膜となるべきシリコン酸化膜を熱酸化により形成する工程。
６３．上記６２項において、上記酸化性雰囲気は、酸素ガスを主要な成分として含む半導体集積回路装置の製造方法。
６４．以下の工程よりなる半導体集積回路装置の製造方法；
（ａ）酸素と水素の混合ガスに触媒を作用させて水分を含む第１のガスを生成する工程、
（ｂ）上記第１のガスを水分以外の第２のガスで希釈する工程、
（ｃ）希釈された上記第１のガスを処理領域に導入する工程、
（ｄ）上記処理領域において、導入された上記第１ガス雰囲気中でウエハ上のシリコン表面に電界効果トランジスタのゲート絶縁膜となるべきシリコン酸化膜をランプ加熱による熱酸化により形成する工程。
６５．以下の工程よりなる半導体集積回路装置の製造方法；
（ａ）水分が結露しない程度に予熱され、実質的に非酸化性雰囲気に保たれた酸化処理部に非処理ウエハを導入する工程、
（ｂ）上記酸化処理部において、雰囲気全体の気圧に占める水分の分圧の割合が０.１％以上の範囲の酸化性雰囲気下で、導入された上記ウエハ上のシリコン表面をランプにより加熱することにより上記シリコン表面に電界効果トランジスタのゲート絶縁膜となるべきシリコン酸化膜を熱酸化により形成する工程。
６６．上記６５項において、上記非酸化性雰囲気は、窒素ガスを主として少量の酸素ガスを添加したものである半導体集積回路装置の製造方法。
６７．上記６５または６６項において、上記予熱温度は、摂氏１００度以上５００度以下である半導体集積回路装置の製造方法。
６８．上記６５から６７項のいずれか一つにおいて、上記酸化処理時の上記ウエハの表面温度は、摂氏７００度以上である半導体集積回路装置の製造方法。
６９．上記６５から６８項のいずれか一つにおいて、上記非酸化性雰囲気は、水分が結露しない程度に予熱された後に上記酸化処理部に導入される上記半導体集積回路装置の製造方法。
７０．上記６５から６９項のいずれか一つにおいて、上記ウエハは、水分が結露しない程度に予熱された後に上記酸化処理部に導入される上記半導体集積回路装置の製造方法。
７１．以下の工程よりなる半導体集積回路装置の製造方法；
雰囲気全体の気圧に占める水分の分圧の割合が０.５％から５％の範囲であって、酸素ガスを含む酸化性雰囲気中で、かつウエハ上のシリコン表面が摂氏８００度以上に加熱された条件下で上記シリコン表面に電界効果トランジスタのゲート絶縁膜となるべき５nm以下の厚みを有するシリコン酸化膜を熱酸化により形成する工程。
７２．上記７１項において、上記酸化性雰囲気は、酸素ガスを主要な成分として含む半導体集積回路装置の製造方法。
７３．上記７１または７２項において、上記熱酸化は、上記ウエハの周辺に上記酸化性雰囲気を供給しながら行う半導体集積回路装置の製造方法。
７４．以下の工程よりなる半導体集積回路装置の製造方法；
雰囲気全体の気圧に占める水分の分圧の割合が０.５％から５％の範囲であって、酸素ガスを含む酸化性雰囲気中で、ウエハ上のシリコン表面にフラッシュメモリのトンネル絶縁膜となるべきシリコン酸化膜を熱酸化により形成する工程。
７５．上記７４項において、上記酸化性雰囲気は、酸素ガスを主要な成分として含む半導体集積回路装置の製造方法。
７６．上記７４または７５項において、上記熱酸化は、上記ウエハの周辺に上記酸化性雰囲気を供給しながら行う半導体集積回路装置の製造方法。
７７．以下の工程よりなる半導体集積回路装置の製造方法；
（ａ）触媒により水分を生成させる工程、
（ｂ）触媒により生成した水分を含む雰囲気ガスを第１の酸化処理部に供給しながら、前記第１の酸化処理部においてウエハ上の第１のシリコン表面領域に第１の熱酸化膜を形成する工程、
（ｃ）上記工程（ａ）の前または上記工程（ｂ）の後に、酸素と水素を燃焼させることによって水分を生成させる工程、
（ｄ）燃焼により生成した水分を含む雰囲気ガスを第１または第２の酸化処理部に供給しながら、前記第２の酸化処理部において上記ウエハ上の第２のシリコン表面領域に第２の熱酸化膜を形成する工程。
７８．以下の工程よりなる半導体集積回路装置の製造方法；
雰囲気全体の気圧に占める水分の分圧の割合が０.５％から５％の範囲の酸化性雰囲気下で、ウエハの主表面が実質的に水平になるように保持した状態で、前記ウエハ上の上記主表面上のシリコン表面にＭＯＳトランジスタのゲート絶縁膜となるべきシリコン酸化膜を熱酸化により形成する工程。
７９．以下の工程よりなる半導体集積回路装置の製造方法；
（ａ）爆発が起こらない温度条件下で、水に対応する化学量論的比率より酸素リッチな酸素と水素の非化学量論的な混合ガスから触媒を用いて水分を合成する工程、
（ｂ）合成された上記水分を含む酸化性雰囲気中で、ウエハ上のシリコン表面にシリコン酸化膜を熱酸化により形成する工程。
８０．以下の工程よりなる半導体集積回路装置の製造方法；
（ａ）実質的に酸化が進行しない程度の少量の酸素を含む非酸化性の雰囲気に保たれた摂氏７００度以上の高温の酸化処理部に、被処理ウエハを導入する工程、
（ｂ）摂氏５００度以下で触媒を用いて酸素と水素から水分を合成する工程、
（ｃ）上記酸化処理部において、雰囲気全体の気圧に占める合成された上記水分の分圧の割合が０.５％から５％の酸化性雰囲気中で、かつウエハ上のシリコン表面が摂氏７００度以上に加熱された条件下で、上記シリコン表面に電界効果トランジスタのゲート絶縁膜となるべきシリコン酸化膜を熱酸化により形成する工程。
１．以下の工程よりなる半導体集積回路装置の製造方法；
（ａ）摂氏５００度以下で触媒を用いて酸素と水素から水分を合成する工程、
（ｂ）雰囲気全体の気圧に占める合成された上記水分の分圧の割合が０.５％から５％の範囲であって、水素が支配的でない酸化性雰囲気中で、かつウエハ上のシリコン表面が摂氏８００度以上に加熱された条件下で上記シリコン表面に電界効果トランジスタのゲート絶縁膜となるべきシリコン酸化膜を熱酸化により形成する工程。（一般に良く知られたことであるが、ここで「支配的」とは、ガスに付いていう場合、当該雰囲気中でその成分が最多であることをいう。）
２．上記１項において、上記酸化性雰囲気は、酸素ガスを主要な成分として含む半導体集積回路装置の製造方法。
３．上記１項または２項において、上記水分の合成は、酸素と水素の混合ガスに上記触媒を作用させて行う半導体集積回路装置の製造方法。
４．上記１から３項のいずれか一つにおいて、上記熱酸化は、上記ウエハの周辺に上記酸化性雰囲気を供給しながら行う半導体集積回路装置の製造方法。
５．以下の工程よりなる半導体集積回路装置の製造方法；
（ａ）摂氏５００度以下で触媒を用いて酸素と水素から水分を合成する工程、
（ｂ）雰囲気全体の気圧に占める合成された上記水分の分圧の割合が０.５％から５％の範囲であって、酸素ガスを含む酸化性雰囲気中で、かつウエハ上のシリコン表面が摂氏８００度以上に加熱された条件下で上記シリコン表面に電界効果トランジスタのゲート絶縁膜となるべきシリコン酸化膜を熱酸化により形成する工程。
６．上記５項において、上記熱酸化は、ホットウォール炉を用いて行われる半導体集積回路装置の製造方法。
７．上記５項において、上記熱酸化は、ランプ加熱炉を用いて行われる半導体集積回路装置の製造方法。
８．上記５から７項のいずれか一つにおいて、上記合成させた水分を含むガスは、水分以外のガスで希釈された後に上記酸化性雰囲気として供給される半導体集積回路装置の製造方法。
９．上記５から８項のいずれか一つにおいて、上記半導体集積回路装置の製造方法は、さらに以下の工程よりなる；
（ｃ）上記酸化膜が形成された上記ウエハを外気または他の酸化性雰囲気に晒すことなく窒素酸化物を含む雰囲気中で表面処理を施す工程。
１０．以下の工程よりなる半導体集積回路装置の製造方法；
（ａ）摂氏５００度以下で触媒を用いて水分を生成する工程、
（ｂ）雰囲気全体の気圧に占める合成された上記水分の分圧比が０．５％から５％の範囲であって、酸素ガスを含む酸化性雰囲気中で、かつウエハ上のシリコン表面が摂氏８００度以上に加熱された条件下で上記シリコン表面に電界効果トランジスタのゲート絶縁膜となるべきシリコン酸化膜を熱酸化により形成する工程。
１１．上記１０項において、上記酸化性雰囲気は、酸素ガスを主要な成分として含む半導体集積回路装置の製造方法。
１２．上記１０または１１項において、上記熱酸化は、上記ウエハの周辺に上記酸化性雰囲気を供給しながら行う半導体集積回路装置の製造方法。
１３．以下の工程よりなる半導体集積回路装置の製造方法；
（ａ）摂氏５００度以下で触媒を用いて酸素と水素から水分を合成する工程、
（ｂ）雰囲気全体の気圧に占める合成された上記水分の分圧の割合が０.５％から５％の範囲であって、酸素ガスを含む酸化性雰囲気を、シリコン表面が摂氏８００度以上に加熱されたウエハ周辺に供給しながら、上記シリコン表面に電界効果トランジスタのゲート絶縁膜となるべきシリコン酸化膜を熱酸化により形成する工程。
１４．上記１３項において、上記酸化性雰囲気は、酸素ガスを主要な成分として含む半導体集積回路装置の製造方法。
１５．上記１３項または１４項において、上記水分の合成は、酸素と水素の混合ガスに上記触媒を作用させて行う半導体集積回路装置の製造方法。
１６．以下の工程よりなる半導体集積回路装置の製造方法；
（ａ）水分合成部において摂氏５００度以下で触媒を用いて酸素と水素から水分を合成する工程、
（ｂ）雰囲気全体の気圧に占める合成された上記水分の分圧の割合が０.５％から５％の範囲であって、酸素ガスを含む酸化性雰囲気を、シリコン表面が摂氏８００度以上に加熱されたウエハ周辺に水分合成部と酸化処理部の間に設けられた狭隘部を通して供給しながら、酸化処理部において上記シリコン表面に電界効果トランジスタのゲート絶縁膜となるべきシリコン酸化膜を熱酸化により形成する工程。
１７．上記１６項において、上記酸化性雰囲気は、酸素ガスを主要な成分として含む半導体集積回路装置の製造方法。
１８．上記１６項または１７項において、上記水分の合成は、酸素と水素の混合ガスに上記触媒を作用させて行う半導体集積回路装置の製造方法。
１９．以下の工程よりなる半導体集積回路装置の製造方法；
（ａ）触媒を用いて酸素と水素から水分を合成する工程、
（ｂ）合成された上記水分を含む第１のガスを水分以外の第２のガスで希釈する工程、
（ｃ）希釈された上記第１のガスを処理領域に導入する工程、
（ｄ）上記処理領域において、導入された上記第１ガス雰囲気中でウエハ上のシリコン表面に電界効果トランジスタのゲート絶縁膜となるべきシリコン酸化膜を熱酸化により形成する工程。
２０．上記１９項において、上記酸化性雰囲気は、酸素ガスを主要な成分として含む半導体集積回路装置の製造方法。
２１．上記１９項または２０項において、上記熱酸化は、摂氏８００度以上で行われる半導体集積回路装置の製造方法。
２２．上記１９から２１項のいずれか一つにおいて、上記熱酸化は、上記ウエハの周辺に上記酸化性雰囲気を供給しながら行う半導体集積回路装置の製造方法。
２３．以下の工程よりなる半導体集積回路装置の製造方法；
（ａ）酸素と水素の混合ガスに水分合成触媒を作用させて水分を含む第１のガスを生成する工程、
（ｂ）上記第１のガスを水分以外の第２のガスで希釈する工程、
（ｃ）希釈された上記第１のガスを処理領域に導入する工程、
（ｄ）上記処理領域において、導入された上記第１ガス雰囲気中でウエハ上のシリコン表面に電界効果トランジスタのゲート絶縁膜となるべきシリコン酸化膜を熱酸化により形成する工程。
２４．上記２３項において、上記酸化性雰囲気は、酸素ガスを主要な成分として含む半導体集積回路装置の製造方法。
２５．上記２３項または２４項において、上記熱酸化は、摂氏８００度以上で行われる半導体集積回路装置の製造方法。
２６．上記２３から２５項のいずれか一つにおいて、上記熱酸化は、上記ウエハの周辺に上記酸化性雰囲気を供給しながら行う半導体集積回路装置の製造方法。
２７．以下の工程よりなる半導体集積回路装置の製造方法；
（ａ）触媒を作用させて水分を含む第１のガスを生成する工程、
（ｂ）上記第１のガスを水分以外の第２のガスで希釈する工程、
（ｃ）希釈された上記第１のガスを処理領域に導入する工程、
（ｄ）上記処理領域において、導入された上記第１ガス雰囲気中でウエハ上のシリコン表面に電界効果トランジスタのゲート絶縁膜となるべきシリコン酸化膜を熱酸化により形成する工程。
２８．上記２７項において、上記酸化性雰囲気は、酸素ガスを主要な成分として含む半導体集積回路装置の製造方法。
２９．上記２７項または２８項において、上記熱酸化は、摂氏８００度以上で行われる半導体集積回路装置の製造方法。
３０．上記２７から２９項のいずれか一つにおいて、上記熱酸化は上記ウエハの周辺に上記酸化性雰囲気を供給しながら行う半導体集積回路装置の製造方法。
３１．以下の工程よりなる半導体集積回路装置の製造方法；
（ａ）酸素と水素の混合ガスに水分合成触媒を作用させて水分を含む第１のガスを生成する工程、
（ｂ）上記第１のガスを酸素を主成分とする第２のガスで希釈する工程、
（ｃ）希釈された上記第１のガスを処理領域に導入する工程、
（ｄ）上記処理領域において、導入された上記第１ガス雰囲気中でウエハ上のシリコン表面に電界効果トランジスタのゲート絶縁膜となるべきシリコン酸化膜を熱酸化により形成する工程。
３２．上記３１項において、上記酸化性雰囲気は、酸素ガスを主要な成分として含む半導体集積回路装置の製造方法。
３３．上記３１項または３２項において、上記熱酸化は、摂氏８００度以上で行われる半導体集積回路装置の製造方法。
３４．上記３１から３３項のいずれか一つにおいて、上記熱酸化は、上記ウエハの周辺に上記酸化性雰囲気を供給しながら行う半導体集積回路装置の製造方法。
３５．以下の工程よりなる半導体集積回路装置の製造方法；
（ａ）表面を洗浄または表面膜を除去するために、ウエハ上のシリコン表面に表面処理を施す工程、
（ｂ）上記工程の後、上記ウエハを実質的に酸化性雰囲気に晒すことなく酸化処理部に移送する工程、
（ｃ）触媒を用いて酸素と水素から水分を合成する工程、
（ｄ）合成された上記水分を含む雰囲気中で上記シリコン表面にシリコン酸化膜を熱酸化により形成する工程。
３６．上記３５項において、上記シリコン酸化膜は、ＭＯＳトランジスタのゲート電極となるべきものである半導体集積回路装置の製造方法。
３７．上記３６項において、上記半導体集積回路装置の製造方法は、さらに以下の工程よりなる；
（ｅ）上記酸化膜が形成された上記ウエハを外気または他の酸化性雰囲気に晒すことなく、窒素酸化物を含む雰囲気中で表面処理を施す工程。
３８．上記３７項において、上記半導体集積回路装置の製造方法は、さらに以下の工程よりなる；
（ｆ）上記表面処理がなされた上記ウエハを外気または他の酸化性雰囲気に晒すことなく、ゲート電極となるべき電極材料を気相デポジションにより形成する工程。
３９．上記３６項において、上記半導体集積回路装置の製造方法は、さらに以下の工程よりなる；
（ｆ）上記酸化膜が形成された上記ウエハを外気または他の酸化性雰囲気に晒すことなく、ゲート電極となるべき電極材料を気相デポジションにより形成する工程。
４０．上記３５から３９項のいずれか一つにおいて、上記酸化工程は、ランプ加熱によって行われる半導体集積回路装置の製造方法。
４１．以下の工程よりなる半導体集積回路装置の製造方法；
（ａ）表面を洗浄または表面膜を除去するために、ウエハ上のシリコン表面に表面処理を施す工程、
（ｂ）上記工程の後、上記ウエハを実質的に酸化性雰囲気に晒すことなく酸化処理部に移送する工程、
（ｃ）触媒を用いて水分を生成する工程、
（ｄ）合成された上記水分を含む雰囲気中で上記シリコン表面にシリコン酸化膜を熱酸化により形成する工程。
４２．上記４１項において、上記シリコン酸化膜は、ＭＯＳトランジスタのゲート電極となるべきものである半導体集積回路装置の製造方法。
４３．上記４２項において、上記半導体集積回路装置の製造方法は、さらに以下の工程よりなる；
（ｅ）上記酸化膜が形成された上記ウエハを外気または他の酸化性雰囲気に晒すことなく、窒素酸化物を含む雰囲気中で表面処理を施す工程。
４４．上記４３項において、上記半導体集積回路装置の製造方法は、さらに以下の工程よりなる；
（ｆ）上記表面処理がなされた上記ウエハを外気または他の酸化性雰囲気に晒すことなく、ゲート電極となるべき電極材料を気相デポジションにより形成する工程。
４５．上記４２項において、上記半導体集積回路装置の製造方法は、さらに以下の工程よりなる；
（ｆ）上記酸化膜が形成された上記ウエハを外気または他の酸化性雰囲気に晒すことなく、ゲート電極となるべき電極材料を気相デポジションにより形成する工程。
４６．上記４１から４５項のいずれか一つにおいて、上記酸化工程は、ランプ加熱によって行われる半導体集積回路装置の製造方法。
４７．以下の工程よりなる半導体集積回路装置の製造方法；
（ａ）触媒を用いて酸素と水素から水分を合成する工程、
（ｂ）合成された上記水分を含む雰囲気中でウエハ上のシリコン表面に電界効果トランジスタのゲート絶縁膜となるべきシリコン酸化膜を熱酸化により形成する工程、
（ｃ）上記工程の後、外気に触れさせることなく上記シリコン酸化膜が形成された上記ウエハに対して、窒素酸化物を含むガス雰囲気中で表面処理を施す工程。
４８．上記４７項において、上記シリコン酸化膜は、ＭＯＳトランジスタのゲート電極となるべきものである半導体集積回路装置の製造方法。
４９．上記４８項において、上記半導体集積回路装置の製造方法は、さらに以下の工程よりなる；
（ｅ）上記酸化膜が形成された上記ウエハを外気または他の酸化性雰囲気に晒すことなく、窒素酸化物を含む雰囲気中で表面処理を施す工程。
５０．上記４９項において、上記半導体集積回路装置の製造方法は、さらに以下の工程よりなる；
（ｆ）上記表面処理がなされた上記ウエハを外気または他の酸化性雰囲気に晒すことなく、ゲート電極となるべき電極材料を気相デポジションにより形成する工程。
５１．上記４８項において、上記半導体集積回路装置の製造方法は、さらに以下の工程よりなる；
（ｆ）上記酸化膜が形成された上記ウエハを外気または他の酸化性雰囲気に晒すことなく、ゲート電極となるべき電極材料を気相デポジションにより形成する工程。
５２．上記４７から５１項のいずれか一つにおいて、上記酸化工程は、ランプ加熱によって行われる半導体集積回路装置の製造方法。
５３．以下の工程よりなる半導体集積回路装置の製造方法；
（ａ）ウエハ上のシリコン表面に素子分離溝を形成する工程、
（ｂ）上記素子分離溝内に外部からの絶縁膜を形成する工程、
（ｃ）上記シリコン表面を平坦化して、上記シリコン表面の熱酸化膜を形成すべき部分を露出する工程、
（ｄ）触媒により水分を合成し、それを含む雰囲気中で上記露出された部分に電界効果トランジスタのゲート絶縁膜となるべき熱酸化膜を形成する工程。
５４．上記５３項において、上記平坦化は、化学機械的方法により行われる半導体集積回路装置の製造方法。
５５．上記５３または５４項において、上記平坦化は、化学機械研磨により行われる半導体集積回路装置の製造方法。
５６．上記５３から５５項のいずれか一つにおいて、上記外部からの絶縁膜は、ＣＶＤ(Chemical Vapor Deposition)により形成される半導体集積回路装置の製造方法。
５７．以下の工程よりなる半導体集積回路装置の製造方法；
（ａ）ウエハ上のシリコン表面に素子分離溝を形成する工程、
（ｂ）上記素子分離溝内にデポジションにより絶縁膜を形成する工程、
（ｃ）触媒により水分を合成し、それを含む雰囲気中で上記素子分離溝により囲まれたシリコン表面に電界効果トランジスタのゲート絶縁膜となるべき熱酸化膜を形成する工程。
５８．上記５７項において、上記半導体集積回路装置の製造方法は、さらに以下の工程よりなる；
（ｄ）上記工程（ｂ）の後、上記シリコン表面を平坦化して、上記シリコン表面の熱酸化膜を形成すべき部分を露出する工程。
５９．上記５７または５８項において、上記平坦化は、化学機械的方法により行われる半導体集積回路装置の製造方法。
６０．上記５７から５９項のいずれか一つにおいて、上記平坦化は、化学機械研磨により行われる半導体集積回路装置の製造方法。
６１．上記５７から６０項のいずれか一つにおいて、上記外部からの絶縁膜は、ＣＶＤ(Chemical Vapor Deposition)により形成される半導体集積回路装置の製造方法。
６２．以下の工程よりなる半導体集積回路装置の製造方法；
雰囲気全体の気圧に占める水分の分圧の割合が０.５％から５％の範囲の酸化性雰囲気中で、ウエハ上のシリコン表面をランプにより加熱することにより上記シリコン表面に電界効果トランジスタのゲート絶縁膜となるべきシリコン酸化膜を熱酸化により形成する工程。
６３．上記６２項において、上記酸化性雰囲気は、酸素ガスを主要な成分として含む半導体集積回路装置の製造方法。
６４．以下の工程よりなる半導体集積回路装置の製造方法；
（ａ）酸素と水素の混合ガスに触媒を作用させて水分を含む第１のガスを生成する工程、
（ｂ）上記第１のガスを水分以外の第２のガスで希釈する工程、
（ｃ）希釈された上記第１のガスを処理領域に導入する工程、
（ｄ）上記処理領域において、導入された上記第１ガス雰囲気中でウエハ上のシリコン表面に電界効果トランジスタのゲート絶縁膜となるべきシリコン酸化膜をランプ加熱による熱酸化により形成する工程。
６５．以下の工程よりなる半導体集積回路装置の製造方法；
（ａ）水分が結露しない程度に予熱され、実質的に非酸化性雰囲気に保たれた酸化処理部に非処理ウエハを導入する工程、
（ｂ）上記酸化処理部において、雰囲気全体の気圧に占める水分の分圧の割合が０.１％以上の範囲の酸化性雰囲気下で、導入された上記ウエハ上のシリコン表面をランプにより加熱することにより上記シリコン表面に電界効果トランジスタのゲート絶縁膜となるべきシリコン酸化膜を熱酸化により形成する工程。
６６．上記６５項において、上記非酸化性雰囲気は、窒素ガスを主として少量の酸素ガスを添加したものである半導体集積回路装置の製造方法。
６７．上記６５または６６項において、上記予熱温度は、摂氏１００度以上５００度以下である半導体集積回路装置の製造方法。
６８．上記６５から６７項のいずれか一つにおいて、上記酸化処理時の上記ウエハの表面温度は、摂氏７００度以上である半導体集積回路装置の製造方法。
６９．上記６５から６８項のいずれか一つにおいて、上記非酸化性雰囲気は、水分が結露しない程度に予熱された後に上記酸化処理部に導入される上記半導体集積回路装置の製造方法。
７０．上記６５から６９項のいずれか一つにおいて、上記ウエハは、水分が結露しない程度に予熱された後に上記酸化処理部に導入される上記半導体集積回路装置の製造方法。
７１．以下の工程よりなる半導体集積回路装置の製造方法；
雰囲気全体の気圧に占める水分の分圧の割合が０.５％から５％の範囲であって、酸素ガスを含む酸化性雰囲気中で、かつウエハ上のシリコン表面が摂氏８００度以上に加熱された条件下で上記シリコン表面に電界効果トランジスタのゲート絶縁膜となるべき５nm以下の厚みを有するシリコン酸化膜を熱酸化により形成する工程。
７２．上記７１項において、上記酸化性雰囲気は、酸素ガスを主要な成分として含む半導体集積回路装置の製造方法。
７３．上記７１または７２項において、上記熱酸化は、上記ウエハの周辺に上記酸化性雰囲気を供給しながら行う半導体集積回路装置の製造方法。
７４．以下の工程よりなる半導体集積回路装置の製造方法；
雰囲気全体の気圧に占める水分の分圧の割合が０.５％から５％の範囲であって、酸素ガスを含む酸化性雰囲気中で、ウエハ上のシリコン表面にフラッシュメモリのトンネル絶縁膜となるべきシリコン酸化膜を熱酸化により形成する工程。
７５．上記７４項において、上記酸化性雰囲気は、酸素ガスを主要な成分として含む半導体集積回路装置の製造方法。
７６．上記７４または７５項において、上記熱酸化は、上記ウエハの周辺に上記酸化性雰囲気を供給しながら行う半導体集積回路装置の製造方法。
７７．以下の工程よりなる半導体集積回路装置の製造方法；
（ａ）触媒により水分を生成させる工程、
（ｂ）触媒により生成した水分を含む雰囲気ガスを第１の酸化処理部に供給しながら、前記第１の酸化処理部においてウエハ上の第１のシリコン表面領域に第１の熱酸化膜を形成する工程、
（ｃ）上記工程（ａ）の前または上記工程（ｂ）の後に、酸素と水素を燃焼させることによって水分を生成させる工程、
（ｄ）燃焼により生成した水分を含む雰囲気ガスを第１または第２の酸化処理部に供給しながら、前記第２の酸化処理部において上記ウエハ上の第２のシリコン表面領域に第２の熱酸化膜を形成する工程。
７８．以下の工程よりなる半導体集積回路装置の製造方法；
雰囲気全体の気圧に占める水分の分圧の割合が０.５％から５％の範囲の酸化性雰囲気下で、ウエハの主表面が実質的に水平になるように保持した状態で、前記ウエハ上の上記主表面上のシリコン表面にＭＯＳトランジスタのゲート絶縁膜となるべきシリコン酸化膜を熱酸化により形成する工程。
７９．以下の工程よりなる半導体集積回路装置の製造方法；
（ａ）爆発が起こらない温度条件下で、水に対応する化学量論的比率より酸素リッチな酸素と水素の非化学量論的な混合ガスから触媒を用いて水分を合成する工程、
（ｂ）合成された上記水分を含む酸化性雰囲気中で、ウエハ上のシリコン表面にシリコン酸化膜を熱酸化により形成する工程。
８０．以下の工程よりなる半導体集積回路装置の製造方法；
（ａ）実質的に酸化が進行しない程度の少量の酸素を含む非酸化性の雰囲気に保たれた摂氏７００度以上の高温の酸化処理部に、被処理ウエハを導入する工程、
（ｂ）摂氏５００度以下で触媒を用いて酸素と水素から水分を合成する工程、
（ｃ）上記酸化処理部において、雰囲気全体の気圧に占める合成された上記水分の分圧の割合が０.５％から５％の酸化性雰囲気中で、かつウエハ上のシリコン表面が摂氏７００度以上に加熱された条件下で、上記シリコン表面に電界効果トランジスタのゲート絶縁膜となるべきシリコン酸化膜を熱酸化により形成する工程。
（本願発明のその他の概要等）
以上およびその他の本願発明の概要を項分けして示せば以下のごとくである。
以上およびその他の本願発明の概要を項分けして示せば以下のごとくである。
Ａ． 以下の工程（ａ）、（ｂ）を含むことを特徴とする半導体集積回路装置の製造方法；
（ａ）水素と酸素とから触媒作用によって水を生成する工程、
（ｂ）前記水が低濃度に含まれた酸素を所定の温度に加熱した半導体ウエハの主面またはその近傍に供給し、少なくとも酸化膜形成の再現性および酸化膜厚の均一性が確保され得る程度の酸化膜成長速度で前記半導体ウエハの主面に膜厚が５nm以下の酸化膜を形成する工程。
（ａ）水素と酸素とから触媒作用によって水を生成する工程、
（ｂ）前記水が低濃度に含まれた酸素を所定の温度に加熱した半導体ウエハの主面またはその近傍に供給し、少なくとも酸化膜形成の再現性および酸化膜厚の均一性が確保され得る程度の酸化膜成長速度で前記半導体ウエハの主面に膜厚が５nm以下の酸化膜を形成する工程。
Ｂ． 上記項Ａ記載の半導体集積回路装置の製造方法であって、前記酸化膜がＭＯＳＦＥＴのゲート酸化膜であることを特徴とする半導体集積回路装置の製造方法。
Ｃ． 上記項Ａ記載の半導体集積回路装置の製造方法であって、前記酸化膜の膜厚が３nm以下であることを特徴とする半導体集積回路装置の製造方法。
Ｄ． 上記項Ａ記載の半導体集積回路装置の製造方法であって、前記半導体ウエハの加熱温度が８００から９００℃であることを特徴とする半導体集積回路装置の製造方法。
Ｅ． 上記項Ａ記載の半導体集積回路装置の製造方法であって、前記（ｂ）工程の後、前記半導体ウエハの主面に酸窒化処理を施すことにより、前記酸化膜と基板との界面に窒素を偏析させることを特徴とする半導体集積回路装置の製造方法。
Ｆ． 上記項Ａ記載の半導体集積回路装置の製造方法であって、前記酸化膜の形成を枚葉処理で行うことを特徴とする半導体集積回路装置の製造方法。
Ｇ． 上記項Ａ記載の半導体集積回路装置の製造方法であって、前記酸化膜の形成をバッチ処理で行うことを特徴とする半導体集積回路装置の製造方法。
Ｈ． 以下の工程（ａ）、（ｂ）を含むことを特徴とする半導体集積回路装置の製造方法；
（ａ）水素と酸素とから触媒作用によって水を生成する工程、
（ｂ）少なくとも水を含まない乾燥酸素雰囲気中で形成される酸化膜よりも優れた初期耐圧が得られる濃度の前記水が含まれた酸素を所定の温度に加熱した半導体ウエハの主面またはその近傍に供給することによって、前記半導体ウエハの主面に膜厚が５nm以下の酸化膜を形成する工程。
（ａ）水素と酸素とから触媒作用によって水を生成する工程、
（ｂ）少なくとも水を含まない乾燥酸素雰囲気中で形成される酸化膜よりも優れた初期耐圧が得られる濃度の前記水が含まれた酸素を所定の温度に加熱した半導体ウエハの主面またはその近傍に供給することによって、前記半導体ウエハの主面に膜厚が５nm以下の酸化膜を形成する工程。
Ｉ． 上記項Ｈ記載の半導体集積回路装置の製造方法であって、前記水の濃度が４０％以下であることを特徴とする半導体集積回路装置の製造方法。
Ｊ． 上記項Ｈ記載の半導体集積回路装置の製造方法であって、前記水の濃度が０.５から５％であることを特徴とする半導体集積回路装置の製造方法。
Ｋ． 上記項Ｈ記載の半導体集積回路装置の製造方法であって、前記酸化膜の膜厚が３nm以下であることを特徴とする半導体集積回路装置の製造方法。
Ｌ． 以下の工程（ａ）から（ｃ）を含むことを特徴とする半導体集積回路装置の製造方法；
（ａ）主面に第１の酸化膜が形成された半導体ウエハを洗浄部へ搬送し、前記第１の酸化膜をウエット洗浄により除去する工程、
（ｂ）前記半導体ウエハを大気に接触させることなく、前記洗浄部から不活性ガス雰囲気の酸化処理部へ搬送する工程、
（ｃ）触媒作用によって水素と酸素とから生成した水を低濃度に含む酸素を所定の温度に加熱した前記半導体ウエハの主面またはその近傍に供給し、少なくとも酸化膜形成の再現性および酸化膜厚の均一性が確保され得る程度の酸化膜成長速度で前記半導体ウエハの主面に膜厚が５nm以下の第２の酸化膜を形成する工程。
（ａ）主面に第１の酸化膜が形成された半導体ウエハを洗浄部へ搬送し、前記第１の酸化膜をウエット洗浄により除去する工程、
（ｂ）前記半導体ウエハを大気に接触させることなく、前記洗浄部から不活性ガス雰囲気の酸化処理部へ搬送する工程、
（ｃ）触媒作用によって水素と酸素とから生成した水を低濃度に含む酸素を所定の温度に加熱した前記半導体ウエハの主面またはその近傍に供給し、少なくとも酸化膜形成の再現性および酸化膜厚の均一性が確保され得る程度の酸化膜成長速度で前記半導体ウエハの主面に膜厚が５nm以下の第２の酸化膜を形成する工程。
Ｍ． 上記項Ｌ記載の半導体集積回路装置の製造方法であって、前記酸化膜の膜厚が３nm以下であることを特徴とする半導体集積回路装置の製造方法。
Ｎ． 上記項Ｌ記載の半導体集積回路装置の製造方法であって、前記第２の酸化膜は、前記第１の酸化膜を除去してから前記第２の酸化膜を形成するまでの間に前記半導体ウエハの表面に不所望に形成される自然酸化膜と、前記酸素との接触によって前記半導体ウエハの表面に不所望に形成される初期酸化膜とをその一部に含み、前記自然酸化膜と前記初期酸化膜の合計の膜厚は、前記第２の酸化膜全体の膜厚の２分の１以下であることを特徴とする半導体集積回路装置の製造方法。
Ｏ． 上記項Ｌ記載の半導体集積回路装置の製造方法であって、前記自然酸化膜と前記初期酸化膜の合計の膜厚は、前記第２の酸化膜全体の膜厚の３分の１以下であることを特徴とする半導体集積回路装置の製造方法。
Ｐ． 半導体ウエハの第１領域および第２領域に第１の酸化膜を形成した後、前記半導体ウエハの第１領域に形成された前記第１の酸化膜を除去する工程と、前記半導体ウエハの第１領域および第２領域に残った前記第１の絶縁膜上に第２の酸化膜を形成する工程とを含み、前記第１および第２の酸化膜の少なくとも一方を上記項１記載の工程（ａ）、（ｂ）を含む方法によって形成することを特徴とする半導体集積回路装置の製造方法。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
本発明によれば、膜厚が５nm以下でしかも高品質の極薄ゲート酸化膜を均一な膜厚で再現性良く形成することができるので、ゲート長が０.２５μｍあるいはそれ以下の微細なＭＯＳＦＥＴを有する半導体集積回路装置の信頼性、製造歩留まりを向上させることができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
また、説明の便宜のためにいくつかの実施例または項目に分けて説明するが、これらの各実施の形態または項目はそれぞれバラバラのものではなく、相互に一部の他の変形例、一部工程の詳細、一部工程に用いる装置等の関係を有していることは言うまでもない。すなわち、一連の実施の形態で説明した個々の装置または単位プロセス等は他の実施例にほぼそのまま適用できる場合には逐一繰り返さないことにする。また、逆に独立して説明した個々の装置または単位プロセス等は他の実施の形態にほぼそのまま適用できる場合には逐一繰り返さないことにする。
（半導体プロセスＡ）
本実施の形態のＣＭＯＳＦＥＴ(Complementary Metal Oxide Semiconductor Field Effect Transistor) の製造方法を図１から図２６(主に図１から８、１０、１６、および２２から２６)を用いて説明する。
本実施の形態のＣＭＯＳＦＥＴ(Complementary Metal Oxide Semiconductor Field Effect Transistor) の製造方法を図１から図２６(主に図１から８、１０、１６、および２２から２６)を用いて説明する。
まず、図１に示すように、比抵抗が１０Ωcm程度の単結晶シリコンからなる半導体基板１を熱処理してその主面に膜厚１０nm程度の薄い酸化シリコン膜２を形成(熱酸化プロセスＡ１)した後、この酸化シリコン膜２上に膜厚１００nm程度の窒化シリコン膜３をＣＶＤ法で堆積する。次に、図２に示すように、窒化シリコン膜３上に素子分離領域を開孔したフォトレジスト４を形成し、このフォトレジスト４をマスクにして窒化シリコン膜３をパターニングする。
次に、フォトレジスト４を除去した後、図３に示すように、窒化シリコン膜３をマスクにして酸化シリコン膜２と半導体基板１とを順次エッチングして半導体基板１に深さ３５０nm程度の溝５ａを形成し、続いて９００から１１５０℃の熱酸化処理を施して溝５ａの内壁に酸化シリコン膜６を形成(熱酸化プロセスＡ２)する。
次に、図４に示すように、例えばオゾン（Ｏ3)とテトラエトキシシラン((Ｃ2Ｈ5Ｏ)4Ｓｉ）とをソースガスに用いたＣＶＤ法で半導体基板１上に膜厚８００nm程度の酸化シリコン膜７を堆積した後、図５に示すように、酸化シリコン膜７を化学的機械研磨(Chemical Mechanical Polishing;ＣＭＰ)法で研磨し、窒化シリコン膜３を研磨のストッパに用いて溝５ａの内部のみに酸化シリコン膜７を残すことにより、素子分離溝５を形成する。続いて、約１０００℃の熱処理を施して素子分離溝５の内部の酸化シリコン膜７をデンシファイする。
次に、熱リン酸を用いたウェットエッチングで窒化シリコン膜３を除去した後、図６に示すように、ｐチャネル型ＭＯＳＦＥＴの形成領域（図の左側）を開孔したフォトレジスト８をマスクにして半導体基板１にｎ型ウエルを形成するための不純物をイオン打ち込みし、さらにｐチャネル型ＭＯＳＦＥＴのしきい値電圧を調整するための不純物をイオン打ち込みする。ｎ型ウエル形成用の不純物は、例えばＰ（リン）を使用し、エネルギー＝３６０ｋｅＶ、ドーズ量＝１.５×１０13/cm2でイオン打ち込みする。また、しきい値電圧調整用の不純物は、例えばＰを使用し、エネルギー＝４０ｋｅＶ、ドーズ量＝２×１０12/cm2でイオン打ち込みする。
次に、フォトレジスト８を除去した後、図７に示すように、ｎチャネル型ＭＯＳＦＥＴの形成領域（図の右側）を開孔したフォトレジスト９をマスクにして半導体基板１にｐ型ウエルを形成するための不純物をイオン打ち込みし、さらにｎチャネル型ＭＯＳＦＥＴのしきい値電圧を調整するための不純物をイオン打ち込みする。ｐ型ウエル形成用の不純物は、例えばＢ（ホウ素）を使用し、エネルギー＝２００ｋｅＶ、ドーズ量＝１.０×１０13/cm2でイオン打ち込みする。また、しきい値電圧調整用の不純物は、例えばフッ化ホウ素（ＢＦ2)を使用し、エネルギー＝４０ｋｅＶ、ドーズ量＝２×１０12/cm2でイオン打ち込みする。
次に、フォトレジスト９を除去した後、図８に示すように、半導体基板１を９５０℃、１分程度熱処理して上記ｎ型不純物およびｐ型不純物を引き伸ばし拡散することにより、ｐチャネル型ＭＯＳＦＥＴ形成領域の半導体基板１にｎ型ウエル１０を形成し、その表面近傍にｐ型チャネル領域１２を形成する。また同時に、ｎチャネル型ＭＯＳＦＥＴ形成領域の半導体基板１にｐ型ウエル１１を形成し、その表面近傍にｎ型チャネル領域１３を形成する。
次に、上記ｎ型ウエル１０とｐ型ウエル１１のそれぞれの表面に以下の方法でゲート酸化膜を形成(熱酸化プロセスＡ３)する。
図９は、ゲート酸化膜の形成に使用する枚葉式酸化膜形成装置の概略図である。図示のように、この酸化膜形成装置１００は、ゲート酸化膜の形成に先だって半導体ウエハ１Ａの表面の酸化膜をウェット洗浄方式で除去する洗浄装置１０１の後段に接続されている。このような洗浄−酸化一貫処理システムを採用することにより、洗浄装置１０１内で洗浄処理に付された半導体ウエハ１Ａを大気に接触させることなく、かつ短時間で酸化膜形成装置１００へ搬送できるので、酸化膜を除去してからゲート酸化膜を形成するまでの間に半導体ウエハ１Ａの表面に自然酸化膜が形成されるのを極力抑制することができる。
洗浄装置１０１のローダ１０２にロードされた半導体ウエハ１Ａは、まず洗浄室１０３に搬送され、例えばＮＨ4ＯＨ＋Ｈ2Ｏ2＋Ｈ2Ｏ等の洗浄液による洗浄処理に付された後、フッ酸洗浄室１０４に搬送され、希フッ酸（ＨＦ＋Ｈ2Ｏ)による洗浄処理に付されて表面の酸化シリコン膜が除去される（図１０）。その後、半導体ウエハ１Ａは乾燥室１０５に搬送されて乾燥処理に付され、表面の水分が除去される。半導体ウエハ１Ａの表面に残留した水分は、ゲート酸化膜中やゲート酸化膜／シリコン界面にＳｉ−Ｈ、Ｓｉ−ＯＨ等の構造欠陥を引き起こして電荷トラップを形成する原因となるので、十分に除去しておく必要がある。
乾燥処理の終わった半導体ウエハ１Ａは、バッファ１０６を通って直ちに酸化膜形成装置１００へと搬送される。
この酸化膜形成装置１００は、例えば酸化膜形成室１０７、酸窒化膜形成室１０８、クーリングステージ１０９、ローダ／アンローダ１１０等を備えたマルチチャンバ方式で構成されており、装置中央の搬送系１１２は、半導体ウエハ１Ａを上記各処理室に（から）搬入（搬出）するためのロボットハンド１１３を備えている。搬送系１１２の内部は、大気の混入によって半導体ウエハ１Ａの表面に自然酸化膜が形成されるのを極力抑制するために、窒素等の不活性ガス雰囲気に保たれる。また、搬送系１１２の内部は、半導体ウエハ１Ａの表面に水分が付着するのを極力抑制するために、ppbレベルの超低水分雰囲気に保たれる。酸化膜形成装置１００に搬入された半導体ウエハ１Ａは、ロボットハンド１１３を介してまず酸化膜形成室１０７に１枚あるいは２枚単位で搬送される。
図１１（ａ）は、酸化膜形成室１０７の具体的な構成の一例を示す概略平面図、図１１（ｂ）は、図１１（ａ）のＢ−Ｂ’線に沿った断面図である。
この酸化膜形成室１０７は、多重壁石英管で構成されたチャンバ１２０を備えており、その上部および下部には半導体ウエハ１Ａを加熱するヒータ１２１ａ、１２１ｂが設置されている。チャンバ１２０の内部には、このヒータ１２１ａ、１２１ｂから供給される熱を半導体ウエハ１Ａの全面に均等に分散させる円盤状の均熱リング１２２が収容され、その上部に半導体ウエハ１Ａを水平に保持するサセプタ１２３が載置されている。均熱リング１２２は、石英あるいはＳｉＣ（シリコンカーバイド）等の耐熱材料で構成され、チャンバ１２０の壁面から延びる支持アーム１２４によって支持されている。均熱リング１２２の近傍には、サセプタ１２３に保持された半導体ウエハ１Ａの温度を測定する熱電対１２５が設置されている。半導体ウエハ１Ａの加熱は、ヒータ１２１ａ、１２１ｂによる加熱方式の他、例えば図１２に示すようなランプ１３０による加熱方式を採用してもよい。
チャンバ１２０の壁面の一部には、チャンバ１２０内に水、酸素およびパージガスを導入するためのガス導入管１２６の一端が接続されている。このガス導入管１２６の他端は、後述する触媒方式の水分生成装置に接続されている。ガス導入管１２６の近傍には、多数の貫通孔１２７を備えた隔壁１２８が設けられており、チャンバ１２０内に導入されたガスは、この隔壁１２８の貫通孔１２７を通過してチャンバ１２０内に均等に行き渡る。チャンバ１２０の壁面の他の一部には、チャンバ１２０内に導入された上記ガスを排出するための排気管１２９の一端が接続されている。
図１３および図１４は、上記チャンバ１２０に接続された触媒方式の水分生成装置を示す概略図である。この水分生成装置１４０は、耐熱耐食性合金（例えば商品名「ハステロイ(Hastelloy)」として知られるＮｉ合金等）で構成された反応器１４１を備えており、その内部にはＰｔ（プラチナ）、Ｎｉ（ニッケル）あるいはＰｄ（パラジウム）等の触媒金属からなるコイル１４２とこのコイル１４２を加熱するヒータ１４３とが収容されている。
上記反応器１４１には、水素および酸素からなるプロセスガスと、窒素あるいはＡｒ（アルゴン）等の不活性ガスからなるパージガスとがガス貯留槽１４４ａ、１４４ｂ、１４４ｃから配管１４５を通じて導入される。配管１４５の途中には、ガスの量を調節するマスフローコントローラ１４６ａ、１４６ｂ、１４６ｃと、ガスの流路を開閉する開閉バルブ１４７ａ、１４７ｂ、１４７ｃとが設置され、反応器１４１内に導入されるガスの量および成分比がこれらによって精密に制御される。
反応器１４１内に導入されたプロセスガス（水素および酸素）は、３５０から４５０℃程度に加熱されたコイル１４２に接触して励起され、水素分子からは水素ラジカルが生成し（Ｈ2→２Ｈ+)、酸素分子からは酸素ラジカルが生成する（Ｏ2→２Ｏ-)。これら２種のラジカルは化学的に極めて活性であるために、速やかに反応して水を生成する（２Ｈ+＋Ｏ-→Ｈ2Ｏ）。この水は、接続部１４８内で酸素と混合されて低濃度に希釈され、前記ガス導入管１２６を通って酸化膜形成室１０７のチャンバ１２０に導入される。
上記のような触媒方式の水分生成装置１４０は、水の生成に関与する水素と酸素の量を高精度に制御できるので、酸素と共に酸化膜形成室１０７のチャンバ１２０に導入される水の濃度をppt以下の超低濃度から数１０％程度の高濃度まで広範囲に、かつ高精度に制御することができる。また、反応器１４１にプロセスガスを導入すると瞬時に水が生成されるため、所望する水分濃度がリアルタイムで得られる。従って、反応器１４１内に水素と酸素を同時に導入することができ、燃焼方式を採用する従来の水分生成システムのように、水素の導入に先立って酸素を導入する必要はない。なお、反応器１４１内の触媒金属は、水素や酸素をラジカル化できるものであれば前述した金属以外の材料を使用してもよい。また、触媒金属はコイル状に加工して使用する他、例えば中空の管あるいは細かい繊維フィルタ等に加工してその内部にプロセスガスを通してもよい。
上記酸化膜形成装置１００を使ったゲート酸化膜形成のシーケンスの一例を図１５を参照しながら説明する。
まず、酸化膜形成室１０７のチャンバ１２０を開放し、その内部にパージガス（窒素）を導入しながら半導体ウエハ１Ａをサセプタ１２３の上にロードする。半導体ウエハ１Ａをチャンバ１２０に搬入してからサセプタ１２３の上にロードするまでの時間は５５秒である。その後、チャンバ１２０を閉鎖し、引き続きパージガスを３０秒間導入してチャンバ１２０内のガス交換を十分に行う。サセプタ１２３は、半導体ウエハ１Ａが速やかに加熱されるよう、あらかじめヒータ１２１ａ、１２１ｂで加熱しておく。半導体ウエハ１Ａの加熱温度は、８００から９００℃の範囲内、例えば８５０℃とする。ウエハ温度が８００℃以下ではゲート酸化膜の品質が低下する。他方、９００℃以上ではウエハの表面荒れが発生し易くなる。
次に、水分生成装置１４０の反応器１４１に酸素と水素を１５秒間導入し、生成した水を酸素と共にチャンバ１２０に導入して半導体ウエハ１Ａの表面を５分間酸化することにより、膜厚５nm以下、例えば４nmのゲート酸化膜１４を形成する（図１６）。
反応器１４１に酸素と水素を導入する際には、水素を酸素より先に導入しないようにする。水素を酸素より先に導入すると、未反応の水素が高温のチャンバ１２０に流入するため危険である。他方、酸素を水素より先に導入すると、この酸素がチャンバ１２０に流入し、待機中の半導体ウエハ１Ａの表面に低品質の酸化膜（初期酸化膜）を形成する。従って、水素は酸素と同時に導入するか、あるいは作業の安全性を考慮して酸素よりも僅かに遅いタイミング（０から５秒以内）で導入する。このようにすると、半導体ウエハ１Ａの表面に不所望に形成される初期酸化膜の膜厚を最小限に抑制することができる。
図１７は、酸化膜成長速度に対する水分濃度の依存性を示すグラフであり、横軸は酸化時間、縦軸は酸化膜厚を示している。図示のように、酸化膜成長速度は、水分濃度が０（ドライ酸化）のときに最も遅く、水分濃度が高くなるにつれて速くなる。従って、膜厚が５nm程度もしくはそれ以下の極薄ゲート酸化膜を再現性良く、かつ均一な膜厚で形成するためには、水分濃度を低くして酸化膜成長速度を遅らせ、安定な酸化条件で成膜を行うことが有効である。
図１８は、半導体基板、ゲート酸化膜およびゲート電極で構成されるＭＯＳダイオードの酸化膜初期耐圧に対する水分濃度の依存性を示すグラフであり、横軸はＭＯＳダイオードの一方の電極（ゲート電極）に印可する電圧、縦軸はゲート酸化膜中の欠陥密度を示している。ここでは、水分濃度の影響を顕在化させるために、膜厚＝９nm、面積＝０.１９cm2のゲート酸化膜を（１）酸化温度＝８５０℃、水分濃度＝０、（２）酸化温度＝８５０℃、水分濃度＝０.８％、（３）縦型拡散炉を使用し、酸化温度＝８００℃、水分濃度＝４０％の条件で形成したＭＯＳダイオードを使用した。図示のように、水分濃度＝０.８％の低水分条件で形成したゲート酸化膜は、水分濃度＝０（ドライ酸化）で形成したゲート酸化膜および水分濃度＝４０％の高水分条件で形成したゲート酸化膜のいずれに比べても良好な初期耐圧を示した。
図１９は、上記ＭＯＳダイオードの電極間に定電流（Is）を流したときの電圧変化量に対する水分濃度の依存性を示すグラフである。図示のように、水分濃度＝０（ドライ酸化）で形成したゲート酸化膜を使用したＭＯＳダイオードは、酸化膜中の欠陥密度が高いことに起因して電圧変化量が大きかった。
図２０は、上記酸化膜形成装置１００を使って形成したゲート酸化膜のウエハ面内における膜厚分布を示している。ここでは、ウエハ温度を８５０℃に設定し、水分濃度＝０.８％で２分３０秒間酸化した場合について示した。図示のように、膜厚の最大値＝２.８８１nm、最小値＝２.８１４nmとなり、膜厚のばらつきが±１.１８％という良好な面内均一性が得られた。
以上のことから、酸化膜形成室１０７のチャンバ１２０に導入する水の好ましい濃度（水／水＋酸素）は、ドライ酸化（水分濃度＝０）で形成したときよりも優れた初期耐圧が得られる濃度を下限とし、従来の燃焼方式を採用した場合の上限である４０％程度までの範囲内とすればよく、特に膜厚が５nm程度もしくはそれ以下の極薄ゲート酸化膜を均一な膜厚で再現性良く、しかも高品質が得られるように形成するためには、水の濃度を０.５％から５％の範囲内とするのが好ましいという結論が得られる。
図２１は、熱酸化によって得られるゲート酸化膜の成分の内訳を示すもので、図の右側のグラフは、上述した本実施の形態の方法で形成した膜厚４nmのゲート酸化膜、中央のグラフは、燃焼方式を利用した従来方法で形成した膜厚４nmのゲート酸化膜、左側のグラフは、同じ従来方法で形成した膜厚９nmのゲート酸化膜である。
図示のように、本実施の形態では、洗浄−酸化一貫処理システムを採用し、前洗浄から酸化膜形成までの間の雰囲気中の酸素との接触を極力回避するようにした結果、酸化膜形成装置内での制御可能な酸化膜の形成に先立って形成されるこの自然酸化膜の膜厚を従来方法の０.７nｍ（トータル膜厚の１７.５％）から０.３nｍ（トータル膜厚の７.５％）まで薄くすることができた。また、触媒による水分生成方式を採用し、酸化膜形成装置内への酸化種の即時導入を図った結果、目的とする本来の酸化膜の形成に先立って、酸化種中の酸素との接触により不所望に形成される初期酸化膜の膜厚を従来方法の０.８nｍ（トータル膜厚の２０％）から０.３nｍ（トータル膜厚の７.５％）まで薄くすることができた。この結果、目的とする本来の制御可能な酸化膜がトータル膜厚の８５％を占める高品質の極薄ゲート酸化膜を形成することができた。さらに、前述したように、酸化種の水分濃度の最適化を図り、酸化膜成長速度を下げて安定な酸化条件で成膜を行うようにした結果、高品質の極薄ゲート酸化膜を均一な膜厚で再現性良く形成することができた。
次に、上記ゲート酸化膜を形成した以後のＣＭＯＳプロセスを簡単に説明する。
前記図１４に示すように、ゲート酸化膜１４の形成が完了した後、まず酸化膜形成室１０７のチャンバ１２０にパージガスを２分２０秒間導入し、チャンバ１２０内に残った酸化種を排気する。続いて半導体ウエハ１Ａをサセプタ１２３から５５秒でアンロードし、チャンバ１２０から搬出する。
次に、半導体ウエハ１Ａを前記図９に示す酸窒化膜形成室１０８に搬送し、ＮＯ（酸化窒素）あるいはＮ2Ｏ（亜酸化窒素）雰囲気中で半導体ウエハ１Ａを熱処理することによって、ゲート酸化膜１４と半導体基板１との界面に窒素を偏析させる。
ゲート酸化膜１４が５nm程度まで薄くなると、半導体基板１との熱膨張係数差に起因して両者の界面に生じる歪みが顕在化し、ホットキャリアの発生を誘発する。半導体基板１との界面に偏析した窒素はこの歪みを緩和するので、上記の酸窒化処理は、極薄ゲート酸化膜１４の信頼性を向上できる。なお、Ｎ2Ｏを使用して酸窒化処理を行うときは、Ｎ2Ｏの分解によって生じた酸素による酸化も進行するので、ゲート酸化膜１４の膜厚が１nm程度厚くなる。この場合は、酸化膜形成室１０７で膜厚３nmのゲート酸化膜を形成した後に酸窒化処理を行うことにより、ゲート酸化膜厚を４nmに設定することができる。他方、ＮＯを使用する場合は、酸窒化処理によってゲート酸化膜が厚くなることは殆どない。
次に、酸窒化処理が完了した半導体ウエハ１Ａをクーリングステージ１０９で室温まで冷却してから、ローダ／アンローダ１１０を通じて酸化膜形成装置１００の外部に搬出し、ゲート電極用の導電膜を堆積するためのＣＶＤ装置（図示せず）へ搬送する。その際、このＣＶＤ装置を酸化膜形成装置１００の後段に接続し、ゲート酸化膜の形成からゲート電極用導電膜の堆積までを連続して一貫処理することにより、ゲート酸化膜１４の汚染を有効に防止することができる。
次に、図２２に示すように、ゲート酸化膜１４の上部にゲート長が０.２５μｍのゲート電極１５を形成する。ゲート電極１５は、半導体基板１上にＣＶＤ法で膜厚１５０nmのｎ型多結晶シリコン膜、膜厚１５０nmのノンドープ多結晶シリコン膜を順次堆積した後、フォトレジストをマスクにしたドライエッチングでこれらの膜をパターニングして形成する。
次に、図２３に示すように、ｐチャネル型ＭＯＳＦＥＴの形成領域にｐ型不純物、例えばＢ（ホウ素）を垂直方向および斜め方向からイオン打ち込みして、ゲート電極１４の両側のｎ型ウエル１０にｐ-型半導体領域１６およびｐ型半導体領域１７を形成する。また、ｎチャネル型ＭＯＳＦＥＴの形成領域にｎ型不純物、例えばＰ（リン）を垂直方向および斜め方向からイオン打ち込みして、ゲート電極１４の両側のｐ型ウエル１１にｎ-型半導体領域１８およびｎ型半導体領域１９を形成する。
次に、図２４に示すように、半導体基板１上にＣＶＤ法で堆積した酸化シリコン膜を異方性エッチングしてゲート電極１４の側壁に厚さ０.１５μｍ程度のサイドウォールスペーサ２０を形成する。このとき、ｐ型半導体領域１７の上部のゲート酸化膜１４およびｎ型半導体領域１９の上部のゲート酸化膜１４を除去する。続いてｐチャネル型ＭＯＳＦＥＴの形成領域にｐ型不純物、例えばＢ（ホウ素）をイオン打ち込みして、ゲート電極１４の両側のｎ型ウエル１０にｐ+型半導体領域２１を形成する。また、ｎチャネル型ＭＯＳＦＥＴの形成領域にｎ型不純物、例えばＰ（リン）をイオン打ち込みして、ゲート電極１４の両側のｐ型ウエル１１にｎ+型半導体領域２２を形成する。
次に、図２５に示すように、ｐチャネル型ＭＯＳＦＥＴのゲート電極１４、ｐ+型半導体領域２１（ソース領域、ドレイン領域）、ｎチャネル型ＭＯＳＦＥＴのゲート電極１４、ｎ+型半導体領域２２（ソース領域、ドレイン領域）のそれぞれの表面にＴｉＳｉ2(チタンシリサイド）層２３を形成する。ＴｉＳｉ2層２３は、半導体基板１上にスパッタリング法で堆積したＴｉ膜を熱処理して半導体基板１およびゲート電極１４と反応させた後、未反応のＴｉ膜をエッチングで除去して形成する。以上の工程により、ｐチャネル型ＭＯＳＦＥＴ（Ｑｐ）およびｎチャネル型ＭＩＳＦＥＴ（Ｑｎ）が完成する。
その後、図２６に示すように、半導体基板１上にプラズマＣＶＤ法で堆積した酸化シリコン膜２４に接続孔２５から２８を形成し、続いて酸化シリコン膜２４上にスパッタリング法で堆積したＡｌ合金膜をパターニングして配線２９から３１を形成することにより、本実施の形態のＣＭＯＳプロセスがほぼ完了する。
（半導体プロセスＢ）
本実施の形態のＭＯＳＦＥＴの製造方法（ＬＯＣＯＳアイソレーションプロセス）を図２７から図３２を用いて説明する。本プロセスではシャロートレンチアイソレーション(Shallow Trench Isolation;ＳＴＩ)の代わりに従来型のアイソレーションを用いている。この場合微細化に関しては限界があるが、従来からのプロセスがそのまま援用できるメリットがある。半導体プロセス１のＳＴＩまたはＳＧＩ(Shallow Groove Isolation)でも、本実施例のＬＯＣＯＳアイソレーションでもＭＯＳＦＥＴは他のトランジスタとソースまたはドレインを共有しない限り原則として、その周りをアイソレーション領域で囲まれることになる。
本実施の形態のＭＯＳＦＥＴの製造方法（ＬＯＣＯＳアイソレーションプロセス）を図２７から図３２を用いて説明する。本プロセスではシャロートレンチアイソレーション(Shallow Trench Isolation;ＳＴＩ)の代わりに従来型のアイソレーションを用いている。この場合微細化に関しては限界があるが、従来からのプロセスがそのまま援用できるメリットがある。半導体プロセス１のＳＴＩまたはＳＧＩ(Shallow Groove Isolation)でも、本実施例のＬＯＣＯＳアイソレーションでもＭＯＳＦＥＴは他のトランジスタとソースまたはドレインを共有しない限り原則として、その周りをアイソレーション領域で囲まれることになる。
まず、図２７に示すように、半導体基板１を熱処理してその主面に膜厚１０nm程度の薄い酸化シリコン膜２を形成(熱酸化プロセスＢ１)した後、この酸化シリコン膜２上に膜厚１００nm程度の窒化シリコン膜３をＣＶＤ法で堆積する。次に、図２８に示すように、窒化シリコン膜３上に素子分離領域を開孔したフォトレジスト４を形成し、このフォトレジスト４をマスクにして窒化シリコン膜３をパターニングする。
次に、フォトレジスト４を除去した後、図２９に示すように、半導体基板１を熱処理することにより、素子分離領域にフィールド酸化膜４０を形成(熱酸化プロセスＢ２)する。
次に、熱リン酸を用いたウェットエッチングで窒化シリコン膜３を除去し、半導体基板１の表面をウェット洗浄で清浄化した後、半導体基板１の活性領域の表面に前記実施の形態１と同様の方法で膜厚５nm以下の極薄ゲート酸化膜１４を形成(熱酸化プロセスＢ３)する（図３２）。
膜厚５nm以下の極薄ゲート酸化膜は、図３０に示すようなバッチ式の縦型酸化膜形成装置１５０(酸化装置３；縦形バッチ酸化炉)に前記のような触媒方式の水分生成装置１４０を取り付けて形成することもできる。この縦型酸化膜形成装置１５０を使ったゲート酸化膜形成のシーケンスの一例を図３１に示す。この場合のシーケンスは図１５とほぼ同様であるが、ウエハのロードおよびアンロードに若干の時間的相違がある。また他にも説明があるように、この場合は一般にホットウォール方式となるため、パージガスへの実質的に酸化しない程度の少量の酸素ガスの添加が比較的重要である。
その後、前記実施の形態１と同様の方法で半導体基板１の主面上にＭＯＳＦＥＴを形成する。
（酸化プロセス等に関する共通事項）
以下では本願に開示された各半導体プロセスに共通して適用可能な処理装置および処理プロセスの詳細を説明する。
以下では本願に開示された各半導体プロセスに共通して適用可能な処理装置および処理プロセスの詳細を説明する。
前記のごとく図９は、ゲート酸化膜の形成に使用する枚葉式酸化膜形成装置(マルチチャンバ方式)の概略図である。図示のように、この酸化膜形成装置１００は、ゲート酸化膜の形成に先だって半導体ウエハ１Ａの表面の酸化膜(一般に表面膜)をウェット洗浄方式（ドライ方式でもよい）で除去する洗浄装置１０１の後段に接続されている。このような洗浄−酸化一貫処理システムを採用することにより、洗浄装置１０１内で洗浄処理に付された半導体ウエハ１Ａを大気(不所望な酸化性雰囲気等その他の表面状態を劣化させる雰囲気一般)に接触させることなく、かつ短時間で酸化膜形成装置１００へ搬送できるので、酸化膜を除去してからゲート酸化膜を形成するまでの間に半導体ウエハ１Ａの表面に自然酸化膜が形成されるのを極力抑制することができる。
乾燥処理の終わった半導体ウエハ１Ａは、バッファ１０６を通って直ちに酸化膜形成装置１００へと搬送される。
この酸化膜形成装置１００は、例えば酸化膜形成室１０７、酸窒化膜形成室１０８、クーリングステージ１０９、ローダ／アンローダ１１０等を備えたマルチチャンバ方式で構成されており、装置中央の搬送系１１２は、半導体ウエハ１Ａを上記各処理室に（から）搬入（搬出）するためのロボットハンド１１３を備えている。搬送系１１２の内部は、大気の混入によって半導体ウエハ１Ａの表面に自然酸化膜が形成されるのを極力抑制するために、窒素等の不活性ガス雰囲気(真空にすることも可能であるが、不活性ガス等で陽圧にすると、外部および各処理室からの不所望なガスの混入を防ぐ効果がある)に保たれる。また、搬送系１１２の内部は、半導体ウエハ１Ａの表面に水分が付着するのを極力抑制するために、ppb レベルの超低水分雰囲気(一般によく整備された真空系の脱ガスに含まれる水分は数ppm以下である)に保たれる。酸化膜形成装置１００に搬入された半導体ウエハ１Ａは、ロボットハンド１１３を介してまず酸化膜形成室１０７に１枚あるいは２枚単位(一般に枚葉と言うときは一枚または２枚単位を言うが、１枚単位または２枚単位を特定するときはそれぞれ単枚葉、２枚葉と言う)で搬送される。
前記のごとく図１１（ａ）は、酸化膜形成室１０７(図９の枚葉装置)の具体的な構成の一例を示す概略平面図、図１１（ｂ）は、図１１（ａ）のＢ−Ｂ’線に沿った断面図(酸化装置１；ホットウォール型枚葉酸化炉)である。
この酸化膜形成室１０７は、多重壁石英管で構成されたチャンバ１２０を備えており、その上部および下部には半導体ウエハ１Ａを加熱するヒータ１２１ａ、１２１ｂ(ホットウォール形式の場合)が設置されている。チャンバ１２０の内部には、このヒータ１２１ａ、１２１ｂから供給される熱を半導体ウエハ１Ａの全面に均等に分散させる円盤状の均熱リング１２２が収容され、その上部に半導体ウエハ１Ａを水平に保持(垂直な重力に関してウエハ表面をほぼ水平に配置することによって混合ガスの濃度分布の影響を排除できる効果がある。このことは、３００φウエハ等の大口径化において特に重要である。)するサセプタ１２３が載置されている。均熱リング１２２は、石英あるいはＳｉＣ（シリコンカーバイド）等の耐熱材料で構成され、チャンバ１２０の壁面から延びる支持アーム１２４によって支持されている。均熱リング１２２の近傍には、サセプタ１２３に保持された半導体ウエハ１Ａの温度を測定する熱電対１２５が設置されている。半導体ウエハ１Ａの加熱は、ヒータ１２１ａ、１２１ｂによる加熱方式の他、例えば図１２(酸化装置２；ランプ加熱型枚葉酸化炉)に示すようなランプ１３０による加熱方式を採用してもよい。この場合は、ウエハが所定の位置におかれてからランプ加熱を開始することができ、ランプを切るとウエハ表面の温度は急速に低下するため、ホットウォールの場合等に挿入および引き出し時に形成される初期酸化膜等をほとんど無視できる程度に低減することができる。なお、ランプで水分を添加する場合は水分導入部だけでなく、酸化炉自体も摂氏１４０度程度に予備加熱して結露を防止することが有効である。
チャンバ１２０の壁面の一部には、チャンバ１２０内に水、酸素およびパージガスを導入するためのガス導入管１２６の一端が接続されている。このガス導入管１２６の他端は、する触媒方式の水分生成装置に接続されている。ガス導入管１２６の近傍には、多数の貫通孔１２７を備えた隔壁１２８が設けられており、チャンバ１２０内に導入されたガスは、この隔壁１２８の貫通孔１２７を通過してチャンバ１２０内に均等に行き渡る。チャンバ１２０の壁面の他の一部には、チャンバ１２０内に導入された上記ガスを排出するための排気管１２９の一端が接続されている。
前述のごとく図１３および図１４は、上記チャンバ１２０に接続された触媒方式の水分生成装置を示す概略図である。この水分生成装置１４０は、耐熱耐食性合金（例えば商品名「ハステロイ(Hastelloy)」として知られるＮｉ合金等）で構成された反応器１４１を備えており、その内部にはＰｔ（プラチナ）、Ｎｉ（ニッケル）あるいはＰｄ（パラジウム）等の触媒金属からなるコイル１４２とこのコイル１４２を加熱するヒータ１４３とが収容されている。
上記反応器１４１には、水素および酸素からなるプロセスガスと、窒素あるいはＡｒ（アルゴン）等の不活性ガスからなるパージガスとがガス貯留槽１４４ａ、１４４ｂ、１４４ｃから配管１４５を通じて導入される。配管１４５の途中には、ガスの量を調節するマスフローコントローラ１４６ａ、１４６ｂ、１４６ｃと、ガスの流路を開閉する開閉バルブ１４７ａ、１４７ｂ、１４７ｃとが設置され、反応器１４１内に導入されるガスの量および成分比がこれらによって精密に制御される。
反応器１４１内に導入されたプロセスガス（水素および酸素）は、３５０から４５０℃程度(たとえば常圧下においては十分な酸素の存在下で４％以上の水素濃度で水素の爆発的燃焼が起きるので、量産装置の安全を考慮すると、水素が残留しないように反応器には酸素リッチな酸素水素混合ガスを導入するのが望ましいと考えられる)に加熱されたコイル１４２に接触して励起され、水素分子からは水素ラジカルが生成し（Ｈ2→２Ｈ+)、酸素分子からは酸素ラジカルが生成する（Ｏ2→２Ｏ-)。これら２種のラジカルは化学的に極めて活性であるために、速やかに反応して水を生成する（２Ｈ+＋Ｏ-→Ｈ2Ｏ）。この水は、接続部１４８内で酸素と混合されて低濃度に希釈され、前記ガス導入管１２６を通って酸化膜形成室１０７のチャンバ１２０に導入される。この場合、酸素の代わりにアルゴンで希釈することも可能である。すなわち酸化炉に供給される雰囲気としては水分１％、アルゴン９９％である。
上記のような触媒方式の水分生成装置１４０は、水の生成に関与する水素と酸素の量を高精度に制御できるので、酸素と共に酸化膜形成室１０７のチャンバ１２０に導入される水の濃度をppt以下の超低濃度から数１０％程度の高濃度まで広範囲に、かつ高精度に制御することができる。また、反応器１４１にプロセスガスを導入すると瞬時に水が生成されるため、所望する水分濃度がリアルタイムで得られる。従って、反応器１４１内に水素と酸素を同時に導入(一般の場合には安全のため酸素を若干早めに導入する)することができ、燃焼方式を採用する従来の水分生成システムのように、水素の導入に先立って酸素を導入する必要はない。なお、反応器１４１内の触媒金属は、水素や酸素をラジカル化できるものであれば前述した金属以外の材料を使用してもよい。また、触媒金属はコイル状に加工して使用する他、例えば中空の管あるいは細かい繊維フィルタ等に加工してその内部にプロセスガスを通してもよい。
図１４において、水分発生炉１４０、水素センサ、フィルタ、希釈部、パージガスまたは希釈ガス供給部および酸化炉接続部等は、結露防止のために摂氏１４０度程度になるように温調または加熱されている。ここで水素センサは、合成されずに残った水素を検出するためのものである。また、フィルタは万が一酸化炉側で水素の燃焼等が発生した場合に、それが合成炉側まで伝達されないように一種のオリフィスとして働くように挿入されたガスフィルタである。パージガス、希釈ガス、水分ともに結露しない程度の温度(一般に摂氏１００度以上２００度以下程度)に予熱して酸化炉に供給されるが、(希釈ガスもあらかじめ予熱された後合成された水分と混合される)図１２のようなランプ加熱炉においては炉体自体または被処理ウエハ自体の予熱も考慮する必要がある。この場合パージガスによって酸化炉内のウエハを予熱することも可能である。ランプ加熱炉の場合特にウエハ導入部の結露防止のための予熱機構にも注意を払う必要がある。いずれの場合にも摂氏１４０度程度に加熱または温調しておけば比較的有効である。酸化プロセスは所定の雰囲気ガスを一定の流量で酸化処理部に供給し、消費された成分を常に新しい雰囲気ガスで補いながら定常状態で行われるのが一般的である。
上記酸化膜形成装置１００(図９)を使ったゲート酸化膜形成のシーケンスの一例を図１５を参照しながらさらに説明する。
まず、酸化膜形成室１０７(図９)のチャンバ１２０(図１１)を開放し、その内部にパージガス（窒素）を導入しながら（図１５に示すように、パージガスにはウエハのサーマルエッチ等の表面あれ防止のため若干の酸素等を添加してもよい）半導体ウエハ１Ａをサセプタ１２３の上にロードする。半導体ウエハ１Ａをチャンバ１２０に搬入してからサセプタ１２３の上にロードするまでの時間は５５秒である。その後、チャンバ１２０を閉鎖し、引き続きパージガスを３０秒間導入してチャンバ１２０内のガス交換を十分に行う。サセプタ１２３は、半導体ウエハ１Ａが速やかに加熱されるよう、あらかじめヒータ１２１ａ、１２１ｂで加熱しておく。半導体ウエハ１Ａの加熱温度は、８００から９００℃の範囲内、例えば８５０℃とする。ウエハ温度が８００℃以下ではゲート酸化膜の品質が低下する。他方、９００℃以上ではウエハの表面荒れが発生し易くなる。
反応器１４１に酸素と水素を導入する際には、水素を酸素より先に導入しないようにする。水素を酸素より先に導入すると、未反応の水素が高温のチャンバ１２０に流入するため危険である。他方、酸素を水素より先に導入すると、この酸素がチャンバ１２０に流入し、待機中の半導体ウエハ１Ａの表面に低品質の酸化膜（初期酸化膜）を形成する。従って、水素は酸素と同時に導入するか、あるいは作業の安全性を考慮して酸素よりも僅かに遅いタイミング（０から５秒以内）で導入する。このようにすると、半導体ウエハ１Ａの表面に不所望に形成される初期酸化膜の膜厚を最小限に抑制することができる。
膜厚５nm以下(同様にそれ以上の厚さのケ゛ートその他の酸化膜に対しても一定程度有効であることは言うまでもない)の極薄ゲート酸化膜は、枚葉式あるいはバッチ式の酸化膜形成装置(酸化炉１から３)に図３３(酸化装置４；酸素水素燃焼法式または水素燃焼法式酸化炉)に示すような燃焼方式の水分生成装置１６０を取り付けて形成することもできる。
この場合は、水分生成装置１６０で比較的高濃度の水を含む酸化種を発生させた後、この酸化種に酸素を加えることによって低水分濃度の酸化種を得る。その際は、あらかじめバルブ（Ｖvent）を開、バルブ（Ｖprocess)を閉に設定しておき、水分濃度が所望する濃度に低下するまでは酸化種を酸化膜形成装置へ送らないようにする。そして、水分濃度が十分に低下してからバルブ（Ｖvent）を閉、バルブ（Ｖprocess)を開に切り替えて酸化種を酸化膜形成装置へ送る。
上記の方式は、酸化膜形成装置の直前にバルブ等の発塵源があることや、バルブを設けることによってデッドスペースが生じる等、前述した触媒方式に比べて不利な点もあるが、酸化種の低水分濃度化および初期酸化膜の抑制を実現することができる。
（半導体プロセスＣ）
本発明の酸化膜形成方法は、図３４に示すような、フローティングゲート４４とコントロールゲート４２を有するフラッシュメモリのトンネル酸化膜４３（熱酸化プロセスＣ１）や第２ゲート酸化膜４４（熱酸化プロセスＣ２）を５nm以下の薄い膜厚で形成する場合にも適用することができる。
本発明の酸化膜形成方法は、図３４に示すような、フローティングゲート４４とコントロールゲート４２を有するフラッシュメモリのトンネル酸化膜４３（熱酸化プロセスＣ１）や第２ゲート酸化膜４４（熱酸化プロセスＣ２）を５nm以下の薄い膜厚で形成する場合にも適用することができる。
（半導体プロセスＤ）
また、本発明の酸化膜形成方法は、例えばメモリＬＳＩとロジックＬＳＩを同一半導体チップ上に混載したＬＳＩのように、膜厚が異なる２種以上のゲート酸化膜を同一半導体チップ上に形成する場合にも適用することができる。この場合、膜厚が５nm以下の薄いゲート酸化膜（熱酸化プロセスＤ１）と５nm以上の比較的厚いゲート酸化膜（熱酸化プロセスＤ２）を共に本発明の方法によって形成することができることは勿論であるが、膜厚が薄いゲート酸化膜は本発明方法で形成し、厚いゲート酸化膜は従来方法で形成してもよい。
また、本発明の酸化膜形成方法は、例えばメモリＬＳＩとロジックＬＳＩを同一半導体チップ上に混載したＬＳＩのように、膜厚が異なる２種以上のゲート酸化膜を同一半導体チップ上に形成する場合にも適用することができる。この場合、膜厚が５nm以下の薄いゲート酸化膜（熱酸化プロセスＤ１）と５nm以上の比較的厚いゲート酸化膜（熱酸化プロセスＤ２）を共に本発明の方法によって形成することができることは勿論であるが、膜厚が薄いゲート酸化膜は本発明方法で形成し、厚いゲート酸化膜は従来方法で形成してもよい。
（本願の各種の酸化法の適用性）
以上に示した本願に示した触媒水分生成熱酸化法、低水分酸化法(一部水素燃焼法式によるものを含む)および従来の水素燃焼法式による高水分酸化の適用性について以下にまとめる。
以上に示した本願に示した触媒水分生成熱酸化法、低水分酸化法(一部水素燃焼法式によるものを含む)および従来の水素燃焼法式による高水分酸化の適用性について以下にまとめる。
すなわち、触媒水分生成熱酸化法、低水分酸化法を適用してもっとも効果の出るプロセスとしては酸化プロセスＡ３，Ｂ３，Ｃ１，Ｃ２，Ｄ１等(第１類)が挙げられる。
従来の水素燃焼法式による高水分酸化の適用も可能であるが、触媒水分生成熱酸化法、低水分酸化法を適用して効果の出るプロセスとしては、酸化プロセスＡ１，Ａ２，Ｂ１，Ｂ２，Ｄ２等(第２類)が挙げられる。
特に、水素燃焼法式に酸化炉と触媒方式による酸化炉が混在するラインにおいては酸化膜に性質、厚さ等によって両方法を混用することも実用的価値がある。
（本願の各種の酸化装置の適用性）
以上に示した本願に示した各種酸化装置の適用性について以下にまとめる。本願に示した酸化装置１から４は、基本的にどれでも上記第１類および第２類の酸化工程に適用可能である。しかし、マルチチャンバ等によって精密な雰囲気のコントロールをする必要があるときは、酸化装置１または２によることが望ましい。
また、各酸化処理装置の酸化時の稼動圧力については、一般に常圧（６００Torrから９００Torr）で行われるが、減圧で行うことも可能である。この場合、酸化速度を低く設定しやすい他、水素の爆発の可能性を低減できる等の付加的な効果もある。また、高圧酸化を行うことも可能である。この場合は、高い酸化速度を比較的低い温度で実現できるメリットがある。
以上に示した本願に示した各種酸化装置の適用性について以下にまとめる。本願に示した酸化装置１から４は、基本的にどれでも上記第１類および第２類の酸化工程に適用可能である。しかし、マルチチャンバ等によって精密な雰囲気のコントロールをする必要があるときは、酸化装置１または２によることが望ましい。
また、各酸化処理装置の酸化時の稼動圧力については、一般に常圧（６００Torrから９００Torr）で行われるが、減圧で行うことも可能である。この場合、酸化速度を低く設定しやすい他、水素の爆発の可能性を低減できる等の付加的な効果もある。また、高圧酸化を行うことも可能である。この場合は、高い酸化速度を比較的低い温度で実現できるメリットがある。
（開示に関する留意点）
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
本発明は、ゲート長が０.２５μｍあるいはそれ以下の微細なＭＯＳＦＥＴを有する半導体集積回路装置の製造に適用して有用なものである。
１ 半導体基板
１Ａ 半導体ウエハ
２ 酸化シリコン膜
３ 窒化シリコン膜
４ フォトレジスト
５ 素子分離溝
５ａ 溝
６ 酸化シリコン膜
７ 酸化シリコン膜（ＴＥＯＳ）
８ フォトレジスト
９ フォトレジスト
１０ ｎ型ウエル
１１ ｐ型ウエル
１２ ｐ型チャネル領域
１３ ｎ型チャネル領域
１４ ゲート酸化膜
１５ ゲート電極
１６ ｐ-型半導体領域
１７ ｐ型半導体領域
１８ ｎ-型半導体領域
１９ ｎ型半導体領域
２０ サイドウォールスペーサ
２１ ｐ+型半導体領域
２２ ｎ+型半導体領域
２３ ＴｉＳｉ2層
２４ 酸化シリコン膜
２５〜２８ 接続孔
２９〜３１ 配線
４０ フィールド酸化膜
４１ フローティングゲート
４２ コントロールゲート
４３ トンネル酸化膜
４４ 第２ゲート酸化膜
１００ 酸化膜形成装置
１０１ 洗浄装置
１０２ ローダ
１０３ 洗浄室
１０４ フッ酸洗浄室
１０５ 乾燥室
１０６ バッファ
１０７ 酸化膜形成室
１０８ 酸窒化膜形成室
１０９ クーリングステージ
１１０ ローダ／アンローダ
１１２ 搬送系
１１３ ロボットハンド
１２０ チャンバ
１２１ａ ヒータ
１２１ｂ ヒータ
１２２ 均熱リング
１２３ サセプタ
１２４ 支持アーム
１２５ 熱電対
１２６ ガス導入管
１２７ 貫通孔
１２８ 隔壁
１２９ 排気管
１３０ ランプ
１４０ 水分生成装置
１４１ 反応器
１４２ コイル
１４３ ヒータ
１４４ａ〜１４４ｃ ガス貯留槽
１４５ 配管
１４６ａ〜１４６ｃ マスフローコントローラ
１４７ａ〜１４７ｃ 開閉バルブ
１４８ 接続部
１５０ 縦型酸化膜形成装置
１６０ 水分生成装置
Ｑｎ ｎチャネル型ＭＯＳＦＥＴ
Ｑｐ ｐチャネル型ＭＯＳＦＥＴ
１Ａ 半導体ウエハ
２ 酸化シリコン膜
３ 窒化シリコン膜
４ フォトレジスト
５ 素子分離溝
５ａ 溝
６ 酸化シリコン膜
７ 酸化シリコン膜（ＴＥＯＳ）
８ フォトレジスト
９ フォトレジスト
１０ ｎ型ウエル
１１ ｐ型ウエル
１２ ｐ型チャネル領域
１３ ｎ型チャネル領域
１４ ゲート酸化膜
１５ ゲート電極
１６ ｐ-型半導体領域
１７ ｐ型半導体領域
１８ ｎ-型半導体領域
１９ ｎ型半導体領域
２０ サイドウォールスペーサ
２１ ｐ+型半導体領域
２２ ｎ+型半導体領域
２３ ＴｉＳｉ2層
２４ 酸化シリコン膜
２５〜２８ 接続孔
２９〜３１ 配線
４０ フィールド酸化膜
４１ フローティングゲート
４２ コントロールゲート
４３ トンネル酸化膜
４４ 第２ゲート酸化膜
１００ 酸化膜形成装置
１０１ 洗浄装置
１０２ ローダ
１０３ 洗浄室
１０４ フッ酸洗浄室
１０５ 乾燥室
１０６ バッファ
１０７ 酸化膜形成室
１０８ 酸窒化膜形成室
１０９ クーリングステージ
１１０ ローダ／アンローダ
１１２ 搬送系
１１３ ロボットハンド
１２０ チャンバ
１２１ａ ヒータ
１２１ｂ ヒータ
１２２ 均熱リング
１２３ サセプタ
１２４ 支持アーム
１２５ 熱電対
１２６ ガス導入管
１２７ 貫通孔
１２８ 隔壁
１２９ 排気管
１３０ ランプ
１４０ 水分生成装置
１４１ 反応器
１４２ コイル
１４３ ヒータ
１４４ａ〜１４４ｃ ガス貯留槽
１４５ 配管
１４６ａ〜１４６ｃ マスフローコントローラ
１４７ａ〜１４７ｃ 開閉バルブ
１４８ 接続部
１５０ 縦型酸化膜形成装置
１６０ 水分生成装置
Ｑｎ ｎチャネル型ＭＯＳＦＥＴ
Ｑｐ ｐチャネル型ＭＯＳＦＥＴ
Claims (2)
- （ａ）水分合成部において、第１の温度で触媒を用いて酸素と水素から水分を合成する工程；
（ｂ）合成された前記水分を気体状態を維持して酸化処理部に移送し、前記酸化処理部内のウエハの第１の主面に対してウエット雰囲気を形成する工程；
（ｃ）前記酸化処理部において、移送された前記水分を含む前記ウエット雰囲気下で、前記ウエハの前記第１の主面を前記第１の温度よりも高温の第２の温度に加熱することによって、前記第１の主面上またはその上方に設けられたシリコン部材に対して熱酸化処理を施す工程を含み、
前記水分の合成は、前記水分合成部において、酸素ガスと水素ガスを含む気体に前記触媒を作用させるにあたり、前記水分合成部に対して、前記熱酸化処理に対応して酸素および水素ガスの導入を開始するにあたり、酸素ガスの導入を先行して開始するようにして行われ、
前記熱酸化処理は、前記ウエハの前記第１の主面の周辺に前記ウエット雰囲気を供給しながら行うことを特徴とする半導体集積回路装置の製造方法。 - （ａ）水分合成部において、第１の温度で触媒を用いて酸素と水素から水分を合成する工程；
（ｂ）合成された前記水分を気体状態を維持して酸化処理部に移送し、前記酸化処理部内のウエハの第１の主面に対してウエット雰囲気を形成する工程；
（ｃ）前記酸化処理部において、移送された前記水分を含む前記ウエット雰囲気下で、前記ウエハの前記第１の主面を前記第１の温度よりも高温の第２の温度に加熱することによって、前記第１の主面上またはその上方に設けられたシリコン部材に対して熱酸化処理を施す工程を含み、
前記水分の合成は、前記水分合成部において、酸素ガスと水素ガスを含む気体に前記触媒を作用させるにあたり、前記水分合成部に対して、前記熱酸化処理に対応して酸素および水素ガスの導入を開始するにあたり、酸素ガスの導入を先行して開始することによって、前記先行する時間の間は、前記水分合成部には水素ガスは導入されないようにして行われ、前記熱酸化処理は、前記ウエハの前記第１の主面の周辺に前記ウエット雰囲気を供給しながら行うことを特徴とする半導体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004036988A JP4085068B2 (ja) | 1997-03-05 | 2004-02-13 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5078197 | 1997-03-05 | ||
| JP2004036988A JP4085068B2 (ja) | 1997-03-05 | 2004-02-13 | 半導体集積回路装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1998538367 Division | 1998-03-04 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004200709A JP2004200709A (ja) | 2004-07-15 |
| JP2004200709A5 JP2004200709A5 (ja) | 2006-12-28 |
| JP4085068B2 true JP4085068B2 (ja) | 2008-04-30 |
Family
ID=32774052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004036988A Expired - Lifetime JP4085068B2 (ja) | 1997-03-05 | 2004-02-13 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4085068B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6304410B2 (ja) * | 2017-01-26 | 2018-04-04 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
-
2004
- 2004-02-13 JP JP2004036988A patent/JP4085068B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004200709A (ja) | 2004-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100551650B1 (ko) | 반도체 집적 회로 장치의 제조 방법 | |
| JP4550039B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2007129240A (ja) | 半導体集積回路装置の製造方法 | |
| JP4085068B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2004221606A (ja) | 半導体集積回路装置の製造方法 | |
| JP2007096335A (ja) | 半導体集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070416 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071005 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080218 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140222 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |