JP4085004B2 - アレスタの動作特性計算方法 - Google Patents
アレスタの動作特性計算方法 Download PDFInfo
- Publication number
- JP4085004B2 JP4085004B2 JP2003000745A JP2003000745A JP4085004B2 JP 4085004 B2 JP4085004 B2 JP 4085004B2 JP 2003000745 A JP2003000745 A JP 2003000745A JP 2003000745 A JP2003000745 A JP 2003000745A JP 4085004 B2 JP4085004 B2 JP 4085004B2
- Authority
- JP
- Japan
- Prior art keywords
- time
- voltage
- arrester
- calculation
- applied voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thermistors And Varistors (AREA)
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
- Testing Relating To Insulation (AREA)
Description
【発明の属する技術分野】
この発明は、電気回路を異常電圧から保護するアレスタの動作特性である動作電圧および動作時刻を求めるアレスタの動作特性計算方法に関するものである。
【0002】
【従来の技術】
電気回路を異常電圧から保護するアレスタの保護レベルの解析に関連する技術として、電力系統の雷サージ解析を行うためのアークホーンのフラッシュオーバモデルと、このフラッシュオーバモデルに送電用避雷装置の避雷器の電圧−電流特性を持つ非線形抵抗を直列に接続したフラッシュオーバモデルが特許文献1に示されている。
特許文献1に示されたアークホーンのフラッシュオーバモデルは、リーダ進展開始および消滅電圧をギャップ長に比例した電圧として保持する非線形抵抗Rnと、この非線形抵抗Rnに並列接続され、アークホーンの放電前駆電流が急激に増加し始めるときに閉じるスイッチSW1と、非線形抵抗RnとスイッチSW1の並列回路に直列接続され、アークホーンの等価非線形インダクタンス特性を持つ等価インダクタンスLnと、この等価インダクタンスLnと並列接続されアークホーンのフラッシュオーバ電圧以上になったときに閉じるスイッチSW2と、等価インダクタンスLnに直列接続されるアークホーンの定常アークの等価インダクタンスLfとを備えている(特許文献1の図1参照)。また、上記アークホーンのフラッシュオーバモデルに送電用避雷装置の避雷器を含めたフラッシュオーバモデルとしては、上記アークホーンのフラッシュオーバモデルに、送電用避雷装置の避雷器の電圧−電流特性を持つ非線形抵抗RLAを直列に接続したフラッシュオーバモデルが示されている(特許文献1の図5参照)。
【0003】
特許文献1の図1のアークホーンのフラッシュオーバモデルにより解析した結果の例が特許文献1の図2に示されている。この結果は、波尾部で放電する場合には波頭放電に比べ印加電圧が低くなって非線形抵抗Rnの分担電圧比率が大きくなり、非線形インダクタンスLnが波尾部で急減することがなくなり、波頭放電から波尾放電まで、棒−棒ギャップのV−t特性とほぼ一致する結果が得られることが示されている(特許文献1の図2参照)。
【0004】
また、上記特許文献1の図1のフラッシュオーバモデルに送電用避雷装置の非線形素子を組み合わせた特許文献1の図5のモデルの実測結果では、波尾部で若干低いV−t特性を示すが、波尾放電まで実測結果とほぼ一致する結果が示されている(特許文献1の図6参照)。
【0005】
【特許文献1】
特開平5−333086号公報、(第5頁、図1、図2、図5、図6)
【0006】
【発明が解決しようとする課題】
上記特許文献1のフラッシュオーバモデルでは、放電前駆電流を考慮してアークホーン間インピーダンスを模擬するリーダ法により解析するためのモデルであるが、この方法では、一定の峻度で立ち上がる電圧では比較的正しい放電開始電圧が得られ、これに至る遅延時間も変動することはないが、電圧の立ち上がり峻度が緩やかな場合には、正しい放電開始電圧、放電開始時刻が得られないばかりか、放電が開始するかしないかの判断をも誤るという問題点があった。
【0007】
この発明は、上記問題点を解決するためになされたものであり、印加される電圧の立ち上がり峻度が異なる異常電圧に対しても対応でき、アレスタが動作する動作電圧および動作時刻が正確に求めることができるアレスタの動作特性計算方法を提供することを目的とする。
【0008】
【課題を解決するための手段】
この発明に係るアレスタの動作特性計算方法は、予めアレスタの端子間に印加される電圧に対する動作遅延時間の関係を示す印加電圧−動作遅延時間特性を求めておき、印加電圧の波形上に複数の計算点を設定し、計算点毎に、電圧印加開始時刻を起点とした計算点の時刻に、印加電圧−動作遅延時間特性から計算点の印加電圧値に対応する動作遅延時間を読み取り、これを加算して動作時刻を算出し、印加電圧と動作時刻の関係を示す動作時刻曲線を画き、動作時刻が最小値となる計算点の動作時刻をアレスタの動作時刻と判定し、その動作時刻における印加された電圧の電圧値をアレスタの動作電圧値とする計算方法である。
【0009】
【発明の実施の形態】
実施の形態1.
電気回路を異常電圧から保護するアレスタには、電力系統のアークホーンや避雷器、一般的な電気機器の電気回路に使用されるアレスタ等があり、それぞれ使用目的に適するアレスタが使用されているが、その内の気体放電により異常電圧を抑制するガスアレスタのように、電圧印加時刻に対して動作時刻が遅れる特性を持つアレスタでは、電圧印加時から動作するまでの動作遅延時間が印加電圧値に応じて変化する。例えば、ガスアレスタの端子間に印加される印加電圧Vと動作するまでの動作遅延時間tdの関係は図1のような動作遅延時間特性TDを示している。
【0010】
図1のような印加電圧−動作遅延時間特性を持つアレスタに立上り峻度が一定の電圧が加わった場合には、図2(a)に示すように動作電圧Vbと動作時刻tbは誤りなく推定できるが、例えば、印加電圧Vの上昇過程で峻度が変化する図2(b)のような波形では、峻度の変化状況により動作時刻tbも変化するので、印加電圧Vの初期段階の直線状に上昇する部分で峻度を予測すると、予想動作電圧はVb´の電圧値となり、実際の動作電圧Vbに対して高い値を予測することになる。
【0011】
この発明によるアレスタの動作特性計算方法を図3によって説明する。予め対象とするアレスタの図1に相当する印加電圧−動作遅延時間特性を求めておき、印加電圧波形W上に複数の計算点i(i=1〜n)を設定する。例えば計算点iのk番目の場合は、電圧印加開始時刻を起点とした計算点kの時刻tkに、対象とするアレスタの図1に相当する印加電圧−動作遅延時間特性により、計算点kの印加電圧値Vkに対応する動作遅延時間Tdkを求め、これを加算して動作時刻tdk(=tk+Tdk)を算出する。この方法により各計算点i(=1〜n)のそれぞれについても計算し、印加電圧Viと動作時刻tbi(=ti+Tdi)の関係を求めて動作時刻曲線Dを画き、動作時刻tbiが最小値となる計算点の動作時刻tbを実際のアレスタが動作する動作時刻と判定し、その動作時刻tbにおける印加された電圧の電圧値Viがアレスタの動作電圧値Vbとなる。印加波形の立ち上がり峻度が急激な場合の計算結果を図4、印加電圧波形の立ち上がり峻度が緩やかで変化する場合の計算結果を図5に示す。
【0012】
アレスタの印加電圧−動作遅延時間特性は、アレスタ固有の特性であり、予め求めておくことにより、電気回路に発生する任意の波形のアレスタ端子間に印加される印加電圧に対応した動作時刻が正確に求めることができる。
【0013】
実施の形態2.
実施の形態1では、電気回路に発生する任意の波形の異常電圧に対する動作特性の計算方法について示したが、その計算方法では、印加電圧に対する動作予定時刻曲線Dを求めてから、最短となる動作時刻が動作する動作時刻と判定する方法であり、印加電圧に対応して広い範囲の動作時刻を求めることが必要であり、計算時間が長くなる。この実施の形態2は、パソコン等の計算機を用い、印加される異常電圧波形に対応してアレスタの動作時間および動作電圧が効率よく計算できる方法を示すものである。
【0014】
図6は計算手順を示すフローチャートである。このフローチャートにより計算手順を説明する。計算点i(i=1〜n)のk番目の計算について説明する。
・ステップS1:対象とするアレスタの端子間に印加される印加電圧−動作遅延時間特性、アレスタ端子間に印加する印加電圧Viの記憶領域の確保、計算点i(i=1〜n)の印加電圧値Vi及び印加時刻tiの記憶領域の確保、
・ステップS2:計算点kの選択(k番目の場合)
・ステップS3:計算点kの印加電圧Vk及び開始時刻tkの取得
・ステップS4:VkをViに記憶
・ステップS5:印加電圧Vkに対応する動作遅延時間をTdkの印加電圧−動作遅延時間特性からの算出
・ステップS6:アレスタの動作時刻tbk(=tk+Tdk)の演算、及びその記憶
・ステップS7:演算した動作時刻tbkと記憶した各動作時刻tbiの比較:「tbi≧tbkでかつ、Vi≧Vkが成立」とする条件に対して、Noの時はステップ8に進み、Yesの時はステップ11に進む
・ステップS8:条件i=nを確認し、Yesの時は終了(印加電圧Vでは動作しない。)Noの時は、ステップS4に戻りつぎの計算点(k+1)の計算を実行する
・ステップS11:動作時刻tbkを印加電圧Vkの動作時刻とし、印加電圧Vk及び動作時刻tbkを出力して終了
【0015】
上記で計算された印加電圧Viに対する動作時刻tbを確認するために実際のアレスタについて、図7及び図7をモデル化した図8に示す回路により、印加電圧Viに対する動作特性の実測結果と計算結果の比較図を図9〜図11に示す。
図9は立ち上がり峻度が急激な場合、図10は波高値が図9よりも低く、立ち上がり峻度が緩やかで変化する場合、図11は波高値が低く、アレスタは動作しない場合を示すものである。
計算は図7に示す回路図のアレスタの入口側の対地電圧で示す。この回路は図8に示すように、上記計算された動作時刻tbで動作するスイッチSW1とアレスタが動作したときの等価抵抗Rarと終端抵抗Reが直列に接続された構成である。
【0016】
図9〜図11の実線で画いた曲線は計算結果を示し、○は実測結果であり、アレスタの動作時刻tbは計算結果と動作時刻はよく一致しており、計算結果が正しいことを示す。
波尾において、計算結果と実測結果で僅かのずれがあるが、この程度であれば一致していると判断できる。
【0017】
以上のように、この実施の形態2の計算機を用いた計算方法では、アレスタに印加される印加電圧Vに対応する動作電圧値Vb及び動作時刻tbを効率的に正確に求めることができる。
【0018】
【発明の効果】
この発明に係るアレスタの計算方法は、予めアレスタの端子間に印加される電圧に対する動作遅延時間の関係を示す印加電圧−動作遅延時間特性を求めておき、印加電圧の波形上の複数の計算点に対応して電圧印加開始時刻を起点とした計算点の時刻に、動作遅延時間を加算して動作時刻を算出し、各計算点の印加電圧と動作時刻の関係を動作時刻曲線を画き、動作時刻が最小値となる計算点の動作時刻をアレスタの動作時刻と判定する計算方法であり、予めアレスタ固有の印加電圧−動作遅延時間特性を求めておくことにより、電気回路に発生する任意の波形のアレスタ端子間に加わる電圧に対応した動作時刻が正確に容易に求めることができる。
【図面の簡単な説明】
【図1】 アレスタの端子間電圧と動作遅延時間の関係の特性図である。
【図2】 アレスタ動作電圧と動作遅延時間の推定方法の説明図である。
【図3】 アレスタの印加電圧と動作時刻の関係を求める計算方法の説明図である。
【図4】 立ち上り峻度が急激な電圧の場合の計算方法の説明図である。
【図5】 立ち上り峻度が緩やかで変化する場合の計算方法の説明図である。
【図6】 計算機を用いたアレスタの動作電圧を求める計算方法のフローチャートである。
【図7】 計算結果と実測結果を比較するため実施した回路図である。
【図8】 図7の場合の計算モデルの図である。
【図9】 立ち上がる峻度が急激な場合の計算結果と実測結果を示す特性図である。
【図10】 立ち上がり峻度が緩やかで変化する場合の計算結果と実測結果を示す特性図である。
【図11】 印加電圧が低くアレスタが動作しない場合の計算結果と実測結果を示す特性図である。
Claims (3)
- 電気回路に接続され、異常電圧を抑制するアレスタに対して印加される任意波形の電圧に対応して動作する動作時刻と動作電圧を求めるアレスタの動作特性計算方法であって、
予め上記アレスタの端子間に加わる印加電圧に対する動作遅延時間の関係を示す印加電圧−動作遅延時間特性を求めておき、上記印加される電圧の波形上に複数の計算点を設定し、該計算点毎に、上記印加電圧−動作遅延時間特性の上記計算点の印加電圧に対応する動作遅延時間を読みとり、電圧印加開始時刻を起点とした上記計算点の時刻に、上記動作遅延時間を加算して動作時刻を算出し、上記印加電圧と上記動作時刻の関係を示す動作時刻曲線を画き、動作時刻が最小値となる計算点の動作時刻を上記アレスタの動作時刻と判定し、その動作時刻における上記印加された電圧の電圧値をアレスタの動作電圧値とするアレスタの動作特性計算方法。 - 上記印加電圧の波形の内、上記印加電圧−動作遅延時間特性の最小動作電圧値以上の領域に複数の計算点を設定して動作時刻を算出することを特徴とする請求項1記載のアレスタの動作特性計算方法。
- 電気回路に接続され、異常電圧を抑制するアレスタに対して印加される任意波形の印加電圧に対応して動作する動作時刻と動作電圧を求めるアレスタの動作特性計算方法であって、
予め上記アレスタの端子間に印加される電圧に対する動作遅延時間の関係を示す印加電圧−動作遅延時間特性を求めて記憶部に記憶し、上記印加される電圧の上記アレスタ最低動作電圧値を越える領域に複数の計算点を設定し、最初の計算点は、計算点の印加される電圧および時刻を取得し、電圧印加開始時刻を起点とした上記計算点の時刻に、上記印加電圧−動作遅延時間特性の上記計算点の印加電圧値に対応する動作遅延時間を加算した動作時刻を記憶し、第2計算点以後は、計算点の印加電圧および時刻を取得し、電圧印加開始時刻を起点とした上記計算点の時刻に、上記印加電圧−動作遅延時間特性の上記計算点の印加電圧に対応する動作遅延時間を加算して動作時刻を演算し、この動作時刻と上記記憶された各計算点の動作時刻とを比較し、上記演算された動作時刻が早い場合には、演算された動作時刻を記憶する演算を繰り返し、演算された動作時刻が記憶された各計算点の最短の動作時刻と等しいかまたは長くなったときに、その動作時刻の上記印加された電圧の電圧値が記憶された最短の動作時刻の計算点に対応する印加電圧値よりも高いことを条件として、上記演算された動作時刻をアレスタの動作時刻と判定し、その動作時刻における上記印加された電圧の電圧値をアレスタの動作電圧値とすることを特徴とするアレスタの動作特性計算方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003000745A JP4085004B2 (ja) | 2003-01-07 | 2003-01-07 | アレスタの動作特性計算方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003000745A JP4085004B2 (ja) | 2003-01-07 | 2003-01-07 | アレスタの動作特性計算方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004212260A JP2004212260A (ja) | 2004-07-29 |
JP4085004B2 true JP4085004B2 (ja) | 2008-04-30 |
Family
ID=32818945
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003000745A Expired - Fee Related JP4085004B2 (ja) | 2003-01-07 | 2003-01-07 | アレスタの動作特性計算方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4085004B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4222413B2 (ja) * | 2006-11-28 | 2009-02-12 | ダイキン工業株式会社 | 熱動弁の制御方法 |
-
2003
- 2003-01-07 JP JP2003000745A patent/JP4085004B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004212260A (ja) | 2004-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Martinez et al. | Parameter determination for modeling systems transients-Part V: Surge arresters | |
US11946976B2 (en) | Apparatus for measuring insulation resistance | |
KR20200084517A (ko) | 절연저항 측정 장치 및 방법 | |
Christodoulou et al. | Surge arresters’ circuit models review and their application to a Hellenic 150 kV transmission line | |
Valsalal et al. | Importance of capacitance on metal oxide arrester block model for VFTO applications | |
Savic | Estimation of the surge arrester outage rate caused by lightning overvoltages | |
JP4085004B2 (ja) | アレスタの動作特性計算方法 | |
JP2018179633A (ja) | 保護デバイス選定システム、装置、方法およびプログラム | |
CN116054110A (zh) | 用于防雷设备的控制方法、处理器、控制装置及防雷设备 | |
JPS6244950B2 (ja) | ||
EP0061838A1 (en) | Surge voltage protection arrangements | |
Christodoulou et al. | Simulation of metal oxide surge arresters behavior | |
He et al. | Experimental validation of MOA simulation models for energy absorption estimation under different impulse currents | |
JP3086064B2 (ja) | フラッシオーバのモデル | |
JPH0447270B2 (ja) | ||
GB2094078A (en) | Surge voltage protection arrangements | |
Abravesh et al. | Estimation of parameters of metal-oxide surge arrester models using Big Bang-Big Crunch and Hybrid Big Bang-Big Crunch algorithms | |
CN110568332A (zh) | 一种避雷器电阻片侧面釉放电测试系统 | |
JP3755823B2 (ja) | 通信用アレスタのモデリング方法、アレスタおよびプログラム | |
US3560807A (en) | Multi-shot voltage sensitive switch assembly | |
JP7227017B2 (ja) | 避雷装置の故障判定方法および避雷装置の故障判定装置 | |
US10444265B2 (en) | Method of extracting a current level for relating to the cutoff of an interconnection | |
JP2519538Y2 (ja) | 避雷器の動作回数表示装置 | |
RU2761296C1 (ru) | Способ заземления нейтрали | |
JPS6242484Y2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051013 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051013 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080218 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |