JP4083291B2 - ラインセンサ出力信号の信号処理装置およびラインセンサ出力信号の信号処理方法 - Google Patents
ラインセンサ出力信号の信号処理装置およびラインセンサ出力信号の信号処理方法 Download PDFInfo
- Publication number
- JP4083291B2 JP4083291B2 JP15941698A JP15941698A JP4083291B2 JP 4083291 B2 JP4083291 B2 JP 4083291B2 JP 15941698 A JP15941698 A JP 15941698A JP 15941698 A JP15941698 A JP 15941698A JP 4083291 B2 JP4083291 B2 JP 4083291B2
- Authority
- JP
- Japan
- Prior art keywords
- correction
- offset
- output signal
- line sensor
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Facsimile Image Signal Circuits (AREA)
- Facsimile Scanning Arrangements (AREA)
Description
【発明の属する技術分野】
本発明は、ファクシミリ、デジタル複写機、スキャナー等の情報処理装置に含まれるCCD(Charge Coupled Device )等のラインセンサ(単にセンサとも記す)の出力信号に対するオフセット補正とゲインバラツキ補正が可能な装置および方法に関する。
【0002】
【従来の技術】
ファクシミリ、デジタル複写機、スキャナー等の情報処理装置を構成する画像処理系には、CCD等のラインセンサの走査動作によって、画像処理対象となる原稿を読み取りラインセンサ出力信号を得て、次いでこのラインセンサ出力信号の持つオフセットとゲインバラツキの補正(本明細書において「シェーディング補正」と記す)を行い、この補正後の信号を実際の画像処理対象として画像処理を行うものがある。
【0003】
図5は、このオフセットとゲインバラツキの概念を模式的に説明する説明図であり、オフセットは、例えばラインセンサへの照射光を無くした状態(例えば基準黒色板を走査する)においてラインセンサの各画素が本来出力すべき基準信号との差分のことを指し(オフセット分)、また、ゲインバラツキは、ラインセンサに照射する光量を所定量とした状態(例えば基準白色板を走査する)において、ラインセンサの各画素の出力信号が本来フラットになるべきものが、光学系の歪み、傷等によって、ピーク値を境に増減するものである。このゲインバラツキを補正するには、ピーク値を基準として、例えばピーク値の0.5倍の出力信号の画素のゲインを「2(=1/0.5)」となるようにし、各画素の所定光量照射状態での出力信号をフラットにする。
【0004】
即ち、画素毎のオフセット(以下これを「黒歪み」、この黒歪みを補正することを「黒補正」と記す)については、ラインセンサへの照射光を無くした状態でラインセンサ出力をA/D変換(本明細書中「A/D」はアナログデジタルを意味する)することによりオフセット補正値を検出し、一方、画素毎のゲインバラツキ(以下これを「白歪み」、この白歪みを補正することを「白補正」と記す)については、ラインセンサへの照射光量を所定量にすべく基準白色板を走査させた場合のラインセンサ出力をA/D変換することによりゲインバラツキ補正値を検出する。なお、黒補正を行ったものに対して白補正を行う必要があり、画像処理対象であるものをラインセンサで走査した時に得られるラインセンサ出力信号に対して、黒補正と白補正とを行うことでシェーディング補正が完了する。
【0005】
ところで、このシェーディング補正を行う場合、ラインセンサ出力信号をA/D変換したものに対してシェーディング補正を行うデジタル処理方式と、ラインセンサ出力信号に対してシェーディング補正を行ったものに対してA/D変換を行うアナログ処理方式とがある。デジタル処理方式では、原稿読み取りデータ等のラインセンサ出力信号のA/D変換に際し、ゲインの低いセンサ画素のデータに対して分解能とS/N特性が不利となるので、アナログ処理方式でシェーディング補正を行う場合に比べて、優れた分解能とS/N特性を有するA/D変換器を用いる必要があることから、原理的にアナログ処理方式の方が精度良く補正を行えるという利点を有する。
【0006】
【発明が解決しようとする課題】
しかしながら、アナログ処理方式ではA/D変換時の分解能、S/N特性については、デジタル処理方式に比べて有利であるものの、例えば白補正回路を構成するアンプ等のアナログデバイスにオフセットが存在するため、A/D変換結果にアナログ回路系のオフセットや歪みが含まれてしまうという問題があった。
【0007】
この課題を理解容易とするために、従来装置の構成図である図6を参照してより詳細に説明する。黒補正回路1が黒補正検出回路4が検出した黒補正値Aを用いてセンサ出力信号を黒補正し、次いで白補正回路2が白補正検出回路5が検出した白補正値αを用いて黒補正されたセンサ出力信号を白補正し、A/D変換器3がこの白補正結果をA/D変換してデジタル信号を出力することによって、真のセンサ出力値であるアナログ値とオフセットとゲインバラツキとを含むセンサ出力信号から、オフセットとゲインバラツキを除去したセンサ出力信号をデジタル出力する。
【0008】
このとき、アナログ回路系を用いているため、ofs1(黒補正回路1と黒補正検出回路4との間に生じるオフセットと、黒補正回路1と白補正回路2との間に生じるオフセットを加えたもの)、ofs2(白補正回路2と白補正検出回路5との間に生じるオフセットと、白補正回路2とA/D変換器3との間に生じるオフセットを加えたもの)が存在するため、これらのオフセットofs1、ofs2により、A/D変換器2によるA/D変換によって得られるデジタル出力信号にアナログ回路系のオフセットと歪みが残ることになる。
【0009】
ここで、センサ出力信号のうちの真の信号分をSD、センサゲインをβ、センサオフセットをBとすると、センサ出力信号Sは次式(1)のように表される。
S=β×SD+B (1)
黒補正値をA(=−B)、白補正値をα(=1/β)とすると、A/D変換器3への入力信号SADは次式(2)のように表される。
【0010】
したがって、真の信号分SDに「ofs1×(1/β)+ofs2」を加えたデータをA/D変換してしまうことになり、A/D変換結果にアナログ回路系のオフセットや歪みが含まれてしまうという問題があった。
【0011】
また近年、情報処理装置のカラー化、高画質化に伴って、ラインセンサ出力信号に対する画像処理も高分解能化が要求されるようになっており、しかもA/D変換器の性能要求に対する負担を軽減し、低コストで高分解能なシェーディング補正が可能なものの出現が期待されているのが実情である。
【0012】
本発明はこのような従来の課題を鑑みてなされたもので、その目的はCCD等のラインセンサの出力信号をオフセット補正、ゲインバラツキ補正可能で、これらの補正が行われた信号のアナログデジタル変換結果にアナログ回路系のオフセットや歪みを含まないようにする手段を提供することにある。
【0013】
【課題を解決するための手段】
上記目的を達成するために、請求項1に係る発明は、ラインセンサの出力信号を補正処理可能な装置であって、前記ラインセンサの出力信号の、各画素毎のオフセットに対する補正を行う第1の補正手段と、前記第1の補正手段によりオフセットが補正された前記ラインセンサの出力信号の、各画素毎のゲインのバラツキに対する補正を行う第2の補正手段と、前記第2の補正手段によりゲインのバラツキが補正された前記ラインセンサの出力信号をアナログデジタル変換するA/D変換器と、前記ラインセンサへの照射光を無くした状態で、前記ゲインのバラツキに対する補正値を変化させたときに、前記A/D変換器の出力が変化しないような第1の調整値を検出する第1の検出手段と、前記第1の調整値を前記オフセットに対する補正値に加算する第1の加算手段と、前記ラインセンサへの照射光を無くした状態で、前記第1の調整値を前記オフセットに対する補正値に加算したときに、前記A/D変換器の出力が0となるような第2の調整値を検出する第2の検出手段と、前記第2の調整値を前記A/D変換器の入力値に加算する第2の加算手段と、を含むことを特徴とするラインセンサ出力信号の信号処理装置である。
【0014】
この発明によれば、第1、第2の補正手段およびA/D変換器によって、ラインセンサの出力信号に対するオフセット補正がされ、このオフセット補正されたものに対してゲインバラツキ補正が行われ、この補正されたものがA/D変換されるが、その際に、A/D変換結果が理想値となるように、調整手段がオフセット補正値の調整を行うと共にA/D変換器の入力値を調整するので、センサ出力信号のシェーディング補正を行い、さらに、アナログ回路系のオフセットや歪みの無い出力信号を得ることが可能となる。
【0016】
また、この発明によれば、ゲインバラツキ補正値の値を変化させてA/D変換器の出力が変化しないようにする調整値、および、A/D変換器の出力が0となるような調整値の双方を用いて調整動作を行うので、簡単な構成で高速に調整動作を行うことが可能となる。
【0017】
また、請求項2に係る発明は、ラインセンサの出力信号を補正処理可能な方法であって、前記ラインセンサの出力信号の、各画素毎のオフセットに対する補正を行うステップと、前記オフセットが補正された前記ラインセンサの出力信号の、各画素毎のゲインのバラツキに対する補正を行うステップと、前記ゲインのバラツキが補正された出力信号をアナログデジタル変換するステップと、前記ラインセンサへの照射光を無くした状態で、前記ゲインのバラツキに対する補正値を変化させたときに、前記アナログデジタル変換した出力信号が変化しないような第1の調整値を検出するステップと、前記第1の調整値を前記オフセットに対する補正値に加算するステップと、前記ラインセンサへの照射光を無くした状態で、前記第1の調整値を前記オフセットに対する補正値に加算したときに、前記アナログデジタル変換した出力信号が0となるような第2の調整値を検出するステップと、前記第2の調整値を前記アナログデジタル変換の対象となる信号に加算するステップと、を含むことを特徴とするラインセンサ出力信号の信号処理方法である。
【0018】
この発明によっても、ラインセンサの出力信号に対するオフセット補正がされ、このオフセット補正されたものに対してゲインバラツキ補正が行われ、この補正されたものがアナログデジタル変換されるが、その際に、アナログデジタル変換結果が理想値となるように、オフセット補正値の調整を行うと共にアナログデジタル変換対象となる信号を調整するので、センサ出力信号のシェーディング補正を行い、さらに、アナログ回路系のオフセットや歪みの無い出力信号を得ることが可能となる。
【0019】
より具体的には、調整ステップを、ゲインバラツキ補正値が変化しても前記アナログデジタル変換結果の出力が変化しないようにする調整値を用いて前記オフセットに対する補正値を調整すると共に、アナログデジタル変換結果が0となるような調整値を用いてアナログデジタル変換対象となる信号を調整するステップとすればよい。
【0025】
なお、以上の発明において、ラインセンサは複数画素分の画像情報を信号出力するものであり、例えばCCDやCIS(Contact Image Sensor)、その他、フォトダイドードを複数個配列したフォトダイオードアレイ、平面視長方形のシリコンダイオードの夫々の長手方向を平行にして複数個配列した空間フィルタ型の受光素子等のデバイスが挙げられる。また、アナログデジタル変換結果が理想値であるとは、アナログデジタル変換結果にアナログ回路系のオフセットや歪み等が含まれないことを意味する。
【0026】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しつつ説明する。
この実施の形態は、前述した式(2)におけるofs1、ofs2を除去するために、黒補正値Aを「A−ofs1」とするように調整すると共に、A/D変換器への入力信号SADを「SAD−ofs2」とするように調整するようにした点に特徴がある。
【0027】
この実施形態の信号処理装置は、真の信号分(アナログ値)とオフセットとゲインバラツキとを含む、CCD等のラインセンサのセンサ出力信号を黒補正する黒補正回路11と、この黒補正結果に対して、白補正値検出回路19が検出した白補正値αを用いて白補正を行う白補正回路12と、入力信号SADをA/D変換してデジタル出力信号を出力するA/D変換器14とを有する。さらに、加算回路17が、黒補正値検出回路15が検出した黒補正値Aと黒オフセット調整値検出部16がこの黒補正値Aを調整するために出力する調整値(ofc1)とを加算したものを、D/A変換器18がD/A変換し、このD/A変換値が黒補正回路11での黒補正に用いられるようになっている。
【0028】
さらにまた、A/D変換器オフセット調整値検出部20がSADを調整するために出力した調整値(ofc2)がD/A変換器21によってD/A変換されて加算回路13に供給され、この加算回路13が、調整値(ofc2)と白補正結果とを加算したものを、A/D変換器14の入力信号SADとして供給するようになっている。
【0029】
次に、この装置の主要な構成要素の動作概要を説明する。
図2に示すように、白補正値検出回路19は、検出した白補正値αを1倍としたものを出力する動作と2倍したものを出力する動作とを1周期trとする動作を繰り返す。
【0030】
黒オフセット調整値検出部16は、異なる白補正値に対しても同じA/D変換結果が得られるような調整値を検出して所定時間継続出力する。例えば、図3に示すように、調整値(ofc1)を初期値0から1ずつ増加していき(0、1,…、3)、白補正値検出回路19の白補正値1倍動作時と2倍動作時とでのA/D変換結果が同じ値になる(15、15)調整値を検出してこれを所定時間継続出力する。なお、白補正値1倍動作時と2倍動作時とでのA/D変換結果の差が最小になるような調整値(ofc1)を検出するようにしても良い。
【0031】
A/D変換器オフセット調整値検出部20は、デジタル出力信号が0になる調整値(ofc2)を検出して所定時間継続出力する。例えば、図4に示すように、調整値(ofc2)を初期値0から1ずつ増加していき(0、1,…、3)、デジタル出力信号が0になる調整値を検出してこれを所定時間継続出力する。
【0032】
次に装置全体の動作の一例について説明する。前述したように、ラインセンサへの照射光を無くした状態でラインセンサ出力をA/D変換することにより、黒補正値検出回路15によって黒補正値Aが検出され、基準白色板を走査させた場合のラインセンサ出力をA/D変換することにより、白補正値検出回路19によって白補正値αが検出されているものとする。
ここで、黒補正値A、白補正値αの絶対値はセンサオフセットB、センサゲインβの絶対値とは値が異なる。
【0033】
白補正値検出回路19が、前述したような切り替え動作を行うと、黒オフセット調整値検出部16が調整値(ofc1)を求めると共に、A/D変換器オフセット調整値検出部20が調整値(ofc2)を求める。
【0034】
また、加算回路17は、黒補正値Aと調整値(ofc1)とを加算し、この加算値がD/A変換器18でD/A変換され、一方、調整値(ofc2)はD/A変換器21でD/A変換される。
【0035】
そして、黒補正回路11は、センサ信号をD/A変換器18によるD/A変換を用いて黒補正(加減算処理)し、次いで、白補正回路12は、この黒補正結果に対して白補正値αを用いた白補正(乗除算処理)を行い、さらに、加算回路13がD/A変換器21によるD/A変換結果と白補正結果とを加算して出力し、A/D変換器14がこの加算結果をA/D変換してデジタル出力信号として出力する。実際には、この装置は、このような処理動作をラインセンサの各画素に対して順次行う。
【0036】
ところで、黒オフセット調整値をofc1、A/D変換器オフセット調整値をofc2とすると、A/D変換器14の入力信号SADは次式(3)のように表される。
【0037】
SAD=(β×SD+B+A+ofs1+ofc1)×α+ofs2+ofc2=SD×(β×α)+(B+A+ofs1+ofc1)×α+(ofs2+ofc2) (3)
この式(3)において、ofs1を除去できるようなofc1の値は、SD=0(即ち、ラインセンサへの照射光を無くした状態)として、ofc1=−(B+A+ofs1)であり、このとき式(3)は「SAD=ofs2+ofc2」となり、SADの値はαを変えても変化しなくなる。したがって、前述したようにして、白補正値αを変化させてもデジタル出力信号が変化しなくなるようなofc1を求めれば良いということになり、前述した黒オフセット調整値検出部16の動作によって、ofs1を除去できるような調整値ofc1が求められてofs1が除去されることになる。この実施の形態では、白補正値αを1倍したものと2倍したものとが切り替えられて出力されるようにしたが、他の手法によって、白補正値αを変化させてもデジタル出力信号が変化しなくなるようなofc1を求めるようにしておけば良い。
ここで、求められた調整値ofc1は、ofc1=−(B+A+ofs1)であるので、ofs1が除去されることになるほか、黒補正値Aの絶対値とセンサオフセットBの絶対値とのずれも結果的に除去されることになっている。
【0038】
また、式(3)において、ofs2を除去できるようなofc2の値は、ofc2=−ofs2であり、このとき、既にofs1を除去しておけば、式(3)はSAD=SD×(β×α)となるので、SD=0として、A/D変換器14のデジタル出力が0になるようなofc2を求めれば良いということになり、前述したA/D変換器オフセット調整値検出部20の動作によって、ofs2を除去できるような調整値ofc2が求められてofs2が除去されることになる。
次に、ofs1、ofs2を除去しておけば、式(3)はSAD=SD×(β×α)となるので、ラインセンサへの照射光量を所定量にすべく基準白色板を走査させた場合のSAD=SDとなるような白補正値α=1/βを求めれば良いということになる。
【0039】
したがって、この実施形態によれば、A/D変換器14によるA/D変換結果において、アナログ回路系のオフセットや歪みを含まないようにすることが可能になる。
【0040】
次に、図7を参照して、より一般化した構成の信号処理装置について説明する。この実施の形態の装置は、真の信号分(アナログ値)とオフセットとゲインバラツキとを含む、ラインセンサのセンサ出力信号に対してオフセット補正を行うオフセット補正回路31と、このオフセット補正結果に対して、ゲイン補正値検出回路36が検出したゲイン補正値αを用いてゲイン補正を行うゲイン補正回路32と、入力信号SADをA/D変換してデジタル出力信号を出力するA/D変換器34とを有する。さらに、加算回路35が、オフセット補正値検出回路38が検出したオフセット補正値Aと第1調整値検出部39がこのオフセット補正値Aを調整するために出力する調整値(ofc1)とを加算したものを、オフセット補正回路31でのオフセット補正に用いられるようになっている。
【0041】
さらにまた、第2調整値検出部37がSADを調整するために出力した調整値(ofc2)が加算回路33に供給され、この加算回路33が、調整値(ofc2)とゲイン補正結果とを加算したものを、A/D変換器34の入力信号SADとして供給するようになっている。
【0042】
また、ゲイン補正値検出回路36は、検出したゲイン補正値αを第1の所定数倍したものを出力する動作と第2の所定数倍したものを出力する動作とを1周期とする動作を繰り返す。
【0043】
第1調整値検出部39は、異なるゲイン補正値に対しても同じA/D変換結果が得られるような調整値を検出して所定時間継続出力するもので、より具体的には、調整値(ofc1)を初期値から所定増分ずつ増加していき、白補正値検出回路19が、検出したゲイン補正値αを第1の所定数倍したものを出力しても、また、検出したゲイン補正値αを第2の所定数倍したものを出力しても、A/D変換器34のA/D変換結果が同じ値になる調整値を検出してこれを所定時間継続出力する。
【0044】
第2調整値検出部37は、デジタル出力信号が0になる調整値(ofc2)を検出して所定時間継続出力するもので、より具体的には、調整値(ofc2)を初期値から所定増分ずつ増加していき、デジタル出力信号が0になる調整値を検出してこれを所定時間継続出力する。
【0045】
次に装置全体の動作の一例について説明する。前述したように、ラインセンサへの照射光を無くした状態でラインセンサ出力をA/D変換することにより、オフセット補正値検出回路38によってオフセット補正値Aが検出され、基準白色板を走査させた場合のラインセンサ出力をA/D変換することにより、ゲイン補正値検出回路36によってゲイン補正値αが検出されているものとする。
ここで、オフセット補正値A、ゲイン補正値αの絶対値はセンサオフセットB、センサゲインβの絶対値とは値が異なる。
【0046】
ゲイン補正値検出回路36が、前述したような切り替え動作を行うと、第1調整値検出部39が調整値(ofc1)を求めると共に、第2調整値検出部37が調整値(ofc2)を求める。
【0047】
また、加算回路35は、オフセット補正値Aと調整値(ofc1)とを加算し、この加算結果がオフセット補正回路31に供給され、一方、調整値(ofc2)は加算回路33に供給される。
【0048】
そして、オフセット補正回路31は、加算回路35の加算結果を用いてオフセット補正(加減算処理)し、次いで、ゲイン補正回路32は、このオフセット補正結果に対してゲイン補正値αを用いたゲイン補正(乗除算処理)を行い、さらに、加算回路33が調整値(ofc2)とゲイン補正結果とを加算して出力し、A/D変換器34がこの加算結果をA/D変換してデジタル出力信号として出力する。実際には、この装置は、このような処理動作をラインセンサの各画素に対して順次行う。
【0049】
ところで、第1調整値検出部39が検出したオフセット調整値をofc1、第2調整値検出部37が検出したオフセット調整値をofc2とすると、A/D変換器14の入力信号SADは、この実施形態においても次式(3)のように表される。
【0050】
SAD=(β×SD+B+A+ofs1+ofc1)×α+ofs2+ofc2=SD×(β×α)+(B+A+ofs1+ofc1)×α+(ofs2+ofc2) (3)
この式(3)において、ofs1を除去できるようなofc1の値は、SD=0として、ofc1=−(B+A+ofs1)であり、このとき式(3)は「SAD=ofs2+ofc2」となり、SADの値はαを変えても変化しなくなる。したがって、この実施形態においても、ゲイン補正値αを変化させてもデジタル出力信号が変化しなくなるようなofc1を求めれば良いということになり、第1調整値検出部39の動作によって、ofs1を除去できるような調整値ofc1が求められてofs1が除去されることになる。
ここで、求められた調整値ofc1は、ofc1=−(B+A+ofs1)であるので、ofs1が除去されることになるほかに、オフセット補正値Aの絶対値とセンサオフセットBの絶対値とのずれも結果的に除去されることになっている。
【0051】
また、式(3)において、ofs2を除去できるようなofc2の値は、ofc2=−ofs2であり、このとき、既にofs1を除去しておけば、式(3)はSAD=SD×(β×α)となるので、SD=0として、A/D変換器34のデジタル出力が0になるようなofc2を求めれば良いということになり、第2調整値検出部37の動作によって、ofs2を除去できるような調整値ofc2が求められてofs2が除去されることになる。
最後に、既にofs1、ofs2を除去しておけば、式(3)はSAD=SD×(β×α)となるので、ラインセンサへの照射光量を所定量にすべく基準白色板を走査させた場合のSAD=SDとなるゲイン補正値α=1/βを求めれば良いということになる。
【0052】
以上のようにして、この実施形態によっても、センサ出力信号のオフセット補正とゲイン補正とを行いつつも、A/D変換器34によるA/D変換結果において、アナログ回路系のオフセットや歪みを含まないようにすることが可能になる。
【0053】
以上説明してきたように、本発明の実施の形態によれば、アナログ処理方式でのシェーディング補正を行う際に、オフセット補正値を調整するための手段と、A/D変換器の入力値を調整するための手段とを備え、これらを用いた調整動作を行うことによって、高精度で高速なシェーディング補正を低コストで実現することが可能になる。
【0054】
また、図1や図7に示す装置は各ブロックをLSI化して総てハードウエアで実現することが可能であると共に、その一部をCPU(中央処理装置)がROM等の記憶媒体に記憶しておいた処理プログラムにしたがった処理を実行するようにしても実現可能である。
【0055】
【発明の効果】
以上説明したように、本発明の実施の形態によれば、CCD等のラインセンサの出力信号をオフセット補正、ゲインバラツキ補正可能で、さらに、これらの補正が行われた信号のアナログデジタル変換結果にアナログ回路系のオフセットや歪みを含まないようにすることが可能になるという効果が得られる。
【0056】
さらに、本発明の実施の形態によれば、ゲインバラツキ補正値を変化させてA/D変換器の出力が変化しないようにする調整値、および、A/D変換器の出力が0となるような調整値の双方を用いて調整動作を行うので、簡単な構成で高速に調整動作を行うことが可能になるという効果が得られる。
【0057】
また、本発明の実施の形態によれば、オフセット補正回路がラインセンサ出力信号のオフセット補正を行い、次いで、ゲイン補正回路がオフセット補正されたものに対してゲインバラツキ補正を行い、これをA/D変換器によってアナログデジタル変換する際に、第1調整値検出部が生成した調整値を用いてオフセット補正の補正値を調整すると共に、第2調整値検出部が検出した調整値を用いてA/D変換器への入力信号を調整するので、これによって、センサ出力信号のシェーディング補正を行いつつ、アナログ回路系のオフセットや歪みの無い出力信号を得ることが可能となる。
【0058】
さらに、本発明の実施の形態によれば、第1調整値検出部がゲインバラツキ補正値の値を変化させてA/D変換器の出力が変化しないようにする調整値を生成すると共に、第2調整値検出部が、A/D変換器の出力が0となるような調整値を生成し、これら双方の調整値を用いて調整動作を行うので、簡単な構成で高速に調整動作を行うことが可能となる。
【図面の簡単な説明】
【図1】本発明の実施の形態である信号処理装置のブロック構成図である。
【図2】白補正値検出回路の動作タイミングを示す説明図である。
【図3】黒オフセット調整値検出部の動作を説明するための説明図である。
【図4】A/D変換器オフセット調整値の動作を説明するための説明図である。
【図5】CCD(ラインセンサ)出力信号のオフセットとゲインバラツキの説明図である。
【図6】従来の信号処理装置のブロック構成図である。
【図7】本発明の他の実施形態の信号処理装置のブロック構成図である。
【符号の説明】
1 黒補正回路
2 白補正回路
3 A/D変換器
4 黒補正検出回路
5 白補正検出回路
11 黒補正回路
12 白補正回路
13 加算回路
14 A/D変換器
15 黒補正値検出回路
16 黒オフセット調整値検出部
17 加算回路
18 D/A変換器
19 白補正値検出回路
20 A/D変換器オフセット調整値検出部
21 D/A変換器
31 オフセット補正回路
32 ゲイン補正回路
33 加算回路
34 A/D変換器
35 加算回路
36 ゲイン補正値検出回路
37 第2調整値検出部
38 オフセット補正値検出回路
39 第1調整値検出部
Claims (2)
- ラインセンサの出力信号を補正処理可能な装置であって、
前記ラインセンサの出力信号の、各画素毎のオフセットに対する補正を行う第1の補正手段と、
前記第1の補正手段によりオフセットが補正された前記ラインセンサの出力信号の、各画素毎のゲインのバラツキに対する補正を行う第2の補正手段と、
前記第2の補正手段によりゲインのバラツキが補正された前記ラインセンサの出力信号をアナログデジタル変換するA/D変換器と、
前記ラインセンサへの照射光を無くした状態で、前記ゲインのバラツキに対する補正値を変化させたときに、前記A/D変換器の出力が変化しないような第1の調整値を検出する第1の検出手段と、
前記第1の調整値を前記オフセットに対する補正値に加算する第1の加算手段と、
前記ラインセンサへの照射光を無くした状態で、前記第1の調整値を前記オフセットに対する補正値に加算したときに、前記A/D変換器の出力が0となるような第2の調整値を検出する第2の検出手段と、
前記第2の調整値を前記A/D変換器の入力値に加算する第2の加算手段と、を含むことを特徴とするラインセンサ出力信号の信号処理装置。 - ラインセンサの出力信号を補正処理可能な方法であって、
前記ラインセンサの出力信号の、各画素毎のオフセットに対する補正を行うステップと、
前記オフセットが補正された前記ラインセンサの出力信号の、各画素毎のゲインのバラツキに対する補正を行うステップと、
前記ゲインのバラツキが補正された出力信号をアナログデジタル変換するステップと、
前記ラインセンサへの照射光を無くした状態で、前記ゲインのバラツキに対する補正値を変化させたときに、前記アナログデジタル変換した出力信号が変化しないような第1の調整値を検出するステップと、
前記第1の調整値を前記オフセットに対する補正値に加算するステップと、
前記ラインセンサへの照射光を無くした状態で、前記第1の調整値を前記オフセットに対する補正値に加算したときに、前記アナログデジタル変換した出力信号が0となるような第2の調整値を検出するステップと、
前記第2の調整値を前記アナログデジタル変換の対象となる信号に加算するステップと、
を含むことを特徴とするラインセンサ出力信号の信号処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15941698A JP4083291B2 (ja) | 1998-06-08 | 1998-06-08 | ラインセンサ出力信号の信号処理装置およびラインセンサ出力信号の信号処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15941698A JP4083291B2 (ja) | 1998-06-08 | 1998-06-08 | ラインセンサ出力信号の信号処理装置およびラインセンサ出力信号の信号処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11355569A JPH11355569A (ja) | 1999-12-24 |
JP4083291B2 true JP4083291B2 (ja) | 2008-04-30 |
Family
ID=15693279
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15941698A Expired - Fee Related JP4083291B2 (ja) | 1998-06-08 | 1998-06-08 | ラインセンサ出力信号の信号処理装置およびラインセンサ出力信号の信号処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4083291B2 (ja) |
-
1998
- 1998-06-08 JP JP15941698A patent/JP4083291B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11355569A (ja) | 1999-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8264747B2 (en) | Image reading device and image reading method | |
US20070127046A1 (en) | Offset adjusting device, correcting device, and method of adjusting analog image signal | |
WO2016157728A1 (ja) | 画像読取装置 | |
US7542081B2 (en) | Image input apparatus | |
JP3761725B2 (ja) | 画像読取装置 | |
JPH06339026A (ja) | 補正データ生成装置 | |
JP4083291B2 (ja) | ラインセンサ出力信号の信号処理装置およびラインセンサ出力信号の信号処理方法 | |
JPH117524A (ja) | 画像読取装置 | |
JP2856940B2 (ja) | 画像読取り装置 | |
US8614837B2 (en) | Image scanning device, image forming apparatus, and image scanning method | |
JP5817312B2 (ja) | 画像読取装置および画像形成装置 | |
JPH10327321A (ja) | 画像読み取り装置及び画像読み取り方法 | |
KR100250360B1 (ko) | 화상 입력장치의 전처리기 및 이를 이용한 화상왜곡보정방법 | |
JP4204690B2 (ja) | シェーディング補正装置 | |
JP4414276B2 (ja) | 画像読取装置 | |
JP2001157006A (ja) | 画像読取処理システム | |
JP4101192B2 (ja) | 画像読取装置及び画像処理装置 | |
JP2592146B2 (ja) | 画像信号処理装置 | |
KR100240069B1 (ko) | 화상처리 방법 | |
JP3105936B2 (ja) | 画像読取装置 | |
KR100248751B1 (ko) | 화상 입력장치의 전처리기 및 이를 이용한 화상왜곡보정방법 | |
JP2001157001A (ja) | 画像読取装置及び画像読取方法 | |
JPH07302323A (ja) | 画像入力装置 | |
JP2003209687A (ja) | 画像処理装置 | |
JPH03145286A (ja) | イメージセンサの出力信号補正方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050427 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070402 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070402 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070802 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071009 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080213 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140222 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |