JP4080902B2 - Semiconductor device analysis apparatus and analysis method - Google Patents
Semiconductor device analysis apparatus and analysis method Download PDFInfo
- Publication number
- JP4080902B2 JP4080902B2 JP2003022525A JP2003022525A JP4080902B2 JP 4080902 B2 JP4080902 B2 JP 4080902B2 JP 2003022525 A JP2003022525 A JP 2003022525A JP 2003022525 A JP2003022525 A JP 2003022525A JP 4080902 B2 JP4080902 B2 JP 4080902B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- substrate current
- hole
- current
- electron beam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、半導体基板上に形成された微細構造を解析するために使用される半導体デバイス解析装置に関し、特に上層配線と下層配線とを電気的に接続するためのホールの位置を解析するための技術に関する。
【0002】
【従来の技術】
半導体デバイスでは、一般に多層配線構造が採られている。この種のデバイス構造では、下層側の配線(下層配線)と上層側の配線(上層配線)とを電気的に接続するために、下層配線と上層配線との間の中間絶縁層にホールを形成し、このホールに導電部材を埋め込んでいる。図26に、ホールの周辺構造の一例を示す。同図は、半導体基板800上に形成されたMOSトランジスタをゲート幅方向に切断した縦断面を示し、820は素子分離用の絶縁体、810はポリシリコンからなるゲート電極、830は層間絶縁用の絶縁体、840はホールである。
同図では、省略しているが、ホール840の内部には導電部材が埋め込まれ、絶縁体830の上に上層配線が形成される。これにより、ホール内の導電部材を介して上層配線と下層配線であるゲート電極810とが電気的に接続される。
【0003】
ここで、ホール840を絶縁体830に形成する際、ゲート電極810に対してホール840の位置がずれると、ゲート電極810とホール840内の導電部材との間の電気的な接続が確保できなくなる。このため、図26に示すように、ホール840に対しゲート電極810に余裕分mを設け、ホール径よりもゲート電極810を大きく形成することにより、これらの間のずれ分を余裕分mで吸収し、ホール840に埋め込まれた導電部材とゲート電極810との間の電気的な接続を安定的に確保するようにしていた。
【0004】
しかしながら、近年、デバイス構造の微細化が推し進められ、下層配線であるゲート電極が小さく形成されるようになり、上述のような手法ではホールのずれ分を吸収することが困難になってきた。そこで、このように微細化されたデバイス構造の場合、図27に示すように、ゲート電極に対して逆にホール940を大きく形成する手法が採られている。ここで、同図において、900は半導体基板、910はゲート電極、920は素子分離用の絶縁体、930は層間絶縁用の絶縁体、940はホールである。
図27(a)に示す例では、ゲート電極910の中心軸J1とホール940の中心軸J2とが一致しており、ホールとゲート電極との間にずれが存在しない理想的な状態にある。これに対し、図27(b)に示す例では、ゲート電極910とホール940との間にずれ分dが存在している。
【0005】
この手法によれば、ホール940とゲート電極910との間にずれ分dが存在していても、ホール940の底部にゲート電極910の一部が現れていれば、電気的な接続を確保することができる。しかし、ずれ分dが大きくなると、ホール940の底部に現れるゲート電極910の面積が減少し、このゲート電極910とホール940内の導電部材(図示なし)との間の電気抵抗が高くなる。このため、ホール940とゲート電極910との間のずれ分dを厳格に管理する必要がある。このずれ分dは、一般には電子顕微鏡(SEM)を用いてホール940の底部を観察することにより、ゲート電極910と絶縁体920との間の境界950の位置から把握される。
また、上述の電子顕微鏡の他に、ゲートやホールの形状等のデバイス構造を解析するための装置として、基板電流を利用した装置が知られている(特許文献1参照)。この装置は、ウエハの表面を電子ビームで走査し、この電子ビームの照射によって半導体基板に発生する基板電流の強弱から、ウエハに形成されたホールの形状や、ホール底部の残膜などのデバイス構造を測定するものである。この装置によれば、ホール底部の残膜の厚さ等、縦構造を把握することができる。
【0006】
【特許文献1】
特開2002−83849号公報
【0007】
【発明が解決しようとする課題】
ところで、近年のデバイス構造の微細化に伴い、ホール径が小さくなり、ホールのアスペクト比が大きくなる傾向にある。上述の電子顕微鏡を用いた手法によれば、ホール940の径が小さくなってアスペクト比が大きくなると、ホール940から外部に放出される二次電子の数が減少し、この二次電子から得られる検出信号のS/N比が低下する。このため、上述の電子顕微鏡によってはホール底部を観測することが困難になり、上述のずれ分dを把握できなくなる。また、図28に示すように、ホール940の底部に残膜960が存在すると、仮にホールから外部に放出される二次電子の数が観測に充分なものであったとしても、その画像からゲート電極と絶縁体との境界950を認識することはできず、従ってずれ分dを把握することもできない。
これに対し、上述の基板電流を測定する従来技術によれば、基板電流を測定しているため、アスペクト比が大きくなったとしても二次電子のように検出信号のS/N比が低下することがない。しかし、アスペクト比の変化に対し基板電流が必ずしも一定とはならないため、ホール底部の残膜の厚さを精度良く把握することができないという問題がある。
【0008】
本発明は、上記事情に鑑みてなされたものであって、アスペクト比の大きなホール底部の微細構造を的確に解析することを可能とする半導体デバイス解析装置を提供することを目的とする。
【0009】
【課題を解決するための手段】
上記課題を解決するため、この発明は以下の構成を有する。
即ち、本発明に係る半導体デバイス解析装置は、半導体基板に形成された凹部に対して電子ビームを走査し、該電子ビームの走査に伴って前記半導体基板内に発生する基板電流を測定する電流測定手段と、前記電流測定手段により測定された基板電流に基づき前記凹部の底部側に位置する複数の微細構造の境界を演算する境界演算手段と、前記境界演算手段の演算結果として得られた前記境界を表示する表示手段と、を具備する。
上記半導体デバイス解析装置において、前記境界演算手段が、前記基板電流の微分量を演算することにより前記微細構造の境界を与える位置情報を得ることを特徴とする。
【0010】
上記半導体デバイス解析装置において、前記微細構造の境界で区分される各領域について、前記電流測定手段により測定された基板電流値に基づき前記各領域に存在する残膜の膜厚を推定する膜厚推定手段をさらに備えたことを特徴とする。
上記半導体デバイス解析装置において、前記膜厚推定手段が、前記電子ビームの複数の照射エネルギー値に対し、前記凹部の底部をなす残膜がとり得る膜厚値と、前記複数の照射エネルギー値に対して測定されるべき基板電流値との対応関係を表す参照データを記憶する参照データ記憶手段と、前記複数の照射エネルギー値に対して前記電流測定手段により測定された基板電流値に基づき、前記参照データを参照して前記残膜の膜厚を特定する膜厚特定手段と、を備えたことを特徴とする。
【0011】
上記半導体デバイス解析装置において、前記凹部の内径を測定する内径測定手段と、前記内径測定手段により測定された前記凹部の内径を反映させて前記電流測定手段により測定された基板電流値を補正する電流補正手段と、をさらに備えたことを特徴とする。
上記半導体デバイス解析装置において、前記内径測定手段が、前記電子ビームの照射位置と前記基板電流値との関係から前記凹部の内径を得ることを特徴とする。
【0012】
上記半導体デバイス解析装置において、前記電流補正手段が、前記電子ビームの照射に伴って前記凹部の内壁が帯電することに起因する基板電流の変動分を打ち消すように、前記電流測定手段により測定された基板電流値を補正することを特徴とする。
上記半導体デバイス解析装置において、前記電流補正手段が、前記半導体基板の基板電流をIとし、前記凹部の内径をxとし、定数をαとし、正の定数をβおよびγとしたときに、I=α+β・x・exp(−γ・x)なる数式を用いて、前記電流測定手段により測定された基板電流値の補正量を算出することを特徴とする。
上記半導体デバイス解析装置において、前記凹部の内径に代えて該凹部のアスペクト比を用いたことを特徴とする。
【0013】
上記半導体デバイス解析装置において、前記電流補正手段が、基準となる半導体基板に形成された凹部の内径と該凹部に対する電子ビームの走査に伴って発生する基板電流との関係を近似する近似式を用いて、前記電流測定手段により測定された基板電流を補正することを特徴とする。
上記半導体デバイス解析装置において、前記近似式が、前記内径について前記特性を分割して得られる区間毎に設定されたことを特徴とする。
上記半導体デバイス解析装置において、前記近似式が、前記内径を変数とする一次関数であることを特徴とする。
上記半導体デバイス解析装置において、前記近似式が、前記内径を変数とする二次関数であることを特徴とする。
【0014】
また、本発明に係る半導体デバイス解析方法は、半導体基板に形成された凹部に対して電子ビームを走査し、該電子ビームの走査に伴って前記半導体基板内に発生する基板電流値を測定するステップと、前記測定された基板電流値に基づき前記凹部の底部側に位置する微細構造の境界を演算するステップと、前記演算の結果として得られた前記境界を表示するステップと、を含む。
【0015】
【発明の実施の形態】
次に、本発明の実施形態について図面を参照して詳細に説明する。
(第1の実施形態)
図1に、本発明の第1の実施形態に係る半導体デバイス解析装置の構成を示す。この半導体デバイス解析装置は、半導体基板の主面に形成されたホール等の凹部の微細構造を解析するものであり、同図に示すように、電子ビーム発生部101、移動ステージ102、電子ビーム制御部103、電極104、基板電流検出部105、位置検出部106、記憶部107、補正処理部108、演算処理部109、参照データベース110、表示制御部111、表示部112とを含んで構成される。このうち、電子ビーム発生部101、移動ステージ102、電子ビーム制御部103、電極104、基板電流検出部105、位置検出部106は、基板電流測定装置100構成する。
【0016】
ここで、上述の基板電流測定装置100は、特開2OO2−83849号公報に開示されたものと同様の原理に基づくものであって、電子ビームの照射により半導体基板内に発生する基板電流を測定するものである。即ち、電子ビーム発生部101は、移動ステージ102に載置される被解析対象の半導体基板の上面に対し所定の照射角度をなすように固定される。移動ステージ102は略水平状の2次元平面を移動可能に構成され、この移動ステージ102を水平方向に移動させることにより、電子ビーム発生部101から出力された電子ビームで被解析対象の半導体基板の上面を走査するようになっている。電子ビーム制御部103は、電子ビーム発生部101および移動ステージ102を制御するものであり、走査時の電子ビームの照射エネルギー、照射電流量、走査速度、走査位置等を管理する。
【0017】
移動ステージ11の上面には、被解析対象の半導体基板の裏面に接触するように電極104が取り付けられ、この電極104は基板電流検出部105の入力部に接続される。基板電流検出部105は、電極104を介して入力する基板電流Ikを検出して増幅し、これをデジタル信号にA/D変換して出力するものである。この基板電流検出部105の後段には、ノイズ除去手段として、基板電流Ikの信号に対してフーリエ変換処理を実施する手段と、この処理結果と任意関数との数値演算を実施する手段と、この数値演算の処理結果に対して逆フーリエ変換処理を実施する手段が設けられている。位置検出部106は、移動ステージ102の位置から電子ビームの照射位置Pを検出するものである。
【0018】
基板電流測定装置100の後段に接続された記憶部107、補正処理部108、演算処理部109、参照データベース110、表示制御部111、表示部112は、ワークステーション等の情報処理装置上に構築される。ここで、記憶部107は、上述の基板電流測定装置100をなす基板電流検出部105および位置検出部106でそれぞれ検出された基板電流Ikおよび電子ビームの照射位置Pを記憶するものである。補正処理部108は、アスペクト比に起因した測定誤差を補正するものである。演算処理部109は、ホール底部の微細構造の境界や残膜の膜厚等を解析するための演算処理を実行するものである。表示制御部109は、処理結果を表示部110に表示するための制御を行うものである。参照データベース110は、膜厚を解析する上で参照されるデータが格納されている。なお、上述の「微細構造の境界」は、微細構造の段差部も含む概念を表すものとする。
【0019】
図2に、補正処理部108の構成例を示す。補正処理部108は、膜厚記憶部108A、ホール径算出部108B、アスペクト比算出部108C、補正演算部108Dから構成される。ここで、膜厚記憶部108Aには、予め測定対象の半導体基板上に形成される各層の膜厚値が格納されている。この膜厚値は、使用される製造プロセスで決定される設計値や、公知の膜厚測定装置を使用して測定された測定値などである。この膜厚記憶部108Aに記憶される膜厚値の取得方法については特に限定されない。ホール径算出部108Bは、記憶部107に記憶された基板電流Ikと電子ビームの照射位置Pから基板電流波形を再現し、この基板電流波形からホール径(即ち、ホールの内径)を算出するものである。アスペクト比算出部108Cは、膜厚値とホール径からホールのアスペクト比を算出するものである。補正演算部108Dは、ホールのアスペクト比を反映させて基板電流Ikを補正するための演算処理を実行するものである。基板電流Ikを補正して得られた基板電流Ihは、電子ビームの照射位置Pと共に図1の演算処理部109に出力される。
【0020】
以下、本実施形態の動作について、半導体基板の主面に形成されたホール(凹部)の位置検出動作とホール底部の残膜検出動作とを順に説明する。
(1)ホールの位置検出動作
被解析対象の半導体基板の主面には、図3に示す微細構造が形成されているものとする。同図において、210はゲート電極、220は素子分離用の絶縁体、230は層間絶縁用の絶縁体、240はホールであり、それぞれ上述の図24に示すゲート電極910、絶縁体920、絶縁体930、ホール940に対応する。この例では、ホール240の底部には残膜が存在せず、絶縁体220およびゲート電極210の一部が露出している。
【0021】
上述の微細構造が形成された半導体基板は、解析に先だって、裏面が電極104に接触するようにして移動ステージ102に載置され、電子ビームが半導体基板の所定領域に照射されるように半導体基板の位置決めが行われる。この位置決めが終了すると、移動ステージ102を移動させ、ホール240が形成された半導体基板の表面を所定の照射エネルギーの電子ビームで走査する。この電子ビームの照射に伴って半導体基板の内部に発生する基板電流Ikは、基板電流測定装置100により測定され、デジタルデータにA/D変換される。
【0022】
このとき、電子ビームは、絶縁体220,230により遮られるが、ゲート電極210を突き抜けるので、走査線上の各位置での基板電流Ikの波形は、図3の下段に示すように、ホール内のゲート電極210に対応する位置で増加するものとなり、後述するように、この波形の立ち上がりのエッジからホール底部の絶縁体220とゲート電極210との間の境界(段差)の位置が把握される。なお、この例では、ホール底部の絶縁体220での基板電流Ikをゼロとしているが、電子ビームの照射エネルギーを調節すれば、後述する図4に示すように、ホール底部全体にわたって基板電流Ikが観測され、このときの波形からホール径を把握することができる。
【0023】
上述の基板電流Ikの測定と並行して、位置検出部106が移動ステージ102の位置から電子ビームの照射位置Pを検出する。これら基板電流検出部105によりデジタルデータに変換された基板電流Ikと、位置検出部106で検出された電子ビームの照射位置Pは、互いに対応付けられて記憶部107に記憶される。補正処理部108は、記憶部107に記憶されたデータを読み取り、基板電流に補正処理を施す。この補正処理部108での補正処理は、アスペクト比による基板電流の変動分を補正するためのものであるが、ホールの位置を検出する上では必ずしも必要な機能ではないので、ここではアスペクト比による基板電流の変動はないものとし、補正処理に関する説明を省略する。
【0024】
上述の補正処理により基板電流Ihが得られると、この基板電流Ihの波形から演算処理部109がホール底部に現れている絶縁体220と電極210との間の境界300を求める。図4を参照して、境界300を求めるための原理を説明する。図4の上段に示す波形は、上述の図3に示す微細構造を電子ビームで走査したときに得られる基板電流Ihを表し、同図3の下段に示す基板電流Ikの波形に対応している。ただし、図4に示す例では、図3に示す場合に比較して電子ビームの照射エネルギーが高めに設定されており、このため、ホール底部の絶縁体220に対応する区間においても基板電流Ikが観測されている。
【0025】
図4に示すように、基板電流Ihは、電子ビームが照射される微細構造の境界で大きく変化する。即ち、図3において、電位ビームを紙面の左側から右側に走査すると、絶縁体220と絶縁体230とが積層された区間では、電子ビームが基板に到達しないため、基板電流Ihはゼロを示す。また、ホール240の底部に絶縁体220が現れている区間では、電子ビームがわずかながら基板に到達するため、微弱な基板電流Ih(Ik)が発生する。さらに、ホール240の底部にゲート電極210が現れている区間では、電子ビームの多くが基板に到達するため、より大きな基板電流Ih(Ik)が発生する。このように、縦構造が変化する位置(微細構造の境界)で基板電流Ihに大きな変化が生じ、この変化が生じる位置から境界300の位置を特定することができる。この実施形態では、図4の上段に示す基板電流Ihの波形を微分することにより、同図下段に示す微分値Ibを生成し、この微分値Ibの絶対値が一定値を超えるときの照射位置Pを表す値Paを位置情報として各走査線ごとに出力する。
【0026】
表示制御部111は、図5に示すように、上述の演算処理部109から出力された値Paを各走査線ごとにプロットし、これらの点を結ぶ線を表示部112に表示させる。図5では、黒丸がホール240の底部内周の段差部の位置に対応し、白丸がホール240の底部に現れている絶縁物220とゲート電極210との間の境界位置に対応する。従って、この例では、白丸を結ぶ点線の右側がゲート電極210を表し、黒丸を結ぶ線がホール240の底部の形状を表し、これらからホール240とゲート電極210との間のずれ分を把握し、ホール240の位置を検出することができる。
上述のように、本半導体デバイス解析装置では、電子ビームの照射に伴って発生する基板電流を測定し、この基板電流から微細構造の境界(段差)を特定するので、ホール径が小さくなっても、検出信号である基板電流Ikが弱まることがなく、従って二次電子を検出する場合に比較して的確にホール内部の微細構造を把握することが可能になる。
【0027】
(2)ホール底部の残膜検出動作
次に、図6に示すように、ホール240の底部に残膜250が存在する場合の動作を説明する。図6に示す例では、残膜250がホールの底部に存在するため、上述の図3に示す場合に比較して、基板電流Ikが小さくなっている。この残膜検出動作では、ホール位置の検出動作(即ち境界300を求めるための動作)に加え、残膜250の膜厚を検出する動作が行われるが、残膜250の膜厚が均一であれば、ホール位置の検出動作については上述した動作と同様であるので、ここでは、残膜250の膜厚を検出する場合の動作を説明する。
まず、上述と同様に移動ステージ上の半導体基板の位置決めが行われると、基板電流測定装置100が、ホール240を含む一定の測定領域に対し所定の照射角度を保ちながら複数の照射エネルギーの電子ビームで順次走査して基板電流Ikを測定する。
【0028】
具体的には、電子ビーム発生部101の照射エネルギーをV1に設定し、電子ビームで測定領域上を走査する。この時に発生する基板電流Ikは、基板電流検出部105により検出され、その照射位置Pと共に記憶部107へ出力される。続いて、電子ビーム発生部101の照射エネルギーをV2に設定し、同一領域を走査して検出された基板電流Ikが照射位置Pと共に記憶部107に出力される。電子ビームで測定領域を走査する際、電子ビーム照射位置Pは照射エネルギーの水準(V1、V2)の全てについて同一に設定される。即ち同一の照射位置について照射エネルギーV1,V2の電子ビームが順次照射される。このようにして電子ビームで順次走査したときに発生する基板電流Ikが基板電流検出部105で検出され、デジタルデータに変換され、ノイズ成分を除去するための処理が施される。ノイズ成分が除去された測定データは、記憶部107に記憶される。
【0029】
ここで、ホール径が一定であっても、ホールの深さが変わり、アスペクト比が大きくなると、基板側に到達する電子の数が増え、基板電流が増加する傾向を示す現象が知られている。本願発明者は、この現象がホール内壁の帯電に起因したものであることを解明した。以下に説明する補正処理部108は、この解明されたメカニズムに基づく補正処理を行うもので、アスペクト比を反映させることにより、電子ビームの照射に伴ってホール240の内壁が帯電することに起因する基板電流の変動分を打ち消すように基板電流Ikを補正する。
【0030】
補正処理部108による補正処理を具体的に説明する。補正処理部108を構成するホール径算出部108B(図2)は、上述の記憶部107に記憶された測定データからホール240の内径を算出する。即ち、例えば図3において、ホール240に照射する電子ビームの照射エネルギーを適切に選択することにより、ホール底部の絶縁体220とゲート電極210の両領域を電子ビームが突き抜けて基板電流が発生する。このときの基板電流Ikの波形からホール240の内径を算出する。なお、図3では、ホール240の底部に位置する絶縁体220の領域では基板電流をゼロとしているが、電子ビームの照射エネルギーを適切に設定することにより、ホール径の全域にわたって基板電流を発生させる。
【0031】
アスペクト比算出部108Cは、ホール径算出部108Bで算出されたホール240の内径xと、膜厚記憶部108Aから読み出した絶縁膜230の膜厚dとから、ホール240のアスペクト比s(=d/x)を算出し、補正演算部108Dに出力する。
補正演算部108Dは、上述の記憶部107から基板電流Ikのデータを読み取り、下式(1)により基板電流Ikを基板電流Ihに補正する。式(1)において、Idは、補正項であって、ホール240の内壁が二次電子で帯電したときの基板電流の測定値を表し、上述のアスペクト比算出部108Cにより算出されたアスペクト比sを用いて式(2)から得られる量である。ただし、式(2)において、α、β、γは定数、dは絶縁膜230の膜厚、sはホール240のアスペクト比である。
Ih=Ik−Id ・・・(1)
Id=α−βsd2・exp(−γ・s・d) ・・・(2)
【0032】
ここで、上述の補正項Idの導出過程を説明する。
図3に示すデバイス構造において、電子ビームをホール240の内部に照射したときに放出される二次電子の放出エネルギーEは、二次電子の放出源(ホールの底部)の仕事関数をφ、電子ビームの入射エネルギーをE0、ホール240の内壁に帯電した二次電子が形成する電位をV’とすると、下式(11)により表される。
E=E0−(φ+V’) ・・・(11)
【0033】
上式(11)の電位V’は次のように求められる。
或る電子が距離pの点に及ぼす電位Vは、A,Bを正の常数とすると、式(12)により表される。
V=A・exp(−B・p) ・・・(12)
ホール240の内壁に帯電する電子数は、内壁の面積に比例し、この場合の内壁の面積は「s・d2」となるから、ホール240の内壁に帯電する単位面積あたりの電子数nを考慮すれば、電位V’は上式(12)を用いて下式(13)のように表される。
V’=nsd2・A・exp(−B・s・d) ・・・(13)
よって、上式(11)は、上式(13)を用いて下式(14)のように表される。
E=E0−φ−nsd2・A・exp(−B・s・d) ・・・(14)
【0034】
一方、ホール240の内壁が二次電子で帯電していない場合の二次電子の放出エネルギーEは、下式(15)のように表される。
E=E0−φ ・・・(15)
ここで、内壁が帯電している場合に発生する二次電子数をmとし、内壁が帯電していない場合に発生する二次電子数をm2とすると、これら二次電子数m,m2は、その放出エネルギーに比例するので、式(14)と式(15)から次式(16)を得る。但し、式(16)において、A’=A/(E0−φ)である。
【0035】
電子ビームの照射により発生する基板電流Iは、入射電子数m1から二次電子数m2を差し引いた量に比例することから、上式(16)を用いて下式(17)が得られる。
上式(17)を一般化すると、下式(18)が得られ、この式(18)は、ホール240の内壁が二次電子で帯電した場合の基板電流Iを表し、上式(2)で表される補正項Idを与える。
I=α−βsd2・exp(−γ・s・d)=Id ・・・(18)
以上で、上式(2)の補正項Idが導出された。
【0036】
上式(2)または上式(18)において、定数α、β、γは、いわゆるフィッティングパラメータであって、補正項Idで与えられる基板電流が実測値と合うように適切に設定される。図7に、定数α、β、γがフィッティングされた補正項Idの特性の一例を示す。同図において、縦軸は補正項Idであり、横軸はホール径xであり、点線が補正項Idを示し、プロット点が実測値を示す。この例では、横軸をホール径xとしているが、ホールの深さdが一定と考えれば、ホール径xはアスペクト比sに置き換えられ、I=α+β・x・exp(−γ・x)を得る。同図から理解されるように、上式(2)を採用することにより、アスペクト比sに対する基板電流の変動が適切に表現され、上式(1)に示すように、式(2)で与えられる補正項Idを基板電流Ikから減じれば、アスペクト比sの影響が排除された基板電流Ihを得ることができる。従って、上式(1)により得られる基板電流Ihから膜厚を的確に評価することが可能になる。
【0037】
なお、ホールを形成する際にエッチングを十分行ったとしても、実際には自然酸化膜が形成されるため、ホール底部の残膜の膜厚をゼロにすることは困難である。従って、上述の補正項Idは残膜の影響を含んだものになり、ホール側壁部の帯電現象による変動分を正確に把握することはできない。従って、膜厚測定結果からべた膜を形成したときの基板電流を算出し、上述の近似の結果とべた膜を形成したときに期待される基板電流との差から、補正量(補正項Id)を求める必要がある。しかし、アスペクト比sをゼロ(ホール径xを無限大)とおいた場合の膜厚は、ウエハに均質に形成されたべた膜の膜厚を表すことから、式(2)においてsをゼロとすることにより、αの値から自然酸化膜の膜厚の影響を逆に推定することができる。
【0038】
次に、図8および図9を参照して、補正処理部108による他の補正処理を説明する。上述の例では、補正項Idとして、ホール側壁部の帯電効果を反映させて導出した式(2)を採用したが、これに代えて、ホール径xを変数とする一次関数を用いる。具体的に説明する。まず、補正の基準となる半導体基板の基板電流を測定する。即ち、ホール底部に残膜が存在しないように充分なエッチングを行い、半導体基板にホール(凹部)を形成する。実際には、十分なエッチングを行ったとしても、ホール底部に自然酸化膜が形成されるが、その膜厚が一定(既知)であって均一であればよい。続いて、このホールを電子ビームで走査し、このホール径xと基板電流Iを実測する。このホール径xと基板電流Iの実測値とから、これらの関係を表す特性を近似する近似式を求める。
【0039】
図8に、実測値のプロット点を外挿する特性線を示す。この特性線を近似する近似式として、「I=1.6701−7.3095x」なるホール径xの一次関数を得る。この近似式における各項の係数は、実測値と整合するように適切に選ばれる。そして、この近似式を用いて、上述の基板電流測定装置により測定された基板電流Ikを同様に補正する。
なお、この例では、補正項Idとして一次関数を用いたが、これに限らず、ホール径xを変数とする二次関数や三角関数など、公知の任意の関数を用いることができる。また、近似式については、ホール径について図8の特性線を複数の区間に分割し、各区間毎に設定してもよい。
【0040】
図9に、上述の補正項Idとして、ホール径xを変数とする二次関数を採用した例を示す。この例では、ホール径xについて4つの区間に分割し、各区間特性を二次関数により近似している。この例における各区間での近似式は次のとおりである。
ホール径xが0.16〜0.2の区間;
I=5.4342−37.169x+49.802x2
ホール径xが0.2〜0.3の区間;
I=2.135−10.877x−6.9965x2
ホール径xが0.3〜0.38の区間;
I=−81.784+493.43x−749.89x2
ホール径xが0.38以上の区間;
I=22.216−108.59x+125.61x2
この例では、近似式として一次関数よりも二次関数を用いることにより、各区間での実測値に対して高い相関度が得られ、実測値に則した近似が可能となる。
以上で補正処理部108による補正処理を説明した。
【0041】
ここで、説明を図1に戻す。同図に示す演算処理部109は、参照データベース110を参照し、以下に説明するように、補正処理部108により得られた基板電流Ihに基づき残膜205の膜厚を求める。この場合、上述の位置検出動作で得られた微細構造の境界で区分される各領域について、基板電流Ihに基づき、各領域に存在する残膜の膜厚を推定する。
なお、この例では、補正された基板電流Ihを用いて膜厚を推定するが、ホールのアスペクト比による基板電流の変動分が無視できる場合には、補正前の基板電流Ik(基板電流測定装置100で測定された値)を用いてもよい。
まず、膜厚の導出原理を説明する。図10に示すように、電子ビームの照射に伴って発生する基板電流は、膜厚の増減に対してピーク値を有する特性を示す。このため、基板電流の測定値から膜厚を一義的に特定することはできない。そこで、この実施形態では、電子ビームの照射エネルギーを変えると、ピーク値を示す膜厚の値が移動する傾向があることに着目し、基板電流を測定する際の電子ビームの照射エネルギーを少なくとも2種類の値に設定し、各照射エネルギーに対して得られる基板電流特性から膜厚を特定する。
【0042】
ここで、図6に示す残膜250の膜厚を検出する場合を例に、膜厚の導出方法を具体的に説明する。なお、説明を簡略化するために、残膜の下層側には絶縁体220やゲート電極210が存在せず、残膜250は基板(図示なし)上に直接的に形成されているものとする。
まず、図10に示すように、測定対象の残膜の種類に応じて、少なくとも2種類の照射エネルギーに対する基板電流と膜厚との特性を予め測定しておく。同図に示す例では、実線が照射エネルギーをV1(例えば500V)とした場合の特性を示し、点線が照射エネルギーをV2(例えば1500V)とした場合の特性を示す。これらの特性は参照データとして参照データベース110に格納される。
この例では、基板の上に直接的に残膜が形成されている場合の参照データが参照データベース110に格納されるが、この参照データベース110には、残膜の下層側の実際のデバイス構造が反映された参照データが記憶される。この参照データには、電子ビームの複数の所定の照射エネルギー値に対し、特定対象のホール240の底部をなす残膜がとり得る膜厚値と、上記複数の照射エネルギー値に対して測定されるべき基板電流値との対応関係が記述されている。
【0043】
続いて、参照データベース110の各特性が得られた照射エネルギーで電子ビームを残膜250に照射し、そのときの基板電流Ikを測定する。ここでは、照射エネルギーをV1としたときの基板電流をIk(V1)とし、照射エネルギーをV2としたときの基板電流をIk(V2)とする。続いて、図10において、照射エネルギーをV1としたときの特性から、基板電流がIk(V1)のときの膜厚T1およびT2を取得し、また照射エネルギーをV2としたときの特性から、上述の膜厚T1,T2に対する基板電流の値I1,I2を取得する。これら値I1,I2のうち、上述の測定により得られた基板電流Ik(V2)に近似する方を判別し、この判別された基板電流の値に対応する膜厚T1またはT2の一方を残膜250の膜厚として採用する。即ち、各照射エネルギーに対して測定される基板電流が図10に示す両特性を共に満足する膜厚が残膜の250膜厚として採用される。以上で、残膜250の膜厚の導出方法が説明された。
【0044】
次に、演算処理部109は、ホール底部の残膜の膜厚を視覚的に表示するための画像処理を行う。即ち、演算処理部109は、上述の膜厚の導出処理に加え、前述のホール位置の検出処理を行い、図11に示すように、各走査線上の値Paを求める。この例では、ホール底部に複数の断片化した残膜が散在しているために、1本の走査線上に多数の値Paで表される点が存在している。そして、同図に点線で示すように、各走査線上の対応する点を結ぶ線分を表す画像データを生成する。また、同図では、各走査線上の点と点との間の区間A,B,C等は、同一の縦構造を有する領域を表しており、上述の画像データには、各領域の膜厚を表すデータとして、上述の処理で求められた膜厚の値が付加される。
【0045】
表示制御部111は、演算処理部109が生成した画像データに基づき、図12に示すように、ホール底部の微細構造の境界と膜厚を表す画像を表示部112に表示させる。このように、2次元的にホールの底部を表示し、残膜の膜厚に応じた各領域を例えば色彩を変えて表示する。これにより、ホール底部の構造を立体的に把握できるようにしている。また、STI構造でのホール底部における絶縁膜の回転方向のずれや、絶縁膜のえぐれ(過剰なエッチング)を把握することができる。また、演算処理部109で得られた膜厚の値から、縦断面を生成し、ホール底部での膜厚の分布を立体的に表示するようにしてもよい。
上述の説明から理解されるように、本半導体デバイス解析装置によれば、ホールの小径化に伴ってアスペクト比が大きくなっても、ホール底部の微細構造の境界や段差、あるいは膜厚を的確に把握することが可能になる。
【0046】
以下では、図13〜図26を参照して、本半導体デバイス解析装置で解析可能な他のデバイス構造の例を説明する。
図13に示す例は、前述の図3に示すホール240の底部に階段状の残膜251が存在したものである。この場合、基板電流Ikは、残膜251の厚さに応じた値をとる。この例では、ゲート電極210に相当する区間で、基板電流Ikの波形が階段状となっており、基板電流Ikに残膜240の膜厚が反映されている。従って、このような微細構造においても本半導体デバイス解析装置を用いて境界の位置や膜厚を解析することができる。
【0047】
図14に示す例は、前述の図3において、絶縁体220よりも膜厚が薄い絶縁体221が存在するものである。この例では、ホール底部に現れている絶縁体221を突き抜ける電子の数が増えるので、図3に示す構造と比較して、この絶縁体221に相当する区間での基板電流Ikが増えるが、ゲート電極210に相当する区間での基板電流Ikとは値が異なるので、このような微細構造においても本半導体デバイス解析装置を用いて境界を解析することができる。なお、同図に点線で示す基板電流波形は、膜厚を解析するために電子ビームの照射エネルギーを変えた場合を示している。
【0048】
図15に示す例は、上述の図14において、ホール底部に現れている絶縁体221に対応する位置に合わせて、残膜252がゲート電極210の上に存在するものである。この場合に測定される基板電流Ikの波形は、上述の図14に示す場合と同様になるため、このままでは境界の位置について把握できても縦構造を区別することはできない。そこで、電子ビームの照射エネルギーを変えて基板電流(図15の点線で示す波形)を測定し、このときの基板電流特性から縦構造の違いを把握する。図16に、材質の違う部材の組み合わせによる基板電流特性の一例を示す。同図(a)に示す例は、シリコン(Si)の基板上にシリコン酸化物(SiO2)を積層した場合の特性であり、同図(b)に示す例は、シリコンの基板上にCoSiを積層した場合の特性であり、各図において、点線が照射エネルギーを1500Vとしたときのものであり、実線が照射エネルギーを500Vとしたときのものである。
【0049】
同図から理解されるように、同一の膜厚であっても、各照射エネルギーに対する基板電流が異なる。この特性の違いを利用することにより、図14及び図15に示す構造を判別することができる。具体的には、電子ビームの照射エネルギーを500Vおよび1500Vとして測定された基板電流をaおよびbとすると、図16(a)に示す特性では、基板電流a,bを与える同一の膜厚Tが存在するが、図16(b)に示す特性では存在しない。従って、この例では、測定された値から、材質の組み合わせがSiとSiO2との組み合わせであることが把握できる。このように、照射エネルギーを変えて測定された基板電流を必要な材質の組み合わせ分だけ用意し、これを参照データとして利用することにより、測定された基板電流の値から残膜の材質の組み合わせや膜厚を知ることができ、図14及び図15に示す構造を判別することができる。
【0050】
次に、図17に示す例は、上述の図15において、残膜252に代えて、ホール底面の全体にわたって残膜251が均一に存在するものである。この場合、図15に示す構造に比較して、ゲート電極210に相当する区間での基板電流が減少するが、基板電流の変化(段差)から絶縁体221とゲート電極210との境界の位置を把握することができる。
図18に示す例は、ホール底部に4種の膜厚を有する残膜253が存在するもので、絶縁体221とゲート電極210のそれぞれに対し、残膜253の膜厚が2種の値をとっている。この場合も、電子ビームの照射エネルギーを変えることにより絶縁体221の上かゲート電極210の上かを切り分けられる。これにより、絶縁体221とゲート電極との境界位置に加え、残膜253の膜厚も把握することができる。
【0051】
図19に示す例は、ホール240の底部に残膜が存在せず、ホール底部の全体にわたってゲート電極210が現れているものである。この場合、ホール240に照射された電子ビームの多くがゲート電極210を突き抜け、ホール径に相当する区間でほぼ一定の比較的大きな基板電流Ikが測定される。これにより、ホール240の底部に残膜が存在しないことが把握される。
図20に示す例は、上述の図19において、ホール240の底部に残膜251が均一に存在するもので、図19の構造に比較して、測定される基板電流が小さくなる。従ってこの基板電流から、残膜251の存在を把握することができる。
図21に示す例は、ホール240の底部の全体に絶縁体220が位置し、ホール底部に残膜253が存在するものである。この場合、絶縁体220により電子ビームが基板に到達できず、従って基板電流Ikが測定されない。このことから、ゲート電極210がホール240の底部に位置していないことが把握できる。なお、この場合、基板電流が測定されないので、残膜の膜厚が変化しても把握できない。
【0052】
図22に示す例は、ホール240の底部の全体に比較的薄い絶縁体221が位置し、ホール底部に残膜251が均一に存在するものである。この場合、電子ビームが基板に到達し、基板電流Ikが測定される。従って、電子ビームの照射エネルギーを変えて基板電流Ikを測定することにより、残膜がゲート電極上に存在する上述の図21に示す構造と区別することができる。
図23に示す例は、ホール240の底部の全体に絶縁体221が位置し、ホール底部に比較的厚めの残膜253が不均一に存在するものである。この場合、電子ビームが残膜253と絶縁体221により基板に到達せず、基板電流Ikが測定さない。従って、図21に示す場合と同様に、ゲート電極210がホール240の底部に位置していないことが把握される。
【0053】
図24に示す例は、ホール240の底部に、アルミ(AL)、チタン(Ti)、チタンナイトライド(TiN)の3層構造からなる配線の一部が突出しているものである。この場合、ホール240の底部の一部が3層構造の配線によって狭められて狭領域240Aが形成され、この狭領域240Aにおいて前述したアスペクト比の影響が顕著になる。このため、ホール240の底部側に絶縁体222が存在していても、基板電流Ikが測定され、この基板電流から3層構造の配線の脇のエッチング量(狭領域240Aの深さ)を把握できる。なお、この場合、前述の補正処理部108による補正処理は行わず、記憶部107に記憶された基板電流のデータがそのまま演算処理部109に供給される。なお、図24では、ホール底部の3層構造の配線(TiN/Ti/AL)に相当する区間での基板電流が顕著になっているが、これは、この配線が図示しない拡散層等を介して基板に接続されているからである。
【0054】
図25に示す例は、上述の図24において、狭領域204Aに残膜254が存在するものである。この場合、図24の構造に比較して、狭領域204Aに相当する区間での基板電流は減少するが、アスペクト比の影響により基板電流が発生する。従って、電子ビームの照射エネルギーを変えて基板電流を測定することにより、残膜254が、ホール内のTiN上に存在するものであるか、あるいは配線脇の狭領域(240A)に存在するものであるかを把握することができる。
【0055】
【発明の効果】
以上説明したように、本発明によれば以下の効果を得ることができる。
即ち、半導体基板の主面に形成された凹部に対して電子ビームを走査して基板電流値を測定し、この測定された基板電流値に基づき前記凹部の底部側に位置する微細構造の境界を演算して表示するようにしたので、検出信号である基板電流がアスペクト比によって弱まることがなく、従ってアスペクト比の大きなホールであっても、その底部の微細構造を的確に解析することが可能になる。
また、前記基板電流の微分量を演算することにより前記境界を与える位置情報を得るようにしたので、基板電流から微細構造の境界を特定することが可能になる。
【0056】
また、前記境界で区分される各領域について、基板電流値に基づき膜厚を推定するようにしたので、ホールの構造を立体的に把握することが可能になる。
また、前記電子ビームの複数の照射エネルギー値に対し、前記凹部の底部をなす残膜がとり得る膜厚値と基板電流値との対応関係を表す参照データを備えたので、基板電流から膜厚を特定することが可能になる。
また、凹部の内径を測定し、前記凹部の内径を反映させて前記基板電流値を補正するようにしたので、凹部の内径に依存した基板電流の変動分を除去することが可能になる。
また、前記電子ビームの照射位置と基板電流値との関係から前記内径を得るようにしたので、凹部が小径化しても、正確にその内径を把握することが可能になる。
【0057】
また、I=α+β・x・exp(−γ・x)なる数式を用いて、前記基板電流値の補正量を算出するようにしたので、凹部の内径に依存した基板電流の変動を的確に表現することが可能になる。
さらに、前記凹部の内径に代えて該凹部のアスペクト比を用いたので、アスペクト比に依存した基板電流の変動分を考慮して凹部の構造を解析することが可能になる。
【図面の簡単な説明】
【図1】 本発明の実施形態に係る半導体デバイス解析装置の構成図である。
【図2】 本発明の実施形態に係る補正処理部の構成図である。
【図3】 本発明の実施形態に係る微細構造の第1の例を示す断面図である。
【図4】 本発明の実施形態に係るホール位置検出の原理を説明するための図である。
【図5】 本発明の実施形態に係る微細構造の境界を検出する方法を説明するための図である。
【図6】 本発明の実施形態に係る微細構造の第2の例を示す図である。
【図7】 本発明の実施形態に係る補正処理部での補正処理に使用される補正項を説明するための特性図である。
【図8】 本発明の実施形態に係る補正処理部での他の補正処理(一次関数による近似)に使用される補正項を説明するための特性図である。
【図9】 本発明の実施形態に係る補正処理部での他の補正処理(二次関数による近似)に使用される補正項を説明するための特性図である。
【図10】 本発明の実施形態に係る演算処理部での膜厚の導出方法を説明するための特性図である。
【図11】 本発明の実施形態に係る表示処理を説明するための図である。
【図12】 本発明の実施形態に係るホール底部の表示例を示す図である。
【図13】 本発明の実施形態に係る被解析対象である微細構造の第3の例を示す図である。
【図14】 本発明の実施形態に係る被解析対象である微細構造の第4の例を示す図である。
【図15】 本発明の実施形態に係る被解析対象である微細構造の第5の例を示す図である。
【図16】 本発明の実施形態に係る被解析対象である微細構造の第5の例における膜厚解析原理を説明するための図である。
【図17】 本発明の実施形態に係る被解析対象である微細構造の第6の例を示す図である。
【図18】 本発明の実施形態に係る被解析対象である微細構造の第7の例を示す図である。
【図19】 本発明の実施形態に係る被解析対象である微細構造の第8の例を示す図である。
【図20】 本発明の実施形態に係る被解析対象である微細構造の第9の例を示す図である。
【図21】 本発明の実施形態に係る被解析対象である微細構造の第10の例を示す図である。
【図22】 本発明の実施形態に係る被解析対象である微細構造の第11の例を示す図である。
【図23】 本発明の実施形態に係る被解析対象である微細構造の第12の例を示す図である。
【図24】 本発明の実施形態に係る被解析対象である微細構造の第13の例を示す図である。
【図25】 本発明の実施形態に係る被解析対象である微細構造の第14の例を示す図である。
【図26】 従来技術に係る微細構造の第1の例を示す図である。
【図27】 従来技術に係る微細構造の第2の例を示す図である。
【図28】 従来技術に係る微細構造の第3の例を示す図である。
【符号の説明】
100;基板電流測定装置、101;電子ビーム発生部、102;移動ステージ、103;電子ビーム制御部、104;電極、105;基板電流検出部、106;位置検出部、107;記憶部、108;補正処理部、108A;膜厚記憶部、108B;ホール径算出部、108C;アスペクト比算出部、108D;補正演算部、109;演算処理部、110;参照データベース、111;表示制御部、112;表示部。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device analysis apparatus used for analyzing a fine structure formed on a semiconductor substrate, and more particularly to analyzing the position of a hole for electrically connecting an upper layer wiring and a lower layer wiring. Regarding technology.
[0002]
[Prior art]
A semiconductor device generally has a multilayer wiring structure. In this type of device structure, a hole is formed in the intermediate insulating layer between the lower layer wiring and the upper layer wiring in order to electrically connect the lower layer wiring (lower layer wiring) and the upper layer wiring (upper layer wiring). However, a conductive member is buried in this hole. Figure26Shows an example of the peripheral structure of the hole. This figure shows a longitudinal section of a MOS transistor formed on a
Although not shown in the drawing, a conductive member is embedded in the
[0003]
Here, when the
[0004]
However, in recent years, the miniaturization of the device structure has been promoted, and the gate electrode which is the lower layer wiring has been formed to be small, and it has become difficult to absorb the deviation of the holes by the above-described method. Therefore, in the case of such a miniaturized device structure,27As shown in FIG. 4, a method of forming a
Figure27In the example shown in (a), the central axis J1 of the
[0005]
According to this method, even if there is a deviation d between the
In addition to the electron microscope described above, an apparatus using a substrate current is known as an apparatus for analyzing a device structure such as a gate or hole shape (see Patent Document 1). This device scans the surface of the wafer with an electron beam, and the device structure such as the shape of the holes formed in the wafer and the remaining film at the bottom of the holes due to the strength of the substrate current generated in the semiconductor substrate by irradiation of this electron beam. Is to measure. According to this apparatus, the vertical structure such as the thickness of the remaining film at the bottom of the hole can be grasped.
[0006]
[Patent Document 1]
JP 2002-83849 A
[0007]
[Problems to be solved by the invention]
By the way, with the recent miniaturization of the device structure, the hole diameter tends to decrease and the hole aspect ratio tends to increase. According to the technique using the above-described electron microscope, when the diameter of the
On the other hand, according to the above-described conventional technique for measuring the substrate current, since the substrate current is measured, the S / N ratio of the detection signal is reduced like the secondary electrons even if the aspect ratio is increased. There is nothing. However, since the substrate current is not always constant with respect to the change in aspect ratio, there is a problem that the thickness of the remaining film at the bottom of the hole cannot be accurately grasped.
[0008]
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a semiconductor device analysis apparatus that can accurately analyze the fine structure of the hole bottom having a large aspect ratio.
[0009]
[Means for Solving the Problems]
In order to solve the above problems, the present invention has the following configuration.
That is, the semiconductor device analysis apparatus according to the present invention scans an electron beam with respect to a recess formed in a semiconductor substrate, and measures a substrate current generated in the semiconductor substrate as the electron beam is scanned. Means, boundary calculating means for calculating boundaries of a plurality of fine structures located on the bottom side of the recess based on the substrate current measured by the current measuring means, and the boundary obtained as a calculation result of the boundary calculating means Display means for displaying.
In the semiconductor device analysis apparatus, the boundary calculation means obtains position information that gives a boundary of the fine structure by calculating a differential amount of the substrate current.
[0010]
In the semiconductor device analysis apparatus, film thickness estimation for estimating a film thickness of a residual film existing in each region based on a substrate current value measured by the current measuring unit for each region divided by the boundary of the fine structure. The apparatus further includes means.
In the semiconductor device analysis apparatus, the film thickness estimation unit may calculate a film thickness value that can be taken by a remaining film that forms a bottom of the recess and a plurality of irradiation energy values with respect to a plurality of irradiation energy values of the electron beam. A reference data storage means for storing reference data representing a correspondence relationship with a substrate current value to be measured, and the reference based on the substrate current value measured by the current measurement means for the plurality of irradiation energy values. Film thickness specifying means for specifying the film thickness of the remaining film with reference to the data.
[0011]
In the semiconductor device analysis apparatus, an inner diameter measuring unit that measures an inner diameter of the recess, and a current that corrects the substrate current value measured by the current measuring unit by reflecting the inner diameter of the recess measured by the inner diameter measuring unit. Correction means.
In the semiconductor device analyzing apparatus, the inner diameter measuring unit obtains the inner diameter of the recess from the relationship between the irradiation position of the electron beam and the substrate current value.
[0012]
In the semiconductor device analysis apparatus, the current correction unit is measured by the current measurement unit so as to cancel the fluctuation of the substrate current caused by charging of the inner wall of the concave portion with irradiation of the electron beam. The substrate current value is corrected.
In the semiconductor device analysis apparatus, when the current correction means sets the substrate current of the semiconductor substrate to I, the inner diameter of the concave portion to x, a constant to α, and positive constants to β and γ, I = The correction amount of the substrate current value measured by the current measuring means is calculated using a mathematical formula of α + β · x · exp (−γ · x).
In the semiconductor device analyzing apparatus, the aspect ratio of the recess is used instead of the inner diameter of the recess.
[0013]
In the semiconductor device analysis apparatus, the current correction unit uses an approximate expression that approximates a relationship between an inner diameter of a recess formed in a reference semiconductor substrate and a substrate current generated by scanning an electron beam with respect to the recess. Then, the substrate current measured by the current measuring means is corrected.
In the semiconductor device analysis apparatus, the approximate expression is set for each section obtained by dividing the characteristic with respect to the inner diameter.
In the semiconductor device analysis apparatus, the approximate expression is a linear function having the inner diameter as a variable.
In the semiconductor device analysis apparatus, the approximate expression is a quadratic function having the inner diameter as a variable.
[0014]
Further, the semiconductor device analysis method according to the present invention includes a step of scanning an electron beam with respect to a recess formed in the semiconductor substrate and measuring a substrate current value generated in the semiconductor substrate as the electron beam is scanned. And calculating a boundary of the fine structure located on the bottom side of the recess based on the measured substrate current value, and displaying the boundary obtained as a result of the calculation.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
Next, embodiments of the present invention will be described in detail with reference to the drawings.
(First embodiment)
FIG. 1 shows a configuration of a semiconductor device analysis apparatus according to the first embodiment of the present invention. This semiconductor device analysis apparatus analyzes the fine structure of a recess such as a hole formed in the main surface of a semiconductor substrate. As shown in the figure, an
[0016]
Here, the above-described substrate
[0017]
An
[0018]
The
[0019]
FIG. 2 shows a configuration example of the
[0020]
Hereinafter, the operation of the present embodiment will be described in order of the position detection operation of the hole (concave portion) formed in the main surface of the semiconductor substrate and the residual film detection operation at the bottom of the hole.
(1) Hole position detection operation
It is assumed that the microstructure shown in FIG. 3 is formed on the main surface of the semiconductor substrate to be analyzed. In the figure, 210 is a gate electrode, 220 is an insulator for element isolation, 230 is an insulator for interlayer insulation, and 240 is a hole, respectively. The
[0021]
Prior to analysis, the semiconductor substrate on which the above-described microstructure is formed is placed on the moving
[0022]
At this time, the electron beam is blocked by the
[0023]
In parallel with the measurement of the substrate current Ik described above, the
[0024]
When the substrate current Ih is obtained by the correction process described above, the
[0025]
As shown in FIG. 4, the substrate current Ih greatly changes at the boundary of the fine structure irradiated with the electron beam. That is, in FIG. 3, when the potential beam is scanned from the left side to the right side of the drawing, the substrate current Ih is zero because the electron beam does not reach the substrate in the section where the
[0026]
As shown in FIG. 5, the
As described above, in this semiconductor device analysis apparatus, the substrate current generated by the electron beam irradiation is measured, and the boundary (step) of the fine structure is specified from the substrate current. Therefore, even if the hole diameter becomes small Thus, the substrate current Ik, which is a detection signal, does not weaken, and therefore the fine structure inside the hole can be accurately grasped as compared with the case where secondary electrons are detected.
[0027]
(2) Remaining film detection operation at the bottom of the hole
Next, as shown in FIG. 6, the operation when the remaining
First, when the semiconductor substrate on the moving stage is positioned in the same manner as described above, the substrate
[0028]
Specifically, the irradiation energy of the
[0029]
Here, even if the hole diameter is constant, when the hole depth is changed and the aspect ratio is increased, the number of electrons reaching the substrate side is increased, and a phenomenon that the substrate current tends to increase is known. . The inventor of the present application has clarified that this phenomenon is caused by charging of the inner wall of the hole. The
[0030]
The correction process by the
[0031]
The aspect ratio calculation unit 108C calculates the aspect ratio s (= d) of the
The
Ih = Ik−Id (1)
Id = α−βsd2・ Exp (−γ ・ s ・ d) (2)
[0032]
Here, the process of deriving the correction term Id will be described.
In the device structure shown in FIG. 3, the emission energy E of secondary electrons emitted when the inside of the
E = E0− (φ + V ′) (11)
[0033]
The potential V ′ in the above equation (11) is obtained as follows.
The potential V exerted by a certain electron on the point of distance p is expressed by equation (12), where A and B are positive constants.
V = A · exp (−B · p) (12)
The number of electrons charged on the inner wall of the
V '= nsd2・ A ・ exp (-B ・ s ・ d) (13)
Therefore, the above equation (11) is expressed as the following equation (14) using the above equation (13).
E = E0-φ-nsd2・ A ・ exp (-B ・ s ・ d) (14)
[0034]
On the other hand, the emission energy E of secondary electrons when the inner wall of the
E = E0−φ (15)
Here, when the number of secondary electrons generated when the inner wall is charged is m, and the number of secondary electrons generated when the inner wall is not charged is m2, the number of secondary electrons m and m2 is: Since it is proportional to the emitted energy, the following equation (16) is obtained from the equations (14) and (15). However, in the formula (16), A ′ = A / (E0−φ).
[0035]
Since the substrate current I generated by the electron beam irradiation is proportional to the amount obtained by subtracting the number of secondary electrons m2 from the number of incident electrons m1, the following equation (17) is obtained using the above equation (16).
When the above equation (17) is generalized, the following equation (18) is obtained. This equation (18) represents the substrate current I when the inner wall of the
I = α−βsd2Exp (−γ · s · d) = Id (18)
Thus, the correction term Id of the above equation (2) is derived.
[0036]
In the above equation (2) or the above equation (18), constants α, β, and γ are so-called fitting parameters, and are appropriately set so that the substrate current given by the correction term Id matches the actually measured value. FIG. 7 shows an example of the characteristic of the correction term Id fitted with the constants α, β, and γ. In the figure, the vertical axis represents the correction term Id, the horizontal axis represents the hole diameter x, the dotted line represents the correction term Id, and the plotted points represent the actual measurement values. In this example, the horizontal axis is the hole diameter x, but if the hole depth d is considered to be constant, the hole diameter x is replaced by the aspect ratio s, and I = α + β · x · exp (−γ · x) obtain. As understood from the figure, by adopting the above equation (2), the fluctuation of the substrate current with respect to the aspect ratio s is appropriately expressed, and as shown in the above equation (1), it is given by the equation (2). If the corrected term Id is subtracted from the substrate current Ik, the substrate current Ih from which the influence of the aspect ratio s is eliminated can be obtained. Therefore, the film thickness can be accurately evaluated from the substrate current Ih obtained by the above equation (1).
[0037]
Even if the etching is sufficiently performed when forming the hole, since a natural oxide film is actually formed, it is difficult to make the film thickness of the remaining film at the bottom of the hole zero. Therefore, the correction term Id described above includes the influence of the remaining film, and the fluctuation due to the charging phenomenon of the hole side wall cannot be accurately grasped. Accordingly, the substrate current when the solid film is formed is calculated from the film thickness measurement result, and the correction amount (correction term Id) is calculated from the difference between the above approximate result and the substrate current expected when the solid film is formed. It is necessary to ask. However, since the film thickness when the aspect ratio s is zero (the hole diameter x is infinite) represents the film thickness of a solid film formed uniformly on the wafer, s is set to zero in equation (2). Thus, the influence of the film thickness of the natural oxide film can be estimated in reverse from the value of α.
[0038]
Next, another correction process by the
[0039]
FIG. 8 shows characteristic lines for extrapolating the plot points of the actual measurement values. As an approximate expression for approximating this characteristic line, a linear function of a hole diameter x of “I = 1.671-7.3095x” is obtained. The coefficient of each term in this approximate expression is appropriately selected so as to match the measured value. Then, using this approximate expression, the substrate current Ik measured by the above-described substrate current measuring device is similarly corrected.
In this example, a linear function is used as the correction term Id. However, the present invention is not limited to this, and any known function such as a quadratic function or a trigonometric function using the hole diameter x as a variable can be used. In addition, the approximate expression may be set for each section by dividing the characteristic line of FIG. 8 into a plurality of sections for the hole diameter.
[0040]
FIG. 9 shows an example in which a quadratic function having the hole diameter x as a variable is adopted as the correction term Id. In this example, the hole diameter x is divided into four sections, and each section characteristic is approximated by a quadratic function. The approximate expression in each section in this example is as follows.
Section where hole diameter x is 0.16-0.2;
I = 5.4342-37.169x + 49.802x2
Section in which hole diameter x is 0.2 to 0.3;
I = 2.135-10.877x-6.9965x2
Section in which hole diameter x is 0.3 to 0.38;
I = −81.784 + 493.43x−749.89x2
Section where hole diameter x is 0.38 or more;
I = 22.216-108.59x + 125.61x2
In this example, by using a quadratic function rather than a linear function as an approximate expression, a high degree of correlation is obtained with respect to the actually measured values in each section, and approximation according to the actually measured values is possible.
The correction processing by the
[0041]
Here, the description returns to FIG. The
In this example, the film thickness is estimated using the corrected substrate current Ih. However, when the variation of the substrate current due to the aspect ratio of the hole can be ignored, the substrate current Ik (substrate current measuring device before correction) is corrected. (Value measured at 100) may be used.
First, the principle of deriving the film thickness will be described. As shown in FIG. 10, the substrate current generated with the irradiation of the electron beam exhibits a characteristic having a peak value with respect to the increase and decrease of the film thickness. For this reason, the film thickness cannot be uniquely specified from the measured value of the substrate current. Therefore, in this embodiment, focusing on the fact that when the irradiation energy of the electron beam is changed, the value of the film thickness indicating the peak value tends to move, the irradiation energy of the electron beam when measuring the substrate current is at least 2. The film thickness is specified from the substrate current characteristics obtained for each irradiation energy.
[0042]
Here, the method for deriving the film thickness will be specifically described by taking as an example the case of detecting the film thickness of the remaining
First, as shown in FIG. 10, the characteristics of the substrate current and the film thickness with respect to at least two types of irradiation energy are measured in advance according to the type of the remaining film to be measured. In the example shown in the figure, the solid line indicates the characteristic when the irradiation energy is V1 (for example, 500 V), and the dotted line indicates the characteristic when the irradiation energy is V2 (for example, 1500 V). These characteristics are stored in the
In this example, the reference data when the remaining film is formed directly on the substrate is stored in the
[0043]
Subsequently, the
[0044]
Next, the
[0045]
Based on the image data generated by the
As can be understood from the above description, according to this semiconductor device analysis apparatus, even when the aspect ratio increases as the hole diameter decreases, the boundary, step, or film thickness of the fine structure at the bottom of the hole can be accurately determined. It becomes possible to grasp.
[0046]
Hereinafter, examples of other device structures that can be analyzed by the semiconductor device analysis apparatus will be described with reference to FIGS.
In the example shown in FIG. 13, a step-like
[0047]
In the example shown in FIG. 14, the
[0048]
In the example shown in FIG. 15, the
[0049]
As understood from the figure, the substrate current for each irradiation energy is different even with the same film thickness. By utilizing this difference in characteristics, the structures shown in FIGS. 14 and 15 can be determined. Specifically, when the substrate currents measured with the electron beam irradiation energy of 500 V and 1500 V are a and b, in the characteristics shown in FIG. 16A, the same film thickness T that gives the substrate currents a and b is the same. Although it exists, it does not exist in the characteristics shown in FIG. Therefore, in this example, it can be understood from the measured value that the combination of materials is a combination of Si and SiO2. In this way, the substrate current measured by changing the irradiation energy is prepared for the required combination of materials, and by using this as reference data, the combination of the material of the remaining film can be calculated from the measured substrate current value. The film thickness can be known, and the structure shown in FIGS. 14 and 15 can be determined.
[0050]
Next, in the example shown in FIG. 17, the remaining
The example shown in FIG. 18 has a
[0051]
In the example shown in FIG. 19, there is no residual film at the bottom of the
In the example shown in FIG. 20, the remaining
In the example shown in FIG. 21, the
[0052]
In the example shown in FIG. 22, a relatively
In the example shown in FIG. 23, the
[0053]
In the example shown in FIG. 24, a part of wiring having a three-layer structure of aluminum (AL), titanium (Ti), and titanium nitride (TiN) protrudes from the bottom of the
[0054]
In the example shown in FIG. 25, the remaining
[0055]
【The invention's effect】
As described above, according to the present invention, the following effects can be obtained.
That is, the substrate current value is measured by scanning the electron beam with respect to the concave portion formed on the main surface of the semiconductor substrate, and the boundary of the fine structure located on the bottom side of the concave portion is determined based on the measured substrate current value. Since it is calculated and displayed, the substrate current, which is the detection signal, is not weakened by the aspect ratio, so even a hole with a large aspect ratio can accurately analyze the bottom microstructure. Become.
In addition, since the position information that gives the boundary is obtained by calculating the differential amount of the substrate current, the boundary of the fine structure can be specified from the substrate current.
[0056]
In addition, since the film thickness is estimated based on the substrate current value for each region divided by the boundary, the hole structure can be grasped three-dimensionally.
In addition, since a plurality of irradiation energy values of the electron beam are provided with reference data indicating a correspondence relationship between a film thickness value that can be taken by the remaining film that forms the bottom of the concave portion and a substrate current value, the film thickness is determined from the substrate current. Can be specified.
Further, since the inner diameter of the concave portion is measured and the substrate current value is corrected by reflecting the inner diameter of the concave portion, it becomes possible to remove the fluctuation of the substrate current depending on the inner diameter of the concave portion.
Further, since the inner diameter is obtained from the relationship between the irradiation position of the electron beam and the substrate current value, it is possible to accurately grasp the inner diameter even if the diameter of the recess is reduced.
[0057]
In addition, since the correction amount of the substrate current value is calculated using the equation I = α + β · x · exp (−γ · x), the fluctuation of the substrate current depending on the inner diameter of the recess is accurately expressed. It becomes possible to do.
Further, since the aspect ratio of the recess is used in place of the inner diameter of the recess, the structure of the recess can be analyzed in consideration of the variation of the substrate current depending on the aspect ratio.
[Brief description of the drawings]
FIG. 1 is a configuration diagram of a semiconductor device analysis apparatus according to an embodiment of the present invention.
FIG. 2 is a configuration diagram of a correction processing unit according to the embodiment of the present invention.
FIG. 3 is a cross-sectional view showing a first example of a microstructure according to an embodiment of the present invention.
FIG. 4 is a diagram for explaining the principle of hole position detection according to the embodiment of the present invention.
FIG. 5 is a diagram for explaining a method of detecting a boundary of a fine structure according to an embodiment of the present invention.
FIG. 6 is a diagram showing a second example of a microstructure according to the embodiment of the present invention.
FIG. 7 is a characteristic diagram for explaining correction terms used for correction processing in the correction processing unit according to the embodiment of the present invention.
FIG. 8 is a characteristic diagram for explaining a correction term used in another correction process (approximation by a linear function) in the correction processing unit according to the embodiment of the present invention.
FIG. 9 is a characteristic diagram for explaining correction terms used for other correction processing (approximation by a quadratic function) in the correction processing unit according to the embodiment of the present invention.
FIG. 10 is a characteristic diagram for explaining a film thickness derivation method in the arithmetic processing unit according to the embodiment of the present invention.
FIG. 11 is a diagram for explaining display processing according to the embodiment of the present invention.
FIG. 12 is a view showing a display example of a hole bottom according to an embodiment of the present invention.
FIG. 13 is a diagram showing a third example of a microstructure to be analyzed according to the embodiment of the present invention.
FIG. 14 is a diagram showing a fourth example of a microstructure to be analyzed according to the embodiment of the present invention.
FIG. 15 is a diagram showing a fifth example of a microstructure to be analyzed according to the embodiment of the present invention.
FIG. 16 is a view for explaining the film thickness analysis principle in the fifth example of the microstructure to be analyzed according to the embodiment of the present invention;
FIG. 17 is a diagram showing a sixth example of a microstructure to be analyzed according to the embodiment of the present invention.
FIG. 18 is a diagram showing a seventh example of a microstructure to be analyzed according to the embodiment of the present invention.
FIG. 19 is a diagram showing an eighth example of a microstructure to be analyzed according to the embodiment of the present invention.
FIG. 20 is a diagram showing a ninth example of a fine structure to be analyzed according to the embodiment of the present invention.
FIG. 21 is a diagram showing a tenth example of a microstructure to be analyzed according to the embodiment of the present invention.
FIG. 22 is a diagram showing an eleventh example of a fine structure to be analyzed according to the embodiment of the present invention.
FIG. 23 is a diagram showing a twelfth example of a microstructure to be analyzed according to an embodiment of the present invention.
FIG. 24 is a diagram showing a thirteenth example of a fine structure to be analyzed according to an embodiment of the present invention.
FIG. 25 is a diagram showing a fourteenth example of a microstructure to be analyzed according to the embodiment of the present invention.
FIG. 26 is a diagram showing a first example of a microstructure according to a conventional technique.
FIG. 27 is a diagram showing a second example of a fine structure according to the prior art.
FIG. 28 is a diagram showing a third example of a microstructure according to a conventional technique.
[Explanation of symbols]
DESCRIPTION OF
Claims (14)
前記半導体基板上に形成された凹部の内径を測定する内径測定手段と、
前記内径測定手段により測定された前記凹部の内径を反映させて前記電流測定手段により測定された基板電流値を補正する電流補正手段と、
前記電流補正手段により補正された基板電流に基づき前記半導体基板上に形成された微細構造の境界を演算する境界演算手段と、
前記境界演算手段の演算結果として得られた前記境界を表示する表示手段と、
を具備し、
前記電流補正手段が、
前記電子ビームの照射に伴って前記凹部の内壁が帯電することに起因する基板電流の変動分を打ち消すように、前記電流測定手段により測定された基板電流値を補正することを特徴とする半導体デバイス解析装置。A current measuring means for scanning a semiconductor substrate with an electron beam and measuring a substrate current generated in the semiconductor substrate as the electron beam is scanned;
An inner diameter measuring means for measuring the inner diameter of the recess formed on the semiconductor substrate;
Current correcting means for correcting the substrate current value measured by the current measuring means to reflect the inner diameter of the recess measured by the inner diameter measuring means;
Boundary calculation means for calculating a boundary of a fine structure formed on the semiconductor substrate based on the substrate current corrected by the current correction means;
Display means for displaying the boundary obtained as a calculation result of the boundary calculation means;
Equipped with,
The current correction means is
A semiconductor device characterized in that the substrate current value measured by the current measuring means is corrected so as to cancel the fluctuation of the substrate current caused by charging of the inner wall of the concave portion with the irradiation of the electron beam. Analysis device.
前記基板電流の微分量を演算することにより前記微細構造の境界を与える位置情報を得ることを特徴とする請求項1に記載された半導体デバイス解析装置。The boundary calculation means is
2. The semiconductor device analyzing apparatus according to claim 1, wherein position information giving a boundary of the fine structure is obtained by calculating a differential amount of the substrate current.
前記電子ビームの複数の照射エネルギー値に対し、前記凹部の底部をなす残膜がとり得る膜厚値と、前記複数の照射エネルギー値に対して測定されるべき基板電流値との対応関係を表す参照データを記憶する参照データ記憶手段と、
前記複数の照射エネルギー値に対して前記電流測定手段により測定された基板電流値に基づき、前記参照データを参照して前記残膜の膜厚を特定する膜厚特定手段と、
を備えたことを特徴とする請求項3に記載された半導体デバイス解析装置。The film thickness estimation means is
It represents the correspondence between the film thickness value that can be taken by the remaining film that forms the bottom of the recess and the substrate current value that should be measured for the plurality of irradiation energy values with respect to the plurality of irradiation energy values of the electron beam. Reference data storage means for storing reference data;
Based on the substrate current value measured by the current measurement means for the plurality of irradiation energy values, the film thickness specifying means for specifying the film thickness of the remaining film with reference to the reference data;
The semiconductor device analysis apparatus according to claim 3, comprising:
前記電子ビームの照射位置と前記基板電流値との関係から前記凹部の内径を得ることを特徴とする請求項1に記載された半導体デバイス解析装置。The inner diameter measuring means is
2. The semiconductor device analysis apparatus according to claim 1 , wherein an inner diameter of the concave portion is obtained from a relationship between an irradiation position of the electron beam and the substrate current value.
前記半導体基板の基板電流をIとし、前記凹部の内径をxとし、定数をαとし、正の定数をβおよびγとしたときに、
I=α+β・x・exp(−γ・x)
なる数式を用いて、前記電流測定手段により測定された基板電流値の補正量を算出することを特徴とする請求項1に記載された半導体デバイス解析装置。The current correction means is
When the substrate current of the semiconductor substrate is I, the inner diameter of the recess is x, the constant is α, and the positive constants are β and γ,
I = α + β · x · exp (−γ · x)
Using mathematical expression, a semiconductor device analyzer according to claim 1, characterized in that to calculate the correction amount of the measured substrate current value by said current measuring means.
基準となる半導体基板に形成された凹部の内径と該凹部に対する電子ビームの走査に伴って発生する基板電流との関係を近似する近似式を用いて、前記電流測定手段により測定された基板電流を補正することを特徴とする請求項1に記載された半導体デバイス解析装置。The current correction means is
Using an approximate expression that approximates the relationship between the inner diameter of the recess formed in the reference semiconductor substrate and the substrate current generated by scanning the electron beam with respect to the recess, the substrate current measured by the current measuring means is The semiconductor device analyzer according to claim 1 , wherein correction is performed.
前記測定された基板電流値に基づき前記半導体基板上に形成されたホールの内径を算出する第2ステップと、
前記演算の結果として得られた前記ホールの内径を用いて前記ホールのアスペクト比を算出する第3ステップと、
前記アスペクト比に基づき前記基板電流値を補正する第4ステップと、
前記補正された基板電流値に基づき前記ホール内部の微細構造を評価する第5ステップと、
を含み、
前記第4ステップでは、アスペクト比(s)と膜厚値(d)とを変数とする近似式を用いて前記基板電流の補正項(Id)を算出することを特徴とする半導体デバイス解析方法。A first step of scanning the semiconductor substrate with an electron beam and measuring a substrate current value generated in the semiconductor substrate as the electron beam is scanned;
A second step of calculating an inner diameter of a hole formed on the semiconductor substrate based on the measured substrate current value;
A third step of calculating an aspect ratio of the hole using an inner diameter of the hole obtained as a result of the calculation;
A fourth step of correcting the substrate current value based on the aspect ratio;
A fifth step of evaluating a fine structure inside the hole based on the corrected substrate current value;
Only including,
In the fourth step, the correction term (Id) of the substrate current is calculated using an approximate expression having an aspect ratio (s) and a film thickness value (d) as variables .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003022525A JP4080902B2 (en) | 2003-01-30 | 2003-01-30 | Semiconductor device analysis apparatus and analysis method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003022525A JP4080902B2 (en) | 2003-01-30 | 2003-01-30 | Semiconductor device analysis apparatus and analysis method |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004235464A JP2004235464A (en) | 2004-08-19 |
JP2004235464A5 JP2004235464A5 (en) | 2006-06-29 |
JP4080902B2 true JP4080902B2 (en) | 2008-04-23 |
Family
ID=32951579
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003022525A Expired - Fee Related JP4080902B2 (en) | 2003-01-30 | 2003-01-30 | Semiconductor device analysis apparatus and analysis method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4080902B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006134662A1 (en) * | 2005-06-17 | 2006-12-21 | Topcon Corporation | Thin film measuring apparatus, thin film measuring method and thin film manufacturing method |
WO2007072557A1 (en) * | 2005-12-21 | 2007-06-28 | Topcon Corporation | Semiconductor tester and method of testing semiconductor |
WO2007088587A1 (en) | 2006-01-31 | 2007-08-09 | Topcon Corporation | Semiconductor measuring apparatus and semiconductor measuring method |
TWI334933B (en) | 2006-04-03 | 2010-12-21 | Cebt Co Ltd | Hole inspection apparatus and hole inspection method using the same |
JP5965851B2 (en) | 2013-02-15 | 2016-08-10 | 株式会社日立ハイテクノロジーズ | Sample observation equipment |
JP6068624B2 (en) | 2013-04-22 | 2017-01-25 | 株式会社日立ハイテクノロジーズ | Sample observation device |
-
2003
- 2003-01-30 JP JP2003022525A patent/JP4080902B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004235464A (en) | 2004-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4987486B2 (en) | Thin film sample measurement method and apparatus, and thin film sample preparation method and apparatus | |
US7372051B2 (en) | Electric charged particle beam microscopy, electric charged particle beam microscope, critical dimension measurement and critical dimension measurement system | |
US7335881B2 (en) | Method of measuring dimensions of pattern | |
JP6527799B2 (en) | Charged particle beam device and pattern measurement device | |
JP3953821B2 (en) | Film thickness measuring method and film thickness measuring apparatus | |
KR101709433B1 (en) | Sample observation device | |
KR20010051425A (en) | Semiconductor device tester | |
JP2005244218A (en) | Board measuring device and board measuring method | |
JP7148467B2 (en) | Charged particle beam device | |
JP6328456B2 (en) | Energy dispersive X-ray analyzer and energy dispersive X-ray analysis method | |
JP4240066B2 (en) | Etching process monitoring method and etching process control method | |
JP4080902B2 (en) | Semiconductor device analysis apparatus and analysis method | |
KR100526669B1 (en) | A film thickness measuring apparatus and a method for measuring a thickness of a film | |
JP4220335B2 (en) | 3D shape measuring device | |
US9236218B2 (en) | Defect inspection apparatus and method using a plurality of detectors to generate a subtracted image that may be used to form a subtraction profile | |
JP2014216213A (en) | Charged particle microscope device and method for acquiring image by charged particle microscope device | |
Paluszyński et al. | Measurements of the surface microroughness with the scanning electron microscope | |
JP4060143B2 (en) | Nondestructive measuring apparatus and semiconductor device manufacturing method | |
JP6044704B2 (en) | SAMPLE MEASUREMENT DEVICE, SAMPLE MEASUREMENT METHOD, SEMICONDUCTOR DEVICE EVALUATION METHOD, AND COMPUTER PROGRAM | |
JP4007305B2 (en) | Method for evaluating resolution of electron microscope and method for adjusting electron microscope | |
JPH0529424A (en) | Inspection of semiconductor device | |
KR20230014646A (en) | Lateral recess measurement in a semiconductor specimen | |
JP6896667B2 (en) | Charged particle beam device, cross-section shape estimation program | |
JP5005551B2 (en) | Semiconductor measuring apparatus and semiconductor measuring method | |
JP5713403B2 (en) | Spectroscopic analyzer using medium energy ion beam scattering. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060426 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071015 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080207 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120215 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120215 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130215 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140215 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |