JP4076335B2

JP4076335B2 - Semiconductor device and manufacturing method thereof

Info

Publication number: JP4076335B2
Application number: JP2001319839A
Authority: JP
Inventors: 裕章井上; 新明王; 守治松本; 真金山
Original assignee: Ebara Corp; JCU Corp
Current assignee: Ebara Corp; JCU Corp
Priority date: 2001-10-17
Filing date: 2001-10-17
Publication date: 2008-04-16
Anticipated expiration: 2021-10-17
Also published as: JP2003124217A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特に半導体基板等の表面に設けた配線用の微細な凹部に銅や銀等の導電体を埋め込んで構成した埋め込み配線構造を有し、配線の表面を保護膜で保護した半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
半導体装置の配線形成プロセスとして、配線溝及びコンタクトホールに金属（導電体）を埋込むようにしたプロセス（いわゆる、ダマシンプロセス）が使用されつつある。これは、層間絶縁膜に予め形成した配線溝やコンタクトホールに、アルミニウム、近年では銅や銀等の金属を埋め込んだ後、余分な金属を化学的機械的研磨（ＣＭＰ）によって除去し平坦化するプロセス技術である。
【０００３】
この種の配線にあっては、平坦化後、その配線の表面が外部に露出しており、この上に埋め込み配線を形成する際、例えば次工程の層間絶縁膜形成プロセスにおけるＳｉＯ_２形成時の表面酸化やビアホールを形成するためのＳｉＯ_２エッチング等に際して、ビアホール底に露出した配線のエッチャントやレジスト剥離等による表面汚染が懸念されている。
【０００４】
このため、従来、表面が露出している配線形成部のみならず、半導体基板の全表面にＳｉＮ等の配線保護膜を形成して、配線のエッチャント等による汚染を防止することが一般に行われていた。しかし、半導体基板の全表面にＳｉＮ等の保護膜を形成すると、埋め込み配線構造を有する半導体装置においては、層間絶縁膜の誘電率が上昇して配線遅延を誘発し、配線材料として銅や銀のような低抵抗材料を使用したとしても、半導体装置として能力向上を阻害してしまう。
【０００５】
そこで、比抵抗（ρ）が低い、例えば無電解めっきによって得られる、Ｃｏ−Ｗ−Ｂ、Ｃｏ−Ｗ−Ｐ等のＣｏ−Ｗ合金からなる保護膜で配線の表面を選択的に覆って、配線の表面汚染、更には熱拡散を防止することが検討されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、無電解めっきによって得られる、Ｃｏ−Ｗ−Ｂ、Ｃｏ−Ｗ−Ｐ合金等のＷ（タングステン）を有するＣｏ−Ｗ合金からなる保護膜（蓋材）で埋め込み配線の表面を選択的に覆って配線を保護すると、配線の熱拡散を有効に防止することができる（熱拡散防止効果に優れている）ものの、めっき速度が遅く、しかもめっき膜の膜厚が下地（配線）の膜質の状態に敏感に影響され、例えば結晶配向の差異に起因してめっき膜の膜厚に顕著な差が生じ、サブミクロンの配線上にはめっき膜が形成されないことがある。これは、めっき液中のＷが還元剤のアノード酸化電流の放電を阻害する因子となるためであると考えられる。このため、図１３に示すように、めっき液中のＷ濃度（Ｗ含有率）が増加すると、このＷ濃度の増加に伴ってめっき速度が低下する。
【０００７】
一方、Ｃｏ−Ｂ、Ｃｏ−Ｐ合金等のＷを有さないＣｏ合金からなる保護膜（蓋材）で埋め込み配線の表面を選択的に覆って配線を保護すると、めっき速度が速く、しかも下地（配線）の膜質の状態に影響されることなく、従ってサブミクロンの配線上にも一定の膜厚のめっき膜を形成することができるものの、配線の熱拡散を有効に防止することができない（熱拡散防止効果に劣る）。
【０００８】
つまり、保護膜として配線の熱拡散防止効果に優れたものを使用することと、保護膜の膜厚を一定にすることとを両立させることが困難であるといった問題があった。ここで、保護膜とは埋め込み配線材料の熱拡散防止機能を有し、かつ積層配線を形成する際の酸化雰囲気において配線材料の酸化防止機能を有する膜であり、更に耐エッチント性に富む膜を示す。
【０００９】
本発明は上記事情に鑑みてなされたもので、埋め込み配線の表面のみを、配線の熱拡散防止効果に優れた一定の膜厚の保護膜で選択的に覆って、配線の熱拡散を有効に防止することができるようにした半導体装置及びその製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
請求項１に記載の発明は、埋め込み配線構造を有する半導体装置の露出配線の表面に、Ｃｏ−Ｂ合金またはＣｏ−Ｐ合金からなるシード層を無電解めっきによって選択的に形成し、このシード層の表面に、Ｃｏ−Ｗ−Ｂ合金またはＣｏ−Ｗ−Ｐ合金からなる保護膜を選択的に形成したことを特徴とする半導体装置である。
【００１３】
これにより、先ず下地の膜質の状態に影響されることなく、均一な膜質のＣｏ−Ｂ合金またはＣｏ−Ｐ合金からなるシード層を均一な膜厚に形成し、このシード層の表面に、熱拡散防止効果に優れたＣｏ−Ｗ−Ｂ、Ｃｏ−Ｗ−Ｐ合金からなる保護膜を均一な膜厚で形成することができる。
請求項２に記載の発明は、前記配線は、銅からなることを特徴とする請求項１記載の半導体装置である。
【００１４】
請求項３に記載の発明は、埋め込み配線構造を有する半導体装置の露出配線の表面に、Ｃｏ−Ｂ合金またはＣｏ−Ｐ合金からなるシード層を無電解めっきによって選択的に形成し、このシード層の表面に、Ｃｏ−Ｗ−Ｂ合金またはＣｏ−Ｗ−Ｐ合金からなる保護膜を選択的に形成することを特徴とする半導体装置の製造方法である。
【００１５】
請求項４に記載の発明は、前記配線は、銅からなることを特徴とする請求項３記載の半導体装置の製造方法である。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。
図１は、半導体装置における銅配線形成例を工程順に示すもので、図１（ａ）に示すように、半導体素子を形成した半導体基材１上の導電層１ａの上に、例えばＳｉＯ_２からなる絶縁膜２を堆積し、この絶縁膜２の内部に、例えばリソグラフィ・エッチング技術によりコンタクトホール３と配線用の溝４を形成し、その上にＴａＮ等からなるバリア層５、更にその上に電解めっきの給電層としての銅シード層６をスパッタリング等により形成する。
【００１９】
そして、図１（ｂ）に示すように、半導体基板Ｗの表面に銅めっきを施すことで、半導体基板Ｗのコンタクトホール３及び溝４内に銅を充填させるとともに、絶縁膜２上に銅層７を堆積させる。銅層７の熱処理により、銅層７の抵抗を下げ、その後、化学的機械的研磨（ＣＭＰ）により、絶縁膜２上の銅層７を除去して、コンタクトホール３及び配線用の溝４に充填させた銅層７の表面と絶縁膜２の表面とをほぼ同一平面にする。これにより、図１（ｃ）に示すように、絶縁膜２の内部に銅シード層６と銅層７からなる配線８を形成する。
【００２０】
本発明の半導体装置は、上記のようにして基板Ｗに形成した配線８の露出表面を、図２に示すように、例えば熱拡散防止効果に優れた保護膜１０で選択的に覆い、これによって、配線８の熱拡散を防止しつつ配線８を汚染等から保護し、更に、基板Ｗの表面に、例えばＳｉＯ_２やＳｉＯＦ等の絶縁膜２２を積層して、多層配線構造を構成するようにしている。この保護膜１０は、保護膜成膜用の前処理として、先ず配線８に付きやすく、触媒の役割を果たすシード層９を選択的に形成し、このシード層９の表面に選択的に形成される。
【００２１】
この時の工程の一部を図３に示す。この例では、先ず、ＣＭＰ処理後の基板Ｗの下地となる配線８の表面に前処理（下地前処理）を施し、水洗した後、基板Ｗの表面に保護膜成膜用の前処理を施す。つまり、この例では、第１段の無電解めっきを施して、図２（ａ）に示すように、配線８の外部への露出表面に、例えばＣｏ−Ｂ合金またはＣｏ−Ｐ合金等のＷを含まないＣｏ合金からなるシード層９を選択的に形成する。次に、基板Ｗを必要に応じて水洗した後、第２段の無電解めっき処理を施して、図２（ｂ）に示すように、シード層９の表面に、例えばＣｏ−Ｗ−Ｂ合金またはＣｏ−Ｗ−Ｐ合金等のＷを含むＣｏ−Ｗ合金からなる熱拡散防止効果に優れた保護膜１０を選択に形成する。そして、水洗し乾燥させた後、図２（ｃ）に示すように、この上に絶縁膜２２を堆積させる。
【００２２】
このように、配線８の露出表面を、熱拡散効果に優れたＣｏ−Ｗ−Ｂ合金またはＣｏ−Ｗ−Ｐ合金等のＷを含むＣｏ−Ｗ合金からなる保護膜１０で選択的に覆って配線８を保護することで、配線の熱拡散を有効に防止することができる。しかも、下地の膜質、すなわち配線８の状態に影響されることなく、均一な膜質で一定の膜厚のＣｏ−Ｂ合金またはＣｏ−Ｐ合金からなるシード層９を予め形成し、このシード層９の表面にＣｏ−Ｗ−Ｂ合金等からなる保護膜１０を選択的に形成することで、この保護膜１０の膜厚を一定にすることができる。
【００２３】
つまり、例えば、配線８の露出表面にＣｏ−Ｗ−Ｂ合金等からなる保護膜１０を直接形成すると、配線８の状態、例えば銅の結晶配向の差異に起因して、保護膜１０の膜厚に大きなばらつきが生じてしまうが、Ｃｏ−Ｂ合金等からなる均一な膜質のシード層９を均一な膜厚に予め形成しておいて、この表面に保護膜１０を形成することで、このような弊害をなくすことができる。
【００２４】
なお、例えば保護膜１０の酸化防止機能を強化するため、保護膜１０の表面に酸化性雰囲気の絶縁膜を更に積層してもよい。
【００２５】
ここで、この例では、保護膜１０として、Ｃｏ−Ｗ−Ｂ合金を使用している。つまり、Ｃｏイオン、錯化剤、ｐＨ緩衝剤、ｐＨ調整剤、還元剤としてのアルキルアミンボラン、及びＷを含む化合物を含有しためっき液を使用し、このめっき液に基板Ｗの表面を浸漬させることで、Ｃｏ−Ｗ−Ｂ合金からなる保護膜１０を形成している。
【００２６】
このめっき液には、必要に応じて、安定剤としての重金属化合物または硫黄化合物の１種または２種以上、または界面活性剤の少なくとも一方が添加され、またアンモニア水または水酸化第四級アンモニウム等のｐＨ調整剤を用いて、ｐＨが好ましくは５〜１４、より好ましくは６〜１０に調整されている。めっき液の温度は、例えば３０〜９０℃、好ましくは４０〜８０℃である。
【００２７】
めっき液のコバルトイオンの供給源としては、例えば硫酸コバルト、塩化コバルト、酢酸コバルト等のコバルト塩を挙げることができる。コバルトイオンの添加量は、例えば０．００１〜１ｍｏｌ／Ｌ、好ましくは０．０１〜０．３ｍｏｌ／Ｌ程度である。
【００２８】
錯化剤としては、例えば酢酸等のカルボン酸及びそれらの塩、酒石酸、クエン酸等のオキシカルボン酸及びそれらの塩、グリシン等のアミノカルボン酸及びそれらの塩を挙げることができる。また、それらは単独で使用してもよく、２種以上併用してもよい。錯化剤の総添加量は、例えば０．００１〜１．５ｍｏｌ／Ｌ、好ましくは０．０１〜１．０ｍｏｌ／Ｌ程度である。
【００２９】
ｐＨ緩衝剤としては、例えば硫酸アンモニウム、塩化アンモニウム、ホウ酸等を挙げることができる。ｐＨ緩衝剤の添加量は、例えば０．０１〜１．５ｍｏｌ／Ｌ、好ましくは０．１〜１ｍｏｌ／Ｌ程度である。
【００３０】
ｐＨ調整剤としては、例えばアンモニア水、水酸化テトラメチルアンモニウム（ＴＭＡＨ）等を挙げることができ、ｐＨを５〜１４、好ましくはｐＨ６〜１０に調整する。
【００３１】
還元剤としてのアルキルアミンボランとしては、例えばジメチルアミンボラン（ＤＭＡＢ）、ジエチルアミンボラン等を挙げることができる。還元剤の添加量は、例えば０．０１〜１ｍｏｌ／Ｌ、好ましくは０．０１〜０．５ｍｏｌ／Ｌ程度である。
【００３２】
タングステンを含む化合物としては、例えばタングステン酸及びそれらの塩、または、タングストリン酸（例えば、Ｈ_３(ＰＷ_１２Ｐ_４０)・ｎＨ_２Ｏ）等のヘテロポリ酸及びそれらの塩等を挙げることができる。タングステンを含む化合物の添加量は、例えば０．００１〜１ｍｏｌ／Ｌ、好ましくは０．０１〜０．１ｍｏｌ／Ｌ程度である。
【００３３】
このめっき液には、上記成分以外に公知の添加剤を添加することができる。この添加剤としては、例えば、浴安定剤として鉛化合物等の重金属化合物やチオシアン化合物等の硫黄化合物等の１種または２種以上、またアニオン系、カチオン系、ノニオン系の界面活性剤を挙げることができる。
【００３４】
また、シード層９として、Ｃｏ−Ｂ合金を使用している。つまり、前述のＣｏ−Ｗ−Ｂ合金用のめっき液からＷを含む化合物を除いためっき液を使用し、このめっき液に基板Ｗの表面を浸漬させることで、Ｃｏ−Ｂ合金からなるシード層９を形成している。これにより、連続した無電解めっき処理が可能となる。
【００３５】
なお、この例では、保護膜１０としてＣｏ−Ｗ−Ｂ合金を、シード層９としてＣｏ−Ｂ合金をそれぞれ使用しているが、保護膜１０として、Ｗを含むＣｏ−Ｗ−Ｐ合金等を、シード層９として、Ｗを含まないＣｏ−Ｐ合金等をそれぞれ使用してもよい。また、配線材料として、銅を使用した例を示しているが、銅の他に、銅合金、銀及び銀合金等を使用しても良い。
【００３６】
図４は、無電解めっき装置の概略構成図である。図４に示すように、この無電解めっき装置は、半導体基板Ｗをその上面に保持する保持手段１１と、保持手段１１に保持された半導体基板Ｗの被めっき面（上面）の周縁部に当接して該周縁部をシールする堰部材（めっき液保持機構）３１と、堰部材３１でその周縁部をシールされた半導体基板Ｗの被めっき面にめっき液（無電解めっき処理液）を供給するシャワーヘッド（無電解めっき処理液（分散）供給手段）４１を備えている。無電解めっき装置は、さらに保持手段１１の上部外周近傍に設置されて半導体基板Ｗの被めっき面に洗浄液を供給する洗浄液供給手段５１と、排出された洗浄液等（めっき廃液）を回収する回収容器６１と、半導体基板Ｗ上に保持しためっき液を吸引して回収するめっき液回収ノズル６５と、前記保持手段１１を回転駆動するモータ（回転駆動手段）Ｍとを備えている。
【００３７】
保持手段１１は、その上面に半導体基板Ｗを載置して保持する基板載置部１３を有している。この基板載置部１３は、半導体基板Ｗを載置して固定するように構成されており、具体的には半導体基板Ｗをその裏面側に真空吸着する図示しない真空吸着機構を備えている。一方、基板載置部１３の裏面側には、面状であって半導体基板Ｗの被めっき面を下面側から暖めて保温する裏面ヒータ（加熱手段）１５が設置されている。この裏面ヒータ１５は、例えばラバーヒータによって構成されている。この保持手段１１は、モータＭによって回転駆動されると共に、図示しない昇降手段によって上下動できるように構成されている。
【００３８】
堰部材３１は、筒状であってその下部に半導体基板Ｗの外周縁をシールするシール部３３を有し、図示の位置から上下動しないように設置されている。
シャワーヘッド４１は、先端に多数のノズルを設けることで、供給されためっき液をシャワー状に分散して半導体基板Ｗの被めっき面に略均一に供給する構造のものである。また洗浄液供給手段５１は、ノズル５３から洗浄液を噴出する構造である。
【００３９】
めっき液回収ノズル６５は、上下動且つ旋回できるように構成されていて、その先端が半導体基板Ｗの上面周縁部の堰部材３１の内側に下降して半導体基板Ｗ上のめっき液を吸引するように構成されている。
【００４０】
次にこの無電解めっき装置の動作を説明する。まず図示の状態よりも保持手段１１を下降して堰部材３１との間に所定寸法の隙間を設け、基板載置部１３に半導体基板Ｗを載置・固定する。半導体基板Ｗとしては、例えばφ８インチウエハを用いる。
次に、図４に示すように、保持手段１１を上昇させ、その上面を堰部材３１の下面に当接させ、同時に半導体基板Ｗの外周を堰部材３１のシール部３３によってシールする。この時、半導体基板Ｗの表面は開放された状態となっている。
【００４１】
次に裏面ヒータ１５によって半導体基板Ｗ自体を直接加熱して、シャワーヘッド４１からめっき液を噴出して半導体基板Ｗの表面の略全体にめっき液を降り注ぐ。半導体基板Ｗの表面は、堰部材３１によって囲まれているので、注入しためっき液は全て半導体基板Ｗの表面に保持される。供給するめっき液の量は半導体基板Ｗの表面に１ｍｍ厚（約３０ｍｌ）となる程度の少量で良い。なお被めっき面上に保持するめっき液の深さは１０ｍｍ以下であれば良く、この例のように１ｍｍでも良い。供給するめっき液が少量で済めばこれを加熱する加熱装置も小型のもので良くなる。
【００４２】
このように半導体基板Ｗ自体を加熱するように構成すれば、加熱するのに大きな消費電力の必要なめっき液の温度をそれほど高く昇温しなくても良いので、消費電力の低減化やめっき液の材質変化の防止が図れ、好適である。なお半導体基板Ｗ自体の加熱のための消費電力は小さくて良く、また半導体基板Ｗ上に溜めるめっき液の量は少ないので、裏面ヒータ１５による半導体基板Ｗの保温は容易に行え、裏面ヒータ１５の容量は小さくて良く装置のコンパクト化を図ることができる。また半導体基板Ｗ自体を直接冷却する手段を用いれば、めっき中に加熱・冷却を切替えてめっき条件を変化させることも可能である。半導体基板上に保持されているめっき液は少量なので、感度良く温度制御が行える。
【００４３】
そして、モータＭによって半導体基板Ｗを瞬時回転させて被めっき面の均一な液濡れを行い、その後半導体基板Ｗを静止した状態で被めっき面のめっきを行う。具体的には、半導体基板Ｗを１ｓｅｃだけ１００ｒｐｍ以下で回転して半導体基板Ｗの被めっき面上をめっき液で均一に濡らし、その後静止させて１ｍｉｎ間無電解めっきを行わせる。なお瞬時回転時間は長くても１０ｓｅｃ以下とする。
【００４４】
上記めっき処理が完了した後、めっき液回収ノズル６５の先端を半導体基板Ｗの表面周縁部の堰部材３１内側近傍に下降し、めっき液を吸い込む。このとき半導体基板Ｗを、例えば１００ｒｐｍ以下の回転速度で回転させれば、半導体基板Ｗ上に残っためっき液を遠心力で半導体基板Ｗの周縁部の堰部材３１の部分に集めることができ、効率良く、且つ高い回収率でめっき液の回収ができる。そして保持手段１１を下降させて半導体基板Ｗを堰部材３１から離し、半導体基板Ｗの回転を開始して洗浄液供給手段５１のノズル５３から洗浄液（超純水）を半導体基板Ｗの被めっき面に噴射して被めっき面を冷却すると同時に希釈化・洗浄することで無電解めっき反応を停止させる。このときノズル５３から噴射される洗浄液を堰部材３１にも当てることで堰部材３１の洗浄を同時に行っても良い。このときのめっき廃液は、回収容器６１に回収され、廃棄される。
【００４５】
なお、一度使用しためっき液は再利用せず、使い捨てとする。前述のようにこの装置において使用されるめっき液の量は従来に比べて非常に少なくできるので、再利用しなくても廃棄するめっき液の量は少ない。なお場合によってはめっき液回収ノズル６５を設置しないで、使用後のめっき液も洗浄液と共にめっき廃液として回収容器６１に回収しても良い。
そしてモータＭによって半導体基板Ｗを高速回転してスピン乾燥した後、保持手段１１から取り出す。
【００４６】
図５は、他の無電解めっき装置の概略構成図である。図５において、図４に示す無電解めっき装置と相違する点は、保持手段１１内に裏面ヒータ１５を設ける代わりに、保持手段１１の上方にランプヒータ（加熱手段）１７を設置し、このランプヒータ１７とシャワーヘッド４１−２とを一体化した点である。即ち、例えば複数の半径の異なるリング状のランプヒータ１７を同心円状に設置し、ランプヒータ１７の間の隙間からシャワーヘッド４１−２の多数のノズル４３−２をリング状に開口させている。なおランプヒータ１７としては、渦巻状の一本のランプヒータで構成しても良いし、さらにそれ以外の各種構造・配置のランプヒータで構成しても良い。
【００４７】
このように構成しても、めっき液は各ノズル４３−２から半導体基板Ｗの被めっき面上にシャワー状に略均等に供給でき、またランプヒータ１７によって半導体基板Ｗの加熱・保温も直接均一に行える。ランプヒータ１７の場合、半導体基板Ｗとめっき液の他に、その周囲の空気をも加熱するので半導体基板Ｗの保温効果もある。
【００４８】
なおランプヒータ１７によって半導体基板Ｗを直接加熱するには、比較的大きい消費電力のランプヒータ１７が必要になるので、その代わりに比較的小さい消費電力のランプヒータ１７と前記図４に示す裏面ヒータ１５とを併用して、半導体基板Ｗは主として裏面ヒータ１５によって加熱し、めっき液と周囲の空気の保温は主としてランプヒータ１７によって行うようにしても良い。また半導体基板Ｗを直接、または間接的に冷却する手段を設けて、温度制御を行っても良い。
【００４９】
（実施例）
シリコン基板の上に、ＴａＮを４０ｎｍ堆積させ、この上にスパッタリングによって１５０ｎｍの銅、電解銅めっきによって５００ｎｍの銅を堆積させ、熱処理した表面をＣＭＰ処理を施した試料を用意した。そして、図４に示す無電解めっき装置を用い、試料の表面に下地前処理を施して水洗した後、下記の表１に示す組成の無電解めっき液を使用した、約５秒間の無電解めっき処理を行って、試料（基板）の表面にＣｏ−Ｂ合金（シード層）を約１０ｎｍ堆積させた。
【表１】

【００５０】
次に、試料の表面を必要に応じて水洗した後、今後は、下記の表２に示す組成の無電解めっき液を使用した、約１分間の無電解めっき処理を連続的に行って、ＣＯ−Ｗ−Ｂ合金（保護膜）を約４０ｎｍ堆積させた。しかる後、試料を水洗し乾燥させた。
【表２】

【００５１】
（比較例）
比較例として、前述と同様な試料の表面に、表２に示す組成の無電解めっき液を使用した、約１分間の無電解めっき処理を行って、Ｃｏ−Ｗ−Ｂ合金を約４０ｎｍ堆積させたもの（比較例１）と、前述と同様な試料の表面に、表１に示す組成の無電解めっき液を使用した、約１５秒間の無電解めっき処理を行って、Ｃｏ−Ｂ合金を約４０ｎｍ堆積させたもの（比較例２）を作製した。
【００５２】
これらのＣＭＰ処理後でめっき前の試料の表面をＳＥＭ（走査電子顕微鏡）で撮影した写真を図面化したものを図６に、実施例、比較例１，２で処理しためっき後の試料の表面をＳＥＭ（走査電子顕微鏡）で撮影した写真を図面化したものを図７〜図９にそれぞれ示す。また、実施例、比較例１，２で処理しためっき後の試料に形成されためっき膜を、圧力３．６×１０^−４Ｐａ、温度４５０℃で２時間アニールし、アニール前後の二次イオン質量分析（ＳＩＭＳ）を行った時のデータを図面化したものを図１０〜図１２にそれぞれ示す。なお、これらの図１０〜図１２において、実線はアニール前の状態を、波線はアニール後の状態を示す。
【００５３】
これらの測定結果により、比較例１にあっては、図１１に示すように、熱拡散防止効果に優れているものの、例えば図６に示すように、銅の結晶配向に差異があると、この差異に起因して、図８に示すように、膜厚差に大きなばらつきが生じる。また、比較例２にあっては、例えば図６に示すように、銅の結晶配向に差異があっても、図９に示すように、均一な膜厚のめっき膜を得ることができるものの、図１２に示すように、熱拡散効果に劣る。これに対して、実施例にあっては、図６に示すように、銅の結晶配向に差異があっても、図７に示すように、均一な膜厚のめっき膜を得ることができ、しかも図１０に示すように、熱拡散防止効果に優れていることが判る。
【００５４】
【発明の効果】
以上説明したように、本発明によれば、例えばＣｏ−Ｗ−Ｂ合金等のＷを有するＣｏ−Ｗ合金からなる熱拡散防止効果に優れた保護膜（蓋材）を一定の膜厚に形成して、埋め込み配線の熱拡散を有効に防止することができる。
【図面の簡単な説明】
【図１】半導体装置における銅配線形成例のＣＭＰ処理までを工程順に示す図である。
【図２】本発明の半導体装置における銅配線形成例のＣＭＰ処理後を工程順に示す図である。
【図３】本発明のめっき方法の工程を示すブロック図である。
【図４】無電解めっき装置の一例を示す概略構成図である。
【図５】無電解めっき装置の他の例を示す概略構成図である。
【図６】実施例及び比較例１，２に供する試料のＳＥＭ写真を図面化した図である。
【図７】実施例による処理を施した試料のＳＥＭ写真を図面化した図である。
【図８】比較例１による処理を施した試料のＳＥＭ写真を図面化した図である。
【図９】比較例２による処理を施した試料のＳＥＭ写真を図面化した図である。
【図１０】実施例による処理を施した試料のアニール前後のＸ線解析を行った時のデータを図面化した図である。
【図１１】比較例１による処理を施した試料のアニール前後のＸ線解析を行った時のデータを図面化した図である。
【図１２】比較例２による処理を施した試料のアニール前後のＸ線解析を行った時のデータを図面化した図である。
【図１３】タングステン（Ｗ）を有するＣｏ−Ｗ合金めっき液によってめっきを行った時のＷ濃度とめっき速度との関係を示すグラフである。
【符号の説明】
２絶縁膜
３コンタクトホール
４溝
５バリア層
６銅シード層
７銅層
８配線
９シード層
１０保護膜
２２絶縁膜[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly to an embedded wiring structure in which a conductor such as copper or silver is embedded in a fine concave portion for wiring provided on the surface of a semiconductor substrate or the like, and the surface of the wiring And a method of manufacturing the same.
[0002]
[Prior art]
As a wiring formation process of a semiconductor device, a process (so-called damascene process) in which a metal (conductor) is embedded in a wiring groove and a contact hole is being used. This is because, after embedding a metal such as copper or silver in a wiring groove or contact hole previously formed in an interlayer insulating film, the excess metal is removed by chemical mechanical polishing (CMP) and planarized. Process technology.
[0003]
In this type of wiring, after planarization, the surface of the wiring is exposed to the outside, and when forming a buried wiring thereon, for example, when forming SiO ₂ in the next interlayer insulating film forming process In the case of surface oxidation, SiO ₂ etching for forming a via hole, etc., there is a concern about surface contamination due to etchant of the wiring exposed at the bottom of the via hole, resist peeling, or the like.
[0004]
For this reason, conventionally, a wiring protective film such as SiN is formed on the entire surface of the semiconductor substrate as well as the wiring forming portion where the surface is exposed to prevent contamination due to wiring etchant or the like. It was. However, when a protective film such as SiN is formed on the entire surface of the semiconductor substrate, in a semiconductor device having a buried wiring structure, the dielectric constant of the interlayer insulating film is increased to induce wiring delay, and copper or silver as a wiring material is used. Even if such a low resistance material is used, the capability improvement as a semiconductor device is hindered.
[0005]
Therefore, the surface of the wiring is selectively covered with a protective film made of a Co—W alloy such as Co—W—B and Co—WP, which has a low specific resistance (ρ), for example, obtained by electroless plating, It has been studied to prevent the surface contamination of the wiring and further the thermal diffusion.
[0006]
[Problems to be solved by the invention]
However, the surface of the embedded wiring is selectively formed by a protective film (covering material) made of Co—W alloy having W (tungsten) such as Co—W—B, Co—WP alloy, etc. obtained by electroless plating. Covering and protecting the wiring can effectively prevent the thermal diffusion of the wiring (excelling in the thermal diffusion prevention effect), but the plating speed is slow and the film thickness of the plating film is the film quality of the base (wiring). Depending on the state, for example, due to a difference in crystal orientation, a significant difference occurs in the thickness of the plating film, and the plating film may not be formed on the submicron wiring. This is presumably because W in the plating solution becomes a factor that inhibits the discharge of the anodic oxidation current of the reducing agent. For this reason, as shown in FIG. 13, when the W concentration (W content) in the plating solution increases, the plating rate decreases as the W concentration increases.
[0007]
On the other hand, if the surface of the embedded wiring is selectively covered with a protective film (covering material) made of a Co alloy having no W such as Co-B, Co-P alloy, etc., the plating speed is fast and the base Therefore, it is possible to form a plating film with a certain thickness on the submicron wiring without being affected by the film quality of the (wiring), but it is not possible to effectively prevent the thermal diffusion of the wiring ( Inferior heat diffusion prevention effect).
[0008]
That is, there is a problem that it is difficult to achieve both the use of a protective film having an excellent effect of preventing thermal diffusion of wiring and the constant thickness of the protective film. Here, the protective film is a film having a function of preventing the thermal diffusion of the embedded wiring material and a function of preventing the wiring material from being oxidized in an oxidizing atmosphere when forming the laminated wiring. Show.
[0009]
The present invention has been made in view of the above circumstances, and by selectively covering only the surface of the embedded wiring with a protective film having a certain thickness excellent in the thermal diffusion preventing effect of the wiring, the thermal diffusion of the wiring is effectively performed. An object of the present invention is to provide a semiconductor device and a method for manufacturing the same that can be prevented.
[0010]
[Means for Solving the Problems]
According to the first aspect of the present invention, a seed layer made of a Co—B alloy or a Co—P alloy is selectively formed on the surface of an exposed wiring of a semiconductor device having a buried wiring structure by electroless plating. A protective film made of a Co—W—B alloy or a Co—WP alloy is selectively formed on the surface of the semiconductor device.
[0013]
This ensures, firstly without being influenced by the state of the underlying film quality, to form a seed layer made of uniform film quality of the Co-B alloy or Co-P alloy with a uniform thickness on the surface of the seed layer, A protective film made of a Co—W—B or Co—WP alloy having an excellent thermal diffusion preventing effect can be formed with a uniform thickness.
A second aspect of the present invention is the semiconductor device according to the first aspect, wherein the wiring is made of copper.
[0014]
According to a third aspect of the present invention, a seed layer made of a Co-B alloy or a Co-P alloy is selectively formed on the surface of an exposed wiring of a semiconductor device having a buried wiring structure by electroless plating. And a protective film made of a Co—WB alloy or a Co—WP alloy is selectively formed on the surface of the semiconductor device.
[0015]
According to a fourth aspect of the present invention, in the semiconductor device manufacturing method according to the third aspect , the wiring is made of copper .
[0018]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below.
FIG. 1 shows an example of copper wiring formation in a semiconductor device in the order of steps. As shown in FIG. 1A, on a conductive layer 1a on a semiconductor substrate 1 on which a semiconductor element is formed, for example, from SiO _2. An insulating film 2 is deposited, and a contact hole 3 and a wiring groove 4 are formed in the insulating film 2 by, for example, lithography / etching technique. A barrier layer 5 made of TaN or the like is formed on the contact hole 3, and further thereon. A copper seed layer 6 as a power feeding layer for electrolytic plating is formed by sputtering or the like.
[0019]
Then, as shown in FIG. 1B, the surface of the semiconductor substrate W is plated with copper so that the contact holes 3 and the grooves 4 of the semiconductor substrate W are filled with copper, and a copper layer is formed on the insulating film 2. 7 is deposited. The resistance of the copper layer 7 is lowered by heat treatment of the copper layer 7, and then the copper layer 7 on the insulating film 2 is removed by chemical mechanical polishing (CMP) to form contact holes 3 and wiring grooves 4. The surface of the filled copper layer 7 and the surface of the insulating film 2 are made substantially flush. Thereby, as shown in FIG. 1C, a wiring 8 composed of the copper seed layer 6 and the copper layer 7 is formed inside the insulating film 2.
[0020]
The semiconductor device of the present invention selectively covers the exposed surface of the wiring 8 formed on the substrate W as described above with, for example, a protective film 10 having an excellent effect of preventing thermal diffusion, as shown in FIG. The wiring 8 is protected from contamination while preventing thermal diffusion of the wiring 8, and an insulating film 22 such as SiO ₂ or SiOF is laminated on the surface of the substrate W to constitute a multilayer wiring structure. ing. As a pretreatment for forming the protective film, the protective film 10 is first formed on the surface of the seed layer 9 by selectively forming a seed layer 9 that easily attaches to the wiring 8 and serves as a catalyst. The
[0021]
A part of the process at this time is shown in FIG. In this example, first, pretreatment (base pretreatment) is performed on the surface of the wiring 8 serving as a base of the substrate W after the CMP process, and after washing with water, a pretreatment for forming a protective film is performed on the surface of the substrate W. . That is, in this example, the first-stage electroless plating is performed, and, as shown in FIG. 2A, the exposed surface of the wiring 8 to the outside is made of W such as a Co—B alloy or a Co—P alloy. A seed layer 9 made of a Co alloy containing no copper is selectively formed. Next, the substrate W is washed with water as necessary, and then subjected to a second stage electroless plating treatment. As shown in FIG. 2B, the surface of the seed layer 9 is coated with, for example, a Co—WB alloy. Alternatively, the protective film 10 made of a Co—W alloy containing W, such as a Co—WP alloy, having an excellent thermal diffusion preventing effect is selectively formed. Then, after being washed with water and dried, an insulating film 22 is deposited thereon as shown in FIG.
[0022]
In this manner, the exposed surface of the wiring 8 is selectively covered with the protective film 10 made of a Co—W alloy containing W such as a Co—WB alloy or a Co—WP alloy having an excellent thermal diffusion effect. By protecting the wiring 8, thermal diffusion of the wiring can be effectively prevented. In addition, a seed layer 9 made of a Co—B alloy or Co—P alloy having a uniform film quality and a constant film thickness is formed in advance without being affected by the underlying film quality, that is, the state of the wiring 8. By selectively forming the protective film 10 made of a Co—W—B alloy or the like on the surface, the thickness of the protective film 10 can be made constant.
[0023]
That is, for example, when the protective film 10 made of a Co—WB alloy or the like is directly formed on the exposed surface of the wiring 8, the film thickness of the protective film 10 is attributed to the state of the wiring 8, for example, the difference in crystal orientation of copper. However, a uniform film quality seed layer 9 made of a Co-B alloy or the like is formed in advance to a uniform film thickness, and a protective film 10 is formed on the surface. Can be eliminated.
[0024]
For example, in order to enhance the antioxidant function of the protective film 10, an insulating film in an oxidizing atmosphere may be further laminated on the surface of the protective film 10.
[0025]
Here, in this example, a Co—WB alloy is used as the protective film 10. That is, a plating solution containing a compound containing Co ions, a complexing agent, a pH buffering agent, a pH adjusting agent, an alkylamine borane as a reducing agent, and W is used, and the surface of the substrate W is immersed in this plating solution. Thus, the protective film 10 made of a Co—WB alloy is formed.
[0026]
If necessary, at least one of a heavy metal compound or a sulfur compound as a stabilizer, or at least one of a surfactant is added to the plating solution, and ammonia water or quaternary ammonium hydroxide is added. The pH is preferably adjusted to 5 to 14, more preferably 6 to 10, using the pH adjuster. The temperature of the plating solution is, for example, 30 to 90 ° C, preferably 40 to 80 ° C.
[0027]
Examples of the supply source of cobalt ions in the plating solution include cobalt salts such as cobalt sulfate, cobalt chloride, and cobalt acetate. The amount of cobalt ion added is, for example, about 0.001 to 1 mol / L, preferably about 0.01 to 0.3 mol / L.
[0028]
Examples of the complexing agent include carboxylic acids such as acetic acid and salts thereof, oxycarboxylic acids such as tartaric acid and citric acid and salts thereof, and aminocarboxylic acids such as glycine and salts thereof. Moreover, they may be used independently and may be used together 2 or more types. The total amount of complexing agent added is, for example, about 0.001 to 1.5 mol / L, preferably about 0.01 to 1.0 mol / L.
[0029]
Examples of the pH buffering agent include ammonium sulfate, ammonium chloride, boric acid and the like. The amount of pH buffer added is, for example, about 0.01 to 1.5 mol / L, preferably about 0.1 to 1 mol / L.
[0030]
Examples of the pH adjuster include ammonia water and tetramethylammonium hydroxide (TMAH). The pH is adjusted to 5 to 14, preferably 6 to 10.
[0031]
Examples of the alkylamine borane as the reducing agent include dimethylamine borane (DMAB) and diethylamine borane. The amount of the reducing agent added is, for example, about 0.01 to 1 mol / L, preferably about 0.01 to 0.5 mol / L.
[0032]
Examples of the compound containing tungsten include tungstic acid and salts thereof, or heteropolyacids such as tungstophosphoric acid (for example, H ₃ (PW ₁₂ P ₄₀ ) · nH ₂ O) and salts thereof. . The amount of the compound containing tungsten is, for example, about 0.001 to 1 mol / L, preferably about 0.01 to 0.1 mol / L.
[0033]
In addition to the above components, known additives can be added to the plating solution. Examples of the additive include, as a bath stabilizer, one or more of heavy metal compounds such as lead compounds and sulfur compounds such as thiocyan compounds, and anionic, cationic, and nonionic surfactants. Can do.
[0034]
Further, a Co—B alloy is used as the seed layer 9. That is, by using a plating solution obtained by removing a compound containing W from the above-described plating solution for Co—WB alloy, and immersing the surface of the substrate W in this plating solution, a seed layer made of a Co—B alloy is used. 9 is formed. Thereby, the continuous electroless-plating process is attained.
[0035]
In this example, a Co—WB alloy is used as the protective film 10, and a Co—B alloy is used as the seed layer 9, but a Co—WP alloy containing W or the like is used as the protective film 10. As the seed layer 9, a Co—P alloy or the like not containing W may be used. Moreover, although the example which uses copper as a wiring material is shown, you may use a copper alloy, silver, a silver alloy, etc. other than copper.
[0036]
FIG. 4 is a schematic configuration diagram of an electroless plating apparatus. As shown in FIG. 4, the electroless plating apparatus is configured to hold a semiconductor substrate W on its upper surface, and a peripheral portion of a surface to be plated (upper surface) of the semiconductor substrate W held on the holding device 11. A weir member (plating solution holding mechanism) 31 that contacts and seals the peripheral portion, and a plating solution (electroless plating solution) is supplied to the plated surface of the semiconductor substrate W whose peripheral portion is sealed by the weir member 31. A shower head (electroless plating solution (dispersion) supply means) 41 is provided. The electroless plating apparatus is further installed near the upper outer periphery of the holding means 11, a cleaning liquid supply means 51 for supplying a cleaning liquid to the surface to be plated of the semiconductor substrate W, and a recovery container for recovering the discharged cleaning liquid and the like (plating waste liquid) 61, a plating solution recovery nozzle 65 that sucks and recovers the plating solution held on the semiconductor substrate W, and a motor (rotation drive unit) M that rotates the holding unit 11.
[0037]
The holding means 11 has a substrate mounting part 13 for mounting and holding the semiconductor substrate W on the upper surface thereof. The substrate placement unit 13 is configured to place and fix the semiconductor substrate W, and specifically includes a vacuum suction mechanism (not shown) that vacuum-sucks the semiconductor substrate W to the back side thereof. On the other hand, on the back surface side of the substrate mounting portion 13, a back surface heater (heating means) 15 that is planar and warms the surface to be plated of the semiconductor substrate W from the lower surface side is installed. The back heater 15 is constituted by, for example, a rubber heater. The holding means 11 is driven to rotate by a motor M and is configured to be moved up and down by an elevating means (not shown).
[0038]
The weir member 31 has a cylindrical shape and has a seal portion 33 that seals the outer peripheral edge of the semiconductor substrate W at the lower portion thereof, and is installed so as not to move up and down from the illustrated position.
The shower head 41 has a structure in which the supplied plating solution is dispersed in a shower shape and supplied to the surface to be plated of the semiconductor substrate W substantially uniformly by providing a number of nozzles at the tip. The cleaning liquid supply means 51 has a structure for ejecting the cleaning liquid from the nozzle 53.
[0039]
The plating solution recovery nozzle 65 is configured to be able to move up and down and swivel, and its tip descends to the inside of the weir member 31 at the peripheral edge of the upper surface of the semiconductor substrate W so as to suck the plating solution on the semiconductor substrate W. It is configured.
[0040]
Next, the operation of this electroless plating apparatus will be described. First, the holding means 11 is lowered from the state shown in the figure to provide a gap with a predetermined dimension between the weir member 31 and the semiconductor substrate W is placed and fixed on the substrate platform 13. For example, a φ8 inch wafer is used as the semiconductor substrate W.
Next, as shown in FIG. 4, the holding means 11 is raised, the upper surface thereof is brought into contact with the lower surface of the dam member 31, and at the same time, the outer periphery of the semiconductor substrate W is sealed by the seal portion 33 of the dam member 31. At this time, the surface of the semiconductor substrate W is in an open state.
[0041]
Next, the semiconductor substrate W itself is directly heated by the back surface heater 15, and the plating solution is ejected from the shower head 41 to pour the plating solution over substantially the entire surface of the semiconductor substrate W. Since the surface of the semiconductor substrate W is surrounded by the dam member 31, all of the injected plating solution is held on the surface of the semiconductor substrate W. The amount of the plating solution to be supplied may be as small as 1 mm (about 30 ml) on the surface of the semiconductor substrate W. The depth of the plating solution retained on the surface to be plated may be 10 mm or less, and may be 1 mm as in this example. If a small amount of plating solution is supplied, a heating device for heating the plating solution can be small.
[0042]
If the semiconductor substrate W itself is heated in this way, the temperature of the plating solution that requires a large amount of power consumption for heating does not have to be raised so high. Therefore, it is possible to prevent the material from changing. The power consumption for heating the semiconductor substrate W itself may be small, and since the amount of the plating solution stored on the semiconductor substrate W is small, the heat of the semiconductor substrate W by the back heater 15 can be easily performed. The capacity is small and the apparatus can be made compact. If means for directly cooling the semiconductor substrate W itself is used, it is possible to change the plating conditions by switching between heating and cooling during plating. Since the plating solution held on the semiconductor substrate is small, temperature control can be performed with high sensitivity.
[0043]
Then, the semiconductor substrate W is instantaneously rotated by the motor M to uniformly wet the surface to be plated, and then the surface to be plated is plated while the semiconductor substrate W is stationary. Specifically, the semiconductor substrate W is rotated at 100 rpm or less for 1 second so that the surface to be plated of the semiconductor substrate W is uniformly wetted with a plating solution, and then is kept stationary to perform electroless plating for 1 minute. The instantaneous rotation time is at most 10 sec.
[0044]
After the plating process is completed, the tip of the plating solution recovery nozzle 65 is lowered to the vicinity of the inside of the weir member 31 at the peripheral edge of the surface of the semiconductor substrate W, and the plating solution is sucked. At this time, if the semiconductor substrate W is rotated at a rotation speed of, for example, 100 rpm or less, the plating solution remaining on the semiconductor substrate W can be collected in the portion of the dam member 31 on the peripheral edge of the semiconductor substrate W by centrifugal force. The plating solution can be recovered efficiently and at a high recovery rate. Then, the holding means 11 is lowered to separate the semiconductor substrate W from the dam member 31, the rotation of the semiconductor substrate W is started, and the cleaning liquid (ultra pure water) is applied to the surface to be plated of the semiconductor substrate W from the nozzle 53 of the cleaning liquid supply means 51. By spraying and cooling the surface to be plated, the electroless plating reaction is stopped by diluting and washing. At this time, the cleaning liquid sprayed from the nozzle 53 may be applied to the weir member 31 to simultaneously clean the weir member 31. The plating waste liquid at this time is collected in the collection container 61 and discarded.
[0045]
In addition, the plating solution that has been used once is not reused but disposable. As described above, since the amount of the plating solution used in this apparatus can be very small as compared with the conventional case, the amount of the plating solution to be discarded is small even without being reused. In some cases, the plating solution recovery nozzle 65 may not be installed, and the used plating solution may be recovered in the recovery container 61 as a plating waste solution together with the cleaning solution.
Then, after the semiconductor substrate W is rotated at high speed by the motor M and spin-dried, it is taken out from the holding means 11.
[0046]
FIG. 5 is a schematic configuration diagram of another electroless plating apparatus. 5 is different from the electroless plating apparatus shown in FIG. 4 in that a lamp heater (heating means) 17 is provided above the holding means 11 instead of providing the back heater 15 in the holding means 11. The heater 17 and the shower head 41-2 are integrated. That is, for example, a plurality of ring-shaped lamp heaters 17 having different radii are concentrically arranged, and a large number of nozzles 43-2 of the shower head 41-2 are opened in a ring shape from gaps between the lamp heaters 17. The lamp heater 17 may be composed of a single spiral lamp heater, or may be composed of lamp heaters having various other structures and arrangements.
[0047]
Even with this configuration, the plating solution can be supplied substantially uniformly in a shower form from the nozzles 43-2 onto the surface to be plated of the semiconductor substrate W, and the heating and heat insulation of the semiconductor substrate W is directly uniform by the lamp heater 17. It can be done. In the case of the lamp heater 17, in addition to the semiconductor substrate W and the plating solution, the surrounding air is also heated, so that there is an effect of keeping the temperature of the semiconductor substrate W.
[0048]
In order to directly heat the semiconductor substrate W by the lamp heater 17, the lamp heater 17 with relatively high power consumption is required. Instead, the lamp heater 17 with relatively low power consumption and the back surface heater shown in FIG. 15, the semiconductor substrate W may be heated mainly by the back heater 15, and the plating solution and the surrounding air may be kept warm mainly by the lamp heater 17. Also, temperature control may be performed by providing means for cooling the semiconductor substrate W directly or indirectly.
[0049]
(Example)
A sample was prepared by depositing 40 nm of TaN on a silicon substrate, depositing 150 nm of copper by sputtering and 500 nm of copper by electrolytic copper plating, and subjecting the heat-treated surface to CMP treatment. Then, using the electroless plating apparatus shown in FIG. 4, the surface of the sample was subjected to a pretreatment for pretreatment and washed with water, and then electroless plating for about 5 seconds using an electroless plating solution having the composition shown in Table 1 below. Processing was performed, and about 10 nm of Co-B alloy (seed layer) was deposited on the surface of the sample (substrate).
[Table 1]

[0050]
Next, after the surface of the sample was washed with water as necessary, in the future, an electroless plating process of about 1 minute using an electroless plating solution having the composition shown in Table 2 below was continuously performed, and CO -About 40 nm of WB alloy (protective film) was deposited. Thereafter, the sample was washed with water and dried.
[Table 2]

[0051]
(Comparative example)
As a comparative example, a surface of a sample similar to that described above was subjected to an electroless plating treatment for about 1 minute using an electroless plating solution having the composition shown in Table 2 to deposit a Co—W—B alloy by about 40 nm. The surface of the sample similar to that described above (Comparative Example 1) and an electroless plating solution having the composition shown in Table 1 were subjected to electroless plating treatment for about 15 seconds to obtain a Co-B alloy. What was deposited to 40 nm (Comparative Example 2) was produced.
[0052]
FIG. 6 shows a photograph of the surface of the sample after the CMP treatment and before the plating taken with an SEM (scanning electron microscope). FIG. 6 shows the surface of the sample after the plating treated in Examples and Comparative Examples 1 and 2. FIGS. 7 to 9 show drawings of photographs taken with SEM (scanning electron microscope). In addition, the plating film formed on the sample after plating processed in Examples and Comparative Examples 1 and 2 was annealed at a pressure of 3.6 × 10 ⁻⁴ Pa and a temperature of 450 ° C. for 2 hours, and secondary ions before and after annealing. Drawings of data obtained when mass spectrometry (SIMS) is performed are shown in FIGS. 10 to 12, a solid line indicates a state before annealing, and a wavy line indicates a state after annealing.
[0053]
According to these measurement results, in Comparative Example 1, as shown in FIG. 11, the thermal diffusion preventing effect is excellent. However, for example, as shown in FIG. Due to the difference, as shown in FIG. 8, there is a large variation in the film thickness difference. In Comparative Example 2, for example, as shown in FIG. 6, even if there is a difference in the crystal orientation of copper, a plated film with a uniform film thickness can be obtained as shown in FIG. As shown in FIG. 12, the thermal diffusion effect is inferior. On the other hand, in the example, as shown in FIG. 6, even if there is a difference in the crystal orientation of copper, as shown in FIG. 7, a plating film having a uniform film thickness can be obtained. Moreover, as shown in FIG. 10, it can be seen that the thermal diffusion preventing effect is excellent.
[0054]
【The invention's effect】
As described above, according to the present invention, for example, a protective film (covering material) made of a Co—W alloy having W such as a Co—W—B alloy and having an excellent thermal diffusion preventing effect is formed with a constant film thickness. Thus, it is possible to effectively prevent thermal diffusion of the embedded wiring.
[Brief description of the drawings]
FIG. 1 is a diagram showing, in order of processes, up to CMP processing of an example of forming a copper wiring in a semiconductor device.
FIG. 2 is a view showing, after the CMP process, an example of forming a copper wiring in the semiconductor device of the present invention in the order of steps.
FIG. 3 is a block diagram showing steps of the plating method of the present invention.
FIG. 4 is a schematic configuration diagram showing an example of an electroless plating apparatus.
FIG. 5 is a schematic configuration diagram showing another example of an electroless plating apparatus.
6 is a drawing showing SEM photographs of samples used in Examples and Comparative Examples 1 and 2. FIG.
FIG. 7 is a drawing showing an SEM photograph of a sample that has been processed according to an example.
8 is a drawing showing an SEM photograph of a sample that has been treated according to Comparative Example 1. FIG.
FIG. 9 is a drawing showing an SEM photograph of a sample that has been treated according to Comparative Example 2;
FIG. 10 is a diagram illustrating data when X-ray analysis is performed before and after annealing of a sample subjected to treatment according to an example.
11 is a diagram illustrating data when X-ray analysis is performed before and after annealing of a sample that has been subjected to treatment according to Comparative Example 1. FIG.
12 is a diagram illustrating data when X-ray analysis is performed before and after annealing of a sample that has been processed according to Comparative Example 2. FIG.
FIG. 13 is a graph showing the relationship between the W concentration and the plating rate when plating is performed with a Co—W alloy plating solution containing tungsten (W).
[Explanation of symbols]
2 Insulating film 3 Contact hole 4 Groove 5 Barrier layer 6 Copper seed layer 7 Copper layer 8 Wiring 9 Seed layer 10 Protective film 22 Insulating film

Claims

A seed layer made of a Co-B alloy or a Co-P alloy is selectively formed by electroless plating on the surface of the exposed wiring of the semiconductor device having the embedded wiring structure, and the Co-W-B is formed on the surface of the seed layer. A semiconductor device, wherein a protective film made of an alloy or a Co-WP alloy is selectively formed.

The semiconductor device according to claim 1 , wherein the wiring is made of copper .

A seed layer made of a Co-B alloy or a Co-P alloy is selectively formed by electroless plating on the surface of the exposed wiring of the semiconductor device having the embedded wiring structure, and the Co-W-B is formed on the surface of the seed layer. A method of manufacturing a semiconductor device, wherein a protective film made of an alloy or a Co-WP alloy is selectively formed.

4. The method of manufacturing a semiconductor device according to claim 3 , wherein the wiring is made of copper .