JP2004214508A - Method and apparatus for forming wiring - Google Patents
Method and apparatus for forming wiring Download PDFInfo
- Publication number
- JP2004214508A JP2004214508A JP2003001468A JP2003001468A JP2004214508A JP 2004214508 A JP2004214508 A JP 2004214508A JP 2003001468 A JP2003001468 A JP 2003001468A JP 2003001468 A JP2003001468 A JP 2003001468A JP 2004214508 A JP2004214508 A JP 2004214508A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- wiring
- conductive layer
- metal film
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Chemically Coating (AREA)
- Electroplating Methods And Accessories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、配線形成方法及びその装置に関し、特に半導体ウエハ等の基板の表面に設けられた微細な配線溝や接続孔に銅(Cu)等の導電性金属を埋め込んで配線を形成する配線形成方法及びその装置に関する。
【0002】
【従来の技術】
近年、半導体ウエハ等の基板上に回路を形成するための配線材料として、アルミニウム又はアルミニウム合金に代えて、電気抵抗率が低くエレクトロマイグレーション耐性が高い銅(Cu)を用いる動きが顕著になっている。この銅配線は、基板の表面に設けた微細凹みの内部に銅を埋め込むことによって一般に形成される。この銅配線を形成する方法としては、化学気相成長法(CVD:ChemicalVapor Deposition)、スパッタリング及びめっきといった手法があるが、いずれにしても、基板のほぼ全表面に銅を成膜して、化学機械的研磨(CMP:Chemical Mechanical Polishing)により不要の銅を除去するようにしている。
【0003】
銅はアルミニウムよりも電気抵抗率が40%程度低いため信号遅延現象に対して有利となり、さらには、エレクトロマイグレーション耐性がアルミニウムよりもはるかに高いため、半導体装置の信頼性向上の面でも有利である。その上、配線材料としての銅は、配線と多層配線間の接続孔(ビアホール)を一体形成するデュアルダマシン法に採用することが可能であるため、多層配線構造を相対的に安価に形成することができる。
【0004】
図17、図18、及び図19は、この種の銅配線基板Wの一製造例を工程順に示す図である。
図17(a)に示すように、半導体素子が形成された半導体基材1の導電膜1aの上にSiO2やlow−k材等からなる絶縁膜2を堆積し、この絶縁膜2にリソグラフィ・エッチング技術によりビアホール3と配線用の溝(以下、配線溝という)4からなる微細な凹部5を形成し、その上にTaやTaN等からなる拡散抑制用のバリアメタル(バリア層)6を形成する。そして、図17(b)に示すように、バリアメタル6の表面に、例えばスパッタリングやCVDで給電層となる銅などのシード層(導電層)7を形成する。
【0005】
次に、図17(c)に示すように、基板Wの表面に銅めっきを施すことによって、基板Wの凹部(ビアホール3、配線溝4)5内に配線材料としての銅8を充填するとともに、シード層7の上にも銅8を堆積させる。その後、化学機械的研磨(CMP)により、絶縁膜2上の銅8、シード層7、及びバリアメタル6を除去して、凹部5の内部に充填させた銅8の表面と絶縁膜2の表面とをほぼ同一平面にする。これにより、図17(d)に示すように銅8からなる配線が形成される。
【0006】
【発明が解決しようとする課題】
ここに、基板Wの表面に設けられた微細な凹部5の内部に電解めっきにて銅8を埋め込む場合には、電解めっきに先立ってバリアメタル6の表面にシード層7を形成する必要がある。このシード層7を形成する目的は、シード層7を電気的カソードとして機能させてめっき液中の銅イオンを還元し、シード層7の表面に金属固体としての銅8を析出させるために十分な電流を供給することにある。
【0007】
従って、シード層7のステップカバレッジ(段差被覆性)が十分に良好でないと、シード層7の膜厚に依存して銅8の析出速度差が生じ、これが銅8の埋め込み不良(ボイド、シーム等の欠陥)を招き、半導体装置の配線として機能しなくなるという問題がある。
【0008】
一般に、シード層を形成する方法としては、PVD法(物理蒸着法:PhysicalVapor Deposition)あるいは上述したCVD法が用いられている。しかしながら、配線ルール0.13μm以下でアスペクト比が大きい配線溝及びビアホール内にPVD法によりシード層7を形成する場合にあっては、図18(a)に示すように、シード層7のステップカバレッジの悪化が顕著となる。その結果、めっきにて形成された銅配線内に図18(b)に示すような空洞(ボイド)10が発生して半導体装置の性能を低下させてしまう。
【0009】
このような問題を解決するために、PVD法に代えて無電解めっき法によりバリアメタルに直接シード層を形成する試みもなされている。しかしながら、この方法では平滑かつ均一なシード層が形成できず、このため、その後の電解めっき法にて銅を形成したときにボイドやシーム等の欠陥が発生してしまう。また、CVD法は原材料費が大変高価で未だ実用向きではない。
【0010】
また、図19(a)及び図19(b)に示すように、めっき法では銅が等方的に成膜されるため、幅の狭い配線溝12は、幅の広い配線溝11に比べて、銅8の埋め込みに要する時間が短い。このため、幅の広い配線溝11への銅8の埋め込みが終了した時点で、幅の狭い配線溝12の部分には、図19(c)に示すように過剰な銅8が堆積してしまう。
【0011】
このように、基板W上に銅8が不均一に成膜されると、次工程において化学機械的研磨(CMP)を行っても基板Wの表面を十分に平坦化させることが困難となる。すなわち、図19(d)に示すように、過剰に堆積された部分の銅8Aは十分に除去されずに基板W上に残り、一方、広い幅を持つ配線溝の部分の銅8Bは過剰に研磨され、いわゆるディッシングが生じる。そして、基板W上に残留した銅は配線間の短絡の原因となり、ディッシングが生じた部分では配線の断面積が減少し、配線抵抗が増加するという問題が生じる。
【0012】
本発明は上述した事情に鑑みてなされたもので、導電層(シード層)のステップカバレッジ性及び配線溝の幅の大小に依存せずに、配線を均一性良く形成することができる配線形成方法及びその装置を提供することを目的とする。
【0013】
【課題を解決するための手段】
上述した目的を達成するために、請求項1に記載の本発明は、基板の表面に形成された配線溝に配線材料を埋め込んで配線を形成する配線形成方法であって、基板の表面及び前記配線溝に予め形成されたバリアメタル及び導電層のうち、前記導電層を基板の表面及び前記配線溝の側面から除去する導電層除去工程と、前記導電層除去工程の後に前記配線溝の底面に残留する導電層の上に金属膜を形成する金属膜形成工程と、を備えることを特徴とする配線形成方法である。
【0014】
本発明によれば、導電層を除去した後、例えば無電解めっきを行うことにより、配線溝の底面に残された導電層(シード層)を反応の起点として配線材料としての金属を選択的に析出させることが可能となる。その結果、配線溝の側面が導電層によって十分に被覆されていない場合であっても、この被覆不良に起因するボイドなどの欠陥の発生を防止することができる。また、本発明によれば、配線溝の幅の大きさにかかわらず配線溝内に金属膜を均一に形成することができるため、その後の金属膜を排除する工程において金属膜の残留(膜残り)やディッシングの発生を防止することができる。
【0015】
ここで、本発明の効果について、図1乃至図3を参照して更に詳細に説明する。図1はシングルダマシン法に、図2はデュアルダマシン法に、本発明をそれぞれ適用した場合の配線形成工程を示す図である。図3は本発明に係る配線形成方法を用いて幅の異なる配線溝が形成された基板に配線材料を埋め込む場合の配線形成工程を示す図である。
【0016】
バリアメタル6上に予め形成された導電層(シード層)7を除去する工程においては、配線溝4の底面及び側面以外の導電層7を選択的に除去するのみでなく、図1(b)及び図2(b)に示すように、更に配線溝4の側面に形成されている導電層7を選択的に除去する必要がある。これは、PVD法を用いて導電層7を配線溝4に形成する場合では、特に配線溝4の側面において導電層7のカバレッジの不均一性が顕著となるため、配線溝4の側面に形成された導電層7を除去することによって、カバレッジの不均一性の影響を低減させた状態で金属膜13を形成することが可能となるからである(図1(c)、図2(c)、図2(d)参照)。
【0017】
また、図3(a)に示すように配線溝11,12の底面に残留する導電層7のみを金属膜形成の反応起点とすることによって、配線溝の幅が異なる場合においても、それぞれの配線溝11,12内に金属膜13を形成させるのに要する時間を等しくすることができる。これは、配線溝11,12の側面からの金属膜の成長がなければ、金属膜13を配線溝11,12に充填させるのに必要な時間は、配線溝11,12の幅のサイズに依存せず、配線溝の深さ÷金属成膜速度で求められる時間に等しくなるからである。このように、本発明によれば、局所的に過剰な金属が形成されることを防止でき、基板W上における金属膜厚の均一性を向上させることができる。その結果、次工程の化学機械的研磨などによる金属膜13及びバリアメタル6の除去工程において、図3(d)に示すように、金属膜の残留やディッシングの発生を抑制することが可能となる。
【0018】
請求項2に記載の本発明は、前記導電層除去工程の後であって、かつ、前記金属膜形成工程の前に基板を熱処理する第1の熱処理工程をさらに備えることを特徴とする請求項1に記載の配線形成方法である。
本発明によれば、導電層除去工程において導電層やバリアメタルに生じた残留応力を除去することが可能となり、また、導電層やバリアメタルに生じた傷を修復することも可能となる。
【0019】
請求項3に記載の本発明は、前記金属膜形成工程の後に基板を熱処理する第2の熱処理工程をさらに備えることを特徴とする請求項1又は2に記載の配線形成方法である。
本発明によれば、金属膜が形成された基板を熱処理することにより、バリアメタルと金属膜との界面におけるバリアメタルの金属成分と金属膜の金属成分との間に接合層が形成され、金属膜のバリアメタルに対する密着性を高めることが可能となる。また、図2(c)及び図2(d)に示すように、配線(金属膜)8内に生じたボイド10やシームを修復させることができる。
【0020】
請求項4に記載の本発明は、前記第2の熱処理工程の後に、基板上から余剰な金属膜とバリアメタルとを除去する金属膜除去工程をさらに備えることを特徴とする請求項3に記載の配線形成方法である。
【0021】
請求項5に記載の本発明は、前記金属膜除去工程の後に、基板を熱処理する第3の熱処理工程をさらに備えることを特徴とする請求項4に記載の配線形成方法である。
本発明によれば、配線のバリアメタルに対する密着性を更に高めることができる。さらに、このような効果に加えて、余剰な金属膜とバリアメタルとを選択的に除去する金属膜除去工程時に基板に対して作用する外力などによって生じる、配線の残留ストレスを緩和させることができる。
【0022】
請求項6に記載の本発明は、前記導電層除去工程は、化学機械的研磨であることを特徴とする請求項1乃至5のいずれか1項に記載の配線形成方法である。
本発明によれば、基板の表面(配線溝以外の部分)に形成された導電層を、研磨液中の化学種による化学的エッチング作用と研磨布による機械的研磨作用とにより除去することができ、同時に、配線溝の側面に形成された導電層を研磨布による機械的研磨作用により除去することができる。
【0023】
請求項7に記載の本発明は、前記導電層除去工程は、電解研磨であることを特徴とする請求項1乃至5のいずれか1項に記載の配線形成方法である。
導電層が除去される速度は、イオン交換体からの距離が離れるにつれて低下するため、配線溝の底面での導電層除去速度は、基板上の他の部分よりも小さくなる。従って、本発明によれば、バリアメタル上に予め形成された導電層のうち、基板の表面及び配線溝の側面に形成された導電層を選択的に除去することができる。また、電解研磨によれば、SiO2などの砥粒を用いずとも十分に高い加工速度を得ることが可能であり、砥粒による基板汚染のリスクがない。
このように、化学機械的研磨、電解研磨のどちらを用いても、配線溝の底面以外に形成された導電層を選択的に除去することが可能である。
【0024】
請求項8に記載の本発明は、前記金属膜除去工程は、電解研磨であることを特徴とする請求項4又は5に記載の配線形成方法である。
請求項9に記載の本発明は、前記金属膜除去工程は、化学機械的研磨であることを特徴とする請求項4又は5に記載の配線形成方法である。
【0025】
配線溝上に形成された余剰な金属膜および配線間の絶縁膜上のバリアメタルの選択的除去は、CMP(化学機械的研磨)、電解研磨の何れか一つ、またはその組み合わせにて行うことが好ましい。この工程を例えばCMPにて行った場合、図17に示すような従来のダマシン法と比較して、基板上の配線溝以外の部分にほとんど金属膜が形成されないため、CMPに使用される研磨液の消費量を大幅に低減させることが可能となる。
【0026】
請求項10に記載の本発明は、前記電解研磨は、前記導電層と加工電極または給電電極との間の少なくとも一方にイオン交換体を配置し、前記イオン交換体を前記導電層に近接または接触させ、前記導電層と前記加工電極または前記給電電極との間の少なくとも一方に流体を供給し、前記給電電極と前記加工電極との間に電圧を印加する工程を備えることを特徴とする請求項7又は8に記載の配線形成方法である。
【0027】
本発明によれば、基板に物理的な欠陥を与えて基板の特性を損なうことを防止しつつ、電気化学的作用によって基板に電解研磨を施すことができ、これによって、基板の表面及び配線溝の側面に形成された導電層を選択的に除去し、更には基板の表面に付着した付着物を除去(洗浄)することができる。
【0028】
請求項11に記載の本発明は、前記流体は、超純水、純水、または電気伝導度が500μS/cm以下の液体若しくは電解液であることを特徴とする請求項10に記載の配線形成方法である。
【0029】
加工電極及び給電電極と基板との間に供給される流体は、超純水、純水、またはそれらに界面活性剤等を添加した、電気伝導度が500μS/cm以下、好ましくは50μS/cm以下、更に好ましくは0.1μS/cm以下の液体若しくは電解液であることが好ましい。その理由は、電気伝導度が500μS/cm以上では、化学的エッチング作用により配線溝の内部での加工速度が大きくなるため、配線溝の底面に形成された導電層を選択的に残すことが困難となるからである。ここで、純水は、例えば電気伝導度が10μS/cm以下の水であり、超純水は、例えば電気伝導度が0.1μS/cm以下の水である。
【0030】
また、純水または超純水のみを使用して電解研磨を行う場合には、基板の表面に電解質等の余分な不純物が付着したり、残留したりすることをなくして、電解研磨後の洗浄工程を簡略化できるばかりでなく、廃液処理の負荷を極めて小さくできるというメリットもある。なお、電解液を用いた電解研磨でも本発明の目的を達成することは可能であるが、配線溝の底面に形成された導電層をなるべく除去せずに残したい場合は、イオン交換体の近くでのみ加工が進む超純水を用いた電解研磨が好適である。
【0031】
請求項12に記載の本発明は、前記金属膜形成工程は、無電解めっきまたは電解めっきであることを特徴とする請求項1乃至11のいずれか1項に記載の配線形成方法である。
無電解めっき、電解めっきの何れを用いても、配線溝の底面に残された導電層を反応の起点として配線となる金属膜を等方的に形成することができる。従って、本発明によれば、配線材料の埋め込みに要する時間が配線溝の幅の大きさに依存しない配線形成を実現することができる。なお、電解めっきを用いる場合は、バリアメタルを電極として機能させる必要があるため、バリアメタルの材質としては、αタンタル(αTa)などの電気抵抗率が低い導電性金属を用いることが好ましい。
【0032】
請求項13に記載の本発明は、前記第1の熱処理工程は還元雰囲気中で行われることを特徴とする請求項2に記載の配線形成方法である。
請求項14に記載の本発明は、前記第2の熱処理工程は還元雰囲気中で行われることを特徴とする請求項3又は4に記載の配線形成方法である。
例えば、Taを金属成分としたバリアメタルにあっては、空気に触れた直後にバリアメタルの表面に自然酸化膜(TaxOy)が形成され、この自然酸化膜が電気抵抗の増大をもたらしてしまう。本発明によれば、基板の熱処理を還元雰囲気下で行うことで、この熱処理の際にバリアメタルの表面に形成された自然酸化膜を容易かつ確実に還元することができる。
【0033】
請求項15に記載の本発明は、基板の表面に形成された配線溝に配線材料を埋め込んで配線を形成する配線形成装置であって、基板の表面及び前記配線溝に予め形成されたバリアメタル及び導電層のうち、前記導電層を基板の表面及び前記配線溝の側面から除去する導電層除去装置と、前記配線溝の底面に残留する導電層の上に金属膜を形成する金属膜形成装置と、を備えることを特徴とする配線形成装置である。
【0034】
請求項16に記載の本発明は、基板を熱処理する熱処理装置をさらに備えることを特徴とする請求項15に記載の配線形成装置である。
請求項17に記載の本発明は、基板上から余剰な金属膜とバリアメタルとを除去する金属膜除去装置をさらに備えることを特徴とする請求項15又は16に記載の配線形成装置である。
【0035】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
図4は、本発明の第1の実施形態に係る配線形成装置の全体構成を示す平面図である。なお、本実施形態では、処理すべき基板の配線溝及び基板の表面にバリアメタルと導電層(シード層)とがこの順で予め形成されている。また、配線材料としては銅(Cu)が使用される。
【0036】
図4に示すように、本実施形態に係る配線形成装置は、基板の表面に形成された導電層を除去する導電層除去装置としての電解研磨装置36と、基板を洗浄する洗浄機20と、基板の表面に銅膜(金属膜)を形成する金属膜形成装置としての3基の無電解めっき装置100と、基板の表面に形成された余剰な銅膜及びバリアメタルを除去する金属膜除去装置としてのCMP(化学機械的研磨)装置330と、2基の乾燥機22と、基板を熱処理する熱処理装置としてのアニール装置400A,400Bとを備えている。また、本実施形態に係る配線形成装置は、基板を収納する1対のカセット24と、各装置間で基板の受け渡しを行う第1〜3の搬送ロボット26A,26B,26Cと、各装置間で基板の受け渡しを行うときに基板を一時仮置きする第1及び第2の仮置台28A,28Bとを備えている。以下、各装置について順に説明する。
【0037】
図5は本実施形態に係る配線形成装置が備える電解研磨装置の断面図である。図6は図5に示す電極板を示す平面図である。
図5に示すように、電解研磨装置36は、水平方向に揺動自在な揺動アーム44と、この揺動アーム44の自由端に垂設されて基板Wを下向き(フェイスダウン)に吸着保持する基板保持部46と、加工電極50と給電電極52とを有する電極部48と、加工電極50と給電電極52との間に電圧を印加する電源80とを備えている。
【0038】
図6に示すように、円板状の電極部48は、扇状の形状を有する複数の加工電極50と給電電極52とを備えている。これらの加工電極50及び給電電極52は、加工電極50及び給電電極52の表面(上面)が露出するように円周方向に沿って交互に配置され、絶縁体からなるリブ48bによって互いに分離されている。また、図5に示すように、電極部48の上面には、加工電極50と給電電極52の上面を覆う膜状のイオン交換体56が取り付けられている。
【0039】
このイオン交換体56は、例えば、アニオン交換能またはカチオン交換能を付与した不織布で構成されている。カチオン交換体は、好ましくは強酸性カチオン交換基(スルホン酸基)を担持したものであるが、弱酸性カチオン交換基(カルボキシル基)を担持したものでもよい。また、アニオン交換体は、好ましくは強塩基性アニオン交換基(4級アンモニウム基)を担持したものであるが、弱塩基性アニオン交換基(3級以下のアミノ基)を担持したものでもよい。ここで、イオン交換体56の素材形態としては、不織布、織布、シート、多孔質材、短繊維等が挙げられる。
【0040】
揺動アーム44は、図5に示すように、上下動用モータ60の駆動に伴ってボールねじ62を介して上下動するようになっている。また、揺動アーム44の揺動軸66の下端には揺動用モータ64が連結されており、この揺動用モータ64の駆動に伴って揺動アーム44が水平方向に揺動するようになっている。基板保持部46は、揺動アーム44の自由端に取り付けられた自転用モータ68に連結され、この自転用モータ68の駆動に伴って基板保持部46が回転(自転)するようになっている。
【0041】
電極部48は中空モータ70に直結され、この中空モータ70の駆動に伴って電極部48が回転(自転)するようになっている。電極部48の中央部には、純水、より好ましくは超純水を供給する液体供給孔48aが設けられている。この液体供給孔48aは、中空モータ70の中空部の内部を延びる液体供給管(図示せず)に接続されている。中空モータ70の下方には、加工電極50と給電電極52との間に電圧を印加する電源80が配置されている。この電源80の陽極及び陰極は、中空モータ70の中空部を挿通する配線を介して給電電極52及び加工電極50にそれぞれ電気的に接続されている。
【0042】
純水または超純水は、液体供給孔48aを通過した後、吸水性を有するイオン交換体56を通じて加工面全域に供給される。また、液体供給管に接続される液体供給孔48aを複数設けて、液体(純水または超純水)を加工面全域に行き渡らせ易くしてもよい。なお、電極部48の上方に純水または超純水を供給する液体供給手段をさらに設けてもよい。この場合、純水または超純水を基板Wの表面に該基板Wの上下方向から同時に供給することができる。
【0043】
ここで、純水は、例えば電気伝導度が10μS/cm以下の水であり、超純水は、例えば電気伝導度が0.1μS/cm以下の水である。なお、純水または超純水の代わりに、電気伝導度が500μS/cm以下の液体を使用してもよい。例えば、超純水または純水に界面活性剤等を添加した、電気伝導度が500μS/cm以下、好ましくは50μS/cm以下、更に好ましくは0.1μS/cm以下の液体を用いてもよい。このように、加工中に純水や超純水などの液体を供給することにより、加工生成物、気体発生等による加工不安定性を除去でき、均一な、再現性のよい加工が得られる。
【0044】
次に、上述のように構成された電解研磨装置36の動作について説明する。
まず、加工面が下を向くように基板Wを基板保持部46により吸着保持させる。基板保持部46をイオン交換体の上方に移動させた後、基板保持部46を下降させ、基板Wの表面をイオン交換体に接触させる。この状態で、電源80により加工電極50と給電電極52との間に所定の電圧を印加するとともに、基板保持部46と電極部48とを共に回転させる。同時に、液体供給孔48aを通じて、電極部48の下側から該電極部48の上面に純水または超純水を供給し、加工電極50及び給電電極52と基板Wとの間に純水または超純水を満たす。これによって、イオン交換体56により生成された水素イオンまたは水酸化物イオンによって、基板Wに形成された導電層(シード層)の電解研磨を行う。ここに、純水または超純水がイオン交換体56の内部を流れるようにすることで、水素イオンまたは水酸化物イオンを多量に生成させ、これを基板Wの表面に供給することで、効率のよい電解研磨を行うことができる。
【0045】
加工速度、すなわち、導電層が除去される速度は、イオン交換体からの距離が離れるにつれて低下するため、配線溝の底面での加工速度は、基板の他の部位よりも小さくなる。従って、バリアメタル上に予め形成された導電層のうち、配線溝の側面及び基板の表面に形成された導電層を選択的に除去することが可能となる(図1(b)、図2(b)、図3(b)参照)。ここで、基板の表面とは、配線溝が形成されていない基板の表面の部位をいい、バリアメタルが形成された部位を含む概念である。
【0046】
次に、本実施形態に係る無電解めっき装置100について図7を参照しながら説明する。図7は本実施形態に係る無電解めっき装置の全体構成を示す断面図である。図8は図7に示す無電解めっき装置でめっきを行っている時のめっき槽、基板保持部、及び支持部の関係を示す断面図である。図9は図7に示す無電解めっき装置の真空シール材を示す拡大断面図である。
【0047】
図7に示すように、この無電解めっき装置100は、表面(被めっき面)Sにビアホールや配線溝が形成された半導体ウエハ等の基板(被めっき材)Wを下向き(フェイスダウン)にして吸着保持する基板保持部110を有している。この基板保持部110は、円板状の保持体112と、この保持体112の下面の外周部に取り付けられたリング状の真空シール材114とを備えている。この真空シール材114は、例えばゴム等の弾性体から構成され、図9に詳細に示すように、下方に突出する内側リップ部114aと外側リップ部114bとを有している。この内側リップ部114aと外側リップ部114bとの間には断面U字状の凹部114cが形成されている。更に、保持体112は回転軸118の下端に固定され、この回転軸118を介して回転モータ116に連結されている。真空シール材114の凹部114cは、保持体112、回転軸118、及び回転モータ116の内部を延びる真空経路120に連通し、この真空経路120は、図示しない真空源に接続されている。
【0048】
このような構成によれば、基板Wの表面に真空シール材114のリップ部114a,114bの下端を圧接させ、凹部114cと基板Wの表面とで区画された空間を真空引きすることで、基板Wの外周部を真空シール材114でシールした状態で基板Wが基板保持部110に吸着保持される。更に、基板Wを基板保持部110に保持させた状態で、回転モータ116を駆動することで、基板Wを基板保持部110と一体に回転させることができるようになっている。
【0049】
更に、保持体112、回転軸118、及び回転モータ116の内部を延び、真空シール材114で囲まれた保持体112の下面で開口する不活性ガス導入路122が設けられている。これにより、基板Wをその外周部を真空シール材114でシールした状態で吸着保持した時に、真空シール材114で囲まれた領域に、N2ガス等の不活性ガスを導入するができる。そして、この真空シール材114で囲まれた領域に浸入しようとするめっき液をこの不活性ガスで強制的に押し戻し、これによって、めっき液の真空シール材114で囲まれた領域内への浸入をより確実に防止することができる。
【0050】
なお、この例では、図9に示すように、保持体112の内部には基板Wを加熱する加熱部(ヒータ)124が内蔵されている。そして、この加熱部124によって基板Wに局所的な温度むらが生じないように基板Wが加熱される。なお、加熱部14は温度調節機能を有しており、これによって、基板Wを任意の温度に加熱できるようになっている。そして、基板Wを所定の温度のめっき液に浸漬させ、このめっき液と同じ温度となるように基板Wを加熱部124により加熱しつつめっき処理を行うことで、めっき処理中に基板Wの表面Sに温度むらが生じたり、めっき温度がめっき処理中に変化してしまうことを防止することができる。
【0051】
ハウジング130は基板保持部110の周囲を包囲するように配置され、このハウジング130の下端に、内方に突出して基板Wの周縁部を下から支えるリング状の支持部132が設けられている。更に、ハウジング130の周壁には、基板Wの出し入れを行う開口134が設けられている。このハウジング130は、軸受140を介して上下動板138の外周部に回転自在に連結されている。上下動板138は、回転モータ116に取り付けられた往復動機構136のシリンダロッド136aに連結されている。これによって、ハウジング130は、往復動機構136の作動に伴って基板保持部110に対して相対的に上下動し、また支持部132と真空シール材114とで基板Wの周縁部を保持した状態で、基板保持部110と一体に回転するようになっている。
【0052】
ハウジング130の下方には、めっき液142を保持するめっき槽144が配置されている。このめっき槽144は、めっき液142との摩擦を低減するため、例えばテフロン(登録商標)製である。めっき槽144の内部には、めっき液142が貯留されるめっき室148が形成されている。また、このめっき室148の底面148aの中央部にはめっき液供給路146が設けられており、このめっき液供給路146を通じてめっき液142がめっき室148に供給されるようになっている。めっき室148は溢流堰150によって囲まれており、この溢流堰150の外側にはめっき液排出路152が設けられている。これにより、めっき液142は、めっき液供給路146から上向きでめっき室148内に導入され、溢流堰150をオーバーフローしてめっき液排出路152から外部に排出される。
【0053】
ここで、基板保持部110に保持された基板Wと対面するめっき室148の底面148aの領域は、例えば朝顔型の流線形をした、上方に向けて外方に拡がる2次曲面を有している。これにより、底面148aの2次曲線を有している領域では、めっき液142が底面148aに沿って層流としてスムーズに流れて、この流れの途中で局部的な渦が発生することが防止される。また、めっき槽144の内部の底面148aに近接した位置に、この底面148aの2次曲面に沿った形状を有する加熱部を埋設してもよい。
【0054】
この実施形態における無電解めっき装置100にあっては、ハウジング130を往復動機構136により基板保持部110に対して相対的に下降させた状態で、基板Wを開口134からハウジング130の内部に入れ、支持部132の上に基板Wを載置する。この状態で、往復動機構136によりハウジング130を上昇させ、真空シール材114の下端に基板Wの上面を圧接させる。そして、真空シール材114の凹部114cと基板Wの表面とで区画された空間を真空引きすることで、基板Wの外周部を真空シール材114でシールした状態で基板Wを吸着保持し、更に、この真空シール材114で囲まれた領域に不活性ガス導入路122を介してN2ガス等の不活性ガスを導入する。この状態で、基板保持部110に内蔵された加熱部124で基板Wをその全域に亘ってめっき室148内に導入されるめっき液142の温度と同じ一定の温度に加熱する。
【0055】
予め一定の温度に加熱されためっき液142は、めっき液供給路146を介してめっき室148に導入され、溢流堰150からオーバーフローさせておく。この時、めっき槽144に導入されるめっき液142の温度は、例えば25〜90℃、好ましくは55〜80℃程度であり、また、このめっき液22の流量は、例えば1〜30L/min、好ましくは1〜20L/min、更に好ましくは1〜10L/min程度である。
【0056】
この状態で、基板Wを、例えば0〜100rpm、好ましくは0〜50rpm、更に好ましくは0〜20rpm程度の回転速度で回転させつつ下降させ、基板Wをめっき室148内のめっき液142内に浸漬させ、更に、図8に示すように、ハウジング130のみを下降させて、支持部132を基板Wの裏面から離して、基板Wを基板保持部110のみで吸着保持し、この状態で、基板Wの表面に銅めっき処理を行う。
【0057】
この時、基板Wを下方から支える支持部132を基板Wから離した状態でめっきを行うことで、基板Wの表面(被めっき面)Sから下方に突出するリング状の支持部132の存在によって、無電解めっき反応で生じるH2ガス等が基板Wの表面(被めっき面)Sから逃げ難くなることを防止して、H2ガス等の基板Wの表面(被めっき面)Sからの離脱をよくすることができる。
【0058】
しかも、基板Wの上面外周部を真空シール材114でシールした状態で、基板Wを吸着保持することで、めっき液が基板Wの上面に浸入してしまうことを防止し、更に、基板を保持した時に真空シール材114で囲まれた領域にN2ガス等の不活性ガスを導入して、真空シール材114と基板Wとの間の隙間から基板Wの上面に浸入しようとするめっき液をこの不活性ガスで強制的に外方に押し戻すことで、めっき液の基板Wの上面への浸入をより確実に防止することができる。
【0059】
なお、基板Wを下方から支える支持部132を基板Wから離した状態における基板Wと支持部132との距離は、基板Wが落下した時に支持部132の上に乗る程度であることが好ましい。
そして、所定の時間に亘るめっき処理が終了した後、ハウジング130を上昇させて支持部132で基板を下方から支持させ、必要に応じて液切りを行った後、前述の逆の動作でめっき後の基板Wをハウジング130の外に搬送する。
【0060】
なお、この例では、支持部132として、リング状のものを使用しているが、図10に示すように、基板Wの外方に円周方向に沿って複数の爪160を配置し、この爪160下端の内方に向けて鈎状に延びる延出部の上面に段部160aを設け、この段部160aで基板Wを下方から支えるようにして支持部162を構成してもよい。この場合にあっても、めっき中にこの支持部162を基板Wから離すことで、この爪160の回転に伴ってめっき液の流れが乱れ、基板Wの表面(被めっき面)Sに接触するめっき液の流れの状態が変化してしまうことを防止することができる。
【0061】
図11は、本実施形態に係る無電解めっき装置100の他の構成例を示す断面図である。この無電解めっき装置100の、前記図7乃至図9に示す例と異なる点は、無電解めっき液142を保持するめっき槽144として、外方に膨出する第1めっき室164と、朝顔型の流線型をした、上方に向けて外方に拡がる2次曲面を有する第2めっき室166からなるめっき室148を有するものを使用した点と、この第1めっき室164と第2めっき室166の境に第1整流板170を、第2めっき室166の内部に第2整流板172をそれぞれ配置した点である。この整流板170,172は、めっき室148の内部を流れるめっき液142の流れを整えるためのもので、内部に多数の通孔170a,172aを有する、例えばパンチプレートから構成されている。
【0062】
例えば、めっき室148の容積が大きくなると、このめっき室148内のめっき液142に基板Wの表面(被めっき面)Sを接触させてめっきを行う際、基板Wの表面Sの全面に亘ってめっき液142を均一に流すことが困難となる。本実施形態によれば、めっき液142の流れを整える整流板170,172をめっき室148の内部に配置し、この整流板170,172でめっき液142の流れを基板Wの表面に到達する前に整えることで、例えめっき室の容積が大きくなっても、基板Wの表面Sの全面に亘るめっき液の均一な流れを形成することができる。
【0063】
なお、この例では、2枚の整流板170,172を配置し、めっき室148の内部を流れるめっき液142を2回に亘って整流することで、被めっき面の全面に亘るめっき液のより均一な流れを形成するようにしているが、1枚でも、また3枚以上でも良いことは勿論である。
【0064】
整流板170,172として、通孔170a,172aの密度及び/または直径が領域により異なるものを使用してもよい。例えば、めっき液142が多量に流れやすい整流板170,172の中央部における通孔170a,172aの密度を周縁部より粗にしたり、通孔170a,172aの直径を小さくしたりすることで、基板Wの表面Sに局所的にめっき液の流速が大きい領域が生じることを防止することができる。
【0065】
ここで、上述した図7乃至図11に記載された無電解めっき装置100を使用してめっきを施す一実施例について説明する。
この実施例に使用されるめっき液の組成は次の通りである。
CuSO4・5H2O 5g/L
EDTA・2Na 14g/L
HCHO(37%) 5mg/L
pH(NaOHにて調整) 12.5
添加剤 適量
また、めっき液の温度を60℃に設定し、100nm/minのめっき速度が得られるように諸条件を設定する。
本実施例では、上述の条件にてめっきを約10分行うことにより、深さ約1μmの配線溝に配線材料としての銅(Cu)を埋め込むことができる。
【0066】
次に、本実施形態に係るCMP(化学機械的研磨)装置について図12を参照して説明する。図12は、本実施形態に係るCMP装置の要部を模式的に示す縦断面図である。
図12に示すように、CMP装置330は、硬質ポリウレタン等からなる研磨布(研磨パッド)340を上面に貼付して研磨面を構成する研磨テーブル342と、基板Wをその被研磨面を研磨テーブル342に向けて保持するトップリング344とを備えている。
【0067】
このようなCMP装置330を用いて基板Wの研磨処理を行う場合には、研磨テーブル342とトップリング344とをそれぞれ自転させ、研磨テーブル342の上方に設置された研磨液供給ノズル346より研磨液を供給しつつ、トップリング344により基板Wを一定の圧力で研磨テーブル342の研磨布340に押圧する。そして、研磨液に含まれる化学種による化学的研磨作用と、研磨布による機械的研磨作用との複合作用である化学機械的研磨によって基板Wが平坦かつ鏡面状に研磨される。
【0068】
研磨を継続すると、研磨布340には、砥粒や研磨屑が付着し、研磨布340の特性が変化して研磨性能が劣化してくる。この研磨力を回復させるために、CMP装置330にはドレッサー348が設けられている。このドレッサー348によって、研磨する基板Wの交換時などに研磨布340のドレッシング(コンディショニング)が行われる。このドレッシング処理においては、ドレッサー348のドレッシング面を研磨テーブル342の研磨布340に押圧しつつ、これらを自転させることで、研磨面に付着した砥粒や切削屑を除去するとともに、研磨面の平坦化及び目立てが行われ、研磨面が再生される。
【0069】
なお、上述したように、本実施形態では、導電層(シード層)の除去は電解研磨装置36により行われるが、CMP装置330により導電層を除去してもよい。
ここで、CMP装置330を使用して基板の表面及び配線溝の側面に形成された導電層を除去するときの様子について図13を参照して説明する。図13(a)はドレッシング前の研磨布を模式的に示す断面図、図13(b)はドレッシング後の研磨布を模式的に示す断面図、図13(c)は基板上に形成された導電層を除去しているときの様子を模式的に示す断面図、図13(d)は導電層が除去された後の基板を模式的に示す断面図である。
【0070】
図13(a)に示すように、ドレッサー348の下面にはダイヤモンド砥粒350が固着されている。このダイヤモンド砥粒350の形状や大きさは、基板に形成された配線溝の深さ及び幅に基づいて決定される。すなわち、図13(c)に示すように、ドレッシングによって研磨布340に形成される凹凸(図13(b)参照)深さが配線溝11,12の深さ未満となるように、同時に、凹凸のピッチが配線溝11,12の最小幅以下となるようにダイヤモンド砥粒350の形状及び大きさが決定される。このようなダイヤモンド砥粒350を有するドレッサー348によれば、図13(c)及び図13(d)に示すように、配線溝11,12の底面以外の導電層7を除去することが可能となる。
【0071】
なお、CMP後の基板の洗浄を容易にするために、SiO2等の砥粒を含まない研磨液を使用するのが好ましい。また、弾性率が比較的小さい研磨布(変形しやすい研磨布)を用いることが好ましい。弾性率の比較的小さい研磨布を用いることにより、配線溝以外の部分、すなわち、基板表面を、研磨液中の化学種による化学的エッチング作用と研磨布による機械的研磨作用とにより除去しやすくすることができ、同時に、配線溝の側面の導電層を研磨布による機械的研磨作用により除去しやすくすることができる。
【0072】
次に、本実施形態におけるアニール装置400A,400Bについて図14及び図15を参照して説明する。図14は本実施形態におけるアニール装置を模式的に示す縦断面図、図15は横断面図である。なお、アニール装置400A,400Bはいずれも同一の構成を有しているので、以下ではアニール装置400Aについてのみ説明する。
【0073】
図14及び図15に示すように、アニール装置400Aは、基板Wを出し入れするゲート420を有するチャンバ422と、チャンバ422の上部に配置されたホットプレート424と、チャンバ422の下部に配置されたクールプレート426とを備えている。ホットプレート424は基板Wを例えば400℃に加熱し、クールプレート426は例えば冷却水を流して基板Wを冷却する。
【0074】
チャンバ422内には、クールプレート426の内部を貫通して上下方向に延び、上端に基板Wを載置保持する複数の昇降ピン428が昇降自在に配置されている。更に、ホットプレート424を挟んで互いに対向する位置には、アニール時に基板Wとホットプレート424との間に酸化防止用のガスを導入するガス導入管430と、このガス導入管430から導入されたガスを排気するガス排気管432とが配置されている。
【0075】
図15に示すように、アニール装置400Aには、内部にフィルタ434aを有するN2ガス導入路436と、内部にフィルタ434bを有するH2ガス導入路438と、N2ガス導入路436内を流れるN2ガスとH2ガス導入路438内を流れるH2ガスとを混合する混合器440と、混合器440で混合したガスが流れる混合ガス導入路442とが設けられている。この混合ガス導入路442には、上述したガス導入管430が接続される。
【0076】
上述した無電解めっき装置により表面に配線材料が形成された基板Wは、ゲート420を通じてチャンバ422の内部に搬入され、昇降ピン428により保持される。そして、昇降ピン428が、昇降ピン428で保持した基板Wとホットプレート424との距離が例えば0.1mm〜1.0mm程度になるまで上昇する。この状態で、ホットプレート424により基板Wを、例えば400℃となるように加熱し、同時にガス導入管430から酸化防止用のガスをチャンバ422内に導入する。チャンバ422内に導入されたガスは、基板Wとホットプレート424との間を流れて、ガス排気管432から排気される。このようにすることで、アニール処理(熱処理)を還元雰囲気中で行うことができ、バリアメタルの表面に形成される酸化膜(例えば、TaxOy)を容易かつ確実に還元することができる。このアニールの処理時間は、例えば数十秒〜60秒程度である。また、基板Wの加熱温度は100〜600℃の範囲内で適宜選択される。
【0077】
アニール終了後、昇降ピン428で保持した基板Wとクールプレート426との距離が、例えば0mm〜0.5mm程度となるまで昇降ピン428が下降する。この状態で、クールプレート426内に冷却水を導入することで、基板Wの温度が100℃以下となるまで、例えば10〜60秒程度基板Wを冷却し、この冷却後の基板Wを次工程に搬送する。なお、本実施形態では、酸化防止用のガスとして、N2ガスと数%のH2ガスを混合した混合ガスを流すようにしているが、N2ガスのみを流すようにしてもよい。
【0078】
次に、上述のように構成された本実施形態に係る配線形成装置の動作について説明する。
本実施形態に係る配線形成装置により処理される基板は、図1(a)、図2(a)、及び図3(a)に示すように、基板Wの表面にバリアメタル6と、導電層(シード層)7がこの順で予め形成されている基板である。本実施形態では、導電層または配線材料としてCu、Cu合金、Ag、Ag合金、Au、Au合金が好適に用いられる。このような金属を用いることによって、半導体装置内部の配線抵抗を従来のアルミニウム配線と比較して大幅に低減させることができ、また、エレクトロマイグレーション耐性も向上し、その結果、半導体装置の性能を向上させることが可能となる。以下に示す例では、配線材料として銅膜(Cu)を形成する場合について説明する。
【0079】
まず、図4において、処理対象となる基板は一対のカセット24に予め収納されている。これらのカセット24に収納された基板は、第1の搬送ロボット26Aによって一枚ずつ取り出され、第1の仮置台28Aに一旦載置された後、電解研磨装置36に搬送される。電解研磨装置36では上述した電解研磨が行われ、基板Wの表面及び配線溝の側面に形成された導電層7が除去される(図1(b)、図2(b)、図3(b)参照)。
【0080】
電解研磨装置36により処理された基板Wは、次に、第2の搬送ロボット26Bにより洗浄機20に搬送される。洗浄機20では、純水などの洗浄液が基板Wに供給され、これにより基板Wが洗浄される。洗浄が終了した基板Wは、次に、アニール装置400Aに搬送され、還元雰囲気中でのアニール処理(熱処理)によりバリアメタルの表面に形成された酸化膜(例えばTaxOy)が還元され、同時に、バリアメタルや導電層に生じた残留応力や傷などの欠陥が除去される。その後、基板Wは第2の搬送ロボット26Bにより第2の仮置台28Bに一旦載置された後、第3の搬送ロボット26Cにより無電解めっき装置100に搬送される。無電解めっき装置100では、配線溝の底面に残留した導電層7を反応の起点として配線材料としての銅が成膜される。上述したように、めっきを基板に施すに先立って、配線溝の側面に形成された導電層7が電解研磨装置36によって除去されているので、銅(金属膜)は、配線溝の内部と配線溝の上辺付近にのみ形成される(図1(c)、図2(c)、図3(c)参照)。
【0081】
銅が形成された基板Wは、第3の搬送ロボット26C及び第2の搬送ロボット26Bによりアニール装置400Bに搬送される。アニール装置400Bでは、上述したように基板Wにアニール処理(熱処理)が施される。このアニール処理により、銅とバリアメタル6との密着性を高めることができ、さらに、図2(c)及び図2(d)に示すように、銅の内部に生じたボイド(空洞)を修復することができる。
【0082】
次に、基板Wは第2の搬送ロボット26Bにより第2の仮置台28Bに一旦載置された後、CMP装置330に搬送される。CMP装置330では、余剰な銅と絶縁体の表面に形成されたバリアメタル6が除去され、配線溝に充填させた銅の表面と絶縁膜の表面とがほぼ同一平面になる(図1(a)、図2(e)参照)。
【0083】
CMP装置330での処理が終了した基板Wは、第2の搬送ロボット26Bによりアニール装置400Bに搬送され、アニール装置400Bにて基板Wに再度アニール処理が施される。この3度目のアニール処理により、銅とバリアメタルとの密着性が更に高められると共に、CMP装置330での処理により銅の内部に生じた残留ストレスを緩和させることができる。
【0084】
次に、基板Wは再度洗浄機20によって洗浄された後、第2の搬送ロボット26Bによって乾燥機22に搬送され、乾燥機22にてスピンドライが行われて基板Wが乾燥される。そして、第1の搬送ロボット26Aにより基板Wが乾燥機22からカセット24に搬送され、カセット24に本来収容されていた位置に基板Wが収容され、これにより一連の処理が完了する。
【0085】
なお、この例では、電解研磨装置36により基板Wの表面及び配線溝の側面に形成された導電層を除去しているが、電解研磨装置36に代えてCMP装置330により導電層を除去してもよい。また、余剰な銅とバリアメタルの除去はCMP装置330によって行われているが、これに代えて、電解研磨装置36を使用してもよく、または、電解研磨装置36とCMP装置330とを組み合わせてもよい。
【0086】
次に、本発明の第2の実施形態に係る配線形成装置について図16を参照して説明する。
上述した第1の実施形態と第2の実施形態との相違点は、無電解めっき装置に代えて電解めっき装置を金属膜形成装置として用いている点である。その他の構成は第1の実施形態に係る配線形成装置と同様であるので重複する説明を省略する。
【0087】
図16は本実施形態に係る配線形成装置に使用される電解めっき装置を模式的に示す断面図である。この電解めっき装置370は、基板の表面にめっきを施して銅などの配線材料を形成するものである。図16に示すように、電解めっき装置370は、上方に開口し内部にめっき液380を保持する円筒状のめっき槽382と、基板Wを着脱自在に下向きに保持して該基板Wをめっき槽382の上端開口部を塞ぐ位置に配置する基板保持部384とを備えている。めっき槽382の内部には、めっき液380中に浸漬されてアノード電極となる平板状の陽極板386が水平に配置され、基板Wが陰極となるようになっている。めっき槽382の底部中央には、上方に向けためっき液の噴流を形成するめっき液噴射管388が接続され、めっき槽382の上部外側には、めっき液受け390が配置されている。
【0088】
このような構成を有する電解めっき装置370において、めっき槽382の上部に基板Wを基板保持部384により下向きに保持して配置し、陽極板(アノード)386と基板(カソード)Wの間に所定の電圧を印加しつつ、めっき液380をめっき液噴射管388から上方に向けて噴出させる。このように、基板Wの下面(被めっき面)に垂直にめっき液380の噴流を当て、陽極板386と基板Wの間にめっき電流を流すことによって、基板Wの下面に配線材料としての銅膜が形成される。
【0089】
本実施形態に係る配線形成装置の基本動作は、上述した第1の実施形態に係る配線形成装置の動作と同様である。
なお、第1の実施形態及び第2の実施形態のいずれの場合も、金属膜形成装置としてのめっき装置が3基配置されており、スループットの向上が図られている。また、一般に、めっき処理には時間がかかるため、少ない面積で多数の基板を処理するために、基板を縦置きにした状態でめっき処理する縦型タイプのめっき装置を採用してもよい。
【0090】
【発明の効果】
以上説明したように、本発明によれば、導電層を除去した後、例えば無電解めっきを行うことにより、配線溝の底面に残された導電層(シード層)を反応の起点として配線材料としての金属を選択的に析出させることが可能となる。その結果、配線溝の側面が導電層によって十分に被覆されていない場合であっても、この被覆不良に起因するボイドなどの欠陥の発生を防止することができる。また、本発明によれば、配線溝の幅の大きさにかかわらず配線溝内に金属膜を均一に形成することができるため、その後の金属膜を排除する工程において金属膜の残留(膜残り)やディッシングの発生を防止することができる。
【図面の簡単な説明】
【図1】本発明に係る配線形成方法をシングルダマシン法に適用した場合の配線形成工程を示す図である。
【図2】本発明に係る配線形成方法をデュアルダマシン法に適用した場合の配線形成工程を示す図である。
【図3】本発明に係る配線形成方法を用いて幅の異なる配線溝が形成された基板に配線材料を埋め込む場合の工程を示す図である。
【図4】本発明の第1の実施形態に係る配線形成装置の全体構成を示す平面図である。
【図5】本発明の第1の実施形態に係る電解研磨装置の断面図である。
【図6】図5に示す電極板を示す平面図である。
【図7】本発明の第1の実施形態に係る無電解めっき装置の全体構成を示す断面図である。
【図8】図7に示す無電解めっき装置でめっきを行っている時のめっき槽、基板保持部、及び支持部の関係を示す断面図である。
【図9】図7に示す無電解めっき装置の真空シール材を示す拡大断面図である。
【図10】本発明の第1の実施形態に係る無電解めっき装置が備える支持部の他の構成例を示す斜視図である。
【図11】本発明の第1の実施形態に係る無電解めっき装置の他の構成例を示す断面図である。
【図12】本発明の第1の実施形態に係るCMP装置の要部を模式的に示す縦断面図である。
【図13】図13(a)はドレッシング前の研磨布を模式的に示す断面図、図13(b)はドレッシング後の研磨布を模式的に示す断面図、図13(c)は基板上に形成された導電層を除去しているときの様子を模式的に示す断面図、図13(d)は導電層が除去された後の基板を模式的に示す断面図である。
【図14】本発明の第1の実施形態に係るアニール装置を模式的に示す縦断面図である。
【図15】図14に示すアニール装置の横断面図である。
【図16】本発明の第2の実施形態に係る電解めっき装置を模式的に示す断面図である。
【図17】銅配線基板の従来の一製造例を工程順に示す図である。
【図18】銅配線基板の従来の一製造例を工程順に示す図である。
【図19】銅配線基板の従来の一製造例を工程順に示す図である。
【符号の説明】
1 半導体基材
2 絶縁膜
3 ビアホール
4,11,12 配線溝
5 凹部
6 バリアメタル(バリア層)
7 導電層(シード層)
8 銅
10 ボイド
13 金属膜
20 洗浄機
22 乾燥機
24 カセット
26A,26B,26C 搬送ロボット
28A,28B 仮置台
36 電解研磨装置(導電層除去装置)
44 揺動アーム
46 基板保持部
48 電極部
50 加工電極
52 給電電極
56 イオン交換体
60 上下動用モータ
62 ボールねじ
66 揺動軸
68 自転用モータ
70 中空モータ
80 電源
100 無電解めっき装置(金属膜形成装置)
110 基板保持部
112 保持体
114 真空シール材
116 回転モータ
118 回転軸
120 真空経路
122 不活性ガス導入路
124 加熱部
130 ハウジング
132 支持部
134 開口
136 往復動機構
142 めっき液
144 めっき槽
146 めっき液供給路
148 めっき室
150 溢流堰
152 めっき液排出路
160 爪
162 支持部
164 第1めっき室
166 第2めっき室
170,172 整流板
330 CMP(化学機械的研磨)装置
340 研磨布(研磨パッド)
342 研磨テーブル
344 トップリング
346 研磨液供給ノズル
348 ドレッサー
350 ダイヤモンド砥粒
400A,400B アニール装置(熱処理装置)
420 ゲート
422 チャンバ
424 ホットプレート
426 クールプレート
428 昇降ピン
430 ガス導入管
432 ガス排気管
434a,434b フィルタ
436 N2ガス導入路
438 H2ガス導入路
440 混合器
370 電解めっき装置
380 めっき液
382 めっき槽
384 基板保持部
386 陽極板
388 めっき液噴射管
390 めっき液受け[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method and an apparatus for forming a wiring, and more particularly to a method for forming a wiring by embedding a conductive metal such as copper (Cu) in a fine wiring groove or connection hole provided on the surface of a substrate such as a semiconductor wafer. The present invention relates to a method and an apparatus therefor.
[0002]
[Prior art]
In recent years, a trend of using copper (Cu) having low electric resistivity and high electromigration resistance instead of aluminum or aluminum alloy as a wiring material for forming a circuit on a substrate such as a semiconductor wafer has become remarkable. . This copper wiring is generally formed by embedding copper in a fine recess provided on the surface of the substrate. As a method of forming the copper wiring, there are techniques such as chemical vapor deposition (CVD), sputtering, and plating. In any case, copper is formed on almost the entire surface of the substrate to form a chemical film. Unnecessary copper is removed by mechanical polishing (CMP: Chemical Mechanical Polishing).
[0003]
Copper has an electrical resistivity about 40% lower than aluminum, which is advantageous for the signal delay phenomenon, and further has much higher electromigration resistance than aluminum, which is also advantageous in improving the reliability of semiconductor devices. . In addition, since copper as a wiring material can be employed in a dual damascene method of integrally forming a connection hole (via hole) between a wiring and a multilayer wiring, a multilayer wiring structure can be formed at a relatively low cost. Can be.
[0004]
FIGS. 17, 18 and 19 are views showing a manufacturing example of this type of copper wiring board W in the order of steps.
As shown in FIG. 17A, a
[0005]
Next, as shown in FIG. 17C,
[0006]
[Problems to be solved by the invention]
Here, when
[0007]
Therefore, if the step coverage (step coverage) of the
[0008]
In general, a PVD method (Physical Vapor Deposition) or the above-described CVD method is used as a method for forming a seed layer. However, in the case where the
[0009]
In order to solve such a problem, attempts have been made to form a seed layer directly on a barrier metal by electroless plating instead of PVD. However, this method cannot form a smooth and uniform seed layer, so that when copper is formed by the subsequent electrolytic plating method, defects such as voids and seams are generated. Further, the CVD method has a very high raw material cost and is not yet suitable for practical use.
[0010]
Further, as shown in FIGS. 19A and 19B, copper is isotropically formed by plating, so that the
[0011]
As described above, when the
[0012]
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and has a wiring formation method capable of forming wiring with high uniformity without depending on the step coverage of a conductive layer (seed layer) and the width of a wiring groove. And an apparatus therefor.
[0013]
[Means for Solving the Problems]
In order to achieve the above object, the present invention according to
[0014]
According to the present invention, after removing the conductive layer, for example, by performing electroless plating, the conductive layer (seed layer) remaining on the bottom surface of the wiring groove is used as a starting point of the reaction to selectively use a metal as a wiring material. It becomes possible to deposit. As a result, even when the side surface of the wiring groove is not sufficiently covered with the conductive layer, it is possible to prevent the occurrence of defects such as voids due to the poor covering. Further, according to the present invention, the metal film can be uniformly formed in the wiring groove regardless of the width of the wiring groove. ) And dishing can be prevented.
[0015]
Here, the effects of the present invention will be described in more detail with reference to FIGS. FIG. 1 is a diagram showing a wiring forming process when the present invention is applied to a single damascene method and FIG. 2 is a dual damascene method. FIG. 3 is a view showing a wiring forming step when a wiring material is embedded in a substrate on which wiring grooves having different widths are formed by using the wiring forming method according to the present invention.
[0016]
In the step of removing the conductive layer (seed layer) 7 formed in advance on the
[0017]
Also, as shown in FIG. 3A, by using only the
[0018]
The present invention according to
ADVANTAGE OF THE INVENTION According to this invention, it becomes possible to remove the residual stress which generate | occur | produced in the conductive layer and the barrier metal in the conductive layer removal process, and also it becomes possible to repair the flaw which arose in the conductive layer and the barrier metal.
[0019]
The invention according to
According to the present invention, a bonding layer is formed between the metal component of the barrier metal and the metal component of the metal film at the interface between the barrier metal and the metal film by heat-treating the substrate on which the metal film is formed, It is possible to increase the adhesion of the film to the barrier metal. Further, as shown in FIGS. 2C and 2D, voids 10 and seams generated in the wiring (metal film) 8 can be repaired.
[0020]
The invention according to
[0021]
The invention according to
According to the present invention, the adhesion of the wiring to the barrier metal can be further improved. Further, in addition to such an effect, it is possible to reduce the residual stress of the wiring caused by an external force acting on the substrate during the metal film removing step of selectively removing the excess metal film and the barrier metal. .
[0022]
The present invention according to
According to the present invention, the conductive layer formed on the surface of the substrate (the portion other than the wiring groove) can be removed by the chemical etching action by the chemical species in the polishing liquid and the mechanical polishing action by the polishing cloth. At the same time, the conductive layer formed on the side surface of the wiring groove can be removed by a mechanical polishing action using a polishing cloth.
[0023]
The present invention according to
Since the speed at which the conductive layer is removed decreases as the distance from the ion exchanger increases, the speed at which the conductive layer is removed at the bottom surface of the wiring groove is smaller than at other portions on the substrate. Therefore, according to the present invention, the conductive layer formed on the surface of the substrate and the side surface of the wiring groove can be selectively removed from the conductive layer formed in advance on the barrier metal. Further, according to the electrolytic polishing,
As described above, the conductive layer formed on the portion other than the bottom surface of the wiring groove can be selectively removed by using either chemical mechanical polishing or electrolytic polishing.
[0024]
The present invention according to
According to a ninth aspect of the present invention, there is provided the wiring forming method according to the fourth or fifth aspect, wherein the metal film removing step is a chemical mechanical polishing.
[0025]
The selective removal of the excess metal film formed on the wiring groove and the barrier metal on the insulating film between the wirings can be performed by one of CMP (chemical mechanical polishing), electrolytic polishing, or a combination thereof. preferable. When this step is performed by, for example, CMP, compared to the conventional damascene method as shown in FIG. 17, since a metal film is hardly formed in a portion other than the wiring groove on the substrate, the polishing liquid used for CMP is used. Can be greatly reduced.
[0026]
The present invention according to
[0027]
Advantageous Effects of Invention According to the present invention, it is possible to perform electropolishing on a substrate by electrochemical action while preventing a physical defect from being given to the substrate and impairing the characteristics of the substrate. The conductive layer formed on the side surface of the substrate can be selectively removed, and further, the deposits attached to the surface of the substrate can be removed (washed).
[0028]
The present invention according to
[0029]
The fluid supplied between the processing electrode and the feeding electrode and the substrate is ultrapure water, pure water, or a surfactant or the like added thereto, and has an electric conductivity of 500 μS / cm or less, preferably 50 μS / cm or less. More preferably, it is a liquid or electrolyte having a concentration of 0.1 μS / cm or less. The reason is that when the electric conductivity is 500 μS / cm or more, the processing speed inside the wiring groove is increased by the chemical etching action, so that it is difficult to selectively leave the conductive layer formed on the bottom surface of the wiring groove. This is because Here, the pure water is, for example, water having an electric conductivity of 10 μS / cm or less, and the ultrapure water is, for example, water having an electric conductivity of 0.1 μS / cm or less.
[0030]
In addition, when performing electropolishing using only pure water or ultrapure water, cleaning after electropolishing is performed by preventing extra impurities such as an electrolyte from adhering or remaining on the surface of the substrate. Not only can the process be simplified, but there is also an advantage that the load of waste liquid treatment can be extremely reduced. Although the object of the present invention can be achieved by electrolytic polishing using an electrolytic solution, if it is desired to leave the conductive layer formed on the bottom surface of the wiring groove without removing as much as possible, the vicinity of the ion exchanger Electropolishing using ultrapure water, which is processed only in, is preferable.
[0031]
According to a twelfth aspect of the present invention, there is provided the wiring forming method according to any one of the first to eleventh aspects, wherein the metal film forming step is electroless plating or electrolytic plating.
Either electroless plating or electrolytic plating can be used to form a metal film to be a wiring isotropically, using the conductive layer left on the bottom of the wiring groove as a starting point of the reaction. Therefore, according to the present invention, it is possible to realize wiring formation in which the time required for embedding the wiring material does not depend on the width of the wiring groove. When electrolytic plating is used, the barrier metal must function as an electrode. Therefore, as the material of the barrier metal, it is preferable to use a conductive metal having a low electric resistivity such as α-tantalum (αTa).
[0032]
The present invention according to
According to a fourteenth aspect of the present invention, there is provided the wiring forming method according to the third or fourth aspect, wherein the second heat treatment step is performed in a reducing atmosphere.
For example, in the case of a barrier metal containing Ta as a metal component, a natural oxide film (Ta x O y ) Is formed, and this natural oxide film causes an increase in electric resistance. According to the present invention, by performing the heat treatment of the substrate in a reducing atmosphere, the natural oxide film formed on the surface of the barrier metal during the heat treatment can be easily and reliably reduced.
[0033]
16. The wiring forming apparatus according to claim 15, wherein the wiring material is formed by embedding a wiring material in a wiring groove formed on a surface of the substrate, wherein the barrier metal is formed in advance on the surface of the substrate and the wiring groove. A conductive layer removing device for removing the conductive layer from the surface of the substrate and the side surface of the wiring groove, and a metal film forming device for forming a metal film on the conductive layer remaining on the bottom surface of the wiring groove And a wiring forming apparatus.
[0034]
According to a sixteenth aspect of the present invention, there is provided the wiring forming apparatus according to the fifteenth aspect, further comprising a heat treatment apparatus for heat treating the substrate.
According to a seventeenth aspect of the present invention, there is provided the wiring forming apparatus according to the fifteenth or sixteenth aspect, further comprising a metal film removing device for removing excess metal film and barrier metal from the substrate.
[0035]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 4 is a plan view showing the overall configuration of the wiring forming apparatus according to the first embodiment of the present invention. In this embodiment, a barrier metal and a conductive layer (seed layer) are formed in this order in advance in the wiring groove of the substrate to be processed and the surface of the substrate. Further, copper (Cu) is used as a wiring material.
[0036]
As shown in FIG. 4, the wiring forming apparatus according to the present embodiment includes an
[0037]
FIG. 5 is a sectional view of an electrolytic polishing apparatus provided in the wiring forming apparatus according to the present embodiment. FIG. 6 is a plan view showing the electrode plate shown in FIG.
As shown in FIG. 5, the
[0038]
As shown in FIG. 6, the disk-shaped
[0039]
The
[0040]
As shown in FIG. 5, the
[0041]
The
[0042]
After passing through the
[0043]
Here, the pure water is, for example, water having an electric conductivity of 10 μS / cm or less, and the ultrapure water is, for example, water having an electric conductivity of 0.1 μS / cm or less. Note that a liquid having an electric conductivity of 500 μS / cm or less may be used instead of pure water or ultrapure water. For example, a liquid obtained by adding a surfactant or the like to ultrapure water or pure water and having an electric conductivity of 500 μS / cm or less, preferably 50 μS / cm or less, and more preferably 0.1 μS / cm or less may be used. As described above, by supplying a liquid such as pure water or ultrapure water during processing, processing instability due to a processing product, gas generation, or the like can be removed, and uniform processing with good reproducibility can be obtained.
[0044]
Next, the operation of the
First, the substrate W is sucked and held by the
[0045]
Since the processing speed, that is, the speed at which the conductive layer is removed, decreases as the distance from the ion exchanger increases, the processing speed at the bottom of the wiring groove becomes lower than at other portions of the substrate. Therefore, of the conductive layers formed in advance on the barrier metal, the conductive layers formed on the side surfaces of the wiring grooves and on the surface of the substrate can be selectively removed (FIGS. 1B and 2B). b), FIG. 3 (b)). Here, the surface of the substrate refers to a portion of the surface of the substrate where no wiring groove is formed, and is a concept including a portion where a barrier metal is formed.
[0046]
Next, the
[0047]
As shown in FIG. 7, in this
[0048]
According to such a configuration, the lower ends of the
[0049]
Further, there is provided an inert
[0050]
In this example, as shown in FIG. 9, a heating unit (heater) 124 for heating the substrate W is built in the
[0051]
The
[0052]
A
[0053]
Here, the region of the
[0054]
In the
[0055]
The
[0056]
In this state, the substrate W is lowered while rotating at a rotation speed of, for example, about 0 to 100 rpm, preferably about 0 to 50 rpm, more preferably about 0 to 20 rpm, and the substrate W is immersed in the
[0057]
At this time, plating is performed in a state in which the
[0058]
In addition, by holding the substrate W by suction while the outer peripheral portion of the upper surface of the substrate W is sealed with the
[0059]
It is preferable that the distance between the substrate W and the
Then, after the plating process for a predetermined time is completed, the
[0060]
Note that, in this example, a ring-shaped
[0061]
FIG. 11 is a cross-sectional view illustrating another configuration example of the
[0062]
For example, when the
[0063]
In this example, two rectifying
[0064]
As the
[0065]
Here, an embodiment in which plating is performed using the
The composition of the plating solution used in this example is as follows.
CuSO 4 ・ 5H 2 O 5g / L
EDTA ・ 2Na 14g / L
HCHO (37%) 5mg / L
pH (adjusted with NaOH) 12.5
Additive appropriate amount
Further, the temperature of the plating solution is set to 60 ° C., and various conditions are set so that a plating rate of 100 nm / min is obtained.
In this embodiment, copper (Cu) as a wiring material can be embedded in a wiring groove having a depth of about 1 μm by performing plating for about 10 minutes under the above-described conditions.
[0066]
Next, a CMP (chemical mechanical polishing) apparatus according to the present embodiment will be described with reference to FIG. FIG. 12 is a longitudinal sectional view schematically showing a main part of the CMP apparatus according to the present embodiment.
As shown in FIG. 12, a
[0067]
When polishing the substrate W using such a
[0068]
When the polishing is continued, abrasive grains and polishing debris adhere to the polishing
[0069]
As described above, in the present embodiment, the removal of the conductive layer (seed layer) is performed by the
Here, the state of removing the conductive layer formed on the surface of the substrate and the side surface of the wiring groove using the
[0070]
As shown in FIG. 13A, diamond
[0071]
In order to facilitate cleaning of the substrate after CMP, SiO 2 It is preferable to use a polishing liquid containing no abrasive grains. Further, it is preferable to use a polishing cloth having a relatively small elastic modulus (a polishing cloth that is easily deformed). By using a polishing cloth having a relatively small elastic modulus, portions other than the wiring grooves, that is, the substrate surface can be easily removed by the chemical etching action by the chemical species in the polishing liquid and the mechanical polishing action by the polishing cloth. At the same time, the conductive layer on the side surface of the wiring groove can be easily removed by the mechanical polishing action of the polishing cloth.
[0072]
Next, the
[0073]
As shown in FIGS. 14 and 15, the
[0074]
In the
[0075]
As shown in FIG. 15, an
[0076]
The substrate W having a wiring material formed on the surface thereof by the above-described electroless plating apparatus is carried into the
[0077]
After the annealing, the lift pins 428 are lowered until the distance between the substrate W held by the lift pins 428 and the
[0078]
Next, the operation of the wiring forming apparatus according to the present embodiment configured as described above will be described.
As shown in FIGS. 1A, 2A, and 3A, the substrate processed by the wiring forming apparatus according to the present embodiment includes a
[0079]
First, in FIG. 4, a substrate to be processed is stored in a pair of
[0080]
Next, the substrate W processed by the
[0081]
The substrate W on which the copper is formed is transferred to the
[0082]
Next, the substrate W is once mounted on the second temporary table 28B by the
[0083]
The substrate W that has been processed by the
[0084]
Next, after the substrate W is again cleaned by the
[0085]
In this example, the conductive layer formed on the surface of the substrate W and the side surface of the wiring groove is removed by the
[0086]
Next, a wiring forming apparatus according to a second embodiment of the present invention will be described with reference to FIG.
The difference between the above-described first embodiment and the second embodiment is that an electroplating apparatus is used as a metal film forming apparatus instead of the electroless plating apparatus. The other configuration is the same as that of the wiring forming apparatus according to the first embodiment, and thus the description thereof will not be repeated.
[0087]
FIG. 16 is a cross-sectional view schematically showing an electrolytic plating apparatus used in the wiring forming apparatus according to the present embodiment. The
[0088]
In the
[0089]
The basic operation of the wiring forming apparatus according to the present embodiment is the same as the operation of the wiring forming apparatus according to the above-described first embodiment.
In both cases of the first embodiment and the second embodiment, three plating apparatuses as metal film forming apparatuses are provided, and the throughput is improved. In general, since the plating process takes a long time, a vertical type plating apparatus that performs a plating process in a state where the substrates are placed vertically may be employed in order to process a large number of substrates in a small area.
[0090]
【The invention's effect】
As described above, according to the present invention, after the conductive layer is removed, the conductive layer (seed layer) remaining on the bottom surface of the wiring groove is used as a wiring material by performing, for example, electroless plating, using the conductive layer (seed layer) remaining on the bottom surface of the wiring groove as a starting point of the reaction. Can be selectively deposited. As a result, even when the side surface of the wiring groove is not sufficiently covered with the conductive layer, it is possible to prevent the occurrence of defects such as voids due to the poor covering. Further, according to the present invention, the metal film can be uniformly formed in the wiring groove regardless of the width of the wiring groove. ) And dishing can be prevented.
[Brief description of the drawings]
FIG. 1 is a view showing a wiring forming step when a wiring forming method according to the present invention is applied to a single damascene method.
FIG. 2 is a diagram showing a wiring forming step when the wiring forming method according to the present invention is applied to a dual damascene method.
FIG. 3 is a view showing a step of embedding a wiring material in a substrate on which wiring grooves having different widths are formed by using the wiring forming method according to the present invention.
FIG. 4 is a plan view showing the overall configuration of the wiring forming apparatus according to the first embodiment of the present invention.
FIG. 5 is a cross-sectional view of the electropolishing apparatus according to the first embodiment of the present invention.
FIG. 6 is a plan view showing the electrode plate shown in FIG.
FIG. 7 is a cross-sectional view showing the overall configuration of the electroless plating apparatus according to the first embodiment of the present invention.
8 is a cross-sectional view showing a relationship between a plating tank, a substrate holding unit, and a support unit when plating is performed by the electroless plating apparatus shown in FIG.
FIG. 9 is an enlarged sectional view showing a vacuum sealing material of the electroless plating apparatus shown in FIG.
FIG. 10 is a perspective view showing another example of the configuration of the support provided in the electroless plating apparatus according to the first embodiment of the present invention.
FIG. 11 is a sectional view showing another configuration example of the electroless plating apparatus according to the first embodiment of the present invention.
FIG. 12 is a longitudinal sectional view schematically showing a main part of the CMP apparatus according to the first embodiment of the present invention.
13A is a cross-sectional view schematically showing a polishing cloth before dressing, FIG. 13B is a cross-sectional view schematically showing a polishing cloth after dressing, and FIG. 13D is a cross-sectional view schematically showing a state in which the conductive layer formed on the substrate is removed, and FIG. 13D is a cross-sectional view schematically showing the substrate after the conductive layer is removed.
FIG. 14 is a longitudinal sectional view schematically showing an annealing apparatus according to the first embodiment of the present invention.
FIG. 15 is a transverse sectional view of the annealing apparatus shown in FIG.
FIG. 16 is a sectional view schematically showing an electrolytic plating apparatus according to a second embodiment of the present invention.
FIG. 17 is a diagram showing a conventional example of manufacturing a copper wiring board in the order of steps.
FIG. 18 is a diagram showing a conventional example of manufacturing a copper wiring board in the order of steps.
FIG. 19 is a view showing one conventional production example of a copper wiring board in order of steps.
[Explanation of symbols]
1 semiconductor substrate
2 Insulating film
3 beer hall
4,11,12 Wiring groove
5 recess
6 Barrier metal (barrier layer)
7 Conductive layer (seed layer)
8 Copper
10 void
13 Metal film
20 washing machine
22 dryer
24 cassettes
26A, 26B, 26C Transfer robot
28A, 28B temporary table
36 Electropolishing equipment (conductive layer removing equipment)
44 Swing arm
46 PCB holder
48 electrodes
50 Processing electrode
52 feeding electrode
56 ion exchanger
60 Vertical movement motor
62 ball screw
66 Swing axis
68 Motor for rotation
70 Hollow motor
80 power supply
100 Electroless plating equipment (metal film forming equipment)
110 substrate holder
112 Holder
114 Vacuum sealing material
116 rotating motor
118 Rotation axis
120 vacuum path
122 Inert gas introduction path
124 heating unit
130 housing
132 support
134 opening
136 reciprocating mechanism
142 plating solution
144 plating tank
146 Plating solution supply path
148 Plating room
150 Overflow Weir
152 Plating solution discharge path
160 claws
162 support
164 First plating room
166 2nd plating room
170,172 Rectifier plate
330 CMP (Chemical Mechanical Polishing) Equipment
340 polishing cloth (polishing pad)
342 polishing table
344 Top Ring
346 Polishing liquid supply nozzle
348 dresser
350 diamond abrasive
400A, 400B annealing equipment (heat treatment equipment)
420 gate
422 chamber
424 hot plate
426 Cool plate
428 lifting pin
430 gas inlet pipe
432 gas exhaust pipe
434a, 434b Filter
436 N 2 Gas introduction path
438 H 2 Gas introduction path
440 mixer
370 Electroplating equipment
380 plating solution
382 Plating tank
384 substrate holder
386 anode plate
388 Plating solution injection tube
390 Plating solution receiver
Claims (17)
基板の表面及び前記配線溝に予め形成されたバリアメタル及び導電層のうち、前記導電層を基板の表面及び前記配線溝の側面から除去する導電層除去工程と、前記導電層除去工程の後に前記配線溝の底面に残留する導電層の上に金属膜を形成する金属膜形成工程と、を備えることを特徴とする配線形成方法。A wiring forming method for forming a wiring by embedding a wiring material in a wiring groove formed on a surface of a substrate,
A conductive layer removing step of removing the conductive layer from the surface of the substrate and a side surface of the wiring groove, of the barrier metal and the conductive layer formed in advance on the surface of the substrate and the wiring groove; A metal film forming step of forming a metal film on the conductive layer remaining on the bottom surface of the wiring groove.
前記イオン交換体を前記導電層に近接または接触させ、
前記導電層と前記加工電極または前記給電電極との間の少なくとも一方に流体を供給し、
前記給電電極と前記加工電極との間に電圧を印加する工程を備えることを特徴とする請求項7又は8に記載の配線形成方法。In the electrolytic polishing, an ion exchanger is arranged on at least one of the conductive layer and the processing electrode or the power supply electrode,
Bringing the ion exchanger close to or in contact with the conductive layer,
Supply fluid to at least one between the conductive layer and the processing electrode or the power supply electrode,
The method according to claim 7, further comprising a step of applying a voltage between the power supply electrode and the processing electrode.
基板の表面及び前記配線溝に予め形成されたバリアメタル及び導電層のうち、前記導電層を基板の表面及び前記配線溝の側面から除去する導電層除去装置と、前記配線溝の底面に残留する導電層の上に金属膜を形成する金属膜形成装置と、を備えることを特徴とする配線形成装置。A wiring forming apparatus for forming wiring by embedding a wiring material in a wiring groove formed on a surface of a substrate,
A conductive layer removing device for removing the conductive layer from the surface of the substrate and the side surface of the wiring groove, of the barrier metal and the conductive layer formed in advance on the surface of the substrate and the wiring groove, and remaining on the bottom surface of the wiring groove; A wiring forming apparatus, comprising: a metal film forming apparatus for forming a metal film on a conductive layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003001468A JP2004214508A (en) | 2003-01-07 | 2003-01-07 | Method and apparatus for forming wiring |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003001468A JP2004214508A (en) | 2003-01-07 | 2003-01-07 | Method and apparatus for forming wiring |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004214508A true JP2004214508A (en) | 2004-07-29 |
Family
ID=32819488
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003001468A Withdrawn JP2004214508A (en) | 2003-01-07 | 2003-01-07 | Method and apparatus for forming wiring |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004214508A (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007046156A (en) * | 2005-07-06 | 2007-02-22 | Applied Materials Inc | Apparatus for electroless deposition of metal onto semiconductor substrate |
JP2009015101A (en) * | 2007-07-06 | 2009-01-22 | Toshiba Matsushita Display Technology Co Ltd | Array substrate |
US8222142B2 (en) | 2009-10-05 | 2012-07-17 | Renesas Electronics Corporation | Semiconductor device and method for manufacturing semiconductor device |
JP2014234539A (en) * | 2013-06-03 | 2014-12-15 | 富士フイルム株式会社 | Film deposition apparatus |
JP2017523610A (en) * | 2014-07-08 | 2017-08-17 | エーシーエム リサーチ (シャンハイ) インコーポレーテッド | Metal wiring formation method |
WO2022220168A1 (en) * | 2021-04-15 | 2022-10-20 | 東京エレクトロン株式会社 | Substrate processing method, substrate processing device, and storage medium |
CN115287603A (en) * | 2022-08-02 | 2022-11-04 | 广东广纳芯科技有限公司 | Evaporation method |
-
2003
- 2003-01-07 JP JP2003001468A patent/JP2004214508A/en not_active Withdrawn
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007046156A (en) * | 2005-07-06 | 2007-02-22 | Applied Materials Inc | Apparatus for electroless deposition of metal onto semiconductor substrate |
JP2009015101A (en) * | 2007-07-06 | 2009-01-22 | Toshiba Matsushita Display Technology Co Ltd | Array substrate |
US8222142B2 (en) | 2009-10-05 | 2012-07-17 | Renesas Electronics Corporation | Semiconductor device and method for manufacturing semiconductor device |
US8642472B2 (en) | 2009-10-05 | 2014-02-04 | Renesas Electronics Corporation | Method for manufacturing a semiconductor device |
JP2014234539A (en) * | 2013-06-03 | 2014-12-15 | 富士フイルム株式会社 | Film deposition apparatus |
JP2017523610A (en) * | 2014-07-08 | 2017-08-17 | エーシーエム リサーチ (シャンハイ) インコーポレーテッド | Metal wiring formation method |
WO2022220168A1 (en) * | 2021-04-15 | 2022-10-20 | 東京エレクトロン株式会社 | Substrate processing method, substrate processing device, and storage medium |
CN115287603A (en) * | 2022-08-02 | 2022-11-04 | 广东广纳芯科技有限公司 | Evaporation method |
CN115287603B (en) * | 2022-08-02 | 2023-09-12 | 广东广纳芯科技有限公司 | Vapor deposition method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6717189B2 (en) | Electroless plating liquid and semiconductor device | |
JP3979464B2 (en) | Electroless plating pretreatment apparatus and method | |
US7141274B2 (en) | Substrate processing apparatus and method | |
US20040234696A1 (en) | Plating device and method | |
US20060234508A1 (en) | Substrate processing apparatus and substrate processing method | |
US6936302B2 (en) | Electroless Ni-B plating liquid, electronic device and method for manufacturing the same | |
US20040154931A1 (en) | Polishing liquid, polishing method and polishing apparatus | |
WO2002058114A1 (en) | Substrate processing apparatus | |
US20060086618A1 (en) | Method and apparatus for forming interconnects | |
US20040235237A1 (en) | Semiconductor device and method for manufacturing the same | |
US7344986B2 (en) | Plating solution, semiconductor device and method for manufacturing the same | |
US20040170766A1 (en) | Electroless plating method and device, and substrate processing method and apparatus | |
JP2007189196A (en) | Polishing pad and polishing apparatus | |
JP2004214508A (en) | Method and apparatus for forming wiring | |
JP2007511095A (en) | Integrated circuit interconnect fabrication system and method | |
WO2002099164A2 (en) | Electroless-plating solution and semiconductor device | |
US20020033339A1 (en) | Plating apparatus and plating method for substrate | |
JP4139124B2 (en) | Plating apparatus and method | |
JP3813865B2 (en) | Polishing method and polishing apparatus | |
JP3611545B2 (en) | Plating equipment | |
US7202161B2 (en) | Substrate processing method and apparatus | |
JP4112879B2 (en) | Electrolytic treatment equipment | |
US20040186008A1 (en) | Catalyst-imparting treatment solution and electroless plating method | |
JP4060700B2 (en) | Substrate processing apparatus and substrate processing method | |
JP3886383B2 (en) | Plating apparatus and plating method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051216 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070719 |