JP3821709B2 - Pretreatment method of electroless plating - Google Patents

Description

図１０は、従来の一般的な無電解めっきによって、このようなＣｏ−Ｗ−Ｐ合金膜からなる配線保護層（蓋材）１８を配線の表面に選択的に形成する工程を工程順に示すブロック図で、先ず、ＣＭＰ処理を施した半導体ウエハ等の基板Ｗ（図９参照）を、例えば液温が２５℃で、０．５ＭのＨ_２ＳＯ_４等の酸溶液中に１分程度浸漬させて、絶縁膜１０の表面に残った銅等のＣＭＰ残さ等を除去する。そして、基板Ｗの表面を超純水等の洗浄液で洗浄した後、例えば、液温が２５℃で、０．００５ｇ／ＬのＰｄＣｌ_２と０．２ｍｌ／ＬのＨＣｌ等の混合溶液中に基板Ｗを１分程度浸漬させ、これにより、配線１６の表面に触媒としてのＰｄを付着させて配線１６の露出表面を活性化させる。次に、基板Ｗの表面を超純水等の洗浄液で洗浄した後、例えば液温が２５℃で、２０ｇ／ＬのＮａ_３Ｃ_６Ｈ_５Ｏ_７・２Ｈ_２Ｏ（クエン酸ナトリウム）等の溶液中に基板Ｗを浸漬させて、配線１６の表面に中和処理を施す。そして、基板Ｗの表面を超純粋で水洗した後、例えば液温が８０℃で、前述の表１に示す組成のＣｏ−Ｗ−Ｐめっき液中に基板を１２０秒程度浸漬させて、活性化させた配線１６の表面に選択的な無電解めっき（無電解Ｃｏ−Ｗ−Ｐ蓋めっき）を施し、しかる後、基板の表面を超純水等の洗浄液で洗浄する。これによって、配線１６の表面に、Ｃｏ−Ｗ−Ｐ合金膜からなる配線保護層１８を選択的に形成して配線１６を保護する。
【０００６】
【発明が解決しようとする課題】
しかしながら、従来例にあっては、無電解めっきによって、Ｃｏ−Ｗ−Ｐ合金膜からなる配線保護層（蓋材）を形成する際に、配線の表面に、例えばＰｄ等の触媒を付与する触媒付与処理を施しており、この触媒付与は、下記の化学式で示す置換めっきによって行われるため、図９に示すように、原理的に下地の配線（銅膜）１６が浸蝕（エッチング）され、これによって、配線（銅膜）１６の内部にボイドＶが発生して配線特性が劣化してしまう。しかも、Ｐｄは、銅に対する拡散元素であるため、銅配線の低抵抗を阻害してしまう。
【０００７】
【式１】

また、絶縁膜上に配線保護層が形成されることを防止するため、絶縁膜上に残った銅等からなるＣＭＰ残さを除去する必要があり、これは、一般にＨ_２ＳＯ_４やＨＣｌなどの無機酸を使用して行われており、一方、無電解めっき液は、一般にアルカリ溶液から構成されている。このため、めっき処理の直前に中和工程を入れてめっきプロセスを安定化させることが必要となり、工程が多くなって、各工程における処理槽の数も多くなる。この結果、スループットが低下するばかりでなく、各工程のプロセス管理が煩雑になり、しかも、装置が大きくなって、クリーンルーム内の設置スペースを広く占拠しクリーンルームのコストの増大に繋がってしまう。
【０００８】
本発明は、上記に鑑みてなされたもので、触媒を使用することなく、無電解めっきによって、配線の表面に配線保護層を確実に形成でき、更にはスループット向上および装置のコンパクト化を図れるようにした無電解めっきの前処理方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
請求項１に記載の発明は、埋め込み配線構造を有する半導体装置の露出配線の表面に、錯化剤、還元剤及びｐＨ調整剤を含む無電解めっき液を用いた無電解めっきで配線保護層を選択的に形成するに際し、無電解めっき液に含まれる前記錯化材成分を有する第１の前処理液に基板を浸漬させて第１の前処理を行い、無電解めっき液に含まれる前記還元剤成分を有する第２の前処理液に基板を浸漬させて第２の前処理を行うことを特徴とする無電解めっきの前処理方法である。このように、無電解めっき液の構成成分でめっき前処理を行うことで、無電解めっき液に対する汚染を防止し、しかも、無電解液めっき液の構成成分である錯化剤成分、ｐＨ調整剤成分、還元剤成分を利用することで、触媒がなくても無電解めっき反応が可能となり、中和等の余計な工程も不要となる。
【００１０】
埋め込み配線以外の配線形成金属、例えば銅等のＣＭＰ残さは、例えば無電解めっき液の構成成分である錯化剤成分によって除去される。また、配線表面は、例えば無電解めっき液の構成成分である還元剤成分によって、例えばＣｕ酸化物やＣｕ水酸化物等を還元除去することにより活性化される。
【００１１】
請求項２に記載の発明は、前記第１の前処理と前記第２の前処理との間に、無電解めっき液に含まれる前記ｐＨ調整剤成分を有する第３の前処理液に基板を浸漬させて第３の前処理を行うことを特徴とする請求項１記載の無電解めっきの前処理方法である。この埋め込み配線表面に付着した付着物、例えば、ＣＭＰ後に配線の表面に存在する銅の酸化防止剤としてのＢＴＡ（ベンゾトリアゾール）は、例えば無電解めっき液の構成成分である錯化剤成分やｐＨ調整剤成分によって除去される。
【００１２】
請求項３に記載の発明は、前記各前処理を、無電解めっきのプロセス温度と同じ温度で行うことを特徴とする請求項１または２記載の無電解めっきの前処理方法である。これにより、無電解めっきの前処理で半導体ウエハ等の基板をプリヒートして、スループットを向上させ、しかも装置のコンパクト化を図って、クリーンルームコストを低減することができる。
請求項４に記載の発明は、前記錯化剤成分は、有機酸であることを特徴とする請求項１記載の無電解めっきの前処理方法である。
請求項５に記載の発明は、前記還元剤成分は、アルキルアミンボランまたは硼素化水素化合物であることを特徴とする請求項１記載の無電解めっきの前処理方法である。
【００１３】
請求項６に記載の発明は、前記ｐＨ調整剤は、水酸化テトラメチルアンモニウムまたはアンモニアであることを特徴とする請求項２記載の無電解めっきの前処理方法である。
【００１４】
請求項７に記載の発明は、埋め込み配線構造の配線材料として、Ｃｕ、Ｃｕ合金、Ａｇ、Ａｇ合金、ＡｕまたはＡｕ合金を使用することを特徴とする請求項１乃至６のいずれかに記載の無電解めっきの前処理方法である。
請求項８に記載の発明は、前記配線保護層は、Ｃｏ、Ｃｏ合金、ＮｉまたはＮｉ合金からなることを特徴とする請求項１乃至７のいずれかに記載の無電解めっきの前処理方法である。このＮｉ合金としては、Ｎｉ−ＢまたはＮｉ−Ｗ−Ｂ合金等が挙げられ、Ｃｏ合金としては、Ｃｏ−ＢまたはＣｏ−Ｗ−Ｂ合金等が挙げられる。
【００１５】
錯化剤としては、シュウ酸等のカルボン酸及びそれらの塩、酒石酸、クエン酸等のオキシカルボン酸及びそれらの塩、グリシン等のアミノカルボン酸及びそれらの塩が挙げられる。また、それらは単独で使用しても良く、２種以上併用しても良い。濃度は、一般的には、０．０００１〜１．５ｍｏｌ／Ｌ、好ましくは０．０１〜１．００ｍｏｌ／Ｌ程度で、ｐＨは、一般的には７以下、好ましくは、１〜４程度である。
【００１６】
アルキルアミンボランとしては、例えばジメチルアミンボラン（ＤＭＡＢ）、ジエチルアミンボラン等を挙げることができる。濃度は、一般的には、０．０１〜１ｍｏｌ／Ｌ、好ましくは、０．０１〜０．５ｍｏｌ／Ｌ程度である。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。
図１は、２層の埋込み配線構造を有する本発明の実施の形態の半導体装置の断面構造を示す。なお、この例では、配線材料として銅を使用している。図１に示すように、半導体基材２０の表面に堆積した、例えばＳｉＯ_２からなる絶縁膜２２の内部に、例えばリソグラフィ・エッチング技術により配線用の微細な凹部２４を形成し、その上にＴａＮ等からなるバリア層２６を形成している。そして、凹部２４の内部に銅を埋め込んで第１層の銅配線２８を形成し、この銅配線２８の露出表面を配線保護層３０で選択的に覆い、更に表面全体をＳｉＮ等からなる保護層３２で覆って第１層の配線構造を構成している。
【００２０】
ここで、この銅配線２８は、半導体基板Ｗの表面に銅めっきを施すことで、凹部２４の内部に銅を充填させるとともに、絶縁膜２２上に銅を堆積させ、その後、化学機械的研磨（ＣＭＰ）により、絶縁膜２２上の銅及びバリア層を除去して、凹部２４内に充填させた銅の表面と絶縁膜２２の表面とをほぼ同一平面にすることで形成される。
【００２１】
そして、この第１層の配線構造を有する基板Ｗの上面に、例えばＳｉＯ_２からなる絶縁膜３４を堆積させ、この絶縁膜３４の内部に、例えばリソグラフィ・エッチング技術により配線保護層３０に達する配線用の微細な凹部３６を形成し、その上にＴａＮ等からなるバリア層３８を形成している。そして、凹部３６の内部に銅を埋め込んで第２層の銅配線４０を形成し、この銅配線４０の露出表面を配線保護層４２で選択的に覆い、更に表面全体をＳｉＮ等からなる保護層４４で覆って第２層の配線構造を構成している。なお、この銅配線４０は、半導体基板Ｗの表面に銅めっきを施し、しかる後、化学的機械的研磨（ＣＭＰ）を施すことにより形成されることは前述と同様である。
【００２２】
ここで、銅配線２８，４０の露出表面を選択的に覆って該銅配線２８，４０を保護する配線保護層３０，４２は、例えばＣｏ−Ｗ−Ｂ合金からなり、膜厚が５０ｎｍ以下、好ましくは１０〜３０ｎｍ（この例では２０ｎｍ）の薄膜で構成されている。この配線保護層３０，４２は、無電解めっきによって形成される。
【００２３】
この配線保護層３０，４２を無電解めっきで形成する工程を図２に、この無電解めっきを行うめっき装置の全体構成を図３に示す。めっき装置は、ロード・アンロード部５０、基板の表面を超純水等の洗浄液で洗浄し乾燥させる洗浄・乾燥槽５２、めっき前処理とめっき処理を行う前処理兼めっき槽５４、及びこれらの間に基板の搬送を行う搬送ロボット５６を備えている。ここで、前処理兼めっき槽５４は、洗浄・乾燥機能を有している。
【００２４】
ここで、この例では、Ｃｏ−Ｗ−Ｂめっき液として、下記の表２に示す組成のもの、つまり、錯化剤としてＣ_６Ｈ_８Ｏ_７（クエン酸）を、ｐＨ調整剤として水酸化テトラメチルアンモニウム（ＴＭＡＨ）を、還元剤としてジメチルアミンボラン（ＤＭＡＢ）を、それぞれ用いたものを使用している。
【表２】

そして、この無電解めっき液の構成成分、つまり錯化剤としてのＣ_６Ｈ_８Ｏ_７、還元剤としてのＤＭＡＢ、更には、必要に応じて、ｐＨ調整剤としてのＴＭＡＨで無電解めっきの前処理を行うようにしている。
【００２５】
先ず、ＣＭＰ処理を終了し、カセットに収納した半導体ウエハ等の基板Ｗ（図１参照）をロード・アンロード部５０に搬入し、カセットから１枚の基板Ｗを搬送ロボット５６で取り出して前処理兼めっき槽５４に搬送し、この前処理兼めっき槽５４で下地となる銅配線２８，４０の表面に第１のめっき前処理を施す。つまり、先ず無電解めっき液の錯化剤成分、この例では、２０ｇ／ＬのＣ_６Ｈ_８Ｏ_７を有し、液温を無電解めっきプロセスと同じ７０℃にした第１の前処理液内に、基板Ｗを１分間程度浸漬させて、銅等の基板Ｗの絶縁膜表面に残ったＣＭＰ残さ等を除去する。しかる後、基板Ｗの表面を、例えば７０℃にした超純水等の洗浄液で洗浄する。
【００２６】
次に、基板Ｗを無電解めっき液の還元剤成分、この例では、６ｇ／ＬのＤＭＡＢを有し、液温を無電解めっきプロセスと同じ７０℃にした第２の前処理液内に、基板Ｗを１分間程度浸漬させて、銅配線の表面を活性化させる。つまり、ＣＭＰ後の銅配線の表面には、Ｃｏ−Ｗ−Ｂめっきを阻害するＣｕ_２ＯやＣｕ（ＯＨ）_２等が存在する。そこで、これらのＣｕ酸化物やＣｕ水酸化物を還元剤成分で還元除去し、これによって、銅配線の表面を活性化させて、触媒が無くともめっき反応を可能となす。
【００２７】
そして、例えば液温が７０℃で、前述の表２に示す組成のＣｏ−Ｗ−Ｂめっき液中に基板Ｗを１２０秒程度浸漬させて、活性化させた銅配線の表面に選択的な無電解めっき（無電解Ｃｏ−Ｗ−Ｂ蓋めっき）を施し、しかる後、基板の表面を、例えば７０℃にした超純水等の洗浄液で洗浄する。これによって、銅配線の表面に、Ｃｏ−Ｗ−Ｂ合金膜からなる配線保護層を選択的に形成して銅配線を保護する。しかる後、超純水等の洗浄液で基板の表面を洗浄し、めっき後の基板を搬送ロボット５６で洗浄・乾燥槽５２に搬送し、ここで二次洗浄を行って乾燥させた後、ロード・アンロード部５０のカセットに戻す。
【００２８】
ここで、この例では、配線保護層３０，４２として、Ｃｏ−Ｗ−Ｂ合金膜を使用している。つまり、Ｃｏイオン、錯化剤、ｐＨ緩衝剤、ｐＨ調整剤、還元剤としてのアルキルアミンボラン、及びＷを含む化合物を含有しためっき液を使用し、このめっき液に基板の表面を浸漬させることで、Ｃｏ−Ｗ−Ｂ合金からなる配線保護層３０，４２を形成している。
【００２９】
このめっき液には、必要に応じて、安定剤としての重金属化合物または硫黄化合物の１種または２種以上、または界面活性剤の少なくとも一方が添加され、また水酸化テトラメチルアンモニウムまたはアンモニア水等のｐＨ調整剤を用いて、ｐＨが好ましくは５〜１４、より好ましくは６〜１０に調整されている。めっき液の温度は、例えば３０〜９０℃、好ましくは４０〜８０℃である。
【００３０】
めっき液のコバルトイオンの供給源としては、例えば硫酸コバルト、塩化コバルト、酢酸コバルト等のコバルト塩を挙げることができる。コバルトイオンの添加量は、例えば０．００１〜１ｍｏｌ／Ｌ、好ましくは０．０１〜０．３ｍｏｌ／Ｌ程度である。
【００３１】
錯化剤としては、例えば酢酸等のカルボン酸及びそれらの塩、酒石酸、クエン酸等のオキシカルボン酸及びそれらの塩、グリシン等のアミノカルボン酸及びそれらの塩を挙げることができる。また、それらは単独で使用してもよく、２種以上併用してもよい。錯化剤の総添加量は、例えば０．００１〜１．５ｍｏｌ／Ｌ、好ましくは０．０１〜１．０ｍｏｌ／Ｌ程度である。
【００３２】
ｐＨ緩衝剤としては、例えば硫酸アンモニウム、塩化アンモニウム、ホウ酸等を挙げることができる。ｐＨ緩衝剤の添加量は、例えば０．０１〜１．５ｍｏｌ／Ｌ、好ましくは０．１〜１ｍｏｌ／Ｌ程度である。
ｐＨ調整剤としては、例えばアンモニア水、水酸化テトラメチルアンモニウム（ＴＭＡＨ）等を挙げることができ、ｐＨを５〜１４、好ましくはｐＨ６〜１０に調整する。
【００３３】
還元剤としてのアルキルアミンボランとしては、例えばジメチルアミンボラン（ＤＭＡＢ）、ジエチルアミンボラン等を挙げることができる。還元剤の添加量は、例えば０．０１〜１ｍｏｌ／Ｌ、好ましくは０．０１〜０．５ｍｏｌ／Ｌ程度である。
タングステンを含む化合物としては、例えばタングステン酸及びそれらの塩、または、タングストリン酸（例えば、Ｈ_３(ＰＷ_１２Ｐ_４０)・ｎＨ_２Ｏ）等のヘテロポリ酸及びそれらの塩等を挙げることができる。タングステンを含む化合物の添加量は、例えば０．００１〜１ｍｏｌ／Ｌ、好ましくは０．０１〜０．１ｍｏｌ／Ｌ程度である。
【００３４】
このめっき液には、上記成分以外に公知の添加剤を添加することができる。この添加剤としては、例えば、浴安定剤として鉛化合物等の重金属化合物やチオシアン化合物等の硫黄化合物等の１種または２種以上、またアニオン系、カチオン系、ノニオン系の界面活性剤を挙げることができる。
【００３５】
前述のようにして、前記図９に示す従来例の同様に、絶縁膜１０に形成した凹部１２内に銅を埋め込んで形成した配線（銅膜）１６の表面に、Ｃｏ−Ｗ−Ｂ合金膜からなる配線保護層（蓋材）１８を選択的に形成して配線１６を保護した時の状態をＳＥＭ観察したところ、配線１６の表面のみに配線保護層１８が選択的に形成され、しかも配線１６の内部にボイドが見られなかった。この時のＳＥＭ写真を図面化したものを図４に示す。また、ＤＭＡＢを有する第２前処理液を使用して前処理を行った後の状態をＸＰＳで分析したところ、配線の表面には、Ｃｕ_２ＯやＣｕ（ＯＨ）_２等のＣｕ酸化物やＣｕ水酸化物が存在せず、銅が表面に露出していることが判った。
【００３６】
ここで、前述のＣ_６Ｈ_８Ｏ_７を有する第１の前処理液による前処理を行わずに、めっき処理を行った状態をＳＥＭ観察したところ、配線１６の表面のみならず、絶縁膜１０の表面にもＣｏ−Ｗ−Ｐ合金膜１８ａが形成され、銅配線間にリークが発生していることが観察された。この時のＳＥＭ写真を図面化したものを図５に示す。
【００３７】
また、前述のＤＭＡＢを有する第２前処理液による前処理を行わずに、めっき処理を行ったところ、めっき膜を成長させることができなかった。そこで、この時の配線の表面をＸＰＳで分析したところ、配線の表面には、Ｃｕ_２ＯやＣｕ（ＯＨ）_２等のＣｕ酸化物やＣｕ水酸化物が存在していることが判った。
【００３８】
なお、この例では、配線保護層３０，４２としてＣｏ−Ｗ−Ｂ合金を使用しているが、配線保護層３０，４２として、Ｃｏ−Ｂ、Ｎｉ−ＢまたはＮｉ−Ｗ−Ｂからなる配線保護層を形成するようにしてもよい。また、配線材料として、銅を使用した例を示しているが、銅の他に、銅合金、銀、銀合金、金及び金合金等を使用しても良い。
【００３９】
ここで、例えばＣＭＰ処理に使用するスラリーに、酸化防止剤としてのＢＴＡ（ベンゾトリアゾール）を混ぜたり、ＣＭＰ後に銅配線の表面にＢＴＡを塗布したりして、銅の酸化を防止することが広く行われている。このように、銅配線の表面にＢＴＡが存在すると、Ｃｏ−Ｗ−Ｂめっきが不能となる。このような場合に、前述のように、Ｃ_６Ｈ_８Ｏ_７を有する第１の前処理液内に基板を浸漬させただけでは、このようなＢＴＡが完全に除去できない場合がある。このような場合には、図６に示すように、前述のようにして、基板をＣ_６Ｈ_８Ｏ_７を有する第１の前処理液中に浸漬させた後、無電解めっき液のｐＨ調整剤成分、この例では、ＴＭＡＨからなる、ｐＨ１４で、液温が無電解めっきプロセスと同じ７０℃とした第３の前処理液内に、基板Ｗを１分間程度浸漬させることで、銅配線の表面のＢＴＡを完全に除去することができる。
【００４０】
なお、各処理を無電解めっきのプロセス温度と同じ温度で、つまりこの例では７０℃で行うことで、無電解めっきの前処理で半導体ウエハ等の基板をプリヒートすることができ、これによって、スループットを向上させ、しかも装置のコンパクト化を図って、クリーンルームコストを低減することができる。
【００４１】
図７は、図３に示す前処理兼めっき槽５４の概略構成図である。図７に示すように、この前処理兼めっき槽５４は、半導体基板Ｗをその上面に保持する保持手段１１と、保持手段１１に保持された半導体基板Ｗの被めっき面（上面）の周縁部に当接して該周縁部をシールする堰部材３１と、堰部材３１でその周縁部をシールされた半導体基板Ｗの被めっき面に前処理液またはめっき液を供給するシャワーヘッド４１を備えている。前処理兼めっき槽５４は、さらに保持手段１１の上部外周近傍に設置されて半導体基板Ｗの被めっき面に洗浄液を供給する洗浄液供給手段５１と、排出された洗浄液等（めっき廃液）を回収する回収容器６１と、半導体基板Ｗ上に保持した前処理液やめっき液を吸引して回収する液回収ノズル６５と、前記保持手段１１を回転駆動するモータＭとを備えている。
【００４２】
保持手段１１は、その上面に半導体基板Ｗを載置して保持する基板載置部１３を有している。この基板載置部１３は、半導体基板Ｗを載置して固定するように構成されており、具体的には半導体基板Ｗをその裏面側に真空吸着する図示しない真空吸着機構を備えている。一方、基板載置部１３の裏面側には、面状であって半導体基板Ｗの被めっき面を下面側から暖めて保温する裏面ヒータ１５が設置されている。この裏面ヒータ１５は、例えばラバーヒータによって構成されている。この保持手段１１は、モータＭによって回転駆動されると共に、図示しない昇降手段によって上下動できるように構成されている。
堰部材３１は、筒状であってその下部に半導体基板Ｗの外周縁をシールするシール部３３を有し、図示の位置から上下動しないように設置されている。
【００４３】
シャワーヘッド４１は、先端に多数のノズルを設けることで、供給された前処理液やめっき液をシャワー状に分散して半導体基板Ｗの被めっき面に略均一に供給する構造のものである。また洗浄液供給手段５１は、ノズル５３から洗浄液を噴出する構造である。
液回収ノズル６５は、上下動且つ旋回できるように構成されていて、その先端が半導体基板Ｗの上面周縁部の堰部材３１の内側に下降して半導体基板Ｗ上のめっき液を吸引するように構成されている。
【００４４】
次にこの前処理兼めっき槽の動作を説明する。まず図示の状態よりも保持手段１１を下降して堰部材３１との間に所定寸法の隙間を設け、基板載置部１３に半導体基板Ｗを載置・固定する。半導体基板Ｗとしては、例えばφ８インチウエハを用いる。
次に、保持手段１１を上昇させ、その上面を堰部材３１の下面に当接させ、同時に半導体基板Ｗの外周を堰部材３１のシール部３３によってシールする。この時、半導体基板Ｗの表面は開放された状態となっている。
【００４５】
次に裏面ヒータ１５によって半導体基板Ｗ自体を直接加熱して、シャワーヘッド４１から前処理液やめっき液を噴出して半導体基板Ｗの表面の略全体に前処理液やめっき液を降り注ぐ。半導体基板Ｗの表面は、堰部材３１によって囲まれているので、注入した前処理液やめっき液は全て半導体基板Ｗの表面に保持される。供給する前処理液やめっき液の量は、半導体基板Ｗの表面に１ｍｍ厚（約３０ｍｌ）となる程度の少量で良い。なお被めっき面上に保持するめっき液の深さは１０ｍｍ以下であれば良く、この例のように１ｍｍでも良い。供給する前処理液やめっき液が少量で済めばこれを加熱する加熱装置も小型のもので良くなる。
【００４６】
このように半導体基板Ｗ自体を加熱するように構成すれば、加熱するのに大きな消費電力の必要な前処理液やめっき液の温度をそれほど高く昇温しなくても良いので、消費電力の低減化やめっき液の材質変化の防止が図れ、好適である。なお半導体基板Ｗ自体の加熱のための消費電力は小さくて良く、また半導体基板Ｗ上に溜める前処理液やめっき液の量は少ないので、裏面ヒータ１５による半導体基板Ｗの保温は容易に行え、裏面ヒータ１５の容量は小さくて良く装置のコンパクト化を図ることができる。また半導体基板Ｗ自体を直接冷却する手段を用いれば、めっき中に加熱・冷却を切替えてめっき条件を変化させることも可能である。半導体基板上に保持されている前処理液やめっき液は少量なので、感度良く温度制御が行える。
【００４７】
そして、モータＭによって半導体基板Ｗを瞬時回転させて被めっき面の均一な液濡れを行い、その後半導体基板Ｗを静止した状態で被めっき面の前処理やめっきを行う。具体的には、半導体基板Ｗを１ｓｅｃだけ１００ｒｐｍ以下で回転して半導体基板Ｗの被めっき面上をめっき液で均一に濡らし、その後静止させて前処理やめっき処理を行わせる。
【００４８】
上記前処理やめっき処理が完了した後、液回収ノズル６５の先端を半導体基板Ｗの表面周縁部の堰部材３１内側近傍に下降し、前処理液やめっき液を吸い込む。このとき半導体基板Ｗを、例えば１００ｒｐｍ以下の回転速度で回転させれば、半導体基板Ｗ上に残った前処理液やめっき液を遠心力で半導体基板Ｗの周縁部の堰部材３１の部分に集めることができ、効率良く、且つ高い回収率で前処理液やめっき液の回収ができる。そして保持手段１１を下降させて半導体基板Ｗを堰部材３１から離し、半導体基板Ｗの回転を開始して洗浄液供給手段５１のノズル５３から洗浄液（超純水）を半導体基板Ｗの被めっき面に噴射して被めっき面を冷却すると同時に希釈化・洗浄することで前処理やめっき反応を停止させる。このときノズル５３から噴射される洗浄液を堰部材３１にも当てることで堰部材３１の洗浄を同時に行っても良い。このときのめっき廃液は、回収容器６１に回収され、廃棄される。
【００４９】
図８は、他の前処理兼めっき槽の概略構成図である。図８において、図７に示す前処理兼めっき槽５４と相違する点は、保持手段１１内に裏面ヒータ１５を設ける代わりに、保持手段１１の上方にランプヒータ（加熱手段）１７を設置し、このランプヒータ１７とシャワーヘッド４１−２とを一体化した点である。即ち、例えば複数の半径の異なるリング状のランプヒータ１７を同心円状に設置し、ランプヒータ１７の間の隙間からシャワーヘッド４１−２の多数のノズル４３−２をリング状に開口させている。なおランプヒータ１７としては、渦巻状の一本のランプヒータで構成しても良いし、さらにそれ以外の各種構造・配置のランプヒータで構成しても良い。
【００５０】
このように構成しても、めっき液は各ノズル４３−２から半導体基板Ｗの被めっき面上にシャワー状に略均等に供給でき、またランプヒータ１７によって半導体基板Ｗの加熱・保温も直接均一に行える。ランプヒータ１７の場合、半導体基板Ｗとめっき液の他に、その周囲の空気をも加熱するので半導体基板Ｗの保温効果もある。
【００５１】
なおランプヒータ１７によって半導体基板Ｗを直接加熱するには、比較的大きい消費電力のランプヒータ１７が必要になるので、その代わりに比較的小さい消費電力のランプヒータ１７と前記図７に示す裏面ヒータ１５とを併用して、半導体基板Ｗは主として裏面ヒータ１５によって加熱し、めっき液と周囲の空気の保温は主としてランプヒータ１７によって行うようにしても良い。また半導体基板Ｗを直接、または間接的に冷却する手段を設けて、温度制御を行っても良い。
【００５２】
図１１は、前述のめっき装置を備えた基板処理装置の平面配置図を示す。図示するように、この基板処理装置は、半導体基板を収容した基板カセットの受け渡しを行う搬入・搬出エリア５２０と、プロセス処理を行うプロセスエリア５３０と、プロセス処理後の半導体基板の洗浄及び乾燥を行う洗浄・乾燥エリア５４０を具備する。洗浄・乾燥エリア５４０は、搬入・搬出エリア５２０とプロセスエリア５３０の間に配置されている。搬入・搬出エリア５２０と洗浄・乾燥エリア５４０には隔壁５２１を設け、洗浄・乾燥エリア５４０とプロセスエリア５３０の間には隔壁５２３を設けている。
【００５３】
隔壁５２１には、搬入・搬出エリア５２０と洗浄・乾燥エリア５４０との間で半導体基板を受け渡すための通路（図示せず）を設け、該通路を開閉するためのシャッター５２２を設けている。また、隔壁５２３にも洗浄・乾燥エリア５４０とプロセスエリア５３０との間で半導体基板を受け渡すための通路（図示せず）を設け、該通路を開閉するためのシャッター５２４を設けている。洗浄・乾燥エリア５４０とプロセスエリア５３０は独自に給排気できるようになっている。
【００５４】
上記構成の半導体基板配線用の基板処理装置はクリーンルーム内に設置され、各エリアの圧力は、
（搬入・搬出エリア５２０の圧力）＞（洗浄・乾燥エリア５４０の圧力）＞（プロセスエリア５３０の圧力）
に設定され、且つ搬入・搬出エリア５２０の圧力は、クリーンルーム内圧力より低く設定される。これにより、プロセスエリア５３０から洗浄・乾燥エリア５４０に空気が流出しないようにし、洗浄・乾燥エリア５４０から搬入・搬出エリア５２０に空気が流出しないようにし、さらに搬入・搬出エリア５２０からクリーンルーム内に空気が流出しないようにしている。
【００５５】
搬入・搬出エリア５２０には、半導体基板を収容した基板カセットを収納するロードユニット５２０ａとアンロードユニット５２０ｂが配置されている。洗浄・乾燥エリア５４０には、めっき処理後の処理を行う各２基の水洗部５４１、乾燥部５４２が配置されると共に、半導体基板の搬送を行う搬送部（搬送ロボット）５４３が備えられている。ここに水洗部５４１としては、例えば前端にスポンジがついたペンシル型のものやスポンジ付きローラ形式のものが用いられる。乾燥部５４２としては、例えば半導体基板を高速でスピンさせて脱水、乾燥させる形式のものが用いられる。
プロセスエリア５３０内には、半導体基板のめっきの前処理を行う前処理槽５３１と、銅めっき処理を行うめっき槽（めっき装置）５３２が配置されると共に、半導体基板の搬送を行う搬送部（搬送ロボット）５３３が備えられている。
【００５６】
図１２は、基板処理装置内の気流の流れを示す。洗浄・乾燥エリア５４０においては、配管５４６より新鮮な外部空気が取込まれ、高性能フィルタ５４４を通してファンにより押込まれ、天井５４０ａよりダウンフローのクリーンエアとして水洗部５４１、乾燥部５４２の周囲に供給される。供給されたクリーンエアの大部分は、床５４０ｂより循環配管５４５により天井５４０ａ側に戻され、再び高性能フィルタ５４４を通してファンにより押込まれて、洗浄・乾燥エリア５４０内に循環する。一部の気流は、水洗部５４１及び乾燥部５４２内からダクト５５２を通って排気される。
【００５７】
プロセスエリア５３０は、ウエットゾーンといいながらも、半導体基板表面にパーティクルが付着することは許されない。このためプロセスエリア５３０内に天井５３０ａより、ファンにより押込まれて高性能フィルタ５３３を通してダウンフローのクリーンエアを流すことにより、半導体基板にパーティクルが付着することを防止している。
【００５８】
しかしながら、ダウンフローを形成するクリーンエアの全流量を外部からの給排気に依存すると、膨大な給排気量が必要となる。このため、室内を負圧に保つ程度の排気のみをダクト５５３よりの外部排気とし、ダウンフローの大部分の気流を、配管５３４，５３５を通した循環気流でまかなうようにしている。
【００５９】
循環気流とした場合に、プロセスエリア５３０を通過したクリーンエアは、薬液ミストや気体を含むため、これをスクラバ５３６及びミトセパレータ５３７，５３８を通して除去する。これにより天井５３０ａ側の循環ダクト５３４に戻ったエアは、薬液ミストや気体を含まないものとなり、再びファンにより押込まれて高性能フィルタ５３３を通ってプロセスエリア５３０内にクリーンエアとして循環する。
【００６０】
床部５３０ｂよりプロセスエリア５３０内を通ったエアの一部は、ダクト５５３を通って外部に排出され、薬液ミストや気体を含むエアがダクト５５３を通って外部に排出される。天井５３０ａのダクト５３９からは、これらの排気量に見合った新鮮な空気がプロセスエリア５３０内に負圧に保った程度に供給される。
【００６１】
上記のように搬入・搬出エリア５２０、洗浄・乾燥エリア５４０及びプロセスエリア５３０のそれぞれの圧力は、
（搬入・搬出エリア５２０の圧力）＞（洗浄・乾燥エリア５４０の圧力）＞（プロセスエリア５３０の圧力）
に設定されている。従って、シャッター５２２，５２４（図１１参照）を開放すると、これらのエリア間の空気の流れは、図１２に示すように、搬入・搬出エリア５２０、洗浄・乾燥エリア５４０及びプロセスエリア５３０の順に流れる。また、排気はダクト５５２及び５５３を通して、図１４に示すように、集合排気ダクト５５４に集められる。
【００６２】
図１３は、基板処理装置がクリーンルーム内に配置された一例を示す外観図である。搬入・搬出エリア５２０のカセット受渡し口５５５と操作パネル５５６のある側面が仕切壁５５７で仕切られたクリーンルームのクリーン度の高いワーキングゾーン５５８に露出しており、その他の側面は、クリーン度の低いユーティリティゾーン５５９に収納されている。
【００６３】
上記のように、洗浄・乾燥エリア５４０を搬入・搬出エリア５２０とプロセスエリア５３０の間に配置し、搬入・搬出エリア５２０と洗浄・乾燥エリア５４０の間及び洗浄・乾燥エリア５４０とプロセスエリア５３０の間にはそれぞれ隔壁５２１を設けたので、ワーキングゾーン５５８から乾燥した状態でカセット受渡し口５５５を通して半導体基板配線用の基板処理装置内に搬入される半導体基板は、基板処理装置内でめっき処理され、洗浄・乾燥した状態でワーキングゾーン５５８に搬出されるので、半導体基板面にはパーティクルやミストが付着することなく、且つクリーンルーム内のクリーン度の高いワーキングゾーン５５８をパーティクルや薬液や洗浄液ミストで汚染することはない。
【００６４】
なお、図１１及び図１２では、基板処理装置が搬入・搬出エリア５２０、洗浄・乾燥エリア５４０、プロセスエリア５３０を具備する例を示したが、プロセスエリア５３０内又はプロセスエリア５３０に隣接してＣＭＰ装置を配置するエリアを設け、該プロセスエリア５３０又はＣＭＰ装置を配置するエリアと搬入・搬出エリア５２０の間に洗浄・乾燥エリア５４０を配置するように構成しても良い。要は半導体基板配線用の基板処理装置に半導体基板が乾燥状態で搬入され、めっき処理の終了した半導体基板が洗浄され、乾燥した状態で排出される構成であればよい。
【００６５】
上記例では、基板処理装置を半導体基板配線用のめっき装置を例に説明したが、基板は半導体基板に限定されるものではなく、まためっき処理する部分も基板面上に形成された配線部に限定されるものではない。また、上記例では銅めっきを例に説明したが、銅めっきに限定されるものではない。
【００６６】
図１５は、半導体基板配線用の他の基板処理装置の平面構成を示す図である。図示するように、半導体基板配線用の基板処理装置は、半導体基板を搬入する搬入部６０１、銅めっきを行う銅めっき槽６０２、水洗浄を行う水洗槽６０３，６０４、化学機械研磨（ＣＭＰ）を行うＣＭＰ部６０５、水洗槽６０６，６０７、乾燥槽６０８及び配線層形成が終了した半導体基板を搬出する搬出部６０９を具備し、これら各槽に半導体基板を移送する図示しない基板移送手段が１つの装置として配置され、半導体基板配線用の基板処理装置を構成している。
【００６７】
上記配置構成の基板処理装置において、基板移送手段により、搬入部６０１に載置された基板カセット６０１−１から、配線層が形成されていない半導体基板を取り出し、銅めっき槽６０２に移送する。該銅めっき槽６０２において、配線溝や配線孔（コンタクトホール）からなる配線部を含む半導体基板Ｗの表面上に銅めっき層を形成する。
【００６８】
前記銅めっき槽６０２で銅めっき層の形成が終了した半導体基板Ｗを、基板移送手段で水洗槽６０３及び水洗槽６０４に移送し、水洗を行う。続いて該水洗浄の終了した半導体基板Ｗを基板移送手段でＣＭＰ部６０５に移送し、該ＣＭＰ部６０５で、銅めっき層から配線溝や配線孔に形成した銅めっき層を残して半導体基板Ｗの表面上の銅めっき層を除去する。
【００６９】
続いて上記のように銅めっき層から配線溝や配線孔からなる配線部に形成した銅めっき層を残して半導体基板Ｗの表面上の不要の銅めっき層の除去が終了した半導体基板Ｗを、基板移送手段で水洗槽６０６及び水洗槽６０７に送り、水洗浄し、更に水洗浄の終了した半導体基板Ｗは乾燥槽６０８で乾燥させ、乾燥の終了した半導体基板Ｗを配線層の形成の終了した半導体基板として、搬出部６０９の基板カセット６０９−１に格納する。
【００７０】
図１６は、半導体基板配線用の他の基板処理装置の平面構成を示す図である。図１６に示す基板処理装置が図１５に示す装置と異なる点は、銅めっき槽６０２、銅めっき膜の表面に保護膜を形成する蓋めっき槽６１２、ＣＭＰ部６１５、水洗槽６１３、６１４を追加し、これらを含め１つの装置として構成した点である。
【００７１】
上記配置構成の基板処理装置において、配線溝や配線孔（コンタクトホール）からなる配線部を含む半導体基板Ｗの表面上に銅めっき層を形成する。続いて、ＣＭＰ部６０５で銅めっき層から配線溝や配線孔に形成した銅めっき層を残して半導体基板Ｗの表面上の銅めっき層を除去する。
【００７２】
続いて、上記のように銅めっき層から配線溝や配線孔からなる配線部に形成した銅めっき層を残して半導体基板Ｗの表面上の銅めっき層を除去した半導体基板Ｗを水洗槽６１０に移送し、ここで水洗浄する。続いて、前処理槽６１１で、後述する蓋めっきを行うための前処理を行う。該前処理の終了した半導体基板Ｗを蓋めっき槽６１２に移送し、蓋めっき槽６１２で配線部に形成した銅めっき層の上に保護膜を形成する。この保護膜としては、例えばＮｉ−Ｂ無電解めっき槽を用いる。保護膜を形成した後、半導体基板Ｗを水洗槽６０６，６０７で水洗浄し、更に乾燥槽６０８で乾燥させる。
そして、銅めっき層上に形成した保護膜の上部をＣＭＰ部６１５で研磨し、平坦化して、水洗槽６１３，６１４で水洗浄した後、乾燥槽６０８で乾燥させ、半導体基板Ｗを搬出部６０９の基板カセット６０９−１に格納する。
【００７３】
図１７は半導体基板配線用の他の基板処理装置の平面構造を示す図である。図示するように、この基板処理装置は、ロボット６１６を中央に配置し、その周囲のロボットアーム６１６−１が到達する範囲に銅めっきを行う銅めっき槽６０２、水洗槽６０３、水洗槽６０４、ＣＭＰ部６０５、蓋めっき槽６１２、乾燥槽６０８及びロード・アンロード部６１７を配置して１つの装置として構成したものである。なお、ロード・アンロード部６１７に隣接して半導体基板の搬入部６０１及び搬出部６０９が配置されている。
【００７４】
上記構成の半導体基板配線用の基板処理装置において、半導体基板の搬入部６０１から配線めっきの済んでいない半導体基板がロード・アンロード部６１７に移送され、該半導体基板をロボットアーム６１６−１が受け取り、銅めっき槽６０２に移送し、該めっき槽で配線溝や配線孔からなる配線部を含む半導体基板の表面上に銅めっき層を形成する。該銅めっき層の形成された半導体基板をロボットアーム６１６−１によりＣＭＰ部６０５に移送し、該ＣＭＰ部６０５で銅めっき層から配線溝や配線孔からなる配線部に形成した銅めっき層を残して半導体基板Ｗの表面上の余分な銅めっき層を除去する。
【００７５】
表面の余分な銅めっき層が除去された半導体基板はロボットアーム６１６−１により、水洗槽６０４に移送され、水洗処理された後、前処理槽６１１に移送され、該前処理槽６１１で蓋めっき前の前処理が行われる。該前処理の終了した半導体基板はロボットアーム６１６−１により、蓋めっき槽６１２に移送され、該蓋めっき槽６１２で、配線溝や配線孔からなる配線部に形成され銅めっき層の上に保護膜を形成する。保護膜が形成された半導体基板はロボットアーム６１６−１により、水洗槽６０４に移送されここで水洗処理された後、乾燥槽６０８に移送され、乾燥した後、ロード・アンロード部６１７に移送される。該配線めっきの終了した半導体基板は搬出部６０９に移送される。
【００７６】
図１８は、他の半導体基板処理装置の平面構成を示す図である。この半導体基板処理装置は、ロード・アンロード部７０１、銅めっきユニット７０２、第１ロボット７０３、第３洗浄機７０４、反転機７０５、反転機７０６、第２洗浄機７０７、第２ロボット７０８、第１洗浄機７０９、第１ポリッシング装置７１０及び第２ポリッシング装置７１１を配置した構成である。第１ロボット７０３の近傍には、めっき前後の膜厚を測定するめっき前後膜厚測定機７１２、研磨後で乾燥状態の半導体基板Ｗの膜厚を測定する乾燥状態膜厚測定機７１３が配置されている。
【００７７】
第１ポリッシング装置（研磨ユニット）７１０は、研磨テーブル７１０−１、トップリング７１０−２、トップリングヘッド７１０−３、膜厚測定機７１０−４、プッシャー７１０−５を具備している。第２ポリッシング装置（研磨ユニット）７１１は、研磨テーブル７１１−１、トップリング７１１−２、トップリングヘッド７１１−３、膜厚測定機７１１−４、プッシャー７１１−５を具備している。
【００７８】
コンタクトホールと配線用の溝が形成され、その上にシード層が形成された半導体基板Ｗを収容したカセット７０１−１をロード・アンロード部７０１のロードポートに載置する。第１ロボット７０３は、半導体基板Ｗをカセット７０１−１から取り出し、銅めっきユニット７０２に搬入し、銅めっき膜を形成する。その時、めっき前後膜厚測定機７１２でシード層の膜厚を測定する。銅めっき膜の成膜は、まず半導体基板Ｗの表面の親水処理を行い、その後銅めっきを行って形成する。銅めっき膜の形成後、銅めっきユニット７０２でリンス若しくは洗浄を行う。時間に余裕があれば、乾燥してもよい。
【００７９】
第１ロボット７０３で銅めっきユニット７０２から半導体基板Ｗを取り出したとき、めっき前後膜厚測定機７１２で銅めっき膜の膜厚を測定する。その測定結果は、記録装置（図示せず）に半導体基板の記録データとして記録され、なお且つ、銅めっきユニット７０２の異常の判定にも使用される。膜厚測定後、第１ロボット７０３が反転機７０５に半導体基板Ｗを渡し、該反転機７０５で反転させる（銅めっき膜が形成された面が下になる）。第１ポリッシング装置７１０、第２ポリッシング装置７１１による研磨には、シリーズモードとパラレルモードがある。以下、シリーズモードの研磨について説明する。
【００８０】
シリーズモード研磨は、１次研磨をポリッシング装置７１０で行い、２次研磨をポリッシング装置７１１で行う研磨である。第２ロボット７０８で反転機７０５上の半導体基板Ｗを取り上げ、ポリッシング装置７１０のプッシャー７１０−５上に半導体基板Ｗを載せる。トップリング７１０−２はプッシャー７１０−５上の該半導体基板Ｗを吸着し、研磨テーブル７１０−１の研磨面に半導体基板Ｗの銅めっき膜形成面を当接押圧し、１次研磨を行う。該１次研磨では基本的に銅めっき膜が研磨される。研磨テーブル７１０−１の研磨面は、ＩＣ１０００のような発泡ポリウレタン、又は砥粒を固定若しくは含浸させたもので構成されている。該研磨面と半導体基板Ｗの相対運動で銅めっき膜が研磨される。
【００８１】
銅めっき膜の研磨終了後、トップリング７１０−２で半導体基板Ｗをプッシャー７１０−５上に戻す。第２ロボット７０８は、該半導体基板Ｗを取り上げ、第１洗浄機７０９に入れる。この時、プッシャー７１０−５上にある半導体基板Ｗの表面及び裏面に薬液を噴射しパーティクルを除去したり、つきにくくしたりすることもある。
【００８２】
第１洗浄機７０９において洗浄終了後、第２ロボット７０８で半導体基板Ｗを取り上げ、第２ポリッシング装置７１１のプッシャー７１１−５上に半導体基板Ｗを載せる。トップリング７１１−２でプッシャー７１１−５上の半導体基板Ｗを吸着し、該半導体基板Ｗのバリア層を形成した面を研磨テーブル７１１−１の研磨面に当接押圧して２次研磨を行う。この２次研磨ではバリア層が研磨される。但し、上記１次研磨で残った銅膜や酸化膜も研磨されるケースもある。
【００８３】
研磨テーブル７１１−１の研磨面は、ＩＣ１０００のような発泡ポリウレタン、又は砥粒を固定若しくは含浸させたもので構成され、該研磨面と半導体基板Ｗの相対運動で研磨される。このとき、砥粒若しくはスラリーには、シリカ、アルミナ、セリア等が用いられる。薬液は、研磨したい膜種により調整される。
【００８４】
２次研磨の終点の検知は、光学式の膜厚測定機を用いてバリア層の膜厚を測定し、膜厚が０になったこと又はＳｉＯ_２ からなる絶縁膜の表面検知で行う。また、研磨テーブル７１１−１の近傍に設けた膜厚測定機７１１−４として画像処理機能付きの膜厚測定機を用い、酸化膜の測定を行い、半導体基板Ｗの加工記録として残したり、２次研磨の終了した半導体基板Ｗを次の工程に移送できるか否かの判定を行う。また、２次研磨終点に達していない場合は、再研磨を行ったり、なんらかの異常で規定値を超えて研磨された場合は、不良品を増やさないように次の研磨を行わないよう半導体基板処理装置を停止させる。
【００８５】
２次研磨終了後、トップリング７１１−２で半導体基板Ｗをプッシャー７１１−５まで移動させる。プッシャー７１１−５上の半導体基板Ｗは第２ロボット７０８で取り上げる。この時、プッシャー７１１−５上で薬液を半導体基板Ｗの表面及び裏面に噴射してパーティクルを除去したり、つきにくくすることがある。
【００８６】
第２ロボット７０８は、半導体基板Ｗを第２洗浄機７０７に搬入し、洗浄を行う。第２洗浄機７０７の構成も第１洗浄機７０９と同じ構成である。半導体基板Ｗの表面は、主にパーティクル除去のために、純水に界面活性剤、錯化剤、またｐＨ調整剤を加えた洗浄液を用いて、ＰＶＡスポンジロールによりスクラブ洗浄される。半導体基板Ｗの裏面には、ノズルからＤＨＦ等の強い薬液を噴出し、拡散している銅をエッチングしたり、又は拡散の問題がなければ、表面と同じ薬液を用いてＰＶＡスポンジロールによるスクラブ洗浄をする。
【００８７】
上記洗浄の終了後、半導体基板Ｗを第２ロボット７０８で取り上げ、反転機７０６に移し、該反転機７０６で反転させる。該反転させた半導体基板Ｗを第１ロボット７０３で取り上げ第３洗浄機７０４に入れる。第３洗浄機７０４では、半導体基板Ｗの表面に超音波振動により励起されたメガソニック水を噴射して洗浄する。そのとき純水に界面活性剤、錯化剤、またｐＨ調整剤を加えた洗浄液を用いて公知のペンシル型スポンジで半導体基板Ｗの表面を洗浄してもよい。その後、スピン乾燥により、半導体基板Ｗを乾燥させる。
上記のように研磨テーブル７１１−１の近傍に設けた膜厚測定機７１１−４で膜厚を測定した場合は、そのままロード・アンロード部７０１のアンロードポートに載置するカセットに収容する。
【００８８】
図１９は、他の半導体基板処理装置の平面構成を示す図である。この半導体基板処理装置の図１８に示す半導体基板処理装置と異なる点は、図１８に示す銅めっきユニット７０２の代わりに蓋めっきユニット７５０を設けた点である。
銅膜を形成した半導体基板Ｗを収容したカセット７０１−１は、ロード・アンロード部７０１に載置される。半導体基板Ｗは、カセット７０１−１から取り出され、第１ポリッシング装置７１０または第２ポリッシング装置７１１に搬送されて、ここで銅膜の表面が研磨される。この研磨終了後、半導体基板Ｗは、第１洗浄機７０９に搬送されて洗浄される。
【００８９】
第１洗浄機７０９で洗浄された半導体基板Ｗは、蓋めっきユニット７５０に搬送され、ここで銅めっき膜の表面に保護膜が形成され、これによって、銅めっき膜が大気中で酸化することが防止される。蓋めっきを施した半導体基板Ｗは、第２ロボット７０８によって蓋めっきユニット７５０から第２洗浄機７０７に搬送され、ここで純水または脱イオン水で洗浄される。この洗浄後の半導体基板Ｗは、ロード・アンロード部７０１に載置されたカセット７０１−１に戻される。
【００９０】
図２０は、更に他の半導体基板処理装置の平面構成を示す図である。この半導体基板処理装置の図１９に示す半導体基板処理装置と異なる点は、図１９に示す第１洗浄機７０９の代わりにアニールユニット７５１を設けた点である。
前述のようにして、第１ポリッシング装置７１０または第２ポリッシング装置７１１で研磨され、第２洗浄機７０７で洗浄された半導体基板Ｗは、蓋めっきユニット７５０に搬送され、ここで銅めっき膜の表面に蓋めっきが施される。この蓋めっきが施された半導体基板Ｗは、第１ロボット７０３によって、蓋めっきユニット７５０から第３洗浄機７０４に搬送され、ここで洗浄される。
【００９１】
第１洗浄機７０９で洗浄された半導体基板Ｗは、アニールユニット７５１に搬送され、ここでアニールされる。これによって、銅めっき膜が合金化されて銅めっき膜のエレクトロンマイグレーション耐性が向上する。アニールが施された半導体基板Ｗは、アニールユニット７５１から第２洗浄機７０７に搬送され、ここで純水または脱イオン水で洗浄される。この洗浄後の半導体基板Ｗは、ロード・アンロード部７０１に載置されたカセット７０１−１に戻される。
【００９２】
図２１は、基板処理装置の他の平面配置構成を示す図である。図２１において、図１８と同一符号を付した部分は、同一又は相当部分を示す。この基板研磨装置は、第１ポリッシング装置７１０と第２ポリッシング装置７１１に接近してプッシャーインデクサー７２５を配置し、第３洗浄機７０４と銅めっきユニット７０２の近傍にそれぞれ基板載置台７２１、７２２を配置し、第１洗浄機７０９と第３洗浄機７０４の近傍にロボット７２３を配置し、第２洗浄機７０７と銅めっきユニット７０２の近傍にロボット７２４を配置し、更にロード・アンロード部７０１と第１ロボット７０３の近傍に乾燥状態膜厚測定機７１３を配置している。
【００９３】
上記構成の基板処理装置において、第１ロボット７０３は、ロード・アンロード部７０１のロードポートに載置されているカセット７０１−１から半導体基板Ｗを取り出し、乾燥状態膜厚測定機７１３でバリア層及びシード層の膜厚を測定した後、該半導体基板Ｗを基板載置台７２１に載せる。なお、乾燥状態膜厚測定機７１３が、第１ロボット７０３のハンドに設けられている場合は、そこで膜厚を測定し、基板載置台７２１に載せる。第２ロボット７２３で基板載置台７２１上の半導体基板Ｗを銅めっきユニット７０２に移送し、銅めっき膜を成膜する。銅めっき膜の成膜後、めっき前後膜厚測定機７１２で銅めっき膜の膜厚を測定する。その後、第２ロボット７２３は、半導体基板Ｗをプッシャーインデクサー７２５に移送し搭載する。
【００９４】
〔シリーズモード〕
シリーズモードでは、トップリングヘッド７１０−２がプッシャーインデクサー７２５上の半導体基板Ｗを吸着し、研磨テーブル７１０−１に移送し、研磨テーブル７１０−１上の研磨面に該半導体基板Ｗを押圧して研磨を行う。研磨の終点検知は上記と同様な方法で行い、研磨終了後の半導体基板Ｗはトップリングヘッド７１０−２でプッシャーインデクサー７２５に移送され搭載される。第２ロボット７２３で半導体基板Ｗを取り出し、第１洗浄機７０９に搬入し洗浄し、続いてプッシャーインデクサー７２５に移送し搭載する。
【００９５】
トップリングヘッド７１１−２がプッシャーインデクサー７２５上の半導体基板Ｗを吸着し、研磨テーブル７１１−１に移送し、その研磨面に該半導体基板Ｗを押圧して研磨を行う。研磨の終点検知は上記と同様な方法で行い、研磨終了後の半導体基板Ｗは、トップリングヘッド７１１−２でプッシャーインデクサー７２５に移送され搭載される。第３ロボット７２４は、半導体基板Ｗを取り上げ、膜厚測定機７２６で膜厚を測定した後、第２洗浄機７０７に搬入し洗浄する。続いて第３洗浄機７０４に搬入し、ここで洗浄した後にスピンドライで乾燥を行い、その後、第３ロボット７２４で半導体基板Ｗを取り上げ、基板載置台７２２上に載せる。
【００９６】
〔パラレルモード〕
パラレルモードでは、トップリングヘッド７１０−２又は７１１−２がプッシャーインデクサー７２５上の半導体基板Ｗを吸着し、研磨テーブル７１０−１又は７１１−１に移送し、研磨テーブル７１０−１又は７１１−１上の研磨面に該半導体基板Ｗを押圧してそれぞれ研磨を行う。膜厚を測定した後、第３ロボット７２４で半導体基板Ｗを取り上げ、基板載置台７２２上に載せる。
第１ロボット７０３は、基板載置台７２２上の半導体基板Ｗを乾燥状態膜厚測定機７１３に移送し、膜厚を測定した後、ロード・アンロード部７０１のカセット７０１−１に戻す。
【００９７】
図２２は、基板処理装置の他の平面配置構成を示す図である。この基板処理装置では、シード層が形成されていない半導体基板Ｗに、シード層及び銅めっき膜を形成し、研磨して回路配線を形成する基板処理装置である。
この基板研磨装置は、第１ポリッシング装置７１０と第２ポリッシング装置７１１に接近してプッシャーインデクサー７２５を配置し、第２洗浄機７０７とシード層成膜ユニット７２７の近傍にそれぞれ基板載置台７２１、７２２を配置し、シード層成膜ユニット７２７と銅めっきユニット７０２に接近してロボット７２３を配置し、第１洗浄機７０９と第２洗浄機７０７の近傍にロボット７２４を配置し、更にロード・アンロード部７０１と第１ロボット７０３の近傍に乾燥膜厚測定機７１３を配置している。
【００９８】
第１ロボット７０３でロード・アンロード部７０１のロードポートに載置されているカセット７０１−１から、バリア層が形成されている半導体基板Ｗを取り出して基板載置台７２１に載せる。次に第２ロボット７２３は、半導体基板Ｗをシード層成膜ユニット７２７に搬送し、シード層を成膜する。このシード層の成膜は無電解めっきで行う。第２ロボット７２３は、シード層の形成された半導体基板をめっき前後膜厚測定機７１２でシード層の膜厚を測定する。膜厚測定後、銅めっきユニット７０２に搬入し、銅めっき膜を形成する。
【００９９】
銅めっき膜を形成後、その膜厚を測定し、プッシャーインデクサー７２５に移送する。トップリング７１０−２又は７１１−２は、プッシャーインデクサー７２５上の半導体基板Ｗを吸着し、研磨テーブル７１０−１又は７１１−１に移送し研磨する。研磨後、トップリング７１０−２又は７１１−２は、半導体基板Ｗを膜厚測定機７１０−４又は７１１−４に移送し、膜厚を測定し、プッシャーインデクサー７２５に移送して載せる。
【０１００】
次に、第３ロボット７２４は、プッシャーインデクサー７２５から半導体基板Ｗを取り上げ、第１洗浄機７０９に搬入する。第３ロボット７２４は、第１洗浄機７０９から洗浄された半導体基板Ｗを取り上げ、第２洗浄機７０７に搬入し、洗浄し乾燥した半導体基板を基板載置台７２２上に載置する。次に、第１ロボット７０３は、半導体基板Ｗを取り上げ乾燥状態膜厚測定機７１３で膜厚を測定し、ロード・アンロード部７０１のアンロードポートに載置されているカセット７０１−１に収納する。
【０１０１】
図２２に示す基板処理装置においても、回路パターンのコンタクトホール又は溝が形成された半導体基板Ｗ上にバリア層、シード層及び銅めっき膜を形成して、研磨して回路配線を形成することができる。
【０１０２】
バリア層形成前の半導体基板Ｗを収容したカセット７０１−１を、ロード・アンロード部７０１のロードポートに載置する。そして、第１ロボット７０３でロード・アンロード部７０１のロードポートに載置されているカセット７０１−１から、半導体基板Ｗを取り出して基板載置台７２１に載せる。次に、第２ロボット７２３は、半導体基板Ｗをシード層成膜ユニット７２７に搬送し、バリア層とシード層を成膜する。このバリア層とシード層の成膜は、無電解めっきで行う。第２ロボット７２３は、めっき前後膜厚測定機７１２で半導体基板Ｗに形成されたバリア層とシード層の膜厚を測定する。膜厚測定後、銅めっきユニット７０２に搬入し、銅めっき膜を形成する。
【０１０３】
図２３は、基板処理装置の他の平面配置構成を示す図である。この基板処理装置は、バリア層成膜ユニット８１１、シード層成膜ユニット８１２、めっきユニット８１３、アニールユニット８１４、第１洗浄ユニット８１５、ベベル・裏面洗浄ユニット８１６、蓋めっきユニット８１７、第２洗浄ユニット８１８、第１アライナ兼膜厚測定器８４１、第２アライナ兼膜厚測定器８４２、第１基板反転機８４３、第２基板反転機８４４、基板仮置き台８４５、第３膜厚測定器８４６、ロード・アンロード部８２０、第１ポリッシング装置８２１、第２ポリッシング装置８２２、第１ロボット８３１、第２ロボット８３２、第３ロボット８３３、第４ロボット８３４を配置した構成である。なお、膜厚測定器８４１，８４２，８４６はユニットになっており、他のユニット（めっき、洗浄、アニール等のユニット）の間口寸法と同一サイズにしているため、入れ替え自在である。
【０１０４】
この例では、バリア層成膜ユニット８１１は、無電解Ｒｕめっき装置、シード層成膜ユニット８１２は、無電解銅めっき装置、めっきユニット８１３は、電解めっき装置を用いることができる。
【０１０５】
図２４は、この基板処理装置内での各工程の流れを示すフローチャートである。このフローチャートにしたがって、この装置内での各工程について説明する。先ず、第１ロボット８３１によりロード・アンロードユニット８２０に載置されたカセット８２０ａから取り出された半導体基板は、第１アライナ兼膜厚測定ユニット８４１内に被めっき面を上にして配置される。ここで、膜厚計測を行うポジションの基準点を定めるために、膜厚計測用のノッチアライメントを行った後、銅膜形成前の半導体基板の膜厚データを得る。
【０１０６】
次に、半導体基板は、第１ロボット８３１により、バリア層成膜ユニット８１１へ搬送される。このバリア層成膜ユニット８１１は、無電解Ｒｕめっきにより半導体基板上にバリア層を形成する装置で、半導体装置の層間絶縁膜（例えば、ＳｉＯ_２）への銅拡散防止膜としてＲｕを成膜する。洗浄、乾燥工程を経て払い出された半導体基板は、第１ロボット８３１により第１アライナ兼膜厚測定ユニット８４１に搬送され、半導体基板の膜厚、即ちバリア層の膜厚を測定される。
【０１０７】
膜厚測定された半導体基板は、第２ロボット８３２でシード層成膜ユニット８１２へ搬入され、前記バリア層上に無電解銅めっきによりシード層が成膜される。洗浄、乾燥工程を経て払い出された半導体基板は、第２ロボット８３２により含浸めっきユニットであるめっきユニット８１３に搬送される前に、ノッチ位置を定めるために第２アライナ兼膜厚測定器８４２に搬送され、銅めっき用のノッチのアライメントを行う。ここで、必要に応じて銅膜形成前の半導体基板の膜厚を再計測してもよい。
【０１０８】
ノッチアライメントが完了した半導体基板は、第３ロボット８３３によりめっきユニット８１３へ搬送され、銅めっきが施される。洗浄、乾燥工程を経て払い出された半導体基板は、第３ロボット８３３により半導体基板端部の不要な銅膜（シード層）を除去するためにベベル・裏面洗浄ユニット８１６へ搬送される。ベベル・裏面洗浄ユニット８１６では、予め設定された時間でベベルのエッチングを行うとともに、半導体基板裏面に付着した銅をフッ酸等の薬液により洗浄する。この時、ベベル・裏面洗浄ユニット８１６へ搬送する前に、第２アライナ兼膜厚測定器８４２にて半導体基板の膜厚測定を実施して、めっきにより形成された銅膜厚の値を得ておき、その結果により、ベベルのエッチング時間を任意に変えてエッチングを行っても良い。なお、ベベルエッチングによりエッチングされる領域は、基板の周縁部であって回路が形成されない領域、または回路が形成されていても最終的にチップとして利用されない領域である。この領域にはベベル部分が含まれる。
【０１０９】
ベベル・裏面洗浄ユニット８１６で洗浄、乾燥工程を経て払い出された半導体基板は、第３ロボット８３３で基板反転機８４３に搬送され、該基板反転機８４３にて反転され、被めっき面を下方に向けた後、第４ロボット８３４により配線部を安定化させるためにアニールユニット８１４へ投入される。アニール処理前及び／又は処理後、第２アライナ兼膜厚測定ユニット８４２に搬入し、半導体基板に形成された、銅膜の膜厚を計測する。この後、半導体基板は、第４ロボット８３４により第１ポリッシング装置８２１に搬入され、半導体基板の銅層、シード層の研磨を行う。
【０１１０】
この際、砥粒等は所望のものが用いられるが、ディッシングを防ぎ、表面の平面度を出すために、固定砥粒を用いることもできる。第１ポリッシング終了後、半導体基板は、第４ロボット８３４により第１洗浄ユニット８１５に搬送され、洗浄される。この洗浄は、半導体基板直径とほぼ同じ長さを有するロールを半導体基板の表面と裏面に配置し、半導体基板及びロールを回転させつつ、純水又は脱イオン水を流しながら洗浄するスクラブ洗浄である。
【０１１１】
第１の洗浄終了後、半導体基板は、第４ロボット８３４により第２ポリッシング装置８２２に搬入され、半導体基板上のバリア層が研磨される。この際、砥粒等は所望のものが用いられるが、ディッシングを防ぎ、表面の平面度を出すために、固定砥粒を用いることもできる。第２ポリッシング終了後、半導体基板は、第４ロボット８３４により、再度第１洗浄ユニット８１５に搬送され、スクラブ洗浄される。洗浄終了後、半導体基板は、第４ロボット８３４により第２基板反転機８４４に搬送され反転されて、被めっき面を上方に向けられ、更に第３ロボット８３３により基板仮置き台８４５に置かれる。
【０１１２】
半導体基板は、第２ロボット８３２により基板仮置き台８４５から蓋めっきユニット８１７に搬送され、銅の大気による酸化防止を目的に銅面上にニッケル・ボロンめっきを行う。蓋めっきが施された半導体基板は、第２ロボット８３２により蓋めっきユニット８１７から第３膜厚測定器８４６に搬入され、銅膜厚が測定される。その後、半導体基板は、第１ロボット８３１により第２洗浄ユニット８１８に搬入され、純水又は脱イオン水により洗浄される。洗浄が終了した半導体基板は、台１ロボット８３１によりロード・アンロード部８２０に載置されたカセット８２０ａ内に戻される。
アライナ兼膜厚測定器８４１及びアライナ兼膜厚測定器８４２は、基板ノッチ部分の位置決め及び膜厚の測定を行う。
【０１１３】
ベベル・裏面洗浄ユニット８１６は、エッジ（ベベル）銅エッチングと裏面洗浄が同時に行え、また基板表面の回路形成部の銅の自然酸化膜の成長を抑えることが可能である。図２５に、ベベル・裏面洗浄ユニット８１６の概略図を示す。図２５に示すように、ベベル・裏面洗浄ユニット８１６は、有底円筒状の防水カバー９２０の内部に位置して基板Ｗをフェースアップでその周縁部の円周方向に沿った複数箇所でスピンチャック９２１により水平に保持して高速回転させる基板保持部９２２と、この基板保持部９２２で保持された基板Ｗの表面側のほぼ中央部上方に配置されたセンタノズル９２４と、基板Ｗの周縁部の上方に配置されたエッジノズル９２６とを備えている。センタノズル９２４及びエッジノズル９２６は、それぞれ下向きで配置されている。また基板Ｗの裏面側のほぼ中央部の下方に位置して、バックノズル９２８が上向きで配置されている。前記エッジノズル９２６は、基板Ｗの直径方向及び高さ方向を移動自在に構成されている。
【０１１４】
このエッジノズル９２６の移動幅Ｌは、基板の外周端面から中心部方向に任意の位置決めが可能になっていて、基板Ｗの大きさや使用目的等に合わせて、設定値の入力を行う。通常、２ｍｍから５ｍｍの範囲でエッジカット幅Ｃを設定し、裏面から表面への液の回り込み量が問題にならない回転数以上であれば、その設定されたカット幅Ｃ内の銅膜を除去することができる。
【０１１５】
次に、この洗浄装置による洗浄方法について説明する。まず、スピンチャック９２１を介して基板を基板保持部９２２で水平に保持した状態で、半導体基板Ｗを基板保持部９２２と一体に水平回転させる。この状態で、センタノズル９２４から基板Ｗの表面側の中央部に酸溶液を供給する。この酸溶液としては非酸化性の酸であればよく、例えばフッ酸、塩酸、硫酸、クエン酸、蓚酸等を用いる。一方、エッジノズル９２６から基板Ｗの周縁部に酸化剤溶液を連続的または間欠的に供給する。この酸化剤溶液としては、オゾン水、過酸化水素水、硝酸水、次亜塩素酸ナトリウム水等のいずれかを用いるか、またはそれらの組み合わせを用いる。
【０１１６】
これにより、半導体基板Ｗの周縁部のエッジカット幅Ｃの領域では上面及び端面に成膜された銅膜等は酸化剤溶液で急速に酸化され、同時にセンタノズル９２４から供給されて基板の表面全面に拡がる酸溶液によってエッチングされ溶解除去される。このように、基板周縁部で酸溶液と酸化剤溶液を混合させることで、予めそれらの混合水をノズルから供給するのに比べて急峻なエッチングプロフィールを得ることができる。このときそれらの濃度により銅のエッチングレートが決定される。また、基板の表面の回路形成部に銅の自然酸化膜が形成されていた場合、この自然酸化物は基板の回転に伴って基板の表面全面に亘って広がる酸溶液で直ちに除去されて成長することはない。なお、センタノズル９２４からの酸溶液の供給を停止した後、エッジノズル９２６からの酸化剤溶液の供給を停止することで、表面に露出しているシリコンを酸化して、銅の付着を抑制することができる。
【０１１７】
一方、バックノズル９２８から基板の裏面中央部に酸化剤溶液とシリコン酸化膜エッチング剤とを同時または交互に供給する。これにより半導体基板Ｗの裏面側に金属状で付着している銅等を基板のシリコンごと酸化剤溶液で酸化しシリコン酸化膜エッチング剤でエッチングして除去することができる。なおこの酸化剤溶液としては表面に供給する酸化剤溶液と同じものにする方が薬品の種類を少なくする上で好ましい。またシリコン酸化膜エッチング剤としては、フッ酸を用いることができ、基板の表面側の酸溶液もフッ酸を用いると薬品の種類を少なくすることができる。これにより、酸化剤供給を先に停止すれば疎水面が得られ、エッチング剤溶液を先に停止すれば飽水面（親水面）が得られて、その後のプロセスの要求に応じた裏面に調整することもできる。
【０１１８】
このように酸溶液すなわちエッチング液を基板に供給して、基板Ｗの表面に残留する金属イオンを除去した後、更に純水を供給して、純水置換を行ってエッチング液を除去し、その後、スピン乾燥を行う。このようにして半導体基板表面の周縁部のエッジカット幅Ｃ内の銅膜の除去と裏面の銅汚染除去を同時に行って、この処理を、例えば８０秒以内に完了させることができる。なお、エッジのエッジカット幅を任意（２ｍｍ〜５ｍｍ）に設定することが可能であるが、エッチングに要する時間はカット幅に依存しない。
【０１１９】
めっき後のＣＭＰ工程前に、アニール処理を行うことが、この後のＣＭＰ処理や配線の電気特性に対して良い効果を示す。アニール無しでＣＭＰ処理後に幅の広い配線（数μｍ単位）の表面を観察するとマイクロボイドのような欠陥が多数見られ、配線全体の電気抵抗を増加させたが、アニールを行うことでこの電気抵抗の増加は改善された。アニール無しの場合に、細い配線にはボイドが見られなかったことより、粒成長の度合いが関わっていることが考えられる。つまり、細い配線では粒成長が起こりにくいが、幅の広い配線では粒成長に伴い、アニール処理に伴うグレン成長の過程で、めっき膜中のＳＥＭ（走査型電子顕微鏡）でも見えないほどの超微細ポアが集結しつつ上へ移動することで配線上部にマイクロボイド用の凹みが生じたという推測ができる。アニールユニットのアニール条件としては、ガスの雰囲気は水素を添加（２％以下）、温度は３００〜４００℃程度で１〜５分間で上記の効果が得られた。
【０１２０】
図２６及び図２７は、アニールユニット８１４を示すものである。このアニールユニット８１４は、半導体基板Ｗを出し入れするゲート１０００を有するチャンバ１００２の内部に位置して、半導体基板Ｗを、例えば４００℃に加熱するホットプレート１００４と、例えば冷却水を流して半導体基板Ｗを冷却するクールプレート１００６が上下に配置されている。また、クールプレート１００６の内部を貫通して上下方向に延び、上端に半導体基板Ｗを載置保持する複数の昇降ピン１００８が昇降自在に配置されている。更に、アニール時に半導体基板Ｗとホットプレート１００８との間に酸化防止用のガスを導入するガス導入管１０１０と、該ガス導入管１０１０から導入され、半導体基板Ｗとホットプレート１００４との間を流れたガスを排気するガス排気管１０１２がホットプレート１００４を挟んで互いに対峙する位置に配置されている。
【０１２１】
ガス導入管１０１０は、内部にフィルタ１０１４ａを有するＮ_２ガス導入路１０１６内を流れるＮ_２ガスと、内部にフィルタ１０１４ｂを有するＨ_２ガス導入路１０１８内を流れるＨ_２ガスとを混合器１０２０で混合し、この混合器１０２０で混合したガスが流れる混合ガス導入路１０２２に接続されている。
【０１２２】
これにより、ゲート１０００を通じてチャンバ１００２の内部に搬入した半導体基板Ｗを昇降ピン１００８で保持し、昇降ピン１００８を該昇降ピン１００８で保持した半導体基板Ｗとホットプレート１００４との距離が、例えば０．１〜１．０ｍｍ程度となるまで上昇させる。この状態で、ホットプレート１００４を介して半導体基板Ｗを、例えば４００℃となるように加熱し、同時にガス導入管１０１０から酸化防止用のガスを導入して半導体基板Ｗとホットプレート１００４との間を流してガス排気管１０１２から排気する。これによって、酸化を防止しつつ半導体基板Ｗをアニールし、このアニールを、例えば数十秒〜６０秒程度継続してアニールを終了する。基板の加熱温度は１００〜６００℃が選択される。
【０１２３】
アニール終了後、昇降ピン１００８を該昇降ピン１００８で保持した半導体基板Ｗとクールプレート１００６との距離が、例えば０〜０．５ｍｍ程度となるまで下降させる。この状態で、クールプレート１００６内に冷却水を導入することで、半導体基板Ｗの温度が１００℃以下となるまで、例えば１０〜６０秒程度、半導体基板を冷却し、この冷却終了後の半導体基板を次工程に搬送する。
なお、この例では、酸化防止用のガスとして、Ｎ_２ガスと数％のＨ_２ガスを混合した混合ガスを流すようにしているが、Ｎ_２ガスのみを流すようにしてもよい。
【０１２４】
【発明の効果】
以上説明したように、本発明によれば、配線の表面に触媒を付与することなく、無電解めっきを行って、配線の表面に配線保護層を選択的に形成することができるので、配線中にボイドが発生することを防止して、配線本来の能力を維持することができる。しかも、工程を少なくして、更には、無電解めっきの前処理で半導体ウエハ等の基板をプリヒートするようにすることで、スループットを向上させ、しかも装置のコンパクト化を図って、クリーンルームコストを低減することができる。
【０１２５】
また、無電解めっき液の構成成分によるめっき前処理なので、めっきプロセスにおけるコンタミの心配や、ｐＨの整合等の配慮が不要となって、装置のコンパクト化が可能となり、更に、各工程を１セルで処理可能となして、これによっても、装置のコンパクト化を図って、クリーンルームコストを低減することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態の半導体装置を示す断面図である。
【図２】無電解めっきにより配線保護層を形成する工程を示すブロック図である。
【図３】無電解めっきにより配線保護層を形成するめっき装置の全体配置図である。
【図４】図２に示す工程によってめっき処理を施した時の基板（試料）のＳＥＭ写真である
【図５】図２に示すＣＭＰ残さ等の除去工程を行うことなく、めっき処理を施した時の基板（試料）のＳＥＭ写真である
【図６】無電解めっきにより配線保護層を形成する他の工程を示すブロック図である。
【図７】前処理兼めっき槽を示す概略構成図である。
【図８】前処理兼めっき槽の他の例を示す概略構成図である。
【図９】従来の無電解めっきによって配線保護膜を形成した時の状態を模式的に示す図である。
【図１０】無電解めっきにより配線保護層を形成する工程を示すブロック図である。
【図１１】基板処理装置を示す平面配置図である。
【図１２】図１１に示す基板処理装置内の気流の流れを示す図である。
【図１３】図１１に示す基板処理装置の各エリア間の空気の流れを示す図である。
【図１４】図１０に示す基板処理装置をクリーンルーム内に配置した一例を示す外観図である。
【図１５】基板処理装置の他の例を示す平面配置図である。
【図１６】基板処理装置の更に他の例を示す平面配置図である。
【図１７】基板処理装置の更に他の例を示す平面配置図である。
【図１８】基板処理装置の更に他の例を示す平面配置図である。
【図１９】基板処理装置の更に他の例を示す平面配置図である。
【図２０】基板処理装置の更に他の例を示す平面配置図である。
【図２１】基板処理装置の更に他の例を示す平面配置図である。
【図２２】基板処理装置の更に他の例を示す平面配置図である。
【図２３】基板処理装置の更に他の例を示す平面配置図である。
【図２４】図２３に示す基板処置装置における各工程の流れを示すフローチャートである。
【図２５】ベベル・裏面洗浄ユニットを示す概要図である。
【図２６】アニールユニットの一例を示す縦断正面図である。
【図２７】図２６の平断面図である。
【符号の説明】
２２，３４ 絶縁膜
２４，３６ 凹部
２６，３８ バリア層
２８，４０ 銅配線
３０，４２ 配線保護層
３２ 保護層
５０ ロード・アンロード部
５２ 洗浄・乾燥槽
５４ 前処理兼めっき槽
５６ 搬送ロボット[0001]
BACKGROUND OF THE INVENTION
  The present invention relates to a pretreatment method for electroless plating.To the lawIn particular, a wiring protective layer is formed by electroless plating on the exposed surface of embedded wiring, which is configured by embedding a conductor such as copper, silver, or gold in a fine recess for wiring provided on the surface of a substrate such as a semiconductor wafer. The pre-treatment method of electroless plating used for pre-platingTo the lawRelated.
[0002]
[Prior art]
As a wiring formation process of a semiconductor device, a process (so-called damascene process) in which a metal (conductor) is embedded in a wiring groove and a contact hole is being used. This is because, after embedding a metal such as copper or silver in a wiring groove or contact hole previously formed in an interlayer insulating film, the excess metal is removed by chemical mechanical polishing (CMP) and planarized. Process technology.
[0003]
In this type of wiring, for example, copper wiring using copper as the wiring material, the surface of the wiring made of copper is exposed to the outside after planarization, preventing thermal diffusion of the wiring (copper), For example, when a semiconductor device having a multilayer wiring structure is formed by laminating an insulating film (oxide film) in an oxidizing atmosphere thereafter, it is made of a Co alloy, a Ni alloy, or the like to prevent the wiring (copper) from being oxidized. It has been studied to selectively cover the exposed wiring surface with a wiring protective layer (cover material) to prevent thermal diffusion and oxidation of the wiring. This Co alloy, Ni alloy, or the like can be obtained by electroless plating, for example.
[0004]
Here, for example, as shown in FIG. 9, SiO deposited on the surface of the substrate W such as a semiconductor wafer.₂After forming a fine recess 12 for wiring inside the insulating film 10 made of, and the like, and forming a barrier layer 14 made of TaN or the like on the surface, for example, copper plating is performed to form a copper film on the surface of the substrate W A wiring 16 made of a copper film is formed inside the insulating film 2 by forming a film and embedding it in the concave portion 12 and then planarizing the surface of the substrate W by CMP (chemical mechanical polishing). When the wiring 16 is protected by selectively forming a wiring protective layer (covering material) 18 made of a Co—WP alloy film, for example, obtained by electroless plating on the surface of the wiring (copper film) 16. think of. In this case, for example, a Co-WP plating solution having a composition as shown in Table 1 below is used.
[0005]
[Table 1]

FIG. 10 is a block diagram showing, in the order of steps, a process of selectively forming such a wiring protective layer (lid material) 18 made of a Co—WP alloy film on the surface of the wiring by conventional general electroless plating. In the figure, first, a substrate W such as a semiconductor wafer subjected to CMP processing (see FIG. 9) is treated with, for example, a liquid temperature of 25 ° C. and 0.5 M H₂SO₄A CMP residue such as copper remaining on the surface of the insulating film 10 is removed by immersing in an acid solution such as 1 minute. Then, after cleaning the surface of the substrate W with a cleaning liquid such as ultrapure water, for example, the liquid temperature is 25 ° C. and 0.005 g / L of PdCl is used.₂Then, the substrate W is immersed in a mixed solution of 0.2 ml / L HCl or the like for about 1 minute, whereby Pd as a catalyst is attached to the surface of the wiring 16 to activate the exposed surface of the wiring 16. Next, after cleaning the surface of the substrate W with a cleaning liquid such as ultrapure water, for example, the liquid temperature is 25 ° C., and 20 g / L Na₃C₆H₅O₇・ 2H₂The substrate W is immersed in a solution such as O (sodium citrate), and the surface of the wiring 16 is neutralized. Then, after the surface of the substrate W is washed with ultra pure water, the substrate is immersed in a Co—WP plating solution having the composition shown in Table 1 for about 120 seconds, for example, at a liquid temperature of 80 ° C., and activated. Selective electroless plating (electroless Co-WP cover plating) is applied to the surface of the wiring 16, and then the surface of the substrate is cleaned with a cleaning liquid such as ultrapure water. Thus, the wiring protection layer 18 made of a Co—WP alloy film is selectively formed on the surface of the wiring 16 to protect the wiring 16.
[0006]
[Problems to be solved by the invention]
However, in the conventional example, when a wiring protective layer (cover material) made of a Co—WP alloy film is formed by electroless plating, a catalyst that imparts a catalyst such as Pd to the surface of the wiring. As the application of the catalyst is performed by displacement plating represented by the following chemical formula, the underlying wiring (copper film) 16 is theoretically eroded (etched) as shown in FIG. As a result, a void V is generated inside the wiring (copper film) 16 and the wiring characteristics deteriorate. Moreover, since Pd is a diffusing element for copper, the low resistance of the copper wiring is hindered.
[0007]
[Formula 1]

Further, in order to prevent the formation of a wiring protective layer on the insulating film, it is necessary to remove the CMP residue made of copper or the like remaining on the insulating film.₂SO₄On the other hand, an electroless plating solution is generally composed of an alkaline solution. For this reason, it is necessary to stabilize the plating process by adding a neutralization step immediately before the plating treatment, the number of steps increases, and the number of treatment tanks in each step also increases. As a result, not only the throughput is reduced, but the process management of each process becomes complicated, and the apparatus becomes large, occupying a large installation space in the clean room, leading to an increase in the cost of the clean room.
[0008]
  The present invention has been made in view of the above, and it is possible to reliably form a wiring protective layer on the surface of a wiring by electroless plating without using a catalyst, and to further improve the throughput and downsize the apparatus. Pretreatment of electroless platingThe lawThe purpose is to provide.
[0009]
[Means for Solving the Problems]
  According to the first aspect of the present invention, on the surface of the exposed wiring of the semiconductor device having the embedded wiring structure,An electroless plating solution containing a complexing agent, a reducing agent and a pH adjusting agent was used.When selectively forming a wiring protective layer by electroless plating,A substrate is immersed in a first pretreatment liquid having the complexing agent component contained in the electroless plating solution to perform a first pretreatment, and a second agent having the reducing agent component contained in the electroless plating solution. A second pretreatment is performed by immersing the substrate in the pretreatment liquid.This is a pretreatment method for electroless plating. In this way, by performing the plating pretreatment with the components of the electroless plating solution, contamination of the electroless plating solution is prevented, and the complexing agent component and pH adjuster that are components of the electroless plating solution By using a component and a reducing agent component, an electroless plating reaction can be performed without a catalyst, and an extra step such as neutralization is not required.
[0010]
  BuriedA CMP residue such as a wiring forming metal other than the embedded wiring, such as copper, is removed by, for example, a complexing agent component that is a constituent component of the electroless plating solution. Moreover, the wiring surface is activated by reducing and removing, for example, Cu oxide or Cu hydroxide, for example, by a reducing agent component which is a constituent component of the electroless plating solution.
[0011]
  Claim2The invention described inBetween the first pretreatment and the second pretreatment, the substrate is immersed in a third pretreatment liquid having the pH adjuster component contained in the electroless plating solution to perform the third pretreatment. The pretreatment method for electroless plating according to claim 1, whereinIt is. For example, BTA (benzotriazole) as an antioxidant of copper existing on the surface of the wiring after CMP, for example, a complexing agent component or pH that is a constituent component of the electroless plating solution. Removed by the modifier component.
[0012]
  Claim3The invention described in the aboveEach pretreatmentThe process is performed at the same temperature as the process temperature of electroless plating.1 or 2It is a pretreatment method of electroless plating as described. Thereby, a substrate such as a semiconductor wafer is preheated by a pretreatment of electroless plating, the throughput is improved, the apparatus is made compact, and the clean room cost can be reduced.
  The invention according to claim 4 is the pretreatment method of electroless plating according to claim 1, wherein the complexing agent component is an organic acid.
  The invention according to claim 5 is the pretreatment method of electroless plating according to claim 1, wherein the reducing agent component is an alkylamine borane or a borohydride compound.
[0013]
  The invention described in claim 63. The electroless plating pretreatment method according to claim 2, wherein the pH adjuster is tetramethylammonium hydroxide or ammonia.
[0014]
  Claim7The invention described in (1) uses Cu, Cu alloy, Ag, Ag alloy, Au, or Au alloy as the wiring material of the embedded wiring structure.6The pretreatment method for electroless plating according to any one of the above.
  Claim8According to the invention described in item 1, the wiring protective layer is made of Co, Co alloy, Ni, or Ni alloy.7The pretreatment method for electroless plating according to any one of the above. Examples of the Ni alloy include Ni-B or Ni-WB alloy, and examples of the Co alloy include Co-B or Co-WB alloy.
[0015]
  ComplexExamples of the agent include carboxylic acids such as oxalic acid and salts thereof, oxycarboxylic acids and salts thereof such as tartaric acid and citric acid, and aminocarboxylic acids such as glycine and salts thereof. They may be used alone or in combination of two or more. The concentration is generally about 0.0001 to 1.5 mol / L, preferably about 0.01 to 1.00 mol / L, and the pH is generally about 7 or less, preferably about 1 to 4. is there.
[0016]
  AExamples of the rualkylamine borane include dimethylamine borane (DMAB) and diethylamine borane. The concentration is generally about 0.01 to 1 mol / L, preferably about 0.01 to 0.5 mol / L.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described.
FIG. 1 shows a cross-sectional structure of a semiconductor device according to an embodiment of the present invention having a two-layer buried wiring structure. In this example, copper is used as the wiring material. As shown in FIG. 1, for example, SiO deposited on the surface of the semiconductor substrate 20₂A fine recess 24 for wiring is formed in the insulating film 22 made of, for example, by lithography / etching technique, and a barrier layer 26 made of TaN or the like is formed thereon. Then, copper is embedded in the recess 24 to form a first layer copper wiring 28, the exposed surface of the copper wiring 28 is selectively covered with a wiring protective layer 30, and the entire surface is further formed of a protective layer made of SiN or the like. 32, the first layer wiring structure is formed.
[0020]
Here, the copper wiring 28 is subjected to copper plating on the surface of the semiconductor substrate W so that the inside of the recess 24 is filled with copper and copper is deposited on the insulating film 22, and then chemical mechanical polishing ( By CMP, the copper and the barrier layer on the insulating film 22 are removed, and the surface of the copper filled in the recess 24 and the surface of the insulating film 22 are made substantially flush with each other.
[0021]
Then, on the upper surface of the substrate W having the wiring structure of the first layer, for example, SiO₂An insulating film 34 made of is deposited, a fine recess 36 for wiring reaching the wiring protection layer 30 is formed in the insulating film 34 by, for example, lithography and etching technique, and a barrier layer 38 made of TaN or the like is formed thereon. Is forming. Then, copper is embedded in the recess 36 to form the second layer copper wiring 40, the exposed surface of the copper wiring 40 is selectively covered with a wiring protective layer 42, and the entire surface is further made of a protective layer made of SiN or the like. 44, a second-layer wiring structure is formed. The copper wiring 40 is formed by performing copper plating on the surface of the semiconductor substrate W and then performing chemical mechanical polishing (CMP) as described above.
[0022]
Here, the wiring protective layers 30 and 42 that selectively cover the exposed surfaces of the copper wirings 28 and 40 and protect the copper wirings 28 and 40 are made of, for example, a Co—W—B alloy and have a film thickness of 50 nm or less. Preferably it is comprised with the thin film of 10-30 nm (this example 20 nm). The wiring protective layers 30 and 42 are formed by electroless plating.
[0023]
FIG. 2 shows a process of forming the wiring protective layers 30 and 42 by electroless plating, and FIG. 3 shows an overall configuration of a plating apparatus that performs the electroless plating. The plating apparatus includes a load / unload unit 50, a cleaning / drying tank 52 that cleans and dries the surface of the substrate with a cleaning liquid such as ultrapure water, a pretreatment and plating tank 54 that performs plating pretreatment and plating, and these A transport robot 56 for transporting the substrate is provided therebetween. Here, the pretreatment and plating tank 54 has a cleaning / drying function.
[0024]
Here, in this example, the Co—WB plating solution has the composition shown in Table 2 below, that is, C as the complexing agent.₆H₈O₇(Citric acid), tetramethylammonium hydroxide (TMAH) as a pH adjusting agent, and dimethylamine borane (DMAB) as a reducing agent are used.
[Table 2]

And the component of this electroless plating solution, that is, C as a complexing agent₆H₈O₇In addition, pretreatment for electroless plating is performed with DMAB as a reducing agent and, further, with TMAH as a pH adjusting agent, if necessary.
[0025]
First, the CMP process is finished, and a substrate W such as a semiconductor wafer (see FIG. 1) housed in a cassette is loaded into the load / unload unit 50, and one substrate W is taken out from the cassette by the transfer robot 56 and preprocessed. The first plating pretreatment is performed on the surfaces of the copper wirings 28 and 40 which are the base in the pretreatment / plating bath 54. That is, first, the complexing agent component of the electroless plating solution, in this example, 20 g / L of C₆H₈O₇The substrate W is immersed in a first pretreatment liquid having a liquid temperature of 70 ° C. which is the same as that of the electroless plating process for about 1 minute, and the CMP residue remaining on the insulating film surface of the substrate W such as copper is left. Etc. are removed. Thereafter, the surface of the substrate W is cleaned with a cleaning liquid such as ultrapure water at 70 ° C., for example.
[0026]
Next, in the second pretreatment liquid in which the substrate W has a reducing agent component of the electroless plating solution, in this example, 6 g / L DMAB, and the liquid temperature is set to 70 ° C. as in the electroless plating process. The surface of the copper wiring is activated by immersing the substrate W for about 1 minute. In other words, the surface of the copper wiring after CMP is Cu which inhibits Co—W—B plating.₂O or Cu (OH)₂Etc. exist. Therefore, these Cu oxides and Cu hydroxides are reduced and removed with a reducing agent component, thereby activating the surface of the copper wiring and enabling a plating reaction without a catalyst.
[0027]
Then, for example, the temperature of the solution is 70 ° C., and the substrate W is immersed in a Co—WB plating solution having the composition shown in Table 2 for about 120 seconds. Electrolytic plating (electroless Co—W—B lid plating) is performed, and then the surface of the substrate is cleaned with a cleaning liquid such as ultrapure water at 70 ° C., for example. As a result, a wiring protective layer made of a Co—WB alloy film is selectively formed on the surface of the copper wiring to protect the copper wiring. Thereafter, the surface of the substrate is cleaned with a cleaning liquid such as ultrapure water, and the plated substrate is transferred to the cleaning / drying tank 52 by the transfer robot 56, where it is subjected to secondary cleaning and dried, then loaded, Return to the cassette of the unload unit 50.
[0028]
Here, in this example, Co—W—B alloy films are used as the wiring protective layers 30 and 42. That is, using a plating solution containing a compound containing Co ions, a complexing agent, a pH buffering agent, a pH adjusting agent, an alkylamine borane as a reducing agent, and W, and immersing the surface of the substrate in this plating solution. Thus, the wiring protective layers 30 and 42 made of a Co—WB alloy are formed.
[0029]
If necessary, at least one of a heavy metal compound or sulfur compound as a stabilizer, or at least one of a surfactant is added to the plating solution, and tetramethylammonium hydroxide, aqueous ammonia, or the like is added. The pH is preferably adjusted to 5 to 14, more preferably 6 to 10 using a pH adjuster. The temperature of the plating solution is, for example, 30 to 90 ° C, preferably 40 to 80 ° C.
[0030]
Examples of the supply source of cobalt ions in the plating solution include cobalt salts such as cobalt sulfate, cobalt chloride, and cobalt acetate. The amount of cobalt ion added is, for example, about 0.001 to 1 mol / L, preferably about 0.01 to 0.3 mol / L.
[0031]
Examples of the complexing agent include carboxylic acids such as acetic acid and salts thereof, oxycarboxylic acids such as tartaric acid and citric acid and salts thereof, and aminocarboxylic acids such as glycine and salts thereof. Moreover, they may be used independently and may be used together 2 or more types. The total amount of complexing agent added is, for example, about 0.001 to 1.5 mol / L, preferably about 0.01 to 1.0 mol / L.
[0032]
Examples of the pH buffering agent include ammonium sulfate, ammonium chloride, boric acid and the like. The amount of pH buffer added is, for example, about 0.01 to 1.5 mol / L, preferably about 0.1 to 1 mol / L.
Examples of the pH adjuster include ammonia water and tetramethylammonium hydroxide (TMAH). The pH is adjusted to 5 to 14, preferably 6 to 10.
[0033]
Examples of the alkylamine borane as the reducing agent include dimethylamine borane (DMAB) and diethylamine borane. The amount of the reducing agent added is, for example, about 0.01 to 1 mol / L, preferably about 0.01 to 0.5 mol / L.
Examples of the compound containing tungsten include tungstic acid and a salt thereof, or tungstophosphoric acid (for example, H₃(PW₁₂P₄₀NH₂And heteropolyacids such as O) and salts thereof. The amount of the compound containing tungsten is, for example, about 0.001 to 1 mol / L, preferably about 0.01 to 0.1 mol / L.
[0034]
In addition to the above components, known additives can be added to the plating solution. Examples of the additive include, as a bath stabilizer, one or more of heavy metal compounds such as lead compounds and sulfur compounds such as thiocyan compounds, and anionic, cationic and nonionic surfactants. Can do.
[0035]
As described above, the Co—WB alloy film is formed on the surface of the wiring (copper film) 16 formed by embedding copper in the recess 12 formed in the insulating film 10 as in the conventional example shown in FIG. When the wiring protection layer (covering material) 18 made of this is selectively formed and the wiring 16 is protected, the state of the wiring 16 is observed by SEM. As a result, the wiring protection layer 18 is selectively formed only on the surface of the wiring 16 and the wiring 16 is protected. No void was found inside 16. FIG. 4 shows a drawing of the SEM photograph at this time. Moreover, when the state after performing the pretreatment using the second pretreatment liquid having DMAB was analyzed by XPS, the surface of the wiring had Cu₂O or Cu (OH)₂It was found that there was no Cu oxide or Cu hydroxide such as that copper was exposed on the surface.
[0036]
Here, the aforementioned C₆H₈O₇SEM observation of the state in which the plating process was performed without performing the pre-treatment with the first pre-treatment liquid having the following results revealed that not only the surface of the wiring 16 but also the surface of the insulating film 10 was a Co—WP alloy film. It was observed that 18a was formed and leakage occurred between the copper wirings. FIG. 5 shows a drawing of the SEM photograph at this time.
[0037]
Further, when the plating process was performed without performing the pretreatment with the second pretreatment liquid having DMAB, the plating film could not be grown. Therefore, when the surface of the wiring at this time was analyzed by XPS, the surface of the wiring had Cu₂O or Cu (OH)₂It was found that Cu oxide and Cu hydroxide were present.
[0038]
In this example, a Co—WB alloy is used as the wiring protective layers 30, 42, but the wiring protective layers 30, 42 are made of Co—B, Ni—B, or Ni—WB. A protective layer may be formed. Moreover, although the example which uses copper as a wiring material is shown, you may use a copper alloy, silver, a silver alloy, gold | metal | money, a gold alloy, etc. other than copper.
[0039]
  Here, for example, it is widely used to prevent oxidation of copper by mixing BTA (benzotriazole) as an antioxidant into a slurry used for CMP treatment or by applying BTA to the surface of a copper wiring after CMP. Has been done. Thus, if BTA is present on the surface of the copper wiring, Co—W—B plating becomes impossible. In such a case, as described above, C₆H₈O₇There is a case where such BTA cannot be completely removed only by immersing the substrate in the first pretreatment liquid having the above. In such a case, as shown in FIG.₆H₈O₇After being immersed in the first pretreatment liquid having a pH of the electroless plating solution, in this example, TMAH, the pH is 14 and the liquid temperature is 70 ° C. which is the same as the electroless plating process. The substrate W is immersed in the pretreatment liquid 3 for about 1 minute.RuThus, BTA on the surface of the copper wiring can be completely removed.
[0040]
By performing each treatment at the same temperature as the electroless plating process temperature, that is, 70 ° C. in this example, a substrate such as a semiconductor wafer can be preheated in the pretreatment of the electroless plating, thereby increasing the throughput. Furthermore, it is possible to reduce the clean room cost by reducing the size of the apparatus.
[0041]
FIG. 7 is a schematic configuration diagram of the pretreatment and plating tank 54 shown in FIG. As shown in FIG. 7, the pretreatment and plating tank 54 includes a holding unit 11 that holds the semiconductor substrate W on its upper surface, and a peripheral portion of the surface to be plated (upper surface) of the semiconductor substrate W held on the holding unit 11. And a shower head 41 for supplying a pretreatment solution or a plating solution to the surface to be plated of the semiconductor substrate W whose peripheral portion is sealed by the dam member 31. . The pretreatment / plating tank 54 is further installed in the vicinity of the upper outer periphery of the holding means 11 and collects the cleaning liquid supply means 51 that supplies the cleaning liquid to the surface to be plated of the semiconductor substrate W, and the discharged cleaning liquid and the like (plating waste liquid). A recovery container 61, a liquid recovery nozzle 65 that sucks and recovers the pretreatment liquid and plating solution held on the semiconductor substrate W, and a motor M that rotationally drives the holding means 11 are provided.
[0042]
The holding means 11 has a substrate mounting part 13 for mounting and holding the semiconductor substrate W on the upper surface thereof. The substrate placement unit 13 is configured to place and fix the semiconductor substrate W, and specifically includes a vacuum suction mechanism (not shown) that vacuum-sucks the semiconductor substrate W to the back side thereof. On the other hand, on the back surface side of the substrate mounting portion 13, a back surface heater 15 that is planar and warms the surface to be plated of the semiconductor substrate W from the lower surface side is installed. The back heater 15 is constituted by, for example, a rubber heater. The holding means 11 is driven to rotate by a motor M and is configured to be moved up and down by an elevating means (not shown).
The weir member 31 has a cylindrical shape and has a seal portion 33 that seals the outer peripheral edge of the semiconductor substrate W at the lower portion thereof, and is installed so as not to move up and down from the illustrated position.
[0043]
The shower head 41 has a structure in which a large number of nozzles are provided at the tip so that the supplied pretreatment liquid and plating solution are dispersed in a shower shape and supplied to the surface to be plated of the semiconductor substrate W substantially uniformly. The cleaning liquid supply means 51 has a structure for ejecting the cleaning liquid from the nozzle 53.
The liquid recovery nozzle 65 is configured to be able to move up and down and turn so that the tip of the liquid recovery nozzle 65 descends to the inside of the weir member 31 at the peripheral edge of the upper surface of the semiconductor substrate W and sucks the plating solution on the semiconductor substrate W. It is configured.
[0044]
Next, the operation of this pretreatment and plating tank will be described. First, the holding means 11 is lowered from the state shown in the figure to provide a gap with a predetermined dimension between the weir member 31 and the semiconductor substrate W is placed and fixed on the substrate platform 13. For example, a φ8 inch wafer is used as the semiconductor substrate W.
Next, the holding means 11 is raised, the upper surface thereof is brought into contact with the lower surface of the dam member 31, and at the same time, the outer periphery of the semiconductor substrate W is sealed by the seal portion 33 of the dam member 31. At this time, the surface of the semiconductor substrate W is in an open state.
[0045]
Next, the semiconductor substrate W itself is directly heated by the back surface heater 15, and the pretreatment liquid and the plating liquid are ejected from the shower head 41, and the pretreatment liquid and the plating liquid are poured onto almost the entire surface of the semiconductor substrate W. Since the surface of the semiconductor substrate W is surrounded by the dam member 31, all of the injected pretreatment liquid and plating solution are held on the surface of the semiconductor substrate W. The amount of the pretreatment liquid and plating solution to be supplied may be small enough to be 1 mm thick (about 30 ml) on the surface of the semiconductor substrate W. The depth of the plating solution retained on the surface to be plated may be 10 mm or less, and may be 1 mm as in this example. If a small amount of pretreatment liquid or plating solution is supplied, the heating device for heating the pretreatment liquid and plating solution can be small.
[0046]
If the semiconductor substrate W itself is configured to be heated in this way, it is not necessary to raise the temperature of the pretreatment liquid and plating solution that require large power consumption for heating, so that the power consumption can be reduced. And prevention of change in material quality of the plating solution is preferable. The power consumption for heating the semiconductor substrate W itself may be small, and since the amount of pretreatment liquid and plating solution stored on the semiconductor substrate W is small, the heat retention of the semiconductor substrate W by the back heater 15 can be easily performed. The capacity of the back heater 15 can be small, and the apparatus can be made compact. If means for directly cooling the semiconductor substrate W itself is used, it is possible to change the plating conditions by switching between heating and cooling during plating. Since a small amount of pretreatment liquid and plating liquid are held on the semiconductor substrate, temperature control can be performed with high sensitivity.
[0047]
Then, the semiconductor substrate W is instantaneously rotated by the motor M to uniformly wet the surface to be plated, and then the pretreatment and plating of the surface to be plated are performed while the semiconductor substrate W is stationary. Specifically, the semiconductor substrate W is rotated at 100 rpm or less for 1 second so that the surface to be plated of the semiconductor substrate W is evenly wetted with a plating solution, and is then allowed to stand still for pretreatment or plating treatment.
[0048]
After the pretreatment and the plating treatment are completed, the tip of the liquid recovery nozzle 65 is lowered to the vicinity of the inside of the dam member 31 at the peripheral edge of the surface of the semiconductor substrate W, and the pretreatment liquid and the plating liquid are sucked. At this time, if the semiconductor substrate W is rotated, for example, at a rotation speed of 100 rpm or less, the pretreatment liquid and the plating liquid remaining on the semiconductor substrate W are collected by the centrifugal force on the dam member 31 at the periphery of the semiconductor substrate W. It is possible to recover the pretreatment solution and the plating solution efficiently and at a high recovery rate. Then, the holding means 11 is lowered to separate the semiconductor substrate W from the dam member 31, the rotation of the semiconductor substrate W is started, and the cleaning liquid (ultra pure water) is applied to the surface to be plated of the semiconductor substrate W from the nozzle 53 of the cleaning liquid supply means 51. The pretreatment and the plating reaction are stopped by spraying to cool the surface to be plated and at the same time diluting and washing. At this time, the cleaning liquid sprayed from the nozzle 53 may be applied to the weir member 31 to simultaneously clean the weir member 31. The plating waste liquid at this time is collected in the collection container 61 and discarded.
[0049]
FIG. 8 is a schematic configuration diagram of another pretreatment and plating tank. In FIG. 8, the difference from the pretreatment and plating tank 54 shown in FIG. 7 is that a lamp heater (heating means) 17 is installed above the holding means 11 instead of providing the back heater 15 in the holding means 11. The lamp heater 17 and the shower head 41-2 are integrated. That is, for example, a plurality of ring-shaped lamp heaters 17 having different radii are concentrically arranged, and a large number of nozzles 43-2 of the shower head 41-2 are opened in a ring shape from gaps between the lamp heaters 17. The lamp heater 17 may be composed of a single spiral lamp heater, or may be composed of lamp heaters having various other structures and arrangements.
[0050]
Even with this configuration, the plating solution can be supplied substantially uniformly in a shower form from the nozzles 43-2 onto the surface to be plated of the semiconductor substrate W, and the heating and heat insulation of the semiconductor substrate W is directly uniform by the lamp heater 17. Can be done. In the case of the lamp heater 17, in addition to the semiconductor substrate W and the plating solution, the surrounding air is also heated, so that there is an effect of keeping the temperature of the semiconductor substrate W.
[0051]
  In order to directly heat the semiconductor substrate W by the lamp heater 17, the lamp heater 17 having a relatively large power consumption is required. Instead, the lamp heater 17 having a relatively small power consumption and the above-described lamp heater 17 are used.FIG.The semiconductor substrate W may be heated mainly by the back heater 15 and the heat retention of the plating solution and the surrounding air may be mainly performed by the lamp heater 17. Also, temperature control may be performed by providing means for cooling the semiconductor substrate W directly or indirectly.
[0052]
FIG. 11 shows a plan layout view of a substrate processing apparatus provided with the above-described plating apparatus. As shown in the figure, this substrate processing apparatus performs a loading / unloading area 520 for transferring a substrate cassette containing a semiconductor substrate, a process area 530 for performing a process process, and cleaning and drying of the semiconductor substrate after the process process. A cleaning / drying area 540 is provided. The cleaning / drying area 540 is disposed between the carry-in / carry-out area 520 and the process area 530. A partition wall 521 is provided in the carry-in / out area 520 and the cleaning / drying area 540, and a partition wall 523 is provided between the cleaning / drying area 540 and the process area 530.
[0053]
The partition wall 521 is provided with a passage (not shown) for delivering the semiconductor substrate between the carry-in / carry-out area 520 and the cleaning / drying area 540, and a shutter 522 for opening and closing the passage. The partition wall 523 is also provided with a passage (not shown) for transferring the semiconductor substrate between the cleaning / drying area 540 and the process area 530, and a shutter 524 for opening and closing the passage. The cleaning / drying area 540 and the process area 530 can be independently supplied and exhausted.
[0054]
The substrate processing apparatus for semiconductor substrate wiring of the above configuration is installed in a clean room, and the pressure in each area is
(Pressure in carry-in / out area 520)> (pressure in cleaning / drying area 540)> (pressure in process area 530)
And the pressure in the loading / unloading area 520 is set lower than the pressure in the clean room. Thus, air is prevented from flowing out from the process area 530 to the cleaning / drying area 540, air is prevented from flowing out from the cleaning / drying area 540 to the loading / unloading area 520, and air is further transferred from the loading / unloading area 520 into the clean room. To prevent it from leaking.
[0055]
In the carry-in / carry-out area 520, a load unit 520a and an unload unit 520b that house a substrate cassette containing a semiconductor substrate are arranged. In the cleaning / drying area 540, two water washing units 541 and a drying unit 542 for performing processing after the plating process are arranged, and a transport unit (transport robot) 543 for transporting the semiconductor substrate is provided. . Here, as the water washing section 541, for example, a pencil type with a sponge at the front end or a roller type with a sponge is used. As the drying unit 542, for example, a type in which a semiconductor substrate is spun at high speed to be dehydrated and dried is used.
In the process area 530, a pretreatment tank 531 for performing a pretreatment of plating of a semiconductor substrate and a plating tank (plating apparatus) 532 for performing a copper plating process are disposed, and a conveyance unit (conveyance) for conveying a semiconductor substrate. Robot) 533 is provided.
[0056]
FIG. 12 shows the flow of airflow in the substrate processing apparatus. In the cleaning / drying area 540, fresh external air is taken in from the pipe 546, is pushed in by a fan through the high-performance filter 544, and is supplied from the ceiling 540a to the periphery of the water washing unit 541 and the drying unit 542 as downflow clean air. Is done. Most of the supplied clean air is returned from the floor 540b to the ceiling 540a side by the circulation pipe 545, is pushed again by the fan through the high-performance filter 544, and circulates in the cleaning / drying area 540. A part of the airflow is exhausted through the duct 552 from the water washing unit 541 and the drying unit 542.
[0057]
Although the process area 530 is called a wet zone, particles are not allowed to adhere to the surface of the semiconductor substrate. For this reason, particles are prevented from adhering to the semiconductor substrate by being pushed into the process area 530 from the ceiling 530a by a fan and flowing down-flow clean air through the high-performance filter 533.
[0058]
However, if the total flow rate of the clean air that forms the downflow depends on the supply and exhaust from the outside, a huge amount of supply and exhaust is required. For this reason, only the exhaust to the extent that the room is kept at a negative pressure is used as the external exhaust from the duct 553, and most of the downflow airflow is covered by the circulating airflow through the pipes 534 and 535.
[0059]
When the circulating airflow is used, the clean air that has passed through the process area 530 includes chemical mist and gas, and is removed through the scrubber 536 and the mit separators 537 and 538. As a result, the air that has returned to the circulation duct 534 on the ceiling 530a side does not contain chemical mist or gas, is pushed again by the fan, and circulates as clean air in the process area 530 through the high-performance filter 533.
[0060]
Part of the air that has passed through the process area 530 from the floor portion 530b is discharged to the outside through the duct 553, and air containing chemical mist and gas is discharged to the outside through the duct 553. From the duct 539 of the ceiling 530a, fresh air corresponding to these displacements is supplied to the extent that the process area 530 is maintained at a negative pressure.
[0061]
As described above, the respective pressures in the carry-in / carry-out area 520, the cleaning / drying area 540, and the process area 530 are:
(Pressure in carry-in / out area 520)> (pressure in cleaning / drying area 540)> (pressure in process area 530)
Is set to Accordingly, when the shutters 522 and 524 (see FIG. 11) are opened, the air flow between these areas flows in the order of the carry-in / carry-out area 520, the cleaning / drying area 540, and the process area 530 as shown in FIG. . Further, the exhaust is collected in the collective exhaust duct 554 through the ducts 552 and 553 as shown in FIG.
[0062]
FIG. 13 is an external view showing an example in which the substrate processing apparatus is arranged in a clean room. The side with the cassette delivery port 555 and the operation panel 556 in the carry-in / out area 520 is exposed to a clean room working zone 558 partitioned by a partition wall 557, and the other side is a utility with a low cleanness. It is stored in the zone 559.
[0063]
As described above, the cleaning / drying area 540 is disposed between the carry-in / carry-out area 520 and the process area 530, and between the carry-in / carry-out area 520 and the cleaning / drying area 540 and between the cleaning / drying area 540 and the process area 530. Since the partition walls 521 are provided in between, the semiconductor substrate carried into the substrate processing apparatus for wiring the semiconductor substrate through the cassette delivery port 555 in a dry state from the working zone 558 is plated in the substrate processing apparatus, Since it is carried out to the working zone 558 in a cleaned and dried state, particles or mist does not adhere to the surface of the semiconductor substrate, and the clean zone in the clean room is contaminated with particles, chemicals, or cleaning liquid mist. There is nothing.
[0064]
11 and 12 show an example in which the substrate processing apparatus includes a carry-in / carry-out area 520, a cleaning / drying area 540, and a process area 530. However, CMP is performed in the process area 530 or adjacent to the process area 530. An area for arranging the apparatus may be provided, and the cleaning / drying area 540 may be arranged between the process area 530 or the area where the CMP apparatus is arranged and the loading / unloading area 520. The point is that the semiconductor substrate is carried into the substrate processing apparatus for wiring the semiconductor substrate in a dry state, and the semiconductor substrate after the plating process is cleaned and discharged in the dry state.
[0065]
In the above example, the substrate processing apparatus is described as an example of a plating apparatus for wiring a semiconductor substrate. However, the substrate is not limited to a semiconductor substrate, and a portion to be plated is also formed on a wiring portion formed on the substrate surface. It is not limited. Moreover, although copper plating was demonstrated to the example in the said example, it is not limited to copper plating.
[0066]
FIG. 15 is a diagram showing a planar configuration of another substrate processing apparatus for semiconductor substrate wiring. As shown in the figure, a substrate processing apparatus for semiconductor substrate wiring includes a carry-in unit 601 for carrying in a semiconductor substrate, a copper plating tank 602 for performing copper plating, water washing tanks 603 and 604 for performing water washing, and chemical mechanical polishing (CMP). A CMP unit 605, a washing tank 606, 607, a drying tank 608, and a carry-out unit 609 for carrying out the semiconductor substrate after the formation of the wiring layer are provided, and one substrate transfer means (not shown) for transferring the semiconductor substrate to each of these tanks is provided. It is arranged as a device and constitutes a substrate processing apparatus for semiconductor substrate wiring.
[0067]
In the substrate processing apparatus having the above arrangement, the substrate transfer unit takes out the semiconductor substrate on which the wiring layer is not formed from the substrate cassette 601-1 placed on the carry-in unit 601 and transfers it to the copper plating tank 602. In the copper plating tank 602, a copper plating layer is formed on the surface of the semiconductor substrate W including a wiring portion including wiring grooves and wiring holes (contact holes).
[0068]
  CopperPlating tankThe semiconductor substrate W in which the formation of the copper plating layer is completed in 602 is transferred to the water rinsing tank 603 and the water rinsing tank 604 by the substrate transfer means, and is washed with water. Subsequently, the semiconductor substrate W that has been washed with water is transferred to the CMP unit 605 by the substrate transfer means, and the CMP unit 605 leaves the copper plating layer formed in the wiring groove or wiring hole from the copper plating layer. Remove the copper plating layer on the surface.
[0069]
Subsequently, the semiconductor substrate W in which the removal of the unnecessary copper plating layer on the surface of the semiconductor substrate W is completed while leaving the copper plating layer formed in the wiring portion including the wiring groove and the wiring hole from the copper plating layer as described above. The semiconductor substrate W which is sent to the washing tank 606 and the washing tank 607 by the substrate transfer means, washed with water, and further washed with water is dried in the drying tank 608, and the formation of the wiring layer is finished on the dried semiconductor substrate W. The semiconductor substrate is stored in the substrate cassette 609-1 of the carry-out unit 609.
[0070]
FIG. 16 is a diagram showing a planar configuration of another substrate processing apparatus for semiconductor substrate wiring. The substrate processing apparatus shown in FIG. 16 is different from the apparatus shown in FIG. 15 in that a copper plating tank 602, a lid plating tank 612 for forming a protective film on the surface of the copper plating film, a CMP unit 615, and washing tanks 613 and 614 are added. However, it is the point which comprised these as one apparatus.
[0071]
In the substrate processing apparatus having the arrangement configuration described above, a copper plating layer is formed on the surface of the semiconductor substrate W including a wiring portion including wiring grooves and wiring holes (contact holes). Subsequently, the copper plating layer on the surface of the semiconductor substrate W is removed by leaving the copper plating layer formed in the wiring groove or wiring hole from the copper plating layer in the CMP unit 605.
[0072]
Subsequently, the semiconductor substrate W from which the copper plating layer formed on the surface of the semiconductor substrate W is removed while leaving the copper plating layer formed on the wiring portion including the wiring groove and the wiring hole from the copper plating layer as described above in the washing bath 610. Transfer and wash with water here. Subsequently, in the pretreatment tank 611, pretreatment for performing lid plating described later is performed. The semiconductor substrate W after the pretreatment is transferred to the lid plating tank 612, and a protective film is formed on the copper plating layer formed on the wiring portion in the lid plating tank 612. As this protective film, for example, a Ni-B electroless plating tank is used. After forming the protective film, the semiconductor substrate W is washed with water in the washing baths 606 and 607 and further dried in the drying bath 608.
Then, the upper part of the protective film formed on the copper plating layer is polished by the CMP unit 615, flattened, washed with water in the water washing tanks 613 and 614, dried in the drying tank 608, and the semiconductor substrate W is transported out part 609. In the substrate cassette 609-1.
[0073]
FIG. 17 is a diagram showing a planar structure of another substrate processing apparatus for semiconductor substrate wiring. As shown in the figure, this substrate processing apparatus has a robot 616 disposed in the center, and a copper plating tank 602, a water washing tank 603, a water washing tank 604, and a CMP machine for performing copper plating in a range where the surrounding robot arm 616-1 reaches. A unit 605, a lid plating tank 612, a drying tank 608, and a load / unload unit 617 are arranged as one apparatus. A semiconductor substrate carry-in unit 601 and a carry-out unit 609 are disposed adjacent to the load / unload unit 617.
[0074]
In the semiconductor substrate wiring substrate processing apparatus having the above-described configuration, a semiconductor substrate that has not been subjected to wiring plating is transferred from the semiconductor substrate carry-in unit 601 to the load / unload unit 617, and the semiconductor substrate is received by the robot arm 616-1. The copper plating layer 602 is transferred to the copper plating tank 602, and a copper plating layer is formed on the surface of the semiconductor substrate including the wiring portion including wiring grooves and wiring holes. The semiconductor substrate on which the copper plating layer is formed is transferred to the CMP unit 605 by the robot arm 616-1, and the CMP plating unit 605 leaves the copper plating layer formed from the copper plating layer to the wiring portion including wiring grooves and wiring holes. Then, an excessive copper plating layer on the surface of the semiconductor substrate W is removed.
[0075]
  The semiconductor substrate from which the excess copper plating layer on the surface has been removed is transferred to the water washing tank 604 by the robot arm 616-1, subjected to water washing treatment, and then transferred to the pretreatment tank 611.Lid platingPrevious pre-processing is performed. The semiconductor substrate for which the pretreatment has been completed is performed by the robot arm 616-1.Lid platingTransferred to tank 612Lid platingIn the tank 612, a protective film is formed on the copper plating layer formed in the wiring portion including wiring grooves and wiring holes. The semiconductor substrate on which the protective film is formed is transferred to the water washing tank 604 by the robot arm 616-1, washed with water here, then transferred to the drying tank 608, dried, and then transferred to the load / unload unit 617. The The semiconductor substrate after the completion of the wiring plating is transferred to the carry-out unit 609.
[0076]
FIG. 18 is a diagram showing a planar configuration of another semiconductor substrate processing apparatus. This semiconductor substrate processing apparatus includes a load / unload unit 701, a copper plating unit 702, a first robot 703, a third cleaning machine 704, a reversing machine 705, a reversing machine 706, a second cleaning machine 707, a second robot 708, In this configuration, one cleaning machine 709, a first polishing apparatus 710, and a second polishing apparatus 711 are arranged. In the vicinity of the first robot 703, a film thickness measuring device 712 before and after plating for measuring the film thickness before and after plating and a dry state film thickness measuring device 713 for measuring the film thickness of the semiconductor substrate W in a dry state after polishing are arranged. ing.
[0077]
The first polishing apparatus (polishing unit) 710 includes a polishing table 710-1, a top ring 710-2, a top ring head 710-3, a film thickness measuring device 710-4, and a pusher 710-5. The second polishing apparatus (polishing unit) 711 includes a polishing table 711-1, a top ring 711-2, a top ring head 711-3, a film thickness measuring device 711-4, and a pusher 711-5.
[0078]
A cassette 701-1 containing a semiconductor substrate W on which a contact hole and a wiring groove are formed and a seed layer is formed thereon is placed on the load port of the load / unload unit 701. The first robot 703 takes out the semiconductor substrate W from the cassette 701-1 and loads it into the copper plating unit 702 to form a copper plating film. At that time, the film thickness of the seed layer is measured by a film thickness measuring device 712 before and after plating. The copper plating film is formed by first performing a hydrophilic treatment on the surface of the semiconductor substrate W and then performing copper plating. After the formation of the copper plating film, the copper plating unit 702 is rinsed or cleaned. If time allows, you may dry.
[0079]
When the semiconductor substrate W is taken out from the copper plating unit 702 by the first robot 703, the film thickness of the copper plating film is measured by the film thickness measuring device 712 before and after plating. The measurement result is recorded as recording data of the semiconductor substrate in a recording device (not shown), and is also used for determining abnormality of the copper plating unit 702. After the film thickness measurement, the first robot 703 passes the semiconductor substrate W to the reversing machine 705 and reverses it by the reversing machine 705 (the surface on which the copper plating film is formed is down). Polishing by the first polishing apparatus 710 and the second polishing apparatus 711 includes a series mode and a parallel mode. The series mode polishing will be described below.
[0080]
Series mode polishing is polishing in which primary polishing is performed by a polishing apparatus 710 and secondary polishing is performed by a polishing apparatus 711. The second robot 708 picks up the semiconductor substrate W on the reversing machine 705 and places the semiconductor substrate W on the pusher 710-5 of the polishing apparatus 710. The top ring 710-2 adsorbs the semiconductor substrate W on the pusher 710-5 and abuts and presses the copper plating film forming surface of the semiconductor substrate W against the polishing surface of the polishing table 710-1 to perform primary polishing. In the primary polishing, the copper plating film is basically polished. The polishing surface of the polishing table 710-1 is made of foamed polyurethane such as IC1000, or one in which abrasive grains are fixed or impregnated. The copper plating film is polished by the relative movement of the polishing surface and the semiconductor substrate W.
[0081]
After the polishing of the copper plating film, the semiconductor substrate W is returned onto the pusher 710-5 by the top ring 710-2. The second robot 708 picks up the semiconductor substrate W and puts it in the first cleaning machine 709. At this time, the chemical may be sprayed on the front and back surfaces of the semiconductor substrate W on the pusher 710-5 to remove particles or make it difficult to stick.
[0082]
After completion of the cleaning in the first cleaning machine 709, the second robot 708 picks up the semiconductor substrate W and places the semiconductor substrate W on the pusher 711-5 of the second polishing apparatus 711. The top ring 711-2 adsorbs the semiconductor substrate W on the pusher 711-5, and the surface of the semiconductor substrate W on which the barrier layer is formed is pressed against the polishing surface of the polishing table 711-1 to perform secondary polishing. . In this secondary polishing, the barrier layer is polished. However, there are cases where the copper film and oxide film remaining in the primary polishing are also polished.
[0083]
The polishing surface of the polishing table 711-1 is made of foamed polyurethane such as IC1000, or one in which abrasive grains are fixed or impregnated, and is polished by relative movement between the polishing surface and the semiconductor substrate W. At this time, silica, alumina, ceria, or the like is used for the abrasive grains or slurry. The chemical solution is adjusted according to the type of film to be polished.
[0084]
The end point of the secondary polishing is detected by measuring the film thickness of the barrier layer using an optical film thickness measuring instrument, and confirming that the film thickness is zero or SiO₂This is done by detecting the surface of the insulating film. Further, as a film thickness measuring device 711-4 provided in the vicinity of the polishing table 711-1, a film thickness measuring device with an image processing function is used to measure the oxide film and leave it as a processing record of the semiconductor substrate W. It is determined whether or not the semiconductor substrate W after the next polishing can be transferred to the next process. In addition, if the secondary polishing end point has not been reached, the semiconductor substrate processing is performed so that repolishing is performed or if the polishing exceeds a specified value due to some abnormality, the next polishing is not performed so as not to increase defective products. Stop the device.
[0085]
After the secondary polishing is completed, the semiconductor substrate W is moved to the pusher 711-5 by the top ring 711-2. The semiconductor substrate W on the pusher 711-5 is picked up by the second robot 708. At this time, a chemical may be sprayed onto the front and back surfaces of the semiconductor substrate W on the pusher 711-5 to remove particles or make it difficult to stick.
[0086]
The second robot 708 carries the semiconductor substrate W into the second cleaning machine 707 and performs cleaning. The structure of the 2nd washing machine 707 is also the same composition as the 1st washing machine 709. The surface of the semiconductor substrate W is scrubbed with a PVA sponge roll using a cleaning solution obtained by adding a surfactant, a complexing agent, and a pH adjusting agent to pure water mainly for particle removal. On the back surface of the semiconductor substrate W, a strong chemical solution such as DHF is ejected from the nozzle, and if there is no problem in etching the diffused copper, or if there is no problem of diffusion, scrub cleaning with a PVA sponge roll using the same chemical solution as the front surface do.
[0087]
After completion of the cleaning, the semiconductor substrate W is picked up by the second robot 708, transferred to the reversing machine 706, and reversed by the reversing machine 706. The inverted semiconductor substrate W is picked up by the first robot 703 and placed in the third cleaning machine 704. In the third cleaning machine 704, the surface of the semiconductor substrate W is cleaned by jetting megasonic water excited by ultrasonic vibration. At that time, the surface of the semiconductor substrate W may be cleaned with a known pencil type sponge using a cleaning liquid obtained by adding a surfactant, a complexing agent, or a pH adjusting agent to pure water. Thereafter, the semiconductor substrate W is dried by spin drying.
As described above, when the film thickness is measured by the film thickness measuring device 711-4 provided in the vicinity of the polishing table 711-1, the film is stored in the cassette placed on the unload port of the load / unload unit 701 as it is.
[0088]
FIG. 19 is a diagram showing a planar configuration of another semiconductor substrate processing apparatus. The semiconductor substrate processing apparatus is different from the semiconductor substrate processing apparatus shown in FIG. 18 in that a lid plating unit 750 is provided instead of the copper plating unit 702 shown in FIG.
The cassette 701-1 containing the semiconductor substrate W on which the copper film is formed is placed on the load / unload unit 701. The semiconductor substrate W is taken out from the cassette 701-1 and transferred to the first polishing apparatus 710 or the second polishing apparatus 711, where the surface of the copper film is polished. After the polishing is completed, the semiconductor substrate W is transferred to the first cleaning machine 709 and cleaned.
[0089]
The semiconductor substrate W cleaned by the first cleaning machine 709 is transported to the lid plating unit 750, where a protective film is formed on the surface of the copper plating film, whereby the copper plating film is oxidized in the atmosphere. Is prevented. The semiconductor substrate W that has been subjected to lid plating is transported from the lid plating unit 750 to the second cleaning machine 707 by the second robot 708, where it is cleaned with pure water or deionized water. The cleaned semiconductor substrate W is returned to the cassette 701-1 placed on the load / unload unit 701.
[0090]
FIG. 20 is a diagram showing a planar configuration of still another semiconductor substrate processing apparatus. The semiconductor substrate processing apparatus is different from the semiconductor substrate processing apparatus shown in FIG. 19 in that an annealing unit 751 is provided instead of the first cleaning machine 709 shown in FIG.
As described above, the semiconductor substrate W polished by the first polishing apparatus 710 or the second polishing apparatus 711 and cleaned by the second cleaning machine 707 is transferred to the lid plating unit 750 where the surface of the copper plating film The lid is plated. The semiconductor substrate W subjected to the lid plating is transported from the lid plating unit 750 to the third cleaning machine 704 by the first robot 703 and cleaned there.
[0091]
The semiconductor substrate W cleaned by the first cleaning machine 709 is transferred to the annealing unit 751 where it is annealed. Thereby, the copper plating film is alloyed and the electron migration resistance of the copper plating film is improved. The annealed semiconductor substrate W is transferred from the annealing unit 751 to the second cleaning machine 707, where it is cleaned with pure water or deionized water. The cleaned semiconductor substrate W is returned to the cassette 701-1 placed on the load / unload unit 701.
[0092]
FIG. 21 is a diagram showing another planar arrangement configuration of the substrate processing apparatus. In FIG. 21, the parts denoted by the same reference numerals as those in FIG. 18 indicate the same or corresponding parts. In this substrate polishing apparatus, a pusher indexer 725 is disposed close to the first polishing apparatus 710 and the second polishing apparatus 711, and substrate mounting tables 721 and 722 are disposed in the vicinity of the third cleaning machine 704 and the copper plating unit 702, respectively. The robot 723 is disposed in the vicinity of the first cleaning machine 709 and the third cleaning machine 704, the robot 724 is disposed in the vicinity of the second cleaning machine 707 and the copper plating unit 702, and the load / unload unit 701 A dry state film thickness measuring device 713 is disposed in the vicinity of the first robot 703.
[0093]
In the substrate processing apparatus having the above configuration, the first robot 703 takes out the semiconductor substrate W from the cassette 701-1 placed on the load port of the load / unload unit 701, and uses the dry state film thickness measuring device 713 to barrier layer Then, after measuring the film thickness of the seed layer, the semiconductor substrate W is mounted on the substrate mounting table 721. When the dry state film thickness measuring device 713 is provided in the hand of the first robot 703, the film thickness is measured and placed on the substrate platform 721. The second robot 723 transfers the semiconductor substrate W on the substrate mounting table 721 to the copper plating unit 702 to form a copper plating film. After the formation of the copper plating film, the film thickness of the copper plating film is measured by a film thickness measuring device 712 before and after plating. Thereafter, the second robot 723 transfers the semiconductor substrate W to the pusher indexer 725 and mounts it.
[0094]
[Series mode]
In the series mode, the top ring head 710-2 sucks the semiconductor substrate W on the pusher indexer 725, transfers it to the polishing table 710-1, and presses the semiconductor substrate W against the polishing surface on the polishing table 710-1. To polish. The polishing end point is detected by the same method as described above, and the semiconductor substrate W after the polishing is transferred to the pusher indexer 725 by the top ring head 710-2 and mounted. The semiconductor substrate W is taken out by the second robot 723, loaded into the first cleaning machine 709, cleaned, and then transferred to the pusher indexer 725 for mounting.
[0095]
The top ring head 711-2 adsorbs the semiconductor substrate W on the pusher indexer 725, transfers it to the polishing table 711-1 and presses the semiconductor substrate W against the polishing surface to perform polishing. The polishing end point is detected by the same method as described above, and the semiconductor substrate W after polishing is transferred to the pusher indexer 725 by the top ring head 711-2 and mounted. The third robot 724 picks up the semiconductor substrate W, measures the film thickness with the film thickness measuring device 726, and then carries it into the second cleaning device 707 for cleaning. Subsequently, it is carried into the third cleaning machine 704, cleaned here, and then dried by spin drying. Thereafter, the semiconductor substrate W is picked up by the third robot 724 and placed on the substrate mounting table 722.
[0096]
[Parallel mode]
In the parallel mode, the top ring head 710-2 or 711-2 sucks the semiconductor substrate W on the pusher indexer 725, transfers it to the polishing table 710-1 or 711-1, and the polishing table 710-1 or 711-1. The semiconductor substrate W is pressed against the upper polishing surface to perform polishing. After measuring the film thickness, the third robot 724 picks up the semiconductor substrate W and places it on the substrate mounting table 722.
The first robot 703 transfers the semiconductor substrate W on the substrate mounting table 722 to the dry state film thickness measuring device 713, measures the film thickness, and then returns it to the cassette 701-1 of the load / unload unit 701.
[0097]
FIG. 22 is a diagram showing another planar arrangement configuration of the substrate processing apparatus. This substrate processing apparatus is a substrate processing apparatus that forms a circuit wiring by forming a seed layer and a copper plating film on a semiconductor substrate W on which a seed layer is not formed, and polishing it.
In this substrate polishing apparatus, a pusher indexer 725 is disposed close to the first polishing apparatus 710 and the second polishing apparatus 711, and the substrate mounting table 721, 722, a robot 723 is disposed in proximity to the seed layer deposition unit 727 and the copper plating unit 702, a robot 724 is disposed in the vicinity of the first cleaning machine 709 and the second cleaning machine 707, and load / unload is further performed. A dry film thickness measuring device 713 is disposed in the vicinity of the load unit 701 and the first robot 703.
[0098]
The semiconductor substrate W on which the barrier layer is formed is taken out from the cassette 701-1 placed on the load port of the load / unload unit 701 by the first robot 703 and placed on the substrate platform 721. Next, the second robot 723 transports the semiconductor substrate W to the seed layer deposition unit 727 and deposits a seed layer. The seed layer is formed by electroless plating. The second robot 723 measures the film thickness of the seed layer with a film thickness measuring device 712 before and after plating the semiconductor substrate on which the seed layer is formed. After film thickness measurement, it is carried into the copper plating unit 702 and a copper plating film is formed.
[0099]
After forming the copper plating film, the film thickness is measured and transferred to the pusher indexer 725. The top ring 710-2 or 711-2 sucks the semiconductor substrate W on the pusher indexer 725, and transfers it to the polishing table 710-1 or 711-1 for polishing. After the polishing, the top ring 710-2 or 711-2 transfers the semiconductor substrate W to the film thickness measuring device 710-4 or 711-4, measures the film thickness, and transfers the semiconductor substrate W to the pusher indexer 725.
[0100]
Next, the third robot 724 picks up the semiconductor substrate W from the pusher indexer 725 and carries it into the first cleaning machine 709. The third robot 724 picks up the cleaned semiconductor substrate W from the first cleaning machine 709, loads it into the second cleaning machine 707, and places the cleaned and dried semiconductor substrate on the substrate mounting table 722. Next, the first robot 703 picks up the semiconductor substrate W, measures the film thickness with the dry state film thickness measuring device 713, and stores it in the cassette 701-1 placed on the unload port of the load / unload unit 701. To do.
[0101]
Also in the substrate processing apparatus shown in FIG. 22, a circuit layer can be formed by forming a barrier layer, a seed layer, and a copper plating film on a semiconductor substrate W on which a contact hole or groove of a circuit pattern is formed and polishing it. it can.
[0102]
The cassette 701-1 containing the semiconductor substrate W before forming the barrier layer is placed on the load port of the load / unload unit 701. Then, the semiconductor substrate W is taken out from the cassette 701-1 placed on the load port of the load / unload unit 701 by the first robot 703 and placed on the substrate platform 721. Next, the second robot 723 transports the semiconductor substrate W to the seed layer deposition unit 727 and deposits a barrier layer and a seed layer. The barrier layer and the seed layer are formed by electroless plating. The second robot 723 measures the film thickness of the barrier layer and the seed layer formed on the semiconductor substrate W by the film thickness measuring device 712 before and after plating. After film thickness measurement, it is carried into the copper plating unit 702 and a copper plating film is formed.
[0103]
FIG. 23 is a diagram showing another planar arrangement configuration of the substrate processing apparatus. This substrate processing apparatus includes a barrier layer deposition unit 811, a seed layer deposition unit 812, a plating unit 813, an annealing unit 814, a first cleaning unit 815, a bevel / back surface cleaning unit 816, a lid plating unit 817, and a second cleaning unit. 818, a first aligner / film thickness measuring device 841, a second aligner / film thickness measuring device 842, a first substrate reversing device 843, a second substrate reversing device 844, a temporary substrate table 845, a third film thickness measuring device 846, A load / unload unit 820, a first polishing device 821, a second polishing device 822, a first robot 831, a second robot 832, a third robot 833, and a fourth robot 834 are arranged. The film thickness measuring instruments 841, 842, and 846 are units and have the same size as the frontage dimensions of other units (units such as plating, cleaning, and annealing), and can be interchanged.
[0104]
In this example, the barrier layer film forming unit 811 can be an electroless Ru plating apparatus, the seed layer film forming unit 812 can be an electroless copper plating apparatus, and the plating unit 813 can be an electrolytic plating apparatus.
[0105]
FIG. 24 is a flowchart showing the flow of each process in the substrate processing apparatus. Each step in this apparatus will be described according to this flowchart. First, the semiconductor substrate taken out from the cassette 820a placed on the load / unload unit 820 by the first robot 831 is placed in the first aligner / film thickness measurement unit 841 with the surface to be plated facing up. Here, in order to determine a reference point for a position at which film thickness measurement is performed, notch alignment for film thickness measurement is performed, and then film thickness data of the semiconductor substrate before the formation of the copper film is obtained.
[0106]
Next, the semiconductor substrate is transferred to the barrier layer deposition unit 811 by the first robot 831. This barrier layer forming unit 811 is an apparatus for forming a barrier layer on a semiconductor substrate by electroless Ru plating, and is an interlayer insulating film (for example, SiO 2) of a semiconductor device.₂Ru is deposited as a copper diffusion preventing film on the film. The semiconductor substrate dispensed through the cleaning and drying steps is transferred to the first aligner / film thickness measurement unit 841 by the first robot 831 and the thickness of the semiconductor substrate, that is, the thickness of the barrier layer is measured.
[0107]
The semiconductor substrate whose film thickness has been measured is carried into the seed layer deposition unit 812 by the second robot 832, and a seed layer is deposited on the barrier layer by electroless copper plating. The semiconductor substrate discharged through the cleaning and drying process is transferred to the second aligner / film thickness measuring instrument 842 to determine the notch position before being transferred to the plating unit 813 which is an impregnation plating unit by the second robot 832. It is transported to align the notches for copper plating. Here, if necessary, the film thickness of the semiconductor substrate before forming the copper film may be measured again.
[0108]
The semiconductor substrate on which the notch alignment is completed is transported to the plating unit 813 by the third robot 833 and subjected to copper plating. The semiconductor substrate dispensed through the cleaning and drying processes is transferred to the bevel / back surface cleaning unit 816 by the third robot 833 in order to remove an unnecessary copper film (seed layer) at the end of the semiconductor substrate. The bevel / back surface cleaning unit 816 etches the bevel for a preset time and cleans the copper adhering to the back surface of the semiconductor substrate with a chemical solution such as hydrofluoric acid. At this time, before transporting to the bevel / back surface cleaning unit 816, the thickness of the semiconductor substrate is measured by the second aligner / film thickness measuring instrument 842 to obtain the value of the copper film thickness formed by plating. In addition, depending on the result, the bevel etching time may be arbitrarily changed for etching. Note that a region etched by bevel etching is a region where a circuit is not formed at the peripheral portion of the substrate, or a region which is not finally used as a chip even if a circuit is formed. This region includes a bevel portion.
[0109]
The semiconductor substrate discharged after the cleaning and drying process by the bevel / back surface cleaning unit 816 is transferred to the substrate reversing machine 843 by the third robot 833, reversed by the substrate reversing machine 843, and the surface to be plated is moved downward. After being directed, the fourth robot 834 is put into the annealing unit 814 to stabilize the wiring portion. Before the annealing treatment and / or after the treatment, it is carried into the second aligner and film thickness measuring unit 842, and the film thickness of the copper film formed on the semiconductor substrate is measured. Thereafter, the semiconductor substrate is carried into the first polishing apparatus 821 by the fourth robot 834, and the copper layer and seed layer of the semiconductor substrate are polished.
[0110]
At this time, desired abrasive grains and the like are used, but fixed abrasive grains can also be used in order to prevent dishing and to obtain surface flatness. After completion of the first polishing, the semiconductor substrate is transferred to the first cleaning unit 815 by the fourth robot 834 and cleaned. This cleaning is a scrub cleaning in which rolls having substantially the same length as the semiconductor substrate diameter are disposed on the front and back surfaces of the semiconductor substrate, and the semiconductor substrate and the roll are rotated while flowing pure water or deionized water. .
[0111]
After the first cleaning is completed, the semiconductor substrate is carried into the second polishing apparatus 822 by the fourth robot 834, and the barrier layer on the semiconductor substrate is polished. At this time, desired abrasive grains and the like are used, but fixed abrasive grains can also be used in order to prevent dishing and to obtain surface flatness. After completion of the second polishing, the semiconductor substrate is transferred again to the first cleaning unit 815 by the fourth robot 834 and scrubbed. After completion of the cleaning, the semiconductor substrate is conveyed to the second substrate reversing machine 844 by the fourth robot 834 and reversed, and the surface to be plated is directed upward, and further placed on the temporary substrate placement table 845 by the third robot 833.
[0112]
The semiconductor substrate is transported from the temporary substrate stand 845 to the lid plating unit 817 by the second robot 832, and nickel / boron plating is performed on the copper surface for the purpose of preventing oxidation of copper by the atmosphere. The semiconductor substrate that has been subjected to lid plating is carried into the third film thickness measuring instrument 846 from the lid plating unit 817 by the second robot 832 and the copper film thickness is measured. Thereafter, the semiconductor substrate is carried into the second cleaning unit 818 by the first robot 831 and cleaned with pure water or deionized water. The cleaned semiconductor substrate is returned to the cassette 820a placed on the load / unload unit 820 by the platform 1 robot 831.
The aligner / film thickness measuring device 841 and the aligner / film thickness measuring device 842 position the substrate notch and measure the film thickness.
[0113]
The bevel / back surface cleaning unit 816 can simultaneously perform edge (bevel) copper etching and back surface cleaning, and can suppress the growth of a natural oxide film of copper in the circuit forming portion on the substrate surface. FIG. 25 shows a schematic diagram of the bevel / back surface cleaning unit 816. As shown in FIG. 25, the bevel / back surface cleaning unit 816 is positioned inside a bottomed cylindrical waterproof cover 920 and spin-chucked at a plurality of locations along the circumferential direction of the peripheral portion of the substrate W face up. A substrate holding portion 922 that is horizontally held by 921 and is rotated at a high speed, a center nozzle 924 disposed substantially above the center of the surface side of the substrate W held by the substrate holding portion 922, and a peripheral portion of the substrate W An edge nozzle 926 disposed above. The center nozzle 924 and the edge nozzle 926 are disposed downward. In addition, a back nozzle 928 is disposed upward and positioned substantially below the center of the back side of the substrate W. The edge nozzle 926 is configured to be movable in the diameter direction and the height direction of the substrate W.
[0114]
The movement width L of the edge nozzle 926 can be arbitrarily positioned from the outer peripheral end surface of the substrate toward the center, and a set value is input in accordance with the size of the substrate W, the purpose of use, and the like. Usually, the edge cut width C is set in the range of 2 mm to 5 mm, and the copper film within the set cut width C is removed if the amount of liquid flowing from the back surface to the front surface is not a problem. be able to.
[0115]
Next, a cleaning method using this cleaning apparatus will be described. First, the semiconductor substrate W is horizontally rotated integrally with the substrate holding unit 922 while the substrate is held horizontally by the substrate holding unit 922 via the spin chuck 921. In this state, an acid solution is supplied from the center nozzle 924 to the central portion on the surface side of the substrate W. The acid solution may be any non-oxidizing acid such as hydrofluoric acid, hydrochloric acid, sulfuric acid, citric acid, or succinic acid. On the other hand, the oxidant solution is continuously or intermittently supplied from the edge nozzle 926 to the peripheral edge of the substrate W. As the oxidant solution, ozone water, hydrogen peroxide water, nitric acid water, sodium hypochlorite water, or the like is used, or a combination thereof is used.
[0116]
As a result, in the region of the edge cut width C at the peripheral edge of the semiconductor substrate W, the copper film or the like formed on the upper surface and the end surface is rapidly oxidized with the oxidant solution and simultaneously supplied from the center nozzle 924 to the entire surface of the substrate. It is etched away by an acid solution that spreads out. In this way, by mixing the acid solution and the oxidant solution at the peripheral edge of the substrate, a steeper etching profile can be obtained as compared to supplying the mixed water from the nozzle in advance. At this time, the etching rate of copper is determined by their concentration. Further, when a copper natural oxide film is formed on the circuit forming portion on the surface of the substrate, the natural oxide is immediately removed by an acid solution that spreads over the entire surface of the substrate as the substrate rotates, and grows. There is nothing. Note that after the supply of the acid solution from the center nozzle 924 is stopped, the supply of the oxidant solution from the edge nozzle 926 is stopped to oxidize silicon exposed on the surface and suppress the adhesion of copper. be able to.
[0117]
On the other hand, the oxidizing agent solution and the silicon oxide film etching agent are supplied simultaneously or alternately from the back nozzle 928 to the center of the back surface of the substrate. As a result, copper or the like adhering to the back surface side of the semiconductor substrate W can be removed by oxidizing the silicon on the substrate together with the oxidant solution and etching with the silicon oxide etchant. It is preferable to use the same oxidant solution as the oxidant solution supplied to the surface in order to reduce the types of chemicals. Also, hydrofluoric acid can be used as the silicon oxide film etchant, and the number of chemicals can be reduced if hydrofluoric acid is used for the acid solution on the surface side of the substrate. As a result, a hydrophobic surface is obtained if the oxidant supply is stopped first, and a saturated surface (hydrophilic surface) is obtained if the etchant solution is stopped first, and the back surface is adjusted according to the requirements of the subsequent process. You can also
[0118]
After supplying the acid solution, that is, the etching solution to the substrate in this way to remove the metal ions remaining on the surface of the substrate W, the pure water is further supplied to perform pure water replacement, and then the etching solution is removed. Spin drying. In this way, the removal of the copper film within the edge cut width C at the peripheral edge portion of the semiconductor substrate surface and the removal of copper contamination on the back surface are simultaneously performed, and this process can be completed within 80 seconds, for example. The edge cut width of the edge can be arbitrarily set (2 mm to 5 mm), but the time required for etching does not depend on the cut width.
[0119]
Performing the annealing process before the CMP process after plating has a good effect on the subsequent CMP process and the electrical characteristics of the wiring. Observing the surface of a wide wiring (unit of several μm) after CMP treatment without annealing showed many defects such as microvoids, which increased the electrical resistance of the entire wiring. The increase in was improved. In the case of no annealing, voids were not seen in the thin wiring, which may be related to the degree of grain growth. In other words, grain growth is unlikely to occur with thin wiring, but with wide wiring, the grain growth is accompanied by grain growth and the ultrafine fineness that cannot be seen with a scanning electron microscope (SEM) in the plating film during the process of grain growth. It can be inferred that a recess for a microvoid has occurred in the upper part of the wiring by moving upward while the pores gather. As the annealing conditions of the annealing unit, hydrogen was added (2% or less) in the gas atmosphere, and the temperature was about 300 to 400 ° C., and the above effect was obtained in 1 to 5 minutes.
[0120]
26 and 27 show an annealing unit 814. FIG. This annealing unit 814 is located inside a chamber 1002 having a gate 1000 for taking in and out the semiconductor substrate W, a hot plate 1004 for heating the semiconductor substrate W to 400 ° C., for example, and a semiconductor substrate W by flowing cooling water, for example. The cool plate 1006 for cooling is arranged vertically. In addition, a plurality of elevating pins 1008 that pass through the inside of the cool plate 1006 and extend in the vertical direction and place and hold the semiconductor substrate W on the upper end are arranged to be movable up and down. Further, a gas introduction pipe 1010 for introducing an antioxidation gas between the semiconductor substrate W and the hot plate 1008 at the time of annealing, and the gas introduction pipe 1010 introduces and flows between the semiconductor substrate W and the hot plate 1004. Gas exhaust pipes 1012 for exhausting the exhausted gas are arranged at positions facing each other across the hot plate 1004.
[0121]
The gas introduction pipe 1010 has an N filter 1014a inside.₂N flowing in the gas introduction path 1016₂Gas and H with filter 1014b inside₂H flowing in the gas introduction path 1018₂The gas is mixed in a mixer 1020 and connected to a mixed gas introduction path 1022 through which the gas mixed in the mixer 1020 flows.
[0122]
Thus, the semiconductor substrate W carried into the chamber 1002 through the gate 1000 is held by the lift pins 1008, and the distance between the semiconductor substrate W holding the lift pins 1008 by the lift pins 1008 and the hot plate 1004 is, for example, 0. The height is raised to about 1 to 1.0 mm. In this state, the semiconductor substrate W is heated through the hot plate 1004 to 400 ° C., for example, and at the same time, an antioxidation gas is introduced from the gas introduction pipe 1010 so that the gap between the semiconductor substrate W and the hot plate 1004 is increased. To exhaust from the gas exhaust pipe 1012. As a result, the semiconductor substrate W is annealed while preventing oxidation, and this annealing is continued, for example, for several tens of seconds to 60 seconds, thereby terminating the annealing. The heating temperature of the substrate is selected from 100 to 600 ° C.
[0123]
After the annealing, the elevating pins 1008 are lowered until the distance between the semiconductor substrate W holding the elevating pins 1008 and the cool plate 1006 becomes, for example, about 0 to 0.5 mm. In this state, by introducing cooling water into the cool plate 1006, the semiconductor substrate is cooled, for example, for about 10 to 60 seconds until the temperature of the semiconductor substrate W becomes 100 ° C. or lower. To the next process.
In this example, N is used as an antioxidant gas.₂Gas and several percent H₂The gas mixture is made to flow, but N₂You may make it flow only gas.
[0124]
【The invention's effect】
As described above, according to the present invention, a wiring protective layer can be selectively formed on the surface of the wiring by performing electroless plating without imparting a catalyst to the surface of the wiring. It is possible to prevent the generation of voids and maintain the original capability of wiring. In addition, the number of processes is reduced, and the substrate such as a semiconductor wafer is preheated by the pretreatment of electroless plating, thereby improving the throughput and reducing the size of the apparatus and reducing the clean room cost. can do.
[0125]
In addition, pre-plating treatment with components of the electroless plating solution eliminates the need to worry about contamination in the plating process and consideration of pH matching, making it possible to reduce the size of the device, and each process takes one cell. Therefore, the apparatus can be made compact and the clean room cost can be reduced.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a semiconductor device according to an embodiment of the present invention.
FIG. 2 is a block diagram showing a process of forming a wiring protective layer by electroless plating.
FIG. 3 is an overall layout view of a plating apparatus for forming a wiring protective layer by electroless plating.
4 is a SEM photograph of a substrate (sample) when plating is performed by the process shown in FIG.
5 is a SEM photograph of a substrate (sample) when a plating process is performed without performing the CMP residue removal process shown in FIG. 2;
FIG. 6 is a block diagram showing another process for forming a wiring protective layer by electroless plating.
FIG. 7 is a schematic configuration diagram showing a pretreatment and plating tank.
FIG. 8 is a schematic configuration diagram showing another example of the pretreatment and plating tank.
FIG. 9 is a diagram schematically showing a state when a wiring protective film is formed by conventional electroless plating.
FIG. 10 is a block diagram showing a process of forming a wiring protective layer by electroless plating.
FIG. 11 is a plan view showing a substrate processing apparatus.
12 is a diagram showing the flow of airflow in the substrate processing apparatus shown in FIG.
13 is a diagram showing the air flow between the areas of the substrate processing apparatus shown in FIG.
14 is an external view showing an example in which the substrate processing apparatus shown in FIG. 10 is arranged in a clean room.
FIG. 15 is a plan view showing another example of the substrate processing apparatus.
FIG. 16 is a plan layout view showing still another example of the substrate processing apparatus.
FIG. 17 is a plan layout view showing still another example of the substrate processing apparatus.
FIG. 18 is a plan layout view showing still another example of the substrate processing apparatus.
FIG. 19 is a plan layout view showing still another example of the substrate processing apparatus.
FIG. 20 is a plan layout view showing still another example of the substrate processing apparatus.
FIG. 21 is a plan layout view showing still another example of the substrate processing apparatus.
FIG. 22 is a plan layout view showing still another example of the substrate processing apparatus.
FIG. 23 is a plan layout view showing still another example of the substrate processing apparatus.
24 is a flowchart showing the flow of each process in the substrate treatment apparatus shown in FIG.
FIG. 25 is a schematic view showing a bevel / back surface cleaning unit.
FIG. 26 is a longitudinal front view showing an example of an annealing unit.
27 is a plan sectional view of FIG. 26. FIG.
[Explanation of symbols]
22, 34 Insulating film
24, 36 recess
26,38 Barrier layer
28, 40 copper wiring
30, 42 Wiring protection layer
32 Protective layer
50 Load / Unload Club
52 Cleaning and drying tank
54 Pretreatment and plating tank
56 Transport robot

Claims (8)

When selectively forming a wiring protective layer on an exposed wiring surface of a semiconductor device having a buried wiring structure by electroless plating using an electroless plating solution containing a complexing agent, a reducing agent, and a pH adjusting agent ,
A first pretreatment is performed by immersing the substrate in a first pretreatment liquid having the complexing material component contained in the electroless plating solution,
A pretreatment method for electroless plating, wherein a second pretreatment is performed by immersing a substrate in a second pretreatment solution having the reducing agent component contained in the electroless plating solution . Between the first pretreatment and the second pretreatment, a third pretreatment is performed by immersing the substrate in a third pretreatment liquid having the pH adjuster component contained in the electroless plating solution. The pretreatment method for electroless plating according to claim 1, wherein the pretreatment method is performed. The pretreatment method for electroless plating according to claim 1 or 2 , wherein each of the pretreatments is performed at the same temperature as the process temperature of electroless plating. 2. The pretreatment method for electroless plating according to claim 1, wherein the complexing agent component is an organic acid. 2. The pretreatment method for electroless plating according to claim 1, wherein the reducing agent component is an alkylamine borane or a borohydride compound. The pretreatment method for electroless plating according to claim 2, wherein the pH adjuster is tetramethylammonium hydroxide or ammonia. As wiring material of the buried wiring structure, Cu, Cu alloy, Ag, Ag alloy, pretreatment method of electroless plating according to any one of claims 1 to 6, wherein the use of Au or Au alloy. The wire protective layer, Co, Co alloy, pretreatment method of electroless plating according to any one of claims 1 to 7, characterized in that it consists of Ni or Ni alloy.

Images