JP4061040B2

JP4061040B2 - Multiple quantum well semiconductor device

Info

Publication number: JP4061040B2
Application number: JP2001232926A
Authority: JP
Inventors: 弘明吉田谷; 康宏金谷
Original assignee: Anritsu Corp
Current assignee: Anritsu Corp
Priority date: 2001-07-31
Filing date: 2001-07-31
Publication date: 2008-03-12
Anticipated expiration: 2021-07-31
Also published as: JP2003046200A

Description

【０００１】
【発明の属する技術分野】
本発明は、光通信および光計測などの分野において光源となる半導体レーザー (以降、LD ( Laser Diode )と呼ぶ )、スーパールミネッセントダイオード (以降、SLD ( Super Luminescent Diode ) と呼ぶ )および発光ダイオード (以降、LED ( Light Emitting Diode )と呼ぶ )、また、光信号を増幅する半導体直接光増幅器 (以降、SOA ( Semiconductor Optical Amplifier ) と呼ぶ )などのように電子とホールが再結合する活性層に多重量子井戸 (以降、MQW ( Multiple Quantum Well ) と呼ぶ )を有する半導体素子に関するものである。
【０００２】
【従来の技術】
従来、MQW 構造は、バンドギャップの狭い半導体からなる量子井戸 (以降、QW ( Quantum Well ) と呼ぶ )層と、この QW 層よりバンドギャップの広い半導体からなる障壁層が交互に積層されてなっており、特に QW 層の厚さは半導体内電子のド・ブロイ波長程度とし、一方、障壁層は電子のトンネル確率が無視できる厚さとするものである。
【０００３】
例えば、MQW--LD （多重量子井戸半導体レーザー）の構造について簡単に述べると、MQW 構造は、その積層方向軸に沿って対向する側面から分離閉じ込め層などを介して、それぞれ、 p型および n型導伝性を有する半導体からなるクラッド層によって挟み込まれており、そして、これらクラッド層には、それぞれの導伝性に対応するキャリアを注入できるよう電極が形成されている。
このような層構造とすることで電子およびホールのQW層への量子閉じ込め効果が現われ、量子効果が働かないバルク型層構造では得られない優れた素子特性が得られている。
【０００４】
このような MQW-LD の MQWにおけるキャリア、即ち電子およびホールの動きを説明すると次のようになる。
n型導伝性クラッド層および p型導伝性クラッド層から MQWに注入された、それぞれ電子およびホールは 3次元の運動自由度を有する電子およびホールとして MQW内障壁層のバンド端近傍を主に拡散過程により輸送される。
これら 3次元- キャリアは輸送過程中に QW に捕獲され、QW面内の 2次元にのみ運動の自由が許される 2次元- キャリアとなった後、発光再結合を通して誘導放出が生じレーザー光が得られる。
【０００５】
これら 3次元- キャリアのうち、ホールには" 軽いホール" と" 重いホール" が存在し、重いホールは状態密度が大きいためホールの大多数を占めることになるが、障壁層の価電子帯端近傍における 3次元- 重いホール（以後、重いホールと呼ぶことにする）のモビリティ（70〜80 cm ²V ^{- 1}s ^{- 1}程度）は、例えば電子（3500 cm ²V ^{- 1}s ^{- 1}程度）に比較して大変小さいため輸送速度も 10 ³m/s 程度と遅くなり、特に高い光出力で LD を動作させるような状態では、 QW におけるキャリアの誘導放出による消費が著しくなるため、 MQW層の厚さである数十ナノメートル ( nm ) 程度の領域においても重いホール密度の分布は大きく変化し、図１５に示すように MQW内において p型導伝性クラッド層側に高く片寄り不均一を一層著しいものとする。
【０００６】
これに加え、MQW 内では電荷中正条件を満たすようにキャリアが配置することから電子も、この重いホールの分布に一致するように分布するため、MQW 内のそれぞれの QW へ捕獲されるキャリア密度も p型導伝性クラッド層に近い程高くなり、 QW ヘのキャリア注入不均一が生じる。
このような現象は MQW内において、動作している QW 数の減少、各 QW の光学利得係数および微分利得係数の不均一を招き LD の潜在的能力を引き出せないという問題があった。
【０００７】
即ち、これらの問題は、例えば、文献、N. Tessler and G. Eisenstein,"Transient Carrier Dynamics and Photon-Assisted Transport in Multiple-Quantum-Well Lasers",IEEE Photon. Tech. Lett.,Vol.5, pp.291-293, 1993に述べられているように、障壁層の価電子帯端をモビリティの小さい重いホールが拡散過程などにより緩慢に輸送されることに集約される。
【０００８】
一方、この緩慢な輸送という現象は、文献、C. H. Lin, C. L. Chua, Z. H. Zhu, and Y. H. Lo, " On Nonuniform Pumpiung for Multiple-quantum Well Smiconductor Lasers ", Appl. Phys. Lett. Vol.65 (19), pp.2383-2385, 1994 に述べられているように LD の直接変調における高速化を妨げるという問題もある。
【０００９】
これらの問題は、従来より実験および理論を通して研究が行われてきており、例えば以下の文献、N. Tessler and G. Eisenstein, " On Carrier Injection and Dynamics in Quantum Well Lasers ", IEEE J. Quantum Electron., Vol.29, pp.1586-1595, 1993 で取り上げられ MQW内の量子井戸へのキャリア注入不均一の存在することが指摘されている。
【００１０】
【発明が解決しようとする課題】
従来構造の MQWを有する LD などの半導体光素子において MQW内の各 QW へのキャリア注入不均一に起因して、内部微分量子効率および微分利得係数が低下するため光出力の低下や直接変調帯域の減少など素子特性の抑圧が生じていた。
この問題を回避するためには、障壁層価電子帯端における重いホールの輸送を促進しなければならない。
【００１１】
このような輸送の促進を実現するために、以下の輸送機構を採用すればよい。
1 ）MQW 構造のバンド全体を傾斜することにより、重いホールをドリフト輸送させる。2 ）障壁層を薄くすることにより、重いホールをトンネル輸送させる。
この根拠について若干の説明を加える。
1 ）に述べた、ドリフト輸送による重いホールの輸送促進は電場によりホールを加速することであるから明らかに拡散過程に比較し輸送速度は高速化する。
また、2 ）に関しては、例えば 1480 nm帯歪み MQW - LD について計算すると、QWの価電子帯端と障壁層の価電子帯端の差、即ち、価電子帯側ヘテロ障壁高さ（ V_hh）近傍の運動エネルギーを有する重いホールの速度は 10 ⁵ m/sのオーダーであり極めて高速な輸送過程である。
【００１２】
例えば、LDについて見れば、これらの機構を採用して素子性能の向上を達成するためには MQW構造の採用により得られる、高い光学利得および偏光消光比、狭いスペクトラム幅などの優れた特性を維持しながら重いホールの輸送を促進することにより、拡散定数を等価的に増大しなければならない。
この観点から上記の機構を眺めてみると、MQW 構造のバンドを全体的に傾斜させることにより重いホールのドリフト輸送は促進することが考えられるが、量子井戸内の電子と重いホールの波動関数の重なり積分値から求められる振動子強度が減少するため光学利得が低下する問題が起きる。
一方、障壁層を薄くすることで重いホールのトンネル輸送は促進されるが量子閉じ込め効果が弱くなるため MQW構造により得られた良好な LD 特性を失うという問題がある。
【００１３】
このような問題点に関して、特開平7-193323号公報においては量子井戸を挟む障壁層が3 層で構成され、かつ、量子井戸に近い側からバンドギャップが第1 の障壁層および第2 の障壁層と順次階段状に増加する構成、即ち、量子井戸- 第1 の障壁層- 第2 の障壁層- 第1 の障壁層- 量子井戸なる障壁層構造が提案されている。
この構成においては、量子井戸から第2 の障壁層に進行するホールの波動関数に対して第1 の障壁層が無反射コーティング膜の働きをすると述べられている。
しかし、この構成においても実際の結晶成長時においては第1 および第2 の障壁層および量子井戸の間では結晶構成原子の相互拡散が生じるため、第1の障壁層をホールの波動関数に対する無反射コーティング膜とするような厳密な層構成の制御は事実上不可能である問題があった。
【００１４】
本発明の目的は、このような問題を解決し、MQW 構造により得られる良好な素子特性を維持したまま、MQW 内障壁層の価電子帯端における重いホールの輸送を促進することにより、重いホールの拡散定数を等価的に増大させ、各 QW へのホールおよび電子注入の不均一が抑制された多重量子井戸半導体素子を提供することである。
【００１５】
【課題を解決するための手段】
前述の目的を達成するために、本発明の第１の態様によると、第1 の導伝性を有する半導体基板上に第1 の導伝性を有する半導体クラッド層、半導体よりなる活性層、第2 の導伝性を有する半導体クラッド層および第2 の導伝性を有する半導体よりなるコンタクト層が順次積層され、かつ、前記基板および前記コンタクト層表面に、それぞれ電極が形成されて成るダブルヘテロ構造における、前記活性層が、前記第1 の導伝性を有するクラッド層に接して形成された、前記第1 の導伝性を有するクラッド層よりバンドギャップの小さい半導体よりなる分離閉じ込め層と、前記第2 の導伝性を有するクラッド層に接して形成された、前記第2の導伝性を有するクラッド層よりバンドギャップの小さい半導体よりなる分離閉じ込め層との間に、量子井戸層と障壁層が交互に積層され、かつ、該量子井戸層が2 層以上である層構成から成る多重量子井戸半導体素子において、前記障壁層はそれぞれ当該障壁層内において価電子帯端ポテンシャル形状が傾斜した障壁層であり、前記障壁層はそれぞれ複数の内部障壁層からなり、かつ、各障壁層内において当該障壁層と前記量子井戸層の間のホールに対するヘテロ障壁高さが前記第 1 の導伝性を有するクラッド層から前記第 2 の導伝性を有するクラッド層の方向に沿って、大きいヘテロ障壁高さから小さいヘテロ障壁高さへと階段状に変化し、当該階段状に変化する障壁層と前記量子井戸層の間のホールに対するヘテロ障壁高さの傾きの平均の絶対値が 2.5 × 10 ⁶ eV / m から 3.3 × 10 ⁶ eV / m の範囲であることを特徴とする多重量子井戸半導体素子が提供される。
【００１６】
また、本発明の第２の態様によると、第 1 の導伝性を有する半導体基板上に第 1 の導伝性を有する半導体クラッド層、半導体よりなる活性層、第 2 の導伝性を有する半導体クラッド層および第 2 の導伝性を有する半導体よりなるコンタクト層が順次積層され、かつ、前記基板および前記コンタクト層表面に、それぞれ電極が形成されて成るダブルヘテロ構造における、前記活性層が、前記第 1 の導伝性を有するクラッド層に接して形成された、前記第 1 の導伝性を有するクラッド層よりバンドギャップの小さい半導体よりなる分離閉じ込め層と、前記第 2 の導伝性を有するクラッド層に接して形成された、前記第 2 の導伝性を有するクラッド層よりバンドギャップの小さい半導体よりなる分離閉じ込め層との間に、量子井戸層と障壁層が交互に積層され、かつ、該量子井戸層が 2 層以上である層構成から成る多重量子井戸半導体素子において、前記障壁層はそれぞれ当該障壁層内において価電子帯端ポテンシャル形状が傾斜した障壁層であり、前記障壁層はそれぞれ複数の内部障壁層からなり、かつ、各障壁層内において当該障壁層と前記量子井戸層の間のホールに対するヘテロ障壁高さが前記第 1 の導伝性を有するクラッド層から前記第 2 の導伝性を有するクラッド層の方向に沿って、小さいヘテロ障壁高さから大きいヘテロ障壁高さへと階段状に変化し、当該階段状に変化する障壁層と前記量子井戸層の間のホールに対するヘテロ障壁高さの傾きの平均の絶対値が 2.5 × 10 ⁶ eV / m から 3.3 × 10 ⁶ eV / m の範囲であることを特徴とする多重量子井戸半導体素子が提供される。
【００１７】
また、本発明の第３の態様によると、第 1 の導伝性を有する半導体基板上に第 1 の導伝性を有する半導体クラッド層、半導体よりなる活性層、第 2 の導伝性を有する半導体クラッド層および第 2 の導伝性を有する半導体よりなるコンタクト層が順次積層され、かつ、前記基板および前記コンタクト層表面に、それぞれ電極が形成されて成るダブルヘテロ構造における、前記活性層が、前記第 1 の導伝性を有するクラッド層に接して形成された、前記第 1 の導伝性を有するクラッド層よりバンドギャップの小さい半導体よりなる分離閉じ込め層と、前記第 2 の導伝性を有するクラッド層に接して形成された、前記第 2 の導伝性を有するクラッド層よりバンドギャップの小さい半導体よりなる分離閉じ込め層との間に、量子井戸層と障壁層が交互に積層され、かつ、該量子井戸層が 2 層以上である層構成から成る多重量子井戸半導体素子において、前記障壁層はそれぞれ当該障壁層内において価電子帯端ポテンシャル形状が傾斜した障壁層であり、前記障壁層はそれぞれ当該障壁層内において当該障壁層と前記量子井戸層の間のホールに対するヘテロ障壁高さが、前記第 1 の導伝性を有するクラッド層から前記第 2 の導伝性を有するクラッド層の方向に沿って、大きいヘテロ障壁高さから小さいヘテロ障壁高さへと連続的に変化し、当該連続的に変化する障壁層と前記量子井戸層の間のホールに対するヘテロ障壁高さの傾きの平均の絶対値が 2.5 × 10 ⁶ eV / m から 3.3 × 10 ⁶ eV / m の範囲であることを特徴とする多重量子井戸半導体素子が提供される。
【００１８】
また、本発明の第４の態様によると、第 1 の導伝性を有する半導体基板上に第 1 の導伝性を有する半導体クラッド層、半導体よりなる活性層、第 2 の導伝性を有する半導体クラッド層および第 2 の導伝性を有する半導体よりなるコンタクト層が順次積層され、かつ、前記基板および前記コンタクト層表面に、それぞれ電極が形成されて成るダブルヘテロ構造における、前記活性層が、前記第 1 の導伝性を有するクラッド層に接して形成された、前記第 1 の導伝性を有するクラッド層よりバンドギャップの小さい半導体よりなる分離閉じ込め層と、前記第 2 の導伝性を有するクラッド層に接して形成された、前記第 2 の導伝性を有するクラッド層よりバンドギャップの小さい半導体よりなる分離閉じ込め層との間に、量子井戸層と障壁層が交互に積層され、かつ、該量子井戸層が 2 層以上である層構成から成る多重量子井戸半導体素子において、前記障壁層はそれぞれ当該障壁層内において価電子帯端ポテンシャル形状が傾斜した障壁層であり、前記障壁層はそれぞれ当該障壁層内において当該障壁層と前記量子井戸層の間のホールに対するヘテロ障壁高さが、前記第 1 の導伝性を有するクラッド層から前記第 2 の導伝性を有するクラッド層の方向に沿って、小さいヘテロ障壁高さから大きいヘテロ障壁高さへと連続的に変化し、当該連続的に変化する障壁層と前記量子井戸層の間のホールに対するヘテロ障壁高さの傾きの平均の絶対値が 2.5 × 10 ⁶ eV / m から 3.3 × 10 ⁶ eV / m の範囲であることを特徴とする多重量子井戸半導体素子が提供される。
【００２６】
本発明を適用することにより、障壁層の価電子帯端近傍において障壁層厚が薄くなるため重いホールのトンネル効果が顕著となり、MQW 構造により得られる良好な素子特性を維持したまま、この重いホールの輸送が促進される。
また、障壁層の価電子帯端では重いホールがポテンシャルの傾斜によりドリフト輸送されることから、障壁層上に重いホールが存在する時間が短縮される。このことは、障壁層で起きる再結合が減少するため注入電流のうち無効成分が減少するという利点もある。
これに加え、 p型導伝性クラッド層側から n型導伝性クラッド層側方向に向かった障壁層バンドギャップ形状として、内部障壁層のバンドギャップが大きいバンドギャップから小さいバンドギャップへと順次配列するもの、また、障壁層のバンドギャップが連続的な傾斜を有する場合は、大きいバンドギャップから小さいバンドギャップへ連続的に変化させることにより、重いホールのドリフト輸送を更に促進することもできる。
【００２７】
本発明による重いホールの輸送に与える作用について述べる。
p 側電極から注入された電流は、重いホールとして p型導伝性クラッド層および p型分離閉じ込め層を順次通過し MQWに到達する。ここから重いホールは、拡散、ドリフト、トンネルなどの過程により n型分離閉じ込め層側に向かい MQW内を輸送されるが、電荷中正条件が満たされているとドリフト輸送は無視できるため 3次元- 重いホールの主な輸送は拡散とトンネル過程となる。
【００２８】
例えば、通常の LD においては、自由キャリア吸収によるスロープ効率の低下および、しきい注入電流の上昇を避ける目的で MQWには不純物ドープを行わない。このため、それぞれは均一なバンドギャップで、かつ互いに異なったバンドギャップからなる量子井戸および障壁層のポテンシャル形状は、図１６中の実線で示すように、ほぼ矩形となる。
この従来構造の MQWにおいて、評価を行った 3次元自由度を有する重いホールのトンネル過程を図１６中の一点鎖線で示す。
この重いホールのエネルギーとトンネル確率の関係は、1480 nm 光波長帯歪み MQW-LD において図１７のようになる。
ここで、MQW _IN - MQW_OUTは MQW領域全体をトンネルする過程（図１６中の MQW_IN - MQW_OUT過程）であり、 QW ₁- QW₄は 1番目の量子井戸に入った重いホールが 4番目の QW にトンネルする過程（図１６中の QW ₁- QW₄過程）であり、また、QW_j- QW_{j + 1}は隣接する QW をトンネルする過程（図１６中の QW _j- QW_{j + 1}過程）である。
【００２９】
図１７の重いホールのトンネル確率のエネルギースペクトラムに示すように、従来構造の MQWでは、何れのトンネル過程においても重いホールのエネルギーで V_hh を有する障壁層の価電子帯端近傍においてトンネル確率が極めて小さく、矢印で示したトンネル確率スペクトラムピークと V_hh の差として定義した、重いホールに対する障壁ポテンシャル増大が生じる。
図１７に示した従来構造 MQWにおける重いホールのトンネル確率スペクトラム図中の矢印で示した V_hh に最寄りのピークの" 障壁ポテンシャル増大" 、" スペクトラムピーク半値全幅" および "トンネル寿命" を表１に示す。この表から、トンネル寿命はピコからサブピコ秒のオーダーであり極めて高速であるが、障壁ポテンシャル増大はバンド内緩和広がり（約 6 meV）以上に大きくなるため、重いホールのトンネル効果による輸送は困難となる。
【００３０】
【表１】

【００３１】
この理由は、従来構造の MQWにおいては、特に価電子帯側で急峻なポテンシャル周期が存在するため、このポテンシャルによる重いホールの波動関数の反射波が障壁層の価電子帯端のエネルギー近傍で強く重ね合わさりトンネル輸送が抑圧されるためである。
この結果、重いホールはこの領域を拡散過程により輸送されることになり重いホールの輸送は緩慢なものとなる。
一方、トンネル輸送抑圧を避ける目的で、LD特性の低下が生じない範囲で価電子帯側のポテンシャル周期を変調する MQW構造の検討も行ったが、重いホールのトンネル確率スペクトラムに明確な変化は得られず、この MQW構造によっても重いホールの輸送の促進は困難である。
【００３２】
これに対して、図８に示す複数の内部障壁層よりなる障壁層を有する、本発明を適用した MQW構造においては、障壁層の価電子帯端近傍における層厚が薄くなるために、障壁層の価電子帯端近傍のエネルギーを有する重いホールのトンネル効果が顕著となり、重いホールの輸送が MQW内で促進される。
【００３３】
本発明による重いホールの障壁層価電子帯端近傍におけるトンネル確率スペクトラムの例を図９に示す。
これは、3 層の内部障壁層（ d_B1 , d_B2 , d_B3）よりなる障壁層を有する MQWのものであり、内部障壁層厚は全て 3 nm （ = d_B1 = d_B2 = d_B3）、内部障壁層の価電子側ヘテロ障壁差をδV ₁= δV ₂= 10 meV とし、内部障壁層のうち最大のバンドギャップを有するものは、従来構造に用いられた障壁層バンドギャップと同一としている。
【００３４】
表２に、この例における、図９中の矢印で示した V_hhに最寄りのピークの障壁ポテンシャル増大、スペクトラムピーク半値全幅およびトンネル寿命を示す。
この例では、図９中の矢印で示した V_hhに最寄りのピークについて、MQW _IN - MQW_OUT過程のトンネル輸送は障壁ポテンシャル増大が約 16 meV と大きいため期待できないが、QW₁- QW₄および QW _j- QW_{j + 1}過程では表２に示すように障壁層価電子帯端近傍にサブピコ秒のトンネル寿命を有するパスが存在することがわかり、重いホールの輸送を促進する。
【００３５】
【表２】

【００３６】
また、本発明は障壁層設計の自由度が大きいことも特徴であり、内部障壁層として d _B1 = 4 nm, d_B2 = 3 nm, d_B3 = 2 nm を設定した例を図１０に示す。
表３に、この例における、図１０中の矢印で示した V_hhに最寄りのピークの障壁ポテンシャル増大、スペクトラムピーク半値全幅およびトンネル寿命を示す。
この構造において、図１０中の矢印で示した V_hhに最寄りのピークについて、MQW _IN - MQW_OUT、QW₁- QW₄および QW _j- QW_{j + 1}の何れの過程においても表３に示すように、障壁層価電子帯端近傍にピコからサブピコ秒のトンネル寿命を有するトンネルパスを作ることができ、この例においても重いホールの輸送促進が実現される。
【００３７】
【表３】

【００３８】
このことは、複数の内部障壁層よりなる障壁層を作製にあたり、作製精度が比較的緩和されることを示しており MQW製造上望ましい特徴となる。
図９に示した本発明を適用した MQWの１例における、重いホール輸送促進により得られる等価的な重いホールの拡散定数（ D_TN）および、この拡散定数 D_TNの従来構造の拡散定数 D_pに対する増倍率（ D_TN / D_p）を表４に示す。
【００３９】
【表４】

【００４０】
この構造においては、先に述べたように障壁ポテンシャル増大が大きいため、MQW _IN - MQW_OUT過程が期待できないため、これを除いた場合においても、拡散定数増倍率（ M_D = D _TN / D_p）は 4〜14倍程度になる。
この M_Dと重いホールの MQW内分布の関係は、4 層の QW よりなる共振器長が 1 mm を有する 1480 nm光波長帯LDにおいて光出力（ P_OUT）が 400 mW であるとき図１１のように M_Dが 5〜10程度で、この分布が、ほぼフラットとなる。
即ち、本発明を採用することにより重いホールの輸送が促進され MQW内キャリア密度分布が均一になる。
【００４１】
また、この LD の光出力 400 mW における 4層の個別 QW への注入電流と M_Dの関係は図１２のようになり、従来構造（即ち、 M_D＝１の場合）では、最も p側クラッド層に近い QW （量子井戸-1）と最も遠い QW （量子井戸-4）の間の注入電流の差は約 40 mAであるが、本発明を採用することにより、この差を 8 mA から 4 mA 程度と 1／5 から 1／10に抑圧することができる。
【００４２】
本発明における最適障壁層構造条件は、V _hh の近傍に、MQW _IN - MQW_OUT過程、QW₁- QW₄および QW _j- QW_{j + 1}過程のそれぞれのトンネル確率スペクトラムのピークが集合するものであることは明らかであり、また、これらのピーク値が 0.5を超えるものとする。
本発明において、このような条件を満たすトンネル確率スペクトラムのシミュレーション結果を図１３に例示する。
【００４３】
図１４には、図８に示す内部障壁層の価電子帯側ヘテロ障壁差δV ₁とδV ₂の組み合わせの関係における上記の最適条件を満たすものおよびこれを満たさないものを、それぞれ○印および×印で示し、かつ、隣あう内部障壁層の中心の位置におけるヘテロ障壁高さを結んで得られる複数の障壁高さの傾きの平均値の絶対値を 10 ⁶eV/mを単位として各印しの右肩に添付した。
図１４から最適条件は2 本の破線の間のであり、障壁層の価電子帯端における平均傾きの絶対値として 2.5×10⁶eV/mから 3.3×10⁶eV/mの範囲となる。
また、図１４で示した最適条件は内部障壁層の価電子帯側ヘテロ障壁高さが単調増加もしくは単調減少する場合であるが、一方、このヘテロ障壁高さが障壁層中央付近で最も高い構造も考えられる。トンネル効果は障壁層厚に最も依存するため、この場合においては、障壁層の価電子帯端における平均傾きの絶対値として 2.5×10⁶eV/mよりも大きく 6.6×10⁶eV/m以下の範囲で内部障壁層を作製すればよい。
【００４４】
これらの障壁層価電子帯端における平均傾きは、内部障壁層の価電子帯側高さが階段状に配列している場合であるが、多重量子井戸に用いられる障壁層厚のレベルにおいて、この階段のステップ数を増し、かつ、この間隔を狭めてシミュレーションを行っても結果に有意な差はみとめられず。障壁層価電子帯端が連続的に変化する場合においても障壁層の価電子帯端における平均傾きの絶対値の最適条件は同一となる。
【００４５】
【発明の実施の形態】
本発明に係る半導体レーザー素子の製造手順を通して、本発明の第１の実施の形態を図１および図７を用いて説明する。
先ず、n 型導伝性 InP基板 1上に有機金属気相成長法などにより n型導伝性 InPバッファー層 2を成長する。
【００４６】
次に、 n型導伝性 GaInAsP混晶よりなる分離閉じ込め層および無ドープ GaInAsP混晶よりなるスペーサ層を、それぞれ、層厚 2μm 、15 nm および 10 nm程度成長し、数 nm から十数 nm の層厚を有する QW および数 nm の層厚を有する複数の内部障壁層を、重いホールに対するヘテロ障壁高さが高いものから低いものへ順次積層することによりなる障壁層であり、この積層構造からなる障壁層と QW 層を交互に成長して図１に示す価電子帯構造を有する MQW構造を形成する。
尚、内部障壁層および QW としては、無歪み、圧縮歪みおよび伸張歪みを印加する何れの混晶でもよい。
【００４７】
この上に、無ドープ GaInAsP混晶よりなるスペーサ層、p 型導伝性の GaInAsP混晶よりなる分離閉じ込め層を成長し、MQW 構造とスペーサ層および分離閉じ込め層からなる活性層 3を形成する。
これに引き続き、p 型導伝性 InPクラッド層 4を成長して図７ ( a )のような、活性層 3を有する多層構造半導体基板 5を作製する。
【００４８】
次に、この多層構造半導体基板 5上に幅として数μｍ程度の誘電体膜などからなるストライプ状耐エッチングマスク 6を形成した後、臭素系エッチング液などを用いて、多層構造半導体基板 5を活性層 3より深い位置までエッチングを行い、先の耐エッチングマスク 6で保護された部分以外の多層構造半導体を除去し、図７ ( b )のような、活性層 3を含んだメサ状ストライプが形成された基板 7を作製する。
【００４９】
このメサ形成ストライプ基板 7上に有機金属気相成長法もしくは液相成長法により p型導伝性 InP第１埋め込み層 8および n型導伝性 InP第 2埋め込み層 9を順次、埋め込み成長した後、耐エッチングマスク 6を除去し、この上に p型導伝性 GaInAsP混晶よりなるコンタクト層 10 を成長して図７ ( c )に示すような、埋め込み結晶成長基板 11 を完成する。
【００５０】
この埋め込み結晶成長基板 11 を 100μｍ程度になるまで n型導伝性 InP基板 1側を研摩した後、この研摩された n型導伝性 InP基板面および p型導伝性 GaInAsPコンタクト層 10 側の結晶成長面に、それぞれ Au-Geおよび Au-Znを真空蒸着法により被着し、熱処理を行ってｎ側電極 12 およびｐ側電極 13 とし、図７ ( d )に示すオーミック電極形成基板 14 を完成する。
【００５１】
引き続いて、このオーミック電極形成基板 14 をメサストライプ垂直方向に共振器長とするため数 100μｍから数ｍｍ間隔で劈開切断し、埋め込まれた複数のメサストライプが並列に並んでいる半導体レーザーバーとした後、このバーをメサストライプを中心に幅として数100 μｍ間隔で切断して半導体レーザーチップを完成させる。
【００５２】
これまで、InP 結晶基板上に GaInAsP混晶および InP結晶層を成長してなる GaInAsP/InP系 LD 素子について説明を行ってきたが、本発明は、この結晶および混晶系に限らず、例えば、InGaAlAs/InP、GaInAsP/GaAs、AlGaAs/GaAs 、AlGaInP/GaAs系などの III-V族化合物半導体ばかりではなく II-VI族化合物半導体よりなる MQW構造に適用できることは明らかである。
【００５３】
また、ここで述べた半導体レーザーの製造手順では第１の導伝性および第２の導伝性として、それぞれｎ型導伝性およびｐ型導伝性を仮定して、ｎ型導伝性基板上に混晶層を積層成長してなる多層構造半導体基板を例にとって実施の形態を説明してきたが、第１の導伝性および第２の導伝性として、それぞれｐ型導伝性およびｎ型導伝性としても本発明を適用できることも明らかである。
【００５４】
一方、本発明を伝導体側に適用することにより、例えば AlGaAs/GaAs系における Xバンドおよび Lバンドのように比較的電子の有効質量が重い伝導体バンドの電子輸送を促進できることも容易に類推できる。
【００５５】
本発明は MQW構造に特徴のあるものであるから、第１の実施の形態における MQW構造以外の部分は全て同一として、その他の実施の形態について述べる。
第 2の実施の形態について図２に示す。
この実施の形態では、数 nm から十数 nm の層厚を有する QW および数 nm から十数 nm の層厚を有する障壁層の積層構造よりなる MQWにおいて、障壁層の重いホールに対するヘテロ障壁高さが、高いものから低いものへ連続的に減少する構造である。
この実施の形態においても、内部障壁層および量子井戸としては、無歪み、圧縮歪みおよび伸張歪みを印加する何れの混晶でもよい。
【００５６】
第 3の実施の形態について図３に示す。
この実施の形態では、重いホールに対する複数の内部障壁層のヘテロ障壁高さが、低いものから高いものへ順次積層することによりなる障壁層を有する MQW構造である。
【００５７】
第 4の実施の形態について図４に示す。
この実施の形態では、数 nm から十数 nm の層厚を有する QW および数 nm から十数 nm の層厚を有する障壁層の積層構造よりなる MQWにおいて、障壁層の重いホールに対するヘテロ障壁高さが、低いものから高いものへ連続的に増大する構造である。
【００５８】
第 5の実施の形態について図５に示す。
この実施の形態では、重いホールに対する複数の内部障壁層のヘテロ障壁高さが、低いものから高いものを経て低いものへ順次積層することによりなる障壁層を有する MQW構造である。
【００５９】
第 6の実施の形態について図６に示す。
この実施の形態では、数 nm から十数 nm の層厚を有する QW および数 nm から十数 nm の層厚を有する障壁層の積層構造よりなる MQWにおいて、障壁層の重いホールに対するヘテロ障壁高さが、低いものから高いものを経て低いものへ連続的に変化する構造である。
【００６０】
尚、これら第 3〜 6の実施の形態においても、内部障壁層および QW としては、無歪み、圧縮歪みおよび伸張歪みを印加する何れの混晶でもよい。
本発明を適用した 4層の QW よりなる 1480 nm光波長帯歪み MQW-LD を試作し、従来の歪み MQW-LD と比較実験を行った結果、内部微分量子効率に関して従来の歪み MQW-LD は 90 % 程度であったものが、本発明を適用した素子では、ほぼ 100 %に向上すること、および光出力の向上が確認されている。
【００６１】
【発明の効果】
本発明によれば、多重量子井戸半導体素子において複数の障壁層のそれぞれを当該障壁層内において価電子帯端ポテンシャル形状が傾斜した障壁層とすることとしたから、MQW 構造により得られる良好な素子特性を維持したまま、MQW 内障壁層の価電子帯端における重いホールの輸送が促進され、重いホールの拡散定数を等価的に増大し、各 QW へのホールおよび電子注入の不均一が抑制された多重量子井戸半導体素子が提供される。
【００６２】
半導体光素子について言えば、従来構造の MQWを有する LD 、SLD 、LED および SOAなどの半導体光素子に比較して、光出力の向上や直接変調周波数帯域の拡大、光学増幅利得の向上した半導体光素子を提供できる。
MQW-LD については、ここまで、4 層の QW を有するものを例にとって説明を行ってきた。これより QW 層数の多い MQW-LD においては、同一の注入電流で比較すると4 層の QW を有する MQW-LD に比べ微分利得が高い状態で動作が可能となり線幅増大係数の減少によるレーザー発振線幅の狭窄および高出力化など LD の高性能化が予想されていたが、重いホール輸送の障害により予想された性能を有するものは実現できなかった。しかし、本発明を採用することにより、重いホール輸送の障害が排除されるので、その実現が可能になる。
また、本発明は重いホールの輸送を促進するものであるから、例えば、 LD における注入電流による直接変調の周波数帯域の拡大が可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を説明するための図である。
【図２】本発明の第２の実施の形態を説明するための図である。
【図３】本発明の第３の実施の形態を説明するための図である。
【図４】本発明の第４の実施の形態を説明するための図である。
【図５】本発明の第５の実施の形態を説明するための図である。
【図６】本発明の第６の実施の形態を説明するための図である。
【図７】本発明を適用した半導体レーザー素子の製作工程を表わす図であり、（ａ）は多層構造半導体基板を、（ｂ）はメサ状ストライプが形成された基板を、（ｃ）は埋め込み結晶成長基板を、（ｄ）はオーミック電極形成基板をそれぞれ示す図である。
【図８】本発明を適用した MQWの１例を説明するための図である。
【図９】本発明を適用した MQWの１例における、3 次元自由度を有する重いホールのエネルギーとトンネル確率の関係を表わす図であり、（ａ）は重いホールが隣接するQWをトンネルする過程、（ｂ）は１番目のQWに入った重いホールが４番目のQWにトンネルする過程、（ｃ）は重いホールが MQW領域全体をトンネルする過程での重いホールのエネルギーとトンネル確率の関係をそれぞれ表す図である。
【図１０】本発明を適用した MQWの他の 1例における、3 次元自由度を有する重いホールのエネルギーとトンネル確率の関係を表わす図であり、（ａ）は重いホールが隣接するQWをトンネルする過程、（ｂ）は１番目のQWに入った重いホールが４番目のQWにトンネルする過程、（ｃ）は重いホールが MQW領域全体をトンネルする過程での重いホールのエネルギーとトンネル確率の関係をそれぞれ表わす図である。
【図１１】本発明を適用した MQWにおける、3 次元自由度を有する重いホールの等価的拡散定数の増倍率と MQW内の同ホールの密度分布との関係を表わす図である。
【図１２】本発明を適用した MQWにおける、3 次元自由度を有する重いホールの等価的拡散定数の増倍率と MQW内の各QWへの注入電流との関係を表わす図である。
【図１３】本発明を適用した MQWの最適障壁層構造条件におけるトンネル確率スペクトラムの例を示す図である。
【図１４】本発明を適用した MQWの内部障壁層の価電子帯側ヘテロ障壁差の組み合わせにおける最適障壁層構造の関係を示す図である。
【図１５】従来構造の MQW内における、3 次元自由度を有する重いホール密度分布の偏りを示す図である。
【図１６】従来構造の MQWにおいて、評価を行った 3次元自由度を有する重いホールのトンネル過程を示す図である。
【図１７】従来構造の MQWにおける、3 次元自由度を有する重いホールのエネルギーとトンネル確率の関係を表わす図であり、（ａ）は重いホールが隣接するQWをトンネルする過程、（ｂ）は１番目のQWに入った重いホールが４番目のQWにトンネルする過程、（ｃ）は重いホールが MQW領域全体をトンネルする過程での重いホールのエネルギーとトンネル確率の関係をそれぞれ表わす図である。
【符号の説明】
１ｎ型導伝性InP 基板（第１の導伝性を有する半導体基板）
２ｎ型導伝性InP バッファー層（第１の導伝性を有する半導体クラッド層）
３活性層
４ｐ型導伝性InP クラッド層（第２の導伝性を有する半導体クラッド層）
５多層構造半導体基板
６ストライプ状耐エッチングマスク
７メサ形状ストライプ基板
８ｐ型導伝性InP 第１埋め込み層
９ｎ型導伝性InP 第２埋め込み層
１０コンタクト層（第２の導伝性を有する半導体よりなるコンタクト層）
１１埋め込み結晶成長基板
１２ Au-Ge を蒸着してなるｎ側電極
１３ Au-Zn を蒸着してなるｐ側電極
１４オーミック電極形成基板[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor laser (hereinafter referred to as an LD (Laser Diode)), a super luminescent diode (hereinafter referred to as an SLD (Super Luminescent Diode)), and a light emitting diode that serve as a light source in fields such as optical communication and optical measurement. (Hereinafter referred to as LEDs (Light Emitting Diodes)), and active layers where electrons and holes are recombined, such as semiconductor direct optical amplifiers (hereinafter referred to as SOAs (Semiconductor Optical Amplifiers)) that amplify optical signals. The present invention relates to a semiconductor device having a multiple quantum well (hereinafter referred to as MQW (Multiple Quantum Well)).
[0002]
[Prior art]
Conventionally, the MQW structure has a quantum well (hereinafter referred to as QW (Quantum Well)) layer made of a semiconductor having a narrow band gap and a barrier layer made of a semiconductor having a wider band gap than the QW layer. In particular, the thickness of the QW layer is about the de Broglie wavelength of electrons in the semiconductor, while the barrier layer is of such a thickness that the electron tunnel probability is negligible.
[0003]
For example, the structure of MQW--LD (Multiple Quantum Well Semiconductor Laser) is briefly described. MQW structure is p-type and n-type, respectively, from the side facing the stacking direction axis through the separation confinement layer. It is sandwiched between clad layers made of a semiconductor having type conductivity, and electrodes are formed in these clad layers so that carriers corresponding to the respective conductivity can be injected.
With such a layer structure, the quantum confinement effect of electrons and holes in the QW layer appears, and excellent device characteristics that cannot be obtained with a bulk type layer structure in which the quantum effect does not work are obtained.
[0004]
The movement of carriers, that is, electrons and holes in MQW of such MQW-LD is explained as follows.
The electrons and holes injected into the MQW from the n-type conductive cladding layer and the p-type conductive cladding layer are mainly electrons near the band edge of the MQW barrier layer as electrons and holes with three-dimensional freedom of motion. Transported by diffusion process.
These 3D-carriers are trapped by QW during the transport process and become 2D-carriers that are allowed freedom of movement only in 2D in the QW plane. It is done.
[0005]
Among these three-dimensional carriers, there are “light holes” and “heavy holes” in the holes, and heavy holes occupy the majority of holes because of their high density of states, but the valence band edge of the barrier layer 3D in the vicinity-mobility of heavy holes (hereinafter referred to as heavy holes) (70-80 cm)²V^-1s^-1E.g. electronic (3500 cm)²V^-1s^-1The transport speed is 10^ThreeWhen the LD is operated at a high optical output, the consumption due to stimulated emission of carriers in the QW becomes significant, so the MQW layer thickness is several tens of nanometers (nm). The heavy hole density distribution also changes greatly in this region, and as shown in FIG. 15, the non-uniformity of deviation is higher and higher in the MQW on the p-type conductive cladding layer side.
[0006]
In addition, since the carriers are arranged so as to satisfy the positive charge medium condition in the MQW, the electrons are also distributed to match the distribution of the heavy holes, so the carrier density captured by each QW in the MQW is also The closer to the p-type conductive cladding layer, the higher the value, and non-uniform carrier injection into the QW occurs.
Such a phenomenon has the problem that the number of operating QWs in MQW decreases, the optical gain coefficient and the differential gain coefficient of each QW become nonuniform, and the potential of LD cannot be extracted.
[0007]
That is, these problems are described in, for example, the literature, N. Tessler and G. Eisenstein, “Transient Carrier Dynamics and Photon-Assisted Transport in Multiple-Quantum-Well Lasers”, IEEE Photon. Tech. Lett., Vol.5, pp. As described in .291-293, 1993, heavy holes with small mobility are transported slowly through the valence band edge of the barrier layer due to diffusion processes and the like.
[0008]
On the other hand, this slow transport phenomenon is described in the literature, CH Lin, CL Chua, ZH Zhu, and YH Lo, "On Nonuniform Pumpiung for Multiple-quantum Well Smiconductor Lasers", Appl. Phys. Lett. Vol.65 (19) , pp.2383-2385, 1994, there is also a problem of hindering speedup in direct modulation of LD.
[0009]
These problems have been studied through experiments and theory. For example, N. Tessler and G. Eisenstein, "On Carrier Injection and Dynamics in Quantum Well Lasers", IEEE J. Quantum Electron. , Vol.29, pp.1586-1595, 1993, it is pointed out that there is non-uniform carrier injection into the quantum well in MQW.
[0010]
[Problems to be solved by the invention]
In semiconductor optical devices such as LDs with conventional MQWs, the internal differential quantum efficiency and differential gain coefficient are reduced due to non-uniform carrier injection into each QW in the MQW. Suppression of device characteristics such as a decrease occurred.
To avoid this problem, transport of heavy holes at the barrier layer valence band edge must be facilitated.
[0011]
In order to realize such promotion of transportation, the following transportation mechanism may be employed.
1) Drift transport of heavy holes by tilting the entire band of the MQW structure. 2) Tunneling heavy holes by thinning the barrier layer.
A little explanation is added about this basis.
As described in 1), the transport of heavy holes by drift transport is accelerated by an electric field, so the transport speed is clearly increased compared to the diffusion process.
Regarding 2), for example, when calculating for 1480 nm band strain MQW-LD, the difference between the valence band edge of QW and the valence band edge of the barrier layer, that is, the valence band side heterobarrier height (V_hh) The speed of heavy holes with nearby kinetic energy is 10^Five It is an order of m / s and it is a very fast transportation process.
[0012]
For example, in terms of LD, maintaining these excellent characteristics such as high optical gain and polarization extinction ratio, narrow spectrum width, etc. obtained by adopting MQW structure to achieve improvement in device performance by adopting these mechanisms However, the diffusion constant must be increased equivalently by facilitating the transport of heavy holes.
Looking at the above mechanism from this point of view, it is thought that drift transport of heavy holes is promoted by tilting the band of the MQW structure as a whole, but the wave functions of electrons and heavy holes in the quantum well Since the vibrator strength obtained from the overlap integral value is reduced, there arises a problem that the optical gain is lowered.
On the other hand, the tunneling of heavy holes is promoted by making the barrier layer thinner, but the quantum confinement effect is weakened, so that there is a problem that the good LD characteristic obtained by the MQW structure is lost.
[0013]
Regarding such a problem, in Japanese Patent Application Laid-Open No. 7-193323, the barrier layer sandwiching the quantum well is composed of three layers, and the band gap from the side close to the quantum well is the first barrier layer and the second barrier. A structure in which the layers increase in a stepwise fashion with layers, that is, a barrier layer structure of quantum well-first barrier layer-second barrier layer-first barrier layer-quantum well has been proposed.
In this configuration, it is stated that the first barrier layer functions as an anti-reflection coating for the wave function of holes traveling from the quantum well to the second barrier layer.
However, even in this configuration, during actual crystal growth, interdiffusion of crystal constituent atoms occurs between the first and second barrier layers and the quantum well, so that the first barrier layer does not reflect the wave function of holes. There is a problem that it is practically impossible to strictly control the layer structure such as a coating film.
[0014]
The object of the present invention is to solve such problems and promote the transport of heavy holes at the valence band edge of the barrier layer in the MQW while maintaining the good device characteristics obtained by the MQW structure. It is an object of the present invention to provide a multiple quantum well semiconductor device in which the non-uniformity of hole and electron injection into each QW is suppressed.
[0015]
[Means for Solving the Problems]
In order to achieve the above object, according to a first aspect of the present invention, a semiconductor clad layer having a first conductivity, an active layer made of a semiconductor, a first layer on a semiconductor substrate having a first conductivity, A double heterostructure in which a semiconductor clad layer having a second conductivity and a contact layer made of a second conductive semiconductor are sequentially laminated, and electrodes are respectively formed on the surface of the substrate and the contact layer The active confinement layer is formed in contact with the first conductive clad layer, and is formed of a separate confinement layer made of a semiconductor having a smaller band gap than the first conductive clad layer, A quantum well between a second confining layer formed of a semiconductor having a smaller band gap than that of the second conductive clad layer formed in contact with the second conductive clad layer; And barrier layers are stacked alternately, and the quantum well layer is a multi-quantum well semiconductor device having a layer configuration of two or more layers. Barrier layerEach of the barrier layers comprises a plurality of internal barrier layers, and the height of the heterobarrier with respect to the holes between the barrier layers and the quantum well layers in each barrier layer is the first barrier layer. 1 From the cladding layer having the conductivity of 2 The step changes from a large hetero barrier height to a small hetero barrier height along the direction of the conductive cladding layer, and the hole between the barrier layer and the quantum well layer changes in the step shape. The average absolute value of the slope of the heterobarrier height with respect to 2.5 × Ten ⁶ eV / m From 3.3 × Ten ⁶ eV / m Is in the rangeA multi-quantum well semiconductor device is provided.
[0016]
According to the second aspect of the present invention,

First

1 On the semiconductor substrate having the conductivity of 1 A semiconductor clad layer having conductivity, an active layer made of a semiconductor, 2 A semiconductor cladding layer having a conductivity of 2 The active layer in the double heterostructure in which contact layers made of a semiconductor having the following conductivity are sequentially stacked and electrodes are formed on the substrate and the contact layer surfaces, respectively, 1 Formed in contact with the clad layer having the above conductivity. 1 A separate confinement layer made of a semiconductor having a smaller band gap than the cladding layer having the conductivity of 2 Formed in contact with the clad layer having the above conductivity. 2 Quantum well layers and barrier layers are alternately stacked between the isolation confinement layers made of a semiconductor having a smaller band gap than the clad layer having the conductivity of 2 In the multi-quantum well semiconductor device having a layer configuration of more than one layer, each of the barrier layers is a barrier layer whose valence band edge potential shape is inclined in the barrier layer, and each of the barrier layers includes a plurality of internal barrier layers. And the height of the heterobarrier with respect to the hole between the barrier layer and the quantum well layer is within each barrier layer. 1 From the cladding layer having the conductivity of 2 A step changes from a small hetero barrier height to a large hetero barrier height along the direction of the conductive cladding layer, and the hole between the barrier layer and the quantum well layer changes in the step shape. The average absolute value of the slope of the heterobarrier height with respect to 2.5 × Ten ⁶ eV / m From 3.3 × Ten ⁶ eV / m Is in the rangeIt is characterized byManyA quantum well semiconductor device is provided.
[0017]
According to a third aspect of the present invention,

First

1 On the semiconductor substrate having the conductivity of 1 A semiconductor clad layer having conductivity, an active layer made of a semiconductor, 2 A semiconductor cladding layer having a conductivity of 2 The active layer in the double heterostructure in which contact layers made of a semiconductor having the following conductivity are sequentially stacked and electrodes are formed on the substrate and the contact layer surfaces, respectively, 1 Formed in contact with the clad layer having the above conductivity. 1 A separate confinement layer made of a semiconductor having a smaller band gap than the cladding layer having the conductivity of 2 Formed in contact with the clad layer having the above conductivity. 2 Quantum well layers and barrier layers are alternately stacked between the isolation confinement layers made of a semiconductor having a smaller band gap than the clad layer having the conductivity of 2 In the multi-quantum well semiconductor device having a layer configuration of more than one layer, each of the barrier layers is a barrier layer whose valence band edge potential shape is inclined in the barrier layer, and each of the barrier layers is in the barrier layer. The height of the heterobarrier with respect to holes between the barrier layer and the quantum well layer is 1 From the cladding layer having the conductivity of 2 And continuously changing from a large heterobarrier height to a small heterobarrier height along the direction of the conductive cladding layer, and a hole between the continuously changing barrier layer and the quantum well layer. The average absolute value of the slope of the heterobarrier height with respect to 2.5 × Ten ⁶ eV / m From 3.3 × Ten ⁶ eV / m Is in the rangeIt is characterized byManyA quantum well semiconductor device is provided.
[0018]
According to the fourth aspect of the present invention,

First

1 On the semiconductor substrate having the conductivity of 1 A semiconductor clad layer having conductivity, an active layer made of a semiconductor, 2 A semiconductor cladding layer having a conductivity of 2 The active layer in the double heterostructure in which contact layers made of a semiconductor having the following conductivity are sequentially stacked and electrodes are formed on the substrate and the contact layer surfaces, respectively, 1 Formed in contact with the clad layer having the above conductivity. 1 A separate confinement layer made of a semiconductor having a smaller band gap than the cladding layer having the conductivity of 2 Formed in contact with the clad layer having the above conductivity. 2 Quantum well layers and barrier layers are alternately stacked between the isolation confinement layers made of a semiconductor having a smaller band gap than the clad layer having the conductivity of 2 In the multi-quantum well semiconductor device having a layer configuration of more than one layer, each of the barrier layers is a barrier layer whose valence band edge potential shape is inclined in the barrier layer, and each of the barrier layers is in the barrier layer. The height of the heterobarrier with respect to holes between the barrier layer and the quantum well layer is 1 From the cladding layer having the conductivity of 2 And continuously changing from a small hetero barrier height to a large hetero barrier height along the direction of the conductive clad layer, and a hole between the continuously changing barrier layer and the quantum well layer. The average absolute value of the slope of the heterobarrier height with respect to 2.5 × Ten ⁶ eV / m From 3.3 × Ten ⁶ eV / m Is in the rangeIt is characterized byManyA quantum well semiconductor device is provided.
[0026]
By applying the present invention, the barrier layer becomes thinner in the vicinity of the valence band edge of the barrier layer, so that the tunneling effect of heavy holes becomes prominent, and this heavy hole is maintained while maintaining the good device characteristics obtained by the MQW structure. Transportation is promoted.
In addition, since heavy holes are drift transported by the potential gradient at the edge of the valence band of the barrier layer, the time during which heavy holes exist on the barrier layer is shortened. This also has the advantage that reactive components in the injected current are reduced because recombination occurring in the barrier layer is reduced.
In addition to this, the barrier layer band gap shape from the p-type conductive cladding layer side to the n-type conductive cladding layer side is arranged in order from the band gap with the large band gap of the internal barrier layer to the small band gap. In addition, when the band gap of the barrier layer has a continuous slope, drift transport of heavy holes can be further promoted by continuously changing from a large band gap to a small band gap.
[0027]
The effect on the transport of heavy holes according to the present invention will be described.
The current injected from the p-side electrode passes through the p-type conductive cladding layer and the p-type separation confinement layer as heavy holes, and reaches the MQW. From here, heavy holes are transported in the MQW toward the n-type separation confinement layer due to diffusion, drift, tunneling, etc., but if the positive condition in the charge is satisfied, drift transport can be ignored, so it is 3D-heavy. The main transport of holes is diffusion and tunneling processes.
[0028]
For example, in an ordinary LD, MQW is not doped with impurities in order to avoid a decrease in slope efficiency due to free carrier absorption and an increase in threshold injection current. For this reason, the potential shapes of the quantum well and the barrier layer each having a uniform band gap and different band gaps are substantially rectangular as shown by the solid line in FIG.
In this MQW having the conventional structure, the tunneling process of the heavy hole having the three-dimensional degree of freedom evaluated is shown by a one-dot chain line in FIG.
The relationship between the energy of this heavy hole and the tunnel probability is as shown in FIG. 17 in the 1480 nm optical wavelength band distortion MQW-LD.
Where MQW_IN -MQW_OUTIs the process of tunneling the entire MQW region (see MQW in Figure 16)._IN -MQW_OUTProcess) and QW₁-QW_FourIs a process in which a heavy hole in the first quantum well tunnels to the fourth QW (QW in Fig. 16).₁-QW_FourProcess) and also QW_j-QW_{j + 1}Is the process of tunneling adjacent QW (QW in Fig. 16)_j-QW_{j + 1}Process).
[0029]
As shown in the energy spectrum of the tunnel probability of heavy holes in Fig. 17, in the MQW of the conventional structure, V_hh The tunnel probability is extremely small near the valence band edge of the barrier layer with_hh The barrier potential increases for heavy holes, defined as the difference between
V shown by the arrow in the tunnel probability spectrum of the heavy hole in the conventional structure MQW shown in FIG._hh Table 1 shows the "barrier potential increase", "spectrum peak full width at half maximum" and "tunnel lifetime" of the nearest peak. From this table, the tunnel lifetime is on the order of pico to sub-picosecond and is extremely fast, but the increase in the barrier potential is larger than the in-band relaxation spread (about 6 meV), so that it is difficult to transport heavy holes by the tunnel effect. Become.
[0030]
[Table 1]

[0031]
This is because the MQW of the conventional structure has a steep potential period, especially on the valence band side, and the reflected wave of the heavy hole wave function due to this potential is strongly near the valence band edge energy of the barrier layer. This is because the tunnel transport is suppressed.
As a result, heavy holes are transported in this region by a diffusion process, and transport of heavy holes is slow.
On the other hand, for the purpose of avoiding tunnel transport suppression, an MQW structure that modulates the potential period on the valence band side within the range where the LD characteristics do not deteriorate was also studied, but a clear change in the tunnel probability spectrum of heavy holes was obtained. However, even with this MQW structure, it is difficult to promote the transport of heavy holes.
[0032]
On the other hand, in the MQW structure to which the present invention is applied, which has a barrier layer composed of a plurality of internal barrier layers shown in FIG. 8, the thickness of the barrier layer near the valence band edge is reduced. The tunneling effect of heavy holes with energy near the valence band edge becomes remarkable, and the transport of heavy holes is promoted in MQW.
[0033]
An example of a tunnel probability spectrum in the vicinity of the barrier layer valence band edge of a heavy hole according to the present invention is shown in FIG.
This is a three-layer internal barrier layer (d_B1 , d_B2 , d_B3) MQW with a barrier layer consisting of 3 nm (= d_B1 = d_B2 = d_B3), The valence electron heterobarrier difference of the inner barrier layer is δV₁= δV₂= 10 meV, and the inner barrier layer having the largest band gap is the same as the barrier layer band gap used in the conventional structure.
[0034]
Table 2 shows V in this example indicated by the arrow in FIG._hhShows the increase in barrier potential at the nearest peak, the full width at half maximum of the spectrum peak, and the tunnel lifetime.
In this example, V indicated by the arrow in FIG._hhMQW about the nearest peak to_IN -MQW_OUTTunnel transport in the process cannot be expected because the barrier potential increase is as large as about 16 meV.₁-QW_FourAnd QW_j-QW_{j + 1}In the process, as shown in Table 2, it can be seen that there is a path having a sub-picosecond tunnel lifetime in the vicinity of the barrier layer valence band edge, which promotes transport of heavy holes.
[0035]
[Table 2]

[0036]
The present invention is also characterized by a large degree of freedom in designing the barrier layer._B1 = 4 nm, d_B2 = 3 nm, d_B3 An example of setting 2 nm is shown in FIG.
Table 3 shows the V shown by the arrow in FIG._hhShows the increase in barrier potential at the nearest peak, the full width at half maximum of the spectrum peak, and the tunnel lifetime.
In this structure, V indicated by the arrow in FIG._hhMQW about the nearest peak to_IN -MQW_OUT, QW₁-QW_FourAnd QW_j-QW_{j + 1}As shown in Table 3, a tunnel path having a pico to sub picosecond tunnel lifetime can be created near the barrier layer valence band edge in any of these processes, and in this example, the transport of heavy holes can be promoted. The
[0037]
[Table 3]

[0038]
This indicates that the fabrication accuracy is relatively relaxed in fabricating a barrier layer composed of a plurality of internal barrier layers, which is a desirable feature in MQW manufacturing.
In an example of MQW to which the present invention shown in FIG. 9 is applied, an equivalent heavy hole diffusion constant (D_TN) And this diffusion constant D_TNDiffusion constant D of conventional structure_pMultiplication factor (D_TN / D_p) Is shown in Table 4.
[0039]
[Table 4]

[0040]
In this structure, as described above, the increase in barrier potential is large, so MQW_IN -MQW_OUTSince the process cannot be expected, the diffusion constant multiplication factor (M_D = D_TN / D_p) Is about 4-14 times.
This M_DAnd the distribution of heavy holes in the MQW, the optical output (Pw) in the 1480 nm optical wavelength band LD with a resonator length of 1 mm consisting of four layers of QW_OUT) Is 400 mW, as shown in FIG._DIs about 5 to 10, and this distribution is almost flat.
That is, by adopting the present invention, the transport of heavy holes is promoted and the carrier density distribution in MQW becomes uniform.
[0041]
In addition, the injection current into the four layers of individual QW and the M_DThe relationship is as shown in FIG. 12, and the conventional structure (ie M_D= 1), the difference in injected current between the QW (quantum well-1) closest to the p-side cladding layer and the farthest QW (quantum well-4) is about 40 mA, but the present invention is adopted. By doing so, this difference can be suppressed from 8 mA to 4 mA, and from 1/5 to 1/10.
[0042]
The optimum barrier layer structure condition in the present invention is V_hh Near the MQW_IN -MQW_OUTProcess, QW₁-QW_FourAnd QW_j-QW_{j + 1}It is clear that the peaks of each tunnel probability spectrum in the process are aggregated, and that these peak values exceed 0.5.
In the present invention, a simulation result of a tunnel probability spectrum that satisfies such a condition is illustrated in FIG.
[0043]
FIG. 14 shows the valence band side heterobarrier difference δV of the inner barrier layer shown in FIG.₁And δV₂Those that satisfy the above-mentioned optimal condition and those that do not satisfy the above-mentioned optimal condition in the relationship of the combinations are indicated by ◯ and X, respectively, and obtained by connecting the hetero barrier height at the center position of the adjacent inner barrier layers The absolute value of the average slope of multiple barrier heights is 10⁶Attached to the right shoulder of each mark in units of eV / m.
From FIG. 14, the optimum condition is between two broken lines, and the absolute value of the average slope at the valence band edge of the barrier layer is 2.5 × 10⁶eV / m to 3.3 × 10⁶The range is eV / m.
Further, the optimum condition shown in FIG. 14 is a case where the valence band side heterobarrier height of the inner barrier layer monotonously increases or monotonously decreases. On the other hand, this heterobarrier height has the highest structure near the center of the barrier layer. Is also possible. Since the tunnel effect is most dependent on the barrier layer thickness, in this case, the absolute value of the average slope at the valence band edge of the barrier layer is 2.5 × 10⁶Greater than eV / m 6.6 × 10⁶What is necessary is just to produce an internal barrier layer in the range of eV / m or less.
[0044]
The average slope at the valence band edge of these barrier layers is the case where the height of the valence band side of the inner barrier layer is arranged stepwise, but at the level of the barrier layer thickness used in the multiple quantum well, Even if the number of steps in the staircase is increased and this interval is narrowed, no significant difference is found in the results. Even when the barrier layer valence band edge changes continuously, the optimum condition of the absolute value of the average slope at the valence band edge of the barrier layer is the same.
[0045]
DETAILED DESCRIPTION OF THE INVENTION
A first embodiment of the present invention will be described with reference to FIGS. 1 and 7 through a manufacturing procedure of a semiconductor laser device according to the present invention.
First, an n-type conductive InP buffer layer 2 is grown on the n-type conductive InP substrate 1 by metal organic chemical vapor deposition.
[0046]
Next, a separation confinement layer made of n-type conductive GaInAsP mixed crystal and a spacer layer made of undoped GaInAsP mixed crystal were grown to a thickness of 2 μm, 15 nm, and 10 nm, respectively. This barrier layer consists of QW having a layer thickness and a plurality of internal barrier layers having a layer thickness of several nanometers, which are sequentially stacked from a high to a low heterobarrier height for heavy holes. The MQW structure having the valence band structure shown in FIG. 1 is formed by alternately growing the barrier layer and the QW layer.
The internal barrier layer and QW may be any mixed crystal that applies no strain, compressive strain, and extension strain.
[0047]
On top of this, a spacer layer made of an undoped GaInAsP mixed crystal and a separation confinement layer made of p-type conductivity GaInAsP mixed crystal are grown, and an active layer 3 made of an MQW structure, a spacer layer, and a separation confinement layer is formed.
Subsequently, a p-type conductive InP clad layer 4 is grown to produce a multilayer semiconductor substrate 5 having an active layer 3 as shown in FIG.
[0048]
Next, after forming a stripe-like etching resistant mask 6 made of a dielectric film having a width of about several μm on the multilayer structure semiconductor substrate 5, the multilayer structure semiconductor substrate 5 is activated using a bromine-based etchant or the like. Etching to a deeper position than layer 3 to remove the multi-layered semiconductor other than the portion protected by etching mask 6 and form a mesa stripe including active layer 3 as shown in FIG. The prepared substrate 7 is produced.
[0049]
After the p-type conductive InP first buried layer 8 and the n-type conductive InP second buried layer 9 are sequentially buried and grown on the mesa-formed stripe substrate 7 by metal organic vapor phase epitaxy or liquid phase epitaxy. Then, the etching resistant mask 6 is removed, and a contact layer 10 made of a p-type conductive GaInAsP mixed crystal is grown thereon to complete a buried crystal growth substrate 11 as shown in FIG.
[0050]
After polishing this embedded crystal growth substrate 11 to about 100 μm, the n-type conductive InP substrate 1 side is polished, and then the polished n-type conductive InP substrate surface and p-type conductive GaInAsP contact layer 10 side Au-Ge and Au-Zn are deposited on the crystal growth surface by vacuum deposition, respectively, and heat-treated to form an n-side electrode 12 and a p-side electrode 13, and an ohmic electrode forming substrate 14 shown in FIG. Complete.
[0051]
Subsequently, this ohmic electrode forming substrate 14 was cleaved and cut at intervals of several hundred μm to several mm in order to make the cavity length perpendicular to the mesa stripe, thereby forming a semiconductor laser bar in which a plurality of embedded mesa stripes were arranged in parallel. Thereafter, this bar is cut at intervals of several hundred μm with the mesa stripe as the center to complete the semiconductor laser chip.
[0052]
Up to now, a GaInAsP / InP LD element obtained by growing a GaInAsP mixed crystal and an InP crystal layer on an InP crystal substrate has been described, but the present invention is not limited to this crystal and mixed crystal system. It is clear that it can be applied not only to III-V compound semiconductors such as InGaAlAs / InP, GaInAsP / GaAs, AlGaAs / GaAs, and AlGaInP / GaAs but also to MQW structures composed of II-VI compound semiconductors.
[0053]
Further, in the manufacturing procedure of the semiconductor laser described here, the n-type conductive substrate is assumed assuming that the first conductivity and the second conductivity are n-type conductivity and p-type conductivity, respectively. Although the embodiments have been described by taking a multilayer structure semiconductor substrate formed by laminating and growing a mixed crystal layer as an example, the first conductivity and the second conductivity are p-type conductivity and n, respectively. It is also clear that the present invention can be applied to mold conductivity.
[0054]
On the other hand, by applying the present invention to the conductor side, it can be easily analogized that the electron transport of a conductor band having a relatively large effective mass of electrons such as the X band and the L band in the AlGaAs / GaAs system can be facilitated.
[0055]
Since the present invention is characterized by the MQW structure, all the parts other than the MQW structure in the first embodiment are assumed to be the same, and other embodiments will be described.
A second embodiment is shown in FIG.
In this embodiment, the height of the heterobarrier against heavy holes in the barrier layer in the QW having a layer thickness of several nm to several tens of nm and the MQW composed of the laminated structure of the barrier layer having a layer thickness of several nm to several tens of nm. However, it is a structure that decreases continuously from high to low.
Also in this embodiment, the internal barrier layer and the quantum well may be any mixed crystal to which unstrained, compressive strain and tensile strain are applied.
[0056]
A third embodiment is shown in FIG.
In this embodiment, the MQW structure has a barrier layer formed by sequentially stacking the hetero barrier heights of the plurality of internal barrier layers with respect to heavy holes from low to high.
[0057]
A fourth embodiment is shown in FIG.
In this embodiment, the height of the hetero-barrier for heavy holes in the barrier layer in a QW having a layer thickness of several nm to several tens of nm and an MQW composed of a stacked structure of barrier layers having a layer thickness of several nm to several tens of nm. Is a structure that continuously increases from low to high.
[0058]
A fifth embodiment is shown in FIG.
In this embodiment, the MQW structure has a barrier layer in which the hetero barrier heights of a plurality of internal barrier layers with respect to heavy holes are sequentially stacked from a low one to a high one.
[0059]
A sixth embodiment is shown in FIG.
In this embodiment, the height of the hetero-barrier for heavy holes in the barrier layer in a QW having a layer thickness of several nm to several tens of nm and an MQW composed of a stacked structure of barrier layers having a layer thickness of several nm to several tens of nm. However, it is a structure that continuously changes from low to high through low.
[0060]
In these third to sixth embodiments as well, the internal barrier layer and QW may be any mixed crystal to which no strain, compressive strain and tensile strain are applied.
A prototype 1480 nm optical wavelength band strain MQW-LD consisting of four layers of QW to which the present invention is applied was compared with the conventional strain MQW-LD. As a result, the conventional strain MQW-LD Although it was about 90%, it was confirmed that the device to which the present invention was applied was improved to almost 100% and the optical output was improved.
[0061]
【The invention's effect】
According to the present invention, since each of the plurality of barrier layers in the multiple quantum well semiconductor device is a barrier layer having a valence band edge potential shape inclined in the barrier layer, a good device obtained by the MQW structure can be obtained. While maintaining the characteristics, the transport of heavy holes at the valence band edge of the barrier layer in MQW is promoted, the diffusion constant of heavy holes is increased equivalently, and the nonuniformity of holes and electron injection into each QW is suppressed. Multiple quantum well semiconductor devices are provided.
[0062]
As for semiconductor optical devices, compared to semiconductor optical devices such as LDs, SLDs, LEDs, and SOAs with MQW of conventional structure, semiconductor light with improved optical output, expanded direct modulation frequency band, and improved optical amplification gain. An element can be provided.
Up to this point, MQW-LD has been described using an example with four layers of QW. In this case, MQW-LD with a larger number of QW layers can operate with a higher differential gain compared to MQW-LD with four layers of QW when compared with the same injection current, and laser oscillation due to a decrease in the line width increase coefficient. Although high-performance LDs such as narrowing of line width and high output were expected, those with the expected performance could not be realized due to obstacles in heavy hole transport. However, by adopting the present invention, the obstruction of heavy hole transportation is eliminated, and this can be realized.
In addition, since the present invention promotes the transport of heavy holes, it is possible to expand the frequency band of direct modulation by the injection current in the LD, for example.
[Brief description of the drawings]
FIG. 1 is a diagram for explaining a first embodiment of the present invention;
FIG. 2 is a diagram for explaining a second embodiment of the present invention.
FIG. 3 is a diagram for explaining a third embodiment of the present invention.
FIG. 4 is a diagram for explaining a fourth embodiment of the present invention.
FIG. 5 is a diagram for explaining a fifth embodiment of the present invention;
FIG. 6 is a diagram for explaining a sixth embodiment of the present invention.
7A and 7B are diagrams showing a manufacturing process of a semiconductor laser device to which the present invention is applied, in which FIG. 7A is a multilayer semiconductor substrate, FIG. 7B is a substrate on which mesa stripes are formed, and FIG. (D) is a figure which shows an ohmic electrode formation substrate, respectively.
FIG. 8 is a diagram for explaining an example of MQW to which the present invention is applied;
FIG. 9 is a diagram showing the relationship between the energy of a heavy hole having three-dimensional degrees of freedom and the tunnel probability in an example of MQW to which the present invention is applied, and (a) shows a process of tunneling a QW adjacent to a heavy hole. (B) is the process of tunneling a heavy hole in the first QW to the fourth QW, and (c) is the relationship between the energy of the heavy hole and the tunnel probability when the heavy hole tunnels the entire MQW region. FIG.
FIG. 10 is a graph showing the relationship between the energy of a heavy hole having three-dimensional degrees of freedom and the tunnel probability in another example of MQW to which the present invention is applied, and FIG. (B) is the process of tunneling a heavy hole in the first QW to the fourth QW, and (c) is the energy of the heavy hole and the tunnel probability in the process of the heavy hole tunneling the entire MQW region. It is a figure showing each relationship.
FIG. 11 is a diagram showing a relationship between a multiplication factor of an equivalent diffusion constant of a heavy hole having three-dimensional degrees of freedom and a density distribution of the hole in the MQW in the MQW to which the present invention is applied.
FIG. 12 is a diagram showing a relationship between a multiplication factor of an equivalent diffusion constant of a heavy hole having three-dimensional degrees of freedom and an injection current to each QW in the MQW in the MQW to which the present invention is applied.
FIG. 13 is a diagram showing an example of a tunnel probability spectrum under an optimum barrier layer structure condition of MQW to which the present invention is applied.
FIG. 14 is a diagram showing the relationship of the optimum barrier layer structure in the combination of the valence band heterobarrier difference of the inner barrier layer of MQW to which the present invention is applied.
FIG. 15 is a diagram showing a bias of heavy hole density distribution having a three-dimensional degree of freedom in MQW having a conventional structure.
FIG. 16 is a diagram showing a tunneling process of a heavy hole having a three-dimensional degree of freedom evaluated in MQW having a conventional structure.
FIG. 17 is a diagram showing the relationship between the energy of a heavy hole having three-dimensional degrees of freedom and the tunnel probability in MQW having a conventional structure, (a) is a process in which a heavy hole tunnels adjacent QW, and (b) (C) shows the relationship between the energy of the heavy hole and the tunnel probability when the heavy hole tunnels to the fourth QW, and the heavy hole tunnels the entire MQW region. .
[Explanation of symbols]
1 n-type conductive InP substrate (semiconductor substrate having first conductivity)
2 n-type conductive InP buffer layer (semiconductor clad layer having first conductivity)
3 Active layer
4 p-type conductive InP clad layer (semiconductor clad layer having second conductivity)
5 Multilayer semiconductor substrate
6 Striped anti-etching mask
7 Mesa-shaped striped substrate
8 p-type conductive InP first buried layer
9 n-type conductive InP second buried layer
10 contact layer (contact layer made of a semiconductor having second conductivity)
11 Embedded crystal growth substrate
12 n-side electrode formed by vapor deposition of Au-Ge
13 P-side electrode formed by vapor deposition of Au-Zn
14 Ohmic electrode forming substrate

Claims

A semiconductor clad layer (2) having a first conductivity, an active layer (3) made of a semiconductor, and a semiconductor clad layer having a second conductivity on a semiconductor substrate (1) having a first conductivity. (4) and a contact layer (10) made of a second conductive semiconductor are sequentially stacked, and electrodes (12, 13) are respectively formed on the substrate and the contact layer surface. In the structure, the active layer is formed in contact with the cladding layer having the first conductivity, and a separation confinement layer made of a semiconductor having a smaller band gap than the cladding layer having the first conductivity; A quantum well layer and a barrier between the second confining layer formed of a semiconductor having a smaller band gap than that of the second conductive clad layer and in contact with the second conductive clad layer. layer In a multi-quantum well semiconductor device having a layer configuration in which are stacked alternately and the quantum well layer is two or more layers,
The barrier layer is Ri barrier layer der the valence band edge potential shape inclined in each said barrier layer,
Each of the barrier layers includes a plurality of internal barrier layers, and a heterobarrier height with respect to a hole between the barrier layer and the quantum well layer in each barrier layer is a cladding layer having the first conductivity. Along the direction of the cladding layer having the second conductivity, it changes stepwise from a large hetero barrier height to a small hetero barrier height,
In the range absolute value of the average slope of the hetero barrier height 2.5 × 10 of ⁶ eV / 3.3 × from m 10 ⁶ eV / m against holes between the barrier layer and the quantum well layer varies in the stepwise A multiple quantum well semiconductor device characterized by the above.

Semiconductor cladding layer having a first conductive heat transfer resistance on a semiconductor substrate (1) having a first electrically Den resistance (2), an active layer made of a semiconductor (3), a semiconductor cladding layer having a second electrically Den property (4) and a contact layer (10) made of a second conductive semiconductor are sequentially stacked, and electrodes (12, 13) are respectively formed on the substrate and the contact layer surface. in the structure, the active layer, said first electrically Den resistance are formed in contact with the cladding layer having the made smaller semiconductor bandgap than that of the cladding layer having a first electrically Den of separate confinement layer, the second is formed in contact with the cladding layer having electrical Den resistance, between the second conductive heat transfer resistance becomes a semiconductor smaller band gap than that of the cladding layer having a separate confinement layer, a quantum well layer and the barrier Layers intersect Is laminated on, and, in a multiple quantum well semiconductor device having a layer structure composed quantum well layer is two or more layers,
Each of the barrier layers is a barrier layer whose valence band edge potential shape is inclined in the barrier layer,
Each of the barrier layers includes a plurality of internal barrier layers, and a heterobarrier height with respect to a hole between the barrier layer and the quantum well layer in each barrier layer is a cladding layer having the first conductivity. Along the direction of the cladding layer having the second conductivity, a stepwise change from a small hetero barrier height to a large hetero barrier height,
In the range absolute value of the average slope of the hetero barrier height 2.5 × 10 of ⁶ eV / 3.3 × from m 10 ⁶ eV / m against holes between the barrier layer and the quantum well layer varies in the stepwise multi quantum well semiconductor devices characterized.

Semiconductor cladding layer having a first conductive heat transfer resistance on a semiconductor substrate (1) having a first electrically Den resistance (2), an active layer made of a semiconductor (3), a semiconductor cladding layer having a second electrically Den property (4) and a contact layer (10) made of a second conductive semiconductor are sequentially stacked, and electrodes (12, 13) are respectively formed on the substrate and the contact layer surface. in the structure, the active layer, said first electrically Den resistance are formed in contact with the cladding layer having the made smaller semiconductor bandgap than that of the cladding layer having a first electrically Den of separate confinement layer, between the second electrically Den resistance are formed in contact with the cladding layer having the made smaller semiconductor bandgap than that of the cladding layer having a second conductive heat transfer properties separated confinement Me layer, the quantum well layer And barrier layers intersect Is laminated on, and, in a multiple quantum well semiconductor device having a layer structure composed quantum well layer is two or more layers,
Each of the barrier layers is a barrier layer whose valence band edge potential shape is inclined in the barrier layer,
In each of the barrier layers, the height of the heterobarrier with respect to the holes between the barrier layer and the quantum well layer in the barrier layer has the second conductivity from the cladding layer having the first conductivity. Along the direction of the cladding layer, it continuously changes from a large heterobarrier height to a small heterobarrier height,
In the range absolute value of the average slope of the hetero barrier height 2.5 × 10 of ⁶ eV / 3.3 × from m 10 ⁶ eV / m against holes between the barrier layer and the quantum well layer varies the continuously multi quantum well semiconductor devices characterized.

Semiconductor cladding layer having a first conductive heat transfer resistance on a semiconductor substrate (1) having a first electrically Den resistance (2), an active layer made of a semiconductor (3), a semiconductor cladding layer having a second electrically Den property (4) and a contact layer (10) made of a second conductive semiconductor are sequentially stacked, and electrodes (12, 13) are respectively formed on the substrate and the contact layer surface. in the structure, the active layer, said first electrically Den resistance are formed in contact with the cladding layer having the made smaller semiconductor bandgap than that of the cladding layer having a first electrically Den of separate confinement layer, the second is formed in contact with the cladding layer having electrical Den resistance, between the second conductive heat transfer resistance becomes a semiconductor smaller band gap than that of the cladding layer having a separate confinement layer, a quantum well layer and the barrier Layers intersect Is laminated on, and, in a multiple quantum well semiconductor device having a layer structure composed quantum well layer is two or more layers,
Each of the barrier layers is a barrier layer whose valence band edge potential shape is inclined in the barrier layer,
In each of the barrier layers, the height of the heterobarrier with respect to the holes between the barrier layer and the quantum well layer in the barrier layer has the second conductivity from the cladding layer having the first conductivity. Along the direction of the cladding layer, continuously changing from a small hetero barrier height to a large hetero barrier height,
In the range absolute value of the average slope of the hetero barrier height 2.5 × 10 of ⁶ eV / 3.3 × from m 10 ⁶ eV / m against holes between the barrier layer and the quantum well layer varies the continuously multi quantum well semiconductor devices characterized.