JP4058530B2 - Separately excited inverter for backlight of liquid crystal display - Google Patents

Separately excited inverter for backlight of liquid crystal display Download PDF

Info

Publication number
JP4058530B2
JP4058530B2 JP22458199A JP22458199A JP4058530B2 JP 4058530 B2 JP4058530 B2 JP 4058530B2 JP 22458199 A JP22458199 A JP 22458199A JP 22458199 A JP22458199 A JP 22458199A JP 4058530 B2 JP4058530 B2 JP 4058530B2
Authority
JP
Japan
Prior art keywords
inverter
clock signal
switching elements
circuit
pwm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22458199A
Other languages
Japanese (ja)
Other versions
JP2001052891A (en
JP2001052891A5 (en
Inventor
久治 大浦
正則 景山
伸行 一宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP22458199A priority Critical patent/JP4058530B2/en
Publication of JP2001052891A publication Critical patent/JP2001052891A/en
Publication of JP2001052891A5 publication Critical patent/JP2001052891A5/en
Application granted granted Critical
Publication of JP4058530B2 publication Critical patent/JP4058530B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、液晶表示装置のバックライト用他励式インバータに関し、とくに冷陰極管などに用いられて容易に調光が可能な他励式インバータ並びに多灯冷陰極管などに用いられる並列出力インバータおよび独立に出力調整の可能な並列出力インバータに関するものである。
【0002】
【従来の技術】
一般に、液晶表示パネル(LCD)には光源としてバックライトが用いられ、高輝度を必要とする場合には、複数の冷陰極管が用いられる。
【0003】
複数の冷陰極管を点灯する場合、各冷陰極管相互での点灯周波数の相違によりビートが発生し、各点灯周波数が近接している場合には、チラツキとして視認される。このようなチラツキを防止するため、各冷陰極管での点灯周波数の同期をとる必要があり、従来の多灯冷陰極管用インバータでは、同期を取る方法として図3に示すような、自励式インバータ101のトランスの出力を複数にする方法やインバータトランスの1次側の発振回路を共通化する方法を採用していた。また、図4に示すような他励式インバータ102では、駆動パルス発生回路で駆動パルスを発生し、1次巻線の一端に接続されたスイッチング素子をON/OFFさせる方法がとられていた。
【0004】
一般に、1次側電源の変動による冷陰極管の輝度が変動することを防止するために、DC/DCコンバータが用いられる。DC/DCコンバータの発振周波数は、インバータトランスとの干渉によるチラツキを防止するため、通常、インバータトランスの発振周波数である60kHz程度の周波数の、3〜4倍以上の周波数が用いられる。
【0005】
【発明が解決しようとする課題】
しかし、従来の冷陰極管用インバータでは、つぎのような問題があった。すなわち、自励式インバータでは、発振周波数が部品の特性によりばらつき、照光されているLCDの輝度にビートが発生するおそれがある。また、複数の冷陰極管を点灯させるために自励式インバータトランスの出力を複数にする方法では、インバータトランスの出力容量により、冷陰極管の本数に制限があるという問題があった。また、インバータトランスの1次側の発振回路を共通化する方法では、スイッチング素子、たとえばトランジスタ、の電力容量が大きくなり、スイッチング素子が大型になるという問題があった。
【0006】
また、各冷陰極管の点灯周波数の同期を取り、チラツキを防止するための上記の方法では、各冷陰極管それぞれを独立に調光することができない。また、駆動パルスによる他励式インバータでは、インバータトランスの1次巻線の片方のみにスイッチング素子が接続されている構成であるため、インバータトランスの1次側と2次側の巻線比を大きくしないと充分な2次側の出力電圧が得られず、インバータトランスが高価になるという不都合があった。また、図4に示した他励式インバータ102では、冷陰極管を点灯しようとした場合、インバータトランスの共振周波数と駆動パルス周波数が部品のバラツキによりズレて、出力、たとえば管電流が変動したり、電力変換効率が低下するという問題があった。
【0007】
また、インバータに用いられるDC/DCコンバータの発振周波数を200kHz〜300kHzと高くするため、DC/DCコンバータでのスイッチングロスが大きい。また、DC/DCコンバータの発振周波数を下げるとインバータトランスの発振周波数との干渉により、ビートが発生し、冷陰極管がチラツクという問題があった。
【0008】
本発明は、このような従来技術に存在する課題の少なくとも1つを解決したものであり、低コスト化が可能で、負荷となる冷陰極管の調光を簡素な構成で行なうことのできる他励式インバータ並びに、複数の冷陰極管の点灯周波数の同期を行なってチラツキ防止を行ないながら、各冷陰極管それぞれを独立に調光することができる多灯冷陰極管用インバータ、および、DC/DCコンバータの周波数を下げた高効率のインバータの提供を目的とする。
【0009】
【課題を解決するための手段】
本発明にかかわる液晶表示装置のバックライト用他例式インバータは、インバータトランスと、該トランスの1次巻線をプッシュプル駆動する2つのスイッチング素子と、前記2つのスイッチング素子を相補的にON−OFF制御するクロック信号を供給するためのクロック信号発生回路とを有する他励式インバータにおいて、該他励式インバータは、前記インバータトランスと、前記2つのスイッチング素子とを複数備え、前記クロック信号発生回路のクロック信号を共用して複数の前記2つのスイッチング素子を駆動し、それぞれに前記2つのスイッチング素子を制御するPWM信号発生回路を複数備え、該PWM信号発生回路は、それぞれ独立してPWM変調を行うことを特徴とするものである。
【0011】
また、前記他励式インバータに1つのPWM信号発生回路と2つのANDゲートを備え、前記他励式インバータの2つのスイッチング素子を、前記クロック信号発生回路のクロック信号と前記PWM信号発生回路のPWM信号とのアンド出力で制御するように接続されたものである。
【0012】
また、前記各他励式インバータのそれぞれに1つのPWM信号発生回路と2つのANDゲートを備え、前記各他励式インバータの各スイッチング素子を、前記クロック信号発生回路のクロック信号と前記PWM信号発生回路のPWM信号とのアンド出力で制御するように接続されたものである。
【0013】
また、前記インバータトランスの前記1次巻線に供給される入力電源として、DC/DCコンバータの出力電圧を用い、このDC/DCコンバータと前記クロック信号発生回路の発振周波数とを同期させたものである。
【0014】
また、電源ONの後、前記のクロック信号発生回路の出力発振が安定するまでのあいだ前記DC/DCコンバータの出力を遅延させる遅延回路を備えたものである。
【0015】
【発明の実施の形態】
実施の形態1
図1は本発明の実施例の冷陰極管用インバータ回路である。以下、図面を参照して本発明の一実施例を説明する。14、15、24、25はインバータトランス、11、12、21、22はインバータトランスをプッシュプル駆動するFETからなるスイッチング素子である。周波数の調整が可能なクロック信号発生回路4により生成される単一クロック信号iは、スイッチング素子11、12、21、22をプッシュプル駆動するため、一方はインバータゲート8を介してANDゲート9へ送られ他方は直接ANDゲート10へ送られる。インバータゲート18、ANDゲート19、20についても同様である。クロック信号発生回路4が逆位相出力を有する場合はインバータゲート8、18は省略できる。スイッチング素子11、12、21、22をPWM制御し、冷陰極管16、17、26、27を調光制御するPWM信号は、PWM信号発生回路5、6により生成され、ANDゲート9、10、19、20へ送られる。各インバータトランスの中点へは、コイル13、23、DC/DCコンバータ3、および、電源スイッチ2を介して1次電源1が接続される。その他の電子回路への電源供給線は省略されているが、電源スイッチ2に連動して電源電圧が印加される。DC/DCコンバータ3へは、クロック信号発生回路4、および、遅延回路7が接続される。
【0016】
上記のような構成にあって、ANDゲート9には、単一クロック信号iと逆相のクロック信号e(el)とPWM信号発生回路5により生成されるPWM信号gが入力される。ANDゲート10には、単一クロック信号iと同相のクロック信号f(f1)とPWM信号発生回路5により生成されるPWM信号gが入力される。
【0017】
そのため、PWM信号gがHighの間、インバータトランス14の1次側巻線の両端にそれぞれ接続されるスイッチング素子11、12をANDゲート9、10によりそれぞれ出力される信号a、bによりプッシュプル駆動し、図2に示すように、冷陰極管16の駆動信号Z1はPWM調光される。冷陰極管17も、1次巻線を共有するインバータトランス15により同様にPWM調光される。
【0018】
ANDゲート19には、単一クロック信号iと逆相のクロック信号e(e2)とPWM信号発生回路6により生成されるPWM信号hが入力される。ANDゲート20には、単一クロック信号iと同相のクロック信号f(f2)とPWM信号発生回路6により生成されるPWM信号hが入力される。
【0019】
そのため、PWM信号hがHighの間、インバータトランス24の1次側巻線の両端にそれぞれ接続されるスイッチング素子21、22をANDゲート19、20よりそれぞれ出力される信号c、dによりプッシュプル駆動し、図2に示すように、冷陰極管26の駆動信号Z3はPWM調光される。冷陰極管27も同様にPWM調光される。
【0020】
ここで、PWM信号発生回路5と6とは独立にPWM変調を行なうが、両者のパルスくり返し周波数は、一方をマスタ、他方をスレーブとして同期させるか、またはクロック信号発生回路4のクロック信号をカウントした共通のクロック信号により同期させることが望ましい。これによって、PWM信号gとhとの干渉によるチラツキが防止できる。
【0021】
上記により、図2に示すように、冷陰極管16の駆動信号Z1と、冷陰極管26の駆動信号Z3は、単一クロック信号に同期して動作するため、それぞれも同期して動作する。また、冷陰極管16と26は別々のPWM信号により調光されるため、それぞれが、独立に調光される。また、単一クロック信号の周波数は、管電流計28、38により管電流をモニタし、クロック信号発生回路4に接続された可変抵抗もしくは、可変容量により所定の周波数に調整される。これにより、単一クロック信号の周波数とインバータトランスの共振周波数のズレによる出力の変動、電力変換効率の低下を防止することができる。
【0022】
以上に述べたように、本発明によれば、インバータトランスの1次巻線をプッシュプル構成としているので、1次巻線と2次巻線の巻線比をプッシュプル構成でないものに比べて小さく設定することができる。また、その調光手段として、クロック信号e(またはクロック信号f)とPWM信号とのAND出力を用いる構成としているので、簡単に冷陰極管の調光が可能となる。さらに、複数の冷陰極管の動作を同期させてチラツキを防止したままま、それぞれを独立に調光することができ、部品のバラツキによる、インバータトランスの共振周波数と単一クロック信号の周波数のズレによる出力の変動、電力変換効率の低下を防止できる。
【0023】
実施の形態2
図1のDC/DCコンバータ3は、電源電圧が変動しても、インバータトランス14、15、24、25に一定のDC電圧を供給し、冷陰極管16、17、26、27の輝度が安定するように、設けられたものである。すなわち、DC/DCコンバータ3の入力端が電源スイッチ2を介して電源1に接続されており、出力端がコイル13、23を介して各インバータトランスの1次巻線の各中点に接続されている。DC/DCコンバータ3の発振を制御するクロック信号は、クロック信号発生回路4からの接続線により供給されている。DC/DCコンバータ3の発振用として、スイッチング素子11、12、21、22を駆動するクロック信号発生回路4で生成される単一クロック信号と同じクロック信号を用いることにより、インバータトランスとDC/DCコンバータ3は同期動作をし、ビートが発生せず、冷陰極管のチラツキが発生しない。ここで、DC/DCコンバータ3とインバータ回路との同期を取るためのクロック信号は、インバータ回路のクロック信号発生回路4からDC/DCコンバータへ供給したが、DC/DCコンバータからインバータ回路へ供給してもよい。
【0024】
以上に述べたように、本発明によれば、インバータトランスと同じ低周波数でDC/DCコンバータ3を発振させたので、ビートが発生せず、冷陰極管16、17、26、27のチラツキをなくすことができる。
【0025】
実施の形態3
図1の遅延回路7は、抵抗と容量を用いた積分回路やクロック信号を一定数計数するプリセットカウンタで構成することができ、DC/DCコンバータ3のON/OFF制御端子に接続される。遅延回路7は、電源スイッチ2がONとなってから一定時間だけDC/DCコンバータ3の出力を遅らせて出力させる。ここで、クロック信号発生回路4、インバータゲート8、18、ANDゲート9、10、19、20およびPWM信号発生回路5、6には、DC/DCコンバータ3を介さずに、電源スイッチ2に連動して電源が供給されている。電源スイッチ2がONし、クロック信号発生回路4が安定発振し、ANDゲート9、10、19、20の出力が電源ON後、安定となるまでの間、DC/DCコンバータの出力を遅延させ、安定発振後、DC/DCコンバータの出力をランプ状に徐々に立ち上げる。
【0026】
以上に述べたように、ANDゲート9、10、19、20が電源ON直後の出力不定時にすべて出力Highとなり、インバータトランスの1次側巻線に接続されるスイッチング素子11、12、21、22が連続ONとなった場合にも、過電流が流れることを防止し、スイッチング素子の出力をランプ状に立ち上げることにより、突入電流を防止することができる。
【0027】
【発明の効果】
本発明の請求項1にかかわる液晶表示装置のバックライト用他励式インバータは、インバータトランスと、該トランスの1次巻線をプッシュプル駆動する2つのスイッチング素子と、前記2つのスイッチング素子を相補的にON−OFF制御するクロック信号を供給するためのクロック信号発生回路とを有する他励式インバータにおいて、該他励式インバータは、前記インバータトランスと、前記2つのスイッチング素子とを複数備え、前記クロック信号発生回路のクロック信号を共用して複数の前記2つのスイッチング素子を駆動し、それぞれに前記2つのスイッチング素子を制御するPWM信号発生回路を複数備え、該PWM信号発生回路は、それぞれ独立してPWM変調を行うことを特徴とするので、発振周波数をインバータトランスの共振周波数に束縛されることなく、自由に設定できる。さらには、複数の冷陰極管の動作を同期させてチラツキを防止したまま、それぞれを独立に調光することができ、部品のバラツキによる出力の変動を防止できる。
【図面の簡単な説明】
【図1】本発明の実施の形態にかかわる回路構成を示す回路図である。
【図2】図1の各部の信号波形を示す図である。
【図3】従来の冷陰極管用の自励式インバータの回路構成を示す回路図である。
【図4】従来の他励式インバータの回路構成を示す回路図である。
【符号の説明】
1 電源
2 電源スイッチ
3 DC/DCコンバータ
4 クロック信号発生回路
5、6 PWM信号発生回路
7 遅延回路
8、18 インバータゲート
9、10、19、20 ANDゲート
11、12、21、22 スイッチング素子
13、23 インダクタ
14、15、24、25 インバータトランス
16、17、26、27 冷陰極管
28、38 管電流計
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a separately-excited inverter for a backlight of a liquid crystal display device , and more particularly to a separately-excited inverter that is used in a cold-cathode tube and can be easily dimmed, a parallel output inverter used in a multi-lamp cold-cathode tube, The present invention relates to a parallel output inverter whose output can be adjusted.
[0002]
[Prior art]
Generally, a backlight is used as a light source in a liquid crystal display panel (LCD), and a plurality of cold cathode tubes are used when high luminance is required.
[0003]
When a plurality of cold-cathode tubes are lit, a beat is generated due to a difference in the lighting frequency between the cold-cathode tubes, and when the lighting frequencies are close to each other, it is visually recognized as flicker. In order to prevent such flickering, it is necessary to synchronize the lighting frequency of each cold-cathode tube. In a conventional multi-lamp cold-cathode tube inverter, a self-excited inverter as shown in FIG. A method of using a plurality of outputs of the transformer 101 and a method of sharing the oscillation circuit on the primary side of the inverter transformer have been adopted. Further, in the separately excited inverter 102 as shown in FIG. 4, a driving pulse is generated by a driving pulse generation circuit, and a switching element connected to one end of the primary winding is turned ON / OFF.
[0004]
In general, a DC / DC converter is used to prevent the brightness of the cold cathode tube from fluctuating due to fluctuations in the primary power supply. In order to prevent flickering due to interference with the inverter transformer, the frequency of the DC / DC converter is usually 3 to 4 times or more the frequency of about 60 kHz that is the oscillation frequency of the inverter transformer.
[0005]
[Problems to be solved by the invention]
However, the conventional cold cathode tube inverter has the following problems. That is, in the self-excited inverter, the oscillation frequency varies depending on the characteristics of the components, and there is a risk that a beat will occur in the brightness of the illuminated LCD. In addition, in the method in which a plurality of self-excited inverter transformer outputs are used to light a plurality of cold cathode tubes, there is a problem that the number of cold cathode tubes is limited due to the output capacity of the inverter transformer. Further, in the method of sharing the oscillation circuit on the primary side of the inverter transformer, there is a problem that the switching element, for example, a transistor, has a large power capacity, and the switching element becomes large.
[0006]
Further, in the above-described method for synchronizing the lighting frequencies of the cold cathode tubes and preventing flickering, the cold cathode tubes cannot be dimmed independently. Further, in the separately excited inverter using the drive pulse, the switching element is connected to only one of the primary windings of the inverter transformer, so the winding ratio between the primary side and the secondary side of the inverter transformer is not increased. Insufficient secondary output voltage is obtained, and the inverter transformer is expensive. In the separately excited inverter 102 shown in FIG. 4, when the cold-cathode tube is lit, the resonance frequency of the inverter transformer and the drive pulse frequency are shifted due to component variations, and the output, for example, the tube current fluctuates. There was a problem that power conversion efficiency fell.
[0007]
Further, since the oscillation frequency of the DC / DC converter used in the inverter is increased to 200 kHz to 300 kHz, the switching loss in the DC / DC converter is large. Further, when the oscillation frequency of the DC / DC converter is lowered, a beat is generated due to interference with the oscillation frequency of the inverter transformer, and there is a problem that the cold cathode tube is flickering.
[0008]
The present invention solves at least one of the problems existing in the prior art, can reduce the cost, and can perform dimming of a cold cathode tube as a load with a simple configuration. Excited inverter, multi-lamp cold-cathode tube inverter capable of dimming each cold-cathode tube independently while performing flicker prevention by synchronizing the lighting frequencies of a plurality of cold-cathode tubes, and a DC / DC converter The purpose is to provide a highly efficient inverter with a reduced frequency.
[0009]
[Means for Solving the Problems]
Other examples type inverter for a back light of a liquid crystal display device according to the present invention, Lee down converter transformer and, complementarily ON and two switching elements of push-pull drive the primary winding of the transformer, the two switching elements A separately-excited inverter having a clock signal generating circuit for supplying a clock signal for -OFF control , wherein the separately-excited inverter includes a plurality of the inverter transformer and the two switching elements; A plurality of PWM signal generation circuits that drive a plurality of the two switching elements by sharing a clock signal and control each of the two switching elements are provided, and each PWM signal generation circuit independently performs PWM modulation. It is characterized by this.
[0011]
The separately-excited inverter includes one PWM signal generating circuit and two AND gates, and the two switching elements of the separately-excited inverter are connected to a clock signal of the clock signal generating circuit and a PWM signal of the PWM signal generating circuit. Are connected so as to be controlled by the AND output.
[0012]
Each of the separately excited inverters includes one PWM signal generating circuit and two AND gates, and each switching element of each separately excited inverter is connected to the clock signal of the clock signal generating circuit and the PWM signal generating circuit. It is connected so as to be controlled by an AND output with the PWM signal.
[0013]
Further, as the input power supplied to the primary winding of the inverter transformer, the output voltage of the DC / DC converter is used, and the DC / DC converter and the oscillation frequency of the clock signal generation circuit are synchronized. is there.
[0014]
Further, a delay circuit is provided for delaying the output of the DC / DC converter until the output oscillation of the clock signal generation circuit is stabilized after the power is turned on.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
Embodiment 1
FIG. 1 shows an inverter circuit for a cold cathode tube according to an embodiment of the present invention. An embodiment of the present invention will be described below with reference to the drawings. Reference numerals 14, 15, 24, and 25 denote inverter transformers, and reference numerals 11, 12, 21, and 22 denote switching elements made of FETs that push-pull drive the inverter transformer. The single clock signal i generated by the clock signal generation circuit 4 capable of adjusting the frequency push-pull-drives the switching elements 11, 12, 21, and 22, and one of them is supplied to the AND gate 9 through the inverter gate 8. The other is sent directly to the AND gate 10. The same applies to the inverter gate 18 and the AND gates 19 and 20. When the clock signal generation circuit 4 has an antiphase output, the inverter gates 8 and 18 can be omitted. PWM signals for PWM control of the switching elements 11, 12, 21, 22 and dimming control of the cold cathode tubes 16, 17, 26, 27 are generated by the PWM signal generation circuits 5, 6, and AND gates 9, 10, 19 and 20. The primary power source 1 is connected to the middle point of each inverter transformer via the coils 13 and 23, the DC / DC converter 3, and the power switch 2. Although power supply lines to other electronic circuits are omitted, a power supply voltage is applied in conjunction with the power switch 2. A clock signal generation circuit 4 and a delay circuit 7 are connected to the DC / DC converter 3.
[0016]
In the configuration as described above, the AND gate 9 receives the clock signal e (el) having a phase opposite to that of the single clock signal i and the PWM signal g generated by the PWM signal generation circuit 5. The AND gate 10 receives the clock signal f (f1) in phase with the single clock signal i and the PWM signal g generated by the PWM signal generation circuit 5.
[0017]
Therefore, while the PWM signal g is High, the switching elements 11 and 12 connected to both ends of the primary winding of the inverter transformer 14 are push-pull driven by the signals a and b output from the AND gates 9 and 10, respectively. As shown in FIG. 2, the drive signal Z1 of the cold cathode tube 16 is PWM dimmed. The cold cathode tube 17 is also PWM dimmed by the inverter transformer 15 sharing the primary winding.
[0018]
The AND gate 19 receives a clock signal e (e2) having a phase opposite to that of the single clock signal i and a PWM signal h generated by the PWM signal generating circuit 6. The AND gate 20 receives the clock signal f (f2) having the same phase as the single clock signal i and the PWM signal h generated by the PWM signal generation circuit 6.
[0019]
Therefore, while the PWM signal h is High, the switching elements 21 and 22 connected to both ends of the primary winding of the inverter transformer 24 are push-pull driven by the signals c and d output from the AND gates 19 and 20, respectively. As shown in FIG. 2, the drive signal Z3 of the cold cathode tube 26 is PWM dimmed. The cold cathode tube 27 is similarly PWM dimmed.
[0020]
Here, PWM modulation is performed independently of the PWM signal generation circuits 5 and 6, but the pulse repetition frequency of both is synchronized with one as the master and the other as the slave, or the clock signal of the clock signal generation circuit 4 is counted. It is desirable to synchronize with the common clock signal. As a result, flicker due to interference between the PWM signals g and h can be prevented.
[0021]
As described above, as shown in FIG. 2, the drive signal Z1 of the cold cathode tube 16 and the drive signal Z3 of the cold cathode tube 26 operate in synchronization with a single clock signal, and thus operate in synchronization with each other. Moreover, since the cold cathode tubes 16 and 26 are dimmed by separate PWM signals, each is dimmed independently. The frequency of the single clock signal is adjusted to a predetermined frequency by monitoring the tube current with the tube ammeters 28 and 38 and using a variable resistor or a variable capacitor connected to the clock signal generating circuit 4. As a result, it is possible to prevent fluctuations in output and a decrease in power conversion efficiency due to a difference between the frequency of the single clock signal and the resonance frequency of the inverter transformer.
[0022]
As described above, according to the present invention, since the primary winding of the inverter transformer has a push-pull configuration, the winding ratio of the primary winding and the secondary winding is compared with that which does not have a push-pull configuration. Can be set small. Further, as the dimming means, the AND output of the clock signal e (or clock signal f) and the PWM signal is used, so that the cold cathode tube can be easily dimmed. In addition, each of the cold-cathode tubes can be synchronized to operate independently of each other while preventing flickering, and each of them can be dimmed independently, and the difference between the resonance frequency of the inverter transformer and the frequency of the single clock signal due to component variations. Can prevent fluctuations in output and power conversion efficiency.
[0023]
Embodiment 2
The DC / DC converter 3 in FIG. 1 supplies a constant DC voltage to the inverter transformers 14, 15, 24, 25 even when the power supply voltage fluctuates, and the brightness of the cold cathode tubes 16, 17, 26, 27 is stable. It is provided. That is, the input end of the DC / DC converter 3 is connected to the power source 1 via the power switch 2, and the output end is connected to each middle point of the primary winding of each inverter transformer via the coils 13 and 23. ing. A clock signal for controlling the oscillation of the DC / DC converter 3 is supplied by a connection line from the clock signal generation circuit 4. For oscillation of the DC / DC converter 3, by using the same clock signal as the single clock signal generated by the clock signal generation circuit 4 that drives the switching elements 11, 12, 21, and 22, the inverter transformer and the DC / DC The converter 3 performs a synchronous operation, no beat is generated, and no flickering of the cold cathode tube occurs. Here, the clock signal for synchronizing the DC / DC converter 3 and the inverter circuit is supplied from the clock signal generation circuit 4 of the inverter circuit to the DC / DC converter, but is supplied from the DC / DC converter to the inverter circuit. May be.
[0024]
As described above, according to the present invention, since the DC / DC converter 3 is oscillated at the same low frequency as that of the inverter transformer, no beat is generated, and flickering of the cold cathode tubes 16, 17, 26, 27 is prevented. Can be eliminated.
[0025]
Embodiment 3
The delay circuit 7 in FIG. 1 can be configured by an integration circuit using resistors and capacitors, or a preset counter that counts a fixed number of clock signals, and is connected to an ON / OFF control terminal of the DC / DC converter 3. The delay circuit 7 delays and outputs the output of the DC / DC converter 3 for a predetermined time after the power switch 2 is turned on. Here, the clock signal generation circuit 4, the inverter gates 8 and 18, the AND gates 9, 10, 19, 20 and the PWM signal generation circuits 5 and 6 are linked to the power switch 2 without going through the DC / DC converter 3. Power is being supplied. The power switch 2 is turned on, the clock signal generating circuit 4 oscillates stably, and the output of the AND gates 9, 10, 19, and 20 is delayed after the power is turned on until the output becomes stable, After the stable oscillation, the output of the DC / DC converter is gradually raised in a ramp shape.
[0026]
As described above, all of the AND gates 9, 10, 19, and 20 are output High when the output is indefinite immediately after the power is turned on, and the switching elements 11, 12, 21, and 22 connected to the primary winding of the inverter transformer. Even when is continuously turned on, an inrush current can be prevented by preventing an overcurrent from flowing and raising the output of the switching element in a ramp shape.
[0027]
【The invention's effect】
Backlight separately excited inverter of the liquid crystal display device according to claim 1 of the present invention, complementary and Lee down converter transformer, and two switching elements of push-pull drive the primary winding of the transformer, the two switching elements A separately-excited inverter having a clock signal generation circuit for supplying a clock signal for ON / OFF control in an integrated manner , wherein the separately-excited inverter includes a plurality of the inverter transformer and the two switching elements, and the clock signal A plurality of PWM signal generation circuits that drive the plurality of the two switching elements by sharing the clock signal of the generation circuit and control the two switching elements respectively, and each of the PWM signal generation circuits are independently PWM because and performs modulation, inverter transformer oscillation frequency Without being bound to the resonance frequency can be set freely. Furthermore, the operations of the plurality of cold-cathode tubes can be synchronized to prevent flickering, and the light can be adjusted independently of each other, and output fluctuations due to component variations can be prevented.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a circuit configuration according to an embodiment of the present invention.
FIG. 2 is a diagram showing signal waveforms at various parts in FIG. 1;
FIG. 3 is a circuit diagram showing a circuit configuration of a conventional self-excited inverter for a cold cathode tube.
FIG. 4 is a circuit diagram showing a circuit configuration of a conventional separately-excited inverter.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Power supply 2 Power switch 3 DC / DC converter 4 Clock signal generation circuit 5, 6 PWM signal generation circuit 7 Delay circuit 8, 18 Inverter gate 9, 10, 19, 20 AND gate 11, 12, 21, 22 Switching element 13, 23 Inductor 14, 15, 24, 25 Inverter transformer 16, 17, 26, 27 Cold cathode tube 28, 38 Tube ammeter

Claims (2)

インバータトランスと、該トランスの1次巻線をプッシュプル駆動する2つのスイッチング素子と、前記2つのスイッチング素子を相補的にON−OFF制御するクロック信号を供給するためのクロック信号発生回路とを有する他励式インバータにおいて、該他励式インバータは、前記インバータトランスと、前記2つのスイッチング素子とを複数備え、前記クロック信号発生回路のクロック信号を共用して複数の前記2つのスイッチング素子を駆動し、それぞれに前記2つのスイッチング素子を制御するPWM信号発生回路を複数備え、該PWM信号発生回路は、それぞれ独立してPWM変調を行うことを特徴とする液晶表示装置のバックライト用他励式インバータ。An inverter transformer, two switching elements that push-pull drive the primary winding of the transformer, and a clock signal generation circuit that supplies a clock signal for complementary ON-OFF control of the two switching elements in the separately excited inverter, said other-commutated inverter, and the inverter transformer, the a plurality of the two switching elements, sharing a clock signal before Symbol clock signal generating circuit to drive a plurality of said two switching elements, A separately-excited inverter for a backlight of a liquid crystal display device, comprising a plurality of PWM signal generation circuits each controlling the two switching elements, wherein each PWM signal generation circuit independently performs PWM modulation . 請求項1記載の他励式インバータにおいて、それぞれに1つの前記PWM信号発生回路と2つのスイッチング素子を駆動する駆動回路とを複数備え、該駆動回路は前記クロック信号発生回路のクロック信号と前記PWM信号発生回路のPWM信号との論理積出力で前記スイッチング素子を駆動するように接続されたことを特徴とする液晶表示装置のバックライト用他励式インバータ。 In the separately excited inverter according to claim 1, comprising a plurality of a drive circuit for driving one of said PWM signal generating circuit and two switching elements each, the drive circuit is the PWM signal and the clock signal of the clock signal generating circuit A separately-excited inverter for a backlight of a liquid crystal display device , wherein the switching element is connected to drive a logical product output with a PWM signal of a generation circuit.
JP22458199A 1999-08-06 1999-08-06 Separately excited inverter for backlight of liquid crystal display Expired - Fee Related JP4058530B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22458199A JP4058530B2 (en) 1999-08-06 1999-08-06 Separately excited inverter for backlight of liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22458199A JP4058530B2 (en) 1999-08-06 1999-08-06 Separately excited inverter for backlight of liquid crystal display

Publications (3)

Publication Number Publication Date
JP2001052891A JP2001052891A (en) 2001-02-23
JP2001052891A5 JP2001052891A5 (en) 2006-01-26
JP4058530B2 true JP4058530B2 (en) 2008-03-12

Family

ID=16815987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22458199A Expired - Fee Related JP4058530B2 (en) 1999-08-06 1999-08-06 Separately excited inverter for backlight of liquid crystal display

Country Status (1)

Country Link
JP (1) JP4058530B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4573520B2 (en) * 2002-12-25 2010-11-04 ローム株式会社 DC-AC converter parallel operation system and its controller IC
US7211966B2 (en) * 2004-07-12 2007-05-01 International Rectifier Corporation Fluorescent ballast controller IC
JP2006059608A (en) * 2004-08-18 2006-03-02 Lecip Corp Discharge lamp control device
KR100629925B1 (en) * 2004-09-14 2006-09-28 이광현 Control circuit for lamp
JP4797511B2 (en) 2005-08-23 2011-10-19 日本電気株式会社 Cold cathode tube lighting device, tube current control method, and integrated circuit
CN101583228B (en) * 2008-05-16 2012-10-03 国琏电子(上海)有限公司 Lighting tube control system

Also Published As

Publication number Publication date
JP2001052891A (en) 2001-02-23

Similar Documents

Publication Publication Date Title
USRE42182E1 (en) Back-light control circuit of multi-lamps liquid crystal display
US7187139B2 (en) Split phase inverters for CCFL backlight system
KR100513318B1 (en) Back-light inverter for lcd panel of asynchronous pwm driving type
US20060203525A1 (en) DC/AC inverter
JP2004511195A (en) Voltage-fed push-pull resonant inverter for LCD backlighting
US20070085492A1 (en) Matrix inverter for driving multiple discharge lamps
JP2006024511A (en) Discharge lamp lighting device
JP4058530B2 (en) Separately excited inverter for backlight of liquid crystal display
US6784867B1 (en) Voltage-fed push LLC resonant LCD backlighting inverter circuit
KR100696409B1 (en) Discharge lamp lighting apparatus
JP2006278180A (en) Cold-cathode tube lighting circuit
JP2005011681A (en) Cold-cathode tube driving device
KR100723965B1 (en) Dc-ac converter having phase-modulated, double-ended bridge topology for powering high voltage load such as cold cathode fluorescent lamp
JP5047093B2 (en) Fluorescent lamp lighting device
WO2007000684A1 (en) Lamp driving device
JP3530060B2 (en) Discharge lamp lighting device
JP2893870B2 (en) Dimmable fluorescent tube lighting system
JP2001126888A (en) Discharge lamp lighting fixture
JP2000231998A (en) Power source circuit for lighting discharge tube
JPH09213491A (en) Cold-cathode tube driving device
JP2004328951A (en) Inverter transformer
TWI445451B (en) A lighting device and an image display device provided with the same
JPH06111989A (en) Electric discharge lamp lighting device
JPH10302991A (en) Driving circuit and driving method for fluorescent lamp
JP2009300613A (en) Liquid crystal backlight device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060620

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070313

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070427

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070427

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20071113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071127

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111228

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111228

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121228

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121228

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131228

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees