JP4056229B2 - 電気的特性劣化検出方法およびその装置 - Google Patents
電気的特性劣化検出方法およびその装置 Download PDFInfo
- Publication number
- JP4056229B2 JP4056229B2 JP2001225980A JP2001225980A JP4056229B2 JP 4056229 B2 JP4056229 B2 JP 4056229B2 JP 2001225980 A JP2001225980 A JP 2001225980A JP 2001225980 A JP2001225980 A JP 2001225980A JP 4056229 B2 JP4056229 B2 JP 4056229B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- semiconductor element
- deterioration
- leakage current
- detecting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Relating To Insulation (AREA)
Description
【０００１】
【発明の属する技術分野】
この出願の発明は、半導体素子やバリスタ、アレスタなど、その等価インピーダンスが静電容量と抵抗との並列接続で表わされる対象物の電気的特性劣化（絶縁性能低下）検出方法およびその装置に関するものである。さらに詳しくは、この出願の発明は、半導体素子、バリスタ、アレスタ、コンデンサ、スーパーキャパシタ、碍子、ケーブル、電線路、変圧器、回転器、電動機、電力用リアクトル誘導電圧調整器、計算用変成器、太陽電池、燃料電池、複数の半導体素子を組み合わせたモジュール、集積回路、あるいはこれらを用いた電気回路、電子回路、プリント基板、ならびにこれらが組み込まれた装置などの絶縁性能試験や電気的特性の劣化検出および良否判定に有用で、半導体素子等に高電圧印加によるダメージを与えることなく、簡便に、且つ精度良く電気的特性の劣化検出や良否判定を行うことのできる、新しい半導体素子等の電気的特性劣化検出方法と、小型、且つ低コストな、新しい電気的特性劣化装置に関するものである。
【０００２】
【従来の技術】
一般に、半導体素子等では定格電圧以下の電圧において良好なオフ特性、つまり電流がほとんど流れない特性となっている。これは、例えば半導体素子では定格電圧が実際の降伏電圧よりも低い値に設定されているためである。
【０００３】
しかし、製造時の異物混入等の不具合や長期使用時の経年劣化、あるいはサージ電圧等の異常電圧の付加などによって、降伏電圧が低下する場合がある。降伏電圧が定格電圧よりも低くなった半導体があると、電気回路または電子回路の動作に異常をきたす恐れが出てくる。
【０００４】
従来の技術では、例えば半導体素子の逆方向あるいはオフ時の順方向の電圧−電流特性をカーブトレーサ等により測定し、このような降伏電圧の低下を検出している。
【０００５】
具体的には、半導体素子等を非導通とした状態、つまり電流の導通を阻止する状態で、半導体素子等に印加する電圧を上げていき、リーク電流、つまり漏れ電流が急激に増大する降伏電圧付近の電圧を耐圧と定め、この耐圧の大小により半導体素子等の良否を判定している。
【０００６】
しかしながら、このような従来の判定方法では、印加する電圧が降伏電圧に近く、定格電圧よりも高い電圧を半導体素子等に加える必要があり、そのために半導体素子等が損傷または破壊されてしまう可能性があるといった問題があった。
【０００７】
半導体素子では、リーク電流は、半導体素子のｐｎ接合面に均一に流れず、局所的に集中する場合があり、このリーク電流集中による半導体素子へのダメージを避けるためにも、印加する電圧は極力定格電圧以下にする必要がある。
【０００８】
そこで、この出願の発明は、以上の通りの事情に鑑みてなされたものであり、従来技術の問題点を解消し、半導体素子等に定格電圧よりも高い電圧を加えることなく、十分に低い電圧印加によって電気的特性劣化を簡便に、且つ精度良く検出することのできる、新しい電気的特性劣化検出方法およびその装置を提供することを目的としている。
【０００９】
【課題を解決する手段】
この出願の発明は、上記の課題を解決するものとして、半導体素子の電気的特性の劣化を検出する方法であって、電圧を印加した後に非導通状態となるように前記半導体素子に定格電圧以下で交流電圧と直流電圧が合わさった波形の電圧を印加して前記半導体素子に流れるリーク電流を検出し、リーク電流と印加電圧から前記半導体素子の複素インピーダンスの虚数成分の大きさを導出し、導出した複素インピーダンスの虚数成分の大きさに基づいて前記半導体素子の良否を判定することを特徴とする電気的特性劣化検出方法（請求項１）を提供する。
【００１０】
また、この出願の発明は、半導体素子の電気的特性の劣化を検出する方法であって、電圧を印加した後に非導通状態となるように前記半導体素子に定格電圧以下で交流電圧と直流電圧が合わさった波形の電圧を印加して前記半導体素子に流れるリーク電流を検出し、印加交流電圧に対するリーク電流の交流成分の進み位相角を導出し、導出したリーク電流の交流成分の進み位相角に基づいて前記半導体素子の良否を判定することを特徴とする電気的特性劣化検出方法（請求項２）を提供する。
【００１１】
さらに、この出願の発明は、半導体素子の電気的特性の劣化を検出する装置であって、電圧を印加した後に非導通状態となるように前記半導体素子に定格電圧以下で交流電圧と直流電圧が合わさった波形の電圧を印加する電源手段と、前記半導体素子に流れるリーク電流を検出する検出手段と、印加電圧とリーク電流とから複素インピーダンスの虚数成分の大きさを導出する演算手段と、前記演算手段で求めた複素インピーダンスの虚数成分の大きさに基づいて前記半導体素子の良否を判定する判定手段を備えたことを特徴とする電気的特性劣化検出装置（請求項３）を提供する。
【００１２】
また、この出願の発明は、半導体素子の電気的特性の劣化を検出する装置であって、電圧を印加した後に非導通状態となる前記半導体素子に定格電圧以下で交流電圧と直流電圧が合わさった波形の電圧を印加する電源手段と、前記半導体素子に流れるリーク電流を検出する検出手段と、印加電圧とリーク電流とから複素インピーダンスの虚数成分の大きさを導出する演算手段と、前記演算手段で求めた複素インピーダンスの虚数成分の大きさに基づいて前記半導体素子の良否を判定する判定手段を備えたことを特徴とする電気的特性劣化検出装置（請求項４）を提供する。
【００１３】
【発明の実施の形態】
この出願の発明の半導体素子または等価インピーダンスが静電容量と抵抗との並列接続で表される対象物の電気的特性劣化検出方法は、上記のとおり、測定対象である半導体素子やバリスタ、アレスタなど、その等価インピーダンスが静電容量と抵抗との並列接続で表わされる対象物を非導通状態、つまり電流導通阻止状態として、定格電圧以下の電圧をその両電極間に印加し、複素インピーダンスの虚数成分の大きさ、あるいは、印加電圧に対するリーク電流の位相角を検出して、この値に従って半導体素子または等価インピーダンスが静電容量と抵抗との並列接続で表される対象物の電気的特性の劣化を検出、判定するものである。
【００１４】
ここで、検出されるリーク電流、リーク電流と印加電圧との位相角、複素インピーダンスについて説明する。
リーク電流は、非導通状態の半導体素子等に電圧を加えた状態で生じる漏れ電流である。その発生メカニズムをシリコンなどの間接バンドギャップ半導体を例にとり説明すると、間接バンドギャップ半導体では、伝導帯と価電子帯の間の媒介中心、つまり再結合中心を介してキャリアである電子および正孔が移動することにより電流が流れる。これには伝導帯から媒介中心への電子捕獲、媒介中心から伝導帯への電子放出、媒介中心から価電子帯への正孔捕獲、価電子帯から媒介中心への正孔放出の４種類の遷移過程がある。
【００１５】
図１は、半導体素子のｐｎ接合に逆電圧を加えた状態を示した概念図であり、（ａ）は逆電圧ＶR を印加したダイオード、（ｂ）は対応するエネルギーバンドを例示したものである。
【００１６】
半導体素子のｐｎ接合付近には電荷を運ぶための自由キャリアがほとんど存在しない空乏層（図中(2)：便宜上丸囲み数字を括弧を付した数字で表す。以下同様）が存在する。ｐｎ接合に逆電圧を加えると空乏層はさらに拡大するが、この領域内では自由なキャリアがほとんどないことから、電子および正孔の捕獲の割合が放出の割合に比べて極めて低くなる。このため、逆電圧状態においては空乏層で生じた電子および正孔の放出により発生電流が流れる。一方で、空乏層外の中性領域（図中(1)および(3)）において発生する電子−正孔対により拡散電流も流れる。したがって、これら発生電流と拡散電流、さらに半導体素子の表面を流れる表面電流も加わった総和として、リーク電流が流れるのである。
【００１７】
半導体素子の空乏層は静電容量を持っているため、このリーク電流は印加電圧に対して進み位相角を有しており、バリスタ、アレスタ、コンデンサ、ケーブルなどでも静電容量のため進み位相角を有する電流が流れる。
【００１８】
また、印加電圧をリーク電流で除したものが半導体素子やバリスタ、アレスタなど、その等価インピーダンスが静電容量と抵抗との並列接続で表わされる対象物の逆方向あるいはオフ時の順方向の複素インピーダンスとなり、図２に示すように等価キャパシタンスＣと、等価抵抗Ｒとの並列接続として等価的に表すことができる。
【００１９】
このため、図２の等価回路に図３に示すような交流電圧Vac と直流電圧Vdc が合わさった電圧波形を印加すると、半導体素子等に流れるリーク電流Irは次式のように交流成分Iracと直流成分Irdcの和として記述される。
【００２０】
Ir = Irac + Irdc
Irac =Vac ／ Ｚ
Irdc =Vdc ／ Ｒ
上式において、Ｚは半導体素子等の複素インピーダンスを表し、次のように実数部ＺRと虚数部ｊＸの和として記述される。
【００２１】
Ｚ = ＺR＋ｊＸ
ＺR= Ｒ／（１＋ω2Ｃ2Ｒ2）
Ｘ = −ωＣＲ2／（１＋ω2Ｃ2Ｒ2）
ここで角周波数ωは、交流電圧Vacの周波数ｆによりω=２πｆで表される。
【００２２】
以上のように、リーク電流Irは、実数成分と虚数成分とで構成されることがわかる。これがリーク電流ベクトルである。
耐圧が低下した半導体素子等は、電気的特性に劣化のない正常な半導体素子に比べ、等価抵抗Ｒの値が小さくなる。
【００２３】
半導体素子等の複素インピーダンスの虚数部の絶対値を｜Ｘ｜とし、交流電圧Vacの周波数ｆを２０Ｈｚとした場合、｜Ｘ｜の値がＣおよびＲの変化で、どう変わるのかを表したものが、斜面の形状をした図４（ａ）のグラフである。
【００２４】
正常な半導体素子等は耐圧低下した半導体素子等に比べ、Ｒの値が大きく、また、逆方向に加える直流電圧Vdcを大きくしてもＲは大きい値を保っている。等価キャパシタンスＣは、半導体素子では直流電圧Vdcを大きくしていくと、空乏層が広がることにより少しずつ小さくなっていく。このため、正常な半導体素子は、逆方向に加える直流電圧Vdcを大きくしても図４（ａ）のグラフの斜面の頂上付近に位置したままである。
【００２５】
実際に多数の半導体素子サンプルを用いて測定実験を行ったところ、正常な半導体素子の｜Ｘ｜の値は図４（ａ）のグラフの斜面の頂上付近に位置し、耐圧低下した半導体素子の｜Ｘ｜の値は斜面の下方に位置することがわかった。
【００２６】
したがって、複素インピーダンスの虚数成分の大きさ｜Ｘ｜の低下を半導体素子等の電気的特性の劣化として検出することができ、また、事前に｜Ｘ｜のしきい値、すなわち基準値を設定しておき、この基準値よりも小さい｜Ｘ｜を有する半導体素子等を劣化品と的確に判定することができるのである。印加電圧を増加させていく段階で｜Ｘ｜が急減する半導体素子等を劣化品として抽出するようにしてもよい。
【００２７】
なお、印加電圧の周波数が変わると、このグラフの形も変わる。たとえば、周波数が１０００Ｈｚの場合、図４（ｂ）のグラフになる。図４（ａ）と図４（ｂ）を比較すると、（ａ）のグラフの方がＲ軸方向の傾斜面が広く、かつ急である。このことから、印加電圧の周波数が高い場合でも半導体素子等の劣化検出・判定を行うことはもちろんできるが、周波数の低い方がより適しているといえる。
【００２８】
半導体素子等の劣化検出は、以上の｜Ｘ｜の他にも、印加電圧に対するリーク電流の交流成分の位相角に従って行うことができる。
具体的には、まず、印加交流電圧Vacに対するリーク電流の交流成分Iracの進み位相角θは、θ＝tan-1（−Ｘ／ＺR）で表される。耐圧低下した半導体素子等では逆方向に加える直流電圧Vdcを大きくしていくと｜Ｘ｜の値が急速に小さくなるので、上式から明らかなようにリーク電流の交流成分Iracの進み位相角θも急速に小さくなる。このため、｜Ｘ｜と同様に、θを用いても劣化の検出および判定が可能なのである。
【００２９】
なお、この出願の発明において、半導体素子等の複素インピーダンスＺの実数成分ＺRと虚数成分Ｘは、流れる電流と印加する電圧との比により求めることができる。その単位はオーム（Ω）により表されるものだけではなく、ファラッド（Ｆ）やヘンリー（Ｈ）、またはデシベル（ｄＢ）、あるいは、インピーダンスＺの逆数であるアドミタンスＹとしてジーメンス（Ｓ）などの単位であってもよい。さらには、初期値等により規格化し、単位を省くことも可能である。
【００３０】
以下に、添付した図面に沿って実施例を示し、この出願の発明の実施の形態についてさらに詳しく説明する。
【００３１】
【実施例】
図５は、上述したこの出願の発明の劣化検出方法を実行する劣化検出装置の一実施例を示したものである。
【００３２】
この図５に示した例では、（１）が劣化検出対象の半導体素子または等価インピーダンスが静電容量と抵抗との並列接続で表される対象物であり、この半導体素子または前記対象物（１）の両極間に測定装置（２）が接続されている。図５の例では、半導体素子（１）としてダイオードを示している。
【００３３】
この測定装置（２）は、半導体素子等（１）に印加電圧の電圧値を変化させる変圧手段を内蔵した直流電源手段（３）と、直流電圧と合成して図３に示す正弦波電圧を生成する交流電源手段（４）と、この合成された正弦波電圧を検出する検出手段（５ａ）と、半導体素子等（１）に流れるリーク電流の大きさを検出する検出手段（５ｂ）と、合成された正弦波電圧に対するリーク電流の大きさから複素インピーダンスの虚数部の大きさを導出して予め定められた基準値と比較する演算手段（６）を備えている。
【００３４】
表１は、この劣化検出装置による劣化判定結果と、従来方法（半導体素子の電圧−電流特性を測定する方法）による劣化判定結果とを比較して示したものである。本実施例では、合計６６個（Ａ〜Ｇの７型式）の長期間使用した半導体素子（１）に対する劣化判定を行い、図５の劣化検出装置における印加電圧については、振動周波数ｆ＝２０Ｈｚ、電圧値ＶR＝４０（Ｖ）とし、振幅幅ΔＶについては図３のようにした。具体例としてΔＶ＝０．５Ｖとした。また、従来法では半導体素子の定格電圧を基準値としてそれ未満の耐圧を有するものを劣化と判定しており、他方この出願の発明において、半導体素子の複素インピーダンスの虚数部Ｘを検出する場合では２ＭΩを基準値としてＸの絶対値がそれ未満のものを劣化と判定し、印加電圧に対するリーク電流の位相角θを検出する場合では３０度を基準角としてθの値がそれ未満のものを劣化と判定している。
【００３５】
【表１】
【００３６】
この表１から明らかなように、この出願の発明による複素インピーダンスの虚数成分Ｘの絶対値による判定、リーク電流の位相角θによる判定、従来法による判定のいずれにおいても、劣化と判定された素子は同一であった。また、表１には示していないが、印加電圧に対して一定の位相角を有するリーク電流の大きさを検出し、これを基準値と比較する方法でも同様な結果となった。
【００３７】
そして注目すべきは、この劣化の判定に際して、本実施例では測定のための電圧を最大４０Ｖしか加えてないことである。従来方法では最大１３５０Ｖ以上の高電圧を加える必要があったため、従来方法に比べて約１／３３の低電圧で半導体素子の劣化を判定できたことになる。
【００３８】
したがって、この出願の発明は、従来の方法に比して大幅に低い測定電圧で劣化検出ができるため、半導体素子等に測定によるダメージを与えることが無く、小型で簡単な構成の装置により高精度な劣化判定を行うことができるのである。
【００３９】
そして、以上のこの出願の発明の劣化検出装置を組み込んだ電気装置、電力装置、電子機器および半導体モジュールなどの半導体素子を用いた装置（半導体装置と呼ぶこととする）等では、その半導体素子等の異常が精度良く検知されることになる。
【００４０】
たとえば、図６は、この出願の発明の劣化検出装置を備えた半導体装置の一例を示した回路構成図である。
この図６に示した半導体装置は、３個のサイリスタ（８）および３個のダイオード（９）が配設された主回路部（７）を有する変電所整流装置であって、これら各半導体素子の耐圧の良否を判定するようにこの出願の発明の劣化検出装置が組み込まれており、さらに、検出装置と連動して不良素子を知らせる警告装置（１０）が備えられている。
【００４１】
この出願の発明の劣化検出装置によって上述したように各半導体素子の良否が判定されると、たとえば、その判定と連動する警告装置（１０）において、耐圧低下が検出されて不良素子であると判定された半導体素子に対応するＬＥＤや電気ランプ等の光源（１１）が点滅するようになっている。
【００４２】
なお、この出願の発明は、たとえば、ダイオードや電流トリガサイリスタだけではなく、ＧＴＯ（ゲートターンオフサイリスタ）および光トリガサイリスタなどの各種サイリスタ、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）、ＭＯＳＦＥＴ（ＭＯＳ形電界効果トランジスタ）、バイポーラトランジスタおよび静電誘導形トランジスタなどの各種トランジスタ、ショットキーバリアダイオードをはじめとする各種ダイオードなど様々な半導体素子やハイブリッドＩＣあるいは複数の半導体素子が組み合わされた半導体モジュールや集積回路、プリント基板、バリスタ、アレスタ、コンデンサ、スーパーキャパシタ、碍子、ケーブル、電線路、変圧器、回転器、電動機、電力用リアクトル誘導電圧調整器、計算用変成器、太陽電池、燃料電池、などに適用することができる。
【００４３】
この出願の発明の劣化検出装置を備えた半導体装置としては、たとえば、上記図６の整流装置の他に、インバータ、周波数変換装置、異周波間の電力連系装置（ＦＣ）、同周波間の電力連系装置（ＢＴＢ）、直流送電（ＨＶＤＣ）、静止型無効電力補償装置（ＳＶＣ）、静止型無効電力発生装置（ＳＶＧ）、分散型電源用系統連系装置、パワーコンディショナー、アクティブフィルタ、静止型電流遮断器、静止型開閉器、限流器、定電圧電源装置、定電流電源装置、無停電電源装置、モータ駆動装置、モータ制御装置、ポンプ駆動装置、速度制御装置、温度制御装置、汎用コンピュータ、各種制御用マイクロコンピュータなどがあげられる。例として、図７に劣化検出装置を備えたインバータの基本回路図を、図８に劣化検出装置を備えた静止型無効電力発生装置（ＳＶＧ）の基本回路図を、図９に劣化検出装置を備えたモータ制御装置の基本回路図を示す。
【００４４】
この他、半導体素子等の製造工場あるいは、半導体装置等の製造工場においても製造時に生じる不良品のチェック用途や製造バラツキに伴う製品の電気的耐圧の大小のチェック用途などに対しても、この出願の発明を適用することができる。図１０は、半導体工場においてこの出願の発明の劣化検出装置によって半導体製品の良否（異常／正常）を判定している概念図である。図１１は、この出願の発明の劣化検出装置によってシリコンウェハ上に形成されたＬＳＩチップの良否判定を行っている概念図である。図１２は、電気製品の製造工場においてこの出願の発明の劣化検出装置によってインバータの良否判定を実施している概念図である。
【００４５】
また、半導体素子等の複素インピーダンスの虚数部の大きさ、リーク電流の位相角を測定する手段としては、様々な回路接続位置や形態を有するものが適用でき、図５の測定回路の例以外にも、たとえば、Ｃ−Ｖ測定装置（キャパシタンス−電圧測定装置）やオシロスコープなどを備えることができ、上記の実施例に限定されるものではない。
【００５５】
【発明の効果】
以上詳しく説明したとおり、この出願の発明によれば、あらゆる型式の半導体素子やバリスタ、アレスタなどその等価インピーダンスが静電容量と抵抗との並列接続で表される対象物やそれらを用いた電気装置に対して、測定対象物にダメージを与えることのない低い電圧の印加で、その電気的特性の良否（絶縁性能の良否）の判定を簡便に、且つ精度良く行うことができる、新しい半導体素子等の電気的特性劣化検出方法、および、小型、且つ低コストな、電気的特性劣化検出装置を提供することができる。
【図面の簡単な説明】
【図１】 半導体素子のｐｎ接合に逆電圧を加えた状態を例示した概念図であり、（ａ）は逆電圧を印加したダイオード、（ｂ）は対応するエネルギーバンドを例示した図である。
【図２】 半導体素子等の逆方向あるいはオフ時の順方向のインピーダンスをキャパシタンスＣと抵抗Ｒにより等価的に表した回路図である。
【図３】 この出願の発明において半導体素子等の検査対象物に印加する電圧の波形を例示した図である。
【図４】 図２の等価回路における等価インピーダンスの虚数部Ｘの絶対値とキャパシタンスＣと抵抗Ｒとの関係を例示した図であり、（ａ）は周波数が２０Ｈｚの場合、（ｂ）は１０００Ｈｚの場合のものである。
【図５】 この出願の発明の一実施例である半導体素子等の電気的特性劣化検出装置を例示した回路図である。
【図６】 この出願の発明の半導体素子等の電気的特性劣化検出装置を備えた装置の一例として変電所の整流装置を示した回路構成図である。
【図７】 この出願の発明の半導体素子等の電気的特性劣化検出装置を備えた装置の一例としてインバータ装置を示した回路構成図である。
【図８】 この出願の発明の半導体素子等の電気的特性劣化検出装置を備えた装置の一例として静止型無効電力発生装置（ＳＶＧ）を示した回路構成図である。
【図９】 この出願の発明の半導体素子等の電気的特性劣化検出装置を備えた装置の一例としてモータ制御装置を示した回路構成図である。
【図１０】 この出願の発明により半導体工場において半導体製品（ＩＧＢＴなど）の劣化検出・判定を行う場合の一例を示した概念図である。
【図１１】 この出願の発明によりシリコンウェハ上に形成されたＬＳＩ（半導体集積回路）チップの劣化検出・判定を行う場合の一例を示した概念図である。
【図１２】 この出願の発明により電気製品の製造工場において製品（半導体が搭載された電気装置）の劣化検出・判定を行う場合の一例を示した概念図である。
【符号の説明】
１ 半導体素子
２ 測定装置
３ 直流電源
４ 交流電源
５ａ 電圧検出装置
５ｂ 電流検出装置
６ 演算装置
７ 主回路部
８ 半導体素子（サイリスタ）
９ 半導体素子（ダイオード）
１０ 警告装置
１１ 光源
１２ インバータ装置主回路
１３ 半導体素子（サイリスタ）
１４ 警告装置
１５ 光源
１６ 静止型無効電力発生装置主回路
１７ 自己消弧形半導体素子（ＧＴＯ）
１８ 半導体素子（ダイオード）
１９ 警告装置
２０ 光源
２１ モータ制御装置主回路
２２ 半導体素子（ダイオード）
２３ 半導体素子（トランジスタ）
２４ 警告装置
２５ 光源
【発明の属する技術分野】
この出願の発明は、半導体素子やバリスタ、アレスタなど、その等価インピーダンスが静電容量と抵抗との並列接続で表わされる対象物の電気的特性劣化（絶縁性能低下）検出方法およびその装置に関するものである。さらに詳しくは、この出願の発明は、半導体素子、バリスタ、アレスタ、コンデンサ、スーパーキャパシタ、碍子、ケーブル、電線路、変圧器、回転器、電動機、電力用リアクトル誘導電圧調整器、計算用変成器、太陽電池、燃料電池、複数の半導体素子を組み合わせたモジュール、集積回路、あるいはこれらを用いた電気回路、電子回路、プリント基板、ならびにこれらが組み込まれた装置などの絶縁性能試験や電気的特性の劣化検出および良否判定に有用で、半導体素子等に高電圧印加によるダメージを与えることなく、簡便に、且つ精度良く電気的特性の劣化検出や良否判定を行うことのできる、新しい半導体素子等の電気的特性劣化検出方法と、小型、且つ低コストな、新しい電気的特性劣化装置に関するものである。
【０００２】
【従来の技術】
一般に、半導体素子等では定格電圧以下の電圧において良好なオフ特性、つまり電流がほとんど流れない特性となっている。これは、例えば半導体素子では定格電圧が実際の降伏電圧よりも低い値に設定されているためである。
【０００３】
しかし、製造時の異物混入等の不具合や長期使用時の経年劣化、あるいはサージ電圧等の異常電圧の付加などによって、降伏電圧が低下する場合がある。降伏電圧が定格電圧よりも低くなった半導体があると、電気回路または電子回路の動作に異常をきたす恐れが出てくる。
【０００４】
従来の技術では、例えば半導体素子の逆方向あるいはオフ時の順方向の電圧−電流特性をカーブトレーサ等により測定し、このような降伏電圧の低下を検出している。
【０００５】
具体的には、半導体素子等を非導通とした状態、つまり電流の導通を阻止する状態で、半導体素子等に印加する電圧を上げていき、リーク電流、つまり漏れ電流が急激に増大する降伏電圧付近の電圧を耐圧と定め、この耐圧の大小により半導体素子等の良否を判定している。
【０００６】
しかしながら、このような従来の判定方法では、印加する電圧が降伏電圧に近く、定格電圧よりも高い電圧を半導体素子等に加える必要があり、そのために半導体素子等が損傷または破壊されてしまう可能性があるといった問題があった。
【０００７】
半導体素子では、リーク電流は、半導体素子のｐｎ接合面に均一に流れず、局所的に集中する場合があり、このリーク電流集中による半導体素子へのダメージを避けるためにも、印加する電圧は極力定格電圧以下にする必要がある。
【０００８】
そこで、この出願の発明は、以上の通りの事情に鑑みてなされたものであり、従来技術の問題点を解消し、半導体素子等に定格電圧よりも高い電圧を加えることなく、十分に低い電圧印加によって電気的特性劣化を簡便に、且つ精度良く検出することのできる、新しい電気的特性劣化検出方法およびその装置を提供することを目的としている。
【０００９】
【課題を解決する手段】
この出願の発明は、上記の課題を解決するものとして、半導体素子の電気的特性の劣化を検出する方法であって、電圧を印加した後に非導通状態となるように前記半導体素子に定格電圧以下で交流電圧と直流電圧が合わさった波形の電圧を印加して前記半導体素子に流れるリーク電流を検出し、リーク電流と印加電圧から前記半導体素子の複素インピーダンスの虚数成分の大きさを導出し、導出した複素インピーダンスの虚数成分の大きさに基づいて前記半導体素子の良否を判定することを特徴とする電気的特性劣化検出方法（請求項１）を提供する。
【００１０】
また、この出願の発明は、半導体素子の電気的特性の劣化を検出する方法であって、電圧を印加した後に非導通状態となるように前記半導体素子に定格電圧以下で交流電圧と直流電圧が合わさった波形の電圧を印加して前記半導体素子に流れるリーク電流を検出し、印加交流電圧に対するリーク電流の交流成分の進み位相角を導出し、導出したリーク電流の交流成分の進み位相角に基づいて前記半導体素子の良否を判定することを特徴とする電気的特性劣化検出方法（請求項２）を提供する。
【００１１】
さらに、この出願の発明は、半導体素子の電気的特性の劣化を検出する装置であって、電圧を印加した後に非導通状態となるように前記半導体素子に定格電圧以下で交流電圧と直流電圧が合わさった波形の電圧を印加する電源手段と、前記半導体素子に流れるリーク電流を検出する検出手段と、印加電圧とリーク電流とから複素インピーダンスの虚数成分の大きさを導出する演算手段と、前記演算手段で求めた複素インピーダンスの虚数成分の大きさに基づいて前記半導体素子の良否を判定する判定手段を備えたことを特徴とする電気的特性劣化検出装置（請求項３）を提供する。
【００１２】
また、この出願の発明は、半導体素子の電気的特性の劣化を検出する装置であって、電圧を印加した後に非導通状態となる前記半導体素子に定格電圧以下で交流電圧と直流電圧が合わさった波形の電圧を印加する電源手段と、前記半導体素子に流れるリーク電流を検出する検出手段と、印加電圧とリーク電流とから複素インピーダンスの虚数成分の大きさを導出する演算手段と、前記演算手段で求めた複素インピーダンスの虚数成分の大きさに基づいて前記半導体素子の良否を判定する判定手段を備えたことを特徴とする電気的特性劣化検出装置（請求項４）を提供する。
【００１３】
【発明の実施の形態】
この出願の発明の半導体素子または等価インピーダンスが静電容量と抵抗との並列接続で表される対象物の電気的特性劣化検出方法は、上記のとおり、測定対象である半導体素子やバリスタ、アレスタなど、その等価インピーダンスが静電容量と抵抗との並列接続で表わされる対象物を非導通状態、つまり電流導通阻止状態として、定格電圧以下の電圧をその両電極間に印加し、複素インピーダンスの虚数成分の大きさ、あるいは、印加電圧に対するリーク電流の位相角を検出して、この値に従って半導体素子または等価インピーダンスが静電容量と抵抗との並列接続で表される対象物の電気的特性の劣化を検出、判定するものである。
【００１４】
ここで、検出されるリーク電流、リーク電流と印加電圧との位相角、複素インピーダンスについて説明する。
リーク電流は、非導通状態の半導体素子等に電圧を加えた状態で生じる漏れ電流である。その発生メカニズムをシリコンなどの間接バンドギャップ半導体を例にとり説明すると、間接バンドギャップ半導体では、伝導帯と価電子帯の間の媒介中心、つまり再結合中心を介してキャリアである電子および正孔が移動することにより電流が流れる。これには伝導帯から媒介中心への電子捕獲、媒介中心から伝導帯への電子放出、媒介中心から価電子帯への正孔捕獲、価電子帯から媒介中心への正孔放出の４種類の遷移過程がある。
【００１５】
図１は、半導体素子のｐｎ接合に逆電圧を加えた状態を示した概念図であり、（ａ）は逆電圧ＶR を印加したダイオード、（ｂ）は対応するエネルギーバンドを例示したものである。
【００１６】
半導体素子のｐｎ接合付近には電荷を運ぶための自由キャリアがほとんど存在しない空乏層（図中(2)：便宜上丸囲み数字を括弧を付した数字で表す。以下同様）が存在する。ｐｎ接合に逆電圧を加えると空乏層はさらに拡大するが、この領域内では自由なキャリアがほとんどないことから、電子および正孔の捕獲の割合が放出の割合に比べて極めて低くなる。このため、逆電圧状態においては空乏層で生じた電子および正孔の放出により発生電流が流れる。一方で、空乏層外の中性領域（図中(1)および(3)）において発生する電子−正孔対により拡散電流も流れる。したがって、これら発生電流と拡散電流、さらに半導体素子の表面を流れる表面電流も加わった総和として、リーク電流が流れるのである。
【００１７】
半導体素子の空乏層は静電容量を持っているため、このリーク電流は印加電圧に対して進み位相角を有しており、バリスタ、アレスタ、コンデンサ、ケーブルなどでも静電容量のため進み位相角を有する電流が流れる。
【００１８】
また、印加電圧をリーク電流で除したものが半導体素子やバリスタ、アレスタなど、その等価インピーダンスが静電容量と抵抗との並列接続で表わされる対象物の逆方向あるいはオフ時の順方向の複素インピーダンスとなり、図２に示すように等価キャパシタンスＣと、等価抵抗Ｒとの並列接続として等価的に表すことができる。
【００１９】
このため、図２の等価回路に図３に示すような交流電圧Vac と直流電圧Vdc が合わさった電圧波形を印加すると、半導体素子等に流れるリーク電流Irは次式のように交流成分Iracと直流成分Irdcの和として記述される。
【００２０】
Ir = Irac + Irdc
Irac =Vac ／ Ｚ
Irdc =Vdc ／ Ｒ
上式において、Ｚは半導体素子等の複素インピーダンスを表し、次のように実数部ＺRと虚数部ｊＸの和として記述される。
【００２１】
Ｚ = ＺR＋ｊＸ
ＺR= Ｒ／（１＋ω2Ｃ2Ｒ2）
Ｘ = −ωＣＲ2／（１＋ω2Ｃ2Ｒ2）
ここで角周波数ωは、交流電圧Vacの周波数ｆによりω=２πｆで表される。
【００２２】
以上のように、リーク電流Irは、実数成分と虚数成分とで構成されることがわかる。これがリーク電流ベクトルである。
耐圧が低下した半導体素子等は、電気的特性に劣化のない正常な半導体素子に比べ、等価抵抗Ｒの値が小さくなる。
【００２３】
半導体素子等の複素インピーダンスの虚数部の絶対値を｜Ｘ｜とし、交流電圧Vacの周波数ｆを２０Ｈｚとした場合、｜Ｘ｜の値がＣおよびＲの変化で、どう変わるのかを表したものが、斜面の形状をした図４（ａ）のグラフである。
【００２４】
正常な半導体素子等は耐圧低下した半導体素子等に比べ、Ｒの値が大きく、また、逆方向に加える直流電圧Vdcを大きくしてもＲは大きい値を保っている。等価キャパシタンスＣは、半導体素子では直流電圧Vdcを大きくしていくと、空乏層が広がることにより少しずつ小さくなっていく。このため、正常な半導体素子は、逆方向に加える直流電圧Vdcを大きくしても図４（ａ）のグラフの斜面の頂上付近に位置したままである。
【００２５】
実際に多数の半導体素子サンプルを用いて測定実験を行ったところ、正常な半導体素子の｜Ｘ｜の値は図４（ａ）のグラフの斜面の頂上付近に位置し、耐圧低下した半導体素子の｜Ｘ｜の値は斜面の下方に位置することがわかった。
【００２６】
したがって、複素インピーダンスの虚数成分の大きさ｜Ｘ｜の低下を半導体素子等の電気的特性の劣化として検出することができ、また、事前に｜Ｘ｜のしきい値、すなわち基準値を設定しておき、この基準値よりも小さい｜Ｘ｜を有する半導体素子等を劣化品と的確に判定することができるのである。印加電圧を増加させていく段階で｜Ｘ｜が急減する半導体素子等を劣化品として抽出するようにしてもよい。
【００２７】
なお、印加電圧の周波数が変わると、このグラフの形も変わる。たとえば、周波数が１０００Ｈｚの場合、図４（ｂ）のグラフになる。図４（ａ）と図４（ｂ）を比較すると、（ａ）のグラフの方がＲ軸方向の傾斜面が広く、かつ急である。このことから、印加電圧の周波数が高い場合でも半導体素子等の劣化検出・判定を行うことはもちろんできるが、周波数の低い方がより適しているといえる。
【００２８】
半導体素子等の劣化検出は、以上の｜Ｘ｜の他にも、印加電圧に対するリーク電流の交流成分の位相角に従って行うことができる。
具体的には、まず、印加交流電圧Vacに対するリーク電流の交流成分Iracの進み位相角θは、θ＝tan-1（−Ｘ／ＺR）で表される。耐圧低下した半導体素子等では逆方向に加える直流電圧Vdcを大きくしていくと｜Ｘ｜の値が急速に小さくなるので、上式から明らかなようにリーク電流の交流成分Iracの進み位相角θも急速に小さくなる。このため、｜Ｘ｜と同様に、θを用いても劣化の検出および判定が可能なのである。
【００２９】
なお、この出願の発明において、半導体素子等の複素インピーダンスＺの実数成分ＺRと虚数成分Ｘは、流れる電流と印加する電圧との比により求めることができる。その単位はオーム（Ω）により表されるものだけではなく、ファラッド（Ｆ）やヘンリー（Ｈ）、またはデシベル（ｄＢ）、あるいは、インピーダンスＺの逆数であるアドミタンスＹとしてジーメンス（Ｓ）などの単位であってもよい。さらには、初期値等により規格化し、単位を省くことも可能である。
【００３０】
以下に、添付した図面に沿って実施例を示し、この出願の発明の実施の形態についてさらに詳しく説明する。
【００３１】
【実施例】
図５は、上述したこの出願の発明の劣化検出方法を実行する劣化検出装置の一実施例を示したものである。
【００３２】
この図５に示した例では、（１）が劣化検出対象の半導体素子または等価インピーダンスが静電容量と抵抗との並列接続で表される対象物であり、この半導体素子または前記対象物（１）の両極間に測定装置（２）が接続されている。図５の例では、半導体素子（１）としてダイオードを示している。
【００３３】
この測定装置（２）は、半導体素子等（１）に印加電圧の電圧値を変化させる変圧手段を内蔵した直流電源手段（３）と、直流電圧と合成して図３に示す正弦波電圧を生成する交流電源手段（４）と、この合成された正弦波電圧を検出する検出手段（５ａ）と、半導体素子等（１）に流れるリーク電流の大きさを検出する検出手段（５ｂ）と、合成された正弦波電圧に対するリーク電流の大きさから複素インピーダンスの虚数部の大きさを導出して予め定められた基準値と比較する演算手段（６）を備えている。
【００３４】
表１は、この劣化検出装置による劣化判定結果と、従来方法（半導体素子の電圧−電流特性を測定する方法）による劣化判定結果とを比較して示したものである。本実施例では、合計６６個（Ａ〜Ｇの７型式）の長期間使用した半導体素子（１）に対する劣化判定を行い、図５の劣化検出装置における印加電圧については、振動周波数ｆ＝２０Ｈｚ、電圧値ＶR＝４０（Ｖ）とし、振幅幅ΔＶについては図３のようにした。具体例としてΔＶ＝０．５Ｖとした。また、従来法では半導体素子の定格電圧を基準値としてそれ未満の耐圧を有するものを劣化と判定しており、他方この出願の発明において、半導体素子の複素インピーダンスの虚数部Ｘを検出する場合では２ＭΩを基準値としてＸの絶対値がそれ未満のものを劣化と判定し、印加電圧に対するリーク電流の位相角θを検出する場合では３０度を基準角としてθの値がそれ未満のものを劣化と判定している。
【００３５】
【表１】
この表１から明らかなように、この出願の発明による複素インピーダンスの虚数成分Ｘの絶対値による判定、リーク電流の位相角θによる判定、従来法による判定のいずれにおいても、劣化と判定された素子は同一であった。また、表１には示していないが、印加電圧に対して一定の位相角を有するリーク電流の大きさを検出し、これを基準値と比較する方法でも同様な結果となった。
【００３７】
そして注目すべきは、この劣化の判定に際して、本実施例では測定のための電圧を最大４０Ｖしか加えてないことである。従来方法では最大１３５０Ｖ以上の高電圧を加える必要があったため、従来方法に比べて約１／３３の低電圧で半導体素子の劣化を判定できたことになる。
【００３８】
したがって、この出願の発明は、従来の方法に比して大幅に低い測定電圧で劣化検出ができるため、半導体素子等に測定によるダメージを与えることが無く、小型で簡単な構成の装置により高精度な劣化判定を行うことができるのである。
【００３９】
そして、以上のこの出願の発明の劣化検出装置を組み込んだ電気装置、電力装置、電子機器および半導体モジュールなどの半導体素子を用いた装置（半導体装置と呼ぶこととする）等では、その半導体素子等の異常が精度良く検知されることになる。
【００４０】
たとえば、図６は、この出願の発明の劣化検出装置を備えた半導体装置の一例を示した回路構成図である。
この図６に示した半導体装置は、３個のサイリスタ（８）および３個のダイオード（９）が配設された主回路部（７）を有する変電所整流装置であって、これら各半導体素子の耐圧の良否を判定するようにこの出願の発明の劣化検出装置が組み込まれており、さらに、検出装置と連動して不良素子を知らせる警告装置（１０）が備えられている。
【００４１】
この出願の発明の劣化検出装置によって上述したように各半導体素子の良否が判定されると、たとえば、その判定と連動する警告装置（１０）において、耐圧低下が検出されて不良素子であると判定された半導体素子に対応するＬＥＤや電気ランプ等の光源（１１）が点滅するようになっている。
【００４２】
なお、この出願の発明は、たとえば、ダイオードや電流トリガサイリスタだけではなく、ＧＴＯ（ゲートターンオフサイリスタ）および光トリガサイリスタなどの各種サイリスタ、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）、ＭＯＳＦＥＴ（ＭＯＳ形電界効果トランジスタ）、バイポーラトランジスタおよび静電誘導形トランジスタなどの各種トランジスタ、ショットキーバリアダイオードをはじめとする各種ダイオードなど様々な半導体素子やハイブリッドＩＣあるいは複数の半導体素子が組み合わされた半導体モジュールや集積回路、プリント基板、バリスタ、アレスタ、コンデンサ、スーパーキャパシタ、碍子、ケーブル、電線路、変圧器、回転器、電動機、電力用リアクトル誘導電圧調整器、計算用変成器、太陽電池、燃料電池、などに適用することができる。
【００４３】
この出願の発明の劣化検出装置を備えた半導体装置としては、たとえば、上記図６の整流装置の他に、インバータ、周波数変換装置、異周波間の電力連系装置（ＦＣ）、同周波間の電力連系装置（ＢＴＢ）、直流送電（ＨＶＤＣ）、静止型無効電力補償装置（ＳＶＣ）、静止型無効電力発生装置（ＳＶＧ）、分散型電源用系統連系装置、パワーコンディショナー、アクティブフィルタ、静止型電流遮断器、静止型開閉器、限流器、定電圧電源装置、定電流電源装置、無停電電源装置、モータ駆動装置、モータ制御装置、ポンプ駆動装置、速度制御装置、温度制御装置、汎用コンピュータ、各種制御用マイクロコンピュータなどがあげられる。例として、図７に劣化検出装置を備えたインバータの基本回路図を、図８に劣化検出装置を備えた静止型無効電力発生装置（ＳＶＧ）の基本回路図を、図９に劣化検出装置を備えたモータ制御装置の基本回路図を示す。
【００４４】
この他、半導体素子等の製造工場あるいは、半導体装置等の製造工場においても製造時に生じる不良品のチェック用途や製造バラツキに伴う製品の電気的耐圧の大小のチェック用途などに対しても、この出願の発明を適用することができる。図１０は、半導体工場においてこの出願の発明の劣化検出装置によって半導体製品の良否（異常／正常）を判定している概念図である。図１１は、この出願の発明の劣化検出装置によってシリコンウェハ上に形成されたＬＳＩチップの良否判定を行っている概念図である。図１２は、電気製品の製造工場においてこの出願の発明の劣化検出装置によってインバータの良否判定を実施している概念図である。
【００４５】
また、半導体素子等の複素インピーダンスの虚数部の大きさ、リーク電流の位相角を測定する手段としては、様々な回路接続位置や形態を有するものが適用でき、図５の測定回路の例以外にも、たとえば、Ｃ−Ｖ測定装置（キャパシタンス−電圧測定装置）やオシロスコープなどを備えることができ、上記の実施例に限定されるものではない。
【００５５】
【発明の効果】
以上詳しく説明したとおり、この出願の発明によれば、あらゆる型式の半導体素子やバリスタ、アレスタなどその等価インピーダンスが静電容量と抵抗との並列接続で表される対象物やそれらを用いた電気装置に対して、測定対象物にダメージを与えることのない低い電圧の印加で、その電気的特性の良否（絶縁性能の良否）の判定を簡便に、且つ精度良く行うことができる、新しい半導体素子等の電気的特性劣化検出方法、および、小型、且つ低コストな、電気的特性劣化検出装置を提供することができる。
【図面の簡単な説明】
【図１】 半導体素子のｐｎ接合に逆電圧を加えた状態を例示した概念図であり、（ａ）は逆電圧を印加したダイオード、（ｂ）は対応するエネルギーバンドを例示した図である。
【図２】 半導体素子等の逆方向あるいはオフ時の順方向のインピーダンスをキャパシタンスＣと抵抗Ｒにより等価的に表した回路図である。
【図３】 この出願の発明において半導体素子等の検査対象物に印加する電圧の波形を例示した図である。
【図４】 図２の等価回路における等価インピーダンスの虚数部Ｘの絶対値とキャパシタンスＣと抵抗Ｒとの関係を例示した図であり、（ａ）は周波数が２０Ｈｚの場合、（ｂ）は１０００Ｈｚの場合のものである。
【図５】 この出願の発明の一実施例である半導体素子等の電気的特性劣化検出装置を例示した回路図である。
【図６】 この出願の発明の半導体素子等の電気的特性劣化検出装置を備えた装置の一例として変電所の整流装置を示した回路構成図である。
【図７】 この出願の発明の半導体素子等の電気的特性劣化検出装置を備えた装置の一例としてインバータ装置を示した回路構成図である。
【図８】 この出願の発明の半導体素子等の電気的特性劣化検出装置を備えた装置の一例として静止型無効電力発生装置（ＳＶＧ）を示した回路構成図である。
【図９】 この出願の発明の半導体素子等の電気的特性劣化検出装置を備えた装置の一例としてモータ制御装置を示した回路構成図である。
【図１０】 この出願の発明により半導体工場において半導体製品（ＩＧＢＴなど）の劣化検出・判定を行う場合の一例を示した概念図である。
【図１１】 この出願の発明によりシリコンウェハ上に形成されたＬＳＩ（半導体集積回路）チップの劣化検出・判定を行う場合の一例を示した概念図である。
【図１２】 この出願の発明により電気製品の製造工場において製品（半導体が搭載された電気装置）の劣化検出・判定を行う場合の一例を示した概念図である。
【符号の説明】
１ 半導体素子
２ 測定装置
３ 直流電源
４ 交流電源
５ａ 電圧検出装置
５ｂ 電流検出装置
６ 演算装置
７ 主回路部
８ 半導体素子（サイリスタ）
９ 半導体素子（ダイオード）
１０ 警告装置
１１ 光源
１２ インバータ装置主回路
１３ 半導体素子（サイリスタ）
１４ 警告装置
１５ 光源
１６ 静止型無効電力発生装置主回路
１７ 自己消弧形半導体素子（ＧＴＯ）
１８ 半導体素子（ダイオード）
１９ 警告装置
２０ 光源
２１ モータ制御装置主回路
２２ 半導体素子（ダイオード）
２３ 半導体素子（トランジスタ）
２４ 警告装置
２５ 光源
Claims (4)
- 半導体素子の電気的特性の劣化を検出する方法であって、電圧を印加した後に非導通状態となるように前記半導体素子に定格電圧以下で交流電圧と直流電圧が合わさった波形の電圧を印加して前記半導体素子に流れるリーク電流を検出し、リーク電流と印加電圧から前記半導体素子の複素インピーダンスの虚数成分の大きさを導出し、導出した複素インピーダンスの虚数成分の大きさに基づいて前記半導体素子の良否を判定することを特徴とする電気的特性劣化検出方法。
- 半導体素子の電気的特性の劣化を検出する方法であって、電圧を印加した後に非導通状態となるように前記半導体素子に定格電圧以下で交流電圧と直流電圧が合わさった波形の電圧を印加して前記半導体素子に流れるリーク電流を検出し、印加交流電圧に対するリーク電流の交流成分の進み位相角を導出し、導出したリーク電流の交流成分の進み位相角に基づいて前記半導体素子の良否を判定することを特徴とする電気的特性劣化検出方法。
- 半導体素子の電気的特性の劣化を検出する装置であって、逆方向バイアスを印加した後に非導通状態となるように前記半導体素子に定格電圧以下で交流電圧と直流電圧が合わさった波形の電圧を印加する電源手段と、前記半導体素子に流れるリーク電流を検出する検出手段と、印加電圧とリーク電流とから複素インピーダンスの虚数成分の大きさを導出する演算手段と、前記演算手段で求めた複素インピーダンスの虚数成分の大きさに基づいて前記半導体素子の良否を判定する判定手段を備えたことを特徴とする電気的特性劣化検出装置。
- 半導体素子の電気的特性の劣化を検出する装置であって、電圧を印加した後に非導通状態となるように前記半導体素子に定格電圧以下で交流電圧と直流電圧が合わさった波形の電圧を印加する電源手段と、前記半導体素子に流れるリーク電流を検出する検出手段と、印加交流電圧に対するリーク電流の進み位相角を導出する演算手段と、前記演算手段で求めたリーク電流の交流成分の進み位相角に基づいて前記半導体素子の良否を判定する判定手段を備えたことを特徴とする電気的特性劣化検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001225980A JP4056229B2 (ja) | 2000-08-01 | 2001-07-26 | 電気的特性劣化検出方法およびその装置 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000233253 | 2000-08-01 | ||
| JP2000-233253 | 2000-08-01 | ||
| JP2001-165393 | 2001-05-31 | ||
| JP2001165393 | 2001-05-31 | ||
| JP2001225980A JP4056229B2 (ja) | 2000-08-01 | 2001-07-26 | 電気的特性劣化検出方法およびその装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007186263A Division JP4740201B2 (ja) | 2000-08-01 | 2007-07-17 | 電気的特性劣化検出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003050257A JP2003050257A (ja) | 2003-02-21 |
| JP4056229B2 true JP4056229B2 (ja) | 2008-03-05 |
Family
ID=27344236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001225980A Expired - Fee Related JP4056229B2 (ja) | 2000-08-01 | 2001-07-26 | 電気的特性劣化検出方法およびその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4056229B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102141594A (zh) * | 2011-01-04 | 2011-08-03 | 丽水电业局 | 避雷器检测装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4993117B2 (ja) * | 2007-12-28 | 2012-08-08 | 株式会社Ｎｈｖコーポレーション | 高電圧整流器スタックの健全性試験法 |
| CN109471008A (zh) * | 2018-12-20 | 2019-03-15 | 杭州西湖电子研究所 | 一种通过振荡波检测电抗器绝缘状况的方法 |
| JP7541307B2 (ja) * | 2019-07-29 | 2024-08-28 | メタウォーター株式会社 | 診断装置、診断システム、ベースボード、診断方法及びプログラム |
| CN112354899B (zh) * | 2020-11-02 | 2022-01-18 | 深圳市振云精密测试设备有限公司 | 一种三极管自动化检测装置 |
| CN114062875B (zh) * | 2021-11-18 | 2024-08-02 | 株洲时代新材料科技股份有限公司 | 一种轨道钢轨绝缘及其部件阻抗特性测试装置及方法 |
-
2001
- 2001-07-26 JP JP2001225980A patent/JP4056229B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102141594A (zh) * | 2011-01-04 | 2011-08-03 | 丽水电业局 | 避雷器检测装置 |
| CN102141594B (zh) * | 2011-01-04 | 2013-10-30 | 丽水电业局 | 避雷器检测装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003050257A (ja) | 2003-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Lu et al. | A literature review of IGBT fault diagnostic and protection methods for power inverters | |
| Saad et al. | Modular multilevel converter models for electromagnetic transients | |
| Chang et al. | Multi-terminal VSC-HVDC pole-to-pole fault analysis and fault recovery study | |
| Zhang et al. | Voltage vector error fault diagnosis for open-circuit faults of three-phase four-wire active power filters | |
| JP4740201B2 (ja) | 電気的特性劣化検出方法 | |
| Mitic et al. | IGBT module technology with high partial discharge resistance | |
| JP4056229B2 (ja) | 電気的特性劣化検出方法およびその装置 | |
| Shahzad et al. | Review on reliability of power electronic components in photovoltaic inverters | |
| Soeiro et al. | Performance evaluation of the body-diode of SiC MOSFETs under repetitive surge current operation | |
| Mao et al. | An asymmetrical power module design for modular multilevel converter with unidirectional power flow | |
| Ma et al. | In-situ health monitoring of IGBT modules of an on-line medium-voltage inverter system using industrial Internet of Things | |
| Rodrigues | Design and characterization of a three-phase current source inverter using 1.7 kV SiC power devices for photovoltaic applications | |
| Lee et al. | DC arc fault Detection method for DC microgrid using branch monitoring | |
| Wang et al. | A novel diagnosis method based on flexible error voltage for IGBTs open-circuit faults in voltage-source inverters | |
| Li et al. | Identifying natural degradation/aging in power MOSFETs in a live grid-tied PV inverter using spread spectrum time domain reflectometry | |
| Geraei et al. | Power cycling test bench for accelerated life testing for reliability assessment of SiC-MOSFET in extreme offshore environment | |
| Granizo et al. | HVDC Ground Fault Detection Method Based on the Shield Leakage Current Measurement for Long Cable Energization | |
| CN112379172A (zh) | 一种高精度的直流对地绝缘阻抗检测电路及方法 | |
| Liu et al. | Thermal analysis of modular multilevel converters under subsynchronous oscillation | |
| JP4017765B2 (ja) | 半導体デバイス劣化判定方法および判定装置 | |
| Khanmiri | Overvoltage and Surge Protection in Variable Frequency Drives | |
| Zhang et al. | A new macro-model of thyristor for HVDC converter valve | |
| Tang et al. | Detection and identification of power switch failures using discrete Fourier transform for fault-tolerant operation of flying capacitor multilevel converters | |
| Mehdizadeh et al. | Open-circuit fault detection and localization for a three-phase gird-connected active neutral point clamped inverter | |
| US11777305B2 (en) | Protection of an electrical apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040427 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040624 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050315 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050801 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070717 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071029 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071211 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121221 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |