JP4055780B2 - 表示ドライバ - Google Patents
表示ドライバ Download PDFInfo
- Publication number
- JP4055780B2 JP4055780B2 JP2005038981A JP2005038981A JP4055780B2 JP 4055780 B2 JP4055780 B2 JP 4055780B2 JP 2005038981 A JP2005038981 A JP 2005038981A JP 2005038981 A JP2005038981 A JP 2005038981A JP 4055780 B2 JP4055780 B2 JP 4055780B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- data
- nth
- enable signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Tests Of Electronic Circuits (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
1.1.表示ドライバ
図1は、第1実施形態にかかる表示ドライバ100を示す図である。表示ドライバ100は、説明の簡略化のため、1画素分に関して記載されているが、これに限定されない。複数の画素を同時に駆動する場合には、複数の表示ドライバ100を設ければよい。
図2は、保持回路10の構成例を示す図である。保持回路10は、第1〜第nのラッチ回路LA1〜LAnと、第1〜第n−1のスキャン用スイッチ回路SS1〜SSn−1を含む。なお、図2では、6ビットの表示データを保持する場合の構成例が示され、保持回路10は6つのラッチ回路LA1〜LA6と、5つ(6−1=5)のスキャン用スイッチ回路SS1〜SS5を含む。
図3は出力セレクタ50の構成例を示す図である。出力セレクタ50は、P型トランジスタPTRと、N型トランジスタNTRと、アナログ出力イネーブル信号ANALOGENに基づいて第1の入力端子IN1と駆動電圧出力端子VOUTとを接続するスイッチ回路52と、論理回路LBとを含む。
図4及び図5のタイミングチャートを用いて本実施形態の表示ドライバ100の動作を説明する。図4は通常動作モードでの動作を示すタイミングチャートである。通常動作モードでは、保持回路10に入力されるスキャンイネーブル信号SCANENがノンアクティブに設定される。また、図4では駆動電圧出力端子VOUTの出力を、デジタル出力ではなくアナログ出力で行う場合が示されている。そのため、アナログ出力イネーブル信号ANALOGENがアクティブ(例えばハイレベル)に設定され、デジタル出力イネーブル信号DIGITALENがノンアクティブ(例えばローレベル)に設定される。符号D1〜D6は、6ビットの表示データの第1〜第6ビットのデータを示す。
2.1.表示ドライバ
図7は、第2実施形態に係る表示ドライバ110の構成例を示す図である。表示ドライバ110は、保持回路10、D/A変換器20、レベルインターフェース30、バッファ40及びモードセレクタ60を含む。表示ドライバ110と図1の表示ドライバ100との大きな相違点は、表示ドライバ110は、モードセレクタ60を含む点である。
図8にモードセレクタ60の構成例を示す。モードセレクタ60は、第1〜第(n−1)のモードセレクタ用スイッチ回路MS1〜MSn−1を含む。また、第1〜第(n−1)のモードセレクタ用スイッチ回路MS1〜MSn−1のうちの第kのモードセレクタ用スイッチ回路MSkは、入力端子MINkと入力端子MINnのいずれか一方を、デジタル出力イネーブル信号DIGITALENに基づいて、モードセレクタ60の出力端子MQkに接続する。
図9及び図10のタイミングチャートを用いて本実施形態の表示ドライバ110の動作を説明する。図9は通常動作モードでの動作を示すタイミングチャートである。通常動作モードでは、保持回路10に入力されるスキャンイネーブル信号SCANENがノンアクティブに設定される。また、デジタル出力イネーブル信号DIGITALENがノンアクティブ(例えばローレベル)に設定される。
図11は第1実施形態及び第2実施形態に係る表示ドライバの比較例を示す図である。比較例の表示ドライバ120は、保持回路12、D/A変換器20、レベルインターフェース30、及びバッファ40を含むが、これに限定されない。例えば、表示ドライバ120はレベルインターフェース30を省略する構成でもよい。保持回路12はクロックCLKに応じて、nビットの表示データをラッチし、出力する。出力されたnビットの表示データは、例えばレベルインターフェース30を介してD/A変換器20に入力される。D/A変換器20は、入力された表示データをD/A変換し、出力端子DAQから階調電圧を出力する。階調電圧はバッファ40を介して駆動電圧出力端子VOUTから出力される。
100、110 表示ドライバ、ANALOGEN アナログ出力イネーブル信号、
DAIN1〜DAINn D/A変換器用入力端子、
DIGITALEN デジタル出力イネーブル信号、DOL デジタル出力線、
IN1 第1の入力端子、IN2 第2の入力端子LA1〜LAn ラッチ回路、
LQn 第nのラッチ回路の出力、MIN1〜MINn モードセレクタ用入力端子、
MQ1〜MQn モードセレクタ用出力端子、
MS1〜MSn−1 モードセレクタ用スイッチ回路、
NTR N型トランジスタ、PTR P型トランジスタ、QND 出力ノード、
SCANEN スキャンイネーブル信号、
SS1〜SSn−1 スキャン用スイッチ回路、VDH 第1の電源の電圧、
VSS 第2の電源の電圧、VOUT 駆動電圧出力端子
Claims (12)
- 少なくとも1画素の表示データを保持して出力する保持回路と、
前記保持回路から出力される表示データをD/A変換するD/A変換器と、
前記D/A変換器からの出力に基づく階調電圧が、その第1の入力端子に入力され、駆動電圧出力端子に駆動電圧を出力する出力セレクタと、
を含み、
前記保持回路は第1〜第n(nは2以上の自然数)のラッチ回路を含み、
通常動作モード時には、
前記保持回路は、前記第1〜第nのラッチ回路にラッチされているデータを前記D/A変換器に出力し、
前記表示データの検査を行うテストモード時には、
前記保持回路は、前記第1〜第nのラッチ回路にラッチされているデータをシリアル出力データとして第nのラッチ回路の出力からシリアル出力し、
前記出力セレクタは、
前記第nのラッチ回路から出力される前記シリアル出力データを受ける第2の入力端子を有し、
前記通常動作モード時には、前記第1の入力端子に入力される前記階調電圧を前記駆動電圧出力端子に出力し、
前記テストモード時には、前記保持回路から前記第2の入力端子に入力される前記シリアル出力データに基づいた電圧を前記駆動電圧出力端子に出力することを特徴とする表示ドライバ。 - 請求項1において、
前記出力セレクタは、
アナログ出力イネーブル信号がアクティブに設定されると前記第1の入力端子に入力された階調電圧を前記駆動電圧出力端子に出力し、
デジタル出力イネーブル信号がアクティブに設定されると、前記第2の入力端子に入力された電圧に基づいた電圧を前記駆動電圧出力端子に出力し、
前記通常動作モード時には、
前記アナログ出力イネーブル信号はアクティブに設定され、前記デジタル出力イネーブル信号はノンアクティブに設定され、
前記表示データの検査を行う前記テストモード時には、前記アナログ出力イネーブル信号はノンアクティブに設定され、前記デジタル出力イネーブル信号はアクティブに設定されることを特徴とする表示ドライバ。 - 請求項2において、
前記出力セレクタは、
前記駆動電圧出力端子に接続される出力ノードと第1の電源との間に設けられたP型トランジスタと、
前記第1の電源よりも電圧の低い第2の電源と前記出力ノードとの間に設けられたN型トランジスタと、
を含み、
前記デジタル出力イネーブル信号がアクティブに設定された場合には、
前記第2の入力端子に第1のレベルの信号が入力されると、前記P型トランジスタがオン状態となり、前記N型トランジスタはオフ状態となり、前記出力ノードを介して前記駆動電圧出力端子が前記第1の電源と電気的に接続され、
前記第2の入力端子に前記第1のレベルと異なる第2のレベルの信号が入力されると、前記P型トランジスタがオフ状態となり、前記N型トランジスタはオン状態となり、前記出力ノードを介して前記駆動電圧出力端子が前記第2の電源と電気的に接続されることを特徴とする表示ドライバ。 - 請求項1乃至3のいずれかにおいて、
前記出力セレクタと前記第nのラッチ回路の出力端子との間にデジタル信号出力線が設けられ、
前記保持回路の前記第1〜第nのラッチ回路は、前記表示データの第1〜第nビットのデータを記憶し、
前記保持回路は、
スキャンイネーブル信号に基づいて前記第1〜第nのラッチ回路にラッチされている表示データを、前記D/A変換器又は前記デジタル信号出力線を介して前記出力セレクタに出力し、
前記スキャンイネーブル信号がノンアクティブに設定された場合は、前記第1〜第nのラッチ回路に保持されている前記第1〜第nビットのデータをそれぞれ異なる出力線を介して前記D/A変換器に出力し、
前記スキャンイネーブル信号がアクティブに設定された場合は、前記第nのラッチ回路の出力端子から前記第1〜第nビットのデータを前記シリアル出力データとして前記デジタル信号出力線に出力することを特徴とする表示ドライバ。 - 請求項4において、
前記保持回路は、
第1〜第(n−1)のスキャン用スイッチ回路をさらに含み、
前記第1〜第(n−1)のスキャンスイッチ回路のうちの第k(kは1以上の自然数)のスキャン用スイッチ回路は、
前記第1〜第nのラッチ回路のうちの第kのラッチ回路からの出力と、前記表示データのうちの第(k+1)ビットのデータとを受け、
前記スキャンイネーブル信号がアクティブに設定された場合には、前記第kのラッチ回路の出力を第(k+1)のラッチ回路に出力し、
前記スキャンイネーブル信号がノンアクティブに設定された場合には、前記第(k+1)ビットのデータを第(k+1)のラッチ回路に出力することを特徴とする表示ドライバ。 - 請求項1乃至5のいずれかにおいて、
前記通常動作モード時において、
前記駆動電圧出力端子から出力される電圧を表示パネルのデジタル階調表示に対応させる場合には、
前記保持回路は、前記第1〜第nのラッチ回路にラッチされているデータを前記D/A変換器に出力し、
前記出力セレクタは、前記第2の入力端子に前記第nのラッチ回路から前記デジタル出力線を介して供給された前記第nビットのデータに基づいた電圧を前記駆動電圧出力端子から出力することを特徴とする表示ドライバ。 - 請求項4乃至5のいずれかにおいて、
前記通常動作モード時において、
前記駆動電圧出力端子から出力される電圧を表示パネルのデジタル階調表示に対応させる場合には、前記出力セレクタに入力される前記デジタル出力イネーブル信号はアクティブに設定され、前記保持回路の前記スキャンイネーブル信号はノンアクティブに設定され、
前記出力セレクタは、前記第nのラッチ回路から前記デジタル出力線を介して供給された前記第nビットのデータに基づいた電圧を前記駆動電圧出力端子から出力することを特徴とする表示ドライバ。 - 少なくとも1画素の表示データを保持して出力する保持回路と、
前記保持回路から出力される表示データを受け、通常動作モード又は表示データの検査を行うテストモードに応じて前記表示データの出力経路を切り替えて出力するモードセレクタと、
前記モードセレクタから出力される前記表示データの第1〜第nビットのデータが入力される第1〜第n(nは2以上の自然数)のD/A変換器用入力端子を備え、前記第1〜第nのD/A変換器用入力端子を介して入力された前記表示データをD/A変換するD/A変換器と、
を含み、
前記保持回路は前記第1〜第nビットのデータを記憶する第1〜第n(nは2以上の自然数)のラッチ回路を含み、
前記通常動作モード時には、
前記保持回路は、前記第1〜第nのラッチ回路にラッチされている前記第1〜第nビットのデータを各ラッチ回路毎に異なる出力線を介して前記モードセレクタに出力し、
前記表示データの検査を行う前記テストモード時には、
前記保持回路は、第1〜第nのラッチ回路にラッチされている前記第1〜第nビットのデータをシリアル出力データとして第nのラッチ回路の出力から前記モードセレクタにシリアル出力し、
前記モードセレクタは、
前記通常動作モード時には、前記保持回路から出力された前記表示データの前記第1〜第nビットのデータを前記D/A変換器の前記第1〜第nのD/A変換器用入力端子に出力し、
前記テストモード時には、前記保持回路から出力される前記シリアル出力データを前記D/A変換器の前記第1〜第nのD/A変換器用入力端子に出力することを特徴とする表示ドライバ。 - 請求項8において、
前記モードセレクタは、前記保持回路から前記表示データが入力される第1〜第nのモードセレクタ用入力端子と、前記D/A変換器の前記第1〜第nのD/A変換器用入力端子に前記表示データを出力するための第1〜第nのモードセレクタ用出力端子を含み、
前記表示データの検査を行う前記テストモードでは、前記モードセレクタは、アクティブに設定されたデジタル出力イネーブル信号を受け、前記第1〜第nのモードセレクタ用入力端子のうち、前記保持回路の第nのラッチ回路の出力を受ける第nのモードセレクタ用入力端子を、前記第1〜第nのモードセレクタ用出力端子と電気的に接続し、前記第nのラッチ回路からの前記シリアル出力データを前記第1〜第nのモードセレクタ用出力端子に出力することを特徴とする表示ドライバ。 - 請求項9において、
前記モードセレクタは、第1〜第(n−1)のモードセレクタ用スイッチ回路を含み、
第1〜第(n−1)のモードセレクタ用スイッチ回路のうちの第kのモードセレクタ用スイッチ回路は、
第kのモードセレクタ用入力端子に接続される第kのラッチ回路からの出力と、第nのモードセレクタ用入力端子に接続される前記第nのラッチ回路からの出力とを受け、
前記デジタル出力イネーブル信号がアクティブに設定された場合には、前記第nのラッチ回路からの出力を前記第kのモードセレクタ用出力端子に出力し
前記デジタル出力イネーブル信号がノンアクティブに設定された場合には、前記第kのラッチ回路からの出力を前記第kのモードセレクタ用出力端子に出力することを特徴とする表示ドライバ。 - 請求項8乃至10のいずれかにおいて、
前記保持回路は、
スキャンイネーブル信号に基づいて前記第1〜第nのラッチ回路にラッチされている表示データを前記モードセレクタに出力し、
前記スキャンイネーブル信号がノンアクティブに設定された場合は、前記第1〜第nのラッチ回路に保持されている前記第1〜第nビットのデータをそれぞれ異なる出力線を介して前記モードセレクタに出力し、
前記スキャンイネーブル信号がアクティブに設定された場合は、前記第nのラッチ回路の出力端子から前記第1〜第nビットのデータをシリアル出力データとして前記モードセレクタに出力することを特徴とする表示ドライバ。 - 請求項11において、
前記保持回路は、
第1〜第(n−1)のスキャン用スイッチ回路をさらに含み、
前記第1〜第(n−1)のスキャン用スイッチ回路のうちの第k(kは1以上の自然数)のスキャン用スイッチ回路は、
前記第1〜第nのラッチ回路のうちの第kのラッチ回路からの出力と、前記表示データのうちの第(k+1)ビットのデータとを受け、
前記スキャンイネーブル信号がアクティブに設定された場合には、前記第kのラッチ回路の出力を第(k+1)のラッチ回路に出力し、
前記スキャンイネーブル信号がノンアクティブに設定された場合には、前記第(k+1)ビットのデータを第(k+1)のラッチ回路に出力することを特徴とする表示ドライバ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005038981A JP4055780B2 (ja) | 2005-02-16 | 2005-02-16 | 表示ドライバ |
US11/352,622 US20060181526A1 (en) | 2005-02-16 | 2006-02-13 | Display driver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005038981A JP4055780B2 (ja) | 2005-02-16 | 2005-02-16 | 表示ドライバ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006227168A JP2006227168A (ja) | 2006-08-31 |
JP4055780B2 true JP4055780B2 (ja) | 2008-03-05 |
Family
ID=36815183
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005038981A Expired - Fee Related JP4055780B2 (ja) | 2005-02-16 | 2005-02-16 | 表示ドライバ |
Country Status (2)
Country | Link |
---|---|
US (1) | US20060181526A1 (ja) |
JP (1) | JP4055780B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9053655B2 (en) | 2007-04-11 | 2015-06-09 | Renesas Electronics Corporation | Driver of display unit |
JP2008281992A (ja) * | 2007-04-11 | 2008-11-20 | Nec Electronics Corp | 表示装置の駆動回路 |
JP2010096785A (ja) * | 2008-10-14 | 2010-04-30 | Nec Electronics Corp | 表示駆動回路及びテスト方法 |
EP2834806A1 (en) * | 2012-04-04 | 2015-02-11 | Sanofi-Aventis Deutschland GmbH | Method and apparatus for testing a digital display |
KR102450337B1 (ko) * | 2018-07-13 | 2022-10-05 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 검사 방법 |
CN116312364B (zh) * | 2023-03-21 | 2024-04-19 | 惠科股份有限公司 | 显示面板的开机方法和显示面板 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4018014B2 (ja) * | 2003-03-28 | 2007-12-05 | 株式会社ルネサステクノロジ | 半導体装置およびその試験方法 |
-
2005
- 2005-02-16 JP JP2005038981A patent/JP4055780B2/ja not_active Expired - Fee Related
-
2006
- 2006-02-13 US US11/352,622 patent/US20060181526A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JP2006227168A (ja) | 2006-08-31 |
US20060181526A1 (en) | 2006-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4055780B2 (ja) | 表示ドライバ | |
JP4812361B2 (ja) | Lcd駆動用ic内のデジタル/アナログ変換器のテスト装置 | |
KR100862602B1 (ko) | 화상표시장치 | |
KR101133486B1 (ko) | 구동 회로 및 표시 장치 | |
US7719509B2 (en) | Driver for liquid crystal display | |
JP2008102344A (ja) | 表示装置の駆動回路およびそのテスト方法 | |
KR20020007956A (ko) | 데이터 드라이버 및 그것을 이용한 표시 장치 | |
US7277078B2 (en) | Display device | |
JP2018004887A (ja) | 表示制御デバイス及び表示パネルモジュール | |
KR100682001B1 (ko) | 반도체 장치 및 그 시험 방법 | |
US7659878B2 (en) | Display control device | |
JP4093244B2 (ja) | 表示ドライバ | |
US20030151575A1 (en) | Driver circuit for liquid crystal display panel | |
KR100833629B1 (ko) | 피크 전류를 줄일 수 있는 영상 데이터 구동 장치와 방법 | |
US20210150999A1 (en) | Data signal line drive circuit and liquid crystal display device provided with same | |
US20110148842A1 (en) | Source driver for liquid crystal display panel | |
US5191333A (en) | Two stage digital to analog connecting circuit | |
US20160365063A1 (en) | Level shifter and source driver integrated circuit | |
US20090167742A1 (en) | Display Device Driving Circuit, Data Signal Line Driving Circuit, and Display Device | |
JP5015041B2 (ja) | 駆動回路および駆動回路を備えた表示装置 | |
JP2001337657A (ja) | 液晶表示装置 | |
JP5015038B2 (ja) | 駆動回路および該駆動回路を備えた表示装置 | |
JP5015037B2 (ja) | 駆動回路および該駆動回路を備えた表示装置 | |
JP2007256952A (ja) | 表示ドライバ | |
JP3806333B2 (ja) | 半導体集積回路、半導体集積回路の試験装置、及び半導体集積回路の試験方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071120 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071203 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4055780 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121221 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121221 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131221 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |