JP4054394B2 - データ通信方法及びデータ通信システム - Google Patents
データ通信方法及びデータ通信システム Download PDFInfo
- Publication number
- JP4054394B2 JP4054394B2 JP24997896A JP24997896A JP4054394B2 JP 4054394 B2 JP4054394 B2 JP 4054394B2 JP 24997896 A JP24997896 A JP 24997896A JP 24997896 A JP24997896 A JP 24997896A JP 4054394 B2 JP4054394 B2 JP 4054394B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- check code
- transmission
- frame length
- added
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Information Transfer Systems (AREA)
Description
【発明の属する技術分野】
本発明は、データ通信方法及びデータ通信システムに関するものである。
【0002】
【従来の技術】
従来では、プリンターポートを使用して双方向通信を行う場合、例えばIEEE 1284に記載されているニブルモードの様に、パーソナルコンピュータからは8本のデータ出力線と1本のクロック信号出力線が周辺機器に接続され、周辺機器からは4本のデータ出力線と1本のクロック信号出力線がパーソナルコンピュータに接続される。そして、所定の手順に従ってデータを出力した後、クロック信号を変化させる事によってパーソナルコンピュータと周辺機器間で双方向のデータ通信が行われる。
【0003】
【発明が解決しようとする課題】
しかしながら、周辺機器が受信するデータに比べて送信するデータが多い場合、実質的な通信時間は、周辺機器が1度に出力できるデータサイズ(この場合は4bit)に依存する。このため周辺機器にパーソナルコンピュータが1度に出力できるデータサイズ(この場合は8bit)分の受信バッファを備えても、その使用効率が低い。
【0004】
また、様々なメーカーから販売されているコンピュータのプリンターポートにおいては、安定した通信ができるように、データ信号を出力してからクロック信号を変化させるまでに所定の時間以上の遅延を必要とする。このため、 コンピュータの種類によっては、周辺機器との通信速度が、そのプリンターポートの性能が許容する通信速度よりも、かなり遅いものとなってしまう。
【0005】
【課題を解決するための手段】
上記の技術的課題を解決するために、本発明に係るデータ通信方法は、以下の構成とる。
【0006】
すなわち、第1装置から第2装置へのn本のデータ線を用いた第1データの送信と、前記第2装置から前記第1装置へのm本のデータ線を用いた第2データの送信と、を平行して行うデータ通信方法であって、前記第1装置から前記第2装置への前記第1データの送信と前記第2装置から前記第1装置への前記第2データの送信とを同時に行うに際して、フレーム長L1の第1データにそのデータに対応するフレーム長Lcのチェックコードを付加し、フレーム長L2の第2データにそのデータに対応するフレーム長Lcのチェックコードを付加し、前記第2データのフレーム長はL2=(m/n)*(L1+Lc)−Lcとして、前記チェックコードが付加された第1データ及び第2データを連続して送信し、前記第1装置での前記第2装置からの前記第2データの受信と前記第2装置での前記第1装置からの前記第1データの受信とを同時に行うに際して、前記第2装置が受信した前記第1データ及び前記第1装置が受信した前記第2データに付加された前記チェックコードを用いて対応する第1及び第2データのエラー判別を行うことを特徴とする。
【0021】
【発明の実施の形態】
(第1の実施形態)
以下、図面に基づいて、本発明の第1の実施形態を説明する。
【0022】
図1は、本発明の第1の実施形態によるデータ通信方式を簡略化して示す回路図である。
【0023】
図1において、1は周辺機器、2はパーソナルコンピュータ、3及び14はCPU,4及び15はメモリ、5及び16は内部バスであり、6〜10は出力バッファ、11〜13は入力バッファである。
【0024】
また、17はプリンターポートであり、このプリンターポート17は、図2に示すようなピン配置になっている。この第1の実施形態では、図1で示す様に周辺機器1の5つの出力ポートをBUSY,PE,SLCT,-ERROR,-ACKに接続し、かつ周辺機器1の3つの入力ポートにData 0, Data 1, Data 2を接続する。CPU3はメモリ4から5ビットのデータを読みだし、内部バス5を介して出力バッファ6〜10に、読みだした5ビットの値に応じて「H」「L」を出力し、その出力された値をCPU14が内部バス16を介してプリンターポート17から読みこみ、その結果をメモリ15に書き込むことによって周辺機器1からパーソナルコンピュータ2にデータを送信することができる。
【0025】
また、CPU14がメモリ15から3ビットのデータを読みだし、内部バス16を介してプリンターポート17に、読みだした3ビットの値に応じて「H」「L」を出力し、その出力された信号を、CPU3が内部バス5を介して入力バッファ11〜13から読み込み、その結果をメモリ4に書き込むことによって、パーソナルコンピュータ2から周辺機器1にデータを送信することができる。
【0026】
そして、それぞれのCPU3,14がデータを読みだすタイミングを定まったものとし、連続したデータの送受信を行うために、-ACKとData 2をデータのタイミングを伝えるためのクロック信号として使用する。そして、そのことにより、図3に示すようなハンドシェイクを行うので、双方向の通信が可能となる。
【0027】
また、この時送受信するデータフォーマット(以下フレームと呼ぶ)を図4に示す。周辺機器1からパーソナルコンピュータ2へ送信するフレームのデータフィールドの長さ(以下、フィールド長)をL1、該送信のためのデータ線の本数をn本、パーソナルコンピュータ2から周辺機器1への送信のためのデータ線の本数をm本、巡回符号化チェックコード(以下、CRC)のフレーム長をLcとすると、パーソナルコンピュータ2から周辺機器1に送信するフレーム長L2は、
L2 = (m / n) * ( L1 + Lc ) - Lc
という数式で表される。
【0028】
例えば、n=4,m=2,Lc=2のような場合、上式は、
L2 = L1 /2 - 1
のようになる。ただしL1は偶数とする。このようにしてフィールド長を定義することによって、パーソナルコンピュータ2と周辺機器1とが同時にCRCのチェックを行う事ができるようになる。
【0029】
次に、データの転送手順の詳細を図3、5、6を参照して説明する。
【0030】
周辺機器1における動作を図5に、パーソナルコンピュータ2における動作を図6にフローチャートとして示す。双方の動作は連動しているので、図5及び図6を互いに参照しながら処理を説明する。
【0031】
まず最初に、周辺機器1は、-ACKに「H」を出力し(ステップS500)、パーソナルコンピュータ2は、Data 2に「L」を出力する(ステップS600)。
【0032】
次に、周辺機器1は転送するバイトデータをメモリ4から読み込み(ステップS501)、下位4ビット、bit 0, bit 1, bit 2, bit 3に応じてそれぞれ-ERROR, SLCT, PE, BUSYに「H」「L」を出力する(ステップS502)。次に、-ACKに「L」を出力する(ステップS503)。
【0033】
パーソナルコンピュータ2は、-ACKからの入力が「L」に変化した事を検出すると(ステップS602)、所定時間後に-ERROR, SLCT, PE, BUSYの状態を読み込む(ステップS603)。次に、パーソナルコンピュータ2は、転送するバイトデータの下位2ビット,bit 0, bit 1に応じてそれぞれData 0, Data 1に「H」「L」を出力し(ステップS604)、その後、Data 2に「H」を出力する(ステップS605)。
【0034】
周辺機器1は、Data 2からの入力が「H」に変化した事を検出すると(ステップS504)、所定時間後に Data 0, Data 1の状態を読みだし(ステップS505)、バイトデータの上位4ビット、bit 4, bit 5, bit 6, bit 7に応じてそれぞれ-ERROR, SLCT, PE, BUSYに「H」「L」を出力し(ステップS506)、その後、-ACKに「H」を出力する(ステップS507)。
【0035】
パーソナルコンピュータ2は、-ACKからの入力が「H」に変化した事を検出すると(ステップS606)、所定時間後に -ERROR, SLCT, PE, BUSYの状態を読みだす(ステップS607)。パーソナルコンピュータ2は、転送するバイトデータのbit 2, Bit 3に応じてそれぞれData 0, Data 1に「H」「L」を出力し(ステップS608)、その後Data 2に「L」を出力する(ステップS609)。引き続き、パーソナルコンピュータ2は、前回-ERROR, SLCT, PE, BUSYから読みだした値と今回-ERROR, SLCT, PE, BUSYから読みだした値から1バイトのデータを復元する(ステップS610)。ここまでの動作によって周辺機器1からパーソナルコンピュータ2に1バイトのデータ転送が完了する。
【0036】
周辺機器1はData 2からの入力が「L」に変化した事を検出すると(ステップS508)、所定時間後に Data 0,Data 1の状態を読みだす(ステップS509)。そして、前回 Data 0とData 1から読み出した値と今回Data 0とData 1から読み出した値から、4ビットのデータを復元する。
【0037】
以上の動作をもう一度繰り返すことによって、周辺機器1は合計2バイトのデータをパーソナルコンピュータ2に転送し、パーソナルコンピュータ2は1バイトのデータを周辺機器1に転送する。
【0038】
また、一般的なプリンターポートでは、-ERROR, SLCT, PE, BUSY, -ACKはステータス信号として使用し、Data 0〜Data 7は STROBE信号と同期して使用する事が前提となって設計されている。この為、周辺機器1とパーソナルコンピュータ2が、それぞれData 2と-ACKの変化を検出した後に、データ線として使用しているData 0, Data 1, -ERROR, SLCT, PE, BUSYの状態を直ちに読み出すとデータが安定していない場合がある。そこで、データを読み出すまでに所定の時間を設けることにより、本第1の実施形態の様に使用する事が前提とされていないプリンターポートにおいても、安定したデータ読みだしが可能となる。
【0039】
(第2の実施形態)
本発明の第2の実施形態を図7を参照して説明する。
【0040】
第2の実施形態は、第1の実施形態とはデータ転送手順が異なる。第1の実施形態においては、元々第1の実施形態のような信号線の使用を前提されていないプリンターポートにおいて安定したデータをプリンターポート端子から読みだす為に、図7に示す様に、クロック信号(Data 1または-ACK)の変化を検出してからデータ信号を読みだすまでの時間として、一定の値の読み出し遅延時間Tdを使用していた。
【0041】
しかしながら、パーソナルコンピュータ2の種類によっては、クロック信号が変化した時点で既にデータ信号の状態が安定しているものもあるので、このような種類のパーソナルコンピュータ2を使用した際には、データを読みだすタイミングをTd時間も遅延させていることは、通信速度を低下させるだけである。
【0042】
そこで、本発明の第2の実施形態においては、読み出し遅延時間Tdを調整しながらデータ転送を行う。読み出し遅延時間Tdの調整手順を図8に従って説明する。
【0043】
まず、管理情報の初期化をおこなう(ステップS801)。ここで、Td、CRC_error_cnt、Continue_cntを0にする。次に、プリンターポート17の初期化を行う(ステップS802)。プリンターポート17の初期化は、周辺機器1の場合は、所定の手順によって、
{ -ACk, BUSY, -ERROR, SLCT, PE } = { H, H, L, L, L }
とする。また、パーソナルコンピュータ2の場合は、所定の手順によって、
{ Data 0, Data 1, Data 2 } = { L, L, L }
とする。
【0044】
その後、フレームの送受信を行い(ステップS803)、その結果CRCエラーが発生した否かを判別する(ステップS804)。そして、CRCエラーが発生したと判別された場合は、CRC_error_cntとContinue_cntを1つづつカウントアップする(ステップS806)。また、CRCエラーが発生していないと判別された場合は、Continue_cntを0にリセットする(ステップS805)。次に、Continue_cntが1を超えていないか否かを判別する(ステップS807)。Continue_cntが1を超えていると判別された場合は、読み出し遅延時間Tdを所定の値Taだけ増加させる(ステップS808)。Continue_cntが1を超えていないと判別された場合は、Tdを変化させずに再びフレームの送受信を行う(ステップS802)。以上の処理によって、パーソナルコンピュータ2の種類によっては、クロック信号の検出とデータの読みだしを1度に行うことができる。
【0045】
また、本第2の実施形態においては、データ信号をプリンターポート17に出力した後、クロック信号を変化させている。しかしながら、本第2の実施形態の様にTdを調節することによって、データ信号とクロック信号を同時にプリンターポート17に出力しても、CRCエラー無しにデータ信号を読みだすことができる。
【0046】
なお、本発明の2つの実施形態では、データバスが、パーソナルコンピュータから周辺機器への方向である場合のみしか考慮されていないが、近年のパーソナルコンピュータでは、データバスの方向を逆に切換えることができるモデルが存在している。その場合、INIT、STROBEの2つの信号線をパーソナルコンピュータからのデータ1ビット及びクロックに割り当て、データバス、及び本発明の2つの実施形態で使用した周辺機器側の信号を用いて通信を行うようにすると、1回のハンドシェークで12ビットの転送ができるようになる。
【0047】
【発明の効果】
以上詳述したように、本発明によれば、送信が頻繁に発生する機器側のデータ線を増やし、送信があまり発生しない機器側のデータ線を減らす事により、通信路の使用効率を向上させることができるという効果がある。
【0048】
さらに、本発明によれば、一定データサイズの送信毎に、パーソナルコンピュータと周辺機器が同時に転送データの誤りを判定することができるという効果がある。
【0049】
また、本発明によれば、伝送路の特性によらず、送信側がデータ信号とクロック信号とを同時にセットすることができ、より高速なデータ交換が可能となるという効果がある。
【図面の簡単な説明】
【図1】本発明の第1の実施形態によるデータ通信方法を簡略化して示す回路図である。
【図2】プリンターポートのピン配置図である。
【図3】本発明の第1の実施形態におけるハンドシェイクを示す図である。
【図4】本発明の第1の実施形態におけるデータフォーマットを示す図である。
【図5】周辺機器1における本発明の第1の実施形態によるデータ通信方法の動作を示すフローチャートである。
【図6】パーソナルコンピュータ2における本発明の第1の実施形態によるデータ通信方法の動作を示すフローチャートである。
【図7】本発明の第2の実施形態におけるクロック信号の変化とデータ信号の読み出しタイミングを示す図である。
【図8】本発明の第2の実施形態における読み出し遅延時間Tdを調節する動作を示すフローチャートである。
【符号の説明】
1 周辺機器
2 パーソナルコンピュータ
3、14 CPU
4、15 メモリ
5、16 内部バス
6〜10 出力バッファ
11〜13 入力バッファ
17 プリンターポート
Claims (7)
- 第1装置から第2装置へのn本のデータ線を用いた第1データの送信と、前記第2装置から前記第1装置へのm本のデータ線を用いた第2データの送信と、を平行して行うデータ通信方法であって、
前記第1装置から前記第2装置への前記第1データの送信と前記第2装置から前記第1装置への前記第2データの送信とを同時に行うに際して、フレーム長L1の第1データにそのデータに対応するフレーム長Lcのチェックコードを付加し、フレーム長L2の第2データにそのデータに対応するフレーム長Lcのチェックコードを付加し、前記第2データのフレーム長はL2=(m/n)*(L1+Lc)−Lcとして、前記チェックコードが付加された第1データ及び第2データを連続して送信し、
前記第1装置での前記第2装置からの前記第2データの受信と前記第2装置での前記第1装置からの前記第1データの受信とを同時に行うに際して、前記第2装置が受信した前記第1データ及び前記第1装置が受信した前記第2データに付加された前記チェックコードを用いて対応する第1及び第2データのエラー判別を行う
ことを特徴とするデータ通信方法。 - 前記第1装置からの前記第1データの送信に際しては、クロック信号線によるクロック信号の送信と同期させて前記第1データを送信し、前記第2装置での前記第1データの受信に際しては、前記クロック信号を検出したことに応答して前記n本のデータ線を読み出すことにより前記第1データを受信し、
前記第2装置での第1データの受信におけるエラー判別の結果、前記第1データにエラーが発生したと判別した場合、前記データ線の読み出しを所定時間遅らすことを特徴とする請求項1に記載のデータ通信方法。 - 前記チェックコードを、巡回符号化チェックコードとすることを特徴とする請求項1または2に記載のデータ通信方法。
- 第1装置から第2装置へのn本のデータ線を用いた第1データの送信と、前記第2装置から前記第1装置へのm本のデータ線を用いた第2データの送信と、を平行して行うデータ通信システムであって、
前記第1装置は、
前記第1装置から前記第2装置への前記第1データの送信と前記第2装置から前記第1装置への前記第2データの送信とを同時に行うに際して、フレーム長L1の第1データにそのデータに対応するフレーム長Lcのチェックコードを付加し、前記チェックコードが付加された第1データを連続して送信する第1送信手段と、
前記第1装置での前記第2装置からの前記第2データの受信と前記第2装置での前記第1装置からの前記第1データの受信とを同時に行うに際して、受信した第2データに付加された前記チェックコードを用いて対応する第2データのエラー判別を行う第1判別手段と、を有し、
前記第2装置は、
前記第1装置から前記第2装置への前記第1データの送信と前記第2装置から前記第1装置への前記第2データの送信とを同時に行うに際して、フレーム長L2の第2データにそのデータに対応するフレーム長Lcのチェックコードを付加し、前記第2データのフレーム長はL2=(m/n)*(L1+Lc)−Lcとして、前記チェックコードが付加された第2データを連続して送信する第2送信手段と、
前記第1装置での前記第2装置からの前記第2データの受信と前記第2装置での前記第1装置からの前記第1データの受信とを同時に行うに際して、受信した第1データに付加された前記チェックコードを用いて対応する第1データのエラー判別を行う第2判別手段と、を有する
ことを特徴とするデータ通信システム。 - 前記第1装置では、前記第1データの送信に際し、クロック信号線によるクロック信号の送信と同期させて前記第1データを送信し、
前記第2装置では、前記第1データの受信に際し、前記クロック信号を検出したことに応答して前記n本のデータ線を読み出すことにより前記第1データを受信し、前記第1データの受信におけるエラー判別の結果、前記第1データにエラーが発生したと判別した場合、前記データ線の読み出しを所定時間遅らすことを特徴とする請求項4に記載のデータ通信システム。 - 前記チェックコードを、巡回符号化チェックコードとすることを特徴とする請求項4または5のいずれかに記載のデータ通信システム。
- 前記第2装置はパーソナルコンピュータであり、前記第1装置はその周辺機器であることを特徴とする請求項4〜6のいずれかに記載のデータ通信システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24997896A JP4054394B2 (ja) | 1996-09-20 | 1996-09-20 | データ通信方法及びデータ通信システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24997896A JP4054394B2 (ja) | 1996-09-20 | 1996-09-20 | データ通信方法及びデータ通信システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1097495A JPH1097495A (ja) | 1998-04-14 |
JP4054394B2 true JP4054394B2 (ja) | 2008-02-27 |
Family
ID=17201024
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24997896A Expired - Fee Related JP4054394B2 (ja) | 1996-09-20 | 1996-09-20 | データ通信方法及びデータ通信システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4054394B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007066456A1 (ja) * | 2005-12-05 | 2007-06-14 | Matsushita Electric Industrial Co., Ltd. | インターフェース回路 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0214342A (ja) * | 1988-07-01 | 1990-01-18 | Fujitsu Ltd | エラー報告方式 |
JP3134256B2 (ja) * | 1992-03-19 | 2001-02-13 | 沖電気工業株式会社 | プリンタの双方向通信方法 |
JPH06164564A (ja) * | 1992-11-19 | 1994-06-10 | Nec Eng Ltd | データ転送システム |
US5581669A (en) * | 1992-12-18 | 1996-12-03 | Microsoft Corporation | System and method for peripheral data transfer |
JPH0749820A (ja) * | 1993-08-09 | 1995-02-21 | Sekisui Chem Co Ltd | ワイヤレス・プリンタ・バッファ |
JP3489147B2 (ja) * | 1993-09-20 | 2004-01-19 | 株式会社日立製作所 | データ転送方式 |
JPH07276743A (ja) * | 1994-04-12 | 1995-10-24 | Canon Inc | 画像記録装置 |
JP2848245B2 (ja) * | 1994-06-06 | 1999-01-20 | ブラザー工業株式会社 | プリンタ設定装置 |
JPH08194664A (ja) * | 1995-01-19 | 1996-07-30 | Hitachi Ltd | データ転送装置 |
-
1996
- 1996-09-20 JP JP24997896A patent/JP4054394B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1097495A (ja) | 1998-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7328399B2 (en) | Synchronous serial data communication bus | |
US6073186A (en) | Low speed serial bus protocol and circuitry | |
US7793030B2 (en) | Association of multiple PCI express links with a single PCI express port | |
JP2010508600A (ja) | デュアルモードメモリ相互接続を備えたメモリコントローラ | |
US8010860B2 (en) | Method and architecture to prevent corrupt data propagation from a PCI express retry buffer | |
US7779194B2 (en) | Data modification module | |
JPH09505421A (ja) | 並列ポートから高速データ転送を行う方法および装置 | |
CN114446363A (zh) | 存储装置和存储装置的操作方法 | |
US5655153A (en) | Buffer system | |
US9535454B2 (en) | Computing module with serial data connectivity | |
US5764967A (en) | Multiple frequency memory array clocking scheme for reading and writing multiple width digital words | |
JP3757204B2 (ja) | エラー検出/訂正方式及び該方式を用いた制御装置 | |
JP4054394B2 (ja) | データ通信方法及びデータ通信システム | |
KR0174853B1 (ko) | 상대방 메모리를 이용한 두 프로세서간 비동기 직렬 통신 송/수신 장치 | |
US5864716A (en) | Tagged data compression for parallel port interface | |
US5402430A (en) | Parity inversion test system | |
US7030655B2 (en) | Memory interface system | |
EP0382342B1 (en) | Computer system DMA transfer | |
JP3368867B2 (ja) | 通信システム及び通信機器 | |
CN114564441B (zh) | 片上系统、数据处理方法及计算机设备 | |
KR0174855B1 (ko) | 상대방 메모리를 이용한 두 프로세서간 비동기 직렬 통신 송/수신 장치 | |
CN117714238A (zh) | 接收差分信号的装置、方法和包括该装置的通信方法 | |
CN116893997A (zh) | 接口设备和包括该接口设备的计算系统 | |
CN101211328B (zh) | 高性能可编程逻辑系统接口及芯片 | |
Robinson et al. | Multi-Gigabyte/sec DRAM with the MicroUnity MediaChannel interface |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060309 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060322 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060510 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070301 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070911 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071127 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071210 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121214 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131214 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |