JP4046218B2 - Electronic equipment - Google Patents

Electronic equipment Download PDF

Info

Publication number
JP4046218B2
JP4046218B2 JP2002220012A JP2002220012A JP4046218B2 JP 4046218 B2 JP4046218 B2 JP 4046218B2 JP 2002220012 A JP2002220012 A JP 2002220012A JP 2002220012 A JP2002220012 A JP 2002220012A JP 4046218 B2 JP4046218 B2 JP 4046218B2
Authority
JP
Japan
Prior art keywords
base member
lead
solder
semiconductor device
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002220012A
Other languages
Japanese (ja)
Other versions
JP2004063777A (en
Inventor
尚史 谷江
寛 中嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Micron Memory Japan Ltd
Original Assignee
Hitachi Ltd
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Elpida Memory Inc filed Critical Hitachi Ltd
Priority to JP2002220012A priority Critical patent/JP4046218B2/en
Publication of JP2004063777A publication Critical patent/JP2004063777A/en
Application granted granted Critical
Publication of JP4046218B2 publication Critical patent/JP4046218B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Description

【０００１】
【発明の属する技術分野】
本発明は、電子装置に関し、特に、テープ・キャリア・パッケージ（ＴＣＰ：Ｔape Ｃarrier Ｐackage）型半導体装置を組み込んだ電子装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
半導体装置として、ＴＣＰ型と呼称される半導体装置が知られている。このＴＣＰ型半導体装置は、可撓性フィルムの表面に貼り付けられた金属箔にエッチング加工を施してリードを形成したテープキャリアを用いて製造されるので、金属板にプレス加工又はエッチング加工を施してリードを形成したリードフレームを用いて製造される半導体装置と比較して薄型化及び多ピン化を図ることができる。
【０００３】
前記ＴＣＰ型半導体装置は、主に、回路形成面（主面）に電極が形成された半導体チップと、半導体チップの電極に電気的に接続されるリードと、リードが固定された可撓性の絶縁性フィルムと、半導体チップの回路形成面を覆う樹脂とを有する構成になっている。リードの一端側はバンプを介して半導体チップの電極に接続され、リードの他端側は半導体チップの外側に引き出されている。リードの一端側と半導体チップの電極との接続は熱圧着にて行なわれている。バンプは、リードの一端側と半導体チップの電極とを接続するための接合材として用いられ、リードの一端側と半導体チップの電極とを接続する前の段階において、半導体チップの電極又はリードの一端側の接続部に予め形成されている。
【０００４】
一方、半導体メモリは、大型コンピュータ、パーソナルコンピュータ、携帯機器など様々な情報機器に使用されており、必要とされる容量は年々増加している。大容量化に伴って半導体メモリの実装面積は増大し、機器の小型化を阻害する要因となっている。
【０００５】
そこで、大容量化に好適な電子装置として、例えばＤＲＡＭ(Ｄynamic Ｒandom Ａccess Ｍemory)が内蔵されたＴＣＰ型半導体装置を二段重ねで実装基板に実装した半導体モジュールが知られている。この半導体モジュールは、薄型化に好適なＴＣＰ型半導体装置を二段重ねで実装しているので、半導体チップ全体を樹脂封止体で封止するパッケージ構造の半導体装置、例えばＴＳＯＰ（Ｔhin Ｓmall Ｏutline Ｐackage）型半導体装置を実装した半導体モジュールとほぼ同じ厚さで実質的に二倍の記憶容量を実現することができる。
【０００６】
前記半導体モジュールは、実装基板の互いに反対側に位置する主面及び裏面（表裏面）に並列に二段重ねでＴＣＰ型半導体装置を複数個実装し、これらのＴＣＰ型半導体装置を例えば金属製のキャップ部材で覆った構成になっている。ＴＣＰ型半導体装置としては下段用と上段用の二種類があり、何れも半導体チップの回路形成面が実装基板と向かい合う状態で実装されている。
【０００７】
下段用及び上段用ＴＣＰ型半導体装置のリードは、絶縁性フィルムに固定されたインナーリード部と、このインナーリード部と一体に形成され、かつ絶縁性フィルムから外部に突出するアウターリード部とを有し、アウターリード部は面実装型の一つであるガルウィング型に成形されている。ガルウィング型に成形されたアウターリード部は、絶縁性フィルムから外部に突出する第１の部分と、この第１の部分から半導体チップの厚さ方向に折れ曲がる第２の部分と、この第２の部分から第１の部分と同一方向に延びる第３の部分とを有する構成となり、第３の部分はＴＣＰ型半導体装置を実装基板に半田（はんだ）付け実装する時の接続用端子部として用いられる。下段用ＴＣＰ型半導体装置のアウターリード部は、絶縁性フィルムから外部に突出する平面方向の突出長さ（投影長さ）、及び形状に沿う延べ長さ（延在長さ）が上段用ＴＣＰ型半導体装置のアウターリード部よりも短くなっている。
【０００８】
なお、ＴＣＰ型半導体装置については、例えば、日経ＢＰ社発行の「ＶＬＳＩパッケージング技術（下）」、１９９３年５月３１日発行、第７１頁乃至第１０３頁に記載されている。
また、二段重ねで複数のＴＣＰ型半導体装置を組み込んだ半導体モジュールについては、例えば、特開平１１−４０７４５号公報に記載されている。
【０００９】
【発明が解決しようとする課題】
前述の半導体モジュールにおいて、ＴＣＰ型半導体装置は、リードのアウターリード部と実装基板の接続部とを半田付けすることで実装される。ＴＣＰ型半導体装置の半導体チップ（半導体素子）は動作時に発熱して温度上昇するが、半導体チップと実装基板の線膨張係数には差があるため、動作時にＴＣＰ型半導体装置のアウターリード部と実装基板の接続部とを接続する半田に大きな歪みが生じて半田接続部が破断し、接続不良に至ることが考えられる。そこで、従来は半導体チップと実装基板の線膨張係数差をアウターリード部の変形で吸収する事で、半田の歪みを低減して半田接続部の寿命を確保してきた。
【００１０】
しかしながら、半導体メモリの大容量化によって半導体チップの平面サイズは大きくなっていることや高密度な実装を行うために、ＴＣＰ型半導体装置のアウターリード部の突出長さは短くなっている。更に、ＴＣＰ型半導体装置を積層実装する場合、下段用ＴＣＰ型半導体装置は上段用ＴＣＰ型半導体装置を実装した下の空間部（上段用ＴＣＰ型半導体装置と実装基板との間の空間部）に実装する必要があるため、アウターリード部の突出長さは一層短くなる。一方、実装基板の接続部の長さ（アウターリード部の突出方向に沿う長さ）は、実装後のＴＣＰ型半導体装置に外力が加わった場合の接続不良等を防止するため１ｍｍ程度の長さを必要としてきた。これらのことからＴＣＰ型半導体装置のアウターリード部の突出長さと、実装基板の接続部の長さとの差は、年々縮まっていた。そして、半導体メモリの更なる大容量化と高密度実装化を目指すとき、アウターリード部の突出長さは実装基板の接続部の長さよりも短くする必要が生じた。しかしながら、アウターリード部の突出長さが実装基板の接続部の長さよりも短くなった場合、半田接続部の剛性が高くなり熱変形を吸収する効果が弱まる。これによって、ＴＣＰ型半導体装置のアウターリード部と実装基板の接続部との半田に生じる歪みが大きくなり、半田寿命が低下して接続不良を起こすことが考えられる。
従って、このような大容量で高密度実装の半導体モジュール（電子装置）においては半田寿命を確保することが課題となる。
【００１１】
本発明の目的は、電子装置の半田接続部の寿命を確保することが可能な技術を提供することにある。
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【００１２】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
前記目的は、半導体チップ（半導体素子）の下部への半田濡れ上がりを防止することで達成される。半田濡れ上がりを防ぐためには、ＴＣＰ型半導体装置のベース部材である絶縁性フィルムと基板の接続部とが重ならないように絶縁性フィルムの外側に基板の接続部を設けること、又は、半導体チップと向かい合うリードの部分を封止樹脂で覆う、又は、半導体チップの下部のリードに樹脂を塗布するといった手段がある。
【００１３】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００１４】
（実施形態１）
本実施形態１では、ＴＣＰ型半導体装置を組み込んだ半導体モジュールに本発明を適用した例について説明する。なお、ＴＣＰ型半導体装置の製造技術は、その組立手段からＴＡＢ（Ｔape Ａutomated Ｂonding）技術とも呼称されている。
【００１５】
図１は、本発明の実施形態１である半導体モジュールの一部を切り欠いた状態の模式的平面図であり、
図２は、実施形態１の半導体モジュールの一部を示す要部模式的断面図であり、
図３は、図２の一部を拡大した要部模式的断面図であり、
図４は、図３の一部を拡大した要部模式的断面図であり、
図５は、図４の一部を拡大した要部模式的断面図であり、
図６は、実施形態１の半導体モジュールに使用された実装基板の一部を示す要部模式的平面図であり、
図７は、実施形態１の半導体モジュールに組み込まれた下段用ＴＣＰ型半導体装置の概略構成を示す模式的平面図であり、
図８は、実施形態１の半導体モジュールに組み込まれた下段用ＴＣＰ型半導体装置の概略構成を示す模式的断面図である。
【００１６】
図１及び図２に示すように、本実施形態１の半導体モジュール（電子装置）１は、実装基板１０の互いに反対側に位置する主面及び裏面のうちの主面側に、並列に二段重ねでＴＣＰ型半導体装置２を複数個実装した片面実装構造になっており、これらのＴＣＰ型半導体装置２は実装基板１０に固定された金属性のキャップ部材１７で覆われている。ＴＣＰ型半導体装置２としては下段用（２ａ）と上段用（２ｂ）の二種類が使用されている。下段用ＴＣＰ型半導体装置２ａ及び上段用ＴＣＰ型半導体装置２ｂは、基本的に同一の構成になっており、後で説明するアウターリード部７ｂの寸法が異なっている。
【００１７】
ＴＣＰ型半導体装置２（２ａ，２ｂ）は、図７及び図８に示すように、半導体チップ３、ベース部材である可撓性の絶縁性フィルム６、複数のリード７からなる第１及び第２のリード群、封止樹脂８等を有する構成になっている。
【００１８】
半導体チップ３は、その厚さ方向と交差する平面形状が方形状で形成され、本実施形態では例えば縦幅３Ｌ×横幅３Ｗ＝１５．０３ｍｍ×８．８１ｍｍの長方形で形成されている。また、半導体チップ３は、ＴＣＰ型半導体装置２の薄型化を図るため、例えば０．２８ｍｍ程度の薄い厚さで形成されている。ここで、縦幅とは第１の方向に沿う長さを意味し、横幅とは第１の方向と直行する第２の方向に沿う長さを意味する。
【００１９】
半導体チップ３は、これに限定されないが、主に、半導体基板と、この半導体基板の主面に形成された複数のトランジスタ素子と、前記半導体基板の主面上において絶縁層、配線層の夫々を複数段積み重ねた多層配線層と、この多層配線層を覆うようにして形成された表面保護膜（最終保護膜）とを有する構成になっている。半導体基板は、例えば単結晶シリコンで形成されている。絶縁層は、例えば酸化シリコン膜で形成されている。配線層は、例えばアルミニウム（Ａｌ）、又はアルミニウム合金、又は銅（Ｃｕ）、又は銅合金等の金属膜で形成されている。表面保護膜は、例えば、酸化シリコン膜又は窒化シリコン膜等の無機絶縁膜及び有機絶縁膜を積み重ねた多層膜で形成されている。
【００２０】
半導体チップ３には、集積回路として例えば２５６メガビットのＤＤＲＳＤＲＭ（Ｄouble Ｄata Ｒate Ｓynchronous Ｄynamic Ｒandom Ａccess Ｍemory）回路が内蔵されている。この集積回路は、主に、半導体基板の主面に形成されたトランジスタ素子及び多層配線層に形成された配線によって構成されている。
【００２１】
半導体チップ３の互いに反対側に位置する回路形成面（主面）３ｘ及び裏面のうちの回路形成面３ｘには、複数の電極パッド（ボンディングパッド）４が設けられている。複数の電極パッド４は、半導体チップ３の多層配線層のうちの最上層の配線層に形成され、半導体チップ３の表面保護膜に形成されたボンディング開口部によって露出されている。複数の電極パッド４は、半導体チップ３の回路形成面３ｘの長手方向（長辺方向）の中心線に沿って配置されている。
【００２２】
絶縁性フィルム６は、その厚さ方向と交差する平面形状が方形状で形成され、本実施形態では例えば縦幅６Ｌ×横幅６Ｗ＝１６．４６×９．２１の長方形で形成されている。即ち、絶縁性フィルム６は、半導体チップ３よりも若干大きい平面サイズになっている。
【００２３】
第１及び第２のリード群のリード７は、絶縁性フィルム６の互いに反対側に位置する主面及び裏面のうちの主面に接着材を介在して接着固定されている。第１のリード群のリード７は、絶縁性フィルム６の互いに反対側に位置する二つの辺（本実施形態では長辺：６ａ，６ｂ）のうちの一方の辺６ａに沿って配置され、第２のリード群のリード７は、絶縁性フィルム６の他方の辺６ｂに沿って配置されている。
【００２４】
第１のリード群のリード７は、絶縁性フィルム６の一方の辺６ａを横切るようにして絶縁性フィルム６の内外に亘って延在し、第２のリード群のリード７は、絶縁性フィルム６の他方の辺６ｂを横切るようにして絶縁性フィルム６の内外に亘って延在している。第１のリード群のリード７は、絶縁性フィルム６の主面に接着固定されたインナーリード部６ａと、このインナーリード部６ａと一体に形成され、かつ絶縁性フィルム６の一方の辺６ａ側から外部に突出するアウターリード部６ｂとを有する構成になっている。第２のリード群のリード７は、絶縁性フィルム６の主面に接着固定されたインナーリード部６ａと、このインナーリード部６ａと一体に形成され、かつ絶縁性フィルム６の他方の辺６ｂ側から外部に突出するアウターリード部６ｂとを有する構成になっている。即ち、本実施形態のＴＣＰ型半導体装置２は、ベース部材の互いに反対側に位置する二つの辺側に夫々リード群を配置した二辺リード配列構造になっている。
【００２５】
半導体チップ３は、その回路形成面３ｘが絶縁性フィルム６の裏面と向かい合う状態で絶縁性フィルム６に接着固定されている。第１及び第２のリード群のリード７は、インナーリード部７ａの先端部分が半導体チップ３の電極パッド４にバンプ（突起状電極）５を介在して電気的にかつ機械的に接続されている。バンプ５としては、例えばＡｕからなるスタッドバンプが用いられている。各リード７のインナーリード部７ａの先端部分と各電極パッド４との接続は、熱圧着法にて行われている。なお、絶縁性フィルム６には、半導体チップ３の電極パッド４とリード７とを接続するためのボンディング開口部や、しわの発生を抑制するための開口部等が形成されている。
【００２６】
半導体チップ３の電極パッド４とリード７との接続部は、封止樹脂８によって封止されている。封止樹脂８は、例えばエポキシ系樹脂に有機溶剤が添加された熱硬化性樹脂を半導体チップ３の回路形成面３ｘに塗布し、その後、熱処理を施して硬化させることによって形成される。
【００２７】
絶縁性フィルム６の横幅６Ｗを半導体チップ３の横幅３Ｗよりも大きくし、封止樹脂８を半導体チップ３の側面及び絶縁性フィルム６の主面上に配置することで、半導体チップ３と絶縁性フィルム６との剥離を防止している。
【００２８】
第１及び第２のリード群において、各々のリード７のアウターリード部７ｂは、面実装型リード形態の一つであるガルウィング型に折り曲げ成形されている。ガルウィング型のアウターリード部７ｂは、図４に示すように、絶縁性フィルム６から外部に突出する第１の部分７ｂ１と、この第１の部分７ｂ１から半導体チップ３（絶縁性フィルム６）の厚さ方向に折れ曲がる第２の部分７ｂ２と、この第２の部分７ｂ２から第１の部分７ｂ１と同一方向に折れ曲がる第３の部分７ｂ３とを有する構成となり、主に第３の部分７ｂ３はＴＣＰ型半導体装置２を実装基板１０に半田付け実装する時の接続用端子部として用いられる。
【００２９】
ＴＣＰ型半導体装置２は、テープキャリアを用いるＴＡＢ技術によって製造される。テープキャリアは、主に、一定幅で長尺状の可撓性フィルムの主面に複数のリード７からなる単位リードパターンがその長手方向に繰り返し形成された構成になっている。複数のリード７は、可撓性フィルムの主面に接着材を介して貼り付けられた金属箔をエッチングすることによって形成される。可撓性フィルムとしては、例えば７５μｍ程度の厚さのポリイミド系樹脂からなる可撓性フィルムが用いられている。金属箔としては、例えば３５μｍ程度の厚さの銅箔が用いられている。
【００３０】
ＴＣＰ型半導体装置２は、テープキャリアの単位リードパターン毎に半導体チップ３の電極パッド４とリード７のインナーリード部７ａとを熱圧着にて接続し、その後、テープキャリアの単位リードパターン毎に半導体チップ３の回路形成面３ｘに液状の封止樹脂８を塗布し、その後、熱処理を施して封止樹脂８を硬化させることによって製造される。ＴＣＰ型半導体装置２は、これに限定されないが、例えばテープキャリアに形成された状態で半導体モジュール１の組立工程に搬送される。半導体モジュール１の組立工程では、アウターリード部７ｂの切断及び折り曲げ成形を行う切断成型工程、テープキャリアからＴＣＰ型半導体装置２を切り取る切り取り工程等を施して単品のＴＣＰ型半導体装置２を形成した後、このＴＣＰ型半導体装置２を実装基板１０に半田付け実装する。ＴＣＰ型半導体装置２の絶縁性フィルム６は、テープキャリアの一部からなり、テープキャリアから切り取ることによって形成される。
【００３１】
ここで、図４に示すように、下段用ＴＣＰ型半導体装置２ａのアウターリード部７ｂは、絶縁性フィルム６から外部に突出する平面方向の突出長さ（投影長さ）Ｌ４が上段用ＴＣＰ型半導体装置２ｂのアウターリード部７ｂよりも短くなっている。また、下段用ＴＣＰ型半導体装置２のアウターリード部７ｂは、第１の部分７ｂ１と第３の部分７ｂ３とのオフセット量（リード高さ）が上段用ＴＣＰ型半導体装置２ｂのアウターリード部７ｂよりも小さくなっている。この下段用及び上段用は、アウターリード部７ｂの切断成形工程において、アウターリード部７ｂの切断位置及び折り曲げ位置を変えることによって形成される。即ち、下段用及び上段用ＴＣＰ型半導体装置（２ａ，２ｂ）は、アウターリード部７ｂを除いて共通の構造になっている。このように、アウターリード部７ｂ以外の構造を共通とすることで、半導体モジュール１の低コスト化を図ることができる。
【００３２】
図２及び図３に示すように、下段用及び上段用ＴＣＰ型半導体装置（２ａ，２ｂ）は、これらの半導体チップ３の回路形成面３ｘが実装基板１０の主面と向かい合う状態で実装基板１０の主面に実装されている。また、上段用ＴＣＰ型半導体装置２ｂは、下段用ＴＣＰ型半導体装置２ａ上に積層された状態で実装基板１０の主面に実装されている。本実施形態では、高密度な実装を目的として、実装基板１０に、下段用ＴＣＰ型半導体装置２ａと上段用ＴＣＰ型半導体装置２ｂが上下に二段積層して実装されている。
【００３３】
実装基板１０は、詳細に図示していないが、図２及び図３に示すように、コア材１０ａと、このコア材１０ａの互いに反対側に位置する主面及び裏面のうちの主面を覆うようにして形成された絶縁膜１２と、このコア材１０ａの裏面を覆うようにして形成された絶縁膜（図示せず）とを有する構成になっている。コア材１０ａは、例えば、その主面、裏面及び内部に配線を有する多層配線構造になっている。コア材１０ａの各絶縁層は、例えばガラス繊維にエポキシ系若しくはポリイミド系の樹脂を含浸させた高弾性樹脂基板で形成されている。コア材１０ａの各配線層は、例えばＣｕを主成分とする金属膜で形成されている。コア材１０ａの主面上の絶縁膜１２は、主にコア材１０ａの最上層の配線層に形成された配線１１を保護する目的で形成され、コア材１０ａの裏面上の絶縁膜は、主にコア材１０ａの最下層の配線層に形成された配線（図示せず）を保護する目的で形成されている。コア材１０ａの主面上の絶縁膜１２及び裏面上の絶縁膜は、例えば、二液性アルカリ現像液型ソルダーレジストインキ、若しくは熱硬化型一液性ソルダーレジストインキで形成されている。
【００３４】
実装基板１０の主面には、下段用ＴＣＰ型半導体装置２ａの複数のアウターリード部７ｂの夫々の先端部分（第３の部分）に対応して配置された複数の接続部１１ａ、並びに、上段用ＴＣＰ型半導体装置２ｂの複数のアウターリード部７ｂの夫々の先端部分（第３の部分）に対応して配置された複数の接続部１１ｂが設けられている。この複数の接続部１１ａ及び１１ｂは、コア材１０ａの最上層の配線層に形成された複数の配線１１の夫々の一部で構成されている。即ち、実装基板１０の主面には、接続部１１ａを含む複数の配線１１及び接続部１１ｂを含む複数の配線１１が延在している。
【００３５】
絶縁膜１２には、接続部１１ａの平面方向の大きさを規定する開口部１３ａ、並びに接続部１１ｂの平面方向の大きさを規定する開口部１３ｂが形成されており、接続部１１ａ及び１１ｂの表面は、各々の開口部（１３ａ，１３ｂ）によって露出されている。
【００３６】
下段用ＴＣＰ型半導体装置２ａにおいて、絶縁性フィルム６の一方の辺６ａ側から外部に突出する複数のアウターリード部７ｂは、このアウターリード部７ｂに対応して実装基板１０の主面に設けられた複数の接続部１１ａに半田１５によって夫々電気的にかつ機械的に接続されている。絶縁性フィルム６の他方の辺６ｂ側から外部に突出する複数のアウターリード部７ｂは、このアウターリード部７ｂに対応して実装基板１０の主面に設けられた複数の接続部１１ａに半田１５によって夫々電気的にかつ機械的に接続されている。
【００３７】
上段用ＴＣＰ型半導体装置２ｂにおいて、絶縁性フィルム６の一方の辺６ａ側から外部に突出する複数のアウターリード部７ｂは、このアウターリード部７ｂに対応して実装基板１０の主面に設けられた複数の接続部１１ｂに半田１５によって夫々電気的にかつ機械的に接続されている。絶縁性フィルム６の他方の辺６ｂ側から外部に突出する複数のアウターリード部７ｂは、このアウターリード部７ｂに対応して実装基板１０の主面に設けられた複数の接続部１１ｂに半田１５によって夫々電気的にかつ機械的に接続されている。
【００３８】
図５に示すように、下段用ＴＣＰ型半導体装置２ａの絶縁性フィルム６から外部に突出するアウターリード部７ｂの突出長さ（投影長さ）Ｌ４は、アウターリード部７ｂの突出方向に沿う接続部１１ａ（開口部１３ａ）の長さＬ２よりも短くなっている。また、図３乃至図６に示すように、下段用ＴＣＰ型半導体装置２ａの絶縁性フィルム６の一方の辺６ａ側から外部に突出するアウターリード部７ｂが接続された接続部１１ａと、下段用ＴＣＰ型半導体装置２ａの絶縁性フィルム６の他方の辺６ｂ側から外部に突出するアウターリード部７ｂが接続された接続部１１ａとの間の距離（間隔）、換言すれば、絶縁性フィルム６の一方の辺６ａ側に位置する接続部１１ａ（開口部１３ａ）の内側の端部から絶縁性フィルム６の他方の辺６ｂ側に位置する接続部１１ａ（開口部１３ａ）の内側の端部までの長さＬ１は、下段用ＴＣＰ型半導体装置２ａの絶縁性フィルム６の横幅６Ｗ（アウターリード部７ｂの突出方向に沿う長さ）よりも長くなっており、絶縁性フィルム６の一方の辺６ａ側に位置する接続部１１ａ及び絶縁性フィルムの他方の辺６ｂ側に位置する接続部１１ａは、絶縁性フィルム６と重ならないように絶縁性フィルム６よりも外側に配置されている。本実施形態では、下段用ＴＣＰ型半導体装置２ａのアウターリード部７ｂの突出長さＬ４は例えば０．８５ｍｍ程度、接続部１１ａの長さＬ２は例えば０．９ｍｍ程度、絶縁性フィルム６の一方の辺６ａ側に位置する接続部１１ａと絶縁性フィルム６の他方の辺６ｂ側に位置する接続部１１ａとの間の距離Ｌ１は例えば９．３１ｍｍ程度、絶縁性フィルム６の横幅６Ｗは例えば９．２１ｍｍ程度になっている。
【００３９】
下段用及び上段用ＴＣＰ型半導体装置（２ａ，２ｂ）の実装においては、はじめに実装基板１０の接続部１１ａ及び１１ｂにペースト状の半田を塗布する。次に、下段用ＴＣＰ型半導体装置２ａのアウターリード部７ｂの第３の部分７ｂ３が実装基板１０の接続部１１ａ上に位置するように位置決めして実装基板１０に下段用ＴＣＰ型半導体装置２ａを仮置きする。次に、上段用ＴＣＰ型半導体装置２ｂのアウターリード部７ｂの第３の部分７ｂ３が実装基板１０の接続部１１ｂ上に位置するように位置決めして実装基板１０に下段用ＴＣＰ型半導体装置２ｂを仮置きする。下段用及び上段用ＴＣＰ型半導体装置の仮置きが終了した後、リフロー炉を通過させることで半田接続を行う。このような手順で実装を行うことで、一回のリフロー工程で上下二段のＴＣＰ型半導体装置を実装できるため、半導体モジュール１の製造コストを削減できる。また、リフロー工程が一回で済むため、半田の溶解時間を短くすることができ、金属間化合物の成長等による接続不良を防止することができる。
【００４０】
ところで、半導体チップ（半導体素子）３と実装基板１０の線膨張係数には１０ｐｐｍ／℃以上の差がある。従って、ＴＣＰ型半導体装置２を実装基板１０に実装した状態で、環境温度の変化や動作時の発熱などが生じた場合、ＴＣＰ型半導体装置２のアウターリード部７ｂと実装基板の接続部（１１ａ，１１ｂ）との半田接続部に熱応力が発生する。アウターリード部７ｂには、これらの熱応力を自らの変形によって緩和し、半田接続部の半田に生じる歪みを低下させる働きがある。ここで、半田の低サイクル寿命は、塑性歪み範囲の値に支配されることが知られている。従って、アウターリード部７ｂによって半田の歪みを低下させることは、半田接続部の寿命向上に有効であった。
【００４１】
しかしながら、本実施形態のように、実装基板１０に上下二段積みでＴＣＰ型半導体装置２を実装する場合においては、下段用ＴＣＰ型半導体装置２ａのアウターリード部７ｂの延在長さ（リードの成形形状に沿う延べ長さ）を上段用ＴＣＰ型半導体装置２ｂのアウターリード部７ｂの延在長さよりも短くする必要がある。本実施形態では、下段用ＴＣＰ型半導体装置２ａのアウターリード部７ｂの延在長さは０．９ｍｍとしている。
【００４２】
従って、上段用ＴＣＰ型半導体装置２ｂと比較して下段用ＴＣＰ型半導体装置２ａのアウターリード部７ｂは短く、相対的に熱応力を緩和する効果は小さい。また、半田１５はリフロー時にアウターリード部７ｂを伝わって半導体チップ３の方向へ濡れ上がる。実装基板１０の接続部１１ａ間の長さＬ１が絶縁性フィルム６の横幅６Ｗよりも小さい場合、半田１５の濡れ上がりによって半田１５が半導体チップ３の下側に配置されることが考えられる。この場合、半田接続部の剛性が高まり、半導体チップ３と実装基板１０の線膨張係数差の影響が直接半田１５に伝わるため、半田１５には大きな歪みが生じて、半田１５の寿命が低下する。
【００４３】
そこで、本実施形態では、下段用ＴＣＰ型半導体装置２ａの絶縁性フィルム６の一方の辺６ａ側に位置する接続部１１ａと、下段用ＴＣＰ型半導体装置２ａの絶縁性フィルム６の他方の辺６ｂ側に位置する接続部１１ａとの間の距離Ｌ１を下段用ＴＣＰ型半導体装置２ａの絶縁性フィルム６の横幅６Ｗよりも大きくすること、換言すれば、絶縁性フィルム６の一方の辺６ａ側に位置する接続部１１ａ及び絶縁性フィルムの他方の辺６ｂ側に位置する接続部１１ａを絶縁性フィルム６よりも外側に配置して絶縁性フィルム６と重ならないようにすることで、半田１５が濡れ上がった場合でも半田１５が半導体チップ３の下側に配置されないようにした。この結果、半田接続部の剛性は低下して、半田１５に生じる歪みが低下するので、半田接続部の寿命を確保できる。
【００４４】
図９は、下段用ＴＣＰ型半導体装置２ａを実装基板１０に実装した状態で温度を低下させた場合の、有限要素解析による変形図である。同図は実装状態の側面図を示し、形状の対称性を考えて半分の形状について示したものである。また、変形量は拡大して示している。実装基板１０の方が半導体チップ３より線膨張係数が大きいため、温度が低下した場合には実装基板１０の方が半導体チップ３よりも収縮量が多い。収縮量の差によって、半導体チップ３は、その裏面が凸面となる方向に曲げ変形している。
【００４５】
図１０は、半導体チップ３の下に半田１５が無い場合の半田１５の塑性歪み分布を示す図であり、図１１は、半導体チップ３の下に半田１５が有る場合の半田１５の塑性歪み分布を示す図である。図１０は、本実施形態のように半導体チップ３の下側に半田１５が配置されないようにした場合を示し、図１１は、接続部１１ａ間の距離Ｌ１を図１０の場合よりも１００μｍ程度小さくし、半導体チップ３の下側に半田１５が濡れ上がるようにした場合を示している。
【００４６】
図１０では、図に示す半田１５のＡ点とＢ点に歪みの大きい領域があり、Ｂ点付近は下に凸の変形をしている。これは、Ａ点付近には主に半導体チップ３と実装基板１０の線膨張係数差によって生じるせん断力に起因する歪みが生じ、Ｂ点付近は半導体チップ３の曲げ変形に起因する歪みが生じているからである。このように、せん断力に起因する歪みと曲げ変形に起因する歪みの集中する位置をずらして歪みを分散させることで、歪みの最大値は低下して、半田寿命を確保することができる。
【００４７】
一方、図１１のように、接続部１１ａ間の距離Ｌ１が１００μｍ小さく、半田１５が半導体チップ３の下まで濡れ上がっている場合、半田１５の歪みがＡ点に集中している。図１０の場合と比較して歪みの最大値は２倍となっており、図１０の場合と比較して半田寿命は短い。これらのことから、半田１５が半導体チップ３の下側に濡れ上がることを防止することが、半田寿命の向上に有効であることが分かる。
【００４８】
（実施形態２）
図１２は、本発明の実施形態２である半導体モジュールの一部を示す模式的断面図である。
図１２に示すように、下段用ＴＣＰ型半導体装置２ａのアウターリード部７ｂが半田１５によって接続された接続部１１ａの長さＬ２は、上段用ＴＣＰ型半導体装置２ｂのアウターリード部７ｂが半田１５によって接続された接続部１１ｂの長さ（アウターリード部７ｂの突出方向に沿う長さ）Ｌ３よりも短くなっている。
【００４９】
本実施形態のように上下二段の積層実装を行った場合、上段用ＴＣＰ型半導体装置２ｂには搬送時や組み立て時などに外部から荷重が加わることがある。それらの荷重による半田接合部の破壊を防止するため、上段用ＴＣＰ型半導体装置２ｂのアウターリード部７ｂの第３の部分７ｂ３の長さ及び実装基板１０の接続部１１ｂの長さＬ３を大きくし、半田接続部の剛性を上げている。この時、上段用ＴＣＰ型半導体装置２ｂのアウターリード部７ｂは下段用ＴＣＰ型半導体装置２ａと比較して長く、アウターリード部７ｂの変形によって熱変形を吸収できるので、半田接続部の剛性を高めても半田寿命は確保できる。
【００５０】
一方、上段用ＴＣＰ型半導体装置２ｂを実装した後の下段用ＴＣＰ型半導体装置２ａは、上段用ＴＣＰ型半導体装置２ｂで覆われるため、外部から加重が加わることは無い。このため、下段用ＴＣＰ型半導体装置２ａのアウターリード部７ｂが接続される接続部１１ａの長さＬ２は、上段用ＴＣＰ型半導体装置２ｂのアウターリード部７ｂが接続される接続部１１ｂの長さＬ３よりも小さくすることができる。また、実施形態１で示したように、下段用ＴＣＰ型半導体装置２ａの半田接合部は剛性を小さくした方が半田寿命の確保に適している。これらのことから、本実施形態では、下段用ＴＣＰ型半導体装置２ａのアウターリード部７ｂが接続される実装基板１０の接続部１１ａの長さＬ２を上段用ＴＣＰ型半導体装置２ｂのアウターリード部７ｂが接続される実装基板１０の接続部１１ｂの長さＬ３よりも小さくしている。このように、実装基板１０において、接続部１１ａの長さＬ２を接続部１１ｂの長さＬ３よりも小さくすることで、接続部１１ａ及び接続部１１ｂの長さ（Ｌ２，Ｌ３）を同じとした場合よりも高密度の実装が可能になる。
【００５１】
（実施形態３）
図１３は、本発明の実施形態３である半導体モジュールの一部を示す要部模式的断面図である。
図１３に示すように、リード７のインナーリード部７ａは、半導体チップ３と向かい合う部分が封止樹脂８で覆われている。封止樹脂８で覆われたリード部分には、リフロー時に半田１５が濡れ上がることは無い。従って、半導体チップ３の下部まで半田１５が濡れ上がることを防止でき、半田寿命を確保できる。この時、リード７を覆うための樹脂として半導体チップ３の電極パッド４とリード７との接続部を封止する樹脂と同じ樹脂を用いることで、半導体モジュール１の製造工程を増加させることなく実施できる。
なお、絶縁性フィルム６と向かい合うインナーリード部７ａの全体を封止樹脂８で覆っても良い。
【００５２】
（実施形態４）
図１４は、本発明の実施形態４である半導体モジュールの一部を示す要部模式的断面図である。
図１４に示すように、リード７のインナーリード部７ａは、半導体チップ３と向かい合う部分が封止樹脂８及びこの封止樹脂８と異なる樹脂１６で覆われている。このようにインナーリード部７ａの半導体チップ３と向かい合う部分を封止樹脂８及び樹脂１６で覆うことにより、半導体チップ３の下部に半田１５が塗れ上がることを防ぎ、半田寿命を確保できる。
【００５３】
（実施形態５）
図１５は、本発明の実施形態４である半導体モジュールの一部を示す要部模式的断面図である。
前述の実施形態１〜４では、ＴＣＰ型半導体装置を組み込んだ半導体モジュールに本発明を適用した例について説明したが、本実施形態５ではＴＣＰ型半導体装置の代わりにＴＳＯＰ（Ｔhin Ｓmall Ｏutline Ｐackage）型半導体装置を組み込んだ半導体モジュールに本発明を適用した例である。
【００５４】
図１５に示すように、本実施形態５の半導体モジュール（電子装置）２０は、実装基板１０の主面側にＴＳＯＰ型半導体装置２１を実装した構成になっている。ＴＳＯＰ型半導体装置２１は、半導体チップ２２、複数のリード２４、ダイパッド２５、複数のボンディングワイヤ２６、ベース部材である樹脂封止体２７等を有する構成になっている。
【００５５】
半導体チップ２２の回路形成面には複数の電極パッド（ボンディングパッド）２３が設けられており、この複数の電極パッド２３には、複数のボンディングワイヤ２６を介して複数のリード２４が夫々電気的に接続されている。半導体チップ２２は、その裏面がダイパッド２５と向かい合う状態でダイパッド２５に接着固定されている。複数のリード２４は、インナーリード部２４ａと、このインナーリード部２４ａと連なるアウターリード部２４ｂとを有する構成になっており、アウターリード部２４ｂは、前述のＴＣＰ型半導体装置と同様に、ガルウィング型に折り曲げ成形されている。
【００５６】
半導体チップ２２、複数のリード２４の夫々のインナーリード部２４ａ、ダイパッド２５、複数のボンディングワイヤ等は、樹脂封止体２７によって封止されており、半導体チップ２２及び複数のリード２４はベース部材である樹脂封止体２７に固定されている。
【００５７】
複数のリード２４は二つのリード群に分割され、第１のリード群のリード２４は、樹脂封止体２７の互いに反対側に位置する二つの辺（第１の辺，第２の辺）のうちの第１の辺に沿って配置され、第２のリード群のリード２４は、樹脂封止体２７の第２の辺に沿って配置されている。
【００５８】
第１のリード群のリード２４のアウターリード部２４ｂは、樹脂封止体２７の第１の辺側から外部に突出し、第２のリード群のリード２４のアウターリード部２４ｂは、樹脂封止体２７の第２の辺側から外部に突出している。
【００５９】
第１のリード群のリード２４のアウターリード部２４ｂは、このアウターリード部２４ｂに対応して実装基板１０の主面に設けられた接続部１１ａに半田１５によって電気的にかつ機械的に接続されている。第２のリード群のリード２４のアウターリード部２４ｂは、このアウターリード部２４ｂに対応して実装基板１０の主面に設けられた接続部１１ａに半田１５によって電気的にかつ機械的に接続されている。
【００６０】
樹脂封止体２７から突出するアウターリード部２４ｂの突出長さ（Ｌ４）は、アウターリード部２４ｂの突出方向に沿う接続部１１ａ（開口部１３ａ）の長さ（Ｌ２）よりも短くなっている。また、樹脂封止体２７の第１の辺側に位置する接続部１１ａ（開口部１３ａ）の内側の端部から樹脂封止体２７の第２辺側に位置する接続部１１ａ（開口部１３ａ）の内側の端部までの長さ（Ｌ１）は、樹脂封止体２７の横幅（アウターリード部２４ｂの突出方向に沿う長さ）よりも長くなっており、樹脂封止体２７の第１及び第２の辺側に置する接続部１１ａは、絶樹脂封止体２７と重ならないように樹脂封止体２７よりも外側に配置されている。
【００６１】
このように、ＴＳＯＰ型半導体装置２１を組み込んだ半導体モジュール２０においても、本発明を適用することで、半田１５に生じる歪みが低下するので、半田接続部の寿命を確保できる。
【００６２】
以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【００６３】
例えば、前述の実施形態１では、片面実装構造の半導体モジュールについて説明したが、本発明は、実装基板１０の互いに反対側に位置する主面及び裏面に、並列に二段重ねでＴＣＰ型半導体装置２を複数個実装した両面実装構造の半導体モジュールにおいても適用できる。
【００６４】
また、前述の実施形態１では、実装基板１０の長辺にベース部材（絶縁性フィルム６）の長辺が沿う状態で実装基板１０にＴＣＰ型半導体装置２を実装した半導体モジュールについて説明したが、本発明は、実装基板１０の長辺にベース部材（絶縁性フィルム６）の短辺が沿う状態で実装基板１０にＴＣＰ型半導体装置２を実装したモジュールにおいても適用できる。
【００６５】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
本発明によれば、半田接続部の寿命を確保することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態１である半導体モジュールの一部を切り欠いた模式的平面図である。
【図２】実施形態１の半導体モジュールの一部を示す要部模式的断面図である。
【図３】図２の一部を拡大した要部模式的断面図である。
【図４】図３の一部を拡大した要部模式的断面図である。
【図５】図４の一部を拡大した要部模式的断面図である。
【図６】実施形態１の半導体モジュールに使用された実装基板の一部を示す要部模式的平面図である。
【図７】実施形態１の半導体モジュールに組み込まれた下段用ＴＣＰ型半導体装置の模式的平面図である。
【図８】実施形態１の半導体モジュールに組み込まれた下段用ＴＣＰ型半導体装置の模式的断面図である。
【図９】下段用ＴＣＰ型半導体装置を実装基板に実装した状態で温度を低下させた場合の、有限要素解析による変形図である。
【図１０】半導体チップの下に半田が無い場合の半田の塑性歪み分布を示す図である。
【図１１】半導体チップの下に半田が有る場合の半田の塑性歪み分布を示す図である。
【図１２】本発明の実施形態２である半導体モジュールの概略構成を示す模式的断面図である。
【図１３】本発明の実施形態３である半導体モジュールの概略構成を示す模式的断面図である。
【図１４】本発明の実施形態４である半導体モジュールの概略構成を示す模式的断面図である。
【図１５】本発明の実施形態５である半導体モジュールの概略構成を示す模式的断面図である。
【符号の説明】
１…半導体モジュール、２…ＴＣＰ型半導体装置、３…半導体チップ（半導体素子）、４…電極パッド、５…バンプ、６…絶縁性フィルム、７…リード、７ａ…インナーリード部、７ｂ…アウターリード部、８…樹脂、１０…実装基板、１０ａ…コア材、１１…配線、１１ａ，１１ｂ…接続部、１２…絶縁膜、１３ａ，１３ｂ…開口部、１５…半田、１６…樹脂、１７…キャップ部材。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an electronic device, and more particularly to a technique effective when applied to an electronic device incorporating a tape carrier package (TCP) type semiconductor device.
[0002]
[Prior art]
As a semiconductor device, a semiconductor device called a TCP type is known. Since this TCP type semiconductor device is manufactured using a tape carrier in which a metal foil attached to the surface of a flexible film is etched to form leads, the metal plate is pressed or etched. Thus, it is possible to reduce the thickness and increase the number of pins as compared with a semiconductor device manufactured using a lead frame in which leads are formed.
[0003]
The TCP type semiconductor device mainly includes a semiconductor chip having an electrode formed on a circuit formation surface (main surface), a lead electrically connected to the electrode of the semiconductor chip, and a flexible lead fixed It has the structure which has an insulating film and resin which covers the circuit formation surface of a semiconductor chip. One end of the lead is connected to the electrode of the semiconductor chip via a bump, and the other end of the lead is drawn to the outside of the semiconductor chip. The connection between one end of the lead and the electrode of the semiconductor chip is performed by thermocompression bonding. The bump is used as a bonding material for connecting one end of the lead and the electrode of the semiconductor chip. In the stage before connecting the one end of the lead and the electrode of the semiconductor chip, the bump or one end of the lead It is formed in advance on the side connection.
[0004]
On the other hand, semiconductor memories are used in various information devices such as large computers, personal computers, and portable devices, and the required capacity is increasing year by year. As the capacity increases, the mounting area of the semiconductor memory increases, which is a factor that hinders downsizing of the device.
[0005]
Therefore, as an electronic device suitable for increasing the capacity, for example, a semiconductor module in which a TCP type semiconductor device incorporating a DRAM (Dynamic Random Access Memory) is mounted on a mounting substrate in two stages is known. In this semiconductor module, a TCP type semiconductor device suitable for thinning is mounted in two layers, so that a semiconductor device having a package structure in which the entire semiconductor chip is sealed with a resin sealing body, for example, TSOP (Thin Small Outline Package) The storage capacity can be substantially doubled with substantially the same thickness as the semiconductor module on which the semiconductor device is mounted.
[0006]
In the semiconductor module, a plurality of TCP type semiconductor devices are mounted in parallel on the main surface and the back surface (front and back surfaces) located on opposite sides of the mounting substrate in a two-stage stack, and these TCP type semiconductor devices are made of, for example, metal The structure is covered with a cap member. There are two types of TCP type semiconductor devices, one for the lower stage and the other for the upper stage, both of which are mounted with the circuit formation surface of the semiconductor chip facing the mounting substrate.
[0007]
The lower and upper TCP semiconductor device leads have an inner lead portion fixed to the insulating film and an outer lead portion formed integrally with the inner lead portion and projecting outside from the insulating film. The outer lead portion is formed into a gull wing type which is one of surface mount types. The outer lead portion formed into the gull wing type includes a first portion protruding outward from the insulating film, a second portion bent from the first portion in the thickness direction of the semiconductor chip, and the second portion. To the first portion and a third portion extending in the same direction, and the third portion is used as a connection terminal portion when the TCP type semiconductor device is soldered and mounted on the mounting substrate. The outer lead portion of the lower TCP type semiconductor device has a protruding length (projected length) in the planar direction protruding outward from the insulating film, and a total length (extending length) along the shape of the upper TCP type. It is shorter than the outer lead portion of the semiconductor device.
[0008]
The TCP type semiconductor device is described in, for example, “VLSI packaging technology (below)” issued by Nikkei BP, published on May 31, 1993, pages 71 to 103.
A semiconductor module in which a plurality of TCP type semiconductor devices are incorporated in two stages is described in, for example, Japanese Patent Application Laid-Open No. 11-40745.
[0009]
[Problems to be solved by the invention]
In the semiconductor module described above, the TCP type semiconductor device is mounted by soldering the outer lead portion of the lead and the connecting portion of the mounting substrate. Although the semiconductor chip (semiconductor element) of the TCP type semiconductor device generates heat during operation and rises in temperature, there is a difference in the coefficient of linear expansion between the semiconductor chip and the mounting substrate, so that it is mounted on the outer lead portion of the TCP type semiconductor device during operation. It is conceivable that a large distortion occurs in the solder connecting the connecting portion of the substrate, the solder connecting portion is broken, and connection failure is caused. Therefore, conventionally, the difference in the coefficient of linear expansion between the semiconductor chip and the mounting substrate is absorbed by the deformation of the outer lead portion, thereby reducing the distortion of the solder and ensuring the life of the solder connection portion.
[0010]
However, due to the increase in the capacity of the semiconductor memory, the planar size of the semiconductor chip is increased, and the protruding length of the outer lead portion of the TCP type semiconductor device is shortened in order to perform high-density mounting. Further, when the TCP type semiconductor device is stacked and mounted, the lower TCP type semiconductor device is located in a lower space portion (a space portion between the upper TCP type semiconductor device and the mounting substrate) where the upper TCP type semiconductor device is mounted. Since it is necessary to mount, the protruding length of the outer lead portion is further shortened. On the other hand, the length of the connecting portion of the mounting substrate (the length along the protruding direction of the outer lead portion) is about 1 mm in order to prevent a connection failure or the like when an external force is applied to the TCP type semiconductor device after mounting. Needed. For these reasons, the difference between the protruding length of the outer lead portion of the TCP type semiconductor device and the length of the connecting portion of the mounting substrate has been reduced year by year. And when aiming at further increase in capacity and high-density mounting of the semiconductor memory, it is necessary to make the protruding length of the outer lead portion shorter than the length of the connecting portion of the mounting substrate. However, when the protruding length of the outer lead portion is shorter than the length of the connecting portion of the mounting substrate, the rigidity of the solder connecting portion is increased and the effect of absorbing thermal deformation is weakened. As a result, the distortion generated in the solder between the outer lead portion of the TCP type semiconductor device and the connection portion of the mounting substrate increases, and it is considered that the solder life is reduced and connection failure occurs.
Therefore, in such a large capacity and high density mounting semiconductor module (electronic device), it is a problem to ensure the solder life.
[0011]
The objective of this invention is providing the technique which can ensure the lifetime of the solder connection part of an electronic device.
The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.
[0012]
[Means for Solving the Problems]
Of the inventions disclosed in this application, the outline of typical ones will be briefly described as follows.
The object is achieved by preventing the solder from getting wet to the lower part of the semiconductor chip (semiconductor element). In order to prevent solder wetting up, a connecting portion of the substrate is provided outside the insulating film so that the insulating film which is the base member of the TCP type semiconductor device and the connecting portion of the substrate do not overlap, or the semiconductor chip and There are means such as covering the lead portions facing each other with a sealing resin or applying a resin to the lower leads of the semiconductor chip.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment of the invention, and the repetitive description thereof is omitted.
[0014]
(Embodiment 1)
In the first embodiment, an example in which the present invention is applied to a semiconductor module incorporating a TCP type semiconductor device will be described. Note that the TCP type semiconductor device manufacturing technique is also called TAB (Tape Automated Bonding) technique because of its assembly means.
[0015]
FIG. 1 is a schematic plan view of a state in which a part of the semiconductor module according to the first embodiment of the present invention is cut away.
FIG. 2 is a schematic cross-sectional view of a main part showing a part of the semiconductor module of Embodiment 1.
FIG. 3 is a schematic cross-sectional view of a main part in which a part of FIG. 2 is enlarged.
FIG. 4 is a schematic cross-sectional view of a main part in which a part of FIG. 3 is enlarged.
FIG. 5 is a schematic cross-sectional view of a main part in which a part of FIG. 4 is enlarged.
FIG. 6 is a schematic plan view of a main part showing a part of a mounting substrate used in the semiconductor module of Embodiment 1.
FIG. 7 is a schematic plan view showing a schematic configuration of a lower-stage TCP type semiconductor device incorporated in the semiconductor module of Embodiment 1.
FIG. 8 is a schematic cross-sectional view showing a schematic configuration of a lower-stage TCP type semiconductor device incorporated in the semiconductor module of the first embodiment.
[0016]
As shown in FIGS. 1 and 2, the semiconductor module (electronic device) 1 according to the first embodiment is arranged in two stages in parallel on the main surface side of the main surface and the back surface located on the opposite sides of the mounting substrate 10. It has a single-sided mounting structure in which a plurality of TCP type semiconductor devices 2 are mounted in an overlapping manner, and these TCP type semiconductor devices 2 are covered with a metallic cap member 17 fixed to the mounting substrate 10. Two types of TCP type semiconductor devices 2 are used, one for the lower stage (2a) and the other for the upper stage (2b). The lower TCP type semiconductor device 2a and the upper TCP type semiconductor device 2b basically have the same configuration, and the dimensions of the outer lead portion 7b described later are different.
[0017]
As shown in FIGS. 7 and 8, the TCP type semiconductor device 2 (2 a, 2 b) includes a semiconductor chip 3, a flexible insulating film 6 that is a base member, and a plurality of leads 7. The lead group, the sealing resin 8 and the like are included.
[0018]
The semiconductor chip 3 is formed in a rectangular shape in a plane shape that intersects the thickness direction thereof, and in this embodiment, it is formed in a rectangular shape having, for example, a vertical width 3L × horizontal width 3W = 15.03 mm × 8.81 mm. The semiconductor chip 3 is formed with a thin thickness of, for example, about 0.28 mm in order to reduce the thickness of the TCP type semiconductor device 2. Here, the vertical width means the length along the first direction, and the horizontal width means the length along the second direction perpendicular to the first direction.
[0019]
Although not limited to this, the semiconductor chip 3 mainly includes a semiconductor substrate, a plurality of transistor elements formed on the main surface of the semiconductor substrate, and an insulating layer and a wiring layer on the main surface of the semiconductor substrate. A multilayer wiring layer stacked in a plurality of stages and a surface protective film (final protective film) formed so as to cover the multilayer wiring layer are configured. The semiconductor substrate is made of, for example, single crystal silicon. The insulating layer is made of, for example, a silicon oxide film. The wiring layer is formed of a metal film such as aluminum (Al), an aluminum alloy, copper (Cu), or a copper alloy. The surface protective film is formed of, for example, a multilayer film in which an inorganic insulating film and an organic insulating film such as a silicon oxide film or a silicon nitride film are stacked.
[0020]
The semiconductor chip 3 incorporates, for example, a 256-megabit DDRSDRM (Double Data Rate Synchronous Random Access Memory) circuit as an integrated circuit. This integrated circuit is mainly composed of transistor elements formed on the main surface of the semiconductor substrate and wirings formed on the multilayer wiring layer.
[0021]
A plurality of electrode pads (bonding pads) 4 are provided on the circuit forming surface (main surface) 3x and the circuit forming surface 3x, which are located on opposite sides of the semiconductor chip 3, on the circuit forming surface 3x. The plurality of electrode pads 4 are formed in the uppermost wiring layer of the multilayer wiring layers of the semiconductor chip 3, and are exposed by bonding openings formed in the surface protective film of the semiconductor chip 3. The plurality of electrode pads 4 are arranged along the center line in the longitudinal direction (long side direction) of the circuit formation surface 3 x of the semiconductor chip 3.
[0022]
The insulating film 6 is formed in a rectangular shape in a plane shape that intersects the thickness direction thereof, and in this embodiment, for example, is formed in a rectangle having a vertical width 6L × horizontal width 6W = 16.46 × 9.21. That is, the insulating film 6 has a slightly larger planar size than the semiconductor chip 3.
[0023]
The leads 7 of the first and second lead groups are bonded and fixed to the main surface of the insulating film 6 on the opposite sides of the insulating film 6 with an adhesive interposed therebetween. The leads 7 of the first lead group are arranged along one side 6a of two sides (long sides: 6a, 6b in the present embodiment) located on opposite sides of the insulating film 6, The leads 7 of the second lead group are arranged along the other side 6 b of the insulating film 6.
[0024]
The lead 7 of the first lead group extends over the inside and outside of the insulating film 6 so as to cross one side 6a of the insulating film 6, and the lead 7 of the second lead group is the insulating film. 6 extends across the inside and outside of the insulating film 6 so as to cross the other side 6b. The lead 7 of the first lead group is formed of an inner lead portion 6a that is bonded and fixed to the main surface of the insulating film 6, and is integrally formed with the inner lead portion 6a, and on one side 6a side of the insulating film 6 It has the structure which has the outer lead part 6b which protrudes outside from. The lead 7 of the second lead group is formed of an inner lead portion 6a that is bonded and fixed to the main surface of the insulating film 6, and is integrally formed with the inner lead portion 6a, and the other side 6b side of the insulating film 6 It has the structure which has the outer lead part 6b which protrudes outside from. That is, the TCP type semiconductor device 2 of this embodiment has a two-sided lead arrangement structure in which lead groups are arranged on two sides of the base member that are located on opposite sides of each other.
[0025]
The semiconductor chip 3 is bonded and fixed to the insulating film 6 with its circuit forming surface 3x facing the back surface of the insulating film 6. The leads 7 of the first and second lead groups are electrically and mechanically connected to the electrode pads 4 of the semiconductor chip 3 with bumps (protruding electrodes) 5 at the tip portions of the inner lead portions 7a. Yes. For example, stud bumps made of Au are used as the bumps 5. Connection between the tip portion of the inner lead portion 7a of each lead 7 and each electrode pad 4 is performed by a thermocompression bonding method. The insulating film 6 is formed with a bonding opening for connecting the electrode pad 4 and the lead 7 of the semiconductor chip 3 and an opening for suppressing the generation of wrinkles.
[0026]
The connection portion between the electrode pad 4 and the lead 7 of the semiconductor chip 3 is sealed with a sealing resin 8. The sealing resin 8 is formed, for example, by applying a thermosetting resin in which an organic solvent is added to an epoxy resin to the circuit forming surface 3x of the semiconductor chip 3, and then performing a heat treatment to cure.
[0027]
The width 6 W of the insulating film 6 is made larger than the width 3 W of the semiconductor chip 3, and the sealing resin 8 is disposed on the side surface of the semiconductor chip 3 and the main surface of the insulating film 6. Peeling from the film 6 is prevented.
[0028]
In the first and second lead groups, the outer lead portion 7b of each lead 7 is bent and formed into a gull wing type which is one of surface mount type lead forms. As shown in FIG. 4, the gull-wing type outer lead portion 7b includes a first portion 7b1 protruding outward from the insulating film 6, and a thickness of the semiconductor chip 3 (insulating film 6) from the first portion 7b1. The second portion 7b2 is bent in the vertical direction, and the third portion 7b3 is bent in the same direction as the first portion 7b1 from the second portion 7b2. The third portion 7b3 is mainly a TCP type semiconductor. It is used as a connection terminal portion when the device 2 is soldered and mounted on the mounting substrate 10.
[0029]
The TCP type semiconductor device 2 is manufactured by a TAB technique using a tape carrier. The tape carrier is mainly configured such that a unit lead pattern composed of a plurality of leads 7 is repeatedly formed in the longitudinal direction on the main surface of a long flexible film having a constant width. The plurality of leads 7 are formed by etching a metal foil attached to the main surface of the flexible film via an adhesive. As the flexible film, for example, a flexible film made of polyimide resin having a thickness of about 75 μm is used. For example, a copper foil having a thickness of about 35 μm is used as the metal foil.
[0030]
The TCP type semiconductor device 2 connects the electrode pad 4 of the semiconductor chip 3 and the inner lead portion 7a of the lead 7 by thermocompression bonding for each unit lead pattern of the tape carrier, and then the semiconductor for each unit lead pattern of the tape carrier. The liquid sealing resin 8 is applied to the circuit forming surface 3x of the chip 3, and then the sealing resin 8 is cured by performing a heat treatment. Although not limited to this, the TCP type semiconductor device 2 is conveyed to the assembly process of the semiconductor module 1 in a state where it is formed on a tape carrier, for example. In the assembling process of the semiconductor module 1, after a cut molding process for cutting and bending the outer lead portion 7 b and a cutting process for cutting the TCP semiconductor device 2 from the tape carrier are performed, the single TCP semiconductor device 2 is formed. The TCP type semiconductor device 2 is soldered and mounted on the mounting substrate 10. The insulating film 6 of the TCP type semiconductor device 2 consists of a part of a tape carrier, and is formed by cutting from the tape carrier.
[0031]
Here, as shown in FIG. 4, the outer lead portion 7b of the lower TCP type semiconductor device 2a has an upper TCP type projection length (projection length) L4 protruding outward from the insulating film 6. It is shorter than the outer lead portion 7b of the semiconductor device 2b. In the outer lead portion 7b of the lower TCP type semiconductor device 2, the offset amount (lead height) between the first portion 7b1 and the third portion 7b3 is larger than that of the outer lead portion 7b of the upper TCP type semiconductor device 2b. Is also getting smaller. The lower stage and the upper stage are formed by changing the cutting position and the bending position of the outer lead portion 7b in the cutting process of the outer lead portion 7b. That is, the lower-stage and upper-stage TCP type semiconductor devices (2a, 2b) have a common structure except for the outer lead portion 7b. In this way, by making the structure other than the outer lead portion 7b common, the cost of the semiconductor module 1 can be reduced.
[0032]
As shown in FIGS. 2 and 3, the lower-stage and upper-stage TCP type semiconductor devices (2 a, 2 b) have the mounting substrate 10 with the circuit formation surface 3 x of these semiconductor chips 3 facing the main surface of the mounting substrate 10. Implemented on the main surface. The upper TCP type semiconductor device 2b is mounted on the main surface of the mounting substrate 10 while being stacked on the lower TCP type semiconductor device 2a. In the present embodiment, for the purpose of high-density mounting, a lower TCP type semiconductor device 2a and an upper TCP type semiconductor device 2b are mounted on the mounting substrate 10 in two layers.
[0033]
Although not illustrated in detail, the mounting substrate 10 covers the main surface of the core material 10a and the main surface and the back surface of the core material 10a opposite to each other as shown in FIGS. The insulating film 12 thus formed and the insulating film (not shown) formed so as to cover the back surface of the core material 10a are configured. The core material 10a has, for example, a multilayer wiring structure having wiring on its main surface, back surface, and inside. Each insulating layer of the core material 10a is formed of, for example, a highly elastic resin substrate in which a glass fiber is impregnated with an epoxy or polyimide resin. Each wiring layer of the core material 10a is formed of, for example, a metal film containing Cu as a main component. The insulating film 12 on the main surface of the core material 10a is formed mainly for the purpose of protecting the wiring 11 formed in the uppermost wiring layer of the core material 10a, and the insulating film on the back surface of the core material 10a is mainly formed. It is formed for the purpose of protecting the wiring (not shown) formed in the lowermost wiring layer of the core material 10a. The insulating film 12 on the main surface of the core material 10a and the insulating film on the back surface are formed of, for example, a two-component alkaline developer solder resist ink or a thermosetting one-component solder resist ink.
[0034]
The main surface of the mounting substrate 10 includes a plurality of connection portions 11a arranged corresponding to respective tip portions (third portions) of the plurality of outer lead portions 7b of the lower TCP type semiconductor device 2a, and an upper stage. A plurality of connection portions 11b arranged corresponding to respective tip portions (third portions) of the plurality of outer lead portions 7b of the TCP type semiconductor device 2b for use are provided. The plurality of connection portions 11a and 11b are configured by a part of each of the plurality of wirings 11 formed in the uppermost wiring layer of the core material 10a. That is, on the main surface of the mounting substrate 10, a plurality of wirings 11 including the connection portions 11 a and a plurality of wirings 11 including the connection portions 11 b extend.
[0035]
In the insulating film 12, an opening 13a that defines the size of the connecting portion 11a in the planar direction and an opening 13b that defines the size of the connecting portion 11b in the planar direction are formed. The surface is exposed by each opening (13a, 13b).
[0036]
In the lower TCP type semiconductor device 2a, a plurality of outer lead portions 7b projecting outward from one side 6a of the insulating film 6 are provided on the main surface of the mounting substrate 10 corresponding to the outer lead portions 7b. The plurality of connection portions 11a are electrically and mechanically connected by solder 15 respectively. A plurality of outer lead portions 7b projecting outward from the other side 6b side of the insulating film 6 are soldered to a plurality of connection portions 11a provided on the main surface of the mounting substrate 10 corresponding to the outer lead portions 7b. Are electrically and mechanically connected to each other.
[0037]
In the upper-stage TCP type semiconductor device 2b, a plurality of outer lead portions 7b protruding outward from one side 6a of the insulating film 6 are provided on the main surface of the mounting substrate 10 corresponding to the outer lead portions 7b. The plurality of connecting portions 11b are electrically and mechanically connected by solder 15 respectively. A plurality of outer lead portions 7b protruding outward from the other side 6b side of the insulating film 6 are soldered to a plurality of connection portions 11b provided on the main surface of the mounting substrate 10 corresponding to the outer lead portions 7b. Are electrically and mechanically connected to each other.
[0038]
As shown in FIG. 5, the protruding length (projected length) L4 of the outer lead portion 7b protruding outside from the insulating film 6 of the lower TCP type semiconductor device 2a is a connection along the protruding direction of the outer lead portion 7b. It is shorter than the length L2 of the part 11a (opening 13a). Further, as shown in FIGS. 3 to 6, a connecting portion 11a to which an outer lead portion 7b protruding outside from one side 6a side of the insulating film 6 of the lower TCP type semiconductor device 2a is connected, and the lower step The distance (interval) between the outer lead portion 7b projecting outside from the other side 6b side of the insulating film 6 of the TCP type semiconductor device 2a, in other words, the insulating film 6 From the inner end of the connecting portion 11a (opening 13a) located on one side 6a side to the inner end of the connecting portion 11a (opening 13a) located on the other side 6b side of the insulating film 6 The length L1 is longer than the lateral width 6W (length along the protruding direction of the outer lead portion 7b) of the insulating film 6 of the lower TCP type semiconductor device 2a, and is on the side 6a side of the insulating film 6. Located in Connecting portion 11a positioned on the other side 6b-side connecting portion 11a and the insulating film is disposed outside the insulating film 6 so as not to overlap with the insulating film 6. In the present embodiment, the protrusion length L4 of the outer lead portion 7b of the lower TCP type semiconductor device 2a is, for example, about 0.85 mm, the length L2 of the connection portion 11a is, for example, about 0.9 mm, and one of the insulating films 6 is provided. The distance L1 between the connection part 11a located on the side 6a side and the connection part 11a located on the other side 6b side of the insulating film 6 is about 9.31 mm, for example, and the lateral width 6W of the insulating film 6 is 9. It is about 21 mm.
[0039]
In mounting the lower-stage and upper-stage TCP semiconductor devices (2 a, 2 b), first, paste solder is applied to the connection portions 11 a and 11 b of the mounting substrate 10. Next, the lower TCP type semiconductor device 2a is positioned on the mounting substrate 10 by positioning so that the third portion 7b3 of the outer lead portion 7b of the lower TCP type semiconductor device 2a is positioned on the connection portion 11a of the mounting substrate 10. Temporary placement. Next, the lower TCP type semiconductor device 2b is positioned on the mounting substrate 10 by positioning so that the third portion 7b3 of the outer lead portion 7b of the upper TCP type semiconductor device 2b is positioned on the connecting portion 11b of the mounting substrate 10. Temporary placement. After the temporary placement of the lower-stage and upper-stage TCP semiconductor devices is completed, the solder connection is performed by passing through a reflow furnace. By mounting in such a procedure, the upper and lower two-stage TCP type semiconductor devices can be mounted in one reflow process, so that the manufacturing cost of the semiconductor module 1 can be reduced. In addition, since the reflow process is performed only once, the melting time of the solder can be shortened, and connection failure due to growth of an intermetallic compound or the like can be prevented.
[0040]
Incidentally, the linear expansion coefficient between the semiconductor chip (semiconductor element) 3 and the mounting substrate 10 has a difference of 10 ppm / ° C. or more. Therefore, in the state where the TCP type semiconductor device 2 is mounted on the mounting substrate 10, when the environmental temperature changes or heat is generated during operation, the outer lead portion 7b of the TCP type semiconductor device 2 and the connecting portion (11a) of the mounting substrate. , 11b), a thermal stress is generated at the solder connection portion. The outer lead portion 7b has a function of relieving these thermal stresses by its own deformation and reducing distortion generated in the solder of the solder connection portion. Here, it is known that the low cycle life of solder is governed by the value of the plastic strain range. Therefore, reducing the solder distortion by the outer lead portion 7b is effective in improving the life of the solder connection portion.
[0041]
However, when the TCP type semiconductor device 2 is mounted on the mounting substrate 10 in the upper and lower stages as in the present embodiment, the extension length of the outer lead portion 7b of the lower stage TCP type semiconductor device 2a (the lead length) It is necessary to make the total length along the molded shape shorter than the extended length of the outer lead portion 7b of the upper TCP type semiconductor device 2b. In the present embodiment, the extending length of the outer lead portion 7b of the lower TCP type semiconductor device 2a is 0.9 mm.
[0042]
Accordingly, the outer lead portion 7b of the lower TCP type semiconductor device 2a is shorter than the upper TCP type semiconductor device 2b, and the effect of relieving thermal stress is relatively small. Further, the solder 15 is transferred to the outer lead portion 7b during reflow and gets wet in the direction of the semiconductor chip 3. When the length L <b> 1 between the connecting portions 11 a of the mounting substrate 10 is smaller than the lateral width 6 </ b> W of the insulating film 6, it is conceivable that the solder 15 is disposed below the semiconductor chip 3 due to the solder 15 getting wet. In this case, the rigidity of the solder connection portion is increased, and the influence of the difference in linear expansion coefficient between the semiconductor chip 3 and the mounting substrate 10 is directly transmitted to the solder 15, so that the solder 15 is greatly distorted and the life of the solder 15 is reduced. .
[0043]
Therefore, in the present embodiment, the connection portion 11a located on the one side 6a side of the insulating film 6 of the lower TCP type semiconductor device 2a and the other side 6b of the insulating film 6 of the lower TCP type semiconductor device 2a. The distance L1 between the connecting portion 11a located on the side of the insulating film 6 is made larger than the lateral width 6W of the insulating film 6 of the lower TCP type semiconductor device 2a, in other words, on one side 6a side of the insulating film 6. The solder 15 is wetted by disposing the connecting portion 11a located on the other side 6b side of the insulating film and the connecting portion 11a located outside the insulating film 6 so as not to overlap the insulating film 6. The solder 15 is not arranged below the semiconductor chip 3 even when it is raised. As a result, the rigidity of the solder connection portion is reduced and the distortion generated in the solder 15 is reduced, so that the life of the solder connection portion can be ensured.
[0044]
FIG. 9 is a modified view by finite element analysis in the case where the temperature is lowered in a state where the lower TCP semiconductor device 2a is mounted on the mounting substrate 10. FIG. This figure shows a side view of the mounted state, and shows half the shape in consideration of the symmetry of the shape. Further, the deformation amount is shown enlarged. Since the mounting substrate 10 has a larger linear expansion coefficient than the semiconductor chip 3, the mounting substrate 10 contracts more than the semiconductor chip 3 when the temperature decreases. Due to the difference in shrinkage, the semiconductor chip 3 is bent and deformed in a direction in which the back surface thereof becomes a convex surface.
[0045]
FIG. 10 is a diagram showing a plastic strain distribution of the solder 15 when the solder 15 is not present under the semiconductor chip 3, and FIG. 11 is a plastic strain distribution of the solder 15 when the solder 15 is present under the semiconductor chip 3. FIG. FIG. 10 shows a case where the solder 15 is not arranged below the semiconductor chip 3 as in this embodiment. FIG. 11 shows that the distance L1 between the connecting portions 11a is about 100 μm smaller than the case of FIG. In this example, the solder 15 is wetted below the semiconductor chip 3.
[0046]
In FIG. 10, there are regions with large distortion at points A and B of the solder 15 shown in the figure, and the vicinity of the point B is deformed downward. This is because the distortion caused by the shear force mainly caused by the difference in linear expansion coefficient between the semiconductor chip 3 and the mounting substrate 10 occurs near the point A, and the distortion caused by the bending deformation of the semiconductor chip 3 occurs near the point B. Because. As described above, by shifting the position where the strain caused by the shearing force and the strain caused by the bending deformation are concentrated, the maximum value of the strain is lowered and the solder life can be ensured.
[0047]
On the other hand, as shown in FIG. 11, when the distance L <b> 1 between the connecting portions 11 a is small by 100 μm and the solder 15 is wet to the bottom of the semiconductor chip 3, the distortion of the solder 15 is concentrated at the point A. Compared to the case of FIG. 10, the maximum value of distortion is doubled, and the solder life is shorter than that of FIG. From these facts, it can be seen that preventing the solder 15 from getting wet to the lower side of the semiconductor chip 3 is effective in improving the solder life.
[0048]
(Embodiment 2)
FIG. 12 is a schematic cross-sectional view showing a part of the semiconductor module according to the second embodiment of the present invention.
As shown in FIG. 12, the length L2 of the connecting portion 11a where the outer lead portion 7b of the lower TCP type semiconductor device 2a is connected by the solder 15 is the same as the length L2 of the outer lead portion 7b of the upper TCP type semiconductor device 2b. Is shorter than the length L3 of the connecting portion 11b connected by (length along the protruding direction of the outer lead portion 7b) L3.
[0049]
When the upper and lower two-stage stacked mounting is performed as in this embodiment, a load may be applied to the upper TCP type semiconductor device 2b from the outside during transportation or assembly. In order to prevent destruction of the solder joint due to these loads, the length of the third portion 7b3 of the outer lead portion 7b of the upper TCP type semiconductor device 2b and the length L3 of the connection portion 11b of the mounting substrate 10 are increased. The rigidity of the solder connection is increased. At this time, the outer lead portion 7b of the upper TCP type semiconductor device 2b is longer than the lower TCP type semiconductor device 2a, and heat deformation can be absorbed by deformation of the outer lead portion 7b, so that the rigidity of the solder connection portion is increased. However, the solder life can be secured.
[0050]
On the other hand, since the lower TCP semiconductor device 2a after the upper TCP semiconductor device 2b is mounted is covered with the upper TCP semiconductor device 2b, no external weight is applied. Therefore, the length L2 of the connecting portion 11a to which the outer lead portion 7b of the lower TCP type semiconductor device 2a is connected is the length of the connecting portion 11b to which the outer lead portion 7b of the upper TCP type semiconductor device 2b is connected. It can be made smaller than L3. Further, as shown in the first embodiment, it is more suitable for securing the solder life to reduce the rigidity of the solder joint portion of the lower TCP type semiconductor device 2a. Therefore, in the present embodiment, the length L2 of the connection portion 11a of the mounting substrate 10 to which the outer lead portion 7b of the lower TCP type semiconductor device 2a is connected is set to the outer lead portion 7b of the upper TCP type semiconductor device 2b. Is smaller than the length L3 of the connecting portion 11b of the mounting substrate 10 to which is connected. Thus, in the mounting substrate 10, the length L2 of the connection part 11a and the connection part 11b (L2, L3) are made the same by making the length L2 of the connection part 11a smaller than the length L3 of the connection part 11b. High-density mounting is possible.
[0051]
(Embodiment 3)
FIG. 13 is a schematic cross-sectional view of an essential part showing a part of a semiconductor module according to Embodiment 3 of the present invention.
As shown in FIG. 13, the inner lead portion 7 a of the lead 7 is covered with a sealing resin 8 at a portion facing the semiconductor chip 3. The solder 15 does not get wet on the lead portion covered with the sealing resin 8 during reflow. Therefore, it is possible to prevent the solder 15 from getting wet to the lower part of the semiconductor chip 3 and to ensure the solder life. At this time, by using the same resin as the resin for sealing the connecting portion between the electrode pad 4 of the semiconductor chip 3 and the lead 7 as the resin for covering the lead 7, the manufacturing process of the semiconductor module 1 is not increased. it can.
The entire inner lead portion 7a facing the insulating film 6 may be covered with the sealing resin 8.
[0052]
(Embodiment 4)
FIG. 14 is a schematic cross-sectional view of an essential part showing a part of a semiconductor module according to Embodiment 4 of the present invention.
As shown in FIG. 14, the inner lead portion 7 a of the lead 7 is covered with a sealing resin 8 and a resin 16 different from the sealing resin 8 at a portion facing the semiconductor chip 3. Thus, by covering the portion of the inner lead portion 7a facing the semiconductor chip 3 with the sealing resin 8 and the resin 16, it is possible to prevent the solder 15 from being applied to the lower portion of the semiconductor chip 3 and to ensure the solder life.
[0053]
(Embodiment 5)
FIG. 15 is a schematic cross-sectional view of an essential part showing a part of a semiconductor module according to Embodiment 4 of the present invention.
In the first to fourth embodiments described above, an example in which the present invention is applied to a semiconductor module incorporating a TCP type semiconductor device has been described. However, in this fifth embodiment, a TSOP (Thin Small Outline Package) type is used instead of a TCP type semiconductor device. This is an example in which the present invention is applied to a semiconductor module incorporating a semiconductor device.
[0054]
As shown in FIG. 15, the semiconductor module (electronic device) 20 of the fifth embodiment has a configuration in which a TSOP type semiconductor device 21 is mounted on the main surface side of the mounting substrate 10. The TSOP type semiconductor device 21 includes a semiconductor chip 22, a plurality of leads 24, a die pad 25, a plurality of bonding wires 26, a resin sealing body 27 as a base member, and the like.
[0055]
A plurality of electrode pads (bonding pads) 23 are provided on the circuit formation surface of the semiconductor chip 22, and a plurality of leads 24 are electrically connected to the plurality of electrode pads 23 via a plurality of bonding wires 26, respectively. It is connected. The semiconductor chip 22 is bonded and fixed to the die pad 25 with its back surface facing the die pad 25. The plurality of leads 24 are configured to have an inner lead portion 24a and an outer lead portion 24b connected to the inner lead portion 24a. It is bent and molded.
[0056]
The semiconductor chip 22, the inner lead portions 24a of the plurality of leads 24, the die pad 25, the plurality of bonding wires, and the like are sealed with a resin sealing body 27, and the semiconductor chip 22 and the plurality of leads 24 are base members. It is fixed to a certain resin sealing body 27.
[0057]
The plurality of leads 24 are divided into two lead groups, and the leads 24 of the first lead group have two sides (first side and second side) located on opposite sides of the resin sealing body 27. The leads 24 of the second lead group are arranged along the second side of the resin sealing body 27.
[0058]
The outer lead portion 24b of the lead 24 of the first lead group protrudes outside from the first side of the resin sealing body 27, and the outer lead portion 24b of the lead 24 of the second lead group is the resin sealing body. It protrudes to the outside from the second side of 27.
[0059]
The outer lead portion 24b of the lead 24 of the first lead group is electrically and mechanically connected by a solder 15 to a connecting portion 11a provided on the main surface of the mounting substrate 10 corresponding to the outer lead portion 24b. ing. The outer lead portion 24b of the lead 24 of the second lead group is electrically and mechanically connected by solder 15 to a connecting portion 11a provided on the main surface of the mounting substrate 10 corresponding to the outer lead portion 24b. ing.
[0060]
The protruding length (L4) of the outer lead portion 24b protruding from the resin sealing body 27 is shorter than the length (L2) of the connecting portion 11a (opening portion 13a) along the protruding direction of the outer lead portion 24b. . Further, the connecting portion 11a (opening 13a) located on the second side of the resin sealing body 27 from the inner end of the connecting portion 11a (opening 13a) located on the first side of the resin sealing body 27. ) (L1) to the inner end of the resin sealing body 27 is longer than the lateral width of the resin sealing body 27 (the length along the protruding direction of the outer lead portion 24b). And the connection part 11a placed on the second side is arranged outside the resin sealing body 27 so as not to overlap the resin sealing body 27.
[0061]
As described above, also in the semiconductor module 20 in which the TSOP type semiconductor device 21 is incorporated, the distortion generated in the solder 15 is reduced by applying the present invention, so that the life of the solder connection portion can be ensured.
[0062]
Although the invention made by the present inventor has been specifically described based on the above-described embodiment, the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the scope of the invention. Of course.
[0063]
For example, in the first embodiment described above, the semiconductor module having a single-sided mounting structure has been described. However, in the present invention, the TCP type semiconductor device is stacked in parallel on the main surface and the back surface of the mounting substrate 10 on the opposite sides. It can also be applied to a semiconductor module having a double-sided mounting structure in which a plurality of 2 are mounted.
[0064]
In the first embodiment described above, the semiconductor module in which the TCP semiconductor device 2 is mounted on the mounting substrate 10 in a state where the long side of the base member (insulating film 6) is along the long side of the mounting substrate 10 has been described. The present invention can also be applied to a module in which the TCP type semiconductor device 2 is mounted on the mounting substrate 10 with the short side of the base member (insulating film 6) along the long side of the mounting substrate 10.
[0065]
【The invention's effect】
The effects obtained by the representative ones of the inventions disclosed in this application will be briefly described as follows.
According to the present invention, it is possible to ensure the life of the solder connection portion.
[Brief description of the drawings]
FIG. 1 is a schematic plan view in which a part of a semiconductor module according to a first embodiment of the present invention is cut away.
FIG. 2 is a schematic cross-sectional view showing a main part of a part of the semiconductor module according to the first embodiment.
FIG. 3 is a schematic cross-sectional view of a main part in which a part of FIG. 2 is enlarged.
4 is a schematic cross-sectional view of a main part in which a part of FIG. 3 is enlarged.
FIG. 5 is a schematic cross-sectional view of a main part in which a part of FIG. 4 is enlarged.
6 is a schematic plan view of a main part showing a part of a mounting substrate used in the semiconductor module of Embodiment 1. FIG.
7 is a schematic plan view of a lower TCP type semiconductor device incorporated in the semiconductor module of Embodiment 1. FIG.
8 is a schematic cross-sectional view of a lower-stage TCP type semiconductor device incorporated in the semiconductor module of Embodiment 1. FIG.
FIG. 9 is a modified view by finite element analysis in the case where the temperature is lowered in a state where the lower TCP type semiconductor device is mounted on the mounting substrate.
FIG. 10 is a diagram showing a plastic strain distribution of solder when there is no solder under a semiconductor chip.
FIG. 11 is a diagram showing a plastic strain distribution of solder when there is solder under the semiconductor chip.
FIG. 12 is a schematic cross-sectional view showing a schematic configuration of a semiconductor module according to a second embodiment of the present invention.
FIG. 13 is a schematic cross-sectional view showing a schematic configuration of a semiconductor module according to a third embodiment of the present invention.
FIG. 14 is a schematic cross-sectional view showing a schematic configuration of a semiconductor module according to a fourth embodiment of the present invention.
FIG. 15 is a schematic cross-sectional view showing a schematic configuration of a semiconductor module according to a fifth embodiment of the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Semiconductor module, 2 ... TCP type semiconductor device, 3 ... Semiconductor chip (semiconductor element), 4 ... Electrode pad, 5 ... Bump, 6 ... Insulating film, 7 ... Lead, 7a ... Inner lead part, 7b ... Outer lead Part, 8 ... resin, 10 ... mounting substrate, 10a ... core material, 11 ... wiring, 11a, 11b ... connection part, 12 ... insulating film, 13a, 13b ... opening, 15 ... solder, 16 ... resin, 17 ... cap Element.

Claims (16)

半導体チップと、
前記半導体チップが固定され、その端部が前記半導体チップの端部よりも突出しているベース部材と、
前記ベース部材の下側に固定され、前記ベース部材から外部に突出するリードと、
前記リードが半田によって接続される接続部を有する実装基板とを備え、
前記接続部は、前記ベース部材よりも外側に配置され、
前記リードは、前記ベース部材から突出した部分及び前記ベース部材の下側にて前記半田に接続され、
前記半田は、前記リードの前記半導体チップよりも外側の部分まで濡れ、前記半導体チップの下側には濡れ上がっていないことを特徴とする電子装置。A semiconductor chip ;
A base member on which the semiconductor chip is fixed, and an end portion of which protrudes from an end portion of the semiconductor chip ;
A lead secured to said lower base member, protrudes from the front SL base member to the outside,
Comprising a mounting board having a connecting portion to which the lead is Ru are connected by soldering,
The connecting portion is disposed outside the base member ,
The lead is connected to the solder at a portion protruding from the base member and below the base member,
The electronic device is characterized in that the solder is wetted to a portion outside the semiconductor chip of the lead and is not wetted below the semiconductor chip . 請求項１に記載の電子装置において、
前記実装基板は、前記接続部を含む配線と、前記配線を覆うようにして設けられた絶縁膜と、前記絶縁膜に形成され、かつ前記接続部の大きさを規定する開口部とを更に有し、
前記開口部は、前記ベース部材よりも外側に配置されていることを特徴とする電子装置。The electronic device according to claim 1,
The mounting substrate further includes a wiring including the connection portion, an insulating film provided so as to cover the wiring, and an opening formed in the insulating film and defining a size of the connection portion. And
The electronic device is characterized in that the opening is disposed outside the base member. 請求項１に記載の電子装置において、
前記ベース部材は、絶縁性フィルム、若しくは前記半導体チップを封止する封止体であることを特徴とする電子装置。The electronic device according to claim 1,
The electronic device according to claim 1, wherein the base member is an insulating film or a sealing body that seals the semiconductor chip. 半導体チップが固定されたベース部材と、前記ベース部材に固定され、かつ前記ベース部材の第１の辺側から外部に突出する第１のリードと、前記ベース部材に固定され、かつ前記ベース部材の第１の辺とは反対側に位置する第２の辺側から外部に突出する第２のリードとを有する半導体装置と、
前記第１のリードが半田によって接続された第１の接続部と、前記第２のリードが半田によって接続された第２の接続部とを有する実装基板とを有し、
前記第１及び第２のリードは、前記ベース部材から突出する突出長さが前記第１及び第２のリードの突出方向に沿う前記第１及び第２の接続部の長さよりも短く構成され、
前記第１の接続部は、前記ベース部材の第１の辺よりも外側に配置され、
前記第２の接続部は、前記ベース部材の第２の辺よりも外側に配置され、
前記第１及び第２のリードは、前記ベース部材から突出した部分及び前記ベース部材の下側にて前記半田に接続され、
前記半田は、前記第１及び第２のリードの前記半導体チップよりも外側の部分まで濡れ、前記半導体チップの下側には濡れ上がっていないことを特徴とする電子装置。A base member to which a semiconductor chip is fixed; a first lead which is fixed to the base member and protrudes outward from a first side of the base member; and is fixed to the base member; and A semiconductor device having a second lead projecting to the outside from the second side located on the side opposite to the first side;
A mounting substrate having a first connection portion to which the first lead is connected by solder and a second connection portion to which the second lead is connected by solder;
The first and second leads are configured such that the protruding length protruding from the base member is shorter than the length of the first and second connecting portions along the protruding direction of the first and second leads.
The first connection portion is disposed outside the first side of the base member,
The second connection portion is disposed outside the second side of the base member ,
The first and second leads are connected to the solder at a portion protruding from the base member and below the base member,
The electronic device according to claim 1, wherein the solder is wetted to a portion outside the semiconductor chip of the first and second leads, and is not wetted below the semiconductor chip . 請求項４に記載の電子装置において、
前記実装基板は、前記第１の接続部を含む第１の配線と、前記第２の接続部を含む第２の配線と、前記第１及び第２の配線を覆うようにして形成された絶縁膜と、前記絶縁膜に形成され、かつ前記第１の接続部の大きさを規定する第１の開口部と、前記絶縁膜に形成され、かつ前記第２の接続部の大きさを規定する第２の開口部とを更に有し、
前記第１の開口部は、前記ベース部材の第１の辺よりも外側に配置され、
前記第２の開口部は、前記ベース部材の第２の辺よりも外側に配置されていることを特徴とする電子装置。The electronic device according to claim 4 .
The mounting substrate is formed so as to cover the first wiring including the first connecting portion, the second wiring including the second connecting portion, and the first and second wirings. A film, a first opening formed in the insulating film and defining a size of the first connection portion, and a size formed in the insulating film and defining the size of the second connection portion. A second opening,
The first opening is disposed outside the first side of the base member,
The electronic device according to claim 1, wherein the second opening is disposed outside a second side of the base member. 請求項５に記載の電子装置において、
前記第１の開口部と前記第２の開口部との間の距離は、前記ベース部材の第１の辺と第２の辺との間の距離よりも長いことを特徴とする電子装置。The electronic device according to claim 5 .
The electronic device according to claim 1, wherein a distance between the first opening and the second opening is longer than a distance between the first side and the second side of the base member. 請求項４に記載の電子装置において、
前記ベース部材は、絶縁性フィルムであることを特徴とする電子装置。The electronic device according to claim 4 .
The electronic device according to claim 1, wherein the base member is an insulating film. 実装基板と、前記実装基板に実装された第１の半導体装置と、前記第１の半導体装置上に積層された状態で前記実装基板に実装された第２の半導体装置とを有し、
前記第１の半導体装置は、半導体チップが固定されたベース部材と、前記ベース部材に固定され、かつ前記ベース部材の第１の辺側から外部に突出する第１のリードと、前記ベース部材に固定され、かつ前記ベース部材の第１の辺とは反対側に位置する第２の辺側から外部に突出する第２のリードとを有し、
前記第２の半導体装置は、半導体チップが固定されたベース部材と、前記ベース部材に固定され、かつ前記ベース部材の第１の辺側から外部に突出する第１のリードと、前記ベース部材に固定され、かつ前記ベース部材の第１の辺とは反対側に位置する第２の辺側から外部に突出する第２のリードとを有し、
前記実装基板は、前記第１の半導体装置の第１のリードが半田によって接続された第１の接続部と、前記第１の半導体装置の第２のリードが半田によって接続された第２の接続部と、前記第２の半導体装置の第１のリードが半田によって接続された第３の接続部と、前記第２の半導体装置の第２のリードが半田によって接続された第４の接続部とを有する電子装置であって、
前記第１の半導体装置の第１及び第２のリードは、前記第１の半導体装置のベース部材から突出する突出長さが前記第１及び第２のリードの突出方向に沿う前記第１及び第２の接続部の長さよりも短く構成され、
前記第１の接続部と前記第２の接続部との間の距離は、前記第１の半導体装置のベース部材の第１の辺と第２の辺との間の距離よりも長くなっており、
前記第１及び第２のリードは、前記ベース部材から突出した部分及び前記ベース部材の下側にて前記半田に接続され、
前記半田は、前記第１及び第２のリードの前記半導体チップよりも外側の部分まで濡れ、前記半導体チップの下側には濡れ上がっていないことを特徴とする電子装置。A mounting substrate, a first semiconductor device mounted on the mounting substrate, and a second semiconductor device mounted on the mounting substrate in a state of being stacked on the first semiconductor device,
The first semiconductor device includes a base member to which a semiconductor chip is fixed, a first lead fixed to the base member and projecting outward from a first side of the base member, and the base member A second lead that is fixed and protrudes to the outside from a second side located opposite to the first side of the base member;
The second semiconductor device includes a base member to which a semiconductor chip is fixed, a first lead fixed to the base member and projecting outward from a first side of the base member, and the base member. A second lead that is fixed and protrudes to the outside from a second side located opposite to the first side of the base member;
The mounting substrate includes: a first connection portion in which a first lead of the first semiconductor device is connected by solder; and a second connection in which a second lead of the first semiconductor device is connected by solder. A third connection portion in which the first lead of the second semiconductor device is connected by solder, and a fourth connection portion in which the second lead of the second semiconductor device is connected by solder An electronic device comprising:
The first and second leads of the first semiconductor device have a protruding length protruding from a base member of the first semiconductor device along the protruding direction of the first and second leads. 2 is configured to be shorter than the length of the connecting portion,
Distance between the first connecting portion and the second connecting portion is longer than the distance between the first and second sides of the base member of the first semiconductor device ,
The first and second leads are connected to the solder at a portion protruding from the base member and below the base member,
The electronic device according to claim 1, wherein the solder is wetted to a portion outside the semiconductor chip of the first and second leads, and is not wetted below the semiconductor chip . 請求項８に記載の電子装置において、
前記第１乃至第４の接続部の大きさは、絶縁膜に形成された各々の開口部で規定されていることを特徴とする電子装置。The electronic device according to claim 8 .
The size of the first to fourth connecting portions is defined by each opening formed in the insulating film. 請求項８に記載の電子装置において、
前記第１の半導体装置のベース部材は、絶縁性フィルムであることを特徴とする電子装置。The electronic device according to claim 8 .
An electronic device, wherein the base member of the first semiconductor device is an insulating film. 請求項８に記載の電子装置において、
前記第１及び第２の半導体装置のベース部材は、絶縁性フィルムであることを特徴とする電子装置。The electronic device according to claim 8 .
An electronic device, wherein the base member of the first and second semiconductor devices is an insulating film. 実装基板と、前記実装基板に実装された第１の半導体装置と、前記第１の半導体装置上に積層された状態で前記実装基板に実装された第２の半導体装置とを有し、
前記第１の半導体装置は、半導体チップが固定されたベース部材と、前記ベース部材に固定され、かつ前記ベース部材の第１の辺側から外部に突出する第１のリードと、前記ベース部材に固定され、かつ前記ベース部材の第１の辺とは反対側に位置する第２の辺側から外部に突出する第２のリードとを有し、
前記第２の半導体装置は、半導体チップが固定されたベース部材と、前記ベース部材に固定され、かつ前記ベース部材の第１の辺側から外部に突出する第１のリードと、前記ベース部材に固定され、かつ前記ベース部材の第１の辺とは反対側に位置する第２の辺側から外部に突出する第２のリードとを有し、
前記実装基板は、前記第１の半導体装置の第１のリードが半田によって接続された第１の接続部と、前記第１の半導体装置の第２のリードが半田によって接続された第２の接続部と、前記第２の半導体装置の第１のリードが半田によって接続された第３の接続部と、前記第２の半導体装置の第２のリードが半田によって接続された第４の接続部とを有する電子装置であって、
前記第１及び第２の接続部は、前記リードの突出方向に沿う長さが前記第３及び第４の接続部よりも短くなっており、
前記第１及び第２のリードは、前記ベース部材から突出した部分及び前記ベース部材の下側にて前記半田に接続され、
前記半田は、前記第１及び第２のリードの前記半導体チップよりも外側の部分まで濡れ、前記半導体チップの下側には濡れ上がっていないことを特徴とする電子装置。A mounting substrate, a first semiconductor device mounted on the mounting substrate, and a second semiconductor device mounted on the mounting substrate in a state of being stacked on the first semiconductor device,
The first semiconductor device includes a base member to which a semiconductor chip is fixed, a first lead fixed to the base member and projecting outward from a first side of the base member, and the base member A second lead that is fixed and protrudes to the outside from a second side located opposite to the first side of the base member;
The second semiconductor device includes a base member to which a semiconductor chip is fixed, a first lead fixed to the base member and projecting outward from a first side of the base member, and the base member. A second lead that is fixed and protrudes to the outside from a second side located opposite to the first side of the base member;
The mounting substrate includes: a first connection portion in which a first lead of the first semiconductor device is connected by solder; and a second connection in which a second lead of the first semiconductor device is connected by solder. A third connection portion in which the first lead of the second semiconductor device is connected by solder, and a fourth connection portion in which the second lead of the second semiconductor device is connected by solder An electronic device comprising:
The first and second connection portions are shorter in length along the protruding direction of the leads than the third and fourth connection portions ,
The first and second leads are connected to the solder at a portion protruding from the base member and below the base member,
The electronic device according to claim 1, wherein the solder is wetted to a portion outside the semiconductor chip of the first and second leads, and is not wetted below the semiconductor chip . 請求項１２に記載の電子装置において、
前記第１乃至第４の接続部の大きさは、絶縁膜に形成された各々の開口部で規定されていることを特徴とする電子装置。The electronic device according to claim 12 .
The size of the first to fourth connecting portions is defined by each opening formed in the insulating film. 請求項１２に記載の電子装置において、
前記第１及び第２の半導体装置のベース部材は、絶縁性フィルムであることを特徴とする電子装置。The electronic device according to claim 12 .
An electronic device, wherein the base member of the first and second semiconductor devices is an insulating film. 半導体チップと、
前記半導体チップが固定され、その端部が前記半導体チップの端部よりも突出しているベース部材と、
前記ベース部材の下側に固定され、前記ベース部材から外部に突出するリードと、
前記リードが半田によって接続される接続部を有する実装基板とを備え、
前記接続部は、前記ベース部材よりも外側に配置され、
前記リードは、前記ベース部材から突出した部分及び前記ベース部材の下側にて前記半田に接続され、
前記リードは、前記半導体チップと向かい合う部分が樹脂で覆われており、
前記半田は、前記リードの前記半導体チップよりも外側の部分まで濡れ上がっていることを特徴とする電子装置。 A semiconductor chip;
A base member on which the semiconductor chip is fixed, and an end portion of which protrudes from an end portion of the semiconductor chip ;
Fixed to the lower side of the base member, and lapis lazuli over de protruding before Symbol base member or al outside,
And a mounting board having a connecting portion for front fog over de is Ru are connected by soldering,
The connecting portion is disposed outside the base member,
The lead is connected to the solder at a portion protruding from the base member and below the base member,
Before cut over de, the portion facing to the semiconductor chip is covered with resin,
2. The electronic device according to claim 1, wherein the solder is wetted to a portion outside the semiconductor chip of the lead . 請求項１５に記載の電子装置において、
前記ベース部材は、絶縁性フィルムであることを特徴とする電子装置。The electronic device according to claim 15 .
The electronic device according to claim 1, wherein the base member is an insulating film.
JP2002220012A 2002-07-29 2002-07-29 Electronic equipment Expired - Fee Related JP4046218B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002220012A JP4046218B2 (en) 2002-07-29 2002-07-29 Electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002220012A JP4046218B2 (en) 2002-07-29 2002-07-29 Electronic equipment

Publications (2)

Publication Number Publication Date
JP2004063777A JP2004063777A (en) 2004-02-26
JP4046218B2 true JP4046218B2 (en) 2008-02-13

Family

ID=31940772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002220012A Expired - Fee Related JP4046218B2 (en) 2002-07-29 2002-07-29 Electronic equipment

Country Status (1)

Country Link
JP (1) JP4046218B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7507914B2 (en) * 2004-06-30 2009-03-24 Honeywell International Inc. Micro-castellated interposer

Also Published As

Publication number Publication date
JP2004063777A (en) 2004-02-26

Similar Documents

Publication Publication Date Title
US6414382B1 (en) Film carrier tape, semiconductor assembly, semiconductor device and method of manufacturing the same, mounted board, and electronic instrument
JP3967133B2 (en) Manufacturing method of semiconductor device and electronic device
JP3633559B2 (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
KR100793468B1 (en) Semiconductor device and manufacturing method thereof, and liquid crystal module and semiconductor module having the same
JP3238004B2 (en) Method for manufacturing semiconductor device
US5252854A (en) Semiconductor device having stacked lead structure
JPH05109975A (en) Resin-sealed type semiconductor device
JPH09246465A (en) Laminated chip package of loc type semiconductor chip
KR100514023B1 (en) Semiconductor device
JP2953899B2 (en) Semiconductor device
KR100606295B1 (en) Circuit module
KR100381979B1 (en) semiconductor device and method of fabricating the same
US7800210B2 (en) Semiconductor device
US20030015803A1 (en) High-density multichip module and method for manufacturing the same
JP4046218B2 (en) Electronic equipment
US6911721B2 (en) Semiconductor device, method for manufacturing semiconductor device and electronic equipment
JP2000156460A (en) Semiconductor device
JP4577686B2 (en) Semiconductor device and manufacturing method thereof
JP2002076251A (en) Semiconductor device
JPH11191574A (en) Semiconductor device
JPS60157243A (en) Semiconductor device
JPH08153826A (en) Semiconductor integrated circuit device
JP3016049B2 (en) Semiconductor device
JP3855627B2 (en) Semiconductor device, electronic device and manufacturing method thereof
JP3196379B2 (en) Multi-layer TAB tape

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101130

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees