JP4045675B2 - 誤り訂正信号処理装置 - Google Patents
誤り訂正信号処理装置 Download PDFInfo
- Publication number
- JP4045675B2 JP4045675B2 JP33165798A JP33165798A JP4045675B2 JP 4045675 B2 JP4045675 B2 JP 4045675B2 JP 33165798 A JP33165798 A JP 33165798A JP 33165798 A JP33165798 A JP 33165798A JP 4045675 B2 JP4045675 B2 JP 4045675B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- error correction
- processing
- error
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Error Detection And Correction (AREA)
Description
【発明の属する技術分野】
この発明は、誤り訂正信号処理装置に関わるものであり、詳しくは誤り訂正回路、誤り検出回路の動作タイミングを制御するシーケンス制御装置に関するものである。
【0002】
【従来の技術】
CDROM、DVDなどから再生したデータは、雑音やディスク傷などによりランダムな誤りやバースト誤りが発生する。また、ディジタル放送やデータ通信などの信号伝送では、伝送路において様々な妨害が加わることでデータが欠落したり、誤ったデータが伝送される。そのため正しいデータを得るために、付加された誤り訂正符号と誤り検出符号を用いて誤り訂正処理、誤り検出処理を行う。以下、図17を用いて誤り訂正信号処理装置について説明する。
【0003】
図17は、CDROMやDVDにおいて使われている従来の誤り訂正信号処理装置における誤り訂正、及び誤り検出処理を行うための回路ブロック図である。同図において、1はディスク、2は光ピックアップ、3は光ピックアップ2で検出された信号をディジタル信号に変換するアナログ信号処理回路、4はアナログ信号処理回路3の出力信号から同期信号6の抽出とデータストリーム5を生成するデコーダ回路、7は同期信号6とシーケンスコントローラ26の書き込み制御信号27により制御され、メモリ書き込み要求信号10とデータ8とメモリアドレス9を出力するデータ記録回路、11はメモリ24に書かれたデータの誤り訂正処理を行う誤り訂正符号回路(以下、ECC回路と記す)、12はECCデータ、13はECCアドレス、14はECC要求信号、15はメモリ24に書かれたデータの誤り検出処理を行う誤り検出符号回路(以下、EDC回路と記す)、16はEDCデータ、17はEDCアドレス、18はEDC要求信号、19は外部機器からのデータ読み書きを制御するホストIF回路、20はホストIFデータ、21はホストIFアドレス、22はホスト要求信号、23はデータ記録回路7、ECC回路11、EDC回路15、ホストIF回路19からの各要求信号に応じてアドレス、データを選択してメモリ24の読み書き制御を行うメモリ制御回路、25はメモリ24にデータを記録させる場合Hレベルとする記録開始信号、30、31、32、33はメモリ制御回路23が各書き込み要求信号10、14、18、22に対する要求受付の書き込みスロット信号である。
【0004】
また、図18は、メモリ24の空間を示す図である。同図において、メモリ空間1、メモリ空間2、・・・はそれぞれ誤り訂正を行う1単位のデータを格納するメモリ空間である。
【0005】
図19は、メモリ24へのデータ書き込みを開始する場合のメモリ空間の切り替えタイミングと、シーケンスコントローラ26が出力する書き込み制御信号27、ECC制御信号28、EDC制御信号29の動作を示す図である。データ記録回路7は最初に設定したメモリ空間に対しオーバーライトを繰り返しており、書き込み制御信号27が入力されると、次に入力される同期信号6でメモリ空間の切り替えを行い、メモリ空間2、メモリ空間3に順次記録を行う。また、ECC処理では同じくメモリ空間1、メモリ空間2、・・・の順に処理され、更にEDCもメモリ空間1、メモリ空間2、・・・の順に処理を行う。
【0006】
図20は、ECC回路11とEDC回路15が同期信号6の一周期内に処理が終了する場合の同期信号6、ECC処理、EDC処理の時間関係を示す図であり、図21は、ECC回路11の処理が同期信号6の一周期内に処理が終了しない場合の同期信号6とECC処理、EDC処理の時間関係を説明する図である。
【0007】
また、図22は、メモリ24へのデータ書き込みを終了する場合のメモリ空間の切り替えタイミングと、シーケンスコントローラ26が出力する書き込み制御信号27、ECC制御信号28、EDC制御信号29の動作を示す図である。
【0008】
次に動作について説明する。ディスク1から光ピックアップ2で検出された信号はアナログ信号処理回路3に入力され、ディジタル信号へ変換され、続いてデコーダ回路4に入力されて同期信号6とメモリへ書き込むためのデータストリーム5が生成される。データ記録回路7は、最初に設定されたメモリ空間1内にデータを書き込むため、書き込み要求信号10をメモリ制御回路23へ出力し、書き込みスロット信号30を受けるとデータをメモリ24に書き込むために、書き込みアドレス9とデータ8を出力する。また、同期信号6が入力される度にメモリ空間1に同じデータをオーバーライトを行い続ける。次に記録開始信号25がHレベルでシーケンスコントローラ26に入力されると、図19に示すように直ちに書き込み制御信号27がHレベルになり、以下、同期信号6によって動作の切り替えが行われ、順次メモリ空間へデータが記録される。
【0009】
ECC制御信号28は記録開始信号25がHレベルで入力された後、同期信号6が入力されるとHレベルになる。ECC制御信号28がHレベルになるとECC回路11はECC要求信号14を出力し、メモリ制御回路23からECCスロット信号31がECC回路11に入力されると、ECC回路11はメモリ空間1のデータに対し誤り訂正処理を行う。以下、ECC制御信号28がHレベルの期間中、同期信号6が入力される度に順次メモリ空間2、メモリ空間3、・・・のデータに対して順次誤り訂正処理を行う。
【0010】
EDC制御信号29はECC制御信号28がHレベルで、かつ同期信号6が入力されるとHレベルになる。EDC制御信号29がHレベルになるとEDC回路15はEDC要求信号18を出力し、メモリ制御回路23からEDCスロット信号32がEDC回路15に入力されると、EDC回路15はメモリ空間1のデータに対し誤り検出処理を行う。以下、EDC制御信号29がHレベルの期間中、同期信号6が入力される度に順次メモリ空間2、メモリ空間3、・・・のデータに対して順次誤り検出処理を行う。
【0011】
ホストIF回路19は、外部機器(図示せず)の要求に応じてメモリ24のデータをアクセスする。外部機器がアクセスする場合はホスト要求信号22を出力し、メモリ制御回路23からホストスロット信号33が戻ってくると、アクセスするべきメモリのアドレス及びデータのやりとりをメモリ制御回路23と行い、続いてメモリ24とのデータ読み書きを行う。
【0012】
図20に示すように、同期信号6の一周期期間内にECC回路11の処理が終了する場合、誤り訂正処理はアクセスを行った各メモリ空間において所望の演算処理を全て完了するまで行われる。ここで誤り訂正処理必要時間とは、誤り訂正演算に実際かかる時間と、メモリ制御回路23が他の処理を行っている間の待ち時間も含まれる。
【0013】
また、記録開始信号25がLレベルとなりデータ書き込みを終了する場合の動作について述べる。図22に示すように、書き込み制御信号27がLレベルとなると次の同期信号6が入力されてもデータ記録回路7は記録するメモリ空間を切り替えることをせず、最後に指定したメモリ空間にオーバーライトを繰り返す。更にECC制御信号28は、記録開始信号25がLレベルで入力された後、同期信号6が入力されるとLレベルになる。このとき同時にアクセスするメモリ空間を次のメモリ空間に切り替えて動作を終了し、新たなメモリ空間のデータに対しては誤り訂正処理を行わない。
【0014】
またEDC制御信号29は、ECC制御信号28がLレベルであって、かつ次の同期信号6が入力されると初めてLレベルになる。このとき同時にアクセスするメモリ空間を次のメモリ空間に切り替えて動作を終了し、新たなメモリ空間のデータに対しては誤り検出処理を行わない。
【0015】
【発明が解決しようとする課題】
以上のように、従来の誤り訂正信号処理装置では、アドレス空間の切り替え及び処理動作のON/OFFは、データ書き込み回路7、ECC回路11、EDC回路15によらず、同期信号6によって切り替えが行われていた。しかし、図21に示すように、メモリ空間2のデータに対する誤り訂正処理に必要とされる時間が同期信号6の一周期期間よりも長い場合には、メモリ空間2の誤り訂正処理は次の同期信号が入力されることで処理を行うメモリ空間が切り替えられてしまうために中断、完了されてしまう。よってメモリ空間2のデータは所望の正しいデータが得られないと言う問題が生じた。
【0016】
また、図22に示す書き込み動作を終了する場合、最後の誤り訂正処理を行うメモリ空間に対しECC回路11が誤り訂正処理を同期信号6の周期よりも十分に早く終了しても、次の同期信号が入力されるまではEDC回路15は次のメモリ空間に対する処理を開始しない。すなわち、一連の処理を完了するためにはデータ記録回路7が動作を終了してから同期信号6が2回入力されなければ動作を完了しない。よって動作完了までに時間がかかってしまうという問題があった。
【0017】
この発明は上述のような課題を解消するためになされたもので、誤り訂正処理が中断されることなく、最後まで誤り訂正処理を行い、かつ一連の処理を終了する際も次の同期信号入力を待つことなく終了することができる誤り訂正信号処理装置を得ることを目的とする。
【0018】
【課題を解決するための手段】
この発明に関わる誤り訂正信号処理装置は、単位データがメモリ空間に記憶される複数のメモリ空間を有するメモリと、前記メモリ空間に記憶された一つの単位データの誤り訂正処理を行う誤り訂正処理手段と、前記一つの単位データに対する誤り訂正処理が終了したことを検出する誤り訂正処理終了検出手段と、前記誤り訂正手段が誤り訂正処理を行う単位データが記憶されたメモリ空間を別のメモリ空間に切り替えるメモリ空間切り替え手段と、メモリに単位データの記録を行うデータ記録手段、前記メモリに記憶されたデータの誤り訂正処理を行う誤り訂正処理手段、前記メモリに記憶されたデータの誤り検出を行う誤り検出手段のいずれかが動作している期間を検出し、その検出期間を活性状態として設定する動作活性化設定手段と、前記データ記録手段が動作中の期間のみ同期信号を通過させるゲート手段と、誤り訂正処理が終了した時点で誤り訂正終了信号を出力するように構成された誤り訂正処理手段と、前記動作活性化設定手段が活性状態においてのみ前記ゲート手段を介した同期信号と前記誤り訂正終了信号の出現回数を比較し、その出現回数差を出力し、かつ、前記出現回数差が2以上の場合には延長信号を出力する手段を備えた回数比較手段と、前記出現回数差値に応じて誤り訂正処理、及び誤り検出処理の対象メモリ領域を切り替える制御信号を選択出力する選択手段と、誤り訂正処理が終了するまで誤り訂正手段と誤り検出手段の活性状態を保持させる延長手段と、前記選択手段の出力を用いて前記データ記録手段、誤り訂正手段、及び誤り検出手段の活性状態を切り替えるシーケンスコントロール手段とを備えたものである。
【0020】
または、メモリにデータ記録を行うデータ記録手段、メモリに記憶されたデータの誤り訂正処理を行う誤り訂正処理手段、メモリに記憶されたデータの誤り検出を行う誤り検出手段のいずれかが動作している期間を検出し、その検出期間を活性状態として設定する動作活性化設定手段と、データ記録手段が動作中の期間のみ同期信号を通過させるゲート手段と、誤り訂正処理が終了した時点で誤り訂正終了信号を出力するように構成された誤り訂正手段と、誤り検出処理が終了した時点で誤り検出終了信号を出力するように構成された誤り検出手段と、動作活性化設定手段が活性した状態においてのみ前記ゲート手段を介した同期信号と前記誤り訂正終了信号の出現回数を比較して、その出現回数差を出力し、かつ、前記出現回数差が2以上の場合に延長信号を出力する手段を備えた回数比較手段と、順次行われる誤り訂正処理の最後に行う期間を検出する最終誤り訂正検出手段と、順次行われる誤り検出の最後に行う期間を検出する最終誤り検出手段と、前記最終誤り訂正検出手段の出力、最終誤り検出手段の出力、及び回数比較手段の出現回数差に応じて誤り訂正処理、及び誤り検出処理の対象メモリ領域を切り替える制御信号を選択出力する選択手段と、誤り訂正処理が終了するまで誤り訂正手段と誤り検出手段の活性状態を保持させる延長手段と、前記選択手段の出力を用いて前記データ記録手段、誤り訂正手段、及び誤り検出手段の活性状態を切り替えるシーケンスコントロール手段とを備えたものである。
【0021】
または、メモリにデータ記録を行うデータ記録手段、メモリに記憶されたデータの誤り訂正処理を行う誤り訂正処理手段、メモリに記憶されたデータの誤り検出を行う誤り検出手段のいずれかが動作している期間を検出し、その検出期間を活性状態として設定する動作活性化設定手段と、誤り訂正処理が終了しない間に同期信号が入力した場合の処理を誤り訂正処理終了するまで演算を行うか否かを設定する優先切り替え信号と、優先切り替え信号を用いて動作活性化手段の活性/非活性を制御する強制リセット手段と、データ記録手段が動作中の期間のみ同期信号を通過させるゲート手段と、誤り訂正処理が終了した時点で誤り訂正終了信号を出力するように構成された誤り訂正手段と、誤り検出処理が終了した時点で誤り検出終了信号を出力するように構成された誤り検出手段と、動作活性化設定手段が活性した状態においてのみ前記ゲート手段を介した同期信号と前記誤り訂正終了信号の出現回数を比較して、その出現回数差を出力し、かつ、前記出現回数差が2以上の場合に延長信号を出力する手段を備えた回数比較手段と、順次行われる誤り訂正処理の最後に行う期間を検出する最終誤り訂正検出手段と、順次行われる誤り検出の最後に行う期間を検出する最終誤り検出手段と、優先切り替え信号、最終誤り訂正検出手段の出力、最終誤り検出手段の出力、及び回数比較手段の出現回数差に応じて誤り訂正処理、及び誤り検出処理の対象メモリ領域を切り替える制御信号を選択出力する選択手段と、誤り訂正処理が終了するまで誤り訂正手段と誤り検出手段の活性状態を保持させる延長手段と、前記選択手段の出力を用いて前記データ記録手段、誤り訂正手段、及び誤り検出手段の活性状態を切り替えるシーケンスコントロール手段とを備えたものである。
【0022】
または、メモリにデータ記録を行うデータ記録手段、メモリに記憶されたデータの誤り訂正処理を行う誤り訂正処理手段、メモリに記憶されたデータの誤り検出を行う誤り検出手段のいずれかが動作している期間を検出し、その検出期間を活性状態として設定する動作活性化設定手段と、誤り訂正処理が終了しない間に同期信号が入力した場合の処理を誤り訂正処理終了するまで演算を行うか否かを設定する優先切り替え信号と、優先切り替え信号を用いて動作活性化手段の活性/非活性を制御する強制リセット手段と、データ記録手段が動作中の期間のみ同期信号を通過させるゲート手段と、誤り訂正処理が終了した時点で誤り訂正終了信号を出力するように構成された誤り訂正手段と、誤り検出処理が終了した時点で誤り検出終了信号を出力するように構成された誤り検出手段と、動作活性化設定手段が活性した状態においてのみ前記ゲート手段を介した同期信号と前記誤り訂正終了信号の出現回数を比較して、その出現回数差を出力し、かつ、前記出現回数差が2以上の場合に延長信号を出力する手段を備えた回数比較手段と、順次行われる誤り訂正処理の最後に行う期間を検出する最終誤り訂正検出手段と、順次行われる誤り検出の最後に行う期間を検出する最終誤り検出手段と、最終誤り訂正検出手段の出力と同期信号とを切り替える最終誤り訂正信号切り替え手段と、優先切り替え信号、最終誤り訂正検出手段の出力、最終誤り検出手段の出力、及び回数比較手段の出現回数差に応じて誤り訂正処理、及び誤り検出処理の対象メモリ領域を切り替える制御信号を選択出力する選択手段と、誤り訂正処理が終了するまで誤り訂正手段と誤り検出手段の活性状態を保持させる延長手段と、前記選択手段の出力を用いて前記データ記録手段、誤り訂正手段、及び誤り検出手段の活性状態を切り替えるシーケンスコントロール手段とを備えたものである。
【0023】
または、メモリにデータ記録を行うデータ記録手段、メモリに記憶されたデータの誤り訂正処理を行う誤り訂正処理手段、メモリに記憶されたデータの誤り検出を行う誤り検出手段のいずれかが動作している期間を検出し、その検出期間を活性状態として設定する動作活性化設定手段と、誤り訂正処理が終了しない間に同期信号が入力した場合の処理を誤り訂正処理終了するまで演算を行うか否かを設定する優先切り替え信号と、優先切り替え信号を用いて動作活性化手段の活性/非活性を制御する強制リセット手段と、データ記録手段が動作中の期間のみ同期信号を通過させるゲート手段と、誤り訂正処理が終了した時点で誤り訂正終了信号を出力するように構成された誤り訂正手段と、誤り検出処理が終了した時点で誤り検出終了信号を出力するように構成された誤り検出手段と、最初に誤り訂正処理を行う期間を検出する第1誤り訂正期間検出手段と、順次行われる誤り訂正処理の最後に行う期間を検出する最終誤り訂正検出手段と、順次行われる誤り検出の最後に行う期間を検出する最終誤り検出手段と、前記第1誤り訂正期間検出手段と最終誤り検出手段に応じて誤り訂正処理、及び誤り検出処理の対象メモリ領域を切り替える制御信号を選択出力するように構成した第2の選択手段と、動作活性化設定手段が活性した状態においてのみ前記ゲート手段を介した同期信号と前記第2の選択手段からの出力信号の出現回数を比較して、その出現回数差を出力し、かつ、前記出現回数差が2以上の場合に延長信号を出力する手段を備えた回数比較手段と、優先切り替え信号、最終誤り訂正検出手段の出力、最終誤り検出手段の出力、及び回数比較手段の出現回数差に応じて誤り訂正処理、及び誤り検出処理の対象メモリ領域を切り替える制御信号を選択出力する選択手段と、誤り訂正処理が終了するまで誤り訂正手段と誤り検出手段の活性状態を保持させる延長手段と、前記選択手段の出力を用いて前記データ記録手段、誤り訂正手段、及び誤り検出手段の活性状態を切り替えるシーケンスコントロール手段とを備えたものである。
【0024】
【発明の実施の形態】
以下、この発明を実施の形態を示す図面に基づいて具体的に説明する。
実施の形態1.
図1は、この発明の実施の形態1である誤り訂正信号処理装置の一例を示すブロック図である。同図において、101は書き込み制御信号27、ECC制御信号28、EDC制御信号29のいずれかが活性な状態であることを検出する活性化ゲート、100は活性化ゲート101が活性状態の場合に動作をし、書き込み制御信号27が活性状態を示すHレベル期間中の同期信号6の出現回数とECC回路11から出力されるECCEND信号102の出現回数を比較し、その出現回数の差である回数差値103と、前記回数差値103が2以上となった場合に延長信号105を出力する回数比較器、104は回数差値103に応じてシーケンスコントローラ26及びECC回路11、EDC回路15に第2の同期信号106を出力するセレクタ、107は回数比較器100から出力される延長信号105がHレベルの期間、記録開始信号25によらずECC制御信号28、及びEDC制御信号29の変化タイミングを延長させる延長ゲート、108は書き込み制御信号27、ECC制御信号28、EDC制御信号29のいずれかが活性な場合にHレベルとなる誤り訂正処理期間信号である。また、従来例と同一符号のものは、従来例と同一の構成要素である。
【0025】
図2は、図1に示した本実施の形態1における誤り訂正信号処理装置の動作を説明するタイミングチャートである。ディスクの再生により生成される同期信号6は一定間隔で出現する。データ記録回路7がアクセスするメモリ空間は、書き込み制御信号27に応じてメモリ空間1からメモリ空間6まで順次変化する。尚、図2では示していないが、メモリ空間6の次にアクセスする空間はメモリ空間1であり、ロータリー式に巡回することになる。また、ECC制御信号28は第2の同期信号106に応じて変化し、EDC制御信号29はECC制御信号28を第2の同期信号106のタイミングで変化させたものである。
【0026】
また、図3は、セレクタ104選択条件と第2の同期信号106として出力する信号との関係を示した表である。
【0027】
次に動作について説明する。初期状態としてデータ記録回路7、ECC回路11、EDC回路15はメモリ空間1からデータ処理を行うものとする。記録開始信号25がLレベルの状態ではデータ記録回路7は同期信号6が入力される度にメモリ空間1へのデータ記録を繰り返す。すなわち、オーバーライトを繰り返している。記録開始信号25がHレベルとなって書き込み制御信号27がHレベルになると、次の同期信号6のタイミング(時刻A1)からデータ記録回路7はメモリ空間2へデータ記録を開始し、以後同期信号6が入力される度に記録するメモリ空間を順次切り替える。一方、シーケンスコントローラ26、ECC回路11、EDC回路15に入力する第2の同期信号106は図3に示すセレクタ104で選択された信号が入力されるが、書き込み制御信号27が活性してHレベルとなった直後では、回数比較器100出力する回数差値103は0なので、セレクタ104は第2の同期信号106として選択ゲート109を通過した同期信号6を選択し出力する。また、同期信号を出力したことで、回数差値103を1とする。
【0028】
更に、時刻A1の同期信号6によって、ECC回路11はメモリ空間1のデータに対して誤り訂正処理を開始し、処理が終了した時点でECCEND信号102を出力する。このECCEND信号102を入力された回数比較器100は、A1の次に入力される時刻B1における同期信号6が入力されるよりも前の時刻にECCEND信号102が入力されたため、同期信号6の出現回数とECCEND信号102の出現回数の差は1から0へ変化させ、回数差値103を0として出力する。次いで時刻B1となって同期信号6が入力されると、データ記録回路7がメモリ空間3にデータ記録を行うことになり、またECC回路11はメモリ空間2のデータに対して誤り訂正処理を行い、EDC回路15はメモリ空間1のデータに対して誤り検出を行うことになる。更に、回数比較器100は選択ゲート109を介した時刻B1における同期信号6によって同期信号6の出現回数とECCEND信号102の出現回数差が発生し、そのカウント値は1となる。ECC回路11の誤り訂正処理が終了すると再びECCEND信号102が出力される。しかしこのタイミングはB1の次の同期信号が入力される時刻C1よりも前であるため、再び回数差値103は0となる。
【0029】
次に、時刻C1となり、次の同期信号6が入力されると、データ記録回路7はメモリ空間4にデータ記録を行う期間となる。すると同時にECC回路11はメモリ空間3のデータに対して誤り訂正処理を行う。以下、データ記録回路7が記録するメモリ空間をメモリ空間5に切り替える時刻D1の同期信号6が入力されるまでにECC回路11はメモリ空間3のデータに対する誤り訂正処理を終了しない場合について説明する。時刻D1になる直前では回数差値103は1となっているが、セレクタ104は図3に示したように、第2の同期信号106を出力しない。また、同期信号6が入力されたために同期信号6とECCEND信号102の出現回数差値103は2となる。するとセレクタ104はECCEND信号102を出力する状態となる。しかし、ECCEND信号102がまだ入力されないのでECCEND信号102が入力されるまで現在の状態が保持されることになり、ECCEND信号102が入力されるとこれを第2の同期信号106として出力する。また、回数差値103が2となったため、回数比較器100は同時に延長信号105をHレベルとして出力する。
【0030】
更に、メモリ空間3のデータに対するECC処理が時刻E1になっても終わらず、ECCEND信号102よりも先に時刻E1の同期信号6が入力されるとすると、データ記録回路7はメモリ空間6へのデータ記録を開始する。また、回数比較器100は同期信号6とECCEND信号102の回数差値が3となる。セレクタ104は引き続きECCEND信号102を出力する条件にあるため、ECCEND信号102が入力されなければ第2の同期信号106を出力しない。また、延長信号105もHレベルのまま出力される。
【0031】
次に、ECC回路11がメモリ空間3のデータに対する誤り訂正処理が時刻F1で終了し、ECCEND信号102がECC回路11から出力されると、セレクタ104は第2の同期信号106としてこのECCEND信号102を出力する。第2の同期信号106がシーケンスコントローラ26、ECC回路11、EDC回路15に入力されたため、ECC回路11はメモリ空間4のデータに対し誤り訂正処理を開始し、EDC回路15はメモリ空間3のデータに対し誤り検出処理開始する。また、このECCEND信号102で回数差値103は3から2へと変化する。一方、延長信号105はHレベルのままである。
【0032】
次に、ECC回路11がメモリ空間4の誤り訂正処理を終了する前に記録開始信号25が非活性のLレベル状態になる場合について説明する。尚、記録開始信号25と書き込み制御信号27は同じ信号であるため、書き込み制御信号27もLレベルになる。ECC回路11が時刻G1で誤り訂正処理を終了してECCEND信号102を出力すると、回数差値103が2であるため、セレクタ104はこのECCEND信号102を第2の同期信号106として出力する。第2の同期信号106が入力されたシーケンスコントローラ26は、回数差値103が2であり、延長信号105がHレベルにあるため、書き込み制御信号27はLレベルにあるが、ECC制御信号28をHレベルのまま保持させて誤り訂正処理を続けさせる。
【0033】
一方、回数比較回路100では、時刻G1においてECCEND信号102が入力されたため、第2の同期信号106を出力するタイミングで回数差値103が1になり、同時に延長信号105もLレベルとなる。また、ECC回路11には第2の同期信号106が入力されるので、メモリ空間5のデータに対する誤り訂正処理を開始し、EDC回路15も同様にメモリ空間4のデータに対して誤り検出処理を開始する。
【0034】
このとき、データ記録回路7はメモリ空間6へデータを記録しているが、書き込み制御信号27がLレベルなので次の同期信号6が入力されてもメモリ空間の切り替えは行わない。更に、書き込み制御信号27がLなので回数比較器100にも選択ゲート109を介した同期信号6は入力されない。メモリ空間5の誤り訂正処理が時刻H1で終了すると、ECC回路11はECCEND信号102を時刻H1で出力するが、回数比較器100の回数差値103が1なので、セレクタ104は何も出力しない。続いてECCEND信号102が入力されたために回数差値103は1から0となる。次に時刻J1の同期信号6が入力されると、回数差値103が0なので、セレクタ104は第2の同期信号106として同期信号6を出力する。
【0035】
更に、時刻J1における同期信号6を受けて、シーケンスコントローラ26はECC制御信号28をLレベルにし、ECC回路11はデータ訂正処理を行うメモリ空間をメモリ空間6に切り替えるが、メモリ空間6のデータに対する誤り訂正処理は行わない。一方、EDC回路15はメモリ空間5のデータに対して誤り検出処理を開始する。EDC回路15において誤り検出処理が終了して時刻K1の同期信号6が入力されると、シーケンスコントローラ26はEDC制御信号29をLレベルにし、EDC回路15はメモリ空間6に切り替えるが、メモリ空間6に対するデータに対する誤り検出処理は行わずに動作を終了する。
【0036】
以上のように、同期信号の入力に関係なく誤り訂正処理が終了するまで演算を続けるので、正確なデータを得られるようになった。
【0037】
実施の形態2.
図4は、この発明の実施の形態2である誤り訂正信号処理装置の一例を示すブロック図である。同図において、201は第2の同期信号106を選択するセレクタであり、入力信号は同期信号6、ECCEND信号102、EDCEND信号202であり、制御信号は回数差値103、最終ECC信号205、最終EDC信号206である。203は一連の誤り訂正処理の終了段階でECC回路11が最後に誤り訂正処理を実行する期間を延長ゲート107の出力とEDC制御信号29から検出する最終ECC演算期間検出器、204は同じくEDC回路15が最後の誤り検出処理を実行する期間をECC制御信号28とEDC制御信号29から検出する最終EDC演算期間検出器である。その他、従来例、或いは実施の形態1と同一符号のものは同一の構成要素である。
【0038】
また、図5は実施の形態2の構成における動作のタイミングチャートである。同図においてEDCEND信号202は、EDC制御信号29がHレベルの元で誤り検出処理が開始し、その処理が終了したら出力されるLレベルのパルスである。最終ECC信号205は最終ECC演算期間検出器203に延長ゲート107出力とECC制御信号28を入力し、一連の誤り訂正処理の内、最後に誤り訂正を行う期間だけHレベルとなる信号であり、本実施の形態ではECC回路11が最後に誤り訂正処理を行うメモリ空間5をアクセスしている期間にHレベルとなる信号である。また、最終EDC信号206は最終EDC演算処理検出器204にECC制御信号28とEDC制御信号29を入力し、一連の誤り訂正処理の内、最後に誤り検出を行う期間だけHレベルとなる信号であり、本実施の形態ではEDC回路15が最後に誤り検出処理を行うメモリ空間5をアクセスしている期間にHレベルとなる信号である。
【0039】
また、図6は、セレクタ201の選択条件と第2の同期信号106として出力する信号との関係を示した表である。同図に示す入力条件以外の場合には、第2の同期信号106は出力されない。
【0040】
次に動作について説明する。記録開始信号25がHレベルになり一連の処理動作が開始される期間の動作は実施の形態1と同様であるので説明を省略する。時刻A2でデータ記録回路7がメモリ空間6にデータ記録を開始し、時刻B2と時刻C2でECCEND信号102が出力され、回数差値103が1となりECC回路11がメモリ空間5のデータに対して誤り訂正処理を開始すると、時刻C2で最終ECC信号205は活性しHレベルとなる。一方、最終EDC信号206は処理を行うメモリ空間はメモリ空間4であるため最後に誤りを検出する期間ではないので活性せず、Lレベルのままである。この期間にECC回路11が時刻D2でECCEND信号102を出力すると、セレクタ201は第2の同期信号106としてECCEND信号102を出力する。このタイミングで回数比較器100は回数差値103を0とするので、EDC制御信号28は非活性状態のLレベルとなり、最終ECC信号205も非活性のLレベルとなる。また、ECC回路11は処理を行うデータのメモリ空間をメモリ空間6へ切り替えるが、メモリ空間6のデータに対しては誤り訂正処理を開始しない。
【0041】
更に、同時に時刻D2からEDC回路15はメモリ空間5のデータに対して誤り検出処理を開始し、最終EDC信号206は活性状態のHレベルとなる。EDC回路15が演算処理を終了して時刻E2でEDCEND信号202を出力すると、最終EDC信号206が活性状態のHレベルであるため、セレクタ201は第2の同期信号106としてEDCEND信号202を出力する。
【0042】
この時刻E2のEDCEND信号202のタイミングで、EDC回路15はメモリ空間をメモリ空間6に切り替えるが、メモリ空間6のデータに対しては誤り検出処理を行わずに待機し、最終EDC信号206が非活性状態のLレベルとなる。以後は第2の同期信号106は同期信号6がそのまま出力されることとなる。
【0043】
以上で説明した動作により、通常データ書き込み制御信号が非活性になった後、最低3回の同期信号を待たなくては全体処理が終了しなかったが、それよりも速く全体処理を終了することができ、誤り訂正処理でメモリを占有する期間を短縮でき、外部機器からのメモリアクセス時間が多く取ることができる。
【0044】
実施の形態3.
図7は、この発明の実施の形態3である誤り訂正信号処理装置の一例を示すブロック図である。同図において301は第2の同期信号106を選択するセレクタであり、入力信号は同期信号6、ECCEND信号102、EDCEND信号202であり、制御信号は回数差値103、最終ECC信号205、最終EDC信号206、優先切り替え信号302である。優先切り替え信号302は、従来通り同期信号6のタイミングで誤り訂正処理、誤り検出処理の動作を切り替える場合は非活性状態のLレベルとし、誤り訂正処理が終了するまで演算を続行させる場合は活性状態のHレベルとする信号である。303は優先切り替え信号302が非活性状態のLレベルで入力されると誤り訂正処理期間信号108の状態に関わらず誤り訂正処理期間信号108を非活性状態として出力し、また、優先切り替え信号302が活性状態のHレベルで入力されると誤り訂正処理期間信号108をそのまま出力する強制リセット回路であり、304は強制リセット回路303の出力信号である第2の誤り訂正処理期間信号である。その他、従来例、或いは上記各実施の形態と同一符号のものは同一の構成要素である。
【0045】
また、図8は実施の形態3の構成による動作のタイミングチャートであり、優先切り替え信号302が活性なHレベルと非活性なLレベルの場合で回数比較器100の動作の比較を説明した図である。
【0046】
また、図9はセレクタ301の選択条件と第2の同期信号106として出力する信号との関係を示した表である。同図に示す入力条件以外の場合には、第2の同期信号106は出力されない。
【0047】
次に動作について説明する。優先切り替え信号302が活性状態でHレベルの場合は実施の形態2と同様に動作を行う。最終ECC信号205と最終EDC信号206が非活性の状態でLレベルであれば、回数差値103が0のとき、セレクタ301は第2の同期信号106として同期信号6を出力する。また、回数差値103が1のときには第2の同期信号106を出力しない。また、回数差値103が2以上のときには第2の同期信号106としてECCEND信号102を出力する。一方、最終ECC信号205が活性で、最終EDC信号206が非活性の状態で、回数差値103が1の場合には第2の同期信号106としてECCEND信号102を出力する。最終ECC信号205が非活性で最終EDC信号206が活性の状態であれば、セレクタ301は第2の同期信号106としてEDCEND信号202を出力する。
【0048】
一方、優先切り替え信号302が非活性状態でLレベルの場合は、回数差値103、最終ECC信号205、最終EDC信号206の状況によらず、セレクタ301は同期信号6を第2の同期信号として出力する。また、強制リセット回路303は優先切り替え信号302を受けて第2の誤り訂正処理期間信号304を非活性状態として出力するため、回数比較器100は非活性状態となり、延長信号を活性状態のHレベルにすることはしない。
【0049】
以上で説明した動作により、誤り訂正処理に著しく時間がかかって誤り訂正処理にメモリを長時間占有されてしまう場合は、同期信号で固定したタイミングでの処理の切り替えを行うことで、時間がかかっても誤り訂正処理を最後まで行い正しいデータを生成するか、外部からのメモリアクセス時間を確保するかの選択が可能となり、最適な誤り訂正処理を選択することができる。
【0050】
実施の形態4.
図10は、この発明の実施の形態4である誤り訂正信号処理装置の一例を示すブロック図である。同図において403は同期信号6かECCEND信号102を最終ECC信号用同期信号402として選択して通過させる最終ECC信号用ゲート、401は第2の同期信号106を選択するセレクタであり、その入力信号は同期信号6、ECCEND信号102、EDCEND信号202、及び最終ECC信号用同期信号402であり、また制御信号は回数差値103、最終ECC信号205、最終EDC信号206、及び優先切り替え信号302である。その他、従来例、或いは上記各実施の形態と同一符号のものは同一の構成要素である。
【0051】
また、図11は、実施の形態4の構成における優先切り替え信号302が非活性なLレベルにおける同期信号6のタイミングでECC回路11、EDC回路15の動作の切り替えを行う動作のタイミングチャートである。また、記録開始信号25の終了時刻L4が最後のECCEND信号102の発生する時刻F4に対しL4<F4となる場合(図11(1))と、L4>F4となる場合(図11(2))について夫々示している。
【0052】
同図において、最終ECC信号205が活性状態のHレベルになり、最終EDC信号206が非活性状態のLレベル、すなわち誤り訂正処理がメモリ空間5のデータに対して処理を開始すると、セレクタ401は第2の同期信号106としてECCEND信号102を出力する。F4のタイミングでECCEND信号102が第2の同期信号として出力されると、ECC回路11とEDC回路15は夫々アクセスするメモリ空間を切り替える。ここではECC回路11がアクセスするメモリ空間をメモリ空間5からメモリ空間6へ、EDC回路15がメモリ空間4からメモリ空間5へ切り替えを行う。すると最終ECC信号205がLレベルになり、最終EDC信号206がHレベルになる。この条件下ではセレクタ401は第2の同期信号106としてEDCEND信号202を出力する。次に、時刻G4においてEDCEND信号202が出力されると、第2の同期信号として前記EDCEND信号が出力され、EDC回路15がアクセスするメモリ空間をメモリ空間5からメモリ空間6切り替える。
【0053】
また、図12はセレクタ401の選択条件と第2の同期信号106として出力する信号との関係を示した表である。同図に示す入力条件以外の場合には、第2の同期信号106は出力されない。
【0054】
次に動作について説明する。尚、優先切り替え信号302が活性状態でHレベルの場合は実施の形態2と同様に動作をするので説明は省略する。
【0055】
最初に記録開始信号25の終了する時間L4が最後のECCEND信号102の時刻F4よりも早い時刻であるL4<F4の関係の場合(図11(1))について説明する。優先切り替え信号302が非活性状態でLレベルであると、誤り訂正処理期間信号108が活性な期間で、かつ、最終ECC信号205と最終EDC信号206が非活性状態のLレベルのとき、セレクタ401は第2の同期信号106として時刻A4、B4、C4、D4、E4ではそれぞれ同期信号6を出力する。記録開始信号25が時刻L4で非活性な状態になると、最終ECC信号用ゲート403は、最終ECC信号用同期信号402としてECCEND信号102を出力することになる。このとき時刻F4ではECC信号205が活性状態のHレベルで、かつ最終EDC信号206が非活性状態のLレベルであるので、セレクタ401は最終ECC信号用同期信号402を第2の同期信号106として出力する。更に、最終ECC信号205が非活性状態で最終EDC信号206が活性状態のHレベルに変化した時刻G4では、セレクタ401はEDCEND信号202を第2の同期信号106とする。
【0056】
次に記録開始信号25の終了する時間L4が最後のECCEND信号102の時刻F4よりも遅い時刻であるL4>F4の関係がある場合(図11(1))について説明する。誤り訂正処理期間信号108が活性な期間で、最終ECC信号205と最終EDC信号206が非活性状態のLレベルの期間では、セレクタ401は時刻A4、B4、C4、D4、E4において第2の同期信号106として同期信号6を出力する。また時刻F4では最終ECC信号205と最終EDC信号206は共に非活性状態のLレベルなので、セレクタ401は第2の同期信号106として同期信号6を出力する条件にあるため、時刻F4においては第2の同期信号106の出力は行わない。
【0057】
一方、時刻L4において書き込み制御信号27がLレベルになると、最終ECC信号205が活性状態となる。更に、時刻J4で同期信号6が入力されると、最終ECC信号用ゲート403は最終ECC信号用同期信号402として同期信号6を出力する。するとセレクタ401はECCEND信号を第2の同期信号として出力する状態であるため、最終ECC信号用同期信号402を第2の同期信号106として出力する。よって、シーケンスコントローラ26を介してECC回路11、及びEDC回路15が処理を行うメモリ空間を切り替えて、ECC回路11はメモリ空間6のデータに対して、また、EDC回路15はメモリ空間5のデータに対してアクセスすることになる。更に、このため最終ECC信号205は非活性状態であるLレベルとなり、最終EDC信号206は活性状態であるHレベルとなる。
【0058】
続いて、時刻K4になりEDCEND信号202が出力されると、このときは最終ECC信号205が非活性状態、かつ、最終EDC信号206が活性状態のHレベルであるため、セレクタ401はこのEDCEND信号202を第2の同期信号106とする。
【0059】
以上で説明した動作により、誤り訂正処理を最後まで処理する、処理しないに関わらず、最終ECC信号が非活性となった時点で最後の誤り検出処理が行われるように構成したので、誤り訂正処理の終了動作挙動が統一され、記録開始信号の再開が誤り検出終了とともに可能となり、誤り訂正処理終了後速やかに新しいデータ生成の実行が可能となる。
【0060】
実施の形態5.
図13は、この発明の実施の形態5である誤り訂正信号処理装置の一例を示すブロック図である。同図において、501は回数比較器100へ入力する同期信号6との出現回数を比較する信号としてECCEND信号102を用いるかEDCEND信号202を用いるかを選択する第2のセレクタであり、最終EDC信号206と第1ECC信号506が共に非活性なLレベルの期間P1の場合、ECCEND信号102とEDCEND信号202の内、遅く出現したものを選択し、また、第1ECC信号506が活性なHレベルの期間P2の場合はECCEND信号102を選択し、また、最終EDC信号206が活性なHレベルの期間P4の場合はEDCEND信号202を選択し、それぞれ選択信号をEND信号503として出力する。また、502は第2の同期信号106を選択するセレクタであり、入力信号は同期信号6、END信号503、同期信号6またはEND信号503を通過する第2の最終ECC信号用同期信号用ゲート507の出力信号である第2の最終ECC信号用同期信号504であり、制御信号は回数差値103、最終ECC信号205、最終EDC信号206、優先切り替え信号302である。505はECC制御信号28とEDC制御信号29とから記録開始信号25が入力されて最初に誤り訂正処理を行う期間のみHレベルとなる第1ECC信号506を出力する第1ECC演算期間検出器である。その他、従来例、或いは上記各実施の形態と同一符号のものは同一の構成要素である。
【0061】
また、図14は、実施の形態5における優先切り替え信号302が活性な状態で、かつ、同期信号6の周期によらず第2の同期信号106のタイミングで誤り訂正処理及び誤り検出処理を行ったときの動作を示すタイミングチャートである。
【0062】
図15は、第2のセレクタ501の選択条件と第2の同期信号106として出力する信号との関係を示した表である。同図に示す入力条件以外の場合には、第2の同期信号106は出力されない。
【0063】
また、図16は、セレクタ502のの選択条件と第2の同期信号106として出力する信号との関係を示した表である。同図に示す条件以外の場合には、第2の同期信号106は出力されない。
【0064】
次に動作を説明する。第2のセレクタ501は、書き込み制御信号27が活性化しHレベルとなると、時刻A5で第2の同期信号106がシーケンスコントローラ26、ECC回路11、EDC回路15に出力し、最初の誤り訂正処理がメモリ空間1のデータに対して開始される。第1ECC信号506が活性化しHレベルとなっている期間P1においては、誤り訂正処理が終了するとEND信号503としてECCEND信号102が選択されて時刻B5で出力される。回数比較器100は誤り訂正処理を開始させた時刻A5における同期信号6で回数差値103が1となるが、メモリ空間1の誤り訂正処理が終了した時刻B5におけるECCEND信号102によって回数差値103は0となる。
【0065】
次に、時刻C5となって同期信号6が入力されると、第2の同期信号106としてこの同期信号6が出力され、それによってECC回路11はメモリ区間2の誤り訂正処理を開始する。以下、メモリ空間2のデータに対する誤り訂正処理が同期信号の一周期内に終了しない場合について説明する。尚、時刻C5でEDC回路15はメモリ空間1に対して誤り検出処理を開始し、時刻D5でその処理を終えてEDCEND信号202を出力したとする。
【0066】
時刻E5において、ECC回路11は引き続き誤り訂正処理を続行していて、時刻E5で次の同期信号6が入力されると、ECCEND信号102が入力されないままの状態でデータ記録回路7はメモリ空間3からメモリ空間4へと切り替えられてデータを書き込む。このとき、同期信号6によって回数差値103は2となる。そして時刻F5においてECC回路11のメモリ空間1に対する誤り訂正処理が終わると、ECCEND信号102が出力される。すると、第2のセレクタ501はEDCEND信号とECCEND信号の発生順序を比較し、ECCEND信号102の方が出現が遅かったため、ECCEND信号102をEND信号503として出力する。またセレクタ502は回数差値が2なので、END信号503を第2の同期信号106として出力する。第2の同期信号106が出力されたことによってECC回路11はメモリ空間2をメモリ空間3に切り替え、EDC回路15は同様にメモリ空間1を空間2に切り替える。また、ECCEND信号502が出力されたため、回数差値103は再び1となる。
【0067】
次にECC回路11はメモリ空間3の誤り訂正処理を同期信号6の一周期期間中に終了せず、かつEDC回路15もメモリ空間2の誤り検出処理を同期信号6の一周期期間中に終了しない場合について説明する。時刻G5で同期信号6が入力されると回数差値103は再び2となる。また、データ記録回路7はデータを記録するメモリ空間をメモリ空間5へと切り替える。更に、ECC回路11が誤り訂正処理を時刻H5で終了しECCEND信号102を出力し、次にEDC回路15が誤り検出処理を時刻J5で終了しEDCEND信号202を出力したとする。第2のセレクタ501は、ECCEND信号102とEDCEND信号202の発生順序を比較し、遅かったEDCEND信号202をEND信号503として出力する。また、セレクタ502は回数差値103が2なので、入力されたEND信号503を第2の同期信号106として時刻J5で出力する。更にこのタイミングで回数差値103は再び1となり、ECC回路11はメモリ空間3をメモリ空間4に切り替え、EDC回路15は同様にメモリ空間2をメモリ空間3に切り替える。
【0068】
次に、最終ECC信号205が活性状態である期間P3では、第2のセレクタ501はECCEND信号202をEND信号503として出力する状態になっているので、時刻K5においてECCEND信号102入力されることによって、これをEND信号503として出力する。また、セレクタ502は第2の同期信号106としてEND信号503を出力する状態になっているため、前記END信号、すなわちECCEND信号102を第2の同期信号106として出力する。また、最終EDC信号206が活性状態でHレベルの期間P4では、第2のセレクタ501は時刻L5のEDCEND信号202がEND信号503として出力され、セレクタ502は第2の同期信号106としてEND信号503すなわちEDCEND信号202を出力し、EDD回路11、及びEDC回路15はそれぞれデータ処理を行うメモリ空間を切り替える。
【0069】
以上で説明した動作により、誤り訂正処理と誤り検出処理の終了時刻の遅い方を元にして次の処理に移行するように構成したため、誤り訂正処理、誤り検出処理の双方が途中で処理を中断されることなく最後まで処理することができ、正確なデータを得ることができる。
【0070】
尚、上記各実施の形態の説明において述べた論理信号の極性は逆であっても同様の効果が得られるのは言うまでもない。
【0071】
また、上記各実施の形態の説明はCDROM、DVD等のディスク再生装置において説明を行ったが、ディジタルテレビ放送、ディジタルラジオ放送、テレビ電話、インターネットなど、画像、音声、データ等の信号伝送をディジタル信号で行うメディアにおいては、正しいデータを再生、或いは復元するために受信データの誤り訂正信号処理は必須の処理であり、処理としては本発明と同様にデータをメモリに記録し、次いでメモリに記憶させたデータに対して誤り訂正処理を行う。よって、本発明における誤り訂正信号処理装置と同じ構成を用いることが出来るため、本発明は上記に示したメディアにおける誤り訂正信号処理対して用いることができる。
【0072】
【発明の効果】
この発明は、以上に説明したように構成されているので、以下に示すような効果を奏する。
【0073】
誤り訂正処理が終了したことを出力する誤り訂正処理終了信号に応じて処理を行う単位データが記憶されたメモリ空間を切り替えるようにしたので、誤り訂正処理が処理の途中で中断されることがなく、最後まで誤り訂正処理を続けることが可能となり、正確なデータが得られる。
【0074】
また、回数比較手段によって同期信号と誤り訂正処理終了信号の出現回数を比較し、その出現回数差から誤り訂正処理が同期信号の期間中に終了したか否かを検出し、同期信号の一周期内に誤り訂正処理が終了しない場合は誤り訂正処理の終了信号を用いて処理を行うメモリ空間を切り替えるようにしたので、誤り訂正処理が同期信号の一周期内に終了しなくても、誤り訂正処理を中断することなく、最後まで誤り訂正処理を続けることが可能となり正確なデータが得られる。
【0075】
また、回数比較手段器で同期信号と誤り訂正処理終了信号の出現回数を比較し、その出現回数の差から誤り訂正処理が同期信号の一周期内に終了したか否かを検出するようにし、同期信号の一周期内に誤り訂正処理が終了しない場合には誤り訂正処理の終了信号を、また最後に誤り訂正を行う期間では誤り訂正処理の終了信号を、また最後の誤り検出処理を行う期間では誤り検出終了信号を用いて処理を行うメモリ空間を切り替えるようにしたので、同期信号を待つことなく最後の誤り検出処理を行えるようになり、全体処理が終了するまでの時間が短縮され、外部機器からのメモリアクセス時間が多く取れる。
【0076】
また、優先切り替え信号により同期信号を用いて誤り訂正処理、及び誤り検出処理の動作切り替えを行うか、終了処理時間を短縮する誤り訂正処理、及び誤り検出処理の動作切り替えを行うかを選択できるようにしたので、時間がかかっても誤り訂正処理を行い正しいデータを生成するか、外部からのメモリアクセス時間を確保するかの選択が可能となり、最適な誤り訂正処理を選択することができる。
【0077】
また、同期信号を用いて誤り訂正処理、及び誤り検出処理の動作切り替えを行う場合、最後に誤り訂正を行う期間では、誤り訂正処理の終了信号を、また最後の誤り検出処理を行う期間では誤り検出終了信号を誤り訂正処理、及び誤り検出処理の動作切り替えに用いるようにしたので、誤り訂正処理の終了動作挙動が統一化され、記録開始信号の再開が誤り検出終了とともに可能となり、新しいデータ生成が誤り訂正処理終了後速やかに実行が可能となる。
【0078】
また、誤り訂正処理、及び誤り検出処理の動作切り替えを行うのに誤り訂正終了信号と誤り検出終了信号のいずれか入力順序の遅いものを選択するようにしたので、誤り訂正処理よりも誤り検出処理に時間がかかる場合では誤り検出処理が中断されることなく最後まで誤り検出処理が行え、また誤り検出処理よりも誤り訂正処理に時間がかかる場合でも誤り訂正処理を中断されることなく最後まで誤り訂正処理を行うことができ、正確なデータを得ることが可能となる。
【図面の簡単な説明】
【図1】 この発明の実施の形態1における誤り訂正信号処理装置の構成を示すブロック図である。
【図2】 実施の形態1における誤り訂正信号処理装置の動作を説明するタイミングチャートである。
【図3】 実施の形態1における誤り訂正信号処理装置のセレクタ104の動作を示す説明図である。
【図4】 この発明の実施の形態2における誤り訂正信号処理装置の構成を示すブロック図である。
【図5】 実施の形態2における誤り訂正信号処理装置の動作を説明するタイミングチャートである。
【図6】 実施の形態2における誤り訂正信号処理装置のセレクタ201の動作を示す説明図である。
【図7】 この発明の実施の形態3における誤り訂正信号処理装置の構成を示すブロック図である。
【図8】 実施の形態3における誤り訂正信号処理装置の動作を説明するタイミングチャートである。
【図9】 実施の形態3における誤り訂正信号処理装置のセレクタ301の動作を示す説明図である。
【図10】 この発明の実施の形態4における誤り訂正信号処理装置の構成を示すブロック図である。
【図11】 実施の形態4における誤り訂正信号処理装置の動作を説明するタイミングチャートである。
【図12】 実施の形態4における誤り訂正信号処理装置のセレクタ401の動作を示す説明図である。
【図13】 この発明の実施の形態5における誤り訂正信号処理装置の構成を示すブロック図である。
【図14】 実施の形態5における誤り訂正信号処理装置の動作を説明するタイミングチャートである。
【図15】 実施の形態5における誤り訂正信号処理装置のセレクタ501の動作を示す説明図である。
【図16】 実施の形態5における誤り訂正信号処理装置のセレクタ502の動作を示す説明図である。
【図17】 従来の誤り訂正信号処理装置の構成を示すブロック図である。
【図18】 誤り訂正信号処理装置がアクセスするメモリ空間を示す図である。
【図19】 従来の誤り訂正信号処理装置の誤り訂正処理開始部分の動作を示す図である。
【図20】 従来の誤り訂正信号処理装置の動作を示す図である。
【図21】 従来の誤り訂正信号処理装置の動作を示す図である。
【図22】 従来の誤り訂正信号処理装置の誤り訂正処理終了部分の動作を示す図である。
【符号の説明】
11 ECC回路、27 書き込み制御信号、28 ECC制御信号、29 EDC制御信号、100 回数比較器、101 活性化ゲート、102 ECCEND信号、103 回数差値、104 セレクタ、105 延長信号、106第2の同期信号、107 延長ゲート、108 誤り訂正処理期間信号、109 選択ゲート。
Claims (5)
- 複数の単位データをメモリ領域内に順次記録し、前記メモリ内に記憶されたデータの誤り訂正処理を実施する誤り訂正信号処理装置において、前記単位データがメモリ空間に記憶される複数のメモリ空間を有するメモリと、前記メモリ空間に記憶された一つの単位データの誤り訂正処理を行う誤り訂正処理手段と、前記一つの単位データに対する誤り訂正処理が終了したことを検出する誤り訂正処理終了検出手段と、前記誤り訂正手段が誤り訂正処理を行う単位データが記憶されたメモリ空間を別のメモリ空間に切り替えるメモリ空間切り替え手段と、
メモリにデータ記録を行うデータ記録手段、前記メモリに記憶されたデータの誤り訂正処理を行う誤り訂正処理手段、前記メモリに記憶されたデータの誤り検出を行う誤り検出手段のいずれかが動作している期間を検出し、その検出期間を活性状態として設定する動作活性化設定手段と、前記データ記録手段が動作中の期間のみ同期信号を通過させるゲート手段と、誤り訂正処理が終了した時点で誤り訂正終了信号を出力するように構成された誤り訂正処理手段と、前記動作活性化設定手段が活性状態においてのみ前記ゲート手段を介した同期信号と前記誤り訂正終了信号の出現回数を比較し、その出現回数差を出力し、かつ、前記出現回数差が2以上の場合には延長信号を出力する手段を備えた回数比較手段と、前記出現回数差値に応じて誤り訂正処理、及び誤り検出処理の対象メモリ領域を切り替える制御信号を選択出力する選択手段と、誤り訂正処理が終了するまで誤り訂正手段と誤り検出手段の活性状態を保持させる延長手段と、前記選択手段の出力を用いて前記データ記録手段、誤り訂正手段、及び誤り検出手段の活性状態を切り替えるシーケンスコントロール手段とを備えたことを特徴とする誤り訂正信号処理装置。 - 請求項1において、順次行われる誤り訂正処理の最後に行う期間を検出する最終誤り訂正検出手段と、順次行われる誤り検出の最後に行う期間を検出する最終誤り検出手段とを備え、かつ、選択手段は、最終誤り訂正検出手段の出力、最終誤り検出手段の出力、及び回数比較手段の出現回数差に応じて誤り訂正処理、及び誤り検出処理の対象メモリ領域を切り替える制御信号を選択出力するように構成したことを特徴とする誤り訂正信号処理装置。
- 請求項2において、誤り訂正処理が終了しない間に同期信号が入力した場合の処理を誤り訂正処理終了するまで演算を行うか否かを設定する優先切り替え信号を用いて動作活性化手段の活性/非活性を制御する強制リセット手段を備え、かつ、選択手段は、優先切り替え信号、最終誤り訂正検出手段の出力、最終誤り検出手段の出力、及び回数比較手段の出現回数差に応じて誤り訂正処理、及び誤り検出処理の対象メモリ領域を切り替える制御信号を選択出力するように構成したことを特徴とする誤り訂正信号処理装置。
- 請求項3において、最終誤り訂正検出手段の出力と同期信号とを切り替える最終誤り訂正信号切り替え手段を備え、かつ、選択手段は、優先切り替え信号、最終誤り訂正検出手段の出力、最終誤り検出手段の出力、及び回数比較手段の出現回数差に応じて誤り訂正処理、及び誤り検出処理の対象メモリ領域を切り替える制御信号を選択出力するように構成したことを特徴とする誤り訂正信号処理装置。
- 請求項3において、最初に誤り訂正処理を行う期間を検出する第1誤り訂正期間検出手段と、前記第1誤り訂正期間検出手段と最終誤り検出手段に応じて誤り訂正処理、及び誤り検出処理の対象メモリ領域を切り替える制御信号を選択出力するように構成した第2の選択手段とを備え、かつ、選択手段は、優先切り替え信号、最終誤り訂正検出手段の出力、最終誤り検出手段の出力、及び回数比較手段の出現回数差に応じて誤り訂正処理、及び誤り検出処理の対象メモリ領域を切り替える制御信号を選択出力するように構成したことを特徴とする誤り訂正信号処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33165798A JP4045675B2 (ja) | 1998-11-20 | 1998-11-20 | 誤り訂正信号処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33165798A JP4045675B2 (ja) | 1998-11-20 | 1998-11-20 | 誤り訂正信号処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000165255A JP2000165255A (ja) | 2000-06-16 |
JP4045675B2 true JP4045675B2 (ja) | 2008-02-13 |
Family
ID=18246127
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33165798A Expired - Fee Related JP4045675B2 (ja) | 1998-11-20 | 1998-11-20 | 誤り訂正信号処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4045675B2 (ja) |
-
1998
- 1998-11-20 JP JP33165798A patent/JP4045675B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000165255A (ja) | 2000-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5666238A (en) | Data sector control apparatus and method for disk storage system | |
JP2009277298A (ja) | ディジタル信号再生装置及び方法並びにディジタル信号記録装置及び方法 | |
US5396504A (en) | Error correction system of digital data | |
JP4045675B2 (ja) | 誤り訂正信号処理装置 | |
US6108742A (en) | Method and apparatus of interfacing data between microprocessor and memory | |
JP3868662B2 (ja) | 光ディスク再生装置 | |
JPH11328879A (ja) | 誤り訂正装置および光ディスク再生装置 | |
US4953034A (en) | Signal regeneration processor with function of dropout correction | |
KR100494252B1 (ko) | 정보 재생 장치 | |
JP3555664B2 (ja) | データ再生方法及びデータ再生装置 | |
JPH1093923A (ja) | 複数のアングルで撮像された画像信号を含む記録媒体の再生方法 | |
KR100251049B1 (ko) | 디브이디-리라이터블 재생 시스템에서 결함레지스터를 이용한 메모리 제어방법, 마이컴에 의한 결함 리스트기록방법및 결함 레지스터 작성방법 | |
US5805618A (en) | Reproducing apparatus for reproducing video information recorded together with error correction codes | |
JP3520156B2 (ja) | ディジタル信号再生方法及びディジタル信号再生装置 | |
US6243331B1 (en) | Method and apparatus for performing address interpolation on optical disk | |
JP3120533B2 (ja) | 画像認識度改善回路 | |
KR100189529B1 (ko) | 디브이디피용 디스크 데이타 디코더의 메모리 제어장치 및 방법 | |
JPH1186465A (ja) | 信号処理装置 | |
KR100238132B1 (ko) | 광 디스크 재생장치의 어드레스 생성장치 | |
JP4061550B2 (ja) | データ再生方法及びデータ再生装置 | |
KR100216026B1 (ko) | 디지탈 비디오 디스크 시스템의 디코딩 장치 | |
KR100604475B1 (ko) | 정보 기록 재생 방법 | |
JP3114255B2 (ja) | 映像信号再生装置 | |
JP3880401B2 (ja) | 光ディスクコントローラ | |
JP2001357634A (ja) | ディスク再生装置の誤り訂正回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040629 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070613 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071030 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071112 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |