JP4038639B2 - Printer and its image data transfer method - Google Patents

Printer and its image data transfer method Download PDF

Info

Publication number
JP4038639B2
JP4038639B2 JP37560499A JP37560499A JP4038639B2 JP 4038639 B2 JP4038639 B2 JP 4038639B2 JP 37560499 A JP37560499 A JP 37560499A JP 37560499 A JP37560499 A JP 37560499A JP 4038639 B2 JP4038639 B2 JP 4038639B2
Authority
JP
Japan
Prior art keywords
head
processing circuit
data processing
image data
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP37560499A
Other languages
Japanese (ja)
Other versions
JP2001187476A (en
Inventor
和広 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP37560499A priority Critical patent/JP4038639B2/en
Publication of JP2001187476A publication Critical patent/JP2001187476A/en
Application granted granted Critical
Publication of JP4038639B2 publication Critical patent/JP4038639B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、コンピュータシステムのターミナルプリンタやファクシミリ端末等として用いられるプリンタに関し、特にイメージバッファからヘッドデータの処理回路へのイメージデータの転送方法を改良したプリンタに関する。
【0002】
【従来の技術】
従来、かかるプリンタにおいては、印字タイミング発生毎に、割り込みを発生させ、或いはDMAを起動することにより、イメージデータを格納してあるバッファ(イメージバッファ)から印字制御回路(ASIC)内のヘッドデータ処理回路へ必要な分の印刷データを転送している。
【0003】
例えば、割り込みを利用する方法では、CPUのタイマを使って(タイマ出力パルスの立上がりエッジで)、印字ヘッドの駆動タイミングを発生させ、同じタイマの割り込み(CPU内部で発生する割り込み)を使用して、印刷データをイメージバッファからヘッドデータの処理回路に転送し格納している。
【0004】
即ち、図6に示すように、プリンタ内のCPU11は、タイマ11aを有し、このタイマ11aの出力パルスの立上がりエッジにより印字ヘッドの駆動トリガ12を発生させる。この駆動トリガ12は、ASIC21内のヘッド駆動回路21aに入力され、このヘッド駆動回路21aによりD/Aコンバータ23を介してヘッド25に駆動波形24が印加される。従って、この駆動トリガ12と駆動波形24の発生タイミングを示せば、図7(a)、(b)のようになる。
【0005】
一方、同じタイマ11aの出力パルスによる割り込み要求を使用して、割り込み処理を発生させ、図6に示すように、印刷データをRAM(DRAM)26上のイメージバッファ26BからASIC21内のヘッドデータ処理回路21bに転送し、このヘッドデータ処理回路21bに格納している。この割り込み処理と駆動トリガ12との関係は、図7(a)及び(c)に示す通りである。尚、CPU11は、以上の処理の制御をROM(プログラムROM)27に格納してある制御プログラムに従って行う。
【0006】
以下、図8を参照して具体的に説明する。例えば、従来、カラープリンタで使用されていたラスタフォーマットデータは、図8に示すように、横8ビット分を1バイトとして扱っていたが、同図に示すように、ドット形成要素(例えば、インクジェットノズル或いはインパクトワイヤ)51aが縦一列に配置される構造のものでは、印刷ヘッド51に送る時には、その1バイト中のあるビット列のデータ53を取り出す必要がある。近年の印字密度の細密化によりイメージデータのデータ量は増加の一途をたどり、一方、CPU61内のタイマ61aにより約70μsごとに印字タイミング62を発生させる等、このような短時間間隔で印字タイミングが発生する。そこで、時間的に厳しくなってきた近年では、横8ビット分(1バイト)×縦一列のドット形成要素アレイ内のドット形成要素の個数(例えば、図示の例では32個とする)分のデータ57を、ある印字タイミングで割り込みを発生させ、一度にイメージバッファ63から印字制御回路(ASIC)65内のシフトレジスタ(ヘッドデータ処理回路)67に転送しておき、個々の印字タイミングによる割り込みが発生する毎に印字制御回路(ASIC)65内でその一部、即ち、あるビット列のデータ53(32ビット)を取り出して印字ヘッド51に転送するという方法を採っている。
【0007】
【発明が解決しようとする課題】
以上のように、ラスタフォーマットデータは走査方向のデータの並びであるため、横8ビット、16ビット、又は32ビット×縦一列分のデータをまとめてイメージバッファ63から印字制御回路(ASIC)65に転送する必要があるが、1回の割り込み処理ではデータ転送の時間が間に合わないため、例えば、横8ビット分のデータの場合なら、8回の割り込みに分割処理して、データ転送を行っていた。しかしながら、かかる分割処理の結果、割込み処理のプログラムも複雑になり、データ転送処理に多くの時間を要するため、スループットの低下を招いていた。
【0008】
従って、本発明の目的は、イメージバッファから上述したヘッドデータ処理回路へ所要の量のデータを一度に転送するプリンタにおいて、割り込みを分割処理する必要をなくすことにより、簡単なプログラムで、且つより短時間でデータ転送を行えるプリンタを提供すると共に、トータルとしてのCPUの負担を減少し、もって、スループットを向上せしめることにある。
【0009】
【課題を解決するための手段】
本発明者は、上述した従来のプリンタでは、CPUのタイマ割り込みを利用していたので、駆動トリガの周期内に処理を区切って行わなければならなかった点に着眼し、例えば、印字制御回路(ASIC)内にカウンタを持たせ、それによって割り込み要求を制御する回路を追加し、印字制御回路(ASIC)側から割り込み要求をコントロールするようにした。
【0010】
これにより、例えば、8ビット分のデータの場合、8回の駆動トリガが発生するのに1回だけ割り込み要求を発生させることができる。同様に、16ビット分なら16回に1回、32ビット分なら32回に1回になる。
【0011】
即ち、本発明の第1の様相によれば、本発明のプリンタは、CPUと、イメージバッファと、ヘッドデータ処理回路を含むハードウェア構成の印字制御回路とを備え、印字ヘッドの駆動トリガ信号を受けて前記CPUが前記イメージバッファから前記ヘッドデータ処理回路に所要量のイメージデータを転送して該ヘッドデータ処理回路が保持し、更に該ヘッドデータ処理回路が保持するイメージデータを一部づつ印字ヘッドにシリアル転送して印刷を行うプリンタにおいて、前記印字制御回路内に計数手段を設けるとともに前記計数手段による前記駆動トリガ信号の設定数として複数回の計数値を設定し、該計数手段により前記駆動トリガ信号を前記設定数分計数した場合に、外部割り込み要求を前記印字制御回路から前記CPUに発生し、該外部割り込み要求を受けて前記CPUが前記所要量のイメージデータを前記ヘッドデータ処理回路に転送させるための割り込み処理を実行し、前記所要量のイメージデータを1回の前記外部割込み要求で転送させる際、その転送時間が、前記駆動トリガ信号の周期よりも長い場合であっても、前記イメージデータの転送を可能にすることを特徴とする。
【0012】
また、請求項2記載のプリンタのように、前記外部割り込み要求を受けて前記CPUは1回の割込み処理内で前記所要量のイメージデータのすべてを前記ヘッドデータ処理回路に転送するのが好適である。
【0013】
更に、請求項3記載のプリンタのように、前記イメージデータは、ラスタグラフィックス形式のデータである場合に有意義である。
【0014】
尚、請求項4記載のインクジェットプリンタのように、前記所要量のイメージデータは、横n(nは少なくとも2以上の整数)ビット×縦一ノズル列のノズル数分のデータであれば、前記nの数は限定されないが、通常、請求項5記載のインクジェットプリンタのように、nは、8、16、又は32のうちいずれかであっても良い。
【0015】
また、請求項6記載のプリンタにおいては、前記ヘッドデータ処理回路は、前記イメージバッファから転送される所要量のイメージデータを、それぞれ格納可能な第1及び第2のRAMと、前記所要量のイメージデータを前記第1又は第2のRAMのいずれか一方に選択的に書き込むための書き込みセレクタと前記第1又は第2のRAMからm番目(mは1以上上記n以下)のビットを選択して該m番目のビット×縦一ノズル列のノズル数分のデータを読み出す読み出しセレクタとを有していることを特徴とする。
【0016】
更に、請求項7記載のプリンタにおいては、前記ヘッドデータ処理回路を含む印字制御回路は、プリンタコントローラを構成するメイン基板上に設けられる。
一方、本発明の第2の様相によれば、本発明のプリンタは、CPUと、イメージバッファと、ヘッドデータ処理回路を含むハードウェア構成の印字制御回路とを備え、印字ヘッドの駆動トリガ信号を受けて前記CPUが前記イメージバッファから前記ヘッドデータ処理回路に所要量のイメージデータを転送して該ヘッドデータ処理回路が保持し、該ヘッドデータ処理回路により保持されたイメージデータに基づいて印刷を行うプリンタにおいて、前記駆動トリガ信号の設定数として複数回の計数値を設定され、前記駆動トリガ信号を計数する計数手段と、
該計数手段により前記駆動トリガ信号を前記設定数分計数された場合に、前記CPUに外部割り込み要求を発生する外部割り込み手段とを有し、
該外部割り込み発生手段により発生された前記外部割り込み要求を受けて前記CPUが前記所要量のイメージデータを前記ヘッドデータ処理回路に転送させるための割り込み処理を実行し、前記所要量のイメージデータを1回の前記外部割込み要求で転送させる際、その転送時間が、前記駆動トリガ信号の周期よりも長い場合であっても、前記イメージデータの転送を可能にすることを特徴とする。
【0017】
この場合、請求項12記載のプリンタのように、前記ヘッドデータ処理回路は、プリントエンジンに含まれる印字ヘッド内のヘッド基板上に設けられる。
【0018】
【発明の実施の形態】
以下、図面を参照して、本発明の諸実施形態にかかるプリンタについて説明する。図1は、本発明の第1の実施形態にかかるプリンタの全体構成を示すブロック図である。
【0019】
図示のプリンタは、プリンタコントローラ1とプリントエンジン2とから構成されている。プリンタコントローラ1は、ホストコンピュータ3からの印刷データ等を受信するインターフェース(以下「I/F」という)4と、各種データの記憶等を行うRAM5と、各種データ処理のためのルーチン等を記憶したROM6と、CPU7と、後述するプリント(印字)ヘッド12側へヘッドデータ等を送り出すための印字制御回路(印字用ASIC)9と、イメージデータ及び駆動信号等をプリントエンジン2に送信するためのI/F10とを備えている。I/F4、RAM5、ROM6、CPU7、印字制御回路(印字用ASIC)9、I/F10等は、バス11により相互に接続されている。
【0020】
I/F4は、印刷コマンド・データをホストコンピュータ3から受信する。RAM5は、受信(データ)バッファ5A,出力(イメージ)バッファ5C及びワークメモリ5B等として利用されるものである。データバッファ5Aには、I/F4が受信したホストコンピュータ3からの印刷コマンド・データが一時的に記憶される。イメージバッファ5Cには、印刷コマンド・データを解析した後の、例えば、ラスタグラフィックス形式のイメージデータが展開される。ROM6は、CPU7等によって実行される各種制御プログラム等を記憶している。このプログラムには、図1に示すように、主プログラム6aと、割り込み処理プログラム6bがある。また、ROM6は、図示しないフォントデータ及びグラフィック関数、各種手続き等も記憶している。
【0021】
プリントエンジン2は、印字ヘッド12と、キャリッジ機構13と、紙送り機構14とを備えている。紙送り機構14は、紙送りモータ及び紙送りローラ等からなり、記録紙等の印刷記憶媒体を順次送りだして副走査を行うものである。キャリッジ機構13は、印字ヘッド12を搭載するキャリッジと、該キャリッジをタイミングベルト等を介して走行させるキャリッジモータ等からなり、印字ヘッド12を主走査させるものである。印字ヘッド12は、副走査方向に、例えば32個の多数のノズルから成るインクジェットノズル列15を有し、所定のタイミングで各ノズルからインク滴を吐出させる。
【0022】
図2に、印字制御回路(印字用ASIC)9の構成を示す。
【0023】
印字用ASIC9は、ヘッドドライバの制御部等を構成するものであり、図2に示すように、印字ヘッド12に所定の駆動波形を印加するためのヘッド駆動回路16と、印刷データを印字ヘッド12側に送り出すためのヘッドデータ処理回路17と、印字用ASIC側から割り込み要求をコントロールするためのカウンタを含む割り込み要求制御回路18とを有している。
【0024】
以下、図2に加え、図3をも参照しつつ、主として印字用ASIC9の動作・作用等について説明する。CPU7のタイマ7bの出力パルスの立上がりエッジにより印字ヘッドの駆動トリガ42[図2及び図3(b)を参照]を発生させる。この駆動トリガ42は、印字用ASIC9内のヘッド駆動回路16に入力される。このヘッド駆動回路16により印字ヘッド12に駆動波形が印加される。従って、この駆動トリガ42と駆動波形24の発生タイミングを示せば、図3(a)、(b)のようになる。
【0025】
一方、同じタイマ7bの出力パルスの立上がりエッジによる駆動トリガ42は、印字用ASIC9内のヘッドデータ処理回路17と割り込み要求制御回路18にも入力される。割り込み要求制御回路18は、内部のカウンタによって、この駆動トリガ42を計数し、所定数(例えば、8回)に達したら、CPU7に外部割り込みとしての割り込み要求信号18aを発する。この割り込み要求信号18aを受けてCPU7は、1回の割り込み処理を行い、この1回の割り込み処理の中で、イメージバッファ5Cからヘッドデータ処理回路17に横8ビット×縦一列分のデータをすべて転送する。この1回の割り込み処理と駆動トリガ42の発生タイミングを示せば、図3(a)、(c)のようになる。尚、比較例として、図3(d),(e),(f)に、同様に横8ビット×縦一列分のデータを従来の分割した割り込み処理により転送する場合の駆動波形、駆動トリガ、(分割)割り込み処理の発生タイミングを、それぞれ示す。
【0026】
図3からも明らかなように、イメージバッファからヘッドデータ処理回路へ所要の量のデータを一度に転送する場合でも、割り込みを分割処理する必要が無くなる。
【0027】
尚、ヘッドデータ処理回路17から印字ヘッド12(ヘッド及びヘッド基板)へは、ビットセレクトされた縦一列分のデータのみがフラットケーブル等を介してシリアル転送される。以下、このビットセレクトも含めたヘッドデータ処理回路17の動作について説明しておく。
【0028】
図4は、ヘッドデータ処理回路17の動作を説明するための図である。即ち、ヘッドデータ処理回路17は、書き込みセレクタ17aと読み出しセレクタ17bから成る2つのデータセレクタと、第1のRAM17cと第2のRAM17dから成る2つのRAMを有している。
【0029】
上述したように、1回の割り込み処理の中で、イメージバッファ5Cからヘッドデータ処理回路17に横8ビット×縦一列分のデータがすべて転送されるが、この横8ビット×縦一列分のデータは、書き込みセレクタ17aにより第1のRAM17c又は第2のRAM17dのいずれか一方に選択的に書き込まれる。また、読み出しセレクタ17bは、第1のRAM17c又は第2のRAM17dのいずれか一方から、ビットセレクト及びセレクトしたデータの読み出し、即ち、所定のタイミングで縦一列のデータを選択して読み出し、この読み出されたデータが、同図に示すように、印字ヘッド12に転送される。
【0030】
今、第2のRAM17dにラッチされているデータを印刷中であるものとする。この第2のRAM17dは、横8ビット長であり、8ショット分のデータをラッチしているので、8回に分けて印字ヘッド12にシリアル転送されるが、この8ショット分の印刷中に、CPU7は、第1のRAM17cに次の印刷データをイメージバッファ5Cより読み出して書き込む。そして、第2のRAM17のデータが印刷終了したら、書き込みセレクタ17a及び読み出しセレクタ17bをそれぞれ切り替えて、第1のRAM17cのデータを印刷開始し、その印刷中に第2のRAM17dに、その次の印刷データをイメージバッファ5Cより読み出して書き込む。以上の処理を繰り返すことにより印刷を実行していく。
【0031】
以上に述べたように、本実施形態によれば、印字用ASIC9における割り込み要求制御回路18内のカウンタによって、駆動トリガ42を計数し、所定数(8回)に達したら、CPU7に外部割り込みとしての割り込み要求信号18aを発する。この割り込み要求信号18aを受けてCPU7は、1回の割り込み処理を行い、この1回の割り込み処理の中で、イメージバッファ5Cからヘッドデータ処理回路17に横8ビット×縦一列分のデータをすべて転送する。
【0032】
この改善のポイントは、8回の割り込み処理で分割処理していたものを、1回の割り込みで8回分の処理を行えるようにしたことである。
【0033】
従来はCPUのタイマ割り込みでデータ転送を処理していた為、ヘッドの駆動周期より長い処理はできなかったのが、外部割り込みになったので、8回分のデータ転送は1回の割り込みの中で、8回分のヘッド駆動周期内に処理をすれば良くなる。この割り込み処理によるデータ転送処理のイメージは、図3(a)、(b)、(c)に既に示した通りである。
【0034】
図5は、本発明の第2の実施形態にかかるプリンタの全体構成を示すブロック図である。本実施形態のプリンタの基本的構成は、図1に示した第1の実施形態のプリンタと略同様であり、同様の部分には同様の参照符号を付してその説明を省略する。
【0035】
即ち、この第2の実施形態のプリンタは、図5に示すように、印字制御回路(印字用ASIC)9´がプリンタコントローラ1内ではなく、プリントエンジン2の印字ヘッド12内に設けられている。具体的には、上述した第1の実施形態では、印字用ASIC9がプリンタコントローラ1を構成するメイン基板(図示せず)上に設けられていたのに対し、この第2の実施形態では、印字用ASIC9´が印字ヘッド12内のヘッド基板(図示せず)上に設けられている。
【0036】
本実施形態では、外部割り込み要求を受けたCPU7が1回の割り込み処理の中で、イメージバッファ5Cから印字ヘッド12内のヘッドデータ処理回路17´に、例えば横8ビット×縦一列分のデータをすべて転送することになる以外は、ヘッドデータ処理回路の動作等の点で第1の実施形態と大きく異なるものではない。
【0037】
しかしながら、本実施形態では、ヘッドデータ処理回路17´を含む印字用ASIC9´を印字ヘッド12側に配置したので、ヘッド固有のノズル数、配列に関係する、かかる制御回路の部分がメイン基板(プリンタコントローラ回路)ではなくヘッド基板に存在することになり、ある程度(プリンタコントローラ内のイメージバッファから印字ヘッド内のヘッドデータ処理回路への)データ転送の仕様を標準化しておけば、第1の実施形態に比べ、メイン基板(プリンタコントローラ回路)を標準化し易いというメリットがある。例えば、プログラムROM(ROM6)と印字ヘッド(ヘッド基板)を交換するだけで、プリンタとしてのアップグレードが可能になる。また、メイン基板(プリンタコントローラ回路)を共通化し易いので、ヘッド側の多様な仕様(4色か6色か?、多ノズル化等)にすばやく対応し得る(開発が可能である)。
【0038】
以上、本発明を特定の実施形態について述べたが、本発明はこれらに限られるものではなく、特許請求の範囲に記載された発明の範囲内で、他の実施形態についても適用される。
【0039】
例えば、上述した実施形態では、ラスタフォーマットのイメージデータを、横8ビット×縦一列(32ノズル)分=32バイト分まとめて1回の割り込みでイメージバッファからヘッドデータ処理回路に転送する処理をしたが、これ以外の所望の量のデータを1回の割り込み処理で転送しても良い。即ち、横16ビット或いは32ビットのデータを1回の割り込みで転送しても良いし、縦一列が64ノズルのものにも同様に適用し得るのは勿論である。
【0040】
また、本発明は、インクジェットプリンタ、ドットインパクトプリンタ等のみではなく、他のプリンタにも適用され得るのは、言うまでもない。
【0041】
【発明の効果】
以上説明したように、本発明によれば、ハードウェア構成の印字制御回路(印字用ASIC)内に計数手段を持たせ、この計数手段により所定の駆動トリガ数を計数したら、外部割り込み要求を発生するようにしたので、ハードウェアの印字制御回路側から割り込み要求をコントロールでき、従来の分割した割込みによる転送処理に比べて、割込み処理のプログラムも簡単になり、ヘッドのデータ転送も高速に処理することが可能である。その結果、トータルとしてのCPUの負担を減少し、もって、スループットを向上せしめることが可能なプリンタを提供し得る。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係るプリンタの全体構成を示す機能ブロック図である。
【図2】図1に示したプリンタの印字制御回路の構成を示す機能ブロック図である。
【図3】印字タイミングと、駆動波形、割り込みによる転送処理との実行タイミングを示したタイミングチャートであり、(a)〜(c)は、本発明の第1の実施形態によるもの、(d)〜(f)は、従来例によるものを示す。
【図4】図1に示したプリンタにおけるヘッドデータ処理回路の動作を説明するための図である。
【図5】本発明の第2の実施形態に係るプリンタの全体構成を示す機能ブロック図である。
【図6】従来のプリンタの全体構成を簡略化して示す機能ブロック図である。
【図7】従来のプリンタにおける印字タイミングと、駆動波形、割り込みによる転送処理との実行タイミングを示したタイミングチャートである。
【図8】従来のカラープリンタにおけるラスタフォーマットデータの一般的な割込みによるデータ転送(ソフトウェア転送)の方法を示す図である。
【符号の説明】
1 プリンタコントローラ
2 プリントエンジン
3 ホストコンピュータ
4 I/F
5 RAM
5A 受信バッファ
5B ワークメモリ
5C 出力(イメージ)バッファ
6 ROM
6a 主プログラム
6b 割込み処理プログラム
7 CPU
7a タイマ
9 印字制御回路(印字用ASIC)
9´ 印字制御回路(印字用ASIC)
10 I/F
11 バス
12 印字ヘッド
15 インクジェットノズル列
13 キャリッジ機構
14 紙送り機構
16 ヘッド駆動回路
17 ヘッドデータ処理回路
17a 書き込みセレクタ
17b 読み出しセレクタ
17c 第1のRAM
17d 第2のRAM
17´ ヘッドデータ処理回路
18 割り込み要求制御回路
18a 割り込み要求信号
42 駆動トリガ
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a printer used as a terminal printer or a facsimile terminal of a computer system, and more particularly to a printer having an improved image data transfer method from an image buffer to a head data processing circuit.
[0002]
[Prior art]
Conventionally, in such a printer, every time print timing occurs, an interrupt is generated or DMA is started, so that head data processing in a print control circuit (ASIC) is performed from a buffer (image buffer) storing image data. The necessary amount of print data is transferred to the circuit.
[0003]
For example, in the method using an interrupt, the CPU timer is used (at the rising edge of the timer output pulse) to generate the print head drive timing, and the same timer interrupt (interrupt generated inside the CPU) is used. The print data is transferred from the image buffer to the head data processing circuit and stored.
[0004]
That is, as shown in FIG. 6, the CPU 11 in the printer has a timer 11a, and generates the print head drive trigger 12 at the rising edge of the output pulse of the timer 11a. The drive trigger 12 is input to a head drive circuit 21 a in the ASIC 21, and a drive waveform 24 is applied to the head 25 via the D / A converter 23 by the head drive circuit 21 a. Accordingly, the generation timings of the drive trigger 12 and the drive waveform 24 are shown in FIGS. 7A and 7B.
[0005]
On the other hand, interrupt processing is generated by using the interrupt request by the output pulse of the same timer 11a, and print data is transferred from the image buffer 26B on the RAM (DRAM) 26 to the head data processing circuit in the ASIC 21 as shown in FIG. The data is transferred to 21b and stored in the head data processing circuit 21b. The relationship between the interrupt processing and the drive trigger 12 is as shown in FIGS. 7 (a) and 7 (c). The CPU 11 controls the above processing according to a control program stored in a ROM (program ROM) 27.
[0006]
Hereinafter, a specific description will be given with reference to FIG. For example, conventionally, raster format data used in a color printer has been treated as one byte corresponding to 8 bits in the horizontal direction as shown in FIG. 8, but as shown in FIG. In the case of a structure in which nozzles or impact wires (51a) are arranged in a vertical line, when sending to the print head 51, it is necessary to take out data 53 of a bit string in one byte. The amount of image data has been steadily increasing due to the recent reduction in print density, while the print timing 62 is generated at such short intervals such as the print timing 62 is generated approximately every 70 μs by the timer 61a in the CPU 61. appear. Therefore, in recent years, which has become stricter in terms of time, data for the number of dot forming elements in a dot forming element array of 8 horizontal bits (1 byte) × vertical row (for example, 32 in the illustrated example). 57 is generated at a certain print timing and transferred from the image buffer 63 to the shift register (head data processing circuit) 67 in the print control circuit (ASIC) 65 at a time, and an interrupt is generated at each print timing. Each time, a part of the print control circuit (ASIC) 65, that is, data 53 (32 bits) of a certain bit string is taken out and transferred to the print head 51.
[0007]
[Problems to be solved by the invention]
As described above, since the raster format data is an array of data in the scanning direction, the data for the horizontal 8 bits, 16 bits, or 32 bits.times.vertical one column is collected from the image buffer 63 to the print control circuit (ASIC) 65. Although it is necessary to transfer, the data transfer time is not enough in one interrupt process. For example, in the case of data of 8 bits in the horizontal direction, the data is transferred by dividing into 8 interrupts. . However, as a result of such division processing, the interrupt processing program also becomes complicated, and a long time is required for the data transfer processing, resulting in a decrease in throughput.
[0008]
Accordingly, an object of the present invention is to reduce the need for dividing interrupts in a printer that transfers a required amount of data from an image buffer to the head data processing circuit described above at once, and thus a simple program and a shorter time. In addition to providing a printer that can transfer data in time, it is intended to reduce the total CPU load and thereby improve throughput.
[0009]
[Means for Solving the Problems]
The present inventor noticed that the above-described conventional printer used the CPU timer interrupt, so that the process had to be performed within the drive trigger period. For example, the print control circuit ( The ASIC) is provided with a counter, thereby adding a circuit for controlling the interrupt request so that the interrupt request is controlled from the print control circuit (ASIC) side.
[0010]
Thereby, for example, in the case of data of 8 bits, an interrupt request can be generated only once even if 8 drive triggers are generated. Similarly, once for 16 bits, once every 16 times and once for 32 bits, once every 32 times.
[0011]
That is, according to the first aspect of the present invention, the printer of the present invention includes a CPU, an image buffer, and a print control circuit having a hardware configuration including a head data processing circuit, and outputs a drive trigger signal for the print head. In response, the CPU transfers a required amount of image data from the image buffer to the head data processing circuit, the head data processing circuit holds the image data, and the image data held by the head data processing circuit is partly printed. In the printer for serial transfer to the printer, the printing control circuit is provided with counting means, and a count value is set a plurality of times as the set number of the driving trigger signal by the counting means, and the driving trigger is set by the counting means. When the signal is counted for the set number, an external interrupt request is generated from the print control circuit to the CPU, Upon receiving an external interrupt request, the CPU executes an interrupt process for transferring the required amount of image data to the head data processing circuit, and transfers the required amount of image data in one external interrupt request. The image data can be transferred even when the transfer time is longer than the cycle of the drive trigger signal.
[0012]
According to a second aspect of the present invention, in response to the external interrupt request, the CPU preferably transfers all of the required amount of image data to the head data processing circuit within one interrupt process. is there.
[0013]
Further, as in the printer according to claim 3, the image data is significant when the data is raster graphics data.
[0014]
According to a fourth aspect of the present invention, if the required amount of image data is data corresponding to the number of nozzles of horizontal n (n is an integer of at least 2) × vertical one nozzle row, the n The number n is not limited, but normally, n may be 8, 16, or 32 as in the ink jet printer according to claim 5.
[0015]
7. The printer according to claim 6, wherein the head data processing circuit includes a first RAM and a second RAM capable of storing a required amount of image data transferred from the image buffer, respectively, and the required amount of image data. A write selector for selectively writing data to either the first or second RAM and an mth bit (m is greater than or equal to 1 and less than or equal to n above) from the first or second RAM. And a read selector for reading out data corresponding to the number of nozzles of the mth bit × vertical one nozzle row.
[0016]
Further, in the printer according to claim 7, the print control circuit including the head data processing circuit is provided on a main board constituting the printer controller.
On the other hand, according to the second aspect of the present invention, the printer of the present invention includes a CPU, an image buffer, and a print control circuit having a hardware configuration including a head data processing circuit, and outputs a print head drive trigger signal. In response, the CPU transfers a required amount of image data from the image buffer to the head data processing circuit, held by the head data processing circuit, and performs printing based on the image data held by the head data processing circuit. In the printer, a counting unit that sets a plurality of count values as the set number of the drive trigger signal and counts the drive trigger signal;
External interrupt means for generating an external interrupt request to the CPU when the drive trigger signal is counted by the set number by the counting means;
Upon receiving the external interrupt request generated by the external interrupt generating means, the CPU executes an interrupt process for transferring the required amount of image data to the head data processing circuit, and the required amount of image data is set to 1 The image data can be transferred even when the transfer time is longer than the period of the drive trigger signal when the transfer is performed by the external interrupt request.
[0017]
In this case, the head data processing circuit is provided on a head substrate in a print head included in the print engine.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, printers according to embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing the overall configuration of the printer according to the first embodiment of the present invention.
[0019]
The illustrated printer includes a printer controller 1 and a print engine 2. The printer controller 1 stores an interface (hereinafter referred to as “I / F”) 4 that receives print data from the host computer 3, a RAM 5 that stores various data, a routine for various data processing, and the like. A ROM 6, a CPU 7, a print control circuit (printing ASIC) 9 for sending head data and the like to a print (printing) head 12, which will be described later, and an I for sending image data and drive signals to the print engine 2. / F10. The I / F 4, the RAM 5, the ROM 6, the CPU 7, the print control circuit (printing ASIC) 9, the I / F 10, and the like are connected to each other by a bus 11.
[0020]
The I / F 4 receives print command data from the host computer 3. The RAM 5 is used as a reception (data) buffer 5A, an output (image) buffer 5C, a work memory 5B, and the like. In the data buffer 5A, print command data from the host computer 3 received by the I / F 4 is temporarily stored. For example, image data in a raster graphics format after the print command data is analyzed is developed in the image buffer 5C. The ROM 6 stores various control programs executed by the CPU 7 and the like. As shown in FIG. 1, the programs include a main program 6a and an interrupt processing program 6b. The ROM 6 also stores font data and graphic functions (not shown), various procedures, and the like.
[0021]
The print engine 2 includes a print head 12, a carriage mechanism 13, and a paper feed mechanism 14. The paper feed mechanism 14 includes a paper feed motor, a paper feed roller, and the like, and sequentially feeds a print storage medium such as recording paper to perform sub-scanning. The carriage mechanism 13 includes a carriage on which the print head 12 is mounted and a carriage motor that moves the carriage via a timing belt or the like, and causes the print head 12 to perform main scanning. The print head 12 has an inkjet nozzle row 15 made up of, for example, 32 nozzles in the sub-scanning direction, and ejects ink droplets from each nozzle at a predetermined timing.
[0022]
FIG. 2 shows the configuration of the print control circuit (printing ASIC) 9.
[0023]
The printing ASIC 9 constitutes a control unit of a head driver and the like, and as shown in FIG. 2, a head driving circuit 16 for applying a predetermined driving waveform to the print head 12 and print data to the print head 12. A head data processing circuit 17 for sending to the printer side, and an interrupt request control circuit 18 including a counter for controlling an interrupt request from the printing ASIC side.
[0024]
Hereinafter, the operation and action of the printing ASIC 9 will be mainly described with reference to FIG. 3 in addition to FIG. The print head drive trigger 42 [see FIG. 2 and FIG. 3B] is generated by the rising edge of the output pulse of the timer 7b of the CPU 7. The drive trigger 42 is input to the head drive circuit 16 in the printing ASIC 9. A drive waveform is applied to the print head 12 by the head drive circuit 16. Accordingly, the generation timings of the drive trigger 42 and the drive waveform 24 are shown in FIGS. 3 (a) and 3 (b).
[0025]
On the other hand, the drive trigger 42 by the rising edge of the output pulse of the same timer 7 b is also input to the head data processing circuit 17 and the interrupt request control circuit 18 in the printing ASIC 9. The interrupt request control circuit 18 counts this drive trigger 42 with an internal counter, and issues an interrupt request signal 18a as an external interrupt to the CPU 7 when it reaches a predetermined number (for example, 8 times). Upon receiving this interrupt request signal 18a, the CPU 7 performs one interrupt process, and in this one interrupt process, the image buffer 5C transfers all the data for 8 bits horizontal × vertical column to the head data processing circuit 17. Forward. If this one-time interruption process and the generation timing of the drive trigger 42 are shown, they are as shown in FIGS. As a comparative example, as shown in FIGS. 3D, 3E, and 3F, similarly, a driving waveform, a driving trigger, and the like in the case of transferring data of horizontal 8 bits × vertical column by a conventional divided interrupt process, (Division) The generation timing of interrupt processing is shown respectively.
[0026]
As apparent from FIG. 3, even when a required amount of data is transferred from the image buffer to the head data processing circuit at a time, it is not necessary to divide the interrupt.
[0027]
Note that only one column of data that has been bit-selected is serially transferred from the head data processing circuit 17 to the print head 12 (head and head substrate) via a flat cable or the like. The operation of the head data processing circuit 17 including this bit selection will be described below.
[0028]
FIG. 4 is a diagram for explaining the operation of the head data processing circuit 17. That is, the head data processing circuit 17 has two data selectors including a write selector 17a and a read selector 17b, and two RAMs including a first RAM 17c and a second RAM 17d.
[0029]
As described above, all the data of horizontal 8 bits × vertical column is transferred from the image buffer 5C to the head data processing circuit 17 in one interrupt process. Is selectively written into either the first RAM 17c or the second RAM 17d by the write selector 17a. Further, the read selector 17b reads the bit-selected and selected data from either the first RAM 17c or the second RAM 17d, that is, selects and reads the data in one vertical column at a predetermined timing. The data thus transferred is transferred to the print head 12 as shown in FIG.
[0030]
It is assumed that data latched in the second RAM 17d is being printed. Since this second RAM 17d is 8 bits wide and latches data for 8 shots, it is serially transferred to the print head 12 in 8 steps, but during printing for 8 shots, The CPU 7 reads and writes the next print data from the image buffer 5C to the first RAM 17c. When the data in the second RAM 17 is printed, the write selector 17a and the read selector 17b are switched to start printing the data in the first RAM 17c. During the printing, the next printing is performed in the second RAM 17d. Data is read from the image buffer 5C and written. Printing is executed by repeating the above processing.
[0031]
As described above, according to the present embodiment, the drive trigger 42 is counted by the counter in the interrupt request control circuit 18 in the ASIC 9 for printing, and when the predetermined number (eight times) is reached, the CPU 7 is treated as an external interrupt. The interrupt request signal 18a is issued. Upon receiving this interrupt request signal 18a, the CPU 7 performs one interrupt process, and in this one interrupt process, the image buffer 5C transfers all the data for 8 bits horizontal × vertical column to the head data processing circuit 17. Forward.
[0032]
The point of this improvement is that processing that has been divided by eight interrupt processing can be processed eight times by one interrupt.
[0033]
In the past, data transfer was processed by the CPU timer interrupt, so processing longer than the drive cycle of the head could not be performed, but it became an external interrupt, so eight data transfers were performed in one interrupt. It is sufficient to perform the processing within the head driving cycle for 8 times. The image of the data transfer process by this interrupt process is as already shown in FIGS. 3 (a), 3 (b), and 3 (c).
[0034]
FIG. 5 is a block diagram showing the overall configuration of a printer according to the second embodiment of the present invention. The basic configuration of the printer of this embodiment is substantially the same as that of the printer of the first embodiment shown in FIG. 1, and the same reference numerals are given to the same parts and the description thereof is omitted.
[0035]
That is, in the printer of the second embodiment, as shown in FIG. 5, the print control circuit (printing ASIC) 9 ′ is provided not in the printer controller 1 but in the print head 12 of the print engine 2. . Specifically, in the first embodiment described above, the printing ASIC 9 is provided on a main board (not shown) constituting the printer controller 1, whereas in the second embodiment, printing is performed. The ASIC 9 ′ is provided on a head substrate (not shown) in the print head 12.
[0036]
In this embodiment, the CPU 7 that has received the external interrupt request sends, for example, data of 8 bits in width × one column in the vertical direction from the image buffer 5C to the head data processing circuit 17 ′ in the print head 12. Except for transferring all of them, the operation of the head data processing circuit is not significantly different from that of the first embodiment.
[0037]
However, in this embodiment, since the printing ASIC 9 'including the head data processing circuit 17' is arranged on the print head 12 side, the portion of the control circuit related to the number and arrangement of nozzles unique to the head is the main board (printer). If the data transfer specifications (from the image buffer in the printer controller to the head data processing circuit in the print head) are standardized to some extent, the first embodiment will exist. Compared to the above, there is an advantage that the main board (printer controller circuit) can be easily standardized. For example, the printer can be upgraded simply by exchanging the program ROM (ROM 6) and the print head (head substrate). In addition, since the main board (printer controller circuit) can be easily shared, it can quickly respond to various specifications on the head side (4 colors or 6 colors ?, increase in number of nozzles, etc.) (development is possible).
[0038]
As mentioned above, although this invention was described about specific embodiment, this invention is not limited to these, It is applied also about other embodiment within the range of the invention described in the claim.
[0039]
For example, in the above-described embodiment, the raster format image data is processed by transferring the data from the image buffer to the head data processing circuit in one interrupt by collecting 8 bytes in the horizontal direction and 32 bytes in the vertical row (32 nozzles). However, other desired amount of data may be transferred by one interrupt process. That is, the horizontal 16-bit or 32-bit data may be transferred by one interruption, and it is needless to say that the present invention can be similarly applied to one having 64 nozzles in a vertical row.
[0040]
Needless to say, the present invention can be applied not only to inkjet printers, dot impact printers, and the like, but also to other printers.
[0041]
【The invention's effect】
As described above, according to the present invention, a counting unit is provided in a print control circuit (printing ASIC) having a hardware configuration, and when a predetermined number of drive triggers is counted by the counting unit, an external interrupt request is generated. As a result, the interrupt request can be controlled from the hardware print control circuit side, and the interrupt processing program is simpler and the data transfer of the head can be processed at a higher speed than the transfer processing by the conventional divided interrupt. It is possible. As a result, it is possible to provide a printer capable of reducing the burden on the CPU as a whole and improving the throughput.
[Brief description of the drawings]
FIG. 1 is a functional block diagram illustrating an overall configuration of a printer according to a first embodiment of the present invention.
2 is a functional block diagram showing a configuration of a print control circuit of the printer shown in FIG. 1. FIG.
FIGS. 3A and 3B are timing charts showing execution timings of print timing, drive waveforms, and transfer processing by interruption, wherein FIGS. 3A to 3C are according to the first embodiment of the present invention, FIG. -(F) shows what is by a prior art example.
4 is a diagram for explaining the operation of a head data processing circuit in the printer shown in FIG. 1; FIG.
FIG. 5 is a functional block diagram illustrating an overall configuration of a printer according to a second embodiment of the present invention.
FIG. 6 is a functional block diagram showing a simplified overall configuration of a conventional printer.
FIG. 7 is a timing chart showing execution timing of print timing, drive waveform, and transfer processing by interruption in a conventional printer.
FIG. 8 is a diagram showing a data transfer (software transfer) method by a general interrupt of raster format data in a conventional color printer.
[Explanation of symbols]
1 Printer Controller 2 Print Engine 3 Host Computer 4 I / F
5 RAM
5A Reception buffer 5B Work memory 5C Output (image) buffer 6 ROM
6a Main program 6b Interrupt processing program 7 CPU
7a Timer 9 Printing control circuit (ASIC for printing)
9 'Print control circuit (ASIC for printing)
10 I / F
11 Bus 12 Print head 15 Inkjet nozzle row 13 Carriage mechanism 14 Paper feed mechanism 16 Head drive circuit 17 Head data processing circuit 17a Write selector 17b Read selector 17c First RAM
17d second RAM
17 'head data processing circuit 18 interrupt request control circuit 18a interrupt request signal 42 drive trigger

Claims (12)

CPUと、イメージバッファと、ヘッドデータ処理回路を含むハードウェア構成の印字制御回路とを備え、印字ヘッドの駆動トリガ信号を受けて前記CPUが前記イメージバッファから前記ヘッドデータ処理回路に所要量のイメージデータを転送して該ヘッドデータ処理回路が保持し、更に該ヘッドデータ処理回路が保持するイメージデータを一部づつ印字ヘッドにシリアル転送して印刷を行うプリンタにおいて、
前記印字制御回路内に計数手段を設けるとともに前記計数手段による前記駆動トリガ信号の設定数として複数回の計数値を設定し、該計数手段により前記駆動トリガ信号を前記設定数分計数した場合に、外部割り込み要求を前記印字制御回路から前記CPUに発生し、該外部割り込み要求を受けて前記CPUが前記所要量のイメージデータを前記ヘッドデータ処理回路に転送させるための割り込み処理を実行し、前記所要量のイメージデータを1回の前記外部割込み要求で転送させる際、その転送時間が、前記駆動トリガ信号の周期よりも長い場合であっても、前記イメージデータの転送を可能にすることを特徴とするプリンタ。
A CPU, an image buffer, and a print control circuit having a hardware configuration including a head data processing circuit, and upon receiving a print head drive trigger signal, the CPU transfers a required amount of image from the image buffer to the head data processing circuit. In a printer that transfers data and holds it in the head data processing circuit, and further serially transfers image data held in the head data processing circuit to a print head part by part.
In the case where the printing control circuit is provided with a counting unit and a count value is set a plurality of times as the set number of the drive trigger signal by the counting unit, and the driving trigger signal is counted by the set number by the counting unit, An external interrupt request is generated from the print control circuit to the CPU, and upon receiving the external interrupt request, the CPU executes an interrupt process for transferring the required amount of image data to the head data processing circuit. When transferring a large amount of image data by one external interrupt request, the image data can be transferred even if the transfer time is longer than the cycle of the drive trigger signal. Printer.
請求項1記載のプリンタにおいて、前記外部割り込み要求を受けて前記CPUは1回の割込み処理内で前記所要量のイメージデータのすべてを前記ヘッドデータ処理回路に転送することを特徴とするプリンタ。  2. The printer according to claim 1, wherein upon receiving the external interrupt request, the CPU transfers all of the required amount of image data to the head data processing circuit within one interrupt process. 請求項1及び2記載のプリンタにおいて、前記イメージデータは、ラスタグラフィックス形式のデータであることを特徴とするプリンタ。  3. The printer according to claim 1, wherein the image data is raster graphics data. 請求項3記載のプリンタはインクジェットプリンタから成り、前記所要量のイメージデータは、横n(nは少なくとも2以上の整数)ビット×縦一ノズル列のノズル数分のデータであることを特徴とするプリンタ。  4. The printer according to claim 3, wherein the required amount of image data is data corresponding to the number of nozzles of horizontal n (n is an integer of at least 2) × vertical one nozzle row. Printer. 請求項4記載のインクジェットプリンタにおいて、前記nは、8、16、又は32のうちいずれかであることを特徴とするプリンタ。  The printer according to claim 4, wherein the n is 8, 16, or 32. 請求項4又は5記載のプリンタにおいて、前記ヘッドデータ処理回路は、前記イメージバッファから転送される所要量のイメージデータを、それぞれ格納可能な第1及び第2のRAMと、前記所要量のイメージデータを前記第1又は第2のRAMのいずれか一方に選択的に書き込むための書き込みセレクタと前記第1又は第2のRAMからm番目(mは1以上上記n以下)のビットを選択して該m番目のビット×縦一ノズル列のノズル数分のデータを読み出す読み出しセレクタとを有していることを特徴とするプリンタ。  6. The printer according to claim 4, wherein the head data processing circuit includes first and second RAMs capable of storing a required amount of image data transferred from the image buffer, respectively, and the required amount of image data. And a m-th bit (m is greater than or equal to 1 and less than or equal to n above) from the first or second RAM by selectively writing to one of the first and second RAMs. A printer having a read selector that reads out data corresponding to the number of nozzles of mth bit × vertical one nozzle row. 請求項1〜6記載のプリンタにおいて、前記ヘッドデータ処理回路を含む印字制御回路は、プリンタコントローラを構成するメイン基板上に設けられることを特徴とするプリンタ。  7. The printer according to claim 1, wherein the print control circuit including the head data processing circuit is provided on a main board constituting a printer controller. CPUと、イメージバッファと、ヘッドデータ処理回路を含む印字制御回路とを備え、印字ヘッドの駆動トリガ信号を受けて前記CPUが前記イメージバッファから前記ヘッドデータ処理回路に所要量のイメージデータを転送して該ヘッドデータ処理回路が保持し、更に該ヘッドデータ処理回路が保持するイメージデータを一部づつ印字ヘッドにシリアル転送して印刷を行うプリンタにおける、前記ヘッドデータ処理回路へのイメージデータの転送を制御する装置であって、ASIC(特定用途向き集積回路)から成り、内部に計数手段を有するとともに前記計数手段による前記駆動トリガ信号の設定数として複数回の計数値を設定し、該計数手段により前記駆動トリガ信号を前記設定数分計数した場合に、外部割り込み要求を前記印字制御回路から前記CPUに発生し、該外部割り込み要求を受け前記CPUが前記所要量のイメージデータを前記ヘッドデータ処理回路に転送させるための割り込み処理を実行し、前記所要量のイメージデータを1回の前記外部割込み要求で転送させる際、その転送時間が、前記駆動トリガ信号の周期よりも長い場合であっても、前記イメージデータの転送を可能にすることを特徴とするイメージデータの転送制御装置。  A CPU, an image buffer, and a print control circuit including a head data processing circuit, and upon receiving a print head drive trigger signal, the CPU transfers a required amount of image data from the image buffer to the head data processing circuit; The image data held by the head data processing circuit is further transferred to the head data processing circuit in a printer that performs serial transfer to the print head for part of the image data held by the head data processing circuit. A control device comprising an ASIC (Application Specific Integrated Circuit), having a counting means inside, and setting a count value for a plurality of times as a set number of the drive trigger signal by the counting means. When the drive trigger signal is counted for the set number, an external interrupt request is sent to the print control The CPU generates an interrupt request for causing the CPU to transfer the required amount of image data to the head data processing circuit in response to the external interrupt request. An image data transfer control device that enables transfer of the image data even when the transfer time is longer than the period of the drive trigger signal when transferring by the external interrupt request. CPUと、イメージバッファと、ヘッドデータ処理回路を含むハードウェア構成の印字制御回路とを備え、印字ヘッドの駆動トリガ信号を受けて前記CPUが前記イメージバッファから前記ヘッドデータ処理回路に所要量のイメージデータを転送して該ヘッドデータ処理回路が保持し、更に該ヘッドデータ処理回路が保持するイメージデータを一部づつ印字ヘッドにシリアル転送して印刷を行うプリンタにおける、前記イメージバッファから前記ヘッドデータ処理回路へのイメージデータの転送方法において、
前記印字制御回路内の、前記駆動トリガ信号の設定数として複数回の計数値を設定された計数手段により前記駆動トリガ信号を計数するステップと、
前記計数手段による前記駆動トリガ信号の前記設定数分計数により前記CPUに対し外部割り込み要求を発生するステップと、
該外部割り込み要求を受け前記CPUが前記所要量のイメージデータを前記ヘッドデータ処理回路に転送するための割り込み処理を実行するステップとを有し、
前記所要量のイメージデータを1回の前記外部割込み要求で転送させる際、その転送時間が、前記駆動トリガ信号の周期よりも長い場合であっても、前記イメージデータの転送を可能にすることを特徴とするイメージデータの転送方法。
A CPU, an image buffer, and a print control circuit having a hardware configuration including a head data processing circuit, and upon receiving a print head drive trigger signal, the CPU transfers a required amount of image from the image buffer to the head data processing circuit. The head data processing from the image buffer in a printer for transferring data and holding it in the head data processing circuit, and further serially transferring image data held in the head data processing circuit to a print head part by part. In a method for transferring image data to a circuit,
Counting the drive trigger signal by a counting means in which a count value of a plurality of times is set as the set number of the drive trigger signal in the print control circuit;
Generating an external interrupt request to the CPU by counting the set number of the drive trigger signals by the counting means;
Receiving the external interrupt request, the CPU executing an interrupt process for transferring the required amount of image data to the head data processing circuit,
When the required amount of image data is transferred by one external interrupt request, the transfer of the image data is enabled even when the transfer time is longer than the cycle of the drive trigger signal. A characteristic image data transfer method.
CPUと、イメージバッファと、ヘッドデータ処理回路を含むハードウェア構成の印字制御回路とを備え、印刷ヘッドの駆動トリガ信号を受けて前記CPUが前記イメージバッファから前記ヘッドデータ処理回路に所要量のイメージデータを転送して該ヘッドデータ処理回路が保持し、更に該ヘッドデータ処理回路が保持するイメージデータを一部づつ印字ヘッドにシリアル転送して印刷を行うプリンタにおける、前記CPUによるイメージデータの転送を制御するプログラムを記録した記録媒体であって、
前記印字制御回路内の、前記駆動トリガ信号の設定数として複数回の計数値を設定された計数手段が、前記駆動トリガ信号を設定数分カウントしたことにより前記CPUに対し外部割り込み要求を発生した場合に、該外部割り込み要求を受けて前記CPUに前記所要量のイメージデータを前記ヘッドデータ処理回路に転送させるための割り込み処理を実行し、前記所要量のイメージデータを1回の前記外部割込み要求で転送させる際、その転送時間が、前記駆動トリガ信号の周期よりも長い場合であっても、前記イメージデータの転送を可能にするプログラムを記録したことを特徴とする記録媒体。
A CPU, an image buffer, and a print control circuit having a hardware configuration including a head data processing circuit, and the CPU receives a print head drive trigger signal from the image buffer to the head data processing circuit to obtain a required amount of image. Transfer of image data by the CPU in a printer that transfers data and holds it in the head data processing circuit, and further serially transfers image data held in the head data processing circuit to a print head part by part. A recording medium on which a program to be controlled is recorded,
The counting means in which the count value is set a plurality of times as the set number of drive trigger signals in the print control circuit has generated an external interrupt request to the CPU by counting the set number of drive trigger signals. When the external interrupt request is received, the CPU executes an interrupt process for transferring the required amount of image data to the head data processing circuit, and sends the required amount of image data to the external interrupt request once. A recording medium on which is recorded a program that enables transfer of the image data even when the transfer time is longer than the cycle of the drive trigger signal.
CPUと、イメージバッファと、ヘッドデータ処理回路を含むハードウェア構成の印字制御回路とを備え、印字ヘッドの駆動トリガ信号を受けて前記CPUが前記イメージバッファから前記ヘッドデータ処理回路に所要量のイメージデータを転送して該ヘッドデータ処理回路が保持し、該ヘッドデータ処理回路により保持されたイメージデータに基づいて印刷を行うプリンタにおいて、
前記駆動トリガ信号の設定数として複数回の計数値を設定され、前記駆動トリガ信号を計数する計数手段と、
該計数手段により前記駆動トリガ信号を前記設定数分計数された場合に、前記CPUに外部割り込み要求を発生する外部割り込み手段とを有し、
該外部割り込み発生手段により発生された前記外部割り込み要求を受けて前記CPUが前記所要量のイメージデータを前記ヘッドデータ処理回路に転送させるための割り込み処理を実行し、前記所要量のイメージデータを1回の前記外部割込み要求で転送させる際、その転送時間が、前記駆動トリガ信号の周期よりも長い場合であっても、前記イメージデータの転送を可能にすることを特徴とするプリンタ。
A CPU, an image buffer, and a print control circuit having a hardware configuration including a head data processing circuit, and upon receiving a print head drive trigger signal, the CPU transfers a required amount of image from the image buffer to the head data processing circuit. In a printer that transfers data and is held by the head data processing circuit and performs printing based on image data held by the head data processing circuit.
Counting means for setting the count value for a plurality of times as the set number of the drive trigger signal, and counting the drive trigger signal;
An external interrupt means for generating an external interrupt request to the CPU when the drive trigger signal is counted by the set number by the counting means;
Upon receiving the external interrupt request generated by the external interrupt generating means, the CPU executes an interrupt process for transferring the required amount of image data to the head data processing circuit, and the required amount of image data is set to 1 A printer which makes it possible to transfer the image data even when the transfer time is longer than the cycle of the drive trigger signal when the transfer is performed by the external interrupt request.
請求項11記載のプリンタにおいて、前記ヘッドデータ処理回路は、プリントエンジンに含まれる印字ヘッド内のヘッド基板上に設けられることを特徴とするプリンタ。  12. The printer according to claim 11, wherein the head data processing circuit is provided on a head substrate in a print head included in a print engine.
JP37560499A 1999-12-28 1999-12-28 Printer and its image data transfer method Expired - Fee Related JP4038639B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP37560499A JP4038639B2 (en) 1999-12-28 1999-12-28 Printer and its image data transfer method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP37560499A JP4038639B2 (en) 1999-12-28 1999-12-28 Printer and its image data transfer method

Publications (2)

Publication Number Publication Date
JP2001187476A JP2001187476A (en) 2001-07-10
JP4038639B2 true JP4038639B2 (en) 2008-01-30

Family

ID=18505781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP37560499A Expired - Fee Related JP4038639B2 (en) 1999-12-28 1999-12-28 Printer and its image data transfer method

Country Status (1)

Country Link
JP (1) JP4038639B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6564167B2 (en) * 2014-08-27 2019-08-21 株式会社三共 Game machine

Also Published As

Publication number Publication date
JP2001187476A (en) 2001-07-10

Similar Documents

Publication Publication Date Title
US7901022B2 (en) Printing apparatus, printing method and data processing method for compensating for abnormal nozzles in accordance with priorities
JP3347527B2 (en) Printer and printing method
US20090290183A1 (en) Image processing device, image recording system, image processing method and computer-readable medium
JP3533895B2 (en) Serial printer and image buffer access method in serial printer
JP4038639B2 (en) Printer and its image data transfer method
US5570464A (en) Controller for a recording apparatus
JPH0958019A (en) Image forming equipment
JP3531028B2 (en) Printer
JP2004090262A (en) Recorder, recording head, and method for controlling recording head of recorder
JPH09300735A (en) Printing controlling apparatus
JP4310875B2 (en) Printer and print head drive device
JP4631509B2 (en) Liquid ejector
JPH0616764Y2 (en) Dot matrix printer
JP3659257B2 (en) Image forming apparatus
JP2869227B2 (en) Print data processing control circuit in serial printer
JP2001225460A (en) Print system in which number of using nozzles is changed depending on print conditions
JPH11179979A (en) Image recorder
JP2004145857A (en) Data transfer device for liquid injection data, and liquid injection device
JPH05220948A (en) Serial printer and image forming method thereof
JPS6216156A (en) Apparatus for controlling printer
JP2007301742A (en) Ink-jet recording device, data processing method, program, and storage medium
JPH09154010A (en) Printing and recording device
JP2006159551A (en) Inkjet recorder
JPH0588675B2 (en)
JPH0647301B2 (en) Charactor pattern generator

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071010

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071023

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101116

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101116

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111116

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111116

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121116

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121116

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131116

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees