JP4034932B2 - Semiconductor device, LED print head, and wire bonding method - Google Patents

Semiconductor device, LED print head, and wire bonding method Download PDF

Info

Publication number
JP4034932B2
JP4034932B2 JP2000382222A JP2000382222A JP4034932B2 JP 4034932 B2 JP4034932 B2 JP 4034932B2 JP 2000382222 A JP2000382222 A JP 2000382222A JP 2000382222 A JP2000382222 A JP 2000382222A JP 4034932 B2 JP4034932 B2 JP 4034932B2
Authority
JP
Japan
Prior art keywords
bonding
bonding pad
width
pads
led array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000382222A
Other languages
Japanese (ja)
Other versions
JP2002184805A5 (en
JP2002184805A (en
Inventor
昭夫 川村
Original Assignee
株式会社沖データ
株式会社沖デジタルイメージング
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社沖データ, 株式会社沖デジタルイメージング filed Critical 株式会社沖データ
Priority to JP2000382222A priority Critical patent/JP4034932B2/en
Publication of JP2002184805A publication Critical patent/JP2002184805A/en
Publication of JP2002184805A5 publication Critical patent/JP2002184805A5/ja
Application granted granted Critical
Publication of JP4034932B2 publication Critical patent/JP4034932B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4945—Wire connectors having connecting portions of different types on the semiconductor or solid-state body, e.g. regular and reverse stitches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85191—Translational movements connecting first both on and outside the semiconductor or solid-state body, i.e. regular and reverse stitches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、ＬＥＤアレイＩＣ（Light Emitting Diode Array Integrated Circuit）と、このＬＥＤアレイＩＣを駆動する駆動ＩＣとを有する半導体装置、ＬＥＤプリントヘッドに関し、特にＬＥＤアレイＩＣ上に形成されたボンディングパッドと、駆動ＩＣ上に形成されたボンディングパッドの配置に関するものである。
【０００２】
さらに本発明は、ＬＥＤアレイＩＣ上に形成されたボンディングパッドと、駆動ＩＣ上に形成されたボンディングパッドとを接続するためのワイヤボンディング方法に関するものである。
【０００３】
【従来の技術】
ＬＥＤアレイＩＣと、このＬＥＤアレイＩＣを駆動する駆動ＩＣとを有する半導体装置として、ＬＥＤプリントヘッドと呼ばれるものがある。このＬＥＤプリントヘッドは、実装基板と、この実装基板上に実装されたＬＥＤアレイＩＣおよび駆動ＩＣとで構成されている。
【０００４】
ＬＥＤアレイＩＣ上および駆動ＩＣ上には、複数のボンディングパッドが各々形成されている。これらのボンディングパッドは例えば１列に配置されている。駆動ＩＣのボンディングパッドは、ボンディングワイヤによってＬＥＤアレイＩＣの対応するボンディングパッドと接続され、さらに配線層を介して駆動ＩＣ内に形成された制御回路とも接続されている。
【０００５】
この制御回路は、ＬＥＤアレイを駆動するための制御信号を生成する。この制御信号は、駆動ＩＣのボンディングパッドからボンディングワイヤを介してＬＥＤアレイＩＣへ伝達される。ＬＥＤアレイＩＣ中のＬＥＤは、この伝達された制御信号に応答して発光動作を行う。
【０００６】
【発明が解決しようとする課題】
従来のＬＥＤプリントヘッドでは、まず最初に駆動ＩＣ上のボンディングパッドにワイヤボンディングが実行され（ファーストボンディングと称される）、次にＬＥＤアレイＩＣ上のボンディングパッドにワイヤボンディングが実行される。（セカンドボンディングと称される）すなわち、ファーストボンディングが駆動ＩＣ上の全てのボンディングパッドに適用され、セカンドボンディングがＬＥＤアレイＩＣ上の全てのボンディングパッドに適用される。
【０００７】
従来の他のＬＥＤプリントヘッドでは、まず最初にＬＥＤアレイＩＣ上のボンディングパッドにワイヤボンディングが実行され（ファーストボンディングと称される）、次に駆動ＩＣ上のボンディングパッドにワイヤボンディングが実行される。（セカンドボンディングと称される）すなわち、ファーストボンディングがＬＥＤアレイＩＣ上の全てのボンディングパッドに適用され、セカンドボンディングが駆動ＩＣ上の全てのボンディングパッドに適用される。
【０００８】
ファーストボンディングではボンディングパッド上にボールが形成されるため、ボンディングパッドの横方向の長さ（ボンディングパッドの幅）はこのボールの大きさに依存する。
【０００９】
ＬＥＤアレイＩＣの集積度を上げるためには、ボンディングパッド間の距離を短くすることが考えられる。しかしながら、ボンディングパッド間の距離を短くすることにも限界がある。
さらに、ＬＥＤアレイＩＣの集積度を上げるためにボンディングパッドの横方向の長さを短くすることが考えられる。しかしながら、上述したように、ファーストボンディングが実行される時に形成されるボールのためのエリア（ボンディングパッドの横方向の長さ）がボンディングパッドには必要である。
【００１０】
よって、ＬＥＤアレイＩＣの集積度を上げることは単純ではない。これは、結果として、駆動ＩＣを含めた半導体装置全体の大きさを縮小することが困難であることを意味する。
【００１１】
従って、集積度が改善された半導体装置が望まれていた。
【００１２】
【課題を解決するための手段】
本発明は、上記課題を克服するために、ボンディングパッドの配置を変更したものである。本願において開示される発明のうち、代表的なものの概要は以下の通りである。
【００１３】
実装基板と、前記実装基板上に配置された第１の辺を有する第１の半導体基板と、前記実装基板上に配置され、前記第１の辺に対向する第２の辺を有する第２の半導体基板と、 第１の幅を有する第１のボンディングパッドと、該第１のボンディングパッドと前記第１の辺に沿って隣接し前記第１の幅よりも短い第２の幅を有する第２のボンディングパッドとを含み、前記第１の半導体基板上に配置された第１のボンディングパッドユニットと、前記第２の幅を有する第３のボンディングパッドと、該第３のボンディングパッドと前記第２の辺に沿って隣接し前記第１の幅を有する第４のボンディングパッドとを含み、前記第２の半導体基板上に配置された第２のボンディングパッドユニットと、前記第１のボンディングパッドと前記第３のボンディングパッドとを接続する第１のボンディングワイヤーと、前記第２のボンディングパッドと前記第４のボンディングパッドとを接続する第２のボンディングワイヤーとを備え、前記第１のボンディングパッドユニットの前記第１の辺方向の両端は、前記第２のボンディングパッドユニットの前記第２の辺方向の両端と略等しい位置となるよう対向して配置されたものである。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して詳細に説明する。
【００１５】
なお、説明を容易にするため、同様の構成には同様の符号を付与する。また、重複した構成の説明は省略する。
【００１６】
（第１の実施の形態）
図１は本発明の第１の実施の形態の半導体装置（ＬＥＤプリントヘッド）の全体を示す平面図である。
【００１７】
この半導体装置は、実装基板１０１と、この実装基板１０１上にダイボンディングされた複数のＬＥＤアレイＩＣ１０３、１０５、１０７と、複数の駆動ＩＣ１０９、１１１、１１３とを有している。複数のＬＥＤアレイＩＣと複数の駆動ＩＣはボンディングワイヤ１１５で各々接続されている。
図１では、説明を容易にするため、ＬＥＤアレイＩＣ１０３、１０５、１０７と、駆動ＩＣ１０９、１１１、１１３のみが示されている。
【００１８】
図２は、図１に示されたＬＥＤアレイＩＣ１０３と駆動ＩＣ１０９の接続状態を示す平面図である。
【００１９】
図２に示すように、ＬＥＤアレイＩＣ１０３は略長方形状を有している。このＬＥＤアレイＩＣの一辺には、ボンディングパッド形成領域２０１が存在し、複数のボンディングパッド２０５、２０７がこのボンディングパッド形成領域２０１に一列に形成されている。
【００２０】
図２において、黒丸はファーストボンディングが実行されていることを示しており、×印はセカンドボンディングが実行されていることを示している。このようなファーストボンディングは、複数のボンディングパッドのうち、ボンディングパッド２０５に適用されており、このようなセカンドボンディングは、複数のボンディングパッドのうち、ボンディングパッド２０７に適用されている。
【００２１】
つまり、ＬＥＤアレイＩＣのボンディングパッドには、ファーストボンディングとセカンドボンディングとが交互に適用されている。
【００２２】
複数の配線層２１３がＬＥＤアレイＩＣ１０３上に形成されている。第１の実施の形態では、配線層２１３の配線幅は２０μｍである。
【００２３】
ボンディングパッド２０５、２０７には、この配線層２１３が接続されている。この配線層２１３は、図示しない各ＬＥＤ素子の電極に接続されている。
【００２４】
駆動ＩＣ１０９もＬＥＤアレイＩＣと同様に略長方形状を有している。この駆動ＩＣの一辺には、ボンディングパッド形成領域２０３が存在し、複数のボンディングパッド２０９、２１１がこのボンディングパッド形成領域２０３に一列に形成されている。
【００２５】
図２において、黒丸はファーストボンディングが実行されていることを示しており、×印はセカンドボンディングが実行されていることを示している。このようなファーストボンディングは、複数のボンディングパッドのうち、ボンディングパッド２１１に適用されており、このようなセカンドボンディングは、複数のボンディングパッドのうち、ボンディングパッド２０９に適用されている。
【００２６】
つまり、駆動ＩＣのボンディングパッドには、ファーストボンディングとセカンドボンディングとが交互に適用されている。複数の配線層２１５が駆動ＩＣ１０９上に形成されている。ボンディングパッド２０９、２１１には、この配線層２１５が接続されている。この配線層２１５は、駆動ＩＣ１０９内に形成された制御回路に接続されている。
【００２７】
図３は、ＬＥＤアレイＩＣ１０３の隣り合った２つのボンディングパッド２０５、２０７のワイヤボンディングの状態を示す平面図である。図３に示されているように、ボンディングパッド２０５には、ファーストボンディングが実行されているため、ボンディングワイヤ１１５の先端につぶれたボール３０１が存在する。ワイヤ１１５には例えば金が使用されているので、ファーストボンディング後のボールのつぶれ幅（このつぶれ幅は、ボール圧着径とも称される）は約８０μmになる。
【００２８】
従って、ファーストボンディングが実行されるボンディングパッド２０５の幅（紙面のｘ軸方向の長さ）には、少なくともこのボールのつぶれ幅とほぼ同じ幅（約８０μm）が要求される。
【００２９】
一方、ボンディングパッド２０７には、セカンドボンディングが実行されているため、ボンディングパッド２０７上にはボールが形成されない。ボンディングパッド２０７には、図３に示されているように三日月状のセカンドボンディング形状が代りに形成される。この形状はクレセントと称されている。このクレセントは、先に説明したボールのつぶれ幅よりも小さな幅を有している。具体的には、この幅は約５０μmである。
今、ボンディングパッドとボンディングパッドとの間に要求される幅（ボンディングパッドの間隔）が約４０μmである場合、一対のボンディングパッドのためのボンディング領域２０１として必要な幅は約１７０μmである。また、ボンディングワイヤ間に必要な距離は、約１０５μmである。
【００３０】
図２に示される第１の実施の形態においては、ＬＥＤアレイＩＣ１０３全体に関して、ボンディング領域２０１として必要な幅は１２２０μmである。
【００３１】
この値は、以下の式によって計算される。
【００３２】
１０５×（１２−１）＋８０／２＋５０／２＝１２２０
一方、図４に示されているように、従来技術においては、ボンディングパッドとボンディングパッドとの間に要求される幅（ボンディングパッドの間隔）が約４０μmである場合、一対のボンディングパッドのためのボンディング領域２０１として必要な幅は約２００μmである。また、ボンディングワイヤ間に必要な距離は、約１２０μmである。
従来技術においては、１２個のボンディングパッドを有するＬＥＤアレイＩＣ１０３全体に関して、ボンディング領域２０１として必要な幅は１４００μmである。
【００３３】
この値は、以下の式によって計算される。
【００３４】
１２０×（１２−１）＋８０／２＋５０／２＝１４００
ボンディング領域２０３として必要な幅を減少させることができる点は、ＬＥＤアレイＩＣ１０３と同様であるということは容易に理解できるであろう。
【００３５】
第１の実施の形態は、ファーストボンディング用のボンディングパッドと、セカンドボンディング用のボンディングパッドとを単に交互に配置したものではない。この点を図５を参照して説明する。
【００３６】
図５は、図２の部分拡大図を示す図である。図５において、ボンディングワイヤ１１５は省略されている。
【００３７】
図５に示すように、ＬＥＤアレイＩＣ１０３において、ファーストボンディングが実行されるボンディングパッド２０５は、幅Ｂ（８０μｍ）を有する。 セカンドボンディングが実行されるボンディングパッド２０７は幅Ｂよりも短い幅Ｃ（５０μｍ）を有する。
【００３８】
ボンディングパッド２０５とボンディングパッド２０７との間の距離はＤ（４０μｍ）である。
【００３９】
ボンディングパッド２０５とボンディングパッド２０７の互いに隣接していないエッジ間の距離Ａは、距離Ｂと距離Ｃと距離Ｄとの合計であり、１７０μｍである。
【００４０】
駆動ＩＣ１０９において、セカンドボンディングが実行されるボンディングパッド２０９は、幅Ｂ（８０μｍ）よりも短い幅Ｃ（５０μｍ）を有する。
【００４１】
ファーストボンディングが実行されるボンディングパッド２１１は、幅Ｂ（８０μｍ）を有する。
【００４２】
ボンディングパッド２０９とボンディングパッド２１１との間の距離はＤ（４０μｍ）である。ボンディングパッド２０９とボンディングパッド２１１の互いに隣接していないエッジ間の距離Ａは、距離Ｃと距離Ｄと距離Ｂとの合計であり、１７０μｍである。
【００４３】
今、ファーストボンディングが実行されるボンディングパッドと、セカンドボンディングが実行されるボンディングパッドとをボンディングパッドユニットＵ１（Ｕ２）として定義する。
【００４４】
この場合、ＬＥＤアレイＩＣ１０３側のボンディングパッドユニットＵ１の両エッジと駆動ＩＣ１０９側のボンディングパッドユニットＵ２の両エッジは、紙面のｘ軸方向において一致するように配置される。そして同一基板上に形成されたボンディングパッドユニット間の距離はＥであり、その値は４０μｍである。
【００４５】
なお、図１３に示すように、ＬＥＤアレイＩＣ１０３のボンディングパッドと、これと対をなす駆動ＩＣ１０９のボンディングパッドとのｘ軸方向の相対位置を、下式に示す距離Ｆだけ平行移動して実装基板に実装することにより、ワイヤーボンディング時に対となるＬＥＤアレイＩＣ１０３のボンディングパッド２０５のｘ軸方向の中心と、駆動ＩＣ１０９のボンディングパッド２０９のｘ軸方向の中心とを合わせることも可能である。
【００４６】
Ｆ＝（Ｂ−Ｃ）／２
このとき、ＬＥＤアレイＩＣ１０３と駆動ＩＣ１０９の対となるボンディングパッド間の距離を最短にすることができる。
【００４７】
以上のように、幅の異なるボンディングパッドを隣接して配置することにより、ボンディングパッド形成領域の寸法を縮小させることができる。
【００４８】
次に、第１の実施の形態におけるボンディングパッドの配置方法と、ＬＥＤプリントヘッドの実装方法について図６及び図７を使用して説明する。
【００４９】
図６及び図７は、第１の実施の形態のボンディングパッドの配置方法及びプリントヘッドの実装方法のフローチャートを示す図である。ステップ１からステップ５では、コンピュータ上で計算が行われている。
【００５０】
（ステップ１）
まず、ファーストボンディングパッド及びセカンドボンディングパッドの幅を定義する。さらに、ファーストボンディングパッドとセカンドボンディングパッドとの間の距離を決定する。
【００５１】
（ステップ２）
次に、ステップ１で得られたデータに基づき、１つのファーストボンディングパッドと１つのセカンドボンディングパッドとで構成されたボンディングパッドユニットを決定する。
【００５２】
（ステップ３）
次に、ボンディングパッドユニット間の距離（間隔）を決定する。
【００５３】
（ステップ４）
ボンディングパッドユニットをＬＥＤアレイＩＣの一辺に沿って一列に配置する。さらに、ボンディングパッドユニットを駆動ＩＣの一辺に沿って一列に配置する。
【００５４】
（ステップ５）
ＬＥＤアレイＩＣ上のボンディングパッドユニットの両エッジが、駆動ＩＣのボンディングパッドユニットの両エッジとｘ軸方向において一致するように、これらのボンディングパッドユニットを配置する。
【００５５】
（ステップ６）
ステップ５で得られたデータに基づき、ボンディングパッドを含むＬＥＤアレイＩＣ及び駆動ＩＣを製造する。
【００５６】
（ステップ７）
複数のＬＥＤアレイＩＣ及び複数の駆動ＩＣを実装基板に実装する。
【００５７】
（ステップ８）
ＬＥＤアレイＩＣのボンディングパッドと駆動ＩＣのボンディングパッドとの間をワイヤーボンディングする。
【００５８】
以上のように、本実施の形態によれば、ファーストボンディング用のボンディングパッドと、ファーストボンディング用のボンディングパッドよりも幅が短いセカンドボンディング用のボンディングパッドとを交互に配置したので、ボンディングパッド形成領域の寸法を縮小することが可能である。
【００５９】
ボンディングパッド形成領域を縮小することができるので、ＬＥＤアレイＩＣおよび駆動ＩＣの集積度を上げることができる。結果として、集積度が改善された半導体装置を得ることができるのである。
さらに第１の実施の形態は、１つのボンディングパッドユニットのデータを基礎として複数のボンディングパッドを配置するようにした。したがって、必要最小限のデータでボンディングパッドの配置を行うことができる。
【００６０】
よってボンディングパッドの配置のためのデータ量を減少させることができる。
【００６１】
（第２の実施の形態）
以下、本発明の第２の実施の形態を図面を参照して詳細に説明する。
図８は本発明の第２の実施の形態の半導体装置の全体を示す平面図である。
【００６２】
図８に示された半導体装置は、ＬＥＤアレイＩＣ上に形成されたボンディングパッドと、駆動ＩＣ上に形成されたボンディングパッドとが、各々２列に配置されている。このような配置は、千鳥状配置とも称される。
【００６３】
図９は、図８に示されたＬＥＤアレイＩＣ１０３と駆動ＩＣ１０９の接続状態を示す平面図である。
【００６４】
図９に示すように、ＬＥＤアレイＩＣ１０３は略長方形状を有している。このＬＥＤアレイＩＣ１０３の一辺には、ボンディングパッド形成領域２０１が存在する。このボンディングパッド形成領域２０１には、ファーストボンディングが適用される複数のボンディングパッド２０５−１と、セカンドボンディングが適用される複数のボンディングパッド２０７−１とで構成された外側列のボンディングパッド群が形成されている。
【００６５】
さらにこのボンディングパッド形成領域２０１には、ファーストボンディングが適用される複数のボンディングパッド２０５−２と、セカンドボンディングが適用される複数のボンディングパッド２０７−２とで構成された内側列のボンディングパッド群が形成されている。
【００６６】
外側列のボンディングパッドには、ファーストボンディングとセカンドボンディングとが交互に適用されている。内側列のボンディングパッドにも、ファーストボンディングとセカンドボンディングとが交互に適用されている。
【００６７】
外側列のボンディングパッド２０５−１、２０７−１には、配線層９０１が接続されている。この配線層９０１は、内側列のボンディングパッド間を通り図示しない対応するＬＥＤ素子の電極に接続されている。
【００６８】
内側列のボンディングパッド２０５−２、２０７−２には、配線層９０３が接続されている。この配線層９０３は図示しない対応するＬＥＤ素子の電極に接続されている。
【００６９】
駆動ＩＣ１０９もＬＥＤアレイＩＣと同様に略長方形状を有している。この駆動ＩＣの一辺には、ボンディングパッド形成領域２０３が存在している。
【００７０】
このボンディングパッド形成領域２０３には、セカンドボンディングが適用される複数のボンディングパッド２０９−１と、ファーストボンディングが適用される複数のボンディングパッド２１１−１とで構成された外側列のボンディングパッド群が形成されている。
【００７１】
さらにこのボンディングパッド形成領域２０３には、セカンドボンディングが適用される複数のボンディングパッド２０９−２と、ファーストボンディングが適用される複数のボンディングパッド２１１−２とで構成された内側列のボンディングパッド群が形成されている。
【００７２】
外側列のボンディングパッドには、セカンドボンディングとファーストボンディングとが交互に適用されている。内側列のボンディングパッドにも、セカンドボンディングとファーストボンディングとが交互に適用されている。
【００７３】
外側列のボンディングパッド２０９−１、２１１−１には、配線層９０５が接続されている。この配線層９０５は、内側列のボンディングパッド間を通り対応する図示しない制御回路の電極に接続されている。内側列のボンディングパッド２０９−２、２１１−２には、配線層９０７が接続されている。この配線層９０７は対応する図示しない制御回路の電極に接続されている。
【００７４】
図１０は、図９の部分拡大図を示す図である。図９において、ボンディングワイヤ１１５は省略されている。
図１０に示すように、ＬＥＤアレイＩＣ１０３において、ファーストボンディングが実行されるボンディングパッド２０５−１、２０５−２は、幅Ｂ（８０μｍ）を有する。セカンドボンディングが実行されるボンディングパッド２０７−１、２０７−２は、幅Ｂよりも短い幅Ｃ（５０μｍ）を有する。
【００７５】
ボンディングパッド２０５−２とボンディングパッド２０７−２との間の距離はＤである。この距離Ｄ（４０μｍ）は、配線９０１の幅によって決定される。第２の実施の形態では、配線９０１の幅は２０μｍである。
【００７６】
ボンディングパッド２０５−２とボンディングパッド２０７−２の互いに隣接しないエッジ間の距離Ａは、距離Ｂと距離Ｃと距離Ｄとの合計であり、１７０μｍである。
【００７７】
今、ファーストボンディングが実行されるボンディングパッドと、セカンドボンディングが実行されるボンディングパッドとをボンディングパッドユニットとして定義する。
【００７８】
図１０においては、ＬＥＤアレイＩＣ１０３の外側列に複数のボンディングパッドユニットＵ１が配置され、内側列に複数のボンディングパッドユニットＵ２が配置されている。
【００７９】
複数のボンディングパッドユニットＵ１は互いに距離Ｅ（４０μｍ）だけ離れて配置されている。同様に複数のボンディングパッドユニットＵ２も互いに距離Ｅ（４０μｍ）だけ離れて配置されている。
【００８０】
駆動ＩＣ１０９の外側列には複数のボンディングパッドユニットＵ３が配置され、内側列に複数のボンディングパッドユニットＵ４が配置されている。
【００８１】
複数のボンディングパッドユニットＵ３は互いに距離Ｅ（４０μｍ）だけ離れて配置されている。同様に複数のボンディングパッドユニットＵ４も互いに距離Ｅ（４０μｍ）だけ離れて配置されている。
【００８２】
ボンディングパッドユニットＵ２の両エッジと、ボンディングパッドユニットＵ４の両エッジは、紙面のｘ軸方向において一致している。ボンディングパッドユニットＵ１の両エッジと、ボンディングパッドユニットＵ３の両エッジも面のｘ軸方向において一致している。
【００８３】
ボンディングパッドユニットＵ２、Ｕ３、Ｕ４における上記距離Ａ、Ｂ、Ｃ、Ｄ、Ｅは、ボンディングパッドユニットＵ１のそれらと同じである。
【００８４】
幅の異なるボンディングパッドを同一列内において隣接して配置させることにより、ボンディングパッド形成領域の寸法を縮小させることができる。
【００８５】
複数のボンディングパッドがこのように配置されることで、ボンディング領域を効率的に縮小することができるのである。
【００８６】
次に、第２の実施の形態におけるボンディングパッドの配置方法と、ＬＥＤプリントヘッドの実装方法について図１１及び図１２を使用して説明する。
【００８７】
図１１及び図１２は、第２の実施の形態のボンディングパッドの配置方法及びプリントヘッドの実装方法のフローチャートを示す図である。ステップ１からステップ８では、コンピュータ上で計算が行われている。
【００８８】
（ステップ１）
まず、ファーストボンディングパッドの幅Ｂ及びセカンドボンディングパッドの幅Ｃを決定する。さらに、配線層の幅を考慮することによりファーストボンディングパッドとセカンドボンディングパッドとの間の距離Ｄを決定する。
（ステップ２）
次に、ステップ１で得られたデータに基づき、１つのファーストボンディングパッドと１つのセカンドボンディングパッドとで構成されたボンディングパッドユニットを定義する。
【００８９】
（ステップ３）
次に、配線層の幅を考慮することによりボンディングパッドユニット間の距離（間隔）Ｅを決定する。
【００９０】
（ステップ４）
ボンディングパッドユニットＵ１をＬＥＤアレイＩＣの一辺に沿って一列に配置し、外側列のボンディングパッド群を形成する。さらに、ボンディングパッドユニットＵ３を駆動ＩＣの一辺に沿って一列に配置し、外側列のボンディングパッド群を形成する。
【００９１】
（ステップ５）
ボンディングパッドユニットＵ２をＬＥＤアレイＩＣの外側列のボンディングパッド群に沿って一列に配置し、内側列のボンディングパッド群を形成する。さらに、ボンディングパッドユニットＵ４を駆動ＩＣの外側列のボンディングパッド群に沿って一列に配置し、内側列のボンディングパッド群を形成する。
【００９２】
（ステップ６）
ＬＥＤアレイＩＣ上の外側列のボンディングパッドユニットＵ１の両エッジが、駆動ＩＣの外側列のボンディングパッドユニットＵ３の両エッジと一致するように、これらのボンディングパッドユニットを配置する。
【００９３】
（ステップ７）
ＬＥＤアレイＩＣ上の内側列のボンディングパッドユニットＵ２のエッジが、駆動ＩＣの内側列のボンディングパッドユニットＵ４のエッジと一致するように、これらのボンディングパッドユニットを配置する。
【００９４】
（ステップ８）
ＬＥＤアレイＩＣ及び駆動ＩＣの内側列のボンディングパッドユニットを外側列のボンディングパッドユニットに対してＸ軸方向に所定の距離移動させる。
【００９５】
（ステップ９）
ステップ８で得られたデータに基づき、ボンディングパッドを含むＬＥＤアレイＩＣ及び駆動ＩＣを製造する。
【００９６】
（ステップ１０）
複数のＬＥＤアレイＩＣ及び複数の駆動ＩＣを実装基板に実装する。
【００９７】
（ステップ１１）
ＬＥＤアレイＩＣのボンディングパッドと駆動ＩＣのボンディングパッドとの間をワイヤーボンディングする。
【００９８】
以上のように、第２の実施の形態によれば、千鳥配置においても効率的にボンディングパッド形成領域を縮小することが可能である。
【００９９】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果の概要を簡単に説明すると以下の通りである。
【０１００】
すなわち、本発明は、ファーストボンディングが実行されるボンディングパッドと、セカンドボンディングが実行されるボンディングパッドとを同一列内において交互に配置したので、ボンディング領域を縮小することが可能である。
【０１０１】
さらに、本発明は、幅が異なる１対のボンディングパッドで構成されるボンディングパッドユニットを定義し、このボンディングパッドユニットを基礎としてボンディングパッドを配置した。したがって、必要最小限のデータでボンディングパッドの配置を行うことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の半導体装置の全体を示す平面図である
【図２】図１に示されたＬＥＤアレイＩＣ１０３と駆動ＩＣ１０９の接続状態を示す平面図である。
【図３】本発明のワイヤボンディングの状態を示す平面図である。
【図４】従来のワイヤボンディングの状態を示す平面図である。
【図５】図２の部分拡大図を示す図である。
【図６】本発明の第１の実施の形態のボンディングパッドの配置方法及びプリントヘッド実装方法のフローチャートを示す図である。
【図７】本発明の第１の実施の形態のボンディングパッドの配置方法及びプリントヘッド実装方法のフローチャートを示す図である。
【図８】本発明の第２の実施の形態の半導体装置の全体を示す平面図である
【図９】図８に示されたＬＥＤアレイＩＣ１０３と駆動ＩＣ１０９の接続状態を示す平面図である。
【図１０】図９の部分拡大図を示す図である。
【図１１】本発明の第２の実施の形態のボンディングパッドの配置方法及びプリントヘッド実装方法のフローチャートを示す図である。
【図１２】本発明の第２の実施の形態のボンディングパッドの配置方法及びプリントヘッド実装方法のフローチャートを示す図である。
【図１３】図５に示されたＬＥＤアレイＩＣ１０３と駆動ＩＣ１０９の実装基板上の配置例を示す平面図である。
【符号の説明】
１０３・・・ＬＥＤアレイＩＣ
１０９・・・駆動ＩＣ
１１５・・・ボンディングワイヤ
２０１、２０３・・・ボンディング領域
２０５、２１１・・・ファーストボンディング用ボンディングパッド
２０７、２０９・・・セカンドボンディング用ボンディングパッド[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device having an LED array IC (Light Emitting Diode Array Integrated Circuit) and a drive IC for driving the LED array IC, LED print head In particular, the present invention relates to an arrangement of bonding pads formed on the LED array IC and bonding pads formed on the driving IC.
[0002]
The present invention further relates to a wire bonding method for connecting a bonding pad formed on an LED array IC and a bonding pad formed on a driving IC.
[0003]
[Prior art]
As a semiconductor device having an LED array IC and a driving IC for driving the LED array IC, there is an LED print head. This LED print head is composed of a mounting substrate, and an LED array IC and a driving IC mounted on the mounting substrate.
[0004]
A plurality of bonding pads are formed on the LED array IC and the driving IC, respectively. These bonding pads are arranged in one row, for example. The bonding pads of the driving IC are connected to the corresponding bonding pads of the LED array IC by bonding wires, and are further connected to a control circuit formed in the driving IC through a wiring layer.
[0005]
The control circuit generates a control signal for driving the LED array. This control signal is transmitted from the bonding pad of the driving IC to the LED array IC via the bonding wire. The LEDs in the LED array IC perform a light emission operation in response to the transmitted control signal.
[0006]
[Problems to be solved by the invention]
In the conventional LED print head, first, wire bonding is performed on the bonding pad on the driving IC (referred to as first bonding), and then wire bonding is performed on the bonding pad on the LED array IC. That is, first bonding is applied to all bonding pads on the driving IC, and second bonding is applied to all bonding pads on the LED array IC.
[0007]
In other conventional LED print heads, wire bonding is first performed on the bonding pads on the LED array IC (referred to as first bonding), and then wire bonding is performed on the bonding pads on the driving IC. That is, first bonding is applied to all bonding pads on the LED array IC, and second bonding is applied to all bonding pads on the driving IC.
[0008]
In the first bonding, since a ball is formed on the bonding pad, the lateral length of the bonding pad (bonding pad width) depends on the size of the ball.
[0009]
In order to increase the integration degree of the LED array IC, it is conceivable to shorten the distance between the bonding pads. However, there is a limit to shortening the distance between bonding pads.
Furthermore, in order to increase the integration degree of the LED array IC, it is conceivable to reduce the lateral length of the bonding pad. However, as described above, an area for the ball (the lateral length of the bonding pad) formed when the first bonding is performed is necessary for the bonding pad.
[0010]
Therefore, it is not simple to increase the integration degree of the LED array IC. As a result, this means that it is difficult to reduce the size of the entire semiconductor device including the driving IC.
[0011]
Therefore, a semiconductor device with improved integration has been desired.
[0012]
[Means for Solving the Problems]
In the present invention, in order to overcome the above-described problems, the arrangement of bonding pads is changed. Among the inventions disclosed in the present application, outlines of typical ones are as follows.
[0013]
A mounting substrate; a first semiconductor substrate having a first side disposed on the mounting substrate; and a second semiconductor layer disposed on the mounting substrate and having a second side facing the first side. A semiconductor substrate; a first bonding pad having a first width; and a second bonding pad adjacent to the first bonding pad along the first side and having a second width shorter than the first width. A first bonding pad unit disposed on the first semiconductor substrate, a third bonding pad having the second width, and the third bonding pad. No bo A second bonding pad unit disposed on the second semiconductor substrate, the second bonding pad unit including a bonding pad and a fourth bonding pad adjacent to the second side and having the first width; A first bonding wire that connects the first bonding pad and the third bonding pad; and a second bonding wire that connects the second bonding pad and the fourth bonding pad. Both ends of the first bonding pad unit in the first side direction are arranged so as to face each other at positions substantially equal to both ends of the second bonding pad unit in the second side direction.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[0015]
For ease of explanation, the same reference numerals are given to the same components. Further, the description of the duplicate configuration is omitted.
[0016]
(First embodiment)
FIG. 1 is a plan view showing the entire semiconductor device (LED print head) according to the first embodiment of the present invention.
[0017]
The semiconductor device includes a mounting substrate 101, a plurality of LED array ICs 103, 105, and 107 die-bonded on the mounting substrate 101, and a plurality of driving ICs 109, 111, and 113. The plurality of LED array ICs and the plurality of driving ICs are connected to each other by bonding wires 115.
In FIG. 1, only the LED array ICs 103, 105, and 107 and the drive ICs 109, 111, and 113 are shown for ease of explanation.
[0018]
FIG. 2 is a plan view showing a connection state between the LED array IC 103 and the drive IC 109 shown in FIG.
[0019]
As shown in FIG. 2, the LED array IC 103 has a substantially rectangular shape. A bonding pad formation region 201 exists on one side of the LED array IC, and a plurality of bonding pads 205 and 207 are formed in a row in the bonding pad formation region 201.
[0020]
In FIG. 2, black circles indicate that the first bonding is being performed, and x marks indicate that the second bonding is being performed. Such first bonding is applied to the bonding pad 205 among the plurality of bonding pads, and such second bonding is applied to the bonding pad 207 among the plurality of bonding pads.
[0021]
That is, the first bonding and the second bonding are alternately applied to the bonding pads of the LED array IC.
[0022]
A plurality of wiring layers 213 are formed on the LED array IC 103. In the first embodiment, the wiring width of the wiring layer 213 is 20 μm.
[0023]
The wiring layer 213 is connected to the bonding pads 205 and 207. The wiring layer 213 is connected to electrodes of the LED elements (not shown).
[0024]
Similarly to the LED array IC, the drive IC 109 has a substantially rectangular shape. A bonding pad formation region 203 exists on one side of the driving IC, and a plurality of bonding pads 209 and 211 are formed in a row in the bonding pad formation region 203.
[0025]
In FIG. 2, black circles indicate that the first bonding is being performed, and x marks indicate that the second bonding is being performed. Such first bonding is applied to the bonding pad 211 among the plurality of bonding pads, and such second bonding is applied to the bonding pad 209 among the plurality of bonding pads.
[0026]
That is, first bonding and second bonding are alternately applied to the bonding pads of the driving IC. A plurality of wiring layers 215 are formed on the driving IC 109. The wiring layer 215 is connected to the bonding pads 209 and 211. This wiring layer 215 is connected to a control circuit formed in the drive IC 109.
[0027]
FIG. 3 is a plan view showing a wire bonding state of two adjacent bonding pads 205 and 207 of the LED array IC 103. As shown in FIG. 3, since the first bonding is performed on the bonding pad 205, there is a crushed ball 301 at the tip of the bonding wire 115. For example, since gold is used for the wire 115, the collapsed width of the ball after the first bonding (this collapsed width is also referred to as a ball pressing diameter) is about 80 μm.
[0028]
Accordingly, the width (length in the x-axis direction of the paper surface) of the bonding pad 205 on which the first bonding is performed is required to be at least approximately the same width (about 80 μm) as the collapsed width of the ball.
[0029]
On the other hand, since the second bonding is performed on the bonding pad 207, no ball is formed on the bonding pad 207. Instead, a crescent-shaped second bonding shape is formed on the bonding pad 207 as shown in FIG. This shape is called a crescent. This crescent has a width smaller than the collapsed width of the ball described above. Specifically, this width is about 50 μm.
If the required width between the bonding pads (bonding pad spacing) is about 40 μm, the width required for the bonding region 201 for the pair of bonding pads is about 170 μm. The necessary distance between the bonding wires is about 105 μm.
[0030]
In the first embodiment shown in FIG. 2, the width necessary for the bonding region 201 is 1220 μm with respect to the entire LED array IC 103.
[0031]
This value is calculated by the following formula.
[0032]
105 × (12−1) + 80/2 + 50/2 = 1220
On the other hand, as shown in FIG. 4, in the prior art, when the required width (interval between bonding pads) between the bonding pads is about 40 μm, for the pair of bonding pads, The required width for the bonding region 201 is about 200 μm. The required distance between the bonding wires is about 120 μm.
In the prior art, the width required for the bonding region 201 is 1400 μm with respect to the entire LED array IC 103 having 12 bonding pads.
[0033]
This value is calculated by the following formula.
[0034]
120 × (12−1) + 80/2 + 50/2 = 1400
It can be easily understood that the width required for the bonding region 203 can be reduced in the same manner as the LED array IC 103.
[0035]
In the first embodiment, bonding pads for first bonding and bonding pads for second bonding are not simply arranged alternately. This point will be described with reference to FIG.
[0036]
FIG. 5 is a partial enlarged view of FIG. In FIG. 5, the bonding wire 115 is omitted.
[0037]
As shown in FIG. 5, in the LED array IC 103, the bonding pad 205 on which the first bonding is performed has a width B (80 μm). The bonding pad 207 on which the second bonding is performed has a width C (50 μm) shorter than the width B.
[0038]
The distance between the bonding pad 205 and the bonding pad 207 is D (40 μm).
[0039]
The distance A between the non-adjacent edges of the bonding pad 205 and the bonding pad 207 is the sum of the distance B, the distance C, and the distance D, and is 170 μm.
[0040]
In the driving IC 109, the bonding pad 209 on which the second bonding is performed has a width C (50 μm) shorter than the width B (80 μm).
[0041]
The bonding pad 211 on which the first bonding is performed has a width B (80 μm).
[0042]
The distance between the bonding pad 209 and the bonding pad 211 is D (40 μm). The distance A between the non-adjacent edges of the bonding pad 209 and the bonding pad 211 is the sum of the distance C, the distance D, and the distance B, and is 170 μm.
[0043]
Now, a bonding pad on which first bonding is performed and a bonding pad on which second bonding is performed are defined as a bonding pad unit U1 (U2).
[0044]
In this case, both edges of the bonding pad unit U1 on the LED array IC 103 side and both edges of the bonding pad unit U2 on the drive IC 109 side are arranged to coincide with each other in the x-axis direction on the paper surface. The distance between the bonding pad units formed on the same substrate is E, and the value is 40 μm.
[0045]
As shown in FIG. 13, the relative position in the x-axis direction between the bonding pad of the LED array IC 103 and the bonding pad of the driving IC 109 paired therewith is translated by a distance F shown in the following expression. It is possible to match the center in the x-axis direction of the bonding pad 205 of the LED array IC 103 that is paired at the time of wire bonding with the center in the x-axis direction of the bonding pad 209 of the drive IC 109.
[0046]
F = (B−C) / 2
At this time, the distance between the bonding pads forming the pair of the LED array IC 103 and the drive IC 109 can be minimized.
[0047]
As described above, the bonding pad forming region can be reduced in size by arranging bonding pads having different widths adjacent to each other.
[0048]
Next, a bonding pad arrangement method and an LED print head mounting method in the first embodiment will be described with reference to FIGS.
[0049]
6 and 7 are flowcharts illustrating the bonding pad arrangement method and the print head mounting method according to the first embodiment. In step 1 to step 5, calculation is performed on the computer.
[0050]
(Step 1)
First, the widths of the first bonding pad and the second bonding pad are defined. Further, the distance between the first bonding pad and the second bonding pad is determined.
[0051]
(Step 2)
Next, based on the data obtained in step 1, a bonding pad unit composed of one first bonding pad and one second bonding pad is determined.
[0052]
(Step 3)
Next, the distance (interval) between the bonding pad units is determined.
[0053]
(Step 4)
Bonding pad units are arranged in a line along one side of the LED array IC. Further, the bonding pad units are arranged in a line along one side of the driving IC.
[0054]
(Step 5)
These bonding pad units are arranged so that both edges of the bonding pad unit on the LED array IC coincide with both edges of the bonding pad unit of the driving IC in the x-axis direction.
[0055]
(Step 6)
Based on the data obtained in step 5, an LED array IC and a driving IC including bonding pads are manufactured.
[0056]
(Step 7)
A plurality of LED array ICs and a plurality of driving ICs are mounted on a mounting substrate.
[0057]
(Step 8)
Wire bonding is performed between the bonding pad of the LED array IC and the bonding pad of the driving IC.
[0058]
As described above, according to the present embodiment, the bonding pads for the first bonding and the bonding pads for the second bonding shorter in width than the bonding pads for the first bonding are alternately arranged. It is possible to reduce the dimensions.
[0059]
Since the bonding pad formation region can be reduced, the integration degree of the LED array IC and the driving IC can be increased. As a result, a semiconductor device with improved integration can be obtained.
Furthermore, in the first embodiment, a plurality of bonding pads are arranged based on data of one bonding pad unit. Therefore, the bonding pads can be arranged with the minimum necessary data.
[0060]
Therefore, the amount of data for arranging the bonding pads can be reduced.
[0061]
(Second Embodiment)
Hereinafter, a second embodiment of the present invention will be described in detail with reference to the drawings.
FIG. 8 is a plan view showing the entire semiconductor device according to the second embodiment of the present invention.
[0062]
In the semiconductor device shown in FIG. 8, bonding pads formed on the LED array IC and bonding pads formed on the driving IC are arranged in two rows. Such an arrangement is also called a staggered arrangement.
[0063]
FIG. 9 is a plan view showing a connection state between the LED array IC 103 and the drive IC 109 shown in FIG.
[0064]
As shown in FIG. 9, the LED array IC 103 has a substantially rectangular shape. A bonding pad formation region 201 exists on one side of the LED array IC 103. In this bonding pad formation region 201, an outer row bonding pad group composed of a plurality of bonding pads 205-1 to which first bonding is applied and a plurality of bonding pads 207-1 to which second bonding is applied is formed. Has been.
[0065]
Further, in this bonding pad formation region 201, there is an inner row bonding pad group composed of a plurality of bonding pads 205-2 to which first bonding is applied and a plurality of bonding pads 207-2 to which second bonding is applied. Is formed.
[0066]
First bonding and second bonding are alternately applied to the bonding pads in the outer row. The first bonding and the second bonding are alternately applied to the bonding pads in the inner row.
[0067]
A wiring layer 901 is connected to the bonding pads 205-1 and 207-1 in the outer row. This wiring layer 901 passes between the bonding pads in the inner row and is connected to the electrode of the corresponding LED element (not shown).
[0068]
A wiring layer 903 is connected to the bonding pads 205-2 and 207-2 in the inner row. The wiring layer 903 is connected to an electrode of a corresponding LED element (not shown).
[0069]
Similarly to the LED array IC, the drive IC 109 has a substantially rectangular shape. A bonding pad formation region 203 exists on one side of the driving IC.
[0070]
In this bonding pad formation region 203, an outer row bonding pad group formed of a plurality of bonding pads 209-1 to which second bonding is applied and a plurality of bonding pads 211-1 to which first bonding is applied is formed. Has been.
[0071]
Further, in this bonding pad forming region 203, there is an inner row bonding pad group composed of a plurality of bonding pads 209-2 to which second bonding is applied and a plurality of bonding pads 211-2 to which first bonding is applied. Is formed.
[0072]
Second bonding and first bonding are alternately applied to the bonding pads in the outer row. The second bonding and the first bonding are alternately applied to the bonding pads in the inner row.
[0073]
A wiring layer 905 is connected to the bonding pads 209-1 and 211-1 in the outer row. The wiring layer 905 passes through the bonding pads in the inner row and is connected to corresponding control circuit electrodes (not shown). A wiring layer 907 is connected to the bonding pads 209-2 and 211-2 in the inner row. The wiring layer 907 is connected to a corresponding control circuit electrode (not shown).
[0074]
FIG. 10 is a diagram showing a partially enlarged view of FIG. In FIG. 9, the bonding wire 115 is omitted.
As shown in FIG. 10, in the LED array IC 103, the bonding pads 205-1 and 205-2 on which the first bonding is performed have a width B (80 μm). The bonding pads 207-1 and 207-2 on which the second bonding is performed have a width C (50 μm) shorter than the width B.
[0075]
The distance between the bonding pad 205-2 and the bonding pad 207-2 is D. This distance D (40 μm) is determined by the width of the wiring 901. In the second embodiment, the width of the wiring 901 is 20 μm.
[0076]
The distance A between the non-adjacent edges of the bonding pad 205-2 and the bonding pad 207-2 is the sum of the distance B, the distance C, and the distance D, and is 170 μm.
[0077]
Now, a bonding pad in which first bonding is performed and a bonding pad in which second bonding is performed are defined as bonding pad units.
[0078]
In FIG. 10, a plurality of bonding pad units U1 are arranged in the outer row of the LED array IC 103, and a plurality of bonding pad units U2 are arranged in the inner row.
[0079]
The plurality of bonding pad units U1 are arranged at a distance E (40 μm) from each other. Similarly, the plurality of bonding pad units U2 are also separated from each other by a distance E (40 μm).
[0080]
A plurality of bonding pad units U3 are arranged in the outer row of the drive IC 109, and a plurality of bonding pad units U4 are arranged in the inner row.
[0081]
The plurality of bonding pad units U3 are arranged apart from each other by a distance E (40 μm). Similarly, the plurality of bonding pad units U4 are also arranged apart from each other by a distance E (40 μm).
[0082]
Both edges of the bonding pad unit U2 and both edges of the bonding pad unit U4 coincide with each other in the x-axis direction on the paper surface. Both edges of the bonding pad unit U1 and both edges of the bonding pad unit U3 also coincide with each other in the x-axis direction of the surface.
[0083]
The distances A, B, C, D, and E in the bonding pad units U2, U3, and U4 are the same as those of the bonding pad unit U1.
[0084]
By arranging the bonding pads having different widths adjacent to each other in the same row, the size of the bonding pad forming region can be reduced.
[0085]
By arranging a plurality of bonding pads in this manner, the bonding area can be efficiently reduced.
[0086]
Next, a bonding pad arrangement method and an LED print head mounting method in the second embodiment will be described with reference to FIGS.
[0087]
FIGS. 11 and 12 are flowcharts illustrating the bonding pad arrangement method and the print head mounting method according to the second embodiment. In steps 1 to 8, calculation is performed on the computer.
[0088]
(Step 1)
First, the width B of the first bonding pad and the width C of the second bonding pad are determined. Further, the distance D between the first bonding pad and the second bonding pad is determined by considering the width of the wiring layer.
(Step 2)
Next, based on the data obtained in Step 1, a bonding pad unit composed of one first bonding pad and one second bonding pad is defined.
[0089]
(Step 3)
Next, the distance (interval) E between the bonding pad units is determined by considering the width of the wiring layer.
[0090]
(Step 4)
The bonding pad units U1 are arranged in a line along one side of the LED array IC to form a bonding pad group in the outer line. Further, the bonding pad units U3 are arranged in a line along one side of the drive IC to form a bonding pad group in the outer line.
[0091]
(Step 5)
The bonding pad units U2 are arranged in a line along the bonding pad group in the outer row of the LED array IC to form the bonding pad group in the inner row. Further, the bonding pad units U4 are arranged in a line along the bonding pad group in the outer row of the driving ICs to form the bonding pad group in the inner row.
[0092]
(Step 6)
These bonding pad units are arranged so that both edges of the bonding pad unit U1 in the outer row on the LED array IC coincide with both edges of the bonding pad unit U3 in the outer row of the driving IC.
[0093]
(Step 7)
These bonding pad units are arranged so that the edge of the bonding pad unit U2 in the inner row on the LED array IC coincides with the edge of the bonding pad unit U4 in the inner row of the driving IC.
[0094]
(Step 8)
The bonding pad units in the inner row of the LED array IC and the driving IC are moved by a predetermined distance in the X-axis direction with respect to the bonding pad units in the outer row.
[0095]
(Step 9)
Based on the data obtained in step 8, an LED array IC and a driving IC including bonding pads are manufactured.
[0096]
(Step 10)
A plurality of LED array ICs and a plurality of driving ICs are mounted on a mounting substrate.
[0097]
(Step 11)
Wire bonding is performed between the bonding pad of the LED array IC and the bonding pad of the driving IC.
[0098]
As described above, according to the second embodiment, it is possible to efficiently reduce the bonding pad formation region even in the staggered arrangement.
[0099]
【The invention's effect】
The following is a brief description of an outline of the effects obtained by the typical inventions among the inventions disclosed in the present application.
[0100]
That is, according to the present invention, since the bonding pads on which the first bonding is performed and the bonding pads on which the second bonding is performed are alternately arranged in the same column, the bonding area can be reduced.
[0101]
Furthermore, the present invention defines a bonding pad unit composed of a pair of bonding pads having different widths, and the bonding pads are arranged based on the bonding pad unit. Therefore, the bonding pads can be arranged with the minimum necessary data.
[Brief description of the drawings]
FIG. 1 is a plan view showing an entire semiconductor device according to a first embodiment of the present invention;
2 is a plan view showing a connection state between the LED array IC 103 and the drive IC 109 shown in FIG. 1; FIG.
FIG. 3 is a plan view showing a state of wire bonding according to the present invention.
FIG. 4 is a plan view showing a state of conventional wire bonding.
FIG. 5 is a diagram showing a partially enlarged view of FIG. 2;
FIG. 6 is a flowchart of a bonding pad arrangement method and a print head mounting method according to the first embodiment of the present invention.
FIG. 7 is a diagram showing a flowchart of a bonding pad arrangement method and a print head mounting method according to the first embodiment of the present invention.
FIG. 8 is a plan view showing the entirety of a semiconductor device according to a second embodiment of the present invention;
9 is a plan view showing a connection state between the LED array IC 103 and the drive IC 109 shown in FIG. 8. FIG.
10 is a diagram showing a partially enlarged view of FIG. 9. FIG.
FIG. 11 is a flowchart illustrating a bonding pad arrangement method and a print head mounting method according to a second embodiment of the present invention.
FIG. 12 is a flowchart illustrating a bonding pad arrangement method and a print head mounting method according to a second embodiment of the present invention.
13 is a plan view showing an arrangement example of the LED array IC 103 and the drive IC 109 shown in FIG. 5 on a mounting substrate. FIG.
[Explanation of symbols]
103 ... LED array IC
109 ... Drive IC
115: Bonding wire
201, 203 ... Bonding area
205, 211 ... Bonding pads for first bonding
207, 209 ... Bonding pads for second bonding

Claims (3)

実装基板と、
前記実装基板上に配置された第１の辺を有する第１の半導体基板と、
前記実装基板上に配置され、前記第１の辺に対向する第２の辺を有する第２の半導体基板と、
第１の幅を有する第１のボンディングパッドと、該第１のボンディングパッドと前記第１の辺に沿って隣接し前記第１の幅よりも短い第２の幅を有する第２のボンディングパッドとを含み、前記第１の半導体基板上に配置された第１のボンディングパッドユニットと、
前記第２の幅を有する第３のボンディングパッドと、該第３のボンディングパッドと前記第２の辺に沿って隣接し前記第１の幅を有する第４のボンディングパッドとを含み、前記第２の半導体基板上に配置された第２のボンディングパッドユニットと、
前記第１のボンディングパッドと前記第３のボンディングパッドとを接続する第１のボンディングワイヤーと、
前記第２のボンディングパッドと前記第４のボンディングパッドとを接続する第２のボンディングワイヤーとを備え、
前記第１のボンディングパッドユニットの前記第１の辺方向の両端は、前記第２のボンディングパッドユニットの前記第２の辺方向の両端と略等しい位置となるよう対向して配置されたことを特徴とする半導体装置。A mounting board;
A first semiconductor substrate having a first side disposed on the mounting substrate;
A second semiconductor substrate disposed on the mounting substrate and having a second side facing the first side;
A first bonding pad having a first width; a second bonding pad adjacent to the first bonding pad along the first side and having a second width shorter than the first width; A first bonding pad unit disposed on the first semiconductor substrate; and
Wherein it comprises third and bonding pads having a second width, and a fourth bonding pad having adjacent along the Bonn loading pad and the second side of the third and the first width, the second A second bonding pad unit disposed on two semiconductor substrates;
A first bonding wire connecting the first bonding pad and the third bonding pad;
A second bonding wire connecting the second bonding pad and the fourth bonding pad;
Both ends of the first bonding pad unit in the first side direction are arranged to face each other so as to be substantially equal to both ends of the second bonding pad unit in the second side direction. A semiconductor device. 請求項１記載の半導体装置を備え、
前記第１の半導体基板、または、前記第２の半導体基板の何れか一方はＬＥＤ素子が複数形成されたＬＥＤアレイ装置であることを特徴とするＬＥＤプリントヘッド。A semiconductor device according to claim 1,
One of the first semiconductor substrate and the second semiconductor substrate is an LED array device in which a plurality of LED elements are formed. 第１の辺を有する第１の半導体基板を準備する工程と、前記第１の辺に対向する第２の辺を有する第２の半導体基板を準備する工程と、
第１の幅を有する第１のボンディングパッドに関する第１ボンディングパッドデータを生成する工程と、
前記第１の幅よりも短い第２の幅を有する第２のボンディングパッドに関する第２ボンディングパッドデータを生成する工程と、
前記第１のボンディングパッドデータと前記第２のボンディングパッドデータとを使用して、前記第１及び第２のボンディングパッドに関するボンディングパッドユニットデータを生成する工程と、
前記ボンディングパッドユニットデータを複数個一列に並べた第１のデータ及び第２のデータを生成する工程と、
前記第１のデータに基づき、前記第１の辺に沿って前記第１の半導体基板上に複数のボンディングパッドを形成する工程と、
前記前記第２のデータに基づき、前記第２の辺に沿って前記第２の半導体基板上に複数のボンディングパッドを形成する工程と、
前記第１のボンディングパッドにファーストボンディングを実行し、その後前記第２のボンディングパッドにセカンドボンディングを実行する工程とを備えたことを特徴とするワイヤボンディング方法。Preparing a first semiconductor substrate having a first side; preparing a second semiconductor substrate having a second side opposite to the first side;
Generating first bonding pad data for a first bonding pad having a first width;
Generating second bonding pad data relating to a second bonding pad having a second width shorter than the first width;
Generating bonding pad unit data for the first and second bonding pads using the first bonding pad data and the second bonding pad data;
Generating a first data and a second data in which a plurality of the bonding pad unit data are arranged in a line;
Forming a plurality of bonding pads on the first semiconductor substrate along the first side based on the first data;
Forming a plurality of bonding pads on the second semiconductor substrate along the second side based on the second data;
A wire bonding method comprising: performing a first bonding on the first bonding pad and then performing a second bonding on the second bonding pad.
JP2000382222A 2000-12-15 2000-12-15 Semiconductor device, LED print head, and wire bonding method Expired - Fee Related JP4034932B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000382222A JP4034932B2 (en) 2000-12-15 2000-12-15 Semiconductor device, LED print head, and wire bonding method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000382222A JP4034932B2 (en) 2000-12-15 2000-12-15 Semiconductor device, LED print head, and wire bonding method

Publications (3)

Publication Number Publication Date
JP2002184805A JP2002184805A (en) 2002-06-28
JP2002184805A5 JP2002184805A5 (en) 2006-10-12
JP4034932B2 true JP4034932B2 (en) 2008-01-16

Family

ID=18850087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000382222A Expired - Fee Related JP4034932B2 (en) 2000-12-15 2000-12-15 Semiconductor device, LED print head, and wire bonding method

Country Status (1)

Country Link
JP (1) JP4034932B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4522079B2 (en) * 2003-11-20 2010-08-11 イビデン株式会社 IC chip mounting substrate
KR101475314B1 (en) * 2009-03-30 2014-12-23 엘지디스플레이 주식회사 Light emitting diode backlight unit and liquid crystal display device module using the same
JP6196092B2 (en) * 2013-07-30 2017-09-13 ルネサスエレクトロニクス株式会社 Semiconductor device
JP7249302B2 (en) * 2020-03-19 2023-03-30 株式会社東芝 semiconductor equipment
WO2021187101A1 (en) * 2020-03-19 2021-09-23 京セラ株式会社 Light-emitting element array and light print head provided with same, and image forming device

Also Published As

Publication number Publication date
JP2002184805A (en) 2002-06-28

Similar Documents

Publication Publication Date Title
US20060131757A1 (en) Light emitting module
JP4034932B2 (en) Semiconductor device, LED print head, and wire bonding method
JP2000289250A (en) Led array chip and led array print head
JP2901223B2 (en) Imaging device
JPS61105851A (en) Wire bonding method
WO2000037255A1 (en) Driver ic chip and print head
JPS62191161A (en) Thermal recording head
JPH0694216B2 (en) Optical print head
JP3357810B2 (en) Optical print head
JP2633701B2 (en) Thermal head
JPS60182756A (en) Ic device
KR920016256A (en) LED Printhead
JPH06278313A (en) Image device
JP2911351B2 (en) Structure of semiconductor chip for driving in thermal print head
JP2914643B2 (en) Imaging device
JP2511654B2 (en) Liquid crystal display
KR920003079B1 (en) Printer head
JPH09270535A (en) Semiconductor element and linear light source using it
EP0581330B1 (en) Drive IC for printing head
JPH0323734Y2 (en)
JPH07266617A (en) Structure of led array semiconductor chip used in led array printing head
JPH04313283A (en) Mounting method of semiconductor device and ic chip
JPH11219961A (en) Mounting structure and method of optical semiconductor module
JP2586009Y2 (en) Thermal head
KR930000704B1 (en) Driving ic roading method

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060828

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060828

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20061025

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071002

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071023

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071026

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131102

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees