JP4031064B2 - Repeater device - Google Patents

Repeater device Download PDF

Info

Publication number
JP4031064B2
JP4031064B2 JP29864395A JP29864395A JP4031064B2 JP 4031064 B2 JP4031064 B2 JP 4031064B2 JP 29864395 A JP29864395 A JP 29864395A JP 29864395 A JP29864395 A JP 29864395A JP 4031064 B2 JP4031064 B2 JP 4031064B2
Authority
JP
Japan
Prior art keywords
clock
input
preamble
data signal
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29864395A
Other languages
Japanese (ja)
Other versions
JPH09139754A (en
Inventor
宏幸 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
Original Assignee
NEC Platforms Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Platforms Ltd filed Critical NEC Platforms Ltd
Priority to JP29864395A priority Critical patent/JP4031064B2/en
Publication of JPH09139754A publication Critical patent/JPH09139754A/en
Application granted granted Critical
Publication of JP4031064B2 publication Critical patent/JP4031064B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、リピータ装置に関し、特にIEEE802.3規格に基づくLANのうちツイストペア線を使用するLANに用いられるリピート装置に関する。
【0002】
【従来の技術】
ローカルエリアネットワーク(LAN)の標準の1つとして、アメリカ電気電子学会の802委員会による、IEEE802.3規格がある。このIEEE802.3規格には、数種類のLANが規定されているが、その中に、アクセス方式としてCSMA/CD(carrier sense multiple access / collision detection )方式を採用する1Base5や10Base−T等のスター型のLANがある。これは、図5に示すように、複数の端末装置とHUBやコンセントレータ等のリピータ装置との間をツイストペア線を用いて接続してLANを構成するものである。なお、図5(a)は、1Base5(伝送速度1Mbps)のSTAR LAN、図5(b)は、10Base−T(伝送速度1Mbps)のイーサネットと呼ばれるLANを示している。
【0003】
【発明が解決しようとする課題】
IEEE802.3規格による1Base5や10Base−Tでは、データ伝送速度として、それぞれ1Mbps及び10Mbpsが規定されている。つまり、これらのLANは、互いに伝送速度が異なっている。このため、各規格に準拠する(各伝送速度に対応する)ように設計されたリピータ装置には、異なる規格の端末装置を接続することができないという問題点がある。つまり、従来のリピータ装置には汎用性がないという問題点がある。
【0004】
また、現在、アメリカ電気電子学会の802委員会において、伝送速度100Mbpsの100Base−Tが規格化されつつあり、いずれは、この規格によるLANが主流になると思われるが、新たな規格のLANを導入する際には、既存のLANとの併存を考えなければならない。そこで、既存のLANと新たな規格のLANとの接続を考えると、既存のLANのリピータ装置と新たな規格のLANのリピータ装置の他に、これらリピータ装置の間に接続されるルータやブリッジなどの速度変換機能を有する装置が必要になり、ネットワーク構成が複雑になるという問題点がある。
【0005】
このように、従来のリピータ装置は、各規格に合わせて設計製造されており、汎用性にかけるという問題点がある。また、規格の異なる装置をリピータ装置に接続するには、速度変換機能を有する装置を必要とするため、ネットワーク構成が複雑になるという問題点がある。
【0006】
本発明は、いずれの規格に準拠する端末装置をも接続することができるリピータ装置を提供し、もってネットワーク構成を簡略化することを目的とする。
【0007】
【課題を解決するための手段】
本発明によれば、入力されるデータ信号のプリアンブルを検出するプリアンブル検出手段と、該プリアンブル検出手段で検出された前記プリアンブルを受けて所定時間のビット数をカウントすることにより前記データ信号の伝送速度を測定する伝送速度測定手段と、該伝送速度測定手段により測定された前記伝送速度に対応するクロック信号を発生するとともに、前記所定時間内に前記プリアンブルが前記伝送速度測定手段に入力されない場合には前記プリアンブル検出手段と前記伝送速度測定手段とに供給する動作クロックの周波数を第1の周波数からそれより低い第2の周波数へ切り替えるクロック発生手段とを有することを特徴とするリピータ装置が得られる。
【0008】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。図1に本発明の一実施の形態を有するリピータ装置のブロック図を示す。ここで、リピータ装置は、通常、複数組の入出力ポートを有するが、各ポートに接続された回路構成は全て同じなので、ここでは、説明を簡略化するため1組の入出力ポートを有するリピータ装置について説明する。
【0009】
このリピータ装置は、1対の入力ポート11、レシーバ回路12、プリアンブル検出回路13、入力信号検出回路14、2つの水晶発振器15a,15b、切替スイッチ16、クロックコントローラ17、波形成形回路18、ドライバ回路19、及び出力ポート20を有している。
【0010】
入力ポート11には、端末装置からのツイストペア線(図示せず)が接続されており、このツイストペア線を通して伝送されてきたデータ信号が入力される。入力ポートに入力されたデータ信号は、レシーバ回路12において、所定形式のデータ信号に変換され、プリアンブル検出回路13に入力される。
【0011】
プリアンブル検出回路13には、水晶発振器15aからのサンプリングクロックが、切替スイッチ16を介して入力されており、このサンプリングクロックを用いて、入力されたデータ信号をサンプリングする。
【0012】
ここで、プリアンブル検出回路13に入力されるデータ信号とサンプリングクロックについて説明する。IEEE802.3規格のLANでは、アクセス方式として、CSMA/CD方式を採用しており、そのデータ信号のフレーム構成(パケット構成)は図2のようになっている。即ち、プリアンブル、SFD(スタートフレームデリミタ)、送信先アドレス(DESTINATION ADDRESS )、送信元アドレス(SOURCE ADDRESS)、パケットの長さ(LENGTH)、データ、PAD(ダミーデータ)、及びFCS(FRAME CHECK SEQUENCE;フレームチェックシーケンス)を含んでいる。このうち、プリアンブルは、受信側で同期を取るために設けられた同期パターンであり、その長さは7オクテット、即ち、56ビットと定められている。
【0013】
一方、水晶発振器15aからのサンプリングクロックの周波数は、入力ポート11に入力されるデータ信号のうち、最も高速のデータ信号の4倍以上の周波数に設定される。例えば、IEEE802.3規格の1Base5、10Base−T、及びこれから規格化されるであろう100Base−Tが入力されると想定すると、100Base−Tの100Mbpsが最も高速なので、400MHz以上に設定されている。
【0014】
これは、例えば、図3(a)に示すプリアンブルを有するデータ信号(100Mbps)がプリアンブル検出回路13に入力されるものとすると、図3(b)に示すような、その伝送速度よりも高い周波数(800MHz)のサンプリングクロックを用いてサンプリングすれば、図3(c)に示すようなサンプリング結果が得られるからである。もちろん、入力されるデータ信号が図3(a)に示されるものより低い場合には、同様にして、サンプリングを行うことにより、入力データ信号と同じ信号を得ることができる。
【0015】
こうして、プリアンブル検出回路13では、サンプリングにより入力データ信号の伝送速度に関係なく、入力データ信号を特定してプリアンブルを検出することができる。そして、プリアンブル検出回路13からは、プリアンブルが特定されたデータ信号が入出力測定回路14へと出力される。
【0016】
入力信号測定回路14には、プリアンブル検出回路13と同様に、水晶発振器15aからのサンプリングクロックが入力されている。そして、このサンプリングクロックを用いて、所定の時間を測定すると共に、この所定時間内にプリアンブル部分が何ビット入力されたをカウントする。これにより、入力されたデータ信号の伝送速度を求めることができる。また、1ビットのパルス幅を測定すれば、より正確に伝送速度を求めることができる。そして、これらの動作を繰り返してその平均値を求めることにより測定精度を高めることができる。
【0017】
所定時間内に、入力信号測定回路14にプリアンブルが1ビットも入力されない場合には、切替スイッチ16に対して水晶発振器15bを選択するように指示を出す。水晶発振器15bは、水晶発振器15aよりも低い周波数であって、例えば1Base5の1Mbpsの4倍以上の周期に設定されており、これにより、伝送速度の低いデータ信号にも対応することができる。
【0018】
なお、入力信号測定回路14では、プリアンブル部の立上がりを検出し、この立上がり信号(図3(d)に示す信号)をクロックコントローラ17及び切替スイッチ16へ出力し、各コントローラでそのパルス間隔を求めることにより、伝送速度を求めるようにしてもよい。
【0019】
こうして、入力信号測定回路14が測定した伝送速度は、クロックコントローラ17に通知される。クロックコントローラ17は、切替スイッチ16を介して入力される水晶発振器15aあるいは水晶発振器15bからのクロック信号を分周して送信クロックを生成し、波形成形回路18へ出力する。
【0020】
波形成形回路18は、入力信号測定回路14を介して入力されるデータ信号(図3(c)に示す信号と同一)をクロックコントローラ17からの送信クロックに同期させて波形成形を行い、ドライバ回路19へ出力する。ドライバ回路19は、所定の増幅率で波形成形回路18からの信号を増幅し、出力ポート20へ供給する。
【0021】
上述したように、本実施形態を有するリピータ装置では、入力されたデータ信号の伝送速度を測定して、測定したクロックを生成して波形成形を行うようにしたことで、複数の異なる伝送速度のデータ信号にも対応できる。つまり、複数の入出力ポートを有するリピータ装置であれば、図4に示すように、規格の異なる端末装置を1つのネットワーク内に収容することができる。
【0022】
なお、本発明は、リピータ装置のみならず、他の信号処理装置に対しても適用することができる。
【0023】
【発明の効果】
本発明によれば、入力されるデータ信号のプリアンブルを利用して、そのデータ信号の伝送速度を測定し、その伝送速度に応じたクロックを生成するようにしたことで、伝送速度の異なる規格に適応する端末装置をも接続することができるリピータ装置を提供することができる。これにより、異なる規格のLANが併存する場合であってもそのネットワーク構成を簡略化することができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態を有するリピータ装置のブロック図である。
【図2】CSMA/CD方式で使用されるフレーム構成を示す図である。
【図3】ず1のリピータ装置の各部の入出力信号を示し、(a)はプリアンブル検出回路13に入力されるデータ信号、(b)はサンプリングクロック、(c)はプリアンブル検出回路13から入力信号測定回路14への出力信号、及び(d)は入力信号測定回路14からクロックコントローラ17への出力信号の波形を示す。
【図4】本発明のリピータ装置を用いたLANの構成を示す図である。
【図5】従来のLANの構成を示す図であって、(a)はスターLAN、(b)はイーサネットを示す。
【符号の説明】
11 入力ポート
12 レシーバ回路
13 プリアンブル検出回路
14 入力信号測定回路
15a,15b 水晶発振器
16 切替スイッチ
17 クロックコントローラ
18 波形成形回路
19 ドライバ回路
20 出力ポート
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a repeater device, and more particularly to a repeat device used for a LAN using a twisted pair line among LANs based on the IEEE 802.3 standard.
[0002]
[Prior art]
One standard for a local area network (LAN) is the IEEE 802.3 standard by the 802 committee of the Institute of Electrical and Electronics Engineers. The IEEE 802.3 standard defines several types of LANs. Among them, a star type such as 1Base5 or 10Base-T adopting a CSMA / CD (carrier sense multiple access / collision detection) method as an access method. There is a LAN. As shown in FIG. 5, a LAN is configured by connecting a plurality of terminal devices and repeater devices such as HUBs and concentrators using twisted pair wires. 5A shows a STAR LAN with 1Base5 (transmission speed of 1 Mbps), and FIG. 5B shows a LAN called Ethernet with 10Base-T (transmission speed of 1 Mbps).
[0003]
[Problems to be solved by the invention]
In 1Base5 and 10Base-T according to the IEEE 802.3 standard, 1 Mbps and 10 Mbps are defined as data transmission rates, respectively. That is, these LANs have different transmission rates. For this reason, there is a problem that a repeater device designed to comply with each standard (corresponding to each transmission speed) cannot be connected to a terminal device of a different standard. That is, there is a problem that the conventional repeater device is not versatile.
[0004]
At present, 100Base-T with a transmission rate of 100 Mbps is being standardized in the 802 committee of the Institute of Electrical and Electronics Engineers of Japan, and it seems that LANs based on this standard will become the mainstream. When doing so, we must consider coexistence with the existing LAN. Therefore, considering the connection between an existing LAN and a new standard LAN, in addition to the existing LAN repeater device and the new standard LAN repeater device, a router or a bridge connected between these repeater devices, etc. There is a problem that a device having a speed conversion function is required and the network configuration is complicated.
[0005]
As described above, the conventional repeater device is designed and manufactured in accordance with each standard, and has a problem of being versatile. In addition, in order to connect devices of different standards to the repeater device, a device having a speed conversion function is required, which causes a problem that the network configuration becomes complicated.
[0006]
It is an object of the present invention to provide a repeater device that can connect a terminal device that complies with any standard, thereby simplifying the network configuration.
[0007]
[Means for Solving the Problems]
According to the present invention, a preamble detection means for detecting a preamble of an input data signal, and a transmission speed of the data signal by receiving the preamble detected by the preamble detection means and counting the number of bits for a predetermined time. A transmission rate measuring unit for measuring the transmission rate, and a clock signal corresponding to the transmission rate measured by the transmission rate measuring unit, and the preamble is not input to the transmission rate measuring unit within the predetermined time. There is obtained a repeater device comprising clock generation means for switching the frequency of an operation clock supplied to the preamble detection means and the transmission rate measurement means from a first frequency to a second frequency lower than the first frequency .
[0008]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows a block diagram of a repeater apparatus having an embodiment of the present invention. Here, the repeater apparatus usually has a plurality of sets of input / output ports, but all the circuit configurations connected to the respective ports are the same. Therefore, here, for simplicity of explanation, a repeater having one set of input / output ports is used. The apparatus will be described.
[0009]
This repeater device includes a pair of input ports 11, a receiver circuit 12, a preamble detection circuit 13, an input signal detection circuit 14, two crystal oscillators 15a and 15b, a changeover switch 16, a clock controller 17, a waveform shaping circuit 18, and a driver circuit. 19 and an output port 20.
[0010]
A twisted pair line (not shown) from the terminal device is connected to the input port 11 and a data signal transmitted through the twisted pair line is input. The data signal input to the input port is converted into a data signal of a predetermined format in the receiver circuit 12 and input to the preamble detection circuit 13.
[0011]
A sampling clock from the crystal oscillator 15a is input to the preamble detection circuit 13 via the changeover switch 16, and the input data signal is sampled using this sampling clock.
[0012]
Here, the data signal and sampling clock input to the preamble detection circuit 13 will be described. The IEEE 802.3 standard LAN adopts the CSMA / CD method as an access method, and the frame structure (packet structure) of the data signal is as shown in FIG. That is, preamble, SFD (start frame delimiter), transmission destination address (DESTINATION ADDRESS), transmission source address (SOURCE ADDRESS), packet length (LENGTH), data, PAD (dummy data), and FCS (FRAME CHECK SEQUENCE; Frame check sequence). Among these, the preamble is a synchronization pattern provided for synchronization on the receiving side, and its length is defined as 7 octets, that is, 56 bits.
[0013]
On the other hand, the frequency of the sampling clock from the crystal oscillator 15a is set to a frequency that is at least four times that of the fastest data signal among the data signals input to the input port 11. For example, assuming that 1Base5 and 10Base-T of the IEEE 802.3 standard and 100Base-T that will be standardized are input, 100 Mbps of 100Base-T is set to 400 MHz or higher because 100 Mbps is the fastest. .
[0014]
For example, if the data signal (100 Mbps) having the preamble shown in FIG. 3A is input to the preamble detection circuit 13, the frequency higher than the transmission speed as shown in FIG. This is because sampling results as shown in FIG. 3C can be obtained by sampling using the (800 MHz) sampling clock. Of course, when the input data signal is lower than that shown in FIG. 3A, the same signal as the input data signal can be obtained by performing sampling in the same manner.
[0015]
Thus, the preamble detection circuit 13 can detect the preamble by specifying the input data signal by sampling regardless of the transmission speed of the input data signal. The preamble detection circuit 13 outputs a data signal specifying the preamble to the input / output measurement circuit 14.
[0016]
Similar to the preamble detection circuit 13, the input signal measurement circuit 14 receives a sampling clock from the crystal oscillator 15a. The sampling clock is used to measure a predetermined time and count how many bits of the preamble portion are input within the predetermined time. Thereby, the transmission rate of the input data signal can be obtained. If the 1-bit pulse width is measured, the transmission rate can be obtained more accurately. The measurement accuracy can be increased by repeating these operations to obtain the average value.
[0017]
If no bit is input to the input signal measurement circuit 14 within a predetermined time, the selector 16 is instructed to select the crystal oscillator 15b. The crystal oscillator 15b has a frequency lower than that of the crystal oscillator 15a and is set to, for example, a period that is four times or more of 1 Mbps of 1Base5, and thus can cope with a data signal having a low transmission rate.
[0018]
The input signal measurement circuit 14 detects the rising edge of the preamble portion, outputs this rising signal (signal shown in FIG. 3D) to the clock controller 17 and the changeover switch 16, and obtains the pulse interval by each controller. Thus, the transmission rate may be obtained.
[0019]
Thus, the transmission speed measured by the input signal measuring circuit 14 is notified to the clock controller 17. The clock controller 17 divides the clock signal from the crystal oscillator 15 a or the crystal oscillator 15 b input via the changeover switch 16 to generate a transmission clock, and outputs it to the waveform shaping circuit 18.
[0020]
The waveform shaping circuit 18 performs waveform shaping by synchronizing the data signal (same as the signal shown in FIG. 3C) input via the input signal measurement circuit 14 with the transmission clock from the clock controller 17, and the driver circuit 19 output. The driver circuit 19 amplifies the signal from the waveform shaping circuit 18 with a predetermined amplification factor and supplies it to the output port 20.
[0021]
As described above, the repeater device having this embodiment measures the transmission rate of the input data signal, generates the measured clock, and performs waveform shaping, so that a plurality of different transmission rates can be obtained. It can also handle data signals. That is, if the repeater device has a plurality of input / output ports, terminal devices with different standards can be accommodated in one network as shown in FIG.
[0022]
The present invention can be applied not only to a repeater device but also to other signal processing devices.
[0023]
【The invention's effect】
According to the present invention, by using the preamble of the input data signal, the transmission speed of the data signal is measured, and the clock corresponding to the transmission speed is generated, so that the standards for different transmission speeds can be achieved. It is possible to provide a repeater device that can be connected to an adapted terminal device. Thereby, even if LANs of different standards coexist, the network configuration can be simplified.
[Brief description of the drawings]
FIG. 1 is a block diagram of a repeater device having an embodiment of the present invention.
FIG. 2 is a diagram illustrating a frame configuration used in the CSMA / CD system.
FIG. 3 shows input / output signals of each part of one repeater device, where (a) is a data signal input to the preamble detection circuit 13, (b) is a sampling clock, and (c) is input from the preamble detection circuit 13. The output signal to the signal measurement circuit 14 and (d) show the waveform of the output signal from the input signal measurement circuit 14 to the clock controller 17.
FIG. 4 is a diagram showing a configuration of a LAN using the repeater device of the present invention.
5A and 5B are diagrams showing a configuration of a conventional LAN, in which FIG. 5A shows a star LAN and FIG. 5B shows an Ethernet.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 11 Input port 12 Receiver circuit 13 Preamble detection circuit 14 Input signal measurement circuit 15a, 15b Crystal oscillator 16 Changeover switch 17 Clock controller 18 Waveform shaping circuit 19 Driver circuit 20 Output port

Claims (3)

入力されるデータ信号のプリアンブルを検出するプリアンブル検出手段と、該プリアンブル検出手段で検出された前記プリアンブルを受けて所定時間のビット数をカウントすることにより前記データ信号の伝送速度を測定する伝送速度測定手段と、該伝送速度測定手段により測定された前記伝送速度に対応するクロック信号を発生するとともに、前記所定時間内に前記プリアンブルが前記伝送速度測定手段に入力されない場合には前記プリアンブル検出手段と前記伝送速度測定手段とに供給する動作クロックの周波数を第1の周波数からそれより低い第2の周波数へ切り替えるクロック発生手段とを有することを特徴とするリピータ装置。Preamble detection means for detecting a preamble of an input data signal, and transmission speed measurement for measuring the transmission speed of the data signal by receiving the preamble detected by the preamble detection means and counting the number of bits for a predetermined time And a clock signal corresponding to the transmission rate measured by the transmission rate measurement unit, and when the preamble is not input to the transmission rate measurement unit within the predetermined time, the preamble detection unit and the A repeater apparatus comprising: a clock generation unit that switches a frequency of an operation clock supplied to the transmission rate measurement unit from a first frequency to a second frequency lower than the first frequency . 前記クロック発生手段が、入力されるデータ信号のうち最も高速の伝送速度の4倍以上の周波数を有するサンプリングクロックを発生する発振器と、前記サンプリングクロックから前記クロック信号を生成するクロックコントロール手段とを有し、前記サンプリングクロックを前記プリアンブル検出手段及び前記伝送速度測定手段に前記第1の周波数の動作クロックとして供給するようにしたことを特徴とする請求項1のリピータ装置。The clock generation means includes an oscillator that generates a sampling clock having a frequency that is at least four times the highest transmission speed of the input data signal, and a clock control means that generates the clock signal from the sampling clock. and, the repeater apparatus according to claim 1, characterized in that the sampling clock to be supplied as an operation clock of said first frequency to said preamble detection means and the transmission rate measuring unit. 前記クロック信号を用いて前記データ信号の波形整形及びリタイミングを行う波形整形手段を有することを特徴とする請求項1または2のリピータ装置。It said clock signal repeater apparatus according to claim 1 or 2, characterized in that it has a waveform shaping means for shaping a waveform and retiming of the data signal with.
JP29864395A 1995-11-16 1995-11-16 Repeater device Expired - Fee Related JP4031064B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29864395A JP4031064B2 (en) 1995-11-16 1995-11-16 Repeater device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29864395A JP4031064B2 (en) 1995-11-16 1995-11-16 Repeater device

Publications (2)

Publication Number Publication Date
JPH09139754A JPH09139754A (en) 1997-05-27
JP4031064B2 true JP4031064B2 (en) 2008-01-09

Family

ID=17862399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29864395A Expired - Fee Related JP4031064B2 (en) 1995-11-16 1995-11-16 Repeater device

Country Status (1)

Country Link
JP (1) JP4031064B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5334087B2 (en) * 2008-01-08 2013-11-06 日本電信電話株式会社 Speed judgment method, speed judgment circuit and speed judgment device
US8369713B2 (en) 2010-03-18 2013-02-05 Nippon Telegraph And Telephone Corporation Bit-rate discrimination method and its apparatus

Also Published As

Publication number Publication date
JPH09139754A (en) 1997-05-27

Similar Documents

Publication Publication Date Title
US6545507B1 (en) Fast locking CDR (clock and data recovery circuit) with high jitter tolerance and elimination of effects caused by metastability
US5648956A (en) Apparatus and method for full-duplex ethernet communications
JP5963783B2 (en) Microcontroller with CAN bus module and automatic speed detection
US7525922B2 (en) Duplex mismatch testing
JP2008518497A (en) Slave bus subscriber for serial data bus
US6457086B1 (en) Method and apparatus for accelerating detection of serial bus device speed signals
US11606185B2 (en) Detection of physical layer parameter of a master device in an ethernet network
US7072997B2 (en) Asymmetric data path media access controller
JP4031064B2 (en) Repeater device
CA1278873C (en) Runt packet filter
US20040047408A1 (en) Data link analyzer
US6865189B2 (en) Minimal latency serial media independent interface to media independent interface converter
EP0606413A1 (en) Method and means for automatically detecting and correcting a polarity error in twisted-pair media
EP0939512A2 (en) Method and arrangement in a network repeater for automatically changing link speed
US20050071713A1 (en) Simplified data recovery from high speed encoded data
US5898678A (en) Method and apparatus for using synthetic preamable signals to awaken repeater
FI81226B (en) ANORDINATION FOR MOTORIZATION OF HOUSEHOLD SHEETS IN PACKAGE FORM.
US6219416B1 (en) Method and apparatus for processing FISU frames according to the Signalling System 7 protocol
JPH03187546A (en) Concentrating device for network
JPH09294131A (en) Serial bus communication system
TW411676B (en) Arrangement in a network repeater for monitoring link integrity and automatically down shifting link speed
JP4584106B2 (en) Network monitoring device
JP2002135287A (en) Band limit circuit, communication device, communication network system, and band limiting method
JPH05102996A (en) Bit velocity detector for line concentrator
JPH0430638A (en) Network installation management system

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050311

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050810

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051011

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20051024

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20051209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071018

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101026

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111026

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121026

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131026

Year of fee payment: 6

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees