JP4031051B2 - 増幅回路配置 - Google Patents
増幅回路配置 Download PDFInfo
- Publication number
- JP4031051B2 JP4031051B2 JP52925298A JP52925298A JP4031051B2 JP 4031051 B2 JP4031051 B2 JP 4031051B2 JP 52925298 A JP52925298 A JP 52925298A JP 52925298 A JP52925298 A JP 52925298A JP 4031051 B2 JP4031051 B2 JP 4031051B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- signal
- display
- display signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G5/00—Tone control or bandwidth control in amplifiers
- H03G5/16—Automatic control
- H03G5/18—Automatic control in untuned amplifiers
- H03G5/22—Automatic control in untuned amplifiers having semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/504—Indexing scheme relating to amplifiers the supply voltage or current being continuously controlled by a controlling signal, e.g. the controlling signal of a transistor implemented as variable resistor in a supply path for, an IC-block showed amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
US−A−5,473,282(代理人の整理番号PHN14.375)には、受信されるオーディオ信号の周波数範囲の少なくとも一部分に対する受信オーディオ信号の信号強度に影響を及ぼす第1信号処理段を具えているオーディオ増幅回路が開示されている。第1信号処理段によって処理されたオーディオ信号は出力増幅段にて増幅される。オーディオ増幅回路はさらに、幹線電圧に接続可能な一次巻線と、AC/DCコンバータに接続される二次巻線とを有している変成器も具えており、AC/DCコンバータの出力端子は少なくとも出力増幅段に接続され、この出力増幅段に給電する。検出回路は変成器の電力負荷に関連する検出信号を発生する。この検出信号に応答して、分析回路が、電力負荷のために変成器に生じている温度上昇が或る特定の基準値を越えたかどうかを検出する。分析回路は、前記基準値を越える異常が検出される場合に、少なくとも前記周波数範囲の一部分に対する受信オーディオ信号の信号強度を低減させる制御回路を具えている。電力負荷を低減させるために信号強度を下げる場合には、オーディオ信号における低音を表す信号成分の信号強度を下げれば十分である。それは、こうした低音を再生するのに必要な電力は、高音を再生するのに必要な電力に比べて大きいからである。しかし、低周波成分を減少させる代わりに音量を下げることによってオーディオスペクトル全体にわたるオーディオ信号の信号強度を低下させることもできる。
斯様な増幅回路は表示信号には好適でなく、その理由は、少なくとも低周波成分を減少させる場合には表示信号の視感度がそこなわれるからである。
本発明の目的は表示信号用に好適な増幅回路配置を提供することにある。このために、本発明の第1要点は請求の範囲第1項に記載したような増幅回路配置にある。本発明の第2の要点は斯種の増幅回路配置を具えている表示装置にある。本発明の第3の要点は請求の範囲第3及び第4項に記載したような方法にある。有利な実施例は従属請求項に記載した通りである。
本発明の好適例による表示信号増幅回路配置では、電流検知回路によって増幅器の供給電流を測定して、増幅器(の出力段)の前に位置する帯域幅縮小回路用の制御信号を得て、帯域幅縮小回路が供給電流に応じて表示信号の高周波部分を適切に減衰させるようにする。この結果、増幅器での出力消費が減少する。従って、本発明による増幅回路配置は冷却板が少なくて済むか、又はヒートシンクを全くなくすことができる。
本発明は、表示装置では表示信号における高周波成分によってかなりの電力消費が生じると云う認識に基づいて成したものである。電力消費が増える場合には、増幅器に供給される供給電流が増大する。従って、この供給電流を測定すれば、これが電力消費量の目安となる。斯かる供給電流の測定値が、電力消費量が高くなり過ぎていることを示す場合には、表示信号における高周波成分を帯域幅縮小回路によって減らして、電力消費の原因となっているものを除去する。本発明によれば、電力消費の原因を減らすことによって加熱されなくなるので、ヒートシンクの数を減らせるため、多少多く電子部品を必要とするも、全体としては安価なBEF12回路を得ることができる。こうした節約は、この回路を包含するTV受像機の総数で掛け合わせれば莫大なものとなる。追加の環境面での利点は総電力消費量が減少することにある。実際の例では、3つの各カラー増幅器への供給電流が本発明による手段によって7mAより多少低い値に抑えられるが、この手段を講じないと、供給電流は約9mA程度の電流値になってしまう。接合温度も約140℃に抑えられたのに対し、本発明による手段を講じないと、温度は約170℃になった。このことからして、本発明によれば増幅回路配置の電力消費量及び温度が共に有効に低減することがわかる。
以下本発明を添付図面を参照して実施例につき説明するに、図面中:
図1は本発明による表示装置の基本回路図を示し;
図2は本発明による増幅回路配置の好適実施例の詳細な回路図を示し;
図3は本発明による増幅回路配置の他の例を示す。
図1の表示装置では、表示信号が表示装置の出力増幅回路配置の入力端子9に供給される。この表示信号は帯域幅縮小回路BRCを経て増幅器Aの入力端子3に供給される。これにて増幅された表示信号は、表示デバイスDに接続されている出力端子5に供給される。増幅器Aの給電端子1は電流検知回路Sを経て電源電圧Vddに接続される。電流検知回路Sの制御信号出力端子7は帯域幅縮小回路BRCの制御入力端子に制御信号CTRLを供給する。
図2の回路では、200Vの電源電圧VddがコイルL1及び安全抵抗R1を経て増幅器Aの給電端子1に供給される。図2におけるそれぞれの抵抗内の数字はオーム単位での抵抗値を示している。増幅器Aの供給電流を電流検知回路Sにより抵抗R1間の電圧を測定することにより測定する。給電端子1と接地点との間には平滑化コンデンサC1が接続されており、図2ではそれぞれのコンデンサの容量値を各コンデンサの隣りに示してある。
電流検知回路Sでは、給電端子1を抵抗R3を経てPNPトランジスタT1のベースに接続する。給電端子1とトランジスタT1のエミッタとの間にはコンデンサC3を接続する。コイルL1と抵抗R1との接続点と、トランジスタT1のエミッタとの間には抵抗R5を接続する。トランジスタT1のコレクタと接地点との間にはコンデンサC5と抵抗R7との並列回路を接続する。供給電流によって生じる抵抗R1間における電圧降下は、この電圧降下がトランジスタT1のVbe以上である限りはコンデンサC5にコピーされる。このコンデンサC5における電圧をNPNトランジスタT2によって増幅及び反転させる。このトランジスタT2のベースはベース抵抗R9を経てコンデンサC5に接続し、コレクタは抵抗R11を経て給電端子1に接続し、エミッタは抵抗R13を経て接地点に接続する。トランジスタT2のコレクタは抵抗R15とツェナーダイオードZ1及びダイオードD1の直列接続との並列回路を経て接地点にも接続する。ツェナーダイオードZ1は、増幅器Aへの供給電流がまだ高過ぎなくて、帯域幅の縮小がまだ所望されない場合に、トランジスタT3のベース電圧が高くなり過ぎるのを防止する。トランジスタT2のコレクタは電流検知回路Sの制御信号出力端子7に接続される。
帯域幅縮小回路BRCにおけるPNPトランジスタT3のベースは、抵抗R17を経て電流検知回路Sの制御信号出力端子7と、コンデンサC7を経て接地点とに接続する。トランジスタT3のコレクタは接地し、エミッタは抵抗R19を経て13Vの供給電圧と、コンデンサC9を経て増幅器Aの入力端子3とに接続する。
入力端子9におけるR,G又はBの表示信号は抵抗R21を経て端子3に供給され、この抵抗R21はコンデンサC9と相俟ってRC回路網を構成し、これはトランジスタT3が導通状態となる場合に帯域幅を縮小させるのであって、トランジスタT3の導通はトランジスタT2のコレクタ電圧が十分に低下する(12.6V以下となる)場合に起こり、このトランジスタT2のコレクタ電圧の低下は、コンデンサC5間の電圧が十分に高くなる場合に起こり、このようにコンデンサ5間の電圧が十分に高くなるのは、抵抗R1を流れる供給電流によって抵抗R1間の電圧降下が十分に高くなる場合に生じる。680pFのコンデンサC9と164オームの抵抗R21とによって生じる−3dBの周波数は約1.4MHzである。
増幅器Aの非反転入力端子は電圧源V1を経て接地する。増幅器Aの反転入力端子は抵抗R23と、抵抗R25及びコンデンサC11の直列接続との並列回路を経て端子3に接続する。増幅器Aの出力端子と反転入力端子との間には帰還抵抗R27を接続する。抵抗R25とコンデンサC11との直列回路は、コンデンサC9と抵抗R19とによって生じる不所望な極を補償する働きをする。
カラー表示装置には、各色に対してそれぞれ1個づつの、3個の帯域幅縮小回路BRCと3個の増幅器Aがあり、また共有の電流検知回路Sがある。
本発明は上述した例のみに限定されるものでなく、請求の範囲を逸脱することなく幾多の変更を加え得ることは当業者に明らかである。請求の範囲におけるカッコ内の参照符号は請求の範囲を限定するものとして解釈すべきものではない。本発明は幾つかの個別の要素から成るハードウェアによるか、適当にプログラムしたコンピュータによって実現することができる。バイポーラトランジスタの代わりに電界効果トランジスタを用いることができる。増幅器は幾つかの段で構成し、第1段への供給電流を測定して、この場合には増幅器の第1段と出力段との間の信号経路に位置させる帯域幅縮小回路を制御するための制御信号CTRLを取り出すことができ;この場合には請求の範囲にて云う増幅器Aの信号入力端子3を増幅器Aの出力段の信号入力端子として、電力消費問題の大部分を引き起こすことになる出力段に表示信号が達する前に帯域幅を低減させるようにする。
他の変形例では、増幅器Aの利得決定要素が電流検知回路Sからの制御信号CTRLに応答して周波数依存性となるようにする。例えば、増幅器Aの帰還回路網にコンデンサとトランジスタとの直列回路を含め、これを帰還抵抗R27と並列に接続し、斯かるコンデンサが増幅器Aの供給電流を示す制御信号CTRLに応答して前記トランジスタにより適宜スイッチ・オンされるようにすることができる。この方法では、増幅器Aの帯域幅が供給電流の増加に伴って漸次低減する。この変形例は先の例と同じ職見に基づくものであり、即ち、高周波によってかなりの電力消費をまねくため、増幅器Aに供給される入力信号か、増幅段そのものにおけるこうした高周波を減衰させることによって電力消費を低減させることができるようにする。
図3はこの変形実施例の要部を示す。表示信号は増幅器Aの反転入力端子(−)に供給される。増幅器Aの非反転入力端子(+)は接地する。増幅器Aは出力端子5と反転入力端子(−)との間に帰還回路網を有している。この帰還回路網は抵抗R27を具えており、この抵抗R27にコンデンサC13と、スイッチSwと、フェーダFとの直列回路を並列に接続する。スイッチSwとフェーダFとの双方は、前述したように、増幅器Aの測定供給電流に依存する制御信号CTRLによって制御される。
Claims (4)
- 給電端子、信号入力端子及び信号出力端子を有する増幅器と;
前記増幅器の前記給電端子に結合させた電流検知入力端子及び制御信号供給用の制御出力端子を有する電流検知回路と;
前記制御信号に応答して、前記増幅器に供給される表示信号の高周波部分を減衰及び/又は前記増幅器の伝達関数の高周波部分を低下させるための帯域幅縮小回路と;
を具えている表示信号増幅回路配置。 - 請求の範囲1に記載したような表示信号増幅回路配置及び前記増幅器の前記信号出力端子に結合させた表示デバイスを具えている表示信号表示用の表示装置。
- 供給電流が供給される増幅器によって表示信号を増幅する信号増幅ステップと;
制御信号を取り出すべく前記供給電流を測定する電流測定ステップと;
前記表示信号の高周波部分を前記制御信号に応答して減衰させて、前記増幅器の信号入力端子に供給される前記表示信号の帯域幅を縮小させる帯域幅縮小ステップと;
を具えている表示信号増幅方法。 - 供給電流が供給される増幅器によって表示信号を増幅する信号増幅ステップと;
制御信号を取り出すべく前記供給電流を測定する電流測定ステップと;
前記制御信号に応答して前記増幅器の伝達関数の高周波部分を低下させる高周波低減ステップと;
を具えている表示信号増幅方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP97200579 | 1997-02-27 | ||
EP97200579.7 | 1997-02-27 | ||
PCT/IB1998/000192 WO1998038734A2 (en) | 1997-02-27 | 1998-02-16 | Amplifier arrangement |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2000509937A JP2000509937A (ja) | 2000-08-02 |
JP2000509937A5 JP2000509937A5 (ja) | 2005-09-08 |
JP4031051B2 true JP4031051B2 (ja) | 2008-01-09 |
Family
ID=26146182
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP52925298A Expired - Fee Related JP4031051B2 (ja) | 1997-02-27 | 1998-02-16 | 増幅回路配置 |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP0901715B1 (ja) |
JP (1) | JP4031051B2 (ja) |
KR (1) | KR100495720B1 (ja) |
DE (1) | DE69833102T2 (ja) |
-
1998
- 1998-02-16 DE DE69833102T patent/DE69833102T2/de not_active Expired - Lifetime
- 1998-02-16 KR KR10-1998-0708615A patent/KR100495720B1/ko not_active IP Right Cessation
- 1998-02-16 EP EP98901456A patent/EP0901715B1/en not_active Expired - Lifetime
- 1998-02-16 JP JP52925298A patent/JP4031051B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR20000065056A (ko) | 2000-11-06 |
KR100495720B1 (ko) | 2005-09-30 |
JP2000509937A (ja) | 2000-08-02 |
EP0901715B1 (en) | 2006-01-04 |
DE69833102T2 (de) | 2006-08-24 |
EP0901715A2 (en) | 1999-03-17 |
DE69833102D1 (de) | 2006-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7365604B2 (en) | RF amplifier with a bias boosting scheme | |
US6417735B1 (en) | Amplifier with bias compensation using a current mirror circuit | |
JP3532834B2 (ja) | 高周波増幅器バイアス回路、高周波電力増幅器および通信装置 | |
US6414553B1 (en) | Power amplifier having a cascode current-mirror self-bias boosting circuit | |
JP2004343244A (ja) | 高周波増幅回路 | |
JP7335090B2 (ja) | 高性能オーディオアンプの安定化 | |
JP2006501745A (ja) | キャパシタ経由で結合された、電力増幅器のためのダイナミックバイアスブースト回路 | |
EP1006650A2 (en) | BTL amplifier apparatus | |
EP1928087B1 (en) | Variable gain amplifier circuit | |
EP1573898A2 (en) | Amplifier circuit having an impedance-controllable bias-boosting circuit | |
US6437634B1 (en) | Semiconductor circuit in which distortion caused by change in ambient temperature is compensated | |
JP4031051B2 (ja) | 増幅回路配置 | |
EP1881602B1 (en) | Method and circuit for audio output muting | |
US5994958A (en) | Amplifier arrangement | |
WO1998038734A2 (en) | Amplifier arrangement | |
US6434243B1 (en) | Power amplifier | |
US7049891B2 (en) | Amplifier bias enhancement technique | |
JP3175881B2 (ja) | 高周波増幅器 | |
EP1068768A2 (en) | Dynamic bass control circuit with variable cut-off frequency | |
JP2593082Y2 (ja) | 利得補正増幅回路 | |
JP3090881U (ja) | 電力mosfetを用いた電力増幅器の自動バイアス回路 | |
US7123099B2 (en) | Two-stage amplifier with series L-R coupling network | |
JPH1065469A (ja) | アッテネータ付エミッタ接地型増幅回路 | |
US5789977A (en) | Audio amplifier | |
EP0362217B1 (en) | Output amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050214 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061114 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070131 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070402 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070511 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071009 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071018 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131026 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |