JP4030238B2 - Charge pump booster circuit and stabilized voltage generator circuit - Google Patents

Charge pump booster circuit and stabilized voltage generator circuit Download PDF

Info

Publication number
JP4030238B2
JP4030238B2 JP29820799A JP29820799A JP4030238B2 JP 4030238 B2 JP4030238 B2 JP 4030238B2 JP 29820799 A JP29820799 A JP 29820799A JP 29820799 A JP29820799 A JP 29820799A JP 4030238 B2 JP4030238 B2 JP 4030238B2
Authority
JP
Japan
Prior art keywords
transistor
voltage
capacitor
current
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29820799A
Other languages
Japanese (ja)
Other versions
JP2001119927A (en
Inventor
克二 上西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP29820799A priority Critical patent/JP4030238B2/en
Publication of JP2001119927A publication Critical patent/JP2001119927A/en
Application granted granted Critical
Publication of JP4030238B2 publication Critical patent/JP4030238B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Dc-Dc Converters (AREA)

Description

【０００１】
【発明の属する技術分野】
光半導体駆動回路や、光受信回路など、高速バイポーラ・プロセスを使った高速アナログ回路一般を対象とした、チップ内安定化電圧発生回路に関する。
【０００２】
【従来の技術】
最近のマルチメディアの発展を支える高速信号処理ＩＣに付いては、その高スループット動作と処理能力を最高に引き出すために、システムの電源電圧とは異なった電圧で動作させる必要のある場合が多くなってきた。中でもＣＰＵやＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）など数Ｗ以上のパワーを必要とする場合には、始めから多出力電源を用意したり、または、ＩＣを実装する基板にＤＣ−ＤＣコンバータ電源を実装して電圧を変換して対処している。これらの例のように大電力を必要とする場合には、全体の電力効率まで考えると基板上にマルチチップＩＣ構成とし、必要に応じて能動素子も組み合わせて使ったハイブリッド構成はメリットがある。しかし、１Ｗ以下の消費電力で回路規模もそれ程大きくないＩＣにおいては、ＩＣ内部で必要とする特殊電圧は同一チップ内に電源回路を組み込んで、ワンチップ化することが要請されている。特に、チップ内での動作条件変化に対する電圧安定性や電圧の絶対値そのものが重要な場合には、ＩＣ内外の周辺回路による雑音の影響や配線電圧降下を極力避ける意味からも、その電源電圧をチップ内で発生する回路構成が有利となり、それが不可欠な条件となることも多い。
【０００３】
外部から供給される最低電源電圧より１Ｖ以上低い電圧を出力する場合、バンドギャップ電圧を基準とした直列制御方式の安定化電圧回路をＩＣ内部に組み込んで出力を得ることが可能であった。一方最低電源電圧に対して１Ｖ未満の電圧を出力する場合、直列制御方式を用いて実現することは困難であった。一般に高速アナログ・バイポーラ回路におけるトランジスタのベース・エミッタ動作電圧は０．８５Ｖ程度と高く、トランジスタを縦積みにした回路において、動作に必要な最低電圧は２．５Ｖ以上となる。回路マージンの確保を考慮すれば、２．７Ｖ程度の出力電圧を発生する必要がある。従って、±１０％の変動を認める３．３Ｖ電源電圧の回路の場合には、３．０Ｖの電源電圧最低値から２．７Ｖ以上の安定化出力電圧を発生する必要があり、元々供給された電源電圧と内部で発生した安定化電圧との差は０．３Ｖだけとなる。
従来はこのような場合、チャージポンプ回路などのＤＣ−ＤＣコンバータ昇圧回路を使ってきた。すなわち、入力電圧の３Ｖをチョッパー変調し、キック容量やインダクターの助けを借りて昇圧し、ダイオードなどで整流した電荷を出力容量に蓄め、必要に応じてその昇圧出力を安定化する回路方式が採用されてきた。しかし必要とする出力パワーが数１０ｍＷ以上となる場合には、ＩＣの外部に大容量のキック容量やインダクターを接続したり、最終的には出力リップル変動を小さくするための大容量を使ったフィルターを接続する構成が不可欠であった。例外的にＩＣチップ内部品だけで発生させた場合でも、使用目的がディジタル回路用電圧であるため、出力電力が小さかったり、ある程度リップル雑音が大きくても良く、かつ、電圧変動もかなりあっても構わないものを対象とした昇圧回路であった。
【０００４】
図８はＣＭＯＳを用いた負電源用昇圧回路の例である。外部クロックＣＬＫ電圧入力をＣＭＯＳインバータで−１．５Ｖ振幅のパルス変調増幅したのち、キック容量Ｃで昇圧された電荷を同期ＦＥＴスイッチで倍電圧整流している。外部クロック信号発生回路が必要となることに加えて、基本的には半波整流回路であるのでその値は負荷容量に強く依存するが、リップルは比較的大きく、−３Ｖの出力からは大きな電流出力は採れない。もし負荷電流を増やした場合には、出力電圧は急激に落ちる特性を示す。
また、倍電圧整流回路に関して調べて見ると、高速バイポーラ・プロセスでは専用の高速のスイッチダイオードのサポートは普通無いため、トランジスタのコレクタとベースを接続したダイオード接続トランジスタが代わりに使われる。従って、チャージポンプ回路で整流用に使用されるダイオードの順方向電圧は、室温で０．８５Ｖ程度と高めとなる。特に低温ではこの値が更に上昇し、遮断周波数が１５ＧＨｚのバイポーラ・プロセスの例では、−２０℃で０．９５Ｖから１．０Ｖ程度の値を示した。このため、電源電圧３Ｖ電圧をスイッチし、ダイオード接続のトランジスタで機械的に整流するチャージポンプ回路を設計すると、発振器に入力した電力に対して出力効率１０％程度の負荷を繋いだ場合でも、−２０℃では出力電圧は３．４Ｖ程度しか得られない。直列制御方式で２．７Ｖ程度の出力電圧を得るためには、最低でも３．８Ｖ以上が必要であり、倍電圧整流でも出力電圧不足になってしまう。もっと高い電圧を得るために昇圧回路の段数を増やした場合には、電圧変動が大きくなるばかりで無く、電力変換効率が更に下がるためスイッチ電流が増え、チップ内内部雑音が大きくなる。加えて、入力電源電圧が３．６Ｖになった時には、出力電圧が高くなり過ぎて、高周波プロセスのトランジスタでは耐圧が不足する問題が生じる。このため、倍電圧整流のままで約４Ｖ以上の出力が得られるチャージポンプ回路の実現が緊急の課題となっていた。
【０００５】
【発明が解決しようとする課題】
直列制御方式の安定化電圧回路を用いて、最低電源電圧に対して１Ｖ未満の差の電圧を出力することは困難であった。また、直列制御方式の安定化電圧回路内部にチャージポンプ昇圧回路を接続して電源電圧を昇圧する場合、出力パワーとして数１０ｍＷ以上を得るためには、外部に大容量のキック容量やインダクターを接続したり、最終的には出力リップル変動を小さくするための大容量の出力容量を接続する構成が不可欠であった。本発明は上記の課題を解決することを目的とする。すなわち、直列制御方式とチャージポンプ方式の両者の不都合を克服して高周波バイポーラ・プロセスに適合し、アナログ回路に要求される１ｍＶ程度以下の安定度とリップル雑音特性を持ち、入力電圧３Ｖの場合でも最高２．７Ｖの出力と１０ｍＡ以上の出力電流が容易に得られ、更には外付部品なしでワンチップＩＣ化が可能な安定化電圧回路を提供することを目的とする。また、温度変動や電源電圧変動に拘わらず、安定した高い出力電圧を得ることが可能なチャージポンプ昇圧回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本願発明のチャージポンプ昇圧回路は、同一特性の第一のトランジスタ及び第二のトランジスタを用いて相補的に発振を行う自励発振手段と、前記自励発振手段の出力電圧を倍電圧整流する手段と、前記自励発振手段の出力パルスを制御する手段とを具備し、前記倍電圧整流する手段は、前記第一のトランジスタのコレクタに接続した第一の容量と、前記第一の容量の他端に接続したエミッタ及び、電源に接続したコレクタ及び、前記第二のトランジスタのコレクタに第二の容量を介して接続したベースとを有する第三のトランジスタと、前記第一の容量の他端に接続した第一のダイオードと、前記第一のダイオードに接続した蓄積容量と、前記蓄積容量に接続したＲＣフィルタ容量とを有し、前記第一のトランジスタのコレクタ電圧がロー時に、前記第一の容量に前記第三のトランジスタを介して電源より電流が注入され、前記第一のトランジスタのコレクタ電圧がハイ時に、前記蓄積容量に前記第一の容量から前記第一のダイオードを介して電流が蓄積容量に注入されることを特徴とし、また、前記倍電圧整流する手段は、前記第二のトランジスタのコレクタに接続した第三の容量と、前記第三の容量の他端に接続したエミッタ及び、電源に接続したコレクタ及び、前記第一のトランジスタのコレクタに第四の容量を介して接続したベースとを有する第四のトランジスタと、前記第三の容量の他端に接続し、且つ前記蓄積容量に接続した第二のダイオードとを有し、前記第二のトランジスタのコレクタ電圧がロー時に、前記第三の容量に前記第四のトランジスタを介して電源より電流が注入され、前記第二のトランジスタのコレクタ電圧がハイ時に、前記蓄積容量に前記第三の容量から第二のダイオードを介して電流が蓄積容量に注入されることを特徴とする。
【０００７】
あるいは、前記自励発振手段は、前記第一のトランジスタ及び前記第二のトランジスタを含む非安定マルチバイブレータ回路を有することを特徴とする。
あるいは、前記自励発振手段の出力パルスを制御する手段は、前記第一のトランジスタ及び第二のトランジスタのそれぞれのベースにそれぞれのコレクタを接続した第五のトランジスタ及び第六のトランジスタと、電源と接地間に直列接続した第一の分割抵抗及び第二の分割抵抗と、前記第一の分割抵抗と前記第二の分割抵抗との接続点にコレクタを接続した第七のトランジスタとを有し、前記第五のトランジスタのベース及び、前記第六のトランジスタのベース及び、前記第七のトランジスタのベースは前記第一の分割抵抗と第二の分割抵抗との接続点に共通に接続し、それぞれのエミッタはすべて接地されていることを特徴とする。
あるいは、前記第三のトランジスタのベースと接地との間及び、前記第四のトランジスタのベースと接地との間に、直列接続した少なくとも二つ以上からなるダイオードを具備することを特徴とする。
または、前記ＲＣフィルタ容量に接続した出力端子に、入力電圧変化、または、出力電圧変化に比例した電流負荷を与える手段を具備したことを特徴とする。
【０００８】
前記電流負荷を与える手段は、エミッタが共通接続された第八のトランジスタ及び第九のトランジスタを有する差動増幅回路と、共通接続されたエミッタに接続した定電流発生回路と、電源と接地間に直列接続した第三の分割抵抗及び第四の分割抵抗とを有し、前記第三の分割抵抗と前記第四の分割抵抗との接続点に前記ＲＣフィルタ容量が接続され、前記第八のトランジスタはベースが前記第三の分割抵抗と前記第四の分割抵抗との接続点、コレクタが前記ＲＣフィルタ容量の出力端子に接続され、前記第九のトランジスタはコレクタが電源に接続され、前記ＲＣフィルタ容量の入力端子に与えられる電流負荷が入力電圧変化及び出力電圧変化に依存することを特徴とする。
あるいは、前記電流負荷を与える手段は、エミッタが共通接続された第八のトランジスタ及び第九のトランジスタを有する差動増幅回路と、共通接続されたエミッタに接続した定電流発生回路と、前記ＲＣフィルタ容量と接地間に直列接続した第三の分割抵抗及び第四の分割抵抗とを有し、前記第八のトランジスタはベースが前記第三の分割抵抗と前記第四の分割抵抗との接続点、コレクタが前記ＲＣフィルタ容量の出力端子に接続され、前記第九のトランジスタはコレクタが電源に接続され、前記ＲＣフィルタ容量の入力端子に与えられる電流負荷が出力電圧変化に依存することを特徴とする。
【０００９】
本願発明の安定化電圧発生回路は、第十のトランジスタと、前記第十のトランジスタのベース電流を制御する第十一のトランジスタと、前記第十一のトランジスタのエミッタ・ベース間に接続した負荷抵抗と、出力電圧を分割する第五の分割抵抗と、基準電圧リファレンスと、誤差増幅器とを有する直列制御型安定化回路と、上記記載のチャージポンプ昇圧回路とを具備し、分割された出力電圧と前記基準電圧リファレンスとの誤差は、増幅出力されて前記負荷抵抗のバイアス電流と前記第十一のトランジスタのベース電流を制御し、その誤差が最小となるように負帰還動作することを特徴とする。
【００１０】
【発明の実施の形態】
本発明における実施の形態を以下の実施例により説明する。
本発明の第一の実施例におけるチャージポンプ昇圧回路１００について説明する。
図１は第一の実施例におけるチャージポンプ昇圧回路を示す回路図である。第一の実施例のチャージポンプ昇圧回路は主に非安定マルチバイブレータ回路４００及び、ミラー電流回路５００及び、倍電圧整流回路からなる。このチャージポンプ昇圧回路は、ミラー電流回路５００を有することにより非安定マルチバイブレータ回路４００のトランジスタの飽和特性を安定化し、チャージポンプ昇圧回路の発振周波数を安定化することを特徴としている。また、非安定マルチバイブレータ回路４００のトランジスタがＯＮとなるサイクルに同期して、電流を効率良くキック容量に注入する倍電圧整流回路を有することを特徴とする。
まず、非安定マルチバイブレータ回路４００の構造の詳細について説明する。トランジスタＱ３のコレクタはコンデンサＣ３を介し、トランジスタＱ４のコレクタはコンデンサＣ４を介して互いのベースに接続している。また、トランジスタＱ３のベースは抵抗Ｒ５を介し、トランジスタＱ４のベースは抵抗Ｒ６を介して電源入力端子１に接続している。トランジスタＱ３のコレクタは抵抗Ｒ４を介して電源入力端子１へ接続しており、また、キック容量Ｃ２に接続している。また、トランジスタＱ４のコレクタは抵抗Ｒ７を介して電源入力端子１へ接続しており、また、キック容量Ｃ６に接続している。トランジスタＱ３及びトランジスタＱ４のエミッタは共通接続されて電流帰還抵抗Ｒ８を介し、接地している。
【００１１】
次に電流ミラー回路５００の構造の詳細について説明する。トランジスタＱ２のコレクタ及びベースは分割抵抗Ｒ１及び分割抵抗Ｒ２間に接続しており、エミッタは接地している。トランジスタＱ５及びトランジスタＱ６はトランジスタＱ２のベースに接続している。また、トランジスタＱ５及びトランジスタＱ６のコレクタはそれぞれ非安定マルチバイブレータ回路４００のトランジスタＱ３及びトランジスタＱ４のベースに接続しており、トランジスタＱ５及びトランジスタＱ６のエミッタは接地している。
更に倍電圧整流回路の構造の詳細について説明する。同期整流トランジスタＱ１のエミッタはキック容量Ｃ２に接続し、コレクタは電源入力端子１に接続している。同期整流トランジスタＱ１のベースは容量Ｃ１を介して非安定マルチバイブレータ回路４００のトランジスタＱ４のコレクタに接続している。また、トランジスタＱ１のベースと容量Ｃ１間に抵抗Ｒ３が接続しており、抵抗Ｒ３の他端は電源入力端子１に接続している。キック容量Ｃ２はダイオードＤ１２を介して蓄積容量Ｃ７に接続している。同期整流トランジスタＱ７のエミッタはキック容量Ｃ６に接続し、コレクタは電源入力端子１に接続している。同期整流トランジスタＱ７のベースは容量Ｃ５を介して非安定マルチバイブレータ回路４００のトランジスタＱ３のコレクタに接続している。また、トランジスタＱ７のベースと容量Ｃ１間に抵抗Ｒ９が接続しており、抵抗Ｒ９の他端は電源入力端子１に接続している。キック容量Ｃ６はダイオードＤ１１を介して蓄積容量Ｃ７に接続している。更に蓄積容量Ｃ７は抵抗Ｒ１０を介して出力端子３に接続している。また、出力端子３はＲＣフィルタ容量Ｃ８が接続している。
【００１２】
以上の回路を有する第一の実施例におけるチャージポンプ昇圧回路の動作について説明する。非安定マルチバイブレータ回路４００のトランジスタＱ３がＯＦＦの状態、すなわちコレクタ電圧がハイのとき、トランジスタＱ４はＯＮの状態で、そのコレクタ電圧がローである。このとき、コンデンサＣ４は抵抗Ｒ５を介して電源電圧Ｖｃｃに向かって充電される。そこで、コンデンサＣ４に接続したトランジスタＱ３のベース電圧は指数関数的に上昇してついにはトランジスタＱ３はＯＮの状態になり、トランジスタＱ３のコレクタ電圧はローの状態に変わる。同時にトランジスタＱ３のコレクタにコンデンサＣ３を介して接続したトランジスタＱ４のベース電圧は急減して、トランジスタＱ４はＯＦＦの状態に反転する。この過渡遷移時には抵抗Ｒ８による電流帰還が働いて反転動作が加速される。次にコンデンサＣ３は抵抗Ｒ６を介して電源電圧Ｖｃｃに向かって充電される。そこで、コンデンサＣ３に接続したトランジスタＱ４のベース電圧は指数関数的に上昇して、ついにはトランジスタＱ４はＯＮの状態に復旧し、そのコレクタ電圧はローの状態に戻る。以上のように動作が交互に繰り返されて非安定マルチバイブレータ回路４００のトランジスタＱ３及びトランジスタＱ４のコレクタ電圧は交互に上下動する。コンデンサＣ３及びコンデンサＣ４の容量値に比例して非安定マルチバイブレータ回路４００の自励発振のパルス間隔は決定される。自励発振して得られたコレクタ電圧はキック容量Ｃ２あるいはキック容量Ｃ６に充電される。例えばトランジスタＱ３がＯＮの時、キック容量Ｃ２は同期整流トランジスタＱ１のエミッタ電流により充電され、トランジスタＱ３がＯＦＦになるとダイオードＤ１２を通じて放電される。前半サイクルではＯＦＦとなったトランジスタＱ４のコレクタ電圧により、トランジスタＱ１はＯＮとなるため、キック容量Ｃ２への充電はほぼ電源電圧Ｖｃｃまで効率良く行われ、後半サイクルで倍電圧整流されて蓄積容量Ｃ７に貯められる。そして、ＲＣフィルタ容量Ｃ８を介して出力端子３から電圧Ｖｈが出力される。このように電流ＯＮとなるトランジスタＱ３のサイクルに同期して同期整流トランジスタＱ１から電流を効率良くキック容量Ｃ２に注入するために、同期整流トランジスタＱ１のベースは容量Ｃ１を介してＯＦＦ状態のトランジスタＱ４のコレクタに接続して、電源電圧Ｖｃｃにトランジスタのベース・エミッタ導通電圧を加えた値に相当するより高い電圧をかけている。トランジスタＱ４がＯＮのときには、同期整流トランジスタＱ１のベースがローとなり、容量Ｃ１に溜まった電荷は抵抗Ｒ３を経由して放電される。この放電を行うために、抵抗Ｒ３とコンデンサＣ１の時定数積を非安定マルチバイブレータ回路４００の発振周期と同程度かそれ以下になるように設定している。その結果同期整流トランジスタＱ１はＯＮ時に確実に飽和状態に入るように動作する。同期整流トランジスタＱ７も同期整流トランジスタＱ１と同様な動作を行い、トランジスタＱ４がＯＮのとき、キック容量Ｃ６は同期整流トランジスタＱ７のエミッタ電流より充電され、トランジスタＱ４がＯＦＦになるとダイオードＤ１１を通じて放電される。
【００１３】
以上により、同期整流トランジスタＱ１とそれに相補的に動作する同期整流トランジスタＱ７とはトランジスタＱ３あるいはトランジスタＱ４がＯＮとなるサイクルに同期して電流を効率良くキック容量Ｃ２及びキック容量Ｃ６に注入することができ、電圧損失の少ない同期整流が可能となる。その結果、チップ温度が−２０℃、電源電圧Ｖｃｃが３Ｖで動作させた時、４．１Ｖ以上の高い出力電圧Ｖｈが得られ、従来のチャージポンプ昇圧回路で発生した出力電圧３．４Ｖよりも高い値が得られる。
電源電圧Ｖｃｃの変動に拘わらず安定した出力電圧Ｖｈを得るために、電流ミラー回路５００を設けている。抵抗Ｒ５あるいは抵抗Ｒ６を経由してトランジスタＱ３あるいはトランジスタＱ４のベースに注入される電流のうち一定値は電流ミラー回路５００のトランジスタＱ５あるいはトランジスタＱ６のコレクタにバイパスして吸い込まれる。この電流吸い込み量はトランジスタＱ２のコレクタ電流量と同じである。抵抗Ｒ１、Ｒ２、Ｒ５、Ｒ６の値を調整してバランス良く最適化することにより、温度変動や電源電圧変動が生じてもトランジスタＱ３あるいはトランジスタＱ４の電流増幅率が変化することなく、一定の値を得ることが可能となる。従って、ＩＣの全動作条件範囲に亙って自励発振周波数を１０％以内の変動に抑え、かつ、トランジスタＱ３とトランジスタＱ４の飽和電圧も３０ｍＶ以内の変動に抑えることができる。この結果、安定に発振できる自励発振周波数を高く設定することが可能となる。
【００１４】
以上により、第一の実施例におけるチャージポンプ昇圧回路においては、同期整流回路を有することにより非安定マルチバイブレータ回路４００のトランジスタの電流ＯＮとなるサイクルに同期して電流を効率良くキック容量に注入することが可能となって電圧損失の少ない同期整流が実現できる。また、電流ミラー回路５００を有することにより温度変動や電源電圧変動に関わらず安定した出力電圧Ｖｈを得ることが可能となり、且つ、キック容量及び、蓄積容量Ｃ７及び、ＲＣフィルタ容量Ｃ８の値を小さくしても出力電圧のリップルを小さくすることが可能となる。
なお、第一の実施例におけるチャージポンプ昇圧回路は電流ミラー回路５００と同期整流回路とを両方具備しているが、どちらか一方のみを具備した構成でもよい。例えば同期整流回路のみを具備する場合、電流ミラー回路の代わりに抵抗Ｒ５および抵抗Ｒ６の値を大きく設定して、電圧損失の少ない同期整流を可能とするチャージポンプ昇圧回路を構成することができる。
次に本願発明におけるチャージポンプ昇圧回路の第二の実施例について説明する。第一の実施例に示したように、整流回路の電圧損失が小さくなった結果、入力電圧Ｖｃｃが小さい時にも高い出力が得られるようになった反面、入力電圧Ｖｃｃが大きくなった時には逆に出力電圧Ｖｈが過大になる傾向にある。しかし、昇圧された出力電圧Ｖｃｃ自身はできるだけ変動幅が小さいことが望ましい。そこで第二の実施例は、同期整流トランジスタＱ１のベースと接地との間にダイオードＤ１乃至ダイオードＤ５を接続し、また、同期整流トランジスタＱ７のベースと接地との間にダイオードＤ６乃至ダイオードＤ１０を接続してパルス尖頭電圧を一定値でクランプした回路を構成している。図２は第二の実施例におけるチャージポンプ昇圧回路の構成を示した図である。
【００１５】
第二の実施例におけるチャージポンプ昇圧回路の構成を以下に説明する。非安定マルチバイブレータ回路４００及び、電流ミラー回路５００及び、同期整流トランジスタＱ１、同期整流トランジスタＱ７、容量Ｃ１、容量Ｃ５、キック容量Ｃ２、キック容量Ｃ６、蓄積容量Ｃ７、ＲＣフィルタ容量Ｃ８、抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ３、抵抗Ｒ９、抵抗Ｒ１０、電流帰還抵抗Ｒ８、ダイオードＤ１１、ダイオードＤ１２の構成は第一の実施例と同様であるため、説明を省略する。ダイオードＤ１乃至ダイオードＤ５は同期整流トランジスタＱ１のベースと接地との間に直列接続している。そしてダイオードＤ６乃至ダイオードＤ１０は同期整流トランジスタＱ７のベースと接地との間に直列接続している。このダイオードＤ１乃至ダイオードＤ１０はクランプダイオードであるが、電源電圧Ｖｃｃが３．３Ｖである設計例に対応して設けている。電源電圧Ｖｃｃやダイオードの順方向電圧の値に応じてクランプダイオオードの接続数を変更可能であることはいうまでもない。
次に第二の実施例におけるチャージポンプ昇圧回路の動作について説明する。容量Ｃ１または容量Ｃ５を介して入力する電圧がダイオード５個分の順方向降下電圧以上の電圧に対しては同期整流トランジスタＱ１と同期整流トランジスタＱ７のベース電圧がクランプし、エミッタ電圧は自動的にそのベース電圧からダイオード１個分下がった電圧にクランプする。電源電圧Ｖｃｃが大きくなっても、倍電圧整流回路のキック容量Ｃ２とキック容量Ｃ６に発生する最大電圧差はこのエミッタ・クランプ電圧値に抑えられる。この結果、出力電圧Ｖｈも抑えられ、その変動幅も小さくなる。同時に、同期整流トランジスタＱ１と同期整流トランジスタＱ７のベース・エミッタ間に印加される最大逆電圧の値も４Ｖ以下と小さく抑えられ、トランジスタの最大許容電圧内に納まる効果が得られる。
【００１６】
以上により、第二の実施例におけるチャージポンプ昇圧回路においては、非安定マルチバイブレータ回路４００のトランジスタの電流ＯＮとなるサイクルに同期して電流を効率良くキック容量に注入することが可能になる。従って、電圧損失の少ない同期整流が実現でき、且つキック容量及び、蓄積容量及び、ＲＣフィルタ容量の値を小さくすることが可能となる。また、安定に発振する自励発振周波数を高く設定することが可能となる。更に、ダイオードＤ１乃至ダイオードＤ１０を所望の位置に接続することにより、電源電圧Ｖｃｃが大きくなっても、同期整流トランジスタＱ１あるいは同期整流トランジスタＱ７のエミッタ電圧は、クランプ電圧値からダイオードの端子電圧一個分下がった電圧に抑えられる。従って出力電圧Ｖｈが抑制されて変動幅は小さくなる。同時に、同期整流トランジスタＱ１と同期整流トランジスタＱ７のベース・エミッタ間に印加される最大逆電圧も抑制できる効果が得られる。
次に本願発明におけるチャージポンプ昇圧回路の第三の実施例について説明する。前記した第二の実施例におけるチャージポンプ昇圧回路は、ダイオードＤ１乃至ダイオードＤ１０がＯＮ状態に入るだけの大振幅入力パルスが非安定マルチバイブレータより得られた場合は効果的に作用するが、それ以下の振幅ではダイオードＤ１乃至ダイオードＤ１０がない場合と変わらない。また、パルス振幅入力が大きくて実際にダイオードＤ１乃至ダイオードＤ１０が働いている時でも、その作用は倍電圧整流の半分のサイクルにしか及ばない。そのため、出力電圧Ｖｈの変動幅は小さくなるものの、依然として入力電圧Ｖｃｃに対する出力変動は残る。そこで、第三の実施例におけるチャージポンプ昇圧回路では、チャージポンプ出力部に入力電圧Ｖｃｃまたは出力電圧Ｖｈに比例して電流負荷を変化させる電流負荷回路６００を設置することを特徴とする。
【００１７】
図３は第三の実施例におけるチャージポンプ昇圧回路の構成を示した図である。
第三の実施例におけるチャージポンプ昇圧回路の構成を以下に説明する。非安定マルチバイブレータ回路４００及び、電流ミラー回路５００及び、同期整流トランジスタＱ１、同期整流トランジスタＱ７、容量Ｃ１、容量Ｃ５、キック容量Ｃ２、キック容量Ｃ６、蓄積容量Ｃ７、ＲＣフィルタ容量Ｃ８、抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ３、抵抗Ｒ９、抵抗Ｒ１０、電流帰還抵抗Ｒ８、ダイオードＤ１乃至ダイオードＤ１２の構成は第二の実施例と同様であるため、説明を省略する。電流負荷回路６００は差動トランジスタと、差動トランジスタの共通エミッタに接続した定電流発生回路と、電源電圧Ｖｃｃを分割するための抵抗Ｒ２０及び抵抗Ｒ２１と、これら分割抵抗と抵抗１０との間に容量Ｃ２０を有している。差動トランジスタはトランジスタＱ２０及びトランジスタＱ２１からなり、トランジスタＱ２０のベースは容量Ｃ２０を介して抵抗Ｒ１０に接続している。また、トランジスタＱ２０のベースは抵抗２０及び抵抗２１の間に接続している。一方トランジスタＱ２１のベースは抵抗Ｒ２２を介して基準入力端子５に接続している。トランジスタＱ２０のコレクタは抵抗Ｒ１０に接続し、そのコレクタ電圧は出力端子３から出力される。トランジスタＱ２１のコレクタは電源入力端子１に接続している。トランジスタＱ２０及びトランジスタＱ２１のエミッタは共通接続して、定電流発生回路のトランジスタＱ２２のコレクタに接続している。トランジスタＱ２２のベースはバイアス電圧入力端子６に接続しており、エミッタは抵抗Ｒ２３を介して接地している。
【００１８】
第三の実施例におけるチャージポンプ昇圧回路の動作を説明する。電流負荷回路６００は電源電圧Ｖｃｃをモニターして、電源電圧Ｖｃｃに比例して電流負荷を変化させるものである。最低電源電圧Ｖｃｃの入力時には負荷電流が零となり、最大電源電圧Ｖｃｃの入力時には所望の最大電流負荷が懸かる様に定電流発生回路の電流値と、差動トランジスタ・サイズと、抵抗Ｒ２０と抵抗Ｒ２１の比とを決定している。従って、チャージポンプ回路の電源容量としては、実際に外部負荷に必須な最小出力電流が確保されていれば、十分に動作可能な省電力方式であることが特徴である。また、抵抗Ｒ２０と抵抗Ｒ２１による電源電圧Ｖｃｃの分割値が基準入力Ｖｒｅｆの近傍になった時には、誤差入力電圧に比例した電流負荷として線形領域で動作するので、設置した容量Ｃ２０による高周波帰還が働いてリップル電圧は小さくなる。なお、定電流発生回路は、バイアス電圧入力端子からトランジスタＱ２２のベースにバイアス電圧Ｖｂｂを与え、最大負荷電流値より少し大きめの定電流を発生させている。電源電圧Ｖｃｃにほぼ比例する電流負荷によって出力電圧の変動幅も更に小さく抑えられ、３．３Ｖ±１０％と温度範囲−２０℃から１００℃の全動作条件に亙って出力電圧を４．０５Ｖから４．３５Ｖの範囲のほぼ一定値に保つことができる。同時に同期整流トランジスタＱ１及び同期整流トランジスタＱ７のベース・エミッタ間に印加される最大逆電圧の値も更に小さく抑えられ、常に３．５Ｖ以下となって最大許容電圧に対し０．５Ｖのマージンを確保できる。リップルについても、３．３Ｖの電源電圧Ｖｃｃの入力時において、約３０％抑圧できる。
【００１９】
以上のように第三の実施例においては、非安定マルチバイブレータ回路のトランジスタの電流ＯＮとなるサイクルに同期して電流を効率良くキック容量に注入し、電圧損失の少ない同期整流が実現できる。また、安定に発振する自励発振周波数を高く設定できる。また、電源電圧Ｖｃｃにほぼ比例する電流負荷によって出力電圧Ｖｈの変動幅も更に小さく抑えられる。同時に、同期整流トランジスタＱ１と同期整流トランジスタＱ７のベース・エミッタ間に印加される最大逆電圧も更に抑制でき、リップルについても抑制できる。
次に本願発明のチャージポンプ昇圧回路における第四の実施例について説明する。
前記した第三の実施例では、低温でかつ電源電圧Ｖｃｃが最小となり、チャージポンプ昇圧回路の電源出力能力が最低になった時、電流負荷回路６００の電流が零となるようにした。第四の実施例はチャージポンプ昇圧回路の出力容量を多少強化し、出力電圧をモニターすることによって電流負荷を制御して出力変動を更に少なくするものである。
第四の実施例におけるチャージポンプ昇圧回路を図４に示す。この回路の構成を以下に説明する。非安定マルチバイブレータ回路４００及び、電流ミラー回路５００及び、同期整流トランジスタＱ１、同期整流トランジスタＱ７、容量Ｃ１、容量Ｃ５、キック容量Ｃ２、キック容量Ｃ６、蓄積容量Ｃ７、ＲＣフィルタ容量Ｃ８、抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ３、抵抗Ｒ９、抵抗Ｒ１０、電流帰還抵抗Ｒ８、ダイオードＤ１乃至ダイオードＤ１２の構成は第三の実施例と同様であるため、説明を省略する。また、電流負荷回路６００のうち、差動トランジスタを構成するトランジスタＱ２０及び、トランジスタＱ２１及び、抵抗Ｒ２２と、定電流発生回路を構成するトランジスタＱ２２及び、抵抗Ｒ２３の構成は、第三の実施例と同様であるため、説明を省略する。トランジスタＱ２０のベースには抵抗Ｒ３０及び抵抗Ｒ３１により出力電圧Ｖｈを分割した値が印加される。また、高周波信号帰還容量Ｃ３０はトランジスタＱ２０と抵抗Ｒ３０の間に形成している。
【００２０】
次に第四の実施例のチャージポンプ昇圧回路の動作について説明する。第四の実施例は、抵抗Ｒ１０からの出力Ｖｈを抵抗Ｒ３０及び抵抗Ｒ３１で分割し直接モニターして電流負荷を変化させるものであり、原理的に負荷インピーダンス調整型の電圧安定化回路になっている。最大負荷電流値より少し大きめの定電流を定電流発生回路から発生させ、トランジスタＱ２０とトランジスタＱ２１からなる差動トランジスタにより、抵抗Ｒ３０及び抵抗Ｒ３１の分割電圧と基準電圧Ｖｒｅｆとを比較・一致させるものである。従って、第四の実施例においては、抵抗Ｒ３０及び抵抗Ｒ３１に流れる電流と出力電圧Ｖｈが最低となった時にＱ２０へバイアスした電流との合計分だけチャージポンプ昇圧回路の出力電流を余分に必要とするが、基本的に直結帰還型の安定化回路になっており、出力電圧Ｖｈの出力変化は格段に改善される。
この結果、３．３Ｖ±１０％と温度範囲−２０℃から１００℃の全動作条件に亙って出力電圧Ｖｈを５０ｍＶ以下の変動に、かつ、リップルも５０％以上抑圧できる。また、同期整流トランジスタＱ１及び同期整流トランジスタＱ７のベース・エミッタ間に印加される最大逆電圧の値も更に小さく抑えられ、常に３．４Ｖ以下となって最大許容電圧に対し０．６Ｖのマージンを確保できる。
【００２１】
以上のように第四の実施例においては、非安定マルチバイブレータ回路のトランジスタの電流ＯＮとなるサイクルに同期して電流を効率良くキック容量に注入し、電圧損失の少ない同期整流が実現できる。そして、安定に発振する自励発振周波数を高く設定できる。また、ＲＣフィルタ容量Ｃ８を介して得られた出力を抵抗分割Ｒ３０及びＲ３１により直接モニターして電流負荷を変化させて、出力電圧Ｖｈの出力変動を抑えることが可能である。同時に、同期整流トランジスタＱ１と同期整流トランジスタＱ７のベース・エミッタ間に印加される最大逆電圧も更に抑制でき、リップルについても抑制できる。
次に本願発明のチャージポンプ昇圧回路における第五の実施例について説明する。
前記した第四の実施例は、非安定マルチバイブレータ回路４００からの出力電流容量を多少強化し、電流負荷回路６００で余分に消費する電流を電源入力端子１から供給することによって出力電圧Ｖｈをほぼ完全に安定化できるものである。一旦回路を固定するとそれに応じて最大負荷電流が固定されるため、出力電流負荷が予め決まっている時には有効な手段である。しかしながら、出力電流負荷が大きく変わる可能性がある時には制御が働かなくなる恐れがある。そこで第五の実施例は第四の実施例を変形して、吸い込み電流値の制限を除いた回路としたことを特徴とする。
【００２２】
第五の実施例におけるチャージポンプ昇圧回路を図５に示す。この回路の構成を以下に説明する。非安定マルチバイブレータ回路４００及び、電流ミラー回路５００及び、同期整流トランジスタＱ１、同期整流トランジスタＱ７、容量Ｃ１、容量Ｃ５、キック容量Ｃ２、キック容量Ｃ６、蓄積容量Ｃ７、ＲＣフィルタ容量Ｃ８、抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ３、抵抗Ｒ９、抵抗Ｒ１０、電流帰還抵抗Ｒ８、ダイオードＤ１乃至ダイオードＤ１２、電流負荷回路を構成するトランジスタＱ２０及び、トランジスタＱ２１及び、抵抗Ｒ２２、定電流発生回路を構成するトランジスタＱ２２及び、抵抗Ｒ２３は第三の実施例と同様であるため説明を省略する。トランジスタＱ２０のコレクタは抵抗Ｒ４４を介して電源入力端子１に接続しており、更にトランジスタＱ４３及びトランジスタＱ４４のベースに接続している。トランジスタＱ４３のコレクタはトランジスタＱ２１のコレクタに接続している。また、トランジスタＱ４３のエミッタは電源入力端子１に接続している。一方トランジスタＱ４４のエミッタは電源入力端子１に接続しており、コレクタはトランジスタＱ４５のベース及び、他端が接地された抵抗Ｒ４５及び、コンデンサＣ４１を介して他端が接地されている抵抗Ｒ４６に接続している。トランジスタＱ４５のエミッタは接地しており、コレクタは出力端子３に接続している。
【００２３】
次に第五の実施例のチャージポンプ昇圧回路の動作について説明する。第五の実施例は、抵抗Ｒ１０からの電圧を直接モニターして、エミッタ接地のトランジスタＱ４５による増幅作用により出力電流負荷を変化させるものであり、トランジスタＱ４５の最大コレクタ許容電流まで任意の吸い込み電流を許容する負荷インピーダンス調整型の安定化回路である。抵抗Ｒ２３とトランジスタＱ２２からなる定電流発生回路により負荷抵抗Ｒ４４及び負荷トランジスタＱ４３の動作に必要なバイアス電流を発生させる。トランジスタＱ４３及びトランジスタＱ４４は電流ミラー回路を構成しており、トランジスタＱ４３のコレクタ電流と同様の電流がトランジスタＱ４４に流れる。このトランジスタＱ４４のコレクタ電流はトランジスタＱ４５のベースに印加され、トランジスタＱ４５の吸い込み電流が調整される。差動トランジスタＱ２０及びＱ２１は抵抗Ｒ４０及び抵抗Ｒ４１の比で分割した電圧と基準電圧Ｖｒｅｆ５とを一致させる帰還増幅器を構成している。従って、第五の実施例では、分割抵抗Ｒ４０及び分割抵抗Ｒ４１に流れる電流だけが非安定マルチバイブレータ回路からの出力電流を余分に要し、トランジスタＱ４５の許容電流の範囲内で余分な回路出力電流を吸収する。特性的には第４の実施例と同じであり、３．３Ｖ±１０％と温度範囲−２０℃から１００℃の全動作条件に亙って出力電圧を５０ｍＶ以下の変動に抑え、リップルは５０％以上抑圧できる。同期整流トランジスタＱ１及び同期整流トランジスタＱ７のベース・エミッタ間に印加される最大逆電圧の値は常に３．４Ｖ以下となって最大許容電圧に対し０．６Ｖのマージンを確保できる。
【００２４】
以上のように第五の実施例においては、非安定マルチバイブレータ回路のトランジスタの電流ＯＮとなるサイクルに同期して電流を効率良くキック容量に注入し、電圧損失の少ない同期整流が実現できる。そして、安定に発振する自励発振周波数を高く設定できる。また、ＲＣフィルタ容量Ｃ８を介して得られた出力を抵抗分割Ｒ４０及びＲ４１により直接モニターして電流負荷を変化させて、出力電圧Ｖｈの出力変動を抑えることが可能である。同時に、同期整流トランジスタＱ１と同期整流トランジスタＱ７のベース・エミッタ間に印加される最大逆電圧も更に抑制でき、リップルについても抑制できる。
第一の実施例乃至第五の実施例では、チャージポンプ昇圧回路による高圧Ｖｈの発生回路について詳細に説明してきた。第六の実施例では、電源電圧Ｖｃｃに近い直列制御型安定化回路と、以上説明したチャージポンプ昇圧回路のいずれかとを組み合わせた第六の実施例における安定化電圧発生回路について説明する。安定化電圧発生回路の基本ブロック構成を図６に示す。チャージポンプ昇圧回路１００により電源電圧Ｖｃｃを昇圧し、チャージポンプ昇圧回路１００からの出力電圧Ｖｈにより、直列制御型安定化回路２００から所望の出力電圧Ｖｏｕｔを出力する。直列制御型安定化回路２００はバイポーラ・トランジスタＱ５１を制御素子とする直列制御方式の回路である。この電力制御用バイポーラ・トランジスタＱ５１はコレクタ・エミッタ間に０．３Ｖ程度のバイアス電圧が印加されていれば可変インピーダンス素子として動作可能である。本質的にはトランジスタＱ５１は電流制御素子であることから、Ｑ５１のベースにはｐｎｐトランジスタＱ５０から制御電流を注入することとし、Ｑ５０のコレクタ出力電流をチャージポンプ昇圧回路により得られた高圧Ｖｈを使って制御する。この構成回路では電源Ｖｈに必要な仕様としては、出力電圧Ｖｏｕｔに対してダイオード一個分以上高い出力電圧と、最大出力電流としては、トランジスタＱ５１の電流増幅率で割った電流値とｐｎｐトランジスタＱ５０を安定に動作させるためのバイアス電流を合計した電流出力があれば良い。例えば、３．０Ｖの電源から、出力電圧Ｖｏｕｔ＝２．７Ｖと出力電流１０ｍＡとを得たい場合を想定し、電流増幅率が１００の値を持つトランジスタＱ５１を使った時には、１３０μＡ程度の出力電流と３．８Ｖ以上の内部電圧があれば良い。内部電圧発生回路に第二の実施例のチャージポンプ昇圧回路を用いることにより、必要な内部電圧を得ることができる。以上のチャージポンプ昇圧回路１００と直列制御型安定化回路２００からなる安定化電圧発生回路は、低雑音と低消費電力であり、電源回路に必要な面積が小さくＩＣのワンチップ化が可能であることを特徴とする。
【００２５】
次に、第七の実施例では、第六の実施例を具体化したものとして、第二の実施例で説明したチャージポンプ昇圧回路と、誤差増幅器として差動増幅器二段とを使った安定化電圧発生回路を説明する。この安定化電圧発生回路の詳細を図７に示す。
まず、直列制御型安定化回路２００の構造の構造の詳細について説明する。トランジスタＱ５１のコレクタは電源入力端子１に接続している。トランジスタＱ５１のベースはｐｎｐトランジスタＱ５０のコレクタに接続している。ｐｎｐトランジスタＱ５０のエミッタはチャージポンプ昇圧回路の出力端子２に接続しており、ベースは抵抗Ｒ５０を介して出力端子２に接続している。トランジスタＱ５１のエミッタは分割抵抗Ｒ５１及び分割抵抗Ｒ５２を介して接地しており、更にコンデンサＣ５０を介して出力Ｖｏｕｔの出力端子３に接続している。また、誤差増幅器４のトランジスタＱ１０のベースは分割抵抗Ｒ５１及び分割抵抗Ｒ５２の接続点に接続しており、誤差増幅器４のトランジスタＱ１５のベースは基準電圧入力端子５に接続している。トランジスタＱ１０及びトランジスタＱ１５のエミッタは共通接続して、定電流発生回路を構成するトランジスタＱ１３のコレクタに接続している。トランジスタＱ１０及びトランジスタＱ１５のそれぞれのコレクタは更に、誤差増幅回路を構成するトランジスタＱ１１及びトランジスタＱ１２のベースに接続している。トランジスタＱ１１及びトランジスタＱ１２のエミッタは共通接続して、定電流発生回路を構成するトランジスタＱ１４のコレクタに接続している。誤差増幅器４のトランジスタＱ１１のコレクタはｐｎｐトランジスタＱ５０のベースに接続しており、トランジスタＱ１２のコレクタは抵抗Ｒ１３及びダイオードＤ１３を介して電源入力端子１に接続している。
【００２６】
次に直列制御型安定化回路２００の動作について説明する。ｐｎｐトランジスタＱ５０のコレクタ出力電流はチャージポンプ昇圧回路により内部発生した高電圧Ｖｈを使って制御される。このコレクタ出力電流はトランジスタＱ５１のベース電流となり、トランジスタＱ５１のコレクタ・エミッタ電流を制御する。トランジスタＱ５１の電流増幅率が１００以上あり、出力Ｖｏｕｔの出力電流として１０ｍＡから２０ｍＡを得たい時には、トランジスタＱ５１への注入電流は１００μＡから２００μＡ以下が良い。トランジスタＱ５０の電流増幅率として４０以上が得られる時には、トランジスタＱ５０のベース吐き出し電流は、最大でも５μＡ以下であり、抵抗Ｒ５０のバイアス電流として必要な量は５μＡとなる。出力電圧Ｖｏｕｔの安定性を考えたとしても、５０μＡ以下が目安となる。トランジスタＱ５１のエミッタ電圧はコンデンサＣ５０を介して出力端子２から出力電圧Ｖｏｕｔとして出力される。出力電圧Ｖｏｕｔが高い場合、分割抵抗Ｒ５１及び分割抵抗Ｒ５２により分割されたコレクタ・エミッタ電圧は、バンドギャップ電圧リファレンスＶｒｅｆとの差を誤差増幅器により増幅される。増幅された電圧は負荷抵抗Ｒ５０のバイアス電流とｐｎｐトランジスタＱ５０のベース電流を制御する。これによりトランジスタＱ５１のベース電流も制御されてトランジスタＱ５１のエミッタ電流が制御され、出力電圧Ｖｏｕｔは減少する。以上により直列制御型安定化回路は誤差が最小となるような負帰還動作を行って出力を安定化している。なお、誤差増幅器４においては、全動作条件範囲に亙ってトランジスタＱ１１に流れるコレクタ電流の平均値を算出し、その２倍の定電流を発生するようにバイアス電圧Ｖｂｂ、トランジスタＱ１４と抵抗Ｒ１９から構成される定電流発生回路の回路定数を設定している。また、トランジスタＱ１１及びトランジスタＱ１２のベース入力インピーダンスを内部動作点のマージンを考慮して、トランジスタＱ１０及びトランジスタＱ１５の動作バイアス電流と負荷抵抗Ｒ１６及び負荷抵抗Ｒ１７の値を決定している。
【００２７】
前述したように、この直列制御型安定化回路の構成では、チャージポンプ昇圧回路からの高電圧Ｖｈに必要な仕様としては、出力電圧Ｖｏｕｔに対してダイオード一個分以上高い出力電圧と、最大出力電流としては、トランジスタＱ５１の電流増幅率で割った電流値とｐｎｐトランジスタＱ５０を安定に動作させるためのバイアス電流を合計した電流出力があれば良い。そこで、第七の実施例においては第二の実施例に示したチャージポンプ昇圧回路を内部電圧発生回路として用いている。第二の実施例におけるチャージポンプ昇圧回路の構造及び動作は前記しているため説明を省略する。第二の実施例のチャージポンプ昇圧回路を用いることにより、必要な内部発生出力電圧Ｖｈ及び出力電流を得ることが可能となる。
以上の安定化電圧発生回路において、直列制御型安定化回路２００が定常値に達した時には、出力電圧ＶｏｕｔはＶｒｅｆ×（１＋Ｒ５１／Ｒ５２）となるが、電源投入後チャージポンプ昇圧回路の蓄積容量Ｃ８の電圧Ｖｈが約４Ｖに昇圧されるまでの間は、チャージポンプ昇圧回路は異常動作モードにトラップされ、蓄積容量Ｃ８の電圧Ｖｈが規定電圧に達しても出力電圧Ｖｏｕｔが立上がらないことが起り得る。ダイオードＤ１３と抵抗Ｒ１３は、電源投入直後の電圧Ｖｈが低い時でもＶｏｕｔが０Ｖより高く持ち上げられ、正常モードの回路動作点に引き込むスターター回路として働く。これにより、出力電圧Ｖｏｕｔが２．７Ｖ、出力電流が１０ｍＡ以下の時には、電源電圧Ｖｃｃが３Ｖ以上、チャージポンプ昇圧回路の出力Ｖｈが３．８Ｖ以上で安定に動作する。また、出力Ｖｈが３．９Ｖ以上あれば、回路変更なしでも２０ｍＡまで出力Ｖｈを増やすことが可能である。以上の実施例として記載したプロセス的に厳しい設計の場合でも、上記の通りチャージポンプ昇圧回路では常に４．０５Ｖ以上が得られていて０．１５Ｖ以上のマージンがあり、一般的に本発明を適用可能であることは明らかである。
【００２８】
以上のように小容量のチャージポンプ昇圧回路と前記直列制御型安定化回路２００を組み合わせて安定化電圧発生回路を構成することにより、低雑音で低消費電力の安定化電源を達成できる。副次的には、回路構成素子サイズが小さくて済むので電圧発生回路に必要な面積は小さく、ＩＣのワンチップ化に最適である。第七の実施例における安定化電圧発生回路では、電源電圧Ｖｃｃに近い電圧を発生する安定化電圧発生回路２００と第二の実施例に示したチャージポンプ昇圧回路の構成を用いたが、第一の実施例あるいは第三の実施例乃至第五の実施例におけるチャージポンプ昇圧回路を第六の実施例のチャージポンプ昇圧回路に用いても、基本動作と本発明の趣旨を逸脱するものではなく、同様の効果が得られる。ただし、チャージポンプ昇圧回路からの出力Ｖｈの出力特性に応じて、安定性とリップル値が改善されるので、それに応じて安定化された出力電圧Ｖｏｕｔの特性も変化する。出力電圧Ｖｏｕｔに現れるチャージポンプ昇圧回路の自励発振周波数に相当する数十ＭＨｚ乃至数百ＭＨｚ帯域のリップルは、出力Ｖｈから持ち込まれる量であるため、第三の実施例乃至第五の実施例の回路に置きかえれば、最大半分以下のリップル特性まで改善される。出力電圧Ｖｏｕｔの安定性に付いては、第一の実施例のチャージポンプ昇圧回路を用いた場合には１０ｍＶ程度の変動劣化が生じたが、第三の実施例乃至第五の実施例のチャージポンプ昇圧回路を用いた場合には直列制御型安定化回路２００の帰還増幅率が大きいために数ｍＶの安定化改善が得られる。また、帰還増幅率が下がったり、バンドギャップ基準電圧Ｖｒｅｆの安定性が元々１ｍＶ以下の時には、出力安定性の観点からも、第三の実施例乃至第五の実施例に用いた電流負荷回路６００を付加したチャージポンプ昇圧回路を選択すべきである。また、高周波トランジスタ耐圧に関しても、第三の実施例乃至第五の実施のチャージポンプ昇圧回路を選択したほうがよい。
【００２９】
【発明の効果】
本願発明のチャージポンプ昇圧回路は、電源電圧と温度変化に対して安定な周波数で自励発振し、電流飽和スイッチ特性を有し、低温で電源電圧が低く、且つ電流負荷があっても高い電圧を発生することを可能とする。本願発明の安定化電圧発生回路は、安定度が高く低雑音の出力電圧を得ることを可能とする。また、以上の構造により、電圧発生を行うための外付け部品を不要とし、ＩＣチップ内へ安定化電圧発生回路を組み込んでワンチップ化することが可能となる。
【図面の簡単な説明】
【図１】本発明の第一の実施例におけるチャージポンプ昇圧回路を示す図、
【図２】本発明の第二の実施例におけるチャージポンプ昇圧回路を示す図、
【図３】本発明の第三の実施例におけるチャージポンプ昇圧回路を示す図、
【図４】本発明の第四の実施例におけるチャージポンプ昇圧回路を示す図、
【図５】本発明の第五の実施例におけるチャージポンプ昇圧回路を示す図、
【図６】本発明の第六の実施例における安定化電圧発生回路の構成を示す図、
【図７】本発明の第七の実施例における安定化電源発生回路を示す図、
【図８】従来のＣＭＯＳを用いた負電源用昇圧回路を示す図。
【符号の説明】
１…電源入力端子
２…安定化電圧出力端子
３…チャージポンプ出力端子
１００…チャージポンプ昇圧回路
２００…直列制御型安定化回路
４００…非安定マルチバイブレータ回路
５００…電流ミラー回路
Ｃ１、Ｃ３、Ｃ４、Ｃ５…容量
Ｃ２、Ｃ６…キック容量
Ｃ７…蓄積容量
Ｃ８…ＲＣフィルタ容量
Ｒ１、Ｒ２、Ｒ３、Ｒ５、Ｒ６、Ｒ９、Ｒ１０…抵抗
Ｒ４、Ｒ７…負荷抵抗
Ｒ８…電流帰還抵抗
Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６…バイポーラ・トランジスタ
Ｑ１、Ｑ７…同期整流トランジスタ
Ｄ１１、Ｄ１２…ダイオード[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an on-chip stabilized voltage generation circuit for high-speed analog circuits in general using a high-speed bipolar process, such as an optical semiconductor drive circuit and an optical receiver circuit.
[0002]
[Prior art]
High-speed signal processing ICs that support the recent development of multimedia are often required to operate at a voltage different from the system power supply voltage in order to maximize their high-throughput operation and processing capability. I came. In particular, when a power of several watts or more is required, such as a CPU or DSP (Digital Signal Processor), a multi-output power supply is prepared from the beginning, or a DC-DC converter power supply is mounted on a substrate on which an IC is mounted. The voltage is converted and dealt with. When high power is required as in these examples, a hybrid configuration using a multi-chip IC configuration on the substrate and combining active elements as necessary has an advantage when considering the overall power efficiency. However, in an IC in which the power consumption is 1 W or less and the circuit scale is not so large, the special voltage required in the IC is required to be integrated into a single chip by incorporating a power supply circuit in the same chip. In particular, when the voltage stability against changes in operating conditions within the chip and the absolute value of the voltage itself are important, the power supply voltage should be reduced in order to minimize the influence of noise and wiring voltage drop due to peripheral circuits inside and outside the IC. The circuit configuration generated in the chip is advantageous and often becomes an indispensable condition.
[0003]
When outputting a voltage that is 1 V or more lower than the lowest power supply voltage supplied from the outside, it is possible to obtain an output by incorporating a stabilization voltage circuit of a series control system based on a band gap voltage in the IC. On the other hand, when outputting a voltage of less than 1 V with respect to the lowest power supply voltage, it has been difficult to realize it using the serial control method. In general, the base-emitter operating voltage of a transistor in a high-speed analog bipolar circuit is as high as about 0.85 V, and in a circuit in which transistors are stacked vertically, the minimum voltage required for operation is 2.5 V or more. In consideration of securing the circuit margin, it is necessary to generate an output voltage of about 2.7V. Therefore, in the case of a circuit of 3.3V power supply voltage that recognizes a fluctuation of ± 10%, it is necessary to generate a stabilized output voltage of 2.7V or more from the lowest value of the power supply voltage of 3.0V. The difference between the power supply voltage and the internally generated stabilization voltage is only 0.3V.
Conventionally, in such a case, a DC-DC converter booster circuit such as a charge pump circuit has been used. In other words, a circuit system that chopper-modulates 3V of input voltage, boosts it with the help of kick capacity and inductor, stores the charge rectified by a diode etc. in the output capacity, and stabilizes the boosted output as necessary. Has been adopted. However, when the required output power is several tens of mW or more, a filter using a large capacity to connect a large kick capacity or inductor outside the IC or ultimately reduce output ripple fluctuations The configuration to connect was indispensable. Even if it is generated only by IC chip parts, the purpose of use is for digital circuit voltage. Therefore, even if output power is small, ripple noise may be large to some extent, and voltage fluctuation is also considerable. It was a booster circuit intended for anything.
[0004]
FIG. 8 shows an example of a negative power supply booster circuit using CMOS. The external clock CLK voltage input is subjected to pulse modulation amplification of −1.5 V amplitude by a CMOS inverter, and then the charge boosted by the kick capacitor C is double voltage rectified by a synchronous FET switch. In addition to the need for an external clock signal generation circuit, it is basically a half-wave rectification circuit, so its value strongly depends on the load capacity, but the ripple is relatively large and a large current from the -3V output. No output can be taken. If the load current is increased, the output voltage shows a characteristic that drops rapidly.
Also, when examining the voltage doubler rectifier circuit, a high-speed bipolar process usually does not support a dedicated high-speed switch diode, so a diode-connected transistor connecting the transistor collector and base is used instead. Therefore, the forward voltage of the diode used for rectification in the charge pump circuit is as high as about 0.85 V at room temperature. In particular, this value further increased at a low temperature, and an example of a bipolar process having a cutoff frequency of 15 GHz showed a value of about 0.95 V to 1.0 V at −20 ° C. For this reason, if a charge pump circuit that switches the power supply voltage 3V and mechanically rectifies with a diode-connected transistor is designed, even if a load with an output efficiency of about 10% is connected to the power input to the oscillator, At 20 ° C., an output voltage of only about 3.4V can be obtained. In order to obtain an output voltage of about 2.7 V by the series control method, at least 3.8 V or more is necessary, and even with double voltage rectification, the output voltage becomes insufficient. When the number of booster circuit stages is increased in order to obtain a higher voltage, not only the voltage fluctuation increases, but also the power conversion efficiency further decreases, so that the switch current increases and the internal noise in the chip increases. In addition, when the input power supply voltage becomes 3.6 V, the output voltage becomes too high, and a problem arises that the withstand voltage is insufficient in a transistor of a high frequency process. For this reason, realization of a charge pump circuit capable of obtaining an output of about 4 V or more with voltage doubler rectification has been an urgent issue.
[0005]
[Problems to be solved by the invention]
It was difficult to output a voltage difference of less than 1 V with respect to the lowest power supply voltage using a series control type stabilized voltage circuit. In addition, when connecting a charge pump booster circuit inside a series-controlled stabilization voltage circuit to boost the power supply voltage, a large-capacity kick capacitor or inductor is connected externally to obtain an output power of several tens of mW or more. In the end, it is indispensable to connect a large output capacity in order to reduce the output ripple fluctuation. The present invention aims to solve the above-described problems. That is, it overcomes the disadvantages of both the series control method and the charge pump method, and is suitable for high-frequency bipolar processes. It has the stability and ripple noise characteristics required for analog circuits of about 1 mV or less, and even when the input voltage is 3V. An object of the present invention is to provide a stabilized voltage circuit capable of easily obtaining an output of a maximum of 2.7 V and an output current of 10 mA or more, and further enabling a one-chip IC without an external component. It is another object of the present invention to provide a charge pump booster circuit capable of obtaining a stable high output voltage regardless of temperature fluctuations and power supply voltage fluctuations.
[0006]
[Means for Solving the Problems]
The charge pump booster circuit according to the present invention includes a self-excited oscillation means for performing complementary oscillation using a first transistor and a second transistor having the same characteristics, and a means for voltage rectifying the output voltage of the self-excited oscillation means And means for controlling the output pulse of the self-excited oscillation means, wherein the voltage doubler rectifying means includes a first capacitor connected to a collector of the first transistor, and a capacitor other than the first capacitor. A third transistor having an emitter connected to the end, a collector connected to a power source, and a base connected to the collector of the second transistor via a second capacitor; and the other end of the first capacitor. A first connected diode; a storage capacitor connected to the first diode; and an RC filter capacitor connected to the storage capacitor, wherein the collector voltage of the first transistor is low. In addition, current is injected into the first capacitor from the power source through the third transistor, and when the collector voltage of the first transistor is high, the storage capacitor is changed from the first capacitor to the first diode. A current is injected into the storage capacitor via the second voltage rectifier, and the voltage rectifying means includes a third capacitor connected to a collector of the second transistor and the other end of the third capacitor. A fourth transistor having an emitter connected to the power source, a collector connected to a power source, and a base connected to the collector of the first transistor via a fourth capacitor, and connected to the other end of the third capacitor. And a second diode connected to the storage capacitor, and when the collector voltage of the second transistor is low, supply power to the third capacitor via the fourth transistor. Current is injected, the collector voltage of the second transistor during the high current through the second diode from the third capacitor to the storage capacitor is characterized in that it is injected into the storage capacitor.
[0007]
Alternatively, the self-excited oscillation means includes an astable multivibrator circuit including the first transistor and the second transistor.
Alternatively, the means for controlling the output pulse of the self-excited oscillation means includes a fifth transistor and a sixth transistor having respective collectors connected to the respective bases of the first transistor and the second transistor, and a power source. A first split resistor and a second split resistor connected in series between the ground, and a seventh transistor having a collector connected to a connection point between the first split resistor and the second split resistor; The base of the fifth transistor, the base of the sixth transistor, and the base of the seventh transistor are commonly connected to a connection point between the first divided resistor and the second divided resistor. All emitters are grounded.
Alternatively, at least two diodes connected in series are provided between the base of the third transistor and the ground and between the base of the fourth transistor and the ground.
Alternatively, the output terminal connected to the RC filter capacitor is provided with means for applying an input voltage change or a current load proportional to the output voltage change.
[0008]
The means for providing the current load includes: a differential amplifier circuit having eighth and ninth transistors whose emitters are commonly connected; a constant current generating circuit connected to the commonly connected emitters; and a power source and a ground. A third divided resistor and a fourth divided resistor connected in series; the RC filter capacitor is connected to a connection point between the third divided resistor and the fourth divided resistor; and the eighth transistor The base is connected to the connection point of the third divided resistor and the fourth divided resistor, the collector is connected to the output terminal of the RC filter capacitor, the ninth transistor has the collector connected to the power supply, and the RC filter The current load applied to the input terminal of the capacitor depends on the input voltage change and the output voltage change.
Alternatively, the means for providing the current load includes: a differential amplifier circuit having eighth and ninth transistors whose emitters are commonly connected; a constant current generating circuit connected to the commonly connected emitters; and the RC filter A third divided resistor and a fourth divided resistor connected in series between the capacitor and the ground, and the base of the eighth transistor is a connection point between the third divided resistor and the fourth divided resistor; A collector is connected to the output terminal of the RC filter capacitor, the collector of the ninth transistor is connected to a power supply, and a current load applied to the input terminal of the RC filter capacitor depends on an output voltage change. .
[0009]
The stabilized voltage generation circuit according to the present invention includes a tenth transistor, an eleventh transistor for controlling a base current of the tenth transistor, and a load resistor connected between an emitter and a base of the eleventh transistor. A series control type stabilization circuit having a fifth dividing resistor for dividing the output voltage, a reference voltage reference, and an error amplifier, and the charge pump booster circuit described above, and the divided output voltage The error from the reference voltage reference is amplified and output to control the bias current of the load resistor and the base current of the eleventh transistor, and a negative feedback operation is performed so that the error is minimized. .
[0010]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described with reference to the following examples.
The charge pump booster circuit 100 according to the first embodiment of the present invention will be described.
FIG. 1 is a circuit diagram showing a charge pump booster circuit in the first embodiment. The charge pump booster circuit of the first embodiment mainly includes an astable multivibrator circuit 400, a mirror current circuit 500, and a voltage doubler rectifier circuit. This charge pump booster circuit is characterized by having a mirror current circuit 500 to stabilize the transistor saturation characteristics of the astable multivibrator circuit 400 and to stabilize the oscillation frequency of the charge pump booster circuit. Further, the present invention is characterized by having a voltage doubler rectifier circuit that efficiently injects current into the kick capacitor in synchronization with a cycle in which the transistor of the astable multivibrator circuit 400 is turned on.
First, details of the structure of the astable multivibrator circuit 400 will be described. The collector of the transistor Q3 is connected to the bases of the transistors Q3 and the collector of the transistor Q4 is connected to the bases of the transistors Q4. The base of the transistor Q3 is connected to the power input terminal 1 through the resistor R5, and the base of the transistor Q4 is connected through the resistor R6. The collector of the transistor Q3 is connected to the power input terminal 1 through the resistor R4, and is connected to the kick capacitor C2. The collector of the transistor Q4 is connected to the power input terminal 1 via the resistor R7, and is also connected to the kick capacitor C6. The emitters of the transistors Q3 and Q4 are connected in common and are grounded via the current feedback resistor R8.
[0011]
Next, details of the structure of the current mirror circuit 500 will be described. The collector and base of the transistor Q2 are connected between the dividing resistor R1 and the dividing resistor R2, and the emitter is grounded. Transistors Q5 and Q6 are connected to the base of transistor Q2. The collectors of the transistors Q5 and Q6 are connected to the bases of the transistors Q3 and Q4 of the astable multivibrator circuit 400, respectively, and the emitters of the transistors Q5 and Q6 are grounded.
Further, details of the structure of the voltage doubler rectifier circuit will be described. The emitter of the synchronous rectification transistor Q1 is connected to the kick capacitor C2, and the collector is connected to the power input terminal 1. The base of the synchronous rectification transistor Q1 is connected to the collector of the transistor Q4 of the astable multivibrator circuit 400 via the capacitor C1. A resistor R3 is connected between the base of the transistor Q1 and the capacitor C1, and the other end of the resistor R3 is connected to the power input terminal 1. The kick capacitor C2 is connected to the storage capacitor C7 via the diode D12. The emitter of the synchronous rectification transistor Q7 is connected to the kick capacitor C6, and the collector is connected to the power input terminal 1. The base of the synchronous rectification transistor Q7 is connected to the collector of the transistor Q3 of the astable multivibrator circuit 400 via the capacitor C5. A resistor R9 is connected between the base of the transistor Q7 and the capacitor C1, and the other end of the resistor R9 is connected to the power supply input terminal 1. The kick capacitor C6 is connected to the storage capacitor C7 via the diode D11. Further, the storage capacitor C7 is connected to the output terminal 3 via the resistor R10. The output terminal 3 is connected to an RC filter capacitor C8.
[0012]
The operation of the charge pump booster circuit in the first embodiment having the above circuit will be described. When the transistor Q3 of the astable multivibrator circuit 400 is OFF, that is, when the collector voltage is high, the transistor Q4 is ON and its collector voltage is low. At this time, the capacitor C4 is charged toward the power supply voltage Vcc via the resistor R5. Therefore, the base voltage of the transistor Q3 connected to the capacitor C4 rises exponentially and finally the transistor Q3 is turned on, and the collector voltage of the transistor Q3 is changed to a low state. At the same time, the base voltage of the transistor Q4 connected to the collector of the transistor Q3 via the capacitor C3 rapidly decreases, and the transistor Q4 is inverted to the OFF state. During this transient transition, current feedback by the resistor R8 works to accelerate the inversion operation. Next, the capacitor C3 is charged toward the power supply voltage Vcc via the resistor R6. Therefore, the base voltage of the transistor Q4 connected to the capacitor C3 rises exponentially, eventually the transistor Q4 is restored to the ON state, and its collector voltage returns to the low state. As described above, the operation is alternately repeated, and the collector voltages of the transistors Q3 and Q4 of the astable multivibrator circuit 400 are alternately moved up and down. The self-oscillation pulse interval of the astable multivibrator circuit 400 is determined in proportion to the capacitance values of the capacitors C3 and C4. The collector voltage obtained by the self-excited oscillation is charged to the kick capacitor C2 or the kick capacitor C6. For example, when the transistor Q3 is ON, the kick capacitor C2 is charged by the emitter current of the synchronous rectification transistor Q1, and when the transistor Q3 is OFF, it is discharged through the diode D12. Since the transistor Q1 is turned on by the collector voltage of the transistor Q4 turned off in the first half cycle, the kick capacitor C2 is efficiently charged up to almost the power supply voltage Vcc. Can be stored. Then, the voltage Vh is output from the output terminal 3 via the RC filter capacitor C8. Thus, in order to efficiently inject current from the synchronous rectification transistor Q1 into the kick capacitor C2 in synchronization with the cycle of the transistor Q3 in which the current is turned on, the base of the synchronous rectification transistor Q1 is turned off via the capacitor C1. A higher voltage corresponding to the value obtained by adding the base-emitter conduction voltage of the transistor to the power supply voltage Vcc is applied. When the transistor Q4 is ON, the base of the synchronous rectification transistor Q1 becomes low, and the charge accumulated in the capacitor C1 is discharged via the resistor R3. In order to perform this discharge, the time constant product of the resistor R3 and the capacitor C1 is set to be equal to or less than the oscillation period of the astable multivibrator circuit 400. As a result, the synchronous rectification transistor Q1 operates so as to surely enter a saturated state when ON. The synchronous rectification transistor Q7 operates in the same manner as the synchronous rectification transistor Q1, and when the transistor Q4 is ON, the kick capacitor C6 is charged by the emitter current of the synchronous rectification transistor Q7, and is discharged through the diode D11 when the transistor Q4 is OFF. .
[0013]
As described above, the synchronous rectification transistor Q1 and the synchronous rectification transistor Q7 operating in a complementary manner can efficiently inject current into the kick capacitor C2 and the kick capacitor C6 in synchronization with the cycle in which the transistor Q3 or the transistor Q4 is turned on. And synchronous rectification with low voltage loss is possible. As a result, when the chip temperature is -20 ° C. and the power supply voltage Vcc is 3V, an output voltage Vh higher than 4.1V is obtained, which is higher than the output voltage 3.4V generated in the conventional charge pump booster circuit. High value is obtained.
A current mirror circuit 500 is provided in order to obtain a stable output voltage Vh regardless of fluctuations in the power supply voltage Vcc. A constant value of the current injected into the base of the transistor Q3 or the transistor Q4 via the resistor R5 or the resistor R6 is bypassed and sucked into the collector of the transistor Q5 or the transistor Q6 of the current mirror circuit 500. This current sink amount is the same as the collector current amount of the transistor Q2. By adjusting the values of the resistors R1, R2, R5, and R6 in a well-balanced manner, the current amplification factor of the transistor Q3 or the transistor Q4 does not change even when temperature fluctuations or power supply voltage fluctuations occur. Can be obtained. Therefore, the self-oscillation frequency can be suppressed to a fluctuation within 10% over the entire operating condition range of the IC, and the saturation voltages of the transistors Q3 and Q4 can be suppressed to a fluctuation within 30 mV. As a result, it is possible to set a high self-excited oscillation frequency that can oscillate stably.
[0014]
As described above, in the charge pump booster circuit according to the first embodiment, the current is efficiently injected into the kick capacitor in synchronization with the cycle in which the transistor current of the astable multivibrator circuit 400 is turned on by having the synchronous rectifier circuit. Thus, synchronous rectification with little voltage loss can be realized. Further, by providing the current mirror circuit 500, it becomes possible to obtain a stable output voltage Vh regardless of temperature fluctuations and power supply voltage fluctuations, and the values of the kick capacitor, the storage capacitor C7, and the RC filter capacitor C8 are reduced. Even in this case, the ripple of the output voltage can be reduced.
Although the charge pump booster circuit in the first embodiment includes both the current mirror circuit 500 and the synchronous rectifier circuit, it may be configured to include only one of them. For example, when only the synchronous rectifier circuit is provided, the value of the resistor R5 and the resistor R6 can be set large instead of the current mirror circuit, and a charge pump booster circuit that enables synchronous rectification with little voltage loss can be configured.
Next, a second embodiment of the charge pump booster circuit according to the present invention will be described. As shown in the first embodiment, as a result of the voltage loss of the rectifier circuit becoming small, a high output can be obtained even when the input voltage Vcc is small, but conversely when the input voltage Vcc becomes large. The output voltage Vh tends to be excessive. However, it is desirable that the boosted output voltage Vcc itself has as small a fluctuation range as possible. Therefore, in the second embodiment, the diodes D1 to D5 are connected between the base of the synchronous rectification transistor Q1 and the ground, and the diodes D6 to D10 are connected between the base of the synchronous rectification transistor Q7 and the ground. Thus, a circuit in which the pulse peak voltage is clamped at a constant value is configured. FIG. 2 is a diagram showing the configuration of the charge pump booster circuit in the second embodiment.
[0015]
The configuration of the charge pump booster circuit in the second embodiment will be described below. Astable multivibrator circuit 400, current mirror circuit 500, synchronous rectifier transistor Q1, synchronous rectifier transistor Q7, capacitor C1, capacitor C5, kick capacitor C2, kick capacitor C6, storage capacitor C7, RC filter capacitor C8, resistor R1, Since the configurations of the resistor R2, the resistor R3, the resistor R9, the resistor R10, the current feedback resistor R8, the diode D11, and the diode D12 are the same as those in the first embodiment, the description thereof is omitted. The diodes D1 to D5 are connected in series between the base of the synchronous rectification transistor Q1 and the ground. The diodes D6 to D10 are connected in series between the base of the synchronous rectification transistor Q7 and the ground. The diodes D1 to D10 are clamp diodes, and are provided corresponding to a design example in which the power supply voltage Vcc is 3.3V. It goes without saying that the number of clamp diodes connected can be changed according to the value of the power supply voltage Vcc or the forward voltage of the diode.
Next, the operation of the charge pump booster circuit in the second embodiment will be described. The base voltage of the synchronous rectification transistor Q1 and the synchronous rectification transistor Q7 is clamped when the voltage input via the capacitance C1 or the capacitance C5 is equal to or more than the forward drop voltage of five diodes, and the emitter voltage is automatically set. Clamp to a voltage that is one diode lower than the base voltage. Even when the power supply voltage Vcc increases, the maximum voltage difference generated in the kick capacitor C2 and the kick capacitor C6 of the voltage doubler rectifier circuit is suppressed to this emitter-clamp voltage value. As a result, the output voltage Vh is also suppressed and the fluctuation range is also reduced. At the same time, the value of the maximum reverse voltage applied between the base and emitter of the synchronous rectification transistor Q1 and the synchronous rectification transistor Q7 is also suppressed to 4V or less, and the effect of being within the maximum allowable voltage of the transistor is obtained.
[0016]
As described above, in the charge pump booster circuit according to the second embodiment, the current can be efficiently injected into the kick capacitor in synchronization with the cycle in which the transistor current of the astable multivibrator circuit 400 is turned on. Therefore, synchronous rectification with little voltage loss can be realized, and the values of the kick capacity, the storage capacity, and the RC filter capacity can be reduced. In addition, it is possible to set a high self-oscillation frequency for stable oscillation. Further, by connecting the diodes D1 to D10 to desired positions, the emitter voltage of the synchronous rectification transistor Q1 or the synchronous rectification transistor Q7 is equal to one diode terminal voltage from the clamp voltage value even when the power supply voltage Vcc increases. Reduced voltage is suppressed. Therefore, the output voltage Vh is suppressed and the fluctuation range becomes small. At the same time, it is possible to suppress the maximum reverse voltage applied between the base and emitter of the synchronous rectification transistor Q1 and the synchronous rectification transistor Q7.
Next, a third embodiment of the charge pump booster circuit according to the present invention will be described. The charge pump booster circuit in the second embodiment described above works effectively when a large-amplitude input pulse sufficient for the diodes D1 to D10 to enter the ON state is obtained from the astable multivibrator, but less than that. Is the same as the case without the diodes D1 to D10. Further, even when the pulse amplitude input is large and the diodes D1 to D10 are actually working, the effect only reaches half the cycle of voltage doubler rectification. Therefore, although the fluctuation range of the output voltage Vh becomes small, the output fluctuation with respect to the input voltage Vcc still remains. Therefore, the charge pump booster circuit according to the third embodiment is characterized in that a current load circuit 600 that changes the current load in proportion to the input voltage Vcc or the output voltage Vh is installed in the charge pump output section.
[0017]
FIG. 3 is a diagram showing the configuration of the charge pump booster circuit in the third embodiment.
The configuration of the charge pump booster circuit in the third embodiment will be described below. Astable multivibrator circuit 400, current mirror circuit 500, synchronous rectifier transistor Q1, synchronous rectifier transistor Q7, capacitor C1, capacitor C5, kick capacitor C2, kick capacitor C6, storage capacitor C7, RC filter capacitor C8, resistor R1, Since the configurations of the resistor R2, the resistor R3, the resistor R9, the resistor R10, the current feedback resistor R8, and the diodes D1 to D12 are the same as those in the second embodiment, description thereof is omitted. The current load circuit 600 includes a differential transistor, a constant current generating circuit connected to a common emitter of the differential transistor, a resistor R20 and a resistor R21 for dividing the power supply voltage Vcc, and between these divided resistors and the resistor 10. It has a capacity C20. The differential transistor includes a transistor Q20 and a transistor Q21, and the base of the transistor Q20 is connected to the resistor R10 via the capacitor C20. The base of the transistor Q20 is connected between the resistor 20 and the resistor 21. On the other hand, the base of the transistor Q21 is connected to the reference input terminal 5 via a resistor R22. The collector of the transistor Q20 is connected to the resistor R10, and the collector voltage is output from the output terminal 3. The collector of the transistor Q21 is connected to the power input terminal 1. The emitters of the transistor Q20 and the transistor Q21 are connected in common and connected to the collector of the transistor Q22 of the constant current generating circuit. The base of the transistor Q22 is connected to the bias voltage input terminal 6, and the emitter is grounded via the resistor R23.
[0018]
The operation of the charge pump booster circuit in the third embodiment will be described. The current load circuit 600 monitors the power supply voltage Vcc and changes the current load in proportion to the power supply voltage Vcc. When the minimum power supply voltage Vcc is input, the load current becomes zero, and when the maximum power supply voltage Vcc is input, the current value of the constant current generating circuit, the differential transistor size, the resistance R20, and the resistance R21 so that the desired maximum current load is suspended. The ratio is determined. Therefore, the power supply capacity of the charge pump circuit is characterized by a power saving system that can operate sufficiently if the minimum output current that is actually required for the external load is ensured. Further, when the divided value of the power supply voltage Vcc by the resistor R20 and the resistor R21 is in the vicinity of the reference input Vref, it operates in a linear region as a current load proportional to the error input voltage, so that high frequency feedback by the installed capacitor C20 works. The ripple voltage becomes smaller. The constant current generating circuit applies a bias voltage Vbb from the bias voltage input terminal to the base of the transistor Q22, and generates a constant current slightly larger than the maximum load current value. The current load that is almost proportional to the power supply voltage Vcc further reduces the fluctuation range of the output voltage, and the output voltage is 4.05 V over the entire operating condition of 3.3 V ± 10% and a temperature range of −20 ° C. to 100 ° C. Can be maintained at a substantially constant value in the range of V to 4.35V. At the same time, the value of the maximum reverse voltage applied between the base and emitter of the synchronous rectification transistor Q1 and the synchronous rectification transistor Q7 is further reduced, and is always 3.5V or less to ensure a margin of 0.5V with respect to the maximum allowable voltage. it can. Ripple can also be suppressed by about 30% when the power supply voltage Vcc of 3.3 V is input.
[0019]
As described above, in the third embodiment, synchronous rectification with less voltage loss can be realized by efficiently injecting current into the kick capacitor in synchronization with the cycle in which the transistor current of the astable multivibrator circuit is turned on. In addition, the self-excited oscillation frequency that oscillates stably can be set high. Further, the fluctuation range of the output voltage Vh can be further reduced by the current load substantially proportional to the power supply voltage Vcc. At the same time, the maximum reverse voltage applied between the base and emitter of the synchronous rectification transistor Q1 and the synchronous rectification transistor Q7 can be further suppressed, and ripples can also be suppressed.
Next, a fourth embodiment of the charge pump booster circuit according to the present invention will be described.
In the third embodiment described above, the current of the current load circuit 600 becomes zero when the power supply voltage Vcc is minimized at the low temperature and the power output capability of the charge pump booster circuit is minimized. In the fourth embodiment, the output capacity of the charge pump booster circuit is somewhat strengthened, and the output voltage is further reduced by controlling the current load by monitoring the output voltage.
FIG. 4 shows a charge pump booster circuit according to the fourth embodiment. The configuration of this circuit will be described below. Astable multivibrator circuit 400, current mirror circuit 500, synchronous rectifier transistor Q1, synchronous rectifier transistor Q7, capacitor C1, capacitor C5, kick capacitor C2, kick capacitor C6, storage capacitor C7, RC filter capacitor C8, resistor R1, Since the configurations of the resistor R2, the resistor R3, the resistor R9, the resistor R10, the current feedback resistor R8, and the diodes D1 to D12 are the same as those in the third embodiment, the description thereof is omitted. In the current load circuit 600, the configurations of the transistor Q20, the transistor Q21, and the resistor R22 that constitute the differential transistor, and the transistor Q22 and the resistor R23 that constitute the constant current generation circuit are the same as those in the third embodiment. Since it is the same, description is abbreviate | omitted. A value obtained by dividing the output voltage Vh by the resistors R30 and R31 is applied to the base of the transistor Q20. The high-frequency signal feedback capacitor C30 is formed between the transistor Q20 and the resistor R30.
[0020]
Next, the operation of the charge pump booster circuit of the fourth embodiment will be described. In the fourth embodiment, the output Vh from the resistor R10 is divided by the resistor R30 and the resistor R31 and directly monitored to change the current load. In principle, this is a voltage stabilization circuit of a load impedance adjustment type. Yes. A constant current slightly larger than the maximum load current value is generated from the constant current generation circuit, and the divided voltage of the resistor R30 and the resistor R31 is compared with the reference voltage Vref by the differential transistor including the transistor Q20 and the transistor Q21. It is. Therefore, in the fourth embodiment, the output current of the charge pump booster circuit is required by the sum of the current flowing through the resistors R30 and R31 and the current biased to Q20 when the output voltage Vh becomes the minimum. However, it is basically a direct-coupled feedback type stabilization circuit, and the output change of the output voltage Vh is remarkably improved.
As a result, the output voltage Vh can be changed to 50 mV or less and the ripple can be suppressed by 50% or more over all operating conditions of 3.3 V ± 10% and the temperature range from −20 ° C. to 100 ° C. In addition, the maximum reverse voltage value applied between the base and emitter of the synchronous rectification transistor Q1 and the synchronous rectification transistor Q7 is further reduced, and is always 3.4V or less, providing a margin of 0.6V with respect to the maximum allowable voltage. It can be secured.
[0021]
As described above, in the fourth embodiment, synchronous rectification with little voltage loss can be realized by efficiently injecting current into the kick capacitor in synchronization with the cycle in which the transistor current of the astable multivibrator circuit is turned on. And the self-excited oscillation frequency which oscillates stably can be set high. Further, the output obtained via the RC filter capacitor C8 can be directly monitored by the resistance division R30 and R31, and the current load can be changed to suppress the output fluctuation of the output voltage Vh. At the same time, the maximum reverse voltage applied between the base and emitter of the synchronous rectification transistor Q1 and the synchronous rectification transistor Q7 can be further suppressed, and ripples can also be suppressed.
Next, a fifth embodiment of the charge pump booster circuit according to the present invention will be described.
In the fourth embodiment described above, the output current capacity from the astable multivibrator circuit 400 is somewhat strengthened, and the current consumed by the current load circuit 600 is supplied from the power supply input terminal 1 to substantially reduce the output voltage Vh. It can be completely stabilized. Once the circuit is fixed, the maximum load current is fixed accordingly, which is an effective means when the output current load is predetermined. However, when the output current load may change significantly, the control may not work. Therefore, the fifth embodiment is characterized in that the circuit of the fourth embodiment is modified to remove the limit of the sink current value.
[0022]
FIG. 5 shows a charge pump booster circuit in the fifth embodiment. The configuration of this circuit will be described below. Astable multivibrator circuit 400, current mirror circuit 500, synchronous rectifier transistor Q1, synchronous rectifier transistor Q7, capacitor C1, capacitor C5, kick capacitor C2, kick capacitor C6, storage capacitor C7, RC filter capacitor C8, resistor R1, A resistor R2, a resistor R3, a resistor R9, a resistor R10, a current feedback resistor R8, a diode D1 to a diode D12, a transistor Q20 constituting a current load circuit, a transistor Q21, a resistor R22, and a transistor Q22 constituting a constant current generating circuit Since the resistor R23 is the same as that of the third embodiment, the description thereof is omitted. The collector of the transistor Q20 is connected to the power input terminal 1 via the resistor R44, and is further connected to the bases of the transistor Q43 and the transistor Q44. The collector of transistor Q43 is connected to the collector of transistor Q21. The emitter of the transistor Q43 is connected to the power input terminal 1. On the other hand, the emitter of the transistor Q44 is connected to the power input terminal 1, and the collector is connected to the base of the transistor Q45, the resistor R45 whose other end is grounded, and the resistor R46 whose other end is grounded via the capacitor C41. is doing. The emitter of the transistor Q45 is grounded, and the collector is connected to the output terminal 3.
[0023]
Next, the operation of the charge pump booster circuit of the fifth embodiment will be described. In the fifth embodiment, the voltage from the resistor R10 is directly monitored, and the output current load is changed by the amplifying action of the common emitter transistor Q45, and an arbitrary sink current can be obtained up to the maximum collector allowable current of the transistor Q45. It is an allowable load impedance adjustment type stabilization circuit. A constant current generating circuit including a resistor R23 and a transistor Q22 generates a bias current necessary for the operation of the load resistor R44 and the load transistor Q43. Transistors Q43 and Q44 constitute a current mirror circuit, and a current similar to the collector current of transistor Q43 flows through transistor Q44. The collector current of the transistor Q44 is applied to the base of the transistor Q45, and the sink current of the transistor Q45 is adjusted. The differential transistors Q20 and Q21 constitute a feedback amplifier that matches the voltage divided by the ratio of the resistors R40 and R41 with the reference voltage Vref5. Therefore, in the fifth embodiment, only the current flowing through the dividing resistor R40 and the dividing resistor R41 requires an extra output current from the astable multivibrator circuit, and an extra circuit output current within the allowable current range of the transistor Q45. Absorbs. The characteristic is the same as that of the fourth embodiment, and the output voltage is suppressed to a fluctuation of 50 mV or less over all operating conditions of 3.3 V ± 10% and a temperature range of −20 ° C. to 100 ° C., and the ripple is 50 % Or more can be suppressed. The value of the maximum reverse voltage applied between the base and emitter of the synchronous rectification transistor Q1 and the synchronous rectification transistor Q7 is always 3.4 V or less, and a margin of 0.6 V can be secured for the maximum allowable voltage.
[0024]
As described above, in the fifth embodiment, synchronous rectification with low voltage loss can be realized by efficiently injecting current into the kick capacitor in synchronization with the cycle in which the transistor current of the astable multivibrator circuit is turned on. And the self-excited oscillation frequency which oscillates stably can be set high. Further, the output obtained via the RC filter capacitor C8 can be directly monitored by the resistance division R40 and R41 to change the current load, thereby suppressing the output fluctuation of the output voltage Vh. At the same time, the maximum reverse voltage applied between the base and emitter of the synchronous rectification transistor Q1 and the synchronous rectification transistor Q7 can be further suppressed, and ripples can also be suppressed.
In the first to fifth embodiments, the high voltage Vh generating circuit using the charge pump booster circuit has been described in detail. In the sixth embodiment, a stabilized voltage generating circuit in the sixth embodiment, which combines a series control type stabilizing circuit close to the power supply voltage Vcc and any of the charge pump booster circuits described above, will be described. FIG. 6 shows a basic block configuration of the stabilized voltage generation circuit. The power supply voltage Vcc is boosted by the charge pump booster circuit 100, and the desired output voltage Vout is output from the series control stabilization circuit 200 by the output voltage Vh from the charge pump booster circuit 100. The serial control type stabilization circuit 200 is a serial control type circuit having a bipolar transistor Q51 as a control element. This power control bipolar transistor Q51 can operate as a variable impedance element if a bias voltage of about 0.3 V is applied between the collector and the emitter. Since the transistor Q51 is essentially a current control element, a control current is injected from the pnp transistor Q50 to the base of Q51, and the collector output current of Q50 is used as the high voltage Vh obtained by the charge pump booster circuit. Control. In this configuration circuit, the specifications required for the power source Vh are an output voltage that is higher by one diode than the output voltage Vout, and the maximum output current is the current value divided by the current amplification factor of the transistor Q51 and the pnp transistor Q50. It is sufficient if there is a current output that is a sum of bias currents for stable operation. For example, assuming that it is desired to obtain an output voltage Vout = 2.7 V and an output current of 10 mA from a 3.0 V power supply, and the transistor Q51 having a current amplification factor of 100 is used, an output current of about 130 μA is used. And an internal voltage of 3.8V or more is sufficient. The required internal voltage can be obtained by using the charge pump booster circuit of the second embodiment for the internal voltage generation circuit. The stabilized voltage generation circuit including the charge pump booster circuit 100 and the series control type stabilization circuit 200 described above has low noise and low power consumption, requires a small area for the power supply circuit, and can be integrated into a single chip. It is characterized by that.
[0025]
Next, in the seventh embodiment, a stabilization using the charge pump booster circuit described in the second embodiment and a two-stage differential amplifier as an error amplifier as a concrete embodiment of the sixth embodiment A voltage generation circuit will be described. Details of the stabilized voltage generating circuit are shown in FIG.
First, the details of the structure of the series control stabilization circuit 200 will be described. The collector of the transistor Q51 is connected to the power input terminal 1. The base of transistor Q51 is connected to the collector of pnp transistor Q50. The emitter of the pnp transistor Q50 is connected to the output terminal 2 of the charge pump booster circuit, and the base is connected to the output terminal 2 via the resistor R50. The emitter of the transistor Q51 is grounded via a dividing resistor R51 and a dividing resistor R52, and is further connected to the output terminal 3 of the output Vout via a capacitor C50. The base of the transistor Q10 of the error amplifier 4 is connected to the connection point of the dividing resistor R51 and the dividing resistor R52, and the base of the transistor Q15 of the error amplifier 4 is connected to the reference voltage input terminal 5. The emitters of the transistor Q10 and the transistor Q15 are connected in common and connected to the collector of the transistor Q13 constituting the constant current generating circuit. The collectors of the transistors Q10 and Q15 are further connected to the bases of the transistors Q11 and Q12 constituting the error amplifier circuit. The emitters of the transistors Q11 and Q12 are connected in common and connected to the collector of the transistor Q14 constituting the constant current generating circuit. The collector of the transistor Q11 of the error amplifier 4 is connected to the base of the pnp transistor Q50, and the collector of the transistor Q12 is connected to the power input terminal 1 via the resistor R13 and the diode D13.
[0026]
Next, the operation of the series control type stabilization circuit 200 will be described. The collector output current of pnp transistor Q50 is controlled using high voltage Vh generated internally by the charge pump booster circuit. This collector output current becomes the base current of the transistor Q51 and controls the collector-emitter current of the transistor Q51. When the current amplification factor of the transistor Q51 is 100 or more and it is desired to obtain 10 mA to 20 mA as the output current of the output Vout, the injection current to the transistor Q51 is preferably 100 μA to 200 μA or less. When 40 or more is obtained as the current amplification factor of the transistor Q50, the base discharge current of the transistor Q50 is 5 μA or less at the maximum, and the amount necessary for the bias current of the resistor R50 is 5 μA. Even considering the stability of the output voltage Vout, 50 μA or less is a standard. The emitter voltage of the transistor Q51 is output as the output voltage Vout from the output terminal 2 via the capacitor C50. When the output voltage Vout is high, the difference between the collector-emitter voltage divided by the dividing resistor R51 and the dividing resistor R52 and the band gap voltage reference Vref is amplified by the error amplifier. The amplified voltage controls the bias current of the load resistor R50 and the base current of the pnp transistor Q50. As a result, the base current of the transistor Q51 is also controlled, the emitter current of the transistor Q51 is controlled, and the output voltage Vout decreases. As described above, the series control type stabilization circuit stabilizes the output by performing the negative feedback operation that minimizes the error. In error amplifier 4, an average value of the collector current flowing through transistor Q11 is calculated over the entire operating condition range, and bias voltage Vbb, transistor Q14 and resistor R19 are used so as to generate a constant current twice as large. The circuit constants of the configured constant current generating circuit are set. In addition, the base input impedances of the transistors Q11 and Q12 are determined in consideration of the margin of the internal operating point, and the operation bias currents of the transistors Q10 and Q15 and the values of the load resistors R16 and R17 are determined.
[0027]
As described above, in the configuration of this series control type stabilization circuit, the specifications required for the high voltage Vh from the charge pump booster circuit include an output voltage higher than the output voltage Vout by one diode or more and a maximum output current. For example, a current output obtained by adding the current value divided by the current amplification factor of the transistor Q51 and the bias current for stably operating the pnp transistor Q50 may be used. Therefore, in the seventh embodiment, the charge pump booster circuit shown in the second embodiment is used as the internal voltage generation circuit. Since the structure and operation of the charge pump booster circuit in the second embodiment have been described above, description thereof will be omitted. By using the charge pump booster circuit of the second embodiment, it is possible to obtain the necessary internally generated output voltage Vh and output current.
In the above stabilization voltage generation circuit, when the series control stabilization circuit 200 reaches a steady value, the output voltage Vout becomes Vref × (1 + R51 / R52), but after the power is turned on, the storage capacitor C8 of the charge pump booster circuit. Until the voltage Vh is boosted to about 4 V, the charge pump booster circuit is trapped in the abnormal operation mode, and the output voltage Vout does not rise even if the voltage Vh of the storage capacitor C8 reaches the specified voltage. obtain. The diode D13 and the resistor R13 function as a starter circuit that draws Vout higher than 0 V and draws it into the circuit operating point in the normal mode even when the voltage Vh immediately after power-on is low. Thus, when the output voltage Vout is 2.7 V and the output current is 10 mA or less, the power supply voltage Vcc is 3 V or more, and the output Vh of the charge pump booster circuit is stably operated 3.8 V or more. If the output Vh is 3.9 V or more, the output Vh can be increased to 20 mA without changing the circuit. Even in the case of a strict process design described as the above embodiment, the charge pump booster circuit always obtains 4.05V or more and has a margin of 0.15V or more as described above, and the present invention is generally applied. Obviously it is possible.
[0028]
As described above, the stabilized voltage generation circuit is configured by combining the small-capacity charge pump booster circuit and the series control stabilization circuit 200, so that a stabilized power source with low noise and low power consumption can be achieved. As a secondary matter, the circuit component size can be reduced, so that the area required for the voltage generation circuit is small, and it is optimal for making an IC into one chip. In the stabilized voltage generating circuit in the seventh embodiment, the configuration of the stabilized voltage generating circuit 200 that generates a voltage close to the power supply voltage Vcc and the charge pump booster circuit shown in the second embodiment is used. Even if the charge pump booster circuit in the third embodiment or the fifth to fifth embodiments is used in the charge pump booster circuit of the sixth embodiment, it does not depart from the basic operation and the gist of the present invention. Similar effects can be obtained. However, since the stability and the ripple value are improved according to the output characteristics of the output Vh from the charge pump booster circuit, the characteristics of the stabilized output voltage Vout also change accordingly. The ripple in the several tens to several hundreds MHz band corresponding to the self-oscillation frequency of the charge pump booster circuit appearing in the output voltage Vout is an amount brought in from the output Vh, so the third to fifth embodiments. If this circuit is replaced, the ripple characteristics can be improved to half or less. As for the stability of the output voltage Vout, when the charge pump booster circuit of the first embodiment was used, the fluctuation degradation of about 10 mV occurred, but the charge of the third to fifth embodiments. In the case where the pump booster circuit is used, since the feedback amplification factor of the series control type stabilization circuit 200 is large, a stabilization improvement of several mV can be obtained. In addition, when the feedback amplification factor decreases or the stability of the band gap reference voltage Vref is originally 1 mV or less, the current load circuit 600 used in the third to fifth embodiments is also used from the viewpoint of output stability. The charge pump booster circuit to which is added should be selected. As for the high-frequency transistor breakdown voltage, it is better to select the charge pump booster circuit according to the third to fifth embodiments.
[0029]
【The invention's effect】
The charge pump booster circuit of the present invention self-oscillates at a frequency that is stable against power supply voltage and temperature change, has a current saturation switch characteristic, has a low power supply voltage at low temperature, and a high voltage even when there is a current load. It is possible to generate The stabilized voltage generation circuit of the present invention makes it possible to obtain an output voltage with high stability and low noise. Further, the above structure eliminates the need for external components for generating voltage, and makes it possible to incorporate a stabilized voltage generation circuit into an IC chip to form a single chip.
[Brief description of the drawings]
FIG. 1 is a diagram showing a charge pump booster circuit according to a first embodiment of the present invention;
FIG. 2 is a diagram showing a charge pump booster circuit according to a second embodiment of the present invention;
FIG. 3 is a diagram showing a charge pump booster circuit according to a third embodiment of the present invention;
FIG. 4 is a diagram showing a charge pump booster circuit according to a fourth embodiment of the present invention;
FIG. 5 is a diagram showing a charge pump booster circuit according to a fifth embodiment of the present invention;
FIG. 6 is a diagram showing a configuration of a stabilized voltage generation circuit according to a sixth embodiment of the present invention;
FIG. 7 is a diagram showing a stabilized power generation circuit according to a seventh embodiment of the present invention;
FIG. 8 is a diagram showing a negative power supply booster circuit using a conventional CMOS.
[Explanation of symbols]
1 ... Power input terminal
2. Stabilized voltage output terminal
3 ... Charge pump output terminal
100: Charge pump booster circuit
200: Series control type stabilization circuit
400: Astable multivibrator circuit
500 ... Current mirror circuit
C1, C3, C4, C5 ... Capacity
C2, C6 ... kick capacity
C7 ... Storage capacity
C8 ... RC filter capacity
R1, R2, R3, R5, R6, R9, R10 ... resistance
R4, R7 ... Load resistance
R8 ... Current feedback resistor
Q2, Q3, Q4, Q5, Q6 ... Bipolar transistors
Q1, Q7 ... Synchronous rectification transistors
D11, D12 ... Diode

Claims (8)

同一特性の第一のトランジスタ及び第二のトランジスタを用いて相補的に発振を行う自励発振手段と、
前記自励発振手段の出力電圧を倍電圧整流する手段と、
前記自励発振手段の出力パルスを制御する手段と、
を具備し、
前記倍電圧整流する手段は、前記第一のトランジスタのコレクタに接続した第一の容量と、
前記第一の容量の他端に接続したエミッタ及び、電源に接続したコレクタ及び、前記第二のトランジスタのコレクタに第二の容量を介して接続したベースとを有する第三のトランジスタと、
前記第一の容量の他端に接続した第一のダイオードと、
前記第一のダイオードに接続した蓄積容量と、
前記蓄積容量に接続したＲＣフィルタ容量と、
を有し、
前記第一のトランジスタのコレクタ電圧がロー時に、前記第一の容量に前記第三のトランジスタを介して電源より電流が注入され、前記第一のトランジスタのコレクタ電圧がハイ時に、前記蓄積容量に前記第一の容量から前記第一のダイオードを介して電流が蓄積容量に注入されることを特徴とし、
また、前記倍電圧整流する手段は、前記第二のトランジスタのコレクタに接続した第三の容量と、
前記第三の容量の他端に接続したエミッタ及び、電源に接続したコレクタ及び、前記第一のトランジスタのコレクタに第四の容量を介して接続したベースとを有する第四のトランジスタと、
前記第三の容量の他端に接続し、且つ前記蓄積容量に接続した第二のダイオードと、
を有し、
前記第二のトランジスタのコレクタ電圧がロー時に、前記第三の容量に前記第四のトランジスタを介して電源より電流が注入され、前記第二のトランジスタのコレクタ電圧がハイ時に、前記蓄積容量に前記第三の容量から第二のダイオードを介して電流が蓄積容量に注入されることを特徴とするチャージポンプ昇圧回路。Self-excited oscillation means for performing complementary oscillation using a first transistor and a second transistor having the same characteristics;
Means for voltage rectifying the output voltage of the self-excited oscillation means;
Means for controlling an output pulse of the self-excited oscillation means;
Comprising
The voltage doubler rectifying means includes a first capacitor connected to a collector of the first transistor;
A third transistor having an emitter connected to the other end of the first capacitor, a collector connected to a power source, and a base connected to the collector of the second transistor via a second capacitor;
A first diode connected to the other end of the first capacitor;
A storage capacitor connected to the first diode;
An RC filter capacitor connected to the storage capacitor;
Have
When the collector voltage of the first transistor is low, current is injected into the first capacitor from the power source via the third transistor, and when the collector voltage of the first transistor is high, the storage capacitor A current is injected into the storage capacitor from the first capacitor through the first diode,
The voltage doubler rectifier includes a third capacitor connected to the collector of the second transistor,
A fourth transistor having an emitter connected to the other end of the third capacitor, a collector connected to a power source, and a base connected to the collector of the first transistor via a fourth capacitor;
A second diode connected to the other end of the third capacitor and connected to the storage capacitor;
Have
When the collector voltage of the second transistor is low, a current is injected into the third capacitor from the power source through the fourth transistor, and when the collector voltage of the second transistor is high, the storage capacitor A charge pump booster circuit characterized in that a current is injected from a third capacitor into a storage capacitor through a second diode. 前記自励発振手段は、前記第一のトランジスタ及び前記第二のトランジスタを含む非安定マルチバイブレータ回路を有することを特徴とする請求項１に記載のチャージポンプ昇圧回路。2. The charge pump booster circuit according to claim 1, wherein the self-excited oscillation means includes an astable multivibrator circuit including the first transistor and the second transistor. 前記自励発振手段の出力パルスを制御する手段は、
前記第一のトランジスタ及び第二のトランジスタのそれぞれのベースにそれぞれのコレクタを接続した第五のトランジスタ及び第六のトランジスタと、
電源と接地間に直列接続した第一の分割抵抗及び第二の分割抵抗と、
前記第一の分割抵抗と前記第二の分割抵抗との接続点にコレクタを接続した第七のトランジスタと、
を有し、
前記第五のトランジスタのベース及び、前記第六のトランジスタのベース及び、前記第七のトランジスタのベースは前記第一の分割抵抗と第二の分割抵抗との接続点に共通に接続し、それぞれのエミッタはすべて接地されていることを特徴とする請求項１あるいは請求項２に記載のチャージポンプ昇圧回路。The means for controlling the output pulse of the self-oscillation means is
A fifth transistor and a sixth transistor having respective collectors connected to respective bases of the first transistor and the second transistor;
A first split resistor and a second split resistor connected in series between the power source and ground;
A seventh transistor having a collector connected to a connection point between the first divided resistor and the second divided resistor;
Have
The base of the fifth transistor, the base of the sixth transistor, and the base of the seventh transistor are commonly connected to a connection point between the first divided resistor and the second divided resistor. 3. The charge pump booster circuit according to claim 1, wherein all of the emitters are grounded. 前記第三のトランジスタのベースと接地との間及び、前記第四のトランジスタのベースと接地との間に、直列接続した少なくとも二つ以上からなるダイオードを具備することを特徴とする請求項１乃至請求項３のいずれかに記載のチャージポンプ昇圧回路。2. A diode comprising at least two diodes connected in series between the base of the third transistor and the ground and between the base of the fourth transistor and the ground. The charge pump booster circuit according to claim 3. 前記ＲＣフィルタ容量に接続した出力端子に、入力電圧変化、または、出力電圧変化に比例した電流負荷を与える手段を具備したことを特徴とする請求項１乃至請求項４のいずれかに記載のチャージポンプ昇圧回路。5. The charge according to claim 1, further comprising means for applying an input voltage change or a current load proportional to the output voltage change to an output terminal connected to the RC filter capacitor. Pump booster circuit. 前記電流負荷を与える手段は、
エミッタが共通接続された第八のトランジスタ及び第九のトランジスタを有する差動増幅回路と、
共通接続されたエミッタに接続した定電流発生回路と、
電源と接地間に直列接続した第三の分割抵抗及び第四の分割抵抗と、
を有し、
前記第三の分割抵抗と前記第四の分割抵抗との接続点に前記ＲＣフィルタ容量が接続され、前記第八のトランジスタはベースが前記第三の分割抵抗と前記第四の分割抵抗との接続点、コレクタが前記ＲＣフィルタ容量の出力端子に接続され、前記第九のトランジスタはコレクタが電源に接続され、前記ＲＣフィルタ容量の入力端子に与えられる電流負荷が入力電圧変化及び出力電圧変化に依存することを特徴とする請求項５に記載のチャージポンプ昇圧回路。The means for providing the current load is:
A differential amplifier circuit having an eighth transistor and a ninth transistor, the emitters of which are connected in common;
A constant current generating circuit connected to a commonly connected emitter;
A third divided resistor and a fourth divided resistor connected in series between the power source and the ground;
Have
The RC filter capacitor is connected to a connection point between the third divided resistor and the fourth divided resistor, and the base of the eighth transistor is a connection between the third divided resistor and the fourth divided resistor. The collector is connected to the output terminal of the RC filter capacitor, the collector of the ninth transistor is connected to the power supply, and the current load applied to the input terminal of the RC filter capacitor depends on the input voltage change and the output voltage change. 6. The charge pump booster circuit according to claim 5, wherein: 前記電流負荷を与える手段は、
エミッタが共通接続された第八のトランジスタ及び第九のトランジスタを有する差動増幅回路と、
共通接続されたエミッタに接続した定電流発生回路と、
前記ＲＣフィルタ容量と接地間に直列接続した第三の分割抵抗及び第四の分割抵抗と、
を有し、
前記第八のトランジスタはベースが前記第三の分割抵抗と前記第四の分割抵抗との接続点、コレクタが前記ＲＣフィルタ容量の出力端子に接続され、前記第九のトランジスタはコレクタが電源に接続され、前記ＲＣフィルタ容量の入力端子に与えられる電流負荷が出力電圧変化に依存することを特徴とする請求項５に記載のチャージポンプ昇圧回路。The means for providing the current load is:
A differential amplifier circuit having an eighth transistor and a ninth transistor, the emitters of which are connected in common;
A constant current generating circuit connected to a commonly connected emitter;
A third divided resistor and a fourth divided resistor connected in series between the RC filter capacitor and the ground;
Have
The eighth transistor has a base connected to the connection point of the third divided resistor and the fourth divided resistor, a collector connected to the output terminal of the RC filter capacitor, and the ninth transistor connected to the power source. 6. The charge pump booster circuit according to claim 5, wherein a current load applied to an input terminal of the RC filter capacitor depends on an output voltage change. 第十のトランジスタと、
前記第十のトランジスタのベース電流を制御する第十一のトランジスタと、
前記第十一のトランジスタのエミッタ・ベース間に接続した負荷抵抗と、
出力電圧を分割する第五の分割抵抗と、
基準電圧リファレンスと、
誤差増幅器と、
を有する直列制御型安定化回路と、
前記請求項１乃至前記請求項７のいずれかに記載のチャージポンプ昇圧回路と、
を具備し、
分割された出力電圧と前記基準電圧リファレンスとの誤差は、増幅出力されて前記負荷抵抗のバイアス電流と前記第十一のトランジスタのベース電流を制御し、その誤差が最小となるように負帰還動作することを特徴とする安定化電圧発生回路。A tenth transistor;
An eleventh transistor for controlling a base current of the tenth transistor;
A load resistor connected between the emitter and base of the eleventh transistor;
A fifth dividing resistor for dividing the output voltage;
A reference voltage reference;
An error amplifier;
A series control type stabilization circuit having
The charge pump booster circuit according to any one of claims 1 to 7,
Comprising
The error between the divided output voltage and the reference voltage reference is amplified and output to control the bias current of the load resistor and the base current of the eleventh transistor, and the negative feedback operation so that the error is minimized. A stabilized voltage generating circuit.
JP29820799A 1999-10-20 1999-10-20 Charge pump booster circuit and stabilized voltage generator circuit Expired - Fee Related JP4030238B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29820799A JP4030238B2 (en) 1999-10-20 1999-10-20 Charge pump booster circuit and stabilized voltage generator circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29820799A JP4030238B2 (en) 1999-10-20 1999-10-20 Charge pump booster circuit and stabilized voltage generator circuit

Publications (2)

Publication Number Publication Date
JP2001119927A JP2001119927A (en) 2001-04-27
JP4030238B2 true JP4030238B2 (en) 2008-01-09

Family

ID=17856611

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29820799A Expired - Fee Related JP4030238B2 (en) 1999-10-20 1999-10-20 Charge pump booster circuit and stabilized voltage generator circuit

Country Status (1)

Country Link
JP (1) JP4030238B2 (en)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7719343B2 (en) 2003-09-08 2010-05-18 Peregrine Semiconductor Corporation Low noise charge pump method and apparatus
EP2330735A3 (en) 2008-07-18 2012-04-04 Peregrine Semiconductor Corporation Operational transconductance amplifier
US9660590B2 (en) 2008-07-18 2017-05-23 Peregrine Semiconductor Corporation Low-noise high efficiency bias generation circuits and method
US8816659B2 (en) 2010-08-06 2014-08-26 Peregrine Semiconductor Corporation Low-noise high efficiency bias generation circuits and method
US9413362B2 (en) 2011-01-18 2016-08-09 Peregrine Semiconductor Corporation Differential charge pump
US8686787B2 (en) 2011-05-11 2014-04-01 Peregrine Semiconductor Corporation High voltage ring pump with inverter stages and voltage boosting stages
CN108880234B (en) * 2018-08-21 2024-01-09 东莞泰克威科技有限公司 Charge pump
CN109164742B (en) * 2018-09-26 2023-07-11 合肥量芯科技有限公司 High-voltage control device of polarization controller and control method thereof
CN113538882B (en) * 2021-07-16 2022-12-13 上海爻火微电子有限公司 Signal transmission circuit and electronic equipment
CN114400888B (en) * 2022-01-25 2023-10-10 无锡英迪芯微电子科技股份有限公司 Self-adaptive hybrid linear modulation and frequency modulation charge pump circuit
CN115599155B (en) * 2022-12-05 2023-03-10 深圳市微源半导体股份有限公司 Band gap reference circuit

Also Published As

Publication number Publication date
JP2001119927A (en) 2001-04-27

Similar Documents

Publication Publication Date Title
US9454168B2 (en) LDO regulator powered by its regulated output voltage for high PSRR
US7495420B2 (en) LDO with slaved switching regulator using feedback for maintaining the LDO transistor at a predetermined conduction level
US8686705B2 (en) Current mode synchronous rectification DC/DC converter
US5656965A (en) Turn-off circuitry for a high-speed switching regulator drive circuit
JP4030238B2 (en) Charge pump booster circuit and stabilized voltage generator circuit
US20070063684A1 (en) Device for the correction of the power factor in forced switching power supplies
JP4721274B2 (en) DC / DC converter
JP4610199B2 (en) Semiconductor integrated circuit for DC-DC converter and DC-DC converter
KR100268201B1 (en) Switching power supply device
US10468989B2 (en) Switching regulator including a clamp circuit
US5587650A (en) High precision switching regulator circuit
JP2011120216A (en) Antenna driving device
JP2001084044A (en) Power supply device
US7304541B2 (en) Temperature compensated voltage regulator integrated with MMIC's
JP4677284B2 (en) Error amplification circuit
JP2002323928A (en) Reference voltage generating circuit
JP3542022B2 (en) regulator
JP2001251848A (en) Switching regulator
JP3477097B2 (en) Integrated circuit device
CN117394666B (en) Ripple injection signal generating circuit, BUCK converter and power manager
JP3699517B2 (en) Semiconductor switch control circuit
JP2003088105A (en) Switching regulator
JP2002223563A (en) Switching regulator
JP3585569B2 (en) AC stabilized power supply
JP2913236B2 (en) DC / DC converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050308

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050414

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071012

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071016

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101026

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees