JP4028967B2 - Method for forming semiconductor layer - Google Patents

Method for forming semiconductor layer Download PDF

Info

Publication number
JP4028967B2
JP4028967B2 JP2001116386A JP2001116386A JP4028967B2 JP 4028967 B2 JP4028967 B2 JP 4028967B2 JP 2001116386 A JP2001116386 A JP 2001116386A JP 2001116386 A JP2001116386 A JP 2001116386A JP 4028967 B2 JP4028967 B2 JP 4028967B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
type
compound semiconductor
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001116386A
Other languages
Japanese (ja)
Other versions
JP2002026024A (en
Inventor
義晃 長谷川
歩 辻村
勲 木戸口
雄三郎 伴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2001116386A priority Critical patent/JP4028967B2/en
Publication of JP2002026024A publication Critical patent/JP2002026024A/en
Application granted granted Critical
Publication of JP4028967B2 publication Critical patent/JP4028967B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)
  • Chemical Vapour Deposition (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、波長帯が青紫光から紫外光に至る短波長領域の光を出射する発光素子に用いられるIII-V族の化合物半導体層の形成方法に関する。
【0002】
【従来の技術】
近年、次世代の高密度光ディスク用光源として、波長帯が青紫色から紫外光に至る短波長領域の光を出射する発光素子に対する要望が高まり、特に、窒化ガリウム(GaN)を主成分とするIII-V族化合物半導体層の研究開発が盛んに行われている。
【0003】
ところで、有機金属気相成長(MOVPE)法により成長した窒化ガリウムを主成分とするIII-V族化合物半導体層においては、p型不純物を導入して低抵抗化を図っているが、水素のパッシベーションによって水素原子がp型不純物に結合し、これによって、p型不純物が不活性化されてしまう。このため、p型のIII-V族化合物半導体層の低抵抗化を図ることは困難である。
【0004】
そこで、特開平5−183189号公報においては、基板上にp型の窒化ガリウム半導体層を成長させた後、該窒化ガリウム半導体層に対して、水素を実質的に含まない雰囲気中において500℃以上の温度の熱処理を施すことにより、p型の窒化ガリウム半導体層から水素を排出してp型不純物を活性化させ、これにより、p型の窒化ガリウム半導体層の低抵抗化を図る技術が提案されている。
【0005】
また、特開平5−183189号公報には、p型の窒化ガリウム半導体層に対して前述の熱処理を施すと、p型の窒化ガリウム半導体層の抵抗率を1×106 Ω・cm〜数Ω・cm程度に低減できると記載されている。
【0006】
【発明が解決しようとする課題】
しかしながら、本件発明者らは、p型窒化ガリウム半導体層に対して、水素を実質的に含まない雰囲気中において500℃以上の温度の熱処理を施しても、p型窒化ガリウム半導体層の抵抗率を1×106 Ω・cm〜数Ω・cm程度に確実に低減することができないという事実に直面した。
【0007】
前記に鑑み、本発明は、p型のIII-V族化合物半導体層の抵抗値を確実に低減できるようにすることを目的とする。
【0008】
【課題を解決するための手段】
本件発明者らは、前記の目的を達成できる方策について種々の検討を加えた結果、熱処理工程の加熱過程において、化合物半導体層に温度勾配を生じさせたり又は化合物半導体層の応力を緩和させたりすると、化合物半導体層からp型不純物を不活性化させている原子を排除できること、及び、加熱後の冷却過程において、化合物半導体層を急速に冷却すると、p型不純物を不活性化させる原子の化合物半導体層への侵入を抑制できることを見出した。本件発明は、前記の知見に基づいてなされたものであって、具体的には、第1〜第3の半導体層の形成方法によって実現される。
【0009】
本発明に係る第1の半導体層の形成方法は、p型不純物が導入されたIII-V族の化合物半導体層を基板上に形成する工程と、化合物半導体層に対して熱処理を行なう工程とを備え、熱処理工程は、化合物半導体層を加熱する過程において、化合物半導体層に温度勾配を生じさせることにより、化合物半導体層からp型不純物を不活性化させている原子を排除する工程を含む。
【0010】
第1の半導体層の形成方法によると、化合物半導体層を加熱する際に該化合物半導体層に温度勾配を生じさせることにより、化合物半導体層からp型不純物を不活性化させている原子を排除できるため、化合物半導体層の抵抗値を確実に低減することができる。
【0011】
第1の半導体層の形成方法において、温度勾配は、基板と垂直な方向に形成されることが好ましい。
【0012】
このようにすると、p型不純物を不活性化させている原子を化合物半導体層の全表面から外部に排出できるので、化合物半導体層の抵抗値を確実に低減することができる。
【0013】
第1の半導体層の形成方法において、化合物半導体層を加熱する過程は、0.3℃/sよりも高い昇温レートで化合物半導体層を加熱することにより、化合物半導体層に基板と垂直な方向の温度勾配を生じさせる工程を含むことが好ましい。
【0014】
このようにすると、化合物半導体層の内部に、基板側が高くて表面側が低くなるような温度勾配を確実に生じさせて、p型不純物を不活性化させている原子を化合物半導体層の表面から外部に確実に排出することができる。
【0015】
第1の半導体層の形成方法において、化合物半導体層を加熱する過程は、10℃/sよりも高い昇温レートで化合物半導体層を加熱することにより、化合物半導体層に基板と垂直な方向の温度勾配を生じさせる工程を含むことが好ましい。
【0016】
このようにすると、化合物半導体層の内部に、基板側が高くて表面側が低くなる急激な温度勾配を確実に生じさせて、p型不純物を不活性化させている原子を化合物半導体層の表面から外部により一層確実に排出することができる。
【0017】
第1の半導体層の形成方法において、化合物半導体層を加熱する過程は、化合物半導体層の表面に冷却ガスをパルス的に供給することにより、化合物半導体層に基板と垂直な方向の温度勾配を生じさせる工程を含むことが好ましい。
【0018】
このようにすると、化合物半導体層の内部に、基板側が高くて表面側が低くなるような温度勾配を確実に生じさせて、p型不純物を不活性化させている原子を化合物半導体層の表面から外部に確実に排出することができる。
【0019】
この場合、化合物半導体層を加熱する過程は窒素ガス雰囲気中で行なわれ、冷却ガスは水素ガスであることが好ましい。
【0020】
このようにすると、通常行なわれている熱処理プロセスにおいて、窒素ガスに比べて熱伝導率が高い水素ガスを用いて、化合物半導体層の内部に、基板側が高くて表面側が低くなるような温度勾配を確実に生じさせることができる。
【0021】
第1の半導体層の形成方法において、温度勾配は、基板と平行な方向に形成されることが好ましい。
【0022】
このようにすると、p型不純物を不活性化させている原子を化合物半導体層の温度が低い部分の表面から外部に排出できるので、化合物半導体層の抵抗値を確実に低減することができる。
【0023】
第1の半導体層の形成方法において、化合物半導体層を加熱する過程は、基板を第1の温度に設定された第1のトレイ上で加熱した後、基板を、第1のトレイと第1の温度よりも低い第2の温度に設定された第2のトレイとに跨るように載置することにより、化合物半導体層に基板と平行な方向の温度勾配を生じさせる工程を含むことが好ましい。
【0024】
このようにすると、化合物半導体層の内部に、基板と平行な方向の温度勾配を確実に生じさせることができる。
【0025】
第1の半導体層の形成方法において、化合物半導体層を加熱する過程は、基板を第1の温度に設定された第1のトレイ上で加熱した後、基板を、第1のトレイと第1の温度よりも低い第2の温度に設定された第2のトレイと第2の温度よりも低い第3の温度に設定された第3のトレイとに跨るように載置することにより、化合物半導体層に基板と平行な方向の温度勾配を生じさせる工程を含むことが好ましい。
【0026】
このようにすると、化合物半導体層の内部に、基板と平行な方向の温度勾配をより一層確実に生じさせることができる。
【0027】
第1の半導体層の形成方法において、熱処理を行なう工程は、化合物半導体層に対して複数回の加熱及び冷却を行なって、化合物半導体層に複数回の温度勾配を生じさせる工程を含むことが好ましい。
【0028】
このようにすると、p型不純物を不活性化させている原子を化合物半導体層から外部に排出する効率が向上するので、化合物半導体層の抵抗値をより一層確実に低減することができる。
【0029】
第1の半導体層の形成方法において、化合物半導体層は、III 族の元素として窒素を含むことが好ましい。
【0030】
このようにすると、青紫光から紫外光に至る短波長領域の光を出射する発光素子に用いられるIII-V族の窒化物半導体層の抵抗値を低減することができる。
【0031】
この場合、窒素を含む化合物半導体層は、発光素子のクラッド層、コンタクト層又は光ガイド層であることが好ましい。
【0032】
このようにすると、発光素子の動作電圧を低減して消費電力の低減を図り、これによって、発光素子の発熱を抑制して信頼性を向上させることができる。
【0033】
本発明に係る第2の半導体層の形成方法は、p型不純物が導入されたIII-V族の化合物半導体層を基板上に形成する工程と、化合物半導体層に対して熱処理を行なう工程とを備え、熱処理を行なう工程は、化合物半導体層を加熱した後に冷却する過程において、化合物半導体層を急速に冷却することにより、p型不純物を不活性化させる原子が化合物半導体層に侵入することを抑制する工程を含む。
【0034】
第2の半導体装置の形成方法によると、熱処理工程の加熱後の冷却過程において、p型不純物を不活性化させる原子が化合物半導体層に侵入する事態を抑制できるため、化合物半導体層の抵抗値を低減することができる。
【0035】
第2の半導体層の形成方法において、化合物半導体層を冷却する過程は、0.3℃/sよりも高い降温レートで化合物半導体層を冷却する工程を含むことが好ましい。
【0036】
このようにすると、熱処理工程の冷却過程において、p型不純物を不活性化させる原子が化合物半導体層に侵入する事態を確実に抑制できるため、化合物半導体層の抵抗値を確実に低減することができる。
【0037】
第2の半導体層の形成方法において、化合物半導体層を冷却する過程は、10℃/sよりも高い降温レートで化合物半導体層を冷却する工程を含むことが好ましい。
【0038】
このようにすると、熱処理工程の冷却過程において、p型不純物を不活性化させる原子が化合物半導体層に侵入する事態をより一層確実に抑制できるため、化合物半導体層の抵抗値をより一層低減することができる。
【0039】
第2の半導体層の形成方法において、化合物半導体層を冷却する過程は、化合物半導体層の表面に冷却ガスを供給する工程を含むことが好ましい。
【0040】
このようにすると、熱処理工程の冷却過程において、p型不純物を不活性化させる原子が化合物半導体層に侵入する事態を確実に抑制できるため、化合物半導体層の抵抗値を確実に低減することができる。
【0041】
化合物半導体層の表面に冷却ガスを供給して化合物半導体層を急速に冷却する場合、化合物半導体層を冷却する過程は窒素ガス雰囲気中で行なわれ、冷却ガスは水素ガスであることが好ましい。
【0042】
このようにすると、通常行なわれている熱処理プロセスにおいて、窒素ガスに比べて熱伝導率が高い水素ガスを用いて、p型不純物を不活性化させる原子が化合物半導体層に侵入する事態を確実に抑制することができる。
【0043】
この場合、水素ガスの分圧は33%以上であることが好ましい。
【0044】
このようにすると、p型不純物を不活性化させる原子が化合物半導体層に侵入する事態をより一層確実に抑制することができる。
【0045】
化合物半導体層の表面に冷却ガスを供給して化合物半導体層を急速に冷却する場合、化合物半導体層を冷却する過程は、基板の温度が500℃以下のときに冷却ガスを供給する工程を含むことが好ましい。
【0046】
このようにすると、p型不純物を不活性化させる原子が化合物半導体層に侵入する事態をより一層確実に抑制することができる。
【0047】
第2の半導体層の形成方法において、化合物半導体層は、III 族の元素として窒素を含むことが好ましい。
【0048】
このようにすると、青紫光から紫外光に至る短波長領域の光を出射する発光素子に用いられるIII-V族の窒化物半導体層の抵抗値を低減することができる。
【0049】
この場合、窒素を含む化合物半導体層は、発光素子のクラッド層、コンタクト層又は光ガイド層であることが好ましい。
【0050】
このようにすると、発光素子の動作電圧を低減して消費電力の低減を図り、これによって、発光素子の発熱を抑制して信頼性を向上させることができる。
【0051】
本発明に係る第3の半導体層の形成方法は、p型不純物が導入されたIII-V族の化合物半導体層を基板上に形成する工程と、化合物半導体層に対して熱処理を行なう工程とを備え、熱処理を行なう工程は、化合物半導体層を加熱する過程において、化合物半導体層の内部応力を緩和させることにより、化合物半導体層からp型不純物を不活性化させている原子を排除する工程を含む。
【0052】
第3の半導体層の形成方法によると、化合物半導体層を加熱する際に該化合物半導体層の内部応力を緩和させることにより、化合物半導体層からp型不純物を不活性化させている原子を排除できるため、化合物半導体層の抵抗値を確実に低減することができる。
【0053】
第3の半導体層の形成方法において、化合物半導体層を加熱する過程は、基板がおかれている雰囲気の圧力を変化させることにより、化合物半導体層の内部応力を緩和させる工程を含むことが好ましい。
【0054】
このようにすると、通常行なわれている熱処理プロセスにおいて、アニール炉の圧力を変化させることにより、p型不純物を不活性化させる原子が化合物半導体層に侵入する事態を簡易且つ確実に抑制することができる。
【0055】
基板がおかれている雰囲気の圧力を変化させて化合物半導体層の内部応力を緩和させる場合、化合物半導体層を加熱する過程は、雰囲気の圧力を大気圧よりも高く変化させる工程を含むことが好ましい。
【0056】
このようにすると、p型不純物を不活性化させる原子が化合物半導体層に侵入する事態をより一層確実に抑制することができる。
【0057】
基板がおかれている雰囲気の圧力を変化させて化合物半導体層の内部応力を緩和させる場合、化合物半導体層を加熱する過程は、基板の温度が500℃以下のときに雰囲気の圧力を変化させる工程を含むことが好ましい。
【0058】
このようにすると、p型不純物を不活性化させる原子が化合物半導体層に侵入する事態をより一層確実に抑制することができる。
【0059】
第3の半導体層の形成方法において、化合物半導体層は、III 族の元素として窒素を含むことが好ましい。
【0060】
このようにすると、青紫光から紫外光に至る短波長領域の光を出射する発光素子に用いられるIII-V族の窒化物半導体層の抵抗値を低減することができる。
【0061】
この場合、窒素を含む化合物半導体層は、発光素子のクラッド層、コンタクト層又は光ガイド層であることが好ましい。
【0062】
このようにすると、発光素子の動作電圧を低減して消費電力の低減を図り、これによって、発光素子の発熱を抑制して信頼性を向上させることができる。
【0063】
【発明の実施の形態】
(第1の実施形態)
以下、本発明の第1の実施形態に係る半導体層の形成方法について、図1及び図2を参照しながら説明する。
【0064】
第1の実施形態は、主に短波長の発光素子(半導体レーザ素子)に用いられる、窒化ガリウムを主成分とするp型の化合物半導体層、例えばp型AlxGa1-xN半導体層(0≦x≦1)の低抵抗化を実現できる方法であるが、第1の実施形態は、p型不純物が導入された他のIII-V族化合物半導体層についても同様に適用することができる。
【0065】
まず、サファイア基板10の表面を酸性溶液を用いて洗浄した後、サファイア基板10をMOVPE装置の反応炉(図示は省略している)内のサセプタに保持し、その後、反応炉内を真空状態にする。次に、反応炉内を圧力が40kPaの水素雰囲気にした後、反応炉の温度を約1100℃にまで昇温してサファイア基板10を加熱することにより、サファイア基板10の表面に対して約10分間のサーマルクリーニングを行なう。
【0066】
次に、反応炉を約500℃にまで降温した後、反応炉内に、6mL/min(標準状態)の流量のトリメチルガリウム(TMG)と、7.5mL/min(標準状態)の流量のアンモニア(NH3 )ガスと、キャリアガスとしての水素とを同時に供給することにより、サファイア基板10の上に、20nmの厚さを持つGaN層よりなる低温バッファ層11を成長させる。
【0067】
次に、反応炉を約1000℃にまで昇温して、低温バッファ層11の上に、0.5μmの厚さを持つGaN層12を成長させる。
【0068】
次に、反応炉内に、1.7mL/min(標準状態)のトリメチルアルミニウム(TMA)と、30mL/min(標準状態)のビスシクロペンタジエニルマグネシウム(Cp2Mg:p型不純物)とを追加的に供給して、GaN層12の上に、0.7μmの厚さを持つp型Al0.07Ga0.93N層13を成長させる。
【0069】
次に、サファイア基板10をMOVPE装置の反応炉からアニール炉に移送し、サファイア基板10をアニール炉内のトレイ上に載置した後、アニール炉内を一旦真空状態にしてから該アニール炉内に窒素ガスを3L/min(標準状態)の流量で導入して炉内を大気圧にする。
【0070】
次に、サファイア基板10が載置されているトレイを、室温(25℃)から750℃まで、毎秒0.15℃(0.15℃/s)〜毎秒150℃(150℃/s)の種々の昇温レートで加熱した後、750℃の温度で1時間保持し、その後、毎秒10℃(10℃/s)の降温レートで室温まで冷却することにより、p型Al0.07Ga0.93N層13に対して熱処理を行なう。尚、この熱処理工程においては、アニール炉内に窒素ガスを3mL/min(標準状態)の流量で導入し続けて炉内を大気圧に保っておく。
【0071】
熱処理工程が完了すると、サファイア基板10をアニール炉の外部に取り出した後、p型Al0.07Ga0.93N層13の上面に、一辺が5mmの正方形の四隅に直径が2mmの開口部を有するマスクを形成した後、サファイア基板10を真空蒸着装置に移送する。
【0072】
次に、真空蒸着装置内において、抵抗加熱法により、p型Al0.07Ga0.93N層13の上面に約5nmの厚さのマグネシウム(Mg)膜をマスクを介して堆積した後、電子ビーム(EB)によりマグネシウム膜の上に約200nmの厚さの金(Au)電極を堆積して、p型Al0.07Ga0.93N層13の上に直径が2mmの円電極(テスト用電極)を形成する。尚、マグネシウム膜はp型Al0.07Ga0.93N層13と金電極とのオーミック接触をとり易くするために設けられる。
【0073】
次に、サファイア基板10を真空蒸着装置から外部に取り出した後、サファイア基板10を円電極が四隅に位置するように5mm角のチップ状に切り出し、その後、p型Al0.07Ga0.93N層13の電気的特性を評価するために、室温でホール測定を行なう。
【0074】
図2は、熱処理工程における昇温レートとp型Al0.07Ga0.93N層13の抵抗率との関係を示しており、図2から明らかなように、昇温レートが0.3℃/s以下の場合には抵抗率は約5Ω・cmであるが、昇温レートが0.3℃/sよりも高くなると、抵抗率が急激に低下する。また、昇温レートが10℃/sよりも高くなると、抵抗率は約4Ω・cmで一定になる。つまり、昇温レートが10℃/sよりも高くなると、抵抗率の低減は飽和する。
【0075】
昇温レートが0.3℃/sよりも高くなると、抵抗率が急激に低下する理由については次のように考えられる。すなわち、昇温レートが高いため、サファイア基板10とp型Al0.07Ga0.93N層13との間に温度差が発生し、これに伴って、p型Al0.07Ga0.93N層13の内部に積層方向(基板に垂直な方向)の急激な温度勾配が生じる。p型不純物(Mg)を不活性化させている水素原子は、p型Al0.07Ga0.93N層13における温度の高い部位(基板側の部位)から温度の低い部位(表面側の部位)に移動するため、p型不純物(Mg)を不活性化させている水素原子は、p型Al0.07Ga0.93N層13における温度の高い部位(基板側の部位)から温度の低い部位(表面側の部位)に移動するため、p型Al0.07Ga0.93N層13の表面から効率良く排出されるのである。
【0076】
従って、熱処理工程の加熱過程を、0.3℃/sよりも高い昇温レートで行なうと、p型不純物を不活性化させている水素原子を効率良く排出でき、特に10℃/sよりも高い昇温レートで加熱すると、水素原子の排出効率が一層向上する。
【0077】
尚、前述の実験は、Alの組成が7%であるp型Al0.07Ga0.93N層13に対して行なったが、Alの組成が7%よりも高いp型AlxGa1-xN層(0.07<x≦1)に対しては、10℃/sよりも高い昇温レートで加熱すると、p型不純物を不活性化させている水素原子を効率良く排出することができ、特に150℃/s以上の昇温レートで加熱すると、水素原子の排出効率が一層向上する。
【0078】
(第1の実施形態の変形例)
第1の実施形態における熱処理工程において、サファイア基板10が載置されているトレイを、室温(25℃)から750℃まで、毎秒10℃(10℃/s)の昇温レートで加熱した後、750℃の温度での加熱過程において、p型Al0.07Ga0.93N層13の表面に冷却ガスとして水素ガスをパルス的に導入し(水素ガスの10秒間の導入工程と、水素ガスの10秒間の非導入工程とを繰り返し行ない)、その後、トレイの温度を室温まで冷却する実験も行なった。この場合、水素ガスの非導入工程では3L/min(標準状態)の流量の窒素ガスのみを導入し、水素ガスの導入工程では2L/min(標準状態)の流量の窒素ガスと1L/min(標準状態)の流量の水素ガスとの混合ガス(水素ガスの分圧:33.3%)を導入する。
【0079】
このようにすると、p型Al0.07Ga0.93N層13の内部に積層方向(基板に垂直な方向)の急激な温度勾配が生じるので、p型不純物(Mg)を不活性化させている水素原子は、p型Al0.07Ga0.93N層13における温度の高い部位(基板側の部位)から温度の低い部位(表面側の部位)に移動するため、p型Al0.07Ga0.93N層13の表面から効率良く排出される。
【0080】
ところで、第1の実施形態及びその変形例においては、熱処理工程は1回であったが、これに代えて、熱処理工程(加熱過程及び冷却過程)を複数回行なうことが好ましい。このようにすると、p型Al0.07Ga0.93N層13の内部に積層方向の急激な温度勾配が複数回生じるので、p型不純物(Mg)を不活性化させている水素原子は、p型Al0.07Ga0.93N層13の表面から一層効率良く排出される。
【0081】
(第2の実施形態)
以下、本発明の第2の実施形態に係る半導体層の形成方法について、図1及び図3を参照しながら説明する。
【0082】
第2の実施形態は、主に短波長の発光素子(半導体レーザ素子)に用いられる、窒化ガリウムを主成分とするp型の化合物半導体層、例えばp型AlxGa1-xN半導体層(0≦x≦1)の低抵抗化を実現できる方法であるが、第2の実施形態は、p型不純物が導入された他のIII-V族化合物半導体層についても同様に適用することができる。
【0083】
まず、第1の実施形態と同様にして、MOVPE法により、サファイア基板10の上に、低温バッファ層11及びGaN層12を介して、0.7μmの厚さを持つp型Al0.07Ga0.93N層13を成長させる。
【0084】
次に、サファイア基板10をMOVPE装置の反応炉からアニール炉に移送し、サファイア基板10をアニール炉内のトレイ上に載置した後、アニール炉内を一旦真空状態にしてから該アニール炉内に窒素ガスを3L/min(標準状態)の流量で導入して炉内を大気圧にする。
【0085】
次に、サファイア基板10が載置されているトレイを、室温(25℃)から750℃まで、毎秒10℃(10℃/s)の昇温レートで加熱した後、750℃の温度で1時間保持し、その後、毎秒0.15℃(0.15℃/s)〜毎秒150℃(150℃/s)の種々の降温レートで室温まで冷却することにより、p型Al0.07Ga0.93N層13に対して熱処理工程(加熱過程及び冷却過程)を行なう。尚、この熱処理工程においては、アニール炉内に窒素ガスを3mL/min(標準状態)の流量で導入し続けて炉内を大気圧に保っておく。
【0086】
熱処理工程が完了すると、サファイア基板10をアニール炉の外部に取り出した後、p型Al0.07Ga0.93N層13の上面に、一辺が5mmの正方形の四隅に直径が2mmの開口部を有するマスクを形成した後、サファイア基板10を真空蒸着装置に移送する。
【0087】
次に、真空蒸着装置内において、抵抗加熱法により、p型Al0.07Ga0.93N層13の上面に約5nmの厚さのマグネシウム(Mg)膜をマスクを介して堆積した後、電子ビーム(EB)によりマグネシウム膜の上に約200nmの厚さの金(Au)電極を堆積して、p型Al0.07Ga0.93N層13の上に直径が2mmの円電極(テスト用電極)を形成する。
【0088】
次に、サファイア基板10を真空蒸着装置から外部に取り出した後、サファイア基板10を円電極が四隅に位置するように5mm角のチップ状に切り出し、その後、p型Al0.07Ga0.93N層13の電気的特性を評価するために、室温でホール測定を行なった。
【0089】
図3は、熱処理工程の加熱後の冷却過程における降温レートとp型Al0.07Ga0.93N層13の抵抗率との関係を示しており、図3から明らかなように、降温レートが0.3℃/s以下の場合には抵抗率は約5Ω・cmであるが、降温レートが0.3℃/sよりも高くなると、抵抗率が急激に低下する。また、降温レートが10℃/sよりも高くなると、抵抗率は約4Ω・cmで一定になる。つまり、降温レートが10℃/sよりも高くなると、抵抗率の低減は飽和する。
【0090】
降温レートが0.3℃/sよりも高くなると、抵抗率が急激に低下する理由については次のように考えられる。すなわち、降温レートが高いため、サファイア基板10ひいてはp型Al0.07Ga0.93N層13が急速に冷却されるので、冷却過程において、p型不純物(Mg)を不活性化させる水素原子がp型Al0.07Ga0.93N層13に侵入する事態が抑制され、これによって、p型Al0.07Ga0.93N層13の抵抗率を大きく低減できるのである。
【0091】
従って、熱処理工程における加熱後の冷却過程を、0.3℃/sよりも高い降温レートで行なうと、p型不純物を不活性化させる水素原子の侵入を抑制でき、特に10℃/sよりも高い降温レートで冷却すると、水素原子の侵入を一層抑制することができる。
【0092】
尚、前述の実験は、Alの組成が7%であるp型Al0.07Ga0.93N層13に対して行なったが、Alの組成が7%よりも高いp型AlxGa1-xN層(0.07<x≦1)に対しては、10℃/sよりも高い降温レートで冷却すると、p型不純物を不活性化させる水素原子を効率良く排出することができ、特に150℃/s以上の降温レートで冷却する、水素原子の侵入抑制効果が一層向上する。
【0093】
(第3の実施形態)
以下、本発明の第3の実施形態に係る半導体層の形成方法について、図1及び図4を参照しながら説明する。
【0094】
第3の実施形態は、主に短波長の発光素子(半導体レーザ素子)に用いられる、窒化ガリウムを主成分とするp型の化合物半導体層、例えばp型AlxGa1-xN半導体層(0≦x≦1)の低抵抗化を実現できる方法であるが、第3の実施形態は、p型不純物が導入された他のIII-V族化合物半導体層についても同様に適用することができる。
【0095】
まず、第1の実施形態と同様にして、MOVPE法により、サファイア基板10の上に、低温バッファ層11及びGaN層12を介して、0.7μmの厚さを持つp型Al0.07Ga0.93N層13を成長させる。
【0096】
次に、サファイア基板10をMOVPE装置の反応炉からアニール炉に移送し、サファイア基板10をアニール炉内のトレイ上に載置した後、アニール炉内を一旦真空状態にしてから該アニール炉内に窒素ガスを3L/min(標準状態)の流量で導入して炉内を大気圧にする。
【0097】
次に、サファイア基板10が載置されているトレイを、室温(25℃)から750℃まで、毎秒10℃(10℃/s)の昇温レートで加熱した後、750℃の温度で1時間保持し、その後、トレイの温度を室温まで冷却することにより、p型Al0.07Ga0.93N層13に対して熱処理を行なう。
【0098】
第3の実施形態の特徴として、熱処理工程における加熱後の冷却過程において、アニール炉内に、窒素ガスと水素ガスとの混合ガス、例えば2L/min(標準状態)の流量の窒素ガスと1L/min(標準状態)の流量の水素ガスとの混合ガス(水素ガスの分圧:33%)、又は1L/min(標準状態)の流量の窒素ガスと2L/min(標準状態)の流量の水素ガスとの混合ガス(水素ガスの分圧:67%)を導入し続けて炉内を大気圧に保っておく。
【0099】
このように、加熱後の冷却過程においてアニール炉内に水素ガスを導入すると、水素ガスの熱伝導率は窒素ガスの熱伝導率よりも大きいため、p型Al0.07Ga0.93N層13の表面が急速に冷却されるので、p型不純物(Mg)を不活性化させる水素原子がp型Al0.07Ga0.93N層13に侵入する事態が抑制され、これによって、p型Al0.07Ga0.93N層13の抵抗率を大きく低減することができる。
【0100】
熱処理工程が完了すると、サファイア基板10をアニール炉の外部に取り出した後、p型Al0.07Ga0.93N層13の上面に、一辺が5mmの正方形の四隅に直径が2mmの開口部を有するマスクを形成した後、サファイア基板10を真空蒸着装置に移送する。
【0101】
次に、真空蒸着装置内において、抵抗加熱法により、p型Al0.07Ga0.93N層13の上面に約5nmの厚さのマグネシウム(Mg)膜をマスクを介して堆積した後、電子ビーム(EB)によりマグネシウム膜の上に約200nmの厚さの金(Au)電極を堆積して、p型Al0.07Ga0.93N層13の上に直径が2mmの円電極(テスト電極)を形成する。
【0102】
次に、サファイア基板10を真空蒸着装置から外部に取り出した後、サファイア基板10を円電極が四隅に位置するように5mm角のチップ状に切り出し、その後、p型Al0.07Ga0.93N層13の電気的特性を評価するために、室温でホール測定を行なった。
【0103】
図4は、加熱後の冷却過程においてアニール炉に導入する混合ガス中の水素ガスの分圧とp型Al0.07Ga0.93N層13の抵抗率との関係を示している。図4から明らかなように、水素ガスの分圧が大きくなると、つまり導入される水素ガスの量が多くなると、急速冷却の効果が促進されて抵抗率が低くなることが分かる。また、水素ガスの分圧が0%のときに約4Ω・cmである抵抗率を、水素ガスの分圧を33%にすると約3.5Ω・cmに低減できることも分かる。しかしながら、水素ガスの分圧が67%以上になっても、抵抗率は約3.5Ω・cmで一定であり、水素ガスの導入による冷却効果が飽和すると考えられる。
【0104】
ところで、加熱後の冷却過程において、750℃から500℃までは3L/min(標準状態)の流量の窒素ガスのみを導入し、500℃から室温までは2L/min(標準状態)の流量の窒素ガスと1L/min(標準状態)の流量の水素ガスとの混合ガス(水素ガスの分圧:33%)を導入する実験も行なった。つまり、基板温度が500℃以下のときに冷却ガス(水素ガス)を導入して、p型Al0.07Ga0.93N層13を急速に冷却する実験を行なった。
【0105】
この場合には、p型Al0.07Ga0.93N層13の抵抗率を約3Ω・cmに低減できることが分かった。これは、水素ガス導入時の温度を500℃以下にすることにより、p型Al0.07Ga0.93N層13に水素原子が侵入する事態を一層抑制して、p型不純物の不活性化を一層抑制できるためであると考えられる。
【0106】
(第4の実施形態)
以下、本発明の第4の実施形態に係る半導体層の形成方法について、図1及び図5を参照しながら説明する。
【0107】
第4の実施形態は、主に短波長の発光素子(半導体レーザ素子)に用いられる、窒化ガリウムを主成分とするp型の化合物半導体層、例えばp型AlxGa1-xN半導体層(0≦x≦1)の低抵抗化を実現できる方法であるが、第4の実施形態は、p型不純物が導入された他のIII-V族化合物半導体層についても同様に適用することができる。
【0108】
まず、第1の実施形態と同様にして、MOVPE法により、サファイア基板10の上に、低温バッファ層11及びGaN層12を介して、0.7μmの厚さを持つp型Al0.07Ga0.93N層13を成長させる。
【0109】
次に、サファイア基板10をMOVPE装置の反応炉からアニール炉に移送し、サファイア基板10をアニール炉内のトレイ上に載置した後、アニール炉内を一旦真空状態にしてから該アニール炉内に窒素ガスを3L/min(標準状態)の流量で導入して炉内を大気圧にする。
【0110】
次に、サファイア基板10に対する第1回目の熱処理工程を行なう。すなわち、サファイア基板10が載置されているトレイを、室温(25℃)から750℃まで、毎秒10℃(10℃/s)の昇温レートで加熱した後、750℃の温度で1時間保持し、その後、トレイの温度を室温まで冷却する。尚、第1回目の熱処理工程においては、炉内に窒素ガスを3mL/min(標準状態)の流量で導入し続けて炉内を大気圧に保っておく。
【0111】
次に、サファイア基板10に対する第2回目の熱処理工程を行なう。すなわち、第1回目の熱処理工程と同様、サファイア基板10が載置されているトレイを、室温から750℃まで、毎秒10℃(10℃/s)の昇温レートで加熱した後、750℃の温度で1時間保持し、その後、トレイの温度を室温まで冷却する。尚、第2回目の熱処理工程においても、炉内に窒素ガスを3mL/min(標準状態)の流量で導入し続けて炉内を大気圧に保っておく。
【0112】
以後、第1回目及び第2回目の熱処理工程と同様の熱処理工程を例えば4回行なう。つまり、例えば合計6回の熱処理工程を行なう。
【0113】
6回の熱処理工程が完了すると、サファイア基板10をアニール炉の外部に取り出した後、p型Al0.07Ga0.93N層13の上面に、一辺が5mmの正方形の四隅に直径が2mmの開口部を有するマスクを形成した後、サファイア基板10を真空蒸着装置に移送する。
【0114】
次に、真空蒸着装置内において、抵抗加熱法により、p型Al0.07Ga0.93N層13の上面に約5nmの厚さのマグネシウム(Mg)膜をマスクを介して堆積し、電子ビーム(EB)によりマグネシウム膜の上に約200nmの厚さの金(Au)電極を堆積して、p型Al0.07Ga0.93N層13の上に直径が2mmの円電極(テスト電極)を形成する。
【0115】
次に、サファイア基板10を真空蒸着装置から外部に取り出した後、サファイア基板10を円電極が四隅に位置するように5mm角のチップ状に切り出し、その後、p型Al0.07Ga0.93N層13の電気的特性を評価するために、室温でホール測定を行なった。
【0116】
図5は、熱処理工程の回数とp型Al0.07Ga0.93N層13の抵抗率との関係を示している。図5から、熱処理工程の回数が増加するに伴って抵抗率が約4.0Ω・cmから約3.5Ω・cmに低減すること、及び熱処理工程が4回以上になると、抵抗率の低減が飽和することが分かる。
【0117】
ところで、各回の熱処理工程における750℃の温度での保持時間を1時間から6時間までの間で変化させる実験も行なったが、保持時間が増加しても、保持時間が1時間のときと抵抗率は同じであった。
【0118】
従って、昇温レートが0.3℃/sよりも高い急速加熱を伴う熱処理工程を複数回行なって、p型Al0.07Ga0.93N層13の内部に複数回の温度勾配を生じさせることにより、水素ガスの排出を促進してp型Al0.07Ga0.93N層13の抵抗率を一層低減することができる。
【0119】
(第5の実施形態)
以下、本発明の第5の実施形態に係る半導体層の形成方法について、図1及び図6を参照しながら説明する。
【0120】
第5の実施形態は、主に短波長の発光素子(半導体レーザ素子)に用いられる、窒化ガリウムを主成分とするp型の化合物半導体層、例えばp型AlxGa1-xN半導体層(0≦x≦1)の低抵抗化を実現できる方法であるが、第5の実施形態は、p型不純物が導入された他のIII-V族化合物半導体層についても同様に適用することができる。
【0121】
まず、第1の実施形態と同様にして、MOVPE法により、サファイア基板10の上に、低温バッファ層11及びGaN層12を介して、0.7μmの厚さを持つp型Al0.07Ga0.93N層13を成長させる。
【0122】
次に、サファイア基板10をMOVPE装置の反応炉からアニール炉に移送し、サファイア基板10をアニール炉内のトレイ上に載置した後、アニール炉内を一旦真空状態にしてから該アニール炉内に窒素ガスを3L/min(標準状態)の流量で導入して炉内を大気圧にする。
【0123】
次に、サファイア基板10が載置されているトレイを、室温(25℃)から750℃まで、毎秒10℃(10℃/s)の昇温レートで加熱した後、750℃の温度で1時間保持し、その後、毎秒10℃(10℃/s)の降温レートで室温に下げる。
【0124】
第5の実施形態の特徴として、熱処理工程の加熱過程においては、アニール炉内に窒素ガスを3mL/min(標準状態)の流量で導入し続ける一方、アニール炉内の気体を排出するための排出路に設けられた流量調整弁を調節することにより、アニール炉内の圧力を制御する。
【0125】
このようにすると、加熱過程においてp型Al0.07Ga0.93N層13の圧縮応力が緩和されるため、p型不純物(Mg)を不活性化させている水素原子がp型Al0.07Ga0.93N層13から外部に排出される。
【0126】
熱処理工程が完了すると、サファイア基板10をアニール炉の外部に取り出した後、p型Al0.07Ga0.93N層13の上面に、一辺が5mmの正方形の四隅に直径が2mmの開口部を有するマスクを形成した後、サファイア基板10を真空蒸着装置に移送する。
【0127】
次に、真空蒸着装置内において、抵抗加熱法により、p型Al0.07Ga0.93N層13の上面に約5nmの厚さのマグネシウム(Mg)膜をマスクを介して堆積した後、電子ビーム(EB)によりマグネシウム膜の上に約200nmの厚さの金(Au)電極を堆積して、p型Al0.07Ga0.93N層13の上に直径が2mmの円電極(テスト電極)を形成する。
【0128】
次に、サファイア基板10を真空蒸着装置から外部に取り出した後、サファイア基板10を円電極が四隅に位置するように5mm角のチップ状に切り出し、その後、p型Al0.07Ga0.93N層13の電気的特性を評価するために、室温でホール測定を行なった。
【0129】
図6は、750℃の温度下における熱処理時の雰囲気圧力と、サファイア基板10の上に形成されている積層膜の断面形状との関係を示しており、雰囲気圧力が大気圧よりも高くなると、例えば1.5気圧以上になると、p型Al0.07Ga0.93N層13の圧縮応力が大きく緩和されるため、p型不純物(Mg)を不活性化させている水素原子がp型Al0.07Ga0.93N層13から外部に効率良く排出されるので、p型Al0.07Ga0.93N層13の抵抗率は低減する。
【0130】
ところで、サファイア基板10を室温から750℃に加熱する過程において、サファイア基板10の熱膨張率はp型Al0.07Ga0.93N層13の熱膨張率よりも小さいため、図6に示すように、雰囲気圧力が1.0気圧のときにはp型Al0.07Ga0.93N層13には圧縮応力(矢印で示す)が生じているが、雰囲気圧力が1.5気圧になると圧縮応力は緩和される。この応力の緩和が、p型不純物を不活性化させている水素原子をp型Al0.07Ga0.93N層13から外部に排出させる駆動力になるので、p型Al0.07Ga0.93N層13の抵抗率は低減する。
【0131】
この場合、雰囲気圧力が1.0気圧のままであると、p型Al0.07Ga0.93N層13の抵抗率は約4.0Ω・cmであるが、雰囲気圧力が1.5であると、抵抗率は約3.5Ω・cmになることが確認できた。
【0132】
尚、サファイア基板10を加熱する過程において、雰囲気圧力を大気圧より低くしても、p型Al0.07Ga0.93N層13の圧縮応力は緩和されるが、雰囲気圧力を大気圧よりも高くすると、応力の緩和効果が促進されて、抵抗率は大きく低減する。
【0133】
また、本実施形態においては、熱処理工程の温度を750℃に設定したが、加熱過程の雰囲気圧力を大気圧よりも高くする場合には、一般に低抵抗化が困難であるとされている500℃以下の熱処理温度であっても、p型Al0.07Ga0.93N層13の圧縮応力を緩和する効果が得られることが確認された。
【0134】
また、本実施形態においては、サファイア基板10の熱膨張率がp型Al0.07Ga0.93N層13の熱膨張率よりも小さいため、p型Al0.07Ga0.93N層13に圧縮応力が生じるが、基板の熱膨張力が化合物半導体層の熱膨張力よりも大きい場合には、化合物半導体層に引張応力が生じる。この場合にも、雰囲気圧力を大気圧よりも高くしたり又は低くしたりすると、化合物半導体層に生じている引張応力は緩和される。
【0135】
(第6の実施形態)
以下、本発明の第6の実施形態に係る半導体層の形成方法について、図1及び図7を参照しながら説明する。
【0136】
第6の実施形態は、主に短波長の発光素子(半導体レーザ素子)に用いられる、窒化ガリウムを主成分とするp型の化合物半導体層、例えばp型AlxGa1-xN半導体層(0≦x≦1)の低抵抗化を実現できる方法であるが、第6の実施形態は、p型不純物が導入された他のIII-V族化合物半導体層についても同様に適用することができる。
【0137】
まず、第1の実施形態と同様にして、MOVPE法により、サファイア基板10の上に、低温バッファ層11及びGaN層12を介して、0.7μmの厚さを持つp型Al0.07Ga0.93N層13を成長させる。
【0138】
次に、積層膜が形成されているサファイア基板10をMOVPE装置の反応炉からアニール炉に移送し、窒素ガスが3L/min(標準状態)の流量で導入されることにより大気圧に保たれているアニール炉内において、サファイア基板10ひいてはp型Al0.07Ga0.93N層13に対して次のようにして熱処理を行なう。
【0139】
まず、図7に示すように、アニール炉には位置されている放熱台20の上には、第1のヒーター21aにより例えば750℃に加熱される第1のトレイ21と、第2のヒーター22aにより例えば570℃に加熱される第2のトレイ22と、第3のヒーター23aにより例えば375℃に加熱される第3のトレイ23とが配置されており、アニール炉に移送された基板24(サファイア基板10の上に、低温バッファ層11、GaN層12及びp型Al0.07Ga0.93N層13が順次積層されてなる積層体を基板24と称する。)を第1のトレイ21の上に載置した後、第1のトレイ21を室温(25℃)から750℃にまで毎秒10℃(10℃/s)の昇温レートで昇温し、基板24を750℃の温度で1時間加熱する。
【0140】
次に、基板24を基板搬送具25により平行移動させて、基板24を750℃に設定されている第1のトレイ21と570℃に設定されている第2のトレイ22とに跨るように載置する。このようにすると、p型Al0.07Ga0.93N層13には、基板に平行な方向に急激な温度勾配が生じる。このため、p型不純物(Mg)を不活性化させている水素原子は、p型Al0.07Ga0.93N層13における温度の高い部位(第1のトレイ側の部位)から温度の低い部位(第2のトレイ側の部位)に移動するので、p型Al0.07Ga0.93N層13から効率良く排出され、p型Al0.07Ga0.93N層13の抵抗値は低減する。
【0141】
熱処理工程が完了すると、サファイア基板10をアニール炉の外部に取り出した後、p型Al0.07Ga0.93N層13の上面に、一辺が5mmの正方形の四隅に直径が2mmの開口部を有するマスクを形成した後、サファイア基板10を真空蒸着装置に移送する。
【0142】
次に、真空蒸着装置内において、抵抗加熱法により、p型Al0.07Ga0.93N層13の上面に約5nmの厚さのマグネシウム(Mg)膜をマスクを介して堆積した後、電子ビーム(EB)によりマグネシウム膜の上に約200nmの厚さの金(Au)電極を堆積して、p型Al0.07Ga0.93N層13の上に直径が2mmの円電極(テスト用電極)を形成する。
【0143】
次に、サファイア基板10を真空蒸着装置から外部に取り出した後、サファイア基板10を円電極が四隅に位置するように5mm角のチップ状に切り出し、その後、p型Al0.07Ga0.93N層13の電気的特性を評価するために、室温でホール測定を行なった。その結果、p型Al0.07Ga0.93N層13の抵抗値は約3.5Ω・cmであった。
【0144】
尚、第6の実施形態では、基板20を第1のトレイ21と第2のトレイ22とに跨るように載置して、p型Al0.07Ga0.93N層13に基板と平行な方向に温度勾配を生じさせたが、これに代えて、基板20を第1のトレイ21と第2のトレイ22と第3のトレイ23とに跨るように載置して、p型Al0.07Ga0.93N層13に基板と平行な方向に温度勾配を生じさせてもよい。このように基板20を温度が異なる3つのトレイに跨るように載置すると、p型Al0.07Ga0.93N層13に生じる温度勾配が一層急激になるので、p型Al0.07Ga0.93N層13の抵抗値は一層低減する。
【0145】
(第7の実施形態)
以下、本発明の第7の実施形態に係る半導体層の形成方法について、図8及び図9を参照しながら説明する。
【0146】
第7の実施形態は、発光素子(レーザ素子)のクラッド層、コンタクト層又は光ガイド層に用いられるp型の化合物半導体層の低抵抗化を図ることにより、発光素子の動作電流を低減し、これにより発光素子の信頼性を向上させる方法である。
【0147】
まず、図8に示すように、例えば直径が5cmであるサファイア基板30をMOVPE装置の反応炉(図示は省略している)内のサセプタに保持し、その後、反応炉内を真空状態にする。次に、反応炉内を圧力が40kPaの水素雰囲気にした後、反応炉の温度を約1100℃にまで昇温してサファイア基板20を加熱することにより、サファイア基板30の表面に対して約10分間のサーマルクリーニングを行なう。
【0148】
次に、反応炉の温度を約500℃にまで降温した後、反応炉内に、6mL/min(標準状態)の流量のトリメチルガリウム(TMG)と、7.5L/min(標準状態)の流量のアンモニア(NH3 )ガスと、キャリアガスとしての水素とを同時に供給することにより、サファイア基板20の上に、20nmの厚さを持つGaN層よりなる低温バッファ層(図示は省略している)を成長させる。
【0149】
次に、反応炉の温度を約1000℃にまで昇温した後、該反応炉内にn型不純物を含むシラン(SiH4 )ガスを供給して、低温バッファ層の上に、シリコンからなる不純物の濃度が約1×1018cm-3であり且つ厚さが約4μmであるn型GaN層よりなるn型コンタクト層31を成長させる。
【0150】
次に、反応炉内に、1.7mL/minの流量のトリメチルアルミニウム(TMA)を追加的に供給することにより、n型コンタクト層31の上に、シリコンからなる不純物の濃度が5×1017cm-3のであり且つ厚さが約0.7μmであるn型Al0.07Ga0.93N層よりなるn型クラッド層32を成長させる。
【0151】
次に、トリメチルアルミニウム(TMA)の供給のみを停止して、n型クラッド層32の上に、シリコンからなる不純物の濃度が約1×1018cm-3であり且つ厚さが約100nmであるn型GaN層よりなる第1の光ガイド層33を成長させる。
【0152】
次に、反応炉の温度を約800℃にまで降温した後、キャリアガスを水素ガスからアンモニアガスに変更すると共に、反応炉内にトリメチルインジウム(TMI)とトリメチルガリウム(TMG)とを交互に供給することにより、第1の光ガイド層33の上に、約3nmの厚さを有するIn0.1Ga0.9N層よりなる量子井戸層(3層)と約9nmの厚さを有するGaN層よりなるバリア層(2層)とからなる多重量子井戸構造を有する活性層34を形成する。
【0153】
次に、反応炉の温度を再び約1000℃にまで昇温した後、キャリアガスを窒素ガスから水素ガスに変更すると共に、反応炉内に、トリメチルガリウム(TMG)、アンモニア(NH3 )ガス及びトリメチルアルミニウム(TMA)と共に、p型不純物であるビスシクロペンタジエニルマグネシウム(Cp2Mg )ガスを供給することにより、活性層34の上に、マグネシウムからなる不純物の濃度が5×1017cm-3であり且つ厚さが約20nmであるp型Al0.15Ga0.85N層よりなるキャップ層35を成長させる。
【0154】
次に、キャップ層35の上に、マグネシウムからなる不純物の濃度が1×1018cm-3であり且つ厚さが約150nmである第2の光ガイド層36を成長させた後、該第2の光ガイド層36の上に、マグネシウムからなる不純物の濃度が5×1017cm-3であり且つ厚さが約0.7μmであるp型Al0.07Ga0.93N層よりなるp型クラッド層37を成長させ、その後、p型クラッド層37の上に、マグネシウムからなる不純物の濃度が1×1018cm-3であり且つ厚さが約0.1μmであるp型GaN層よりなるp型コンタクト層38を成長させる。
【0155】
次に、p型不純物が導入されたIII-V族の化合物半導体層、例えば、第2の光ガイド層36、p型クラッド層37及びp型コンタクト層38に対する熱処理を行なう。これらのp型のIII-V族化合物半導体層に対する熱処理の方法としては、第1〜第6の実施形態に係る半導体層の形成方法を適用できるが、ここでは、第4の実施形態を適用する場合について説明する。
【0156】
サファイア基板30をMOVPE装置の反応炉からアニール炉に移送し、サファイア基板30をアニール炉内のトレイ上に載置した後、アニール炉内を一旦真空状態にしてから該アニール炉内に窒素ガスを3L/min(標準状態)の流量で導入して炉内を大気圧にする。
【0157】
次に、サファイア基板30が載置されているトレイを、室温(25℃)から750℃まで、毎秒10℃(10℃/s)の昇温レートで加熱した後、750℃の温度で1時間保持し、その後、トレイの温度を室温まで冷却することにより、第1回目の熱処理を施す。尚、第1回目の熱処理工程においては、炉内に窒素ガスを3mL/min(標準状態)の流量で導入し続けて炉内を大気圧に保っておく。
【0158】
次に、サファイア基板30が載置されているトレイを、室温(25℃)から750℃まで、毎秒10℃(10℃/s)の昇温レートで加熱した後、750℃の温度で1時間保持し、その後、トレイの温度を室温まで冷却することにより、第2回目の熱処理を施す。尚、第2回目の熱処理工程においても、炉内に窒素ガスを3mL/min(標準状態)の流量で導入し続けて炉内を大気圧に保っておく。
【0159】
第1回目及び第2回目の熱処理工程が完了すると、選択的ドライエッチング法により、n型コンタクト層31を露出させた後、該n型コンタクト層31の上面にチタン膜とアルミニウム膜との積層膜からなるn側電極39を形成する。
【0160】
次に、p型コンタクト層38を、約2μmのリッジ幅を有するリッジ状に加工した後、p型コンタクト層38の上に、ニッケル膜と金膜との積層膜からなるストライプ状のp側電極40を形成する。この場合、n側電極39とp側電極40とは、二酸化珪素(SiO2 )からなる絶縁膜41により絶縁されている。
【0161】
次に、積層体に対して劈開を行なうことにより、共振器長が750μmである発光素子(半導体レーザ素子)を形成した後、共振器の一方の劈開面に二酸化珪素及び二酸化チタン(TiO2 )からなり反射率が90%である高反射コーティング層を形成して、発光素子(半導体レーザ素子)を得る。
【0162】
第7の実施形態によると、p型不純物が導入されたIII-V族の化合物半導体層、例えば、第2の光ガイド層36、p型クラッド層37又はp型コンタクト層38に対して、2回の熱処理が行なわれるため、第2の光ガイド層36、p型クラッド層37又はp型コンタクト層38の不純物を不活性化させている原子を排除でき、これによって、これらの化合物半導体層の抵抗値を確実に低減することができる。
【0163】
室温から750℃まで、10℃/sの昇温レートで加熱する加熱する熱処理を2回行なって得られた(第4の実施形態に相当)発光素子のレーザ素子特性を測定したところ、p型Al0.07Ga0.93N層からなるp型クラッド層37の抵抗率は約3.5Ω・cmであり、室温から750℃まで、0.3℃/sの昇温レートで加熱する熱処理を1回行なって得られた(第1の実施形態に相当)発光素子のレーザ素子特性を測定したところ、p型Al0.07Ga0.93N層からなるp型クラッド層37の抵抗率は約5Ω・cmであった。
【0164】
図9は、p型クラッド層37の抵抗率が約3.5Ω・cmの場合と約5Ω・cmの場合とにおける、発光素子の動作電圧としきい値電流との関係を示しており、p型クラッド層37の抵抗率が低いときには、しきい値電流を一定にしたときの動作電流は低減することが分かる。例えば、p型クラッド層37の抵抗率が約3.5Ω・cmの場合、しきい値電流が50mAのときの動作電流は5Vであって消費電力は約0.25Wであり、p型クラッド層37の抵抗率が約5Ω・cmの場合、しきい値電流が60mAのときの動作電流は6Vであって消費電力は約0.36Wである。
【0165】
これらのことから、p型不純物が導入されたIII-V族の化合物半導体層に対して第1〜第6の実施形態に係る半導体層の形成方法を適用すると、得られる発光素子の動作電圧を低減して消費電力を低減することができ、これによって、発光素子の発熱を抑制して信頼性を向上させることができる。
【0166】
尚、第1〜第6の実施形態においては、基板としてサファイア基板を用いたが、これに代えて、炭化珪素基板を用いてもよい。
【0167】
【発明の効果】
本発明に係る第1の半導体層の形成方法によると、化合物半導体層を加熱する際に該化合物半導体層に温度勾配を生じさせることにより、化合物半導体層からp型不純物を不活性化させている原子を排除できるため、化合物半導体層の抵抗値を確実に低減することができる。
【0168】
本発明に係る第2の半導体装置の形成方法によると、熱処理工程の冷却過程において、p型不純物を不活性化させる原子が化合物半導体層に侵入する事態を抑制できるため、化合物半導体層の抵抗値を低減することができる。
【0169】
本発明に係る第3の半導体層の形成方法によると、化合物半導体層を加熱する際に該化合物半導体層の内部応力を緩和させることにより、化合物半導体層からp型不純物を不活性化させている原子を排除できるため、化合物半導体層の抵抗値を確実に低減することができる。
【図面の簡単な説明】
【図1】第1〜第6の実施形態に係る半導体層の形成方法の対象となる積層構造の断面図である。
【図2】第1の実施形態に係る半導体層の形成方法の熱処理工程における、昇温レートとp型Al0.07Ga0.93N層の抵抗率との関係を示す特性図である。
【図3】第2の実施形態に係る半導体層の形成方法の熱処理工程の加熱後の冷却過程における、降温レートとp型Al0.07Ga0.93N層の抵抗率との関係を示す特性図である。
【図4】第3の実施形態に係る半導体層の形成方法の熱処理工程の加熱後の冷却過程における、アニール炉に導入する混合ガス中の水素ガスの分圧とp型Al0.07Ga0.93N層の抵抗率との関係を示す特性図である。
【図5】第4の実施形態に係る半導体層の形成方法における、熱処理工程の回数とp型Al0.07Ga0.93N層の抵抗率との関係を示す特性図である。
【図6】第5の実施形態に係る半導体層の形成方法における、熱処理時の雰囲気圧力と、サファイア基板の上に形成されている積層膜の断面形状との関係を示す断面図である。
【図7】第6の実施形態に係る半導体層の形成方法において、p型Al0.07Ga0.93N層に基板と平行な温度勾配を生じさせる方法を示す断面図である。
【図8】第7の実施形態に係る半導体層の形成方法の対象となる発光素子の断面図である。
【図9】第7の実施形態に係る半導体層の形成方法により得られる発光素子の動作電圧としきい値電流との関係を示す特性図である。
【符号の説明】
10 サファイア基板
11 低温バッファ層
12 GaN層
13 p型Al0.07Ga0.93N層
20 放熱台
21 第1のトレイ
21a 第1のヒーター
22 第2のトレイ
22a 第2のヒーター
23 第2のトレイ
23a 第3のヒーター
24 基板
25 基板搬送具
30 サファイア基板
31 n型コンタクト層
32 n型クラッド層
33 第1の光ガイド層
34 活性層
35 キャップ層
36 第2の光ガイド層
37 p型クラッド層
38 p型コンタクト層
39 n側電極
40 p側電極
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for forming a III-V group compound semiconductor layer used in a light-emitting element that emits light in a short wavelength range from blue-violet light to ultraviolet light.
[0002]
[Prior art]
In recent years, as a light source for next-generation high-density optical discs, there has been a growing demand for light-emitting elements that emit light in a short wavelength range from blue-violet to ultraviolet light, and in particular, III containing gallium nitride (GaN) as a main component. -V Group compound semiconductor layers are actively researched and developed.
[0003]
By the way, in the III-V compound semiconductor layer mainly composed of gallium nitride grown by the metal organic chemical vapor deposition (MOVPE) method, a p-type impurity is introduced to reduce the resistance, but hydrogen passivation is performed. As a result, the hydrogen atoms are bonded to the p-type impurity, thereby inactivating the p-type impurity. For this reason, it is difficult to reduce the resistance of the p-type III-V compound semiconductor layer.
[0004]
Therefore, in JP-A-5-183189, after growing a p-type gallium nitride semiconductor layer on a substrate, the gallium nitride semiconductor layer is 500 ° C. or higher in an atmosphere substantially free of hydrogen. A technique for reducing the resistance of the p-type gallium nitride semiconductor layer by exhausting hydrogen from the p-type gallium nitride semiconductor layer and activating the p-type impurity by performing a heat treatment at a temperature of 1 mm is proposed. ing.
[0005]
Japanese Patent Laid-Open No. 5-183189 discloses that when the above-described heat treatment is performed on a p-type gallium nitride semiconductor layer, the resistivity of the p-type gallium nitride semiconductor layer is 1 × 10. 6 It is described that it can be reduced to about Ω · cm to several Ω · cm.
[0006]
[Problems to be solved by the invention]
However, the inventors of the present invention can reduce the resistivity of the p-type gallium nitride semiconductor layer even if the p-type gallium nitride semiconductor layer is subjected to a heat treatment at a temperature of 500 ° C. or higher in an atmosphere substantially free of hydrogen. 1 × 10 6 We faced the fact that it cannot be reliably reduced to Ω · cm to several Ω · cm.
[0007]
In view of the above, an object of the present invention is to reliably reduce the resistance value of a p-type III-V compound semiconductor layer.
[0008]
[Means for Solving the Problems]
As a result of various studies on the measures that can achieve the above-mentioned object, the present inventors have caused a temperature gradient in the compound semiconductor layer or relaxed the stress of the compound semiconductor layer in the heating process of the heat treatment step. The compound semiconductor layer can eliminate the atoms that inactivate the p-type impurity, and the compound semiconductor has an atom that deactivates the p-type impurity when the compound semiconductor layer is rapidly cooled in the cooling process after heating. It was found that penetration into the layer can be suppressed. The present invention has been made on the basis of the above knowledge, and is specifically realized by a method of forming first to third semiconductor layers.
[0009]
The first method for forming a semiconductor layer according to the present invention includes a step of forming a III-V group compound semiconductor layer into which a p-type impurity has been introduced on a substrate, and a step of performing a heat treatment on the compound semiconductor layer. The heat treatment step includes a step of removing atoms inactivating the p-type impurity from the compound semiconductor layer by generating a temperature gradient in the compound semiconductor layer in the process of heating the compound semiconductor layer.
[0010]
According to the method for forming the first semiconductor layer, when the compound semiconductor layer is heated, a temperature gradient is generated in the compound semiconductor layer, whereby atoms that inactivate the p-type impurity can be eliminated from the compound semiconductor layer. Therefore, the resistance value of the compound semiconductor layer can be reliably reduced.
[0011]
In the first method for forming a semiconductor layer, the temperature gradient is preferably formed in a direction perpendicular to the substrate.
[0012]
In this way, atoms that inactivate the p-type impurity can be discharged from the entire surface of the compound semiconductor layer, so that the resistance value of the compound semiconductor layer can be reliably reduced.
[0013]
In the first method for forming a semiconductor layer, the process of heating the compound semiconductor layer is performed by heating the compound semiconductor layer at a temperature rising rate higher than 0.3 ° C./s, thereby causing the compound semiconductor layer to be perpendicular to the substrate. It is preferable to include a step of generating a temperature gradient of
[0014]
This ensures that a temperature gradient is generated inside the compound semiconductor layer so that the substrate side is high and the surface side is low, so that atoms that inactivate the p-type impurities are exposed from the surface of the compound semiconductor layer to the outside. Can be discharged reliably.
[0015]
In the first method for forming a semiconductor layer, the process of heating the compound semiconductor layer is performed by heating the compound semiconductor layer at a temperature rising rate higher than 10 ° C./s, whereby the temperature in the direction perpendicular to the substrate of the compound semiconductor layer is increased. It preferably includes a step of creating a gradient.
[0016]
In this way, an abrupt temperature gradient in which the substrate side is high and the surface side is low is surely generated inside the compound semiconductor layer, and atoms that inactivate the p-type impurity are externally exposed from the surface of the compound semiconductor layer. Can be discharged more reliably.
[0017]
In the first method for forming a semiconductor layer, the process of heating the compound semiconductor layer is performed by supplying a cooling gas in a pulsed manner to the surface of the compound semiconductor layer, thereby generating a temperature gradient in the direction perpendicular to the substrate in the compound semiconductor layer. It is preferable to include the process to make.
[0018]
This ensures that a temperature gradient is generated inside the compound semiconductor layer so that the substrate side is high and the surface side is low, so that atoms that inactivate the p-type impurities are exposed from the surface of the compound semiconductor layer to the outside. Can be discharged reliably.
[0019]
In this case, the process of heating the compound semiconductor layer is preferably performed in a nitrogen gas atmosphere, and the cooling gas is preferably hydrogen gas.
[0020]
In this way, in a normal heat treatment process, hydrogen gas having a higher thermal conductivity than nitrogen gas is used to create a temperature gradient inside the compound semiconductor layer such that the substrate side is high and the surface side is low. It can surely occur.
[0021]
In the first method for forming a semiconductor layer, the temperature gradient is preferably formed in a direction parallel to the substrate.
[0022]
In this way, the atoms that inactivate the p-type impurity can be discharged to the outside from the surface of the portion of the compound semiconductor layer where the temperature is low, so that the resistance value of the compound semiconductor layer can be reliably reduced.
[0023]
In the first method for forming a semiconductor layer, in the process of heating the compound semiconductor layer, the substrate is heated on the first tray set to the first temperature, and then the substrate is moved to the first tray and the first tray. It is preferable to include a step of generating a temperature gradient in a direction parallel to the substrate in the compound semiconductor layer by placing the second tray so as to straddle the second tray set to a second temperature lower than the temperature.
[0024]
In this way, a temperature gradient in a direction parallel to the substrate can be reliably generated inside the compound semiconductor layer.
[0025]
In the first method for forming a semiconductor layer, in the process of heating the compound semiconductor layer, the substrate is heated on the first tray set to the first temperature, and then the substrate is moved to the first tray and the first tray. The compound semiconductor layer is placed so as to straddle the second tray set to the second temperature lower than the temperature and the third tray set to the third temperature lower than the second temperature. Preferably, the method includes a step of generating a temperature gradient in a direction parallel to the substrate.
[0026]
In this way, a temperature gradient in a direction parallel to the substrate can be more reliably generated inside the compound semiconductor layer.
[0027]
In the first semiconductor layer formation method, the step of performing the heat treatment preferably includes a step of heating and cooling the compound semiconductor layer a plurality of times to generate a plurality of temperature gradients in the compound semiconductor layer. .
[0028]
This improves the efficiency of discharging the atoms that deactivate the p-type impurity from the compound semiconductor layer to the outside, so that the resistance value of the compound semiconductor layer can be more reliably reduced.
[0029]
In the first method for forming a semiconductor layer, the compound semiconductor layer preferably contains nitrogen as a group III element.
[0030]
In this way, it is possible to reduce the resistance value of the group III-V nitride semiconductor layer used in the light emitting element that emits light in a short wavelength region from blue-violet light to ultraviolet light.
[0031]
In this case, the compound semiconductor layer containing nitrogen is preferably a cladding layer, a contact layer, or a light guide layer of the light emitting element.
[0032]
In this manner, the operating voltage of the light emitting element can be reduced to reduce power consumption, thereby suppressing heat generation of the light emitting element and improving reliability.
[0033]
The second method for forming a semiconductor layer according to the present invention includes a step of forming a group III-V compound semiconductor layer into which a p-type impurity is introduced on a substrate, and a step of performing a heat treatment on the compound semiconductor layer. In the process of preparing and heat-treating, the compound semiconductor layer is rapidly cooled in the process of cooling after the compound semiconductor layer is heated, thereby preventing the atoms that inactivate the p-type impurity from entering the compound semiconductor layer. The process of carrying out is included.
[0034]
According to the second method for forming a semiconductor device, it is possible to suppress a situation in which atoms that inactivate p-type impurities enter the compound semiconductor layer in the cooling process after heating in the heat treatment step. Can be reduced.
[0035]
In the second method for forming a semiconductor layer, the step of cooling the compound semiconductor layer preferably includes a step of cooling the compound semiconductor layer at a temperature lowering rate higher than 0.3 ° C./s.
[0036]
In this way, it is possible to reliably suppress a situation in which atoms that inactivate the p-type impurity enter the compound semiconductor layer in the cooling process of the heat treatment step, and thus it is possible to reliably reduce the resistance value of the compound semiconductor layer. .
[0037]
In the second method for forming a semiconductor layer, the step of cooling the compound semiconductor layer preferably includes a step of cooling the compound semiconductor layer at a temperature lowering rate higher than 10 ° C./s.
[0038]
In this way, it is possible to further reliably prevent the atoms that inactivate the p-type impurity from entering the compound semiconductor layer during the cooling process of the heat treatment step, and thus further reduce the resistance value of the compound semiconductor layer. Can do.
[0039]
In the second method for forming a semiconductor layer, the step of cooling the compound semiconductor layer preferably includes a step of supplying a cooling gas to the surface of the compound semiconductor layer.
[0040]
In this way, it is possible to reliably suppress a situation in which atoms that inactivate the p-type impurity enter the compound semiconductor layer in the cooling process of the heat treatment step, and thus it is possible to reliably reduce the resistance value of the compound semiconductor layer. .
[0041]
When a cooling gas is supplied to the surface of the compound semiconductor layer to rapidly cool the compound semiconductor layer, the process of cooling the compound semiconductor layer is performed in a nitrogen gas atmosphere, and the cooling gas is preferably hydrogen gas.
[0042]
In this way, in a normal heat treatment process, hydrogen gas having a higher thermal conductivity than nitrogen gas is used to ensure that atoms that inactivate p-type impurities enter the compound semiconductor layer. Can be suppressed.
[0043]
In this case, the partial pressure of hydrogen gas is preferably 33% or more.
[0044]
In this way, it is possible to more reliably suppress the situation where atoms that inactivate the p-type impurity enter the compound semiconductor layer.
[0045]
When rapidly cooling the compound semiconductor layer by supplying a cooling gas to the surface of the compound semiconductor layer, the process of cooling the compound semiconductor layer includes a step of supplying a cooling gas when the temperature of the substrate is 500 ° C. or lower. Is preferred.
[0046]
In this way, it is possible to more reliably suppress the situation where atoms that inactivate the p-type impurity enter the compound semiconductor layer.
[0047]
In the second method for forming a semiconductor layer, the compound semiconductor layer preferably contains nitrogen as a group III element.
[0048]
In this way, it is possible to reduce the resistance value of the group III-V nitride semiconductor layer used in the light emitting element that emits light in a short wavelength region from blue-violet light to ultraviolet light.
[0049]
In this case, the compound semiconductor layer containing nitrogen is preferably a cladding layer, a contact layer, or a light guide layer of the light emitting element.
[0050]
In this manner, the operating voltage of the light emitting element can be reduced to reduce power consumption, thereby suppressing heat generation of the light emitting element and improving reliability.
[0051]
The third method for forming a semiconductor layer according to the present invention includes a step of forming a group III-V compound semiconductor layer into which a p-type impurity has been introduced on a substrate, and a step of performing a heat treatment on the compound semiconductor layer. The step of preparing and performing the heat treatment includes a step of eliminating atoms inactivating the p-type impurity from the compound semiconductor layer by relaxing internal stress of the compound semiconductor layer in the process of heating the compound semiconductor layer. .
[0052]
According to the third method for forming a semiconductor layer, atoms that inactivate p-type impurities can be eliminated from the compound semiconductor layer by relaxing internal stress of the compound semiconductor layer when the compound semiconductor layer is heated. Therefore, the resistance value of the compound semiconductor layer can be reliably reduced.
[0053]
In the third method for forming a semiconductor layer, the step of heating the compound semiconductor layer preferably includes a step of relaxing internal stress of the compound semiconductor layer by changing the pressure of the atmosphere in which the substrate is placed.
[0054]
In this way, by changing the pressure in the annealing furnace in a normal heat treatment process, it is possible to easily and reliably suppress the situation where atoms that inactivate p-type impurities enter the compound semiconductor layer. it can.
[0055]
When the internal stress of the compound semiconductor layer is relieved by changing the pressure of the atmosphere in which the substrate is placed, the process of heating the compound semiconductor layer preferably includes a step of changing the pressure of the atmosphere higher than atmospheric pressure. .
[0056]
In this way, it is possible to more reliably suppress the situation where atoms that inactivate the p-type impurity enter the compound semiconductor layer.
[0057]
When relieving the internal stress of the compound semiconductor layer by changing the pressure of the atmosphere in which the substrate is placed, the process of heating the compound semiconductor layer is a step of changing the pressure of the atmosphere when the temperature of the substrate is 500 ° C. or lower. It is preferable to contain.
[0058]
In this way, it is possible to more reliably suppress the situation where atoms that inactivate the p-type impurity enter the compound semiconductor layer.
[0059]
In the third method for forming a semiconductor layer, the compound semiconductor layer preferably contains nitrogen as a group III element.
[0060]
In this way, it is possible to reduce the resistance value of the group III-V nitride semiconductor layer used in the light emitting element that emits light in a short wavelength region from blue-violet light to ultraviolet light.
[0061]
In this case, the compound semiconductor layer containing nitrogen is preferably a cladding layer, a contact layer, or a light guide layer of the light emitting element.
[0062]
In this manner, the operating voltage of the light emitting element can be reduced to reduce power consumption, thereby suppressing heat generation of the light emitting element and improving reliability.
[0063]
DETAILED DESCRIPTION OF THE INVENTION
(First embodiment)
Hereinafter, a method for forming a semiconductor layer according to the first embodiment of the present invention will be described with reference to FIGS.
[0064]
In the first embodiment, a p-type compound semiconductor layer mainly composed of gallium nitride, for example, p-type Al, mainly used for a light emitting element (semiconductor laser element) having a short wavelength. x Ga 1-x Although this is a method that can reduce the resistance of the N semiconductor layer (0 ≦ x ≦ 1), the first embodiment is similarly applied to other III-V compound semiconductor layers into which p-type impurities are introduced. can do.
[0065]
First, after cleaning the surface of the sapphire substrate 10 with an acidic solution, the sapphire substrate 10 is held in a susceptor in a reaction furnace (not shown) of the MOVPE apparatus, and then the inside of the reaction furnace is evacuated. To do. Next, after making the inside of the reaction furnace into a hydrogen atmosphere having a pressure of 40 kPa, the temperature of the reaction furnace is raised to about 1100 ° C. and the sapphire substrate 10 is heated, so that the surface of the sapphire substrate 10 is about 10%. Perform a minute of thermal cleaning.
[0066]
Next, after the temperature of the reactor is lowered to about 500 ° C., trimethylgallium (TMG) at a flow rate of 6 mL / min (standard state) and ammonia at a flow rate of 7.5 mL / min (standard state) are placed in the reactor. (NH Three ) By simultaneously supplying a gas and hydrogen as a carrier gas, a low-temperature buffer layer 11 made of a GaN layer having a thickness of 20 nm is grown on the sapphire substrate 10.
[0067]
Next, the temperature of the reactor is raised to about 1000 ° C., and a GaN layer 12 having a thickness of 0.5 μm is grown on the low temperature buffer layer 11.
[0068]
Next, in the reactor, 1.7 mL / min (standard state) trimethylaluminum (TMA) and 30 mL / min (standard state) biscyclopentadienylmagnesium (Cp 2 P-type Al having a thickness of 0.7 μm on the GaN layer 12. 0.07 Ga 0.93 N layer 13 is grown.
[0069]
Next, the sapphire substrate 10 is transferred from the reaction furnace of the MOVPE apparatus to the annealing furnace, and after placing the sapphire substrate 10 on the tray in the annealing furnace, the annealing furnace is once evacuated and then put into the annealing furnace. Nitrogen gas is introduced at a flow rate of 3 L / min (standard state) to bring the inside of the furnace to atmospheric pressure.
[0070]
Next, the tray on which the sapphire substrate 10 is placed is varied from 0.15 ° C. (0.15 ° C./s) to 150 ° C. (150 ° C./s) per second from room temperature (25 ° C.) to 750 ° C. P-type Al by heating at 750 ° C. for 1 hour and then cooling to room temperature at a rate of 10 ° C. (10 ° C./s) per second. 0.07 Ga 0.93 Heat treatment is performed on the N layer 13. In this heat treatment step, nitrogen gas is continuously introduced into the annealing furnace at a flow rate of 3 mL / min (standard state) to keep the furnace at atmospheric pressure.
[0071]
When the heat treatment process is completed, the sapphire substrate 10 is taken out of the annealing furnace and then p-type Al. 0.07 Ga 0.93 After forming a mask having openings of 2 mm in diameter at the four corners of a square having a side of 5 mm on the upper surface of the N layer 13, the sapphire substrate 10 is transferred to a vacuum deposition apparatus.
[0072]
Next, in a vacuum deposition apparatus, p-type Al is formed by resistance heating. 0.07 Ga 0.93 After a magnesium (Mg) film having a thickness of about 5 nm is deposited on the upper surface of the N layer 13 through a mask, a gold (Au) electrode having a thickness of about 200 nm is deposited on the magnesium film by an electron beam (EB). P-type Al 0.07 Ga 0.93 A circular electrode (test electrode) having a diameter of 2 mm is formed on the N layer 13. The magnesium film is p-type Al. 0.07 Ga 0.93 It is provided to facilitate the ohmic contact between the N layer 13 and the gold electrode.
[0073]
Next, after the sapphire substrate 10 is taken out from the vacuum deposition apparatus, the sapphire substrate 10 is cut into a 5 mm square chip shape so that the circular electrodes are positioned at the four corners, and then p-type Al 0.07 Ga 0.93 In order to evaluate the electrical characteristics of the N layer 13, hole measurement is performed at room temperature.
[0074]
FIG. 2 shows the temperature rise rate and p-type Al in the heat treatment process. 0.07 Ga 0.93 FIG. 2 shows the relationship with the resistivity of the N layer 13. As is apparent from FIG. 2, the resistivity is about 5 Ω · cm when the rate of temperature rise is 0.3 ° C./s or less. When the rate is higher than 0.3 ° C./s, the resistivity rapidly decreases. Further, when the rate of temperature rise is higher than 10 ° C./s, the resistivity becomes constant at about 4 Ω · cm. That is, when the temperature rising rate becomes higher than 10 ° C./s, the reduction in resistivity is saturated.
[0075]
The reason why the resistivity rapidly decreases when the temperature rising rate becomes higher than 0.3 ° C./s is considered as follows. That is, since the temperature rising rate is high, the sapphire substrate 10 and the p-type Al 0.07 Ga 0.93 A temperature difference occurs between the N layer 13 and the p-type Al. 0.07 Ga 0.93 A steep temperature gradient in the stacking direction (direction perpendicular to the substrate) is generated inside the N layer 13. The hydrogen atom that deactivates the p-type impurity (Mg) is p-type Al. 0.07 Ga 0.93 The hydrogen atom inactivating the p-type impurity (Mg) is transferred to the p-type Al in order to move from the high temperature portion (substrate side portion) in the N layer 13 to the low temperature portion (surface side portion). 0.07 Ga 0.93 In order to move from a high temperature part (substrate side part) in the N layer 13 to a low temperature part (surface side part), p-type Al 0.07 Ga 0.93 It is efficiently discharged from the surface of the N layer 13.
[0076]
Therefore, when the heating process of the heat treatment step is performed at a temperature rising rate higher than 0.3 ° C./s, hydrogen atoms inactivating the p-type impurities can be efficiently discharged, and more particularly than 10 ° C./s. When heated at a high temperature rise rate, the discharge efficiency of hydrogen atoms is further improved.
[0077]
In addition, the above-mentioned experiment is a p-type Al whose Al composition is 7%. 0.07 Ga 0.93 P-type Al whose Al composition is higher than 7%. x Ga 1-x For the N layer (0.07 <x ≦ 1), when heated at a temperature rising rate higher than 10 ° C./s, hydrogen atoms inactivating the p-type impurities can be efficiently discharged. In particular, when heating at a heating rate of 150 ° C./s or more, the efficiency of discharging hydrogen atoms is further improved.
[0078]
(Modification of the first embodiment)
In the heat treatment step in the first embodiment, after the tray on which the sapphire substrate 10 is placed is heated from room temperature (25 ° C.) to 750 ° C. at a temperature rising rate of 10 ° C. (10 ° C./s), In the heating process at a temperature of 750 ° C., p-type Al 0.07 Ga 0.93 Hydrogen gas is introduced into the surface of the N layer 13 as a cooling gas in a pulsed manner (the hydrogen gas introduction process for 10 seconds and the hydrogen gas non-introduction process for 10 seconds are repeated), and then the temperature of the tray is set to room temperature. Experiments were also conducted to cool down. In this case, in the hydrogen gas non-introduction step, only nitrogen gas having a flow rate of 3 L / min (standard state) is introduced, and in the hydrogen gas introduction step, nitrogen gas having a flow rate of 2 L / min (standard state) and 1 L / min ( A mixed gas (hydrogen gas partial pressure: 33.3%) with hydrogen gas at a flow rate in a standard state is introduced.
[0079]
In this way, p-type Al 0.07 Ga 0.93 Since a steep temperature gradient in the stacking direction (direction perpendicular to the substrate) is generated inside the N layer 13, the hydrogen atoms that deactivate the p-type impurity (Mg) are p-type Al. 0.07 Ga 0.93 In order to move from a high temperature part (substrate side part) in the N layer 13 to a low temperature part (surface side part), p-type Al 0.07 Ga 0.93 It is efficiently discharged from the surface of the N layer 13.
[0080]
By the way, in 1st Embodiment and its modification, although the heat processing process was 1 time, it replaces with this and it is preferable to perform a heat processing process (a heating process and a cooling process) in multiple times. In this way, p-type Al 0.07 Ga 0.93 Since a rapid temperature gradient in the stacking direction is generated a plurality of times inside the N layer 13, the hydrogen atoms that deactivate the p-type impurity (Mg) are p-type Al 0.07 Ga 0.93 More efficiently discharged from the surface of the N layer 13.
[0081]
(Second Embodiment)
Hereinafter, a method for forming a semiconductor layer according to the second embodiment of the present invention will be described with reference to FIGS.
[0082]
The second embodiment is a p-type compound semiconductor layer mainly composed of gallium nitride, for example, p-type Al, which is mainly used for a light emitting device (semiconductor laser device) having a short wavelength. x Ga 1-x Although this is a method capable of realizing a low resistance of the N semiconductor layer (0 ≦ x ≦ 1), the second embodiment is similarly applied to other III-V group compound semiconductor layers into which p-type impurities are introduced. can do.
[0083]
First, similarly to the first embodiment, a p-type Al having a thickness of 0.7 μm is formed on the sapphire substrate 10 via the low-temperature buffer layer 11 and the GaN layer 12 by the MOVPE method. 0.07 Ga 0.93 N layer 13 is grown.
[0084]
Next, the sapphire substrate 10 is transferred from the reaction furnace of the MOVPE apparatus to the annealing furnace, and after placing the sapphire substrate 10 on the tray in the annealing furnace, the annealing furnace is once evacuated and then put into the annealing furnace. Nitrogen gas is introduced at a flow rate of 3 L / min (standard state) to bring the inside of the furnace to atmospheric pressure.
[0085]
Next, the tray on which the sapphire substrate 10 is placed is heated from room temperature (25 ° C.) to 750 ° C. at a rate of temperature increase of 10 ° C. (10 ° C./s) per second, and then at a temperature of 750 ° C. for 1 hour. P-type Al by holding and then cooling to room temperature at various cooling rates from 0.15 ° C. (0.15 ° C./s) to 150 ° C. (150 ° C./s) per second 0.07 Ga 0.93 A heat treatment process (heating process and cooling process) is performed on the N layer 13. In this heat treatment step, nitrogen gas is continuously introduced into the annealing furnace at a flow rate of 3 mL / min (standard state) to keep the furnace at atmospheric pressure.
[0086]
When the heat treatment process is completed, the sapphire substrate 10 is taken out of the annealing furnace and then p-type Al. 0.07 Ga 0.93 After forming a mask having openings of 2 mm in diameter at the four corners of a square having a side of 5 mm on the upper surface of the N layer 13, the sapphire substrate 10 is transferred to a vacuum deposition apparatus.
[0087]
Next, in a vacuum deposition apparatus, p-type Al is formed by resistance heating. 0.07 Ga 0.93 After a magnesium (Mg) film having a thickness of about 5 nm is deposited on the upper surface of the N layer 13 through a mask, a gold (Au) electrode having a thickness of about 200 nm is deposited on the magnesium film by an electron beam (EB). P-type Al 0.07 Ga 0.93 A circular electrode (test electrode) having a diameter of 2 mm is formed on the N layer 13.
[0088]
Next, after the sapphire substrate 10 is taken out from the vacuum deposition apparatus, the sapphire substrate 10 is cut into a 5 mm square chip shape so that the circular electrodes are positioned at the four corners, and then p-type Al 0.07 Ga 0.93 In order to evaluate the electrical characteristics of the N layer 13, hole measurement was performed at room temperature.
[0089]
FIG. 3 shows the temperature drop rate and p-type Al in the cooling process after heating in the heat treatment process. 0.07 Ga 0.93 FIG. 3 shows the relationship with the resistivity of the N layer 13. As is clear from FIG. 3, the resistivity is about 5 Ω · cm when the temperature drop rate is 0.3 ° C./s or less. When the temperature is higher than 0.3 ° C./s, the resistivity rapidly decreases. Further, when the rate of temperature decrease is higher than 10 ° C./s, the resistivity becomes constant at about 4 Ω · cm. That is, when the rate of temperature decrease is higher than 10 ° C./s, the reduction in resistivity is saturated.
[0090]
The reason why the resistivity rapidly decreases when the temperature drop rate is higher than 0.3 ° C./s is considered as follows. That is, since the temperature drop rate is high, the sapphire substrate 10 and thus the p-type Al 0.07 Ga 0.93 Since the N layer 13 is rapidly cooled, hydrogen atoms that inactivate the p-type impurity (Mg) become p-type Al in the cooling process. 0.07 Ga 0.93 The situation of entering the N layer 13 is suppressed, and as a result, p-type Al 0.07 Ga 0.93 The resistivity of the N layer 13 can be greatly reduced.
[0091]
Therefore, if the cooling process after heating in the heat treatment step is performed at a temperature lowering rate higher than 0.3 ° C./s, it is possible to suppress the intrusion of hydrogen atoms that inactivate the p-type impurities, and more particularly than 10 ° C./s. When cooled at a high temperature-decreasing rate, intrusion of hydrogen atoms can be further suppressed.
[0092]
In addition, the above-mentioned experiment is a p-type Al whose Al composition is 7%. 0.07 Ga 0.93 P-type Al whose Al composition is higher than 7%. x Ga 1-x When the N layer (0.07 <x ≦ 1) is cooled at a temperature lowering rate higher than 10 ° C./s, hydrogen atoms that inactivate p-type impurities can be efficiently discharged. The effect of suppressing the penetration of hydrogen atoms, which is cooled at a temperature drop rate of at least ° C./s, is further improved.
[0093]
(Third embodiment)
A method for forming a semiconductor layer according to the third embodiment of the present invention will be described below with reference to FIGS.
[0094]
The third embodiment is a p-type compound semiconductor layer mainly composed of gallium nitride, for example, p-type Al, which is mainly used for a light emitting device (semiconductor laser device) having a short wavelength. x Ga 1-x Although this is a method that can reduce the resistance of the N semiconductor layer (0 ≦ x ≦ 1), the third embodiment is similarly applied to other III-V compound semiconductor layers into which p-type impurities are introduced. can do.
[0095]
First, similarly to the first embodiment, a p-type Al having a thickness of 0.7 μm is formed on the sapphire substrate 10 via the low-temperature buffer layer 11 and the GaN layer 12 by the MOVPE method. 0.07 Ga 0.93 N layer 13 is grown.
[0096]
Next, the sapphire substrate 10 is transferred from the reaction furnace of the MOVPE apparatus to the annealing furnace, and after placing the sapphire substrate 10 on the tray in the annealing furnace, the annealing furnace is once evacuated and then put into the annealing furnace. Nitrogen gas is introduced at a flow rate of 3 L / min (standard state) to bring the inside of the furnace to atmospheric pressure.
[0097]
Next, the tray on which the sapphire substrate 10 is placed is heated from room temperature (25 ° C.) to 750 ° C. at a rate of temperature increase of 10 ° C. (10 ° C./s) per second, and then at a temperature of 750 ° C. for 1 hour. Hold and then cool the tray temperature to room temperature, p-type Al 0.07 Ga 0.93 Heat treatment is performed on the N layer 13.
[0098]
As a feature of the third embodiment, in the cooling process after heating in the heat treatment step, a mixed gas of nitrogen gas and hydrogen gas, for example, nitrogen gas at a flow rate of 2 L / min (standard state) and 1 L / min in an annealing furnace. Mixed gas (hydrogen gas partial pressure: 33%) with a flow rate of min (standard state) hydrogen gas or nitrogen gas with a flow rate of 1 L / min (standard state) and hydrogen with a flow rate of 2 L / min (standard state) A gas mixture with gas (partial pressure of hydrogen gas: 67%) is continuously introduced to keep the inside of the furnace at atmospheric pressure.
[0099]
Thus, when hydrogen gas is introduced into the annealing furnace in the cooling process after heating, the thermal conductivity of the hydrogen gas is larger than that of the nitrogen gas. 0.07 Ga 0.93 Since the surface of the N layer 13 is rapidly cooled, hydrogen atoms that inactivate the p-type impurity (Mg) become p-type Al. 0.07 Ga 0.93 The situation of entering the N layer 13 is suppressed, and as a result, p-type Al 0.07 Ga 0.93 The resistivity of the N layer 13 can be greatly reduced.
[0100]
When the heat treatment process is completed, the sapphire substrate 10 is taken out of the annealing furnace and then p-type Al. 0.07 Ga 0.93 After forming a mask having openings of 2 mm in diameter at the four corners of a square having a side of 5 mm on the upper surface of the N layer 13, the sapphire substrate 10 is transferred to a vacuum deposition apparatus.
[0101]
Next, in a vacuum deposition apparatus, p-type Al is formed by resistance heating. 0.07 Ga 0.93 After a magnesium (Mg) film having a thickness of about 5 nm is deposited on the upper surface of the N layer 13 through a mask, a gold (Au) electrode having a thickness of about 200 nm is deposited on the magnesium film by an electron beam (EB). P-type Al 0.07 Ga 0.93 A circular electrode (test electrode) having a diameter of 2 mm is formed on the N layer 13.
[0102]
Next, after the sapphire substrate 10 is taken out from the vacuum deposition apparatus, the sapphire substrate 10 is cut into a 5 mm square chip shape so that the circular electrodes are positioned at the four corners, and then p-type Al 0.07 Ga 0.93 In order to evaluate the electrical characteristics of the N layer 13, hole measurement was performed at room temperature.
[0103]
FIG. 4 shows the partial pressure of hydrogen gas in the mixed gas introduced into the annealing furnace in the cooling process after heating and p-type Al. 0.07 Ga 0.93 The relationship with the resistivity of the N layer 13 is shown. As can be seen from FIG. 4, when the partial pressure of hydrogen gas increases, that is, when the amount of hydrogen gas introduced increases, the effect of rapid cooling is promoted and the resistivity decreases. It can also be seen that the resistivity, which is about 4 Ω · cm when the partial pressure of hydrogen gas is 0%, can be reduced to about 3.5 Ω · cm when the partial pressure of hydrogen gas is 33%. However, even when the partial pressure of hydrogen gas becomes 67% or more, the resistivity is constant at about 3.5 Ω · cm, and it is considered that the cooling effect by introducing hydrogen gas is saturated.
[0104]
By the way, in the cooling process after heating, only nitrogen gas at a flow rate of 3 L / min (standard state) is introduced from 750 ° C. to 500 ° C., and nitrogen at a flow rate of 2 L / min (standard state) from 500 ° C. to room temperature. An experiment was also conducted in which a mixed gas (hydrogen gas partial pressure: 33%) of a gas and hydrogen gas at a flow rate of 1 L / min (standard state) was introduced. That is, when the substrate temperature is 500 ° C. or lower, a cooling gas (hydrogen gas) is introduced to form p-type Al. 0.07 Ga 0.93 An experiment for rapidly cooling the N layer 13 was performed.
[0105]
In this case, p-type Al 0.07 Ga 0.93 It was found that the resistivity of the N layer 13 can be reduced to about 3 Ω · cm. This is because the p-type Al is reduced by setting the temperature when introducing hydrogen gas to 500 ° C. 0.07 Ga 0.93 This is considered to be because the situation where hydrogen atoms enter the N layer 13 can be further suppressed, and the inactivation of the p-type impurity can be further suppressed.
[0106]
(Fourth embodiment)
Hereinafter, a method for forming a semiconductor layer according to the fourth embodiment of the present invention will be described with reference to FIGS.
[0107]
The fourth embodiment is a p-type compound semiconductor layer mainly composed of gallium nitride, for example, p-type Al, which is mainly used for a light emitting element (semiconductor laser element) having a short wavelength. x Ga 1-x Although this is a method capable of realizing a low resistance of the N semiconductor layer (0 ≦ x ≦ 1), the fourth embodiment is similarly applied to other III-V compound semiconductor layers into which p-type impurities are introduced. can do.
[0108]
First, similarly to the first embodiment, a p-type Al having a thickness of 0.7 μm is formed on the sapphire substrate 10 via the low-temperature buffer layer 11 and the GaN layer 12 by the MOVPE method. 0.07 Ga 0.93 N layer 13 is grown.
[0109]
Next, the sapphire substrate 10 is transferred from the reaction furnace of the MOVPE apparatus to the annealing furnace, and after placing the sapphire substrate 10 on the tray in the annealing furnace, the annealing furnace is once evacuated and then put into the annealing furnace. Nitrogen gas is introduced at a flow rate of 3 L / min (standard state) to bring the inside of the furnace to atmospheric pressure.
[0110]
Next, a first heat treatment process is performed on the sapphire substrate 10. That is, the tray on which the sapphire substrate 10 is placed is heated from room temperature (25 ° C.) to 750 ° C. at a temperature rising rate of 10 ° C./second (10 ° C./s) and then held at a temperature of 750 ° C. for 1 hour. Then, the temperature of the tray is cooled to room temperature. In the first heat treatment step, nitrogen gas is continuously introduced into the furnace at a flow rate of 3 mL / min (standard state) to keep the furnace at atmospheric pressure.
[0111]
Next, a second heat treatment process is performed on the sapphire substrate 10. That is, as in the first heat treatment step, the tray on which the sapphire substrate 10 is placed is heated from room temperature to 750 ° C. at a temperature rising rate of 10 ° C. (10 ° C./s), and then 750 ° C. Hold at temperature for 1 hour, then cool tray temperature to room temperature. In the second heat treatment step, nitrogen gas is continuously introduced into the furnace at a flow rate of 3 mL / min (standard state) to keep the inside of the furnace at atmospheric pressure.
[0112]
Thereafter, the same heat treatment process as the first and second heat treatment processes is performed, for example, four times. That is, for example, a total of six heat treatment steps are performed.
[0113]
When the six heat treatment steps are completed, the sapphire substrate 10 is taken out of the annealing furnace and then p-type Al. 0.07 Ga 0.93 After forming a mask having openings of 2 mm in diameter at the four corners of a square having a side of 5 mm on the upper surface of the N layer 13, the sapphire substrate 10 is transferred to a vacuum deposition apparatus.
[0114]
Next, in a vacuum deposition apparatus, p-type Al is formed by resistance heating. 0.07 Ga 0.93 A magnesium (Mg) film having a thickness of about 5 nm is deposited on the upper surface of the N layer 13 through a mask, and a gold (Au) electrode having a thickness of about 200 nm is deposited on the magnesium film by an electron beam (EB). P-type Al 0.07 Ga 0.93 A circular electrode (test electrode) having a diameter of 2 mm is formed on the N layer 13.
[0115]
Next, after the sapphire substrate 10 is taken out from the vacuum deposition apparatus, the sapphire substrate 10 is cut into a 5 mm square chip shape so that the circular electrodes are positioned at the four corners, and then p-type Al 0.07 Ga 0.93 In order to evaluate the electrical characteristics of the N layer 13, hole measurement was performed at room temperature.
[0116]
FIG. 5 shows the number of heat treatment steps and p-type Al. 0.07 Ga 0.93 The relationship with the resistivity of the N layer 13 is shown. FIG. 5 shows that the resistivity decreases from about 4.0 Ω · cm to about 3.5 Ω · cm as the number of heat treatment steps increases, and that the resistivity decreases when the number of heat treatment steps is four or more. It turns out to be saturated.
[0117]
By the way, an experiment was conducted in which the holding time at a temperature of 750 ° C. in each heat treatment step was changed from 1 hour to 6 hours. However, even if the holding time was increased, the resistance was the same as when the holding time was 1 hour. The rate was the same.
[0118]
Therefore, the heat treatment step with rapid heating having a temperature rising rate higher than 0.3 ° C./s is performed a plurality of times to obtain p-type Al. 0.07 Ga 0.93 By generating a plurality of temperature gradients inside the N layer 13, hydrogen gas discharge is promoted and p-type Al 0.07 Ga 0.93 The resistivity of the N layer 13 can be further reduced.
[0119]
(Fifth embodiment)
Hereinafter, a method of forming a semiconductor layer according to the fifth embodiment of the present invention will be described with reference to FIGS.
[0120]
The fifth embodiment is a p-type compound semiconductor layer mainly composed of gallium nitride, for example, p-type Al, which is mainly used for a light emitting device (semiconductor laser device) having a short wavelength. x Ga 1-x Although this is a method capable of realizing a low resistance of the N semiconductor layer (0 ≦ x ≦ 1), the fifth embodiment is similarly applied to other III-V group compound semiconductor layers into which p-type impurities are introduced. can do.
[0121]
First, similarly to the first embodiment, a p-type Al having a thickness of 0.7 μm is formed on the sapphire substrate 10 via the low-temperature buffer layer 11 and the GaN layer 12 by the MOVPE method. 0.07 Ga 0.93 N layer 13 is grown.
[0122]
Next, the sapphire substrate 10 is transferred from the reaction furnace of the MOVPE apparatus to the annealing furnace, and after placing the sapphire substrate 10 on the tray in the annealing furnace, the annealing furnace is once evacuated and then put into the annealing furnace. Nitrogen gas is introduced at a flow rate of 3 L / min (standard state) to bring the inside of the furnace to atmospheric pressure.
[0123]
Next, the tray on which the sapphire substrate 10 is placed is heated from room temperature (25 ° C.) to 750 ° C. at a temperature rising rate of 10 ° C. (10 ° C./s) per second, and then at a temperature of 750 ° C. for 1 hour. And then lowered to room temperature at a rate of 10 ° C./second (10 ° C./s).
[0124]
As a feature of the fifth embodiment, in the heating process of the heat treatment process, nitrogen gas is continuously introduced into the annealing furnace at a flow rate of 3 mL / min (standard state), while discharging for discharging the gas in the annealing furnace. The pressure in the annealing furnace is controlled by adjusting a flow rate adjusting valve provided in the passage.
[0125]
In this way, p-type Al in the heating process 0.07 Ga 0.93 Since the compressive stress of the N layer 13 is relaxed, the hydrogen atoms that deactivate the p-type impurity (Mg) are converted into p-type Al. 0.07 Ga 0.93 It is discharged from the N layer 13 to the outside.
[0126]
When the heat treatment process is completed, the sapphire substrate 10 is taken out of the annealing furnace and then p-type Al. 0.07 Ga 0.93 After forming a mask having openings of 2 mm in diameter at the four corners of a square having a side of 5 mm on the upper surface of the N layer 13, the sapphire substrate 10 is transferred to a vacuum deposition apparatus.
[0127]
Next, in a vacuum deposition apparatus, p-type Al is formed by resistance heating. 0.07 Ga 0.93 After a magnesium (Mg) film having a thickness of about 5 nm is deposited on the upper surface of the N layer 13 through a mask, a gold (Au) electrode having a thickness of about 200 nm is deposited on the magnesium film by an electron beam (EB). P-type Al 0.07 Ga 0.93 A circular electrode (test electrode) having a diameter of 2 mm is formed on the N layer 13.
[0128]
Next, after the sapphire substrate 10 is taken out from the vacuum deposition apparatus, the sapphire substrate 10 is cut into a 5 mm square chip shape so that the circular electrodes are positioned at the four corners, and then p-type Al 0.07 Ga 0.93 In order to evaluate the electrical characteristics of the N layer 13, hole measurement was performed at room temperature.
[0129]
FIG. 6 shows the relationship between the atmospheric pressure during heat treatment at a temperature of 750 ° C. and the cross-sectional shape of the laminated film formed on the sapphire substrate 10, and when the atmospheric pressure becomes higher than atmospheric pressure, For example, when the pressure exceeds 1.5 atm, p-type Al 0.07 Ga 0.93 Since the compressive stress of the N layer 13 is greatly relieved, the hydrogen atoms that deactivate the p-type impurity (Mg) are converted into p-type Al. 0.07 Ga 0.93 Since it is efficiently discharged from the N layer 13 to the outside, p-type Al 0.07 Ga 0.93 The resistivity of the N layer 13 is reduced.
[0130]
By the way, in the process of heating the sapphire substrate 10 from room temperature to 750 ° C., the coefficient of thermal expansion of the sapphire substrate 10 is p-type Al. 0.07 Ga 0.93 Since the thermal expansion coefficient of the N layer 13 is smaller, as shown in FIG. 6, when the atmospheric pressure is 1.0 atm, p-type Al 0.07 Ga 0.93 Although compressive stress (indicated by an arrow) is generated in the N layer 13, the compressive stress is relaxed when the atmospheric pressure becomes 1.5 atm. This relaxation of the stress converts the hydrogen atoms that deactivate the p-type impurities into p-type Al. 0.07 Ga 0.93 Since it becomes a driving force to be discharged from the N layer 13 to the outside, p-type Al 0.07 Ga 0.93 The resistivity of the N layer 13 is reduced.
[0131]
In this case, if the atmospheric pressure remains 1.0 atm, p-type Al 0.07 Ga 0.93 The resistivity of the N layer 13 was about 4.0 Ω · cm, but it was confirmed that when the atmospheric pressure was 1.5, the resistivity was about 3.5 Ω · cm.
[0132]
In the process of heating the sapphire substrate 10, even if the atmospheric pressure is lower than atmospheric pressure, p-type Al 0.07 Ga 0.93 Although the compressive stress of the N layer 13 is relieved, when the atmospheric pressure is higher than the atmospheric pressure, the stress relieving effect is promoted and the resistivity is greatly reduced.
[0133]
In this embodiment, the temperature of the heat treatment step is set to 750 ° C. However, when the atmospheric pressure in the heating process is set higher than the atmospheric pressure, it is generally considered to be difficult to reduce the resistance to 500 ° C. Even at the following heat treatment temperatures, p-type Al 0.07 Ga 0.93 It was confirmed that the effect of relaxing the compressive stress of the N layer 13 was obtained.
[0134]
In this embodiment, the thermal expansion coefficient of the sapphire substrate 10 is p-type Al. 0.07 Ga 0.93 Since it is smaller than the thermal expansion coefficient of the N layer 13, p-type Al 0.07 Ga 0.93 Although compressive stress is generated in the N layer 13, tensile stress is generated in the compound semiconductor layer when the thermal expansion force of the substrate is larger than the thermal expansion force of the compound semiconductor layer. Also in this case, when the atmospheric pressure is made higher or lower than the atmospheric pressure, the tensile stress generated in the compound semiconductor layer is relaxed.
[0135]
(Sixth embodiment)
Hereinafter, a method for forming a semiconductor layer according to the sixth embodiment of the present invention will be described with reference to FIGS.
[0136]
In the sixth embodiment, a p-type compound semiconductor layer containing gallium nitride as a main component, for example, p-type Al, mainly used for a light emitting device (semiconductor laser device) having a short wavelength. x Ga 1-x Although this is a method that can reduce the resistance of the N semiconductor layer (0 ≦ x ≦ 1), the sixth embodiment is similarly applied to other group III-V compound semiconductor layers into which p-type impurities are introduced. can do.
[0137]
First, similarly to the first embodiment, a p-type Al having a thickness of 0.7 μm is formed on the sapphire substrate 10 via the low-temperature buffer layer 11 and the GaN layer 12 by the MOVPE method. 0.07 Ga 0.93 N layer 13 is grown.
[0138]
Next, the sapphire substrate 10 on which the laminated film is formed is transferred from the reaction furnace of the MOVPE apparatus to the annealing furnace, and nitrogen gas is introduced at a flow rate of 3 L / min (standard state) so that the atmospheric pressure is maintained. Sapphire substrate 10 and then p-type Al 0.07 Ga 0.93 The N layer 13 is heat-treated as follows.
[0139]
First, as shown in FIG. 7, a first tray 21 heated to, for example, 750 ° C. by a first heater 21a, and a second heater 22a are placed on a heat sink 20 positioned in the annealing furnace. The second tray 22 heated to, for example, 570 ° C. and the third tray 23 heated to, for example, 375 ° C. by the third heater 23a are disposed, and the substrate 24 (sapphire transferred to the annealing furnace) is disposed. On the substrate 10, the low-temperature buffer layer 11, the GaN layer 12, and the p-type Al 0.07 Ga 0.93 A stacked body in which the N layer 13 is sequentially stacked is referred to as a substrate 24. ) On the first tray 21, the temperature of the first tray 21 is increased from room temperature (25 ° C.) to 750 ° C. at a temperature increase rate of 10 ° C. (10 ° C./s) per second. 24 is heated at a temperature of 750 ° C. for 1 hour.
[0140]
Next, the substrate 24 is moved in parallel by the substrate transfer tool 25 so that the substrate 24 straddles the first tray 21 set at 750 ° C. and the second tray 22 set at 570 ° C. Put. In this way, p-type Al 0.07 Ga 0.93 A sudden temperature gradient is generated in the N layer 13 in a direction parallel to the substrate. For this reason, the hydrogen atom inactivating the p-type impurity (Mg) is p-type Al. 0.07 Ga 0.93 Since it moves from a high temperature part (first tray side part) in the N layer 13 to a low temperature part (second tray side part), p-type Al 0.07 Ga 0.93 Efficiently discharged from N layer 13, p-type Al 0.07 Ga 0.93 The resistance value of the N layer 13 is reduced.
[0141]
When the heat treatment process is completed, the sapphire substrate 10 is taken out of the annealing furnace and then p-type Al. 0.07 Ga 0.93 After forming a mask having openings of 2 mm in diameter at the four corners of a square having a side of 5 mm on the upper surface of the N layer 13, the sapphire substrate 10 is transferred to a vacuum deposition apparatus.
[0142]
Next, in a vacuum deposition apparatus, p-type Al is formed by resistance heating. 0.07 Ga 0.93 After a magnesium (Mg) film having a thickness of about 5 nm is deposited on the upper surface of the N layer 13 through a mask, a gold (Au) electrode having a thickness of about 200 nm is deposited on the magnesium film by an electron beam (EB). P-type Al 0.07 Ga 0.93 A circular electrode (test electrode) having a diameter of 2 mm is formed on the N layer 13.
[0143]
Next, after the sapphire substrate 10 is taken out from the vacuum deposition apparatus, the sapphire substrate 10 is cut into a 5 mm square chip shape so that the circular electrodes are positioned at the four corners, and then p-type Al 0.07 Ga 0.93 In order to evaluate the electrical characteristics of the N layer 13, hole measurement was performed at room temperature. As a result, p-type Al 0.07 Ga 0.93 The resistance value of the N layer 13 was about 3.5 Ω · cm.
[0144]
In the sixth embodiment, the substrate 20 is placed so as to straddle the first tray 21 and the second tray 22, and p-type Al. 0.07 Ga 0.93 A temperature gradient is generated in the N layer 13 in a direction parallel to the substrate. Instead, the substrate 20 is placed so as to straddle the first tray 21, the second tray 22, and the third tray 23. P-type Al 0.07 Ga 0.93 A temperature gradient may be generated in the N layer 13 in a direction parallel to the substrate. Thus, when the substrate 20 is placed so as to straddle three trays having different temperatures, p-type Al 0.07 Ga 0.93 Since the temperature gradient generated in the N layer 13 becomes more steep, p-type Al 0.07 Ga 0.93 The resistance value of the N layer 13 is further reduced.
[0145]
(Seventh embodiment)
Hereinafter, a method for forming a semiconductor layer according to the seventh embodiment of the present invention will be described with reference to FIGS.
[0146]
The seventh embodiment reduces the operating current of the light emitting element by reducing the resistance of the p-type compound semiconductor layer used for the cladding layer, contact layer, or light guide layer of the light emitting element (laser element), This is a method for improving the reliability of the light emitting element.
[0147]
First, as shown in FIG. 8, a sapphire substrate 30 having a diameter of, for example, 5 cm is held by a susceptor in a reaction furnace (not shown) of the MOVPE apparatus, and then the reaction furnace is evacuated. Next, after making the inside of the reaction furnace into a hydrogen atmosphere having a pressure of 40 kPa, the temperature of the reaction furnace is raised to about 1100 ° C. and the sapphire substrate 20 is heated, so Perform a minute of thermal cleaning.
[0148]
Next, after the temperature of the reactor is lowered to about 500 ° C., trimethylgallium (TMG) with a flow rate of 6 mL / min (standard state) and a flow rate of 7.5 L / min (standard state) are put into the reactor. Ammonia (NH Three ) A gas and a hydrogen as a carrier gas are simultaneously supplied to grow a low-temperature buffer layer (not shown) made of a GaN layer having a thickness of 20 nm on the sapphire substrate 20.
[0149]
Next, after raising the temperature of the reactor to about 1000 ° C., silane (SiH containing n-type impurities) is contained in the reactor. Four ) A gas is supplied so that the impurity concentration of silicon is about 1 × 10 6 on the low-temperature buffer layer. 18 cm -3 And an n-type contact layer 31 made of an n-type GaN layer having a thickness of about 4 μm is grown.
[0150]
Next, by additionally supplying trimethylaluminum (TMA) at a flow rate of 1.7 mL / min into the reaction furnace, the impurity concentration of silicon is 5 × 10 5 on the n-type contact layer 31. 17 cm -3 N-type Al having a thickness of about 0.7 μm 0.07 Ga 0.93 An n-type cladding layer 32 made of an N layer is grown.
[0151]
Next, only the supply of trimethylaluminum (TMA) is stopped, and the impurity concentration of silicon is about 1 × 10 6 on the n-type cladding layer 32. 18 cm -3 And a first light guide layer 33 made of an n-type GaN layer having a thickness of about 100 nm is grown.
[0152]
Next, after the temperature of the reactor is lowered to about 800 ° C., the carrier gas is changed from hydrogen gas to ammonia gas, and trimethylindium (TMI) and trimethylgallium (TMG) are alternately supplied into the reactor. As a result, an In layer having a thickness of about 3 nm is formed on the first light guide layer 33. 0.1 Ga 0.9 An active layer 34 having a multiple quantum well structure including a quantum well layer (3 layers) made of N layers and a barrier layer (2 layers) made of a GaN layer having a thickness of about 9 nm is formed.
[0153]
Next, after raising the temperature of the reactor again to about 1000 ° C., the carrier gas is changed from nitrogen gas to hydrogen gas, and trimethylgallium (TMG), ammonia (NH Three ) Gas and trimethylaluminum (TMA), p-type impurity biscyclopentadienylmagnesium (Cp) 2 By supplying Mg 2 gas, the concentration of impurities made of magnesium is 5 × 10 5 on the active layer 34. 17 cm -3 P-type Al having a thickness of about 20 nm 0.15 Ga 0.85 A cap layer 35 made of an N layer is grown.
[0154]
Next, on the cap layer 35, the impurity concentration of magnesium is 1 × 10. 18 cm -3 After the second light guide layer 36 having a thickness of about 150 nm is grown, the impurity concentration of magnesium is 5 × 10 5 on the second light guide layer 36. 17 cm -3 P-type Al having a thickness of about 0.7 μm 0.07 Ga 0.93 A p-type cladding layer 37 made of an N layer is grown, and then the impurity concentration of magnesium is 1 × 10 1 on the p-type cladding layer 37. 18 cm -3 And a p-type contact layer 38 made of a p-type GaN layer having a thickness of about 0.1 μm is grown.
[0155]
Next, a heat treatment is performed on the III-V compound semiconductor layer into which the p-type impurity is introduced, for example, the second light guide layer 36, the p-type cladding layer 37, and the p-type contact layer 38. As a heat treatment method for these p-type III-V compound semiconductor layers, the semiconductor layer forming methods according to the first to sixth embodiments can be applied, but here, the fourth embodiment is applied. The case will be described.
[0156]
After the sapphire substrate 30 is transferred from the reaction furnace of the MOVPE apparatus to the annealing furnace and the sapphire substrate 30 is placed on the tray in the annealing furnace, the annealing furnace is once evacuated and then nitrogen gas is introduced into the annealing furnace. It is introduced at a flow rate of 3 L / min (standard state) to bring the inside of the furnace to atmospheric pressure.
[0157]
Next, the tray on which the sapphire substrate 30 is placed is heated from room temperature (25 ° C.) to 750 ° C. at a temperature rising rate of 10 ° C. (10 ° C./s) per second, and then at a temperature of 750 ° C. for 1 hour. Then, the first heat treatment is performed by cooling the temperature of the tray to room temperature. In the first heat treatment step, nitrogen gas is continuously introduced into the furnace at a flow rate of 3 mL / min (standard state) to keep the furnace at atmospheric pressure.
[0158]
Next, the tray on which the sapphire substrate 30 is placed is heated from room temperature (25 ° C.) to 750 ° C. at a temperature rising rate of 10 ° C. (10 ° C./s) per second, and then at a temperature of 750 ° C. for 1 hour. Then, a second heat treatment is performed by cooling the temperature of the tray to room temperature. In the second heat treatment step, nitrogen gas is continuously introduced into the furnace at a flow rate of 3 mL / min (standard state) to keep the inside of the furnace at atmospheric pressure.
[0159]
When the first and second heat treatment steps are completed, the n-type contact layer 31 is exposed by selective dry etching, and then a laminated film of a titanium film and an aluminum film on the upper surface of the n-type contact layer 31 An n-side electrode 39 made of is formed.
[0160]
Next, after the p-type contact layer 38 is processed into a ridge shape having a ridge width of about 2 μm, a striped p-side electrode made of a laminated film of a nickel film and a gold film is formed on the p-type contact layer 38. 40 is formed. In this case, the n-side electrode 39 and the p-side electrode 40 are made of silicon dioxide (SiO 2). 2 ).
[0161]
Next, the laminate is cleaved to form a light emitting element (semiconductor laser element) having a resonator length of 750 μm, and then silicon dioxide and titanium dioxide (TiO 2) are formed on one of the cleavage surfaces of the resonator. 2 ) And a highly reflective coating layer having a reflectance of 90% is formed to obtain a light emitting device (semiconductor laser device).
[0162]
According to the seventh embodiment, with respect to a group III-V compound semiconductor layer into which a p-type impurity is introduced, for example, the second light guide layer 36, the p-type cladding layer 37, or the p-type contact layer 38, 2 Since the heat treatment is performed once, the atoms inactivating the impurities of the second light guide layer 36, the p-type cladding layer 37, or the p-type contact layer 38 can be eliminated, and thereby, the compound semiconductor layers The resistance value can be reliably reduced.
[0163]
The laser element characteristics of the light emitting element obtained by performing twice the heat treatment for heating from room temperature to 750 ° C. at a temperature rising rate of 10 ° C./s were measured (corresponding to the fourth embodiment). Al 0.07 Ga 0.93 The resistivity of the p-type cladding layer 37 made of the N layer is about 3.5 Ω · cm, and is obtained by performing heat treatment once from room temperature to 750 ° C. at a rate of 0.3 ° C./s. (Equivalent to the first embodiment) When the laser element characteristics of the light emitting element were measured, p-type Al 0.07 Ga 0.93 The resistivity of the p-type cladding layer 37 made of the N layer was about 5 Ω · cm.
[0164]
FIG. 9 shows the relationship between the operating voltage of the light emitting element and the threshold current when the resistivity of the p-type cladding layer 37 is about 3.5 Ω · cm and about 5 Ω · cm. It can be seen that when the resistivity of the cladding layer 37 is low, the operating current is reduced when the threshold current is kept constant. For example, when the resistivity of the p-type cladding layer 37 is about 3.5 Ω · cm, the operating current when the threshold current is 50 mA is 5 V and the power consumption is about 0.25 W. When the resistivity of 37 is about 5 Ω · cm, the operating current when the threshold current is 60 mA is 6 V, and the power consumption is about 0.36 W.
[0165]
From these facts, when the method for forming a semiconductor layer according to the first to sixth embodiments is applied to a group III-V compound semiconductor layer into which a p-type impurity has been introduced, the operating voltage of the obtained light emitting element is reduced. Thus, power consumption can be reduced, whereby heat generation of the light-emitting element can be suppressed and reliability can be improved.
[0166]
In the first to sixth embodiments, the sapphire substrate is used as the substrate, but a silicon carbide substrate may be used instead.
[0167]
【The invention's effect】
According to the first method for forming a semiconductor layer according to the present invention, when the compound semiconductor layer is heated, a temperature gradient is generated in the compound semiconductor layer, thereby inactivating the p-type impurity from the compound semiconductor layer. Since atoms can be eliminated, the resistance value of the compound semiconductor layer can be reliably reduced.
[0168]
According to the second method for forming a semiconductor device of the present invention, it is possible to suppress a situation in which atoms that inactivate the p-type impurity enter the compound semiconductor layer in the cooling process of the heat treatment step. Can be reduced.
[0169]
According to the third method for forming a semiconductor layer according to the present invention, when the compound semiconductor layer is heated, the internal stress of the compound semiconductor layer is relaxed, thereby inactivating the p-type impurity from the compound semiconductor layer. Since atoms can be eliminated, the resistance value of the compound semiconductor layer can be reliably reduced.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a laminated structure that is an object of a method for forming a semiconductor layer according to first to sixth embodiments.
FIG. 2 shows a temperature rise rate and p-type Al in the heat treatment step of the semiconductor layer forming method according to the first embodiment. 0.07 Ga 0.93 It is a characteristic view which shows the relationship with the resistivity of N layer.
FIG. 3 shows a temperature drop rate and p-type Al in the cooling process after heating in the heat treatment step of the semiconductor layer forming method according to the second embodiment. 0.07 Ga 0.93 It is a characteristic view which shows the relationship with the resistivity of N layer.
FIG. 4 shows partial pressure of hydrogen gas in a mixed gas introduced into an annealing furnace and p-type Al in a cooling process after heating in a heat treatment step of a semiconductor layer forming method according to a third embodiment. 0.07 Ga 0.93 It is a characteristic view which shows the relationship with the resistivity of N layer.
FIG. 5 shows the number of heat treatment steps and p-type Al in the method for forming a semiconductor layer according to the fourth embodiment. 0.07 Ga 0.93 It is a characteristic view which shows the relationship with the resistivity of N layer.
FIG. 6 is a cross-sectional view showing the relationship between the atmospheric pressure during heat treatment and the cross-sectional shape of a laminated film formed on a sapphire substrate in the semiconductor layer forming method according to the fifth embodiment.
FIG. 7 shows p-type Al in the method for forming a semiconductor layer according to the sixth embodiment. 0.07 Ga 0.93 It is sectional drawing which shows the method of producing the temperature gradient parallel to a board | substrate in N layer.
FIG. 8 is a cross-sectional view of a light emitting device that is an object of a method for forming a semiconductor layer according to a seventh embodiment.
FIG. 9 is a characteristic diagram showing a relationship between an operating voltage and a threshold current of a light emitting device obtained by the semiconductor layer forming method according to the seventh embodiment.
[Explanation of symbols]
10 Sapphire substrate
11 Low temperature buffer layer
12 GaN layer
13 p-type Al 0.07 Ga 0.93 N layers
20 Heat sink
21 First tray
21a First heater
22 Second tray
22a Second heater
23 Second tray
23a Third heater
24 Substrate
25 Substrate transport tool
30 Sapphire substrate
31 n-type contact layer
32 n-type cladding layer
33 First light guide layer
34 Active layer
35 Cap layer
36 Second light guide layer
37 p-type cladding layer
38 p-type contact layer
39 n-side electrode
40 p-side electrode

Claims (3)

p型不純物が導入されたIII-V族の化合物半導体層を基板上に形成する工程と、前記化合物半導体層に対して熱処理を行なう工程とを備え、
前記熱処理を行なう工程は、前記化合物半導体層を加熱する過程において、10℃/sよりも高い昇温レートで加熱し、前記化合物半導体層に前記基板と垂直な方向に温度勾配を生じさせることにより、前記化合物半導体層から前記p型不純物を不活性化させている原子を排除する工程を含み、前記化合物半導体層を加熱する過程は、前記化合物半導体層の表面に冷却ガスをパルス的に供給する工程を含むことを特徴とする半導体層の形成方法。
forming a group III-V compound semiconductor layer into which a p-type impurity has been introduced on a substrate; and performing a heat treatment on the compound semiconductor layer,
The step of performing the heat treatment is performed by heating the compound semiconductor layer at a temperature rising rate higher than 10 ° C./s in the process of heating the compound semiconductor layer, thereby generating a temperature gradient in a direction perpendicular to the substrate. , look including the step of eliminating an atom from the compound semiconductor layer is made to inactivate the p-type impurity, the process of heating the compound semiconductor layer, the pulse supplying a cooling gas to the surface of the compound semiconductor layer forming a semiconductor layer-containing Mukoto wherein step of.
前記化合物半導体層を加熱する過程は、窒素ガス雰囲気中で行なわれ、前記冷却ガスは水素ガスであることを特徴とする請求項に記載の半導体層の形成方法。It said step of heating the compound semiconductor layer is performed in a nitrogen gas atmosphere, forming a semiconductor layer according to claim 1, wherein the cooling gas is hydrogen gas. 前記熱処理を行なう工程は、前記化合物半導体層に対して複数回の加熱及び冷却を行なって、前記化合物半導体層に複数回の温度勾配を生じさせる工程を含むことを特徴とする請求項1に記載の半導体層の形成方法。  The step of performing the heat treatment includes a step of heating and cooling the compound semiconductor layer a plurality of times to generate a temperature gradient in the compound semiconductor layer a plurality of times. Of forming a semiconductor layer.
JP2001116386A 2000-04-21 2001-04-16 Method for forming semiconductor layer Expired - Fee Related JP4028967B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001116386A JP4028967B2 (en) 2000-04-21 2001-04-16 Method for forming semiconductor layer

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-120759 2000-04-21
JP2000120759 2000-04-21
JP2001116386A JP4028967B2 (en) 2000-04-21 2001-04-16 Method for forming semiconductor layer

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003133911A Division JP2004006867A (en) 2000-04-21 2003-05-13 Method of forming semiconductor layer

Publications (2)

Publication Number Publication Date
JP2002026024A JP2002026024A (en) 2002-01-25
JP4028967B2 true JP4028967B2 (en) 2008-01-09

Family

ID=26590538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001116386A Expired - Fee Related JP4028967B2 (en) 2000-04-21 2001-04-16 Method for forming semiconductor layer

Country Status (1)

Country Link
JP (1) JP4028967B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI295483B (en) * 2002-01-31 2008-04-01 Sumitomo Chemical Co 3-5 group compound semiconductor, process for producing the same, and compound semiconductor element using the same

Also Published As

Publication number Publication date
JP2002026024A (en) 2002-01-25

Similar Documents

Publication Publication Date Title
JP3594826B2 (en) Nitride semiconductor light emitting device and method of manufacturing the same
JP3304787B2 (en) Semiconductor light emitting device and method of manufacturing the same
US6258617B1 (en) Method of manufacturing blue light emitting element
JP4641812B2 (en) Gallium nitride compound semiconductor laminate and method for producing the same
JP3833227B2 (en) Group III nitride p-type semiconductor manufacturing method and group III nitride semiconductor light emitting device
JP2009021638A (en) Nitride gallium based compound semiconductor luminous element
JP2000332362A (en) Semiconductor device and semiconductor light emitting element
US7108745B2 (en) Formation method for semiconductor layer
US6365923B1 (en) Nitride semiconductor light-emitting element and process for production thereof
JPWO2003077391A1 (en) Semiconductor laser and manufacturing method thereof
JP2010263140A (en) Method for manufacturing nitride semiconductor device
JP2919788B2 (en) Semiconductor device, method of manufacturing semiconductor device, and method of growing gallium nitride based semiconductor
JP3322179B2 (en) Gallium nitride based semiconductor light emitting device
JP4103309B2 (en) Method for manufacturing p-type nitride semiconductor
US20070015306A1 (en) Manufacturing method of P type group III nitride semiconductor layer and light emitting device
JP5305588B2 (en) GaN-based light emitting device and manufacturing method thereof
JP4028967B2 (en) Method for forming semiconductor layer
JP4720519B2 (en) Method for manufacturing p-type nitride semiconductor
JP5947183B2 (en) Method for forming p-type compound semiconductor layer
JP2004006867A (en) Method of forming semiconductor layer
EP1772909B1 (en) (AI,Ga,In)N-Based compound semiconductor and method of fabricating the same
JPH08203862A (en) Method for etching nitride compound semiconductor
JP4701513B2 (en) Light emitting device and manufacturing method thereof
JP3931777B2 (en) Nitride compound semiconductor etching method and semiconductor light emitting device manufacturing method
JP4414605B2 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070918

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071015

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121019

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131019

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees