JP4028101B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP4028101B2
JP4028101B2 JP24602398A JP24602398A JP4028101B2 JP 4028101 B2 JP4028101 B2 JP 4028101B2 JP 24602398 A JP24602398 A JP 24602398A JP 24602398 A JP24602398 A JP 24602398A JP 4028101 B2 JP4028101 B2 JP 4028101B2
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
external
resin package
portions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP24602398A
Other languages
Japanese (ja)
Other versions
JP2000040781A (en
Inventor
伸明 鈴木
正志 佐野
慎一 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP24602398A priority Critical patent/JP4028101B2/en
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to PCT/JP1999/002357 priority patent/WO1999060626A1/en
Priority to EP99918314A priority patent/EP1089335A4/en
Priority to US09/700,631 priority patent/US6486543B1/en
Priority to KR10-2000-7012944A priority patent/KR100378917B1/en
Priority to CNB998064114A priority patent/CN1219320C/en
Priority to TW088108022A priority patent/TW413834B/en
Publication of JP2000040781A publication Critical patent/JP2000040781A/en
Application granted granted Critical
Publication of JP4028101B2 publication Critical patent/JP4028101B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Description

【０００１】
【発明の属する技術分野】
本願発明は、適宜の回路基板などに面実装可能とされた樹脂パッケージ型の半導体装置、とくに光センサの発光部または受光部として好適に使用される半導体装置に関する。
【０００２】
【従来の技術】
従来より採用されている樹脂パッケージ型の半導体装置の一例を図２７および図２８に示す。この半導体装置Ｙは、金属板を打ち抜き形成することによって得られるフレームから製造された、いわゆるフレームタイプの発光ダイオード（ＬＥＤ）として構成されたものである。具体的には、それぞれの一端部１ａ，２ａどうしが対峙するようにして一対のリード端子１，２が設けられており、一方のリード端子１の一端部１ａには半導体チップ３（発光素子）が実装されており、この発光素子３の上面３０と他方のリード端子２の一端部２ａとがワイヤＷを介して電気的に導通されている。そして、発光素子３およびワイヤＷを封入するようにして、かつ発光素子３の直上が半球状の凸レンズ４６となるようにしてエポキシ樹脂などによって透明な樹脂パッケージ４が形成されている。このような発光ダイオードＹでは、各リード端子１，２のうちの樹脂パッケージ４に封入された部位がそれぞれ内部リード１０，２０とされており、各端子リード１，２のうちの樹脂パッケージ４から延出する部位が外部リード１１，１２とされている。これらの外部リード１１，１２は、それぞれがクランプ状に屈曲されて、先端側が樹脂パッケージの底面４５と同等高さ位置において所定長さ水平に延びる水平部１１ａ，２１ａとされている。
【０００３】
このように構成された発光ダイオードＹは、適宜の回路基板５などに面実装されて各種の光源、たとえば光センサの発光部などとして使用される。上記発光ダイオードＹを回路基板５に実装する場合には、いわゆるハンダリフローの手法が一般的に採用されている。このハンダリフローの手法では、各外部リード１１，２１の水平部１１ａ，２１ａの裏面側または回路基板５の端子パッド５０にクリームハンダを予め塗布しておき、各水平部１１ａ，２１ａと上記端子パッド５０とを対応させて発光ダイオードＹを上記回路基板５に載置した状態でリフロー炉に搬入することによって発光ダイオードＹが回路基板５に実装される。このリフロー炉では、ハンダペーストが２００℃程度にまで加熱されて再溶融させられるが、発光ダイオードＹが実装された回路基板５をリフロー炉から搬出して溶融ハンダを固化させれば上記発光ダイオードＹが上記回路基板５に実装固定される。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記した発光ダイオードＹでは、これを回路基板５に実装する際の実装面が各外部リード１１，２１の水平部１１ａ，２１ｂのみであるため、実装状態における発光ダイオードＹから発せられる光の向きが一義的に定められてしまう。すなわち、上記発光素子３の上面３０が発光面とされている場合には、回路基板５の上方に向けて光を発するようにしか発光ダイオードＹを実装することができず、回路基板５と平行に光を発するように発光ダイオードＹを実装することはできない。したがって、回路基板５と平行に光を発するようにするためには、発光面が外部リード１１，２１の水平部１１ａ，２１ａ（回路基板５）に対して垂直状とされた別の発光ダイオードが必要となる。このように、従来の発光ダイオードＹにおいては、光を発すべき方向に応じて発光ダイオードを使い分ける必要があり不便である。このような不具合は、半導体チップ３として受光素子が採用されてフォトダイオードやフォトトランジスタとして構成された半導体装置においても同様に生じうる。
【０００５】
本願発明は、上記した事情のもとで考え出されたものであって、回路基板などに半導体装置を実装する場合における半導体装置の実装向きの選択の自由度を高めることをその課題としている。
【０００６】
【発明の開示】
上記の課題を解決するため、本願発明では、次の技術的手段を講じている。
【０００７】
すなわち、本願発明により提供される半導体装置は、半導体チップが搭載される第１の内部リードと、上記半導体チップとワイヤを介して導通接続される第２の内部リードと、上記半導体チップ、ワイヤ、第１の内部リードおよび第２の内部リードを封入するようにして所定厚みを有する平面視略長矩形状の形態に形成され、上記第１の内部リードおよび上記第２の内部リードが長手方向に並ぶように封入され、かつ、短手方向に対向する第１および第２の側面、ならびに長手方向に対向し、上記第１の内部リード側に位置する第３の側面および上記第２の内部リード側に位置する第４の側面を有する樹脂パッケージと、上記第１の内部リードに連続するとともに上記樹脂パッケージの上記第１の側面側に形成された第１の外部リードと、上記第２の内部リードに連続するとともに上記第１の側面側に形成された第２の外部リードと、上記第１の内部リードに連続し、かつ上記第２の側面側に形成された第３の外部リードと、上記第２の内部リードに連続し、かつ上記第２の側面側に形成された第４の外部リードと、を備えた半導体装置であって、上記第１の外部リードおよび第２の外部リードは、上記第１の内部リードおよび上記第２の内部リードに対してそれぞれ狭小部を介して折り曲げられて、それらの基端部が上記第１の側面をその下方に向けて沿うようになされているとともに、上記第１の側面からさらに連続する部分がそれぞれ上記樹脂パッケージの底面に沿うようになされているとともに、上記第３の外部リードおよび第４の外部リードは、上記第１の内部リードおよび上記第２の内部リードに対してそれぞれ狭小部を介して折り曲げられて、それらの基端部が上記第２の側面をその下方に向けて沿うようになされているとともに、上記第２の側面からさらに連続する部分がそれぞれ上記底面に沿うようになされており、かつ、上記第１の外部リードおよび第３の外部リードの先端部は、上記底面から上記第３の側面側にまで連続して、この第３の側面における上記第１の側面および第２の側面に近接する部位を上方に向けて沿うようにしてそれぞれ形成されており、上記第２の外部リードおよび第４の外部リードの先端部は、上記底面から上記第４の側面側にまで連続して、この第４の側面における上記第１の側面および第２の側面に近接する部位を上方に向けて沿うようにしてそれぞれ形成されていることを特徴としている。なお、半導体チップとしては、発光素子または受光素子などが好適に採用され、上記半導体装置が発光ダイオード、フォトダイオードあるいはフォトトランジスタなどとして構成される。
【０００８】
上記構成では、上記樹脂パッケージの第１の側面に、第１の外部リードおよび第２の外部リードのそれぞれの基端部が沿うようになされて、これらの基端部がそれぞれ面実装用の外部端子部とされている。第１の外部リードは、半導体チップが実装された第１の内部リードに連続するものであり、第２の外部リードは半導体チップとワイヤを介して導通接続される第２の内部リードに連続するものであるから、上記第１の側面にはアノード（陽極端子）およびカソード（陰極端子）がそれぞれ形成されていることになる。しかも、樹脂パッケージの底面にも第１の外部リードおよび第２の外部リードのそれぞれが形成されていることから、上記底面にもアノードおよびカソードがそれぞれ形成されていることになる。このように、上記構成の半導体装置では、アノードおよびカソードの対が上記樹脂パッケージの第１の側面および第２の側面にそれぞれ形成されている。このため、上記構成の半導体装置では、上記第１の側面を回路基板などの実装対象に対する実装面として上記半導体装置を実装することがでるとともに、底面をも実装面とすることができ、半導体装置を実装する際における実装向きの選択の自由度が高められている。したがって、半導体装置の種類や回路基板などにおける配置に応じて実装面を使い分けることができる。
【０００９】
たとえば、発光ダイオード（ＬＥＤ）として構成された半導体装置では、上記半導体チップ（発光素子）の上面が発光面とされている場合を考えれば、樹脂パッケージの第１の側面を実装面とすれば発光面が回路基板などの実装対象に対して起立状とされ、回路基板などの表面に対して平行に光を発するようにすることができる。一方、上記樹脂パッケージの底面を実装面とすれば、発光面が回路基板などの実装対象の表面に対して平行となり、回路基板などの表面に対して垂直に光を発するようにすることができる。もちろん、フォトダイオードとして構成された半導体装置においては、実装面を適宜選択すれば、実装対象となる回路基板などに対して平行に進行してくる光を受光するようにも、回路基板などに向けて垂直に進行してくる光を受光するようにも構成することができる。
【００１０】
このように、上記半導体装置では、回路基板などの実装対象に平行となる光を発し、あるいは平行な光を受光できる半導体装置や、垂直光を発光でき、あるいは受光できる半導体装置を種類などに応じて使い分ける必要がなく、便利である。
【００１１】
【００１２】
さらに、上記構成では、上記樹脂パッケージの第２の側面に、第３および第４の外部リードがそれぞれ形成されている。第３の外部リードは、第１の内部リードに連続するものであり、第４の外部リードは、第２の内部リードに連続するものであるから、上記第２の側面にもアノードおよびカソードの対が形成されている。このため、上記構成では、上記第２の側面をも実装面とすることができ、半導体装置を回路基板などに実装する際の実装向きの選択の自由度がさらに高められる。
【００１３】
また、樹脂パッケージの底面においては、第１の内部リードと導通する第１および第３の外部リード、および第２の内部リードと導通する第２および第４の外部リードがそれぞれ形成され、計４個の外部リードが形成されている。このため、樹脂パッケージの底面を実装面とすれば、実装対象との接続箇所が４ヵ所となり、実装対象に対して良好に確実かつ良好に実装することができる。しかも、各外部リードを樹脂パッケージの底面における四隅部またはその近傍にそれぞれ離散的に形成すれば、上記半導体装置を実装する際に使用されハンダペーストの再溶融時におけるセルフアライメント効果を期待でき、上記半導体装置の実装精度を向上させることができる。
【００１４】
【００１５】
さらに、上記構成では、第１外部リードが上記樹脂パッケージの第１の側面、底面および第３の側面に連続して形成されているために、樹脂パッケージの底面側の角部が第１の外部リードによって囲まれており、同様にして、第２の外部リードないし第３の外部リードによって樹脂パッケージの底面側のその他の角部が囲まれている。このように、上記構成の半導体装置では、上記半導体装置の底面側の角部が各外部リードによって囲まれて補強されることになる。樹脂パッケージにおける角部は、半導体装置を取り扱う際に他の部材など干渉して欠けやすい部位であるが、このようにして樹脂パッケージの角部が補強されていれば、樹脂パッケージが欠けにくいといった利点が得られる。
【００１６】
【００１７】
【００１８】
【００１９】
【００２０】
【００２１】
【００２２】
【００２３】
【００２４】
【００２５】
【００２６】
【００２７】
【００２８】
本願発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【００２９】
【発明の実施の形態】
以下、本願発明の好ましい実施の形態を、図面を参照して具体的に説明する。図１は、本願発明の一実施形態に係る半導体装置の一例を表す全体斜視図、図２は、図１のII−II線に沿う断面図、図３は、図１の半導体装置の平面透視図、図４は、図１の半導体装置の底面図である。なお、これらの図において、従来例の半導体装置を説明するために参照した図面に表された部材および要素などと同等なものには同一の符号を付してある。
【００３０】
図１および図２に示すように、上記半導体装置Ｘは、金属板を打ち抜き形成するなどして得られるリードフレームから製造された、いわゆるフレームタイプの半導体装置Ｘとして構成されたものであり、本実施形態では発光ダイオードとして構成された半導体装置Ｘについて説明する。具体的には、上記半導体装置Ｘは、半導体チップとしての発光素子３が実装される第１リード端子１と、上記発光素子３の上面３０とワイヤＷを介して電気的に導通される第２のリード端子２と、上記発光素子３およびワイヤＷを封入するようにして直方体状に形成された樹脂パッケージ４と、を備えて大略構成されている。
【００３１】
図１ないし図４に良く表れているように、上記第１のリード端子１は、上記樹脂パッケージ４内に封入された第１の内部リード１０と、上記樹脂パッケージ４の外部において屈曲形成された第１および第３の外部リード１１，１２とを有している。
【００３２】
上記第１の内部リード１０は、上記樹脂パッケージ４の第１の側面４１と第２の側面４２の間において上記樹脂パッケージ４の底面４５に対して平行に延びる内部リード本体部１０ａを有しており、この内部リード本体部１０ａの中央部から上記樹脂パッケージ４の中心側に突出するようにして上記発光素子３が実装されるダイボンディングパッド１０ｂが形成されている。
【００３３】
上記第１および第３の外部リード１１，１２は、上記第１の内部リード１０の両端部からそれぞれ連続して形成されており、第１および第３の外部リード１１，１２の基端部は、上記樹脂パッケージ４の第１の側面４１および第２の側面４２にそれぞれ沿うようして下方に延びる第１外部端子部１１ａ，１２ａとされている。そして、さらに連続して上記樹脂パッケージ４の底面４５にまで上記第１および第３の外部リードが形成されてそれぞれ第２外部端子部１１ｂ，１２ｂとされており、第１および第３の外部リード１１，１２の先端部は、上記樹脂パッケージ４の第３の側面４３に沿うようにして上方に延びる第３外部端子部１１ｃ，１２ｃとされている。すなわち、上記第１および第３の外部リード１１，１２によって、上記樹脂パッケージ４の底面４５側の角部のうちの２つが囲まれた恰好とされている。
【００３４】
図１ないし図４に良く表れているように、上記第２の端子リード２は、上記樹脂パッケージ４内に封入された第２の内部リード２０と、上記樹脂パッケージ４の外部において屈曲形成された第２および第４の外部リード２１，２２とを有している。
【００３５】
上記第２の内部リード２０は、上記樹脂パッケージ４の第１の側面４１および第２の側面４２間において上記樹脂パッケージ４の底面４５に対して平行に延びるようにして形成されている。上記したように、上記第２の内部リード２０の中央部は、ワイヤＷを介して上記発光素子３の上面３０と繋げられている。このワイヤＷは、たとえば金などによって構成されている。
【００３６】
上記第２および第４の外部リード２１，２２は、上記第２の内部リード２０の両端部から連続して形成されており、第２および第４の外部リード２１，２２の基端部は、上記樹脂パッケージ４の第１の側面４１および第２の側面４２にそれぞれ沿うようして下方に延びる第１外部端子部２１ａ，２２ａとされている。そして、さらに連続して上記樹脂パッケージ４の底面４５および第３の側面４３に沿うようにして第２外部端子部２１ｂ，２２ｂおよび第３外部端子部２１ｃ，２２ｃがそれぞれ形成されている。このように、上記第２および第４の外部リード２１，２２によって、上記樹脂パッケージ４の底面側の角部のうちの残りの２つが囲まれた恰好とされており、結局、上記各外部リード１１，…によって上記樹脂パッケージ４における底面４５側の各角部が実質的に保護されている。
【００３７】
上記樹脂パッケージ４は、後述する金型成形などによって形成されており、上方に突出する半球状の集光レンズ部４６を有しているが、全体形状としては直方体状とされている。上記集光レンズ部４６は、発光素子３から発せられた光が四方に拡散しないようにするために設けられたものである。
【００３８】
このように構成された半導体装置Ｘでは、図１に良く表れているように、上記樹脂パッケージ４の第１の側面４１には、第１の内部リード１０に導通する第１の外部リード１１の第１外部端子部１１ａが形成されているとともに、第２の内部リード２０に導通する第２の外部リード２１の第１外部端子部２１ａが形成されている。すなわち、上記第１の側面４１には、アノードおよびカソードの対が形成されており、第１の側面を回路基板などの実装対象に対する実装面とすることができる。また、図３および図４に良く表れているように、上記樹脂パッケージ４の第２の側面４２にも、第１および第２の内部リード１０，２０のそれぞれと導通する第３の外部リード１２の第１外部端子部１２ａおよび第４の外部リード２２の第１外部端子部２２ａがそれぞれ形成されているため、第２の側面を実装面とすることができる。さらに、図４に良く表れているように、上記樹脂パッケージ４の底面４５には、上記第１および第３の外部リード１１，１２の第２外部端子部１１ｂ，１２ｂがそれぞれ形成されているとともに、上記第２および第４の外部リード２１，２２の第２外部端子部２１ｂ，２２ｂがそれぞれ形成されているため、底面４５をも実装面とすることができる。
【００３９】
次に、上記構成の半導体装置Ｘの製造方法について図５ないし図１１を参照しつつ簡単に説明するが、便宜上、この製造方法に使用されるリードフレーム６について図５を参照しつつ先に説明する。なお、図５は、上記半導体装置の製造に用いられるリードフレームの平面図、図６は、ワイヤボンディング工程を説明するための図、図７は、樹脂パッケージング工程を説明するための断面図、図８は、上記半導体装置の外部リードをフォーミングしていない中間品の状態を表す全体斜視図、図９ないし図１１は、外部リードのフォーミング工程を説明するための図である。
【００４０】
上記リードフレーム６は、銅や鉄などの金属板を打ち抜くなどして得られるものであり、図５に示すように平行に延びる一対のサイドフレーム６０，６０を有している。これらのサイドフレーム６０，６０を掛け渡すようにして２つのクロスフレーム６１ａ，６１ｂからなるクロスフレーム対６１が等間隔毎に形成されており、各クロスフレーム対６１を構成するクロスフレーム６１ａ，６１ｂは上記各サイドフレーム６０，６０よりの部位においてサポートフレーム６２，６２によって連結されている。また、各クロスフレーム対６１の一方のクロスフレーム６１ａは、隣合うクロスフレーム対６１の他方のクロスフレーム６１ｂと２つのタイバー６３，６３によってそれぞれ連結されている。上記クロスフレーム対６１および上記各サポートフレーム６２，６２によって囲まれる矩形領域には、一方のクロスフレーム６１ａ側から他方のクロスフレーム６１ｂ側に突出するようにして上記半導体装置Ｘの構成部分となるべきダイボンディングパッド１０ｂが打ち抜き形成されている。
【００４１】
このように構成されたリードフレーム６においては、まず、図５において上記ダイボンディングパッド１０ｂにおける２点鎖線で囲んだ領域Ｈに半導体チップ３が実装される。上記したように上記半導体装置Ｘが発光ダイオードとして構成される場合には、半導体チップ３としては発光ダイオードチップなどの発光素子が使用されるが、上記半導体装置Ｘがフォトダイオードとして構成される場合には上記半導体チップ３としてはフォトダイオードチップなどの受光素子などが使用される。もちろん、用途に応じて例示した以外の半導体チップを適宜実装してもよい。
【００４２】
次いで、上記半導体チップ３の上面３０と他方のクロスフレーム６１ｂとをワイヤＷによって接続する。このワイヤＷによる接続は、上記半導体チップ３の上面３０について行われるファーストボンディングと他方のクロスフレーム６１ｂについて行われるセカンドボンディングとからなる。
【００４３】
図６に示すように、ファーストボンディングは、キャピラリ７の先端部からワイヤＷの先端部を突出させておき、この部位を溶融させてボール状とし、これを上記半導体チップ３の上面３０に圧着することによって行われる。セカンドボンディングは、上記キャピラリ７の先端部からワイヤＷを引き出しつつ他方のクロスフレーム６１ｂの所定領域（ワイヤボンディング領域）にまで上記キャピラリ７を移動させ、ワイヤＷを圧着することによって行われる。なお、ワイヤボンディングを行うのに際して、上記リードフレーム６を支持台８などによって加熱してもよく、また超音波を供給しつつワイヤボンディングを行ってもよい。
【００４４】
続いて、所定の金型を用いて図５に示した上記リードフレーム６における仮想線で囲まれた領域Ｐに樹脂パッケージ４を形成する、この工程はたとえば以下のようにして行われる。すなわち、図７に示すように、まず、上下の各金型９Ａ，９Ｂによって形成されるキャビティ空間９０内に上記半導体チップ３を収容した状態で上記リードフレーム６の所定領域を挟持するようにして金型の型締めする。そして、上記キャビティ空間９０に溶融したエポキシ樹脂などの熱硬化性樹脂を注入し、注入樹脂が硬化した後に金型９Ａ，９Ｂを型開きすることによって樹脂パッケージ４が形成される。このとき、集光レンズ部４６も同時に形成される。
【００４５】
上記半導体装置Ｘが発光ダイオードとして構成される場合には、上記樹脂パッケージ４を形成する材料としては透明性の高い樹脂、たとえばエポキシ樹脂などが好適に採用される。もちろん、半導体チップ３としてフォトダイオードチップやフォトトランジスタチップなどの受光素子を採用する場合にも、上記樹脂パッケージ４を形成する材料としては、透明性の高いエポキシ樹脂などが好適に採用されるが、発光や受光を行う半導体装置Ｘとは異なる半導体装置として構成する場合には、必ずしも透明性の高い樹脂によって上記樹脂パッケージ４を形成する必要はなく、上記集光レンズ部４６を設ける必要もない。また、受光素子３として赤外光を選択的に受光するように構成されたものを使用する場合には、上記樹脂パッケージ４としては透明のものでもよいが、他の波長の光（ノイズ）による影響を排除して受光感度を高めるべく赤外光を選択的を透過させる黒色の樹脂を使用するのが好ましい。
【００４６】
このようにして樹脂パッケージ４が形成された後に、リードフレーム６における一点鎖線で示したラインに沿って切断することによって、図８に示すような半導体装置の中間品Ｘ′が得られる。この中間品Ｘ′は、上記樹脂パッケージ４の第１の側面４１および第２の側面４２から外部リード１１，１２，２１，２２となるべき部位１１Ａ，１２Ａ，２１Ａ，２２ＡがそれぞれＬ字状に突出したような形状をなしており、上記各Ｌ字状の部位１１Ａ，…が折り曲げられて図１に示したような半導体装置Ｘとされる。
【００４７】
具体的には、まず、図９に示すように、上記各Ｌ字状の部位１１Ａ，１２Ａ，２１Ａ，２２Ａを下方に折り曲げて、これらの各部位１１Ａ，１２Ａ，２１Ａ，２２Ａの基端部が上記樹脂パッケージ４の第１および第２の側面４１，４２に沿うようにする。これにより、各外部リード１１，１２，２１，２２の第１外部端子部１１ａ，１２ａ，２１ａ，２２ａが形成される。
【００４８】
次に、図１０に示すように、上記各部位１１Ａ，１２Ａ，２１Ａ，２２Ａを上記樹脂パッケージ４の底面４５に沿うようにしてさらに折り曲げて、各外部リード１１，１２，２１，２２の第２外部端子部１１ｂ，１２ｂ，２１ｂ，２２ｂを形成する。このとき、各部位１１Ａ，１２Ａ，２１Ａ，２２Ａの先端部は、平面視において上記樹脂パッケージ４の側方にはみ出したような恰好とされている。
【００４９】
続いて、図１１に示すように、上記樹脂パッケージ４からはみ出した各部位１１Ａ，１２Ａ，２１Ａ，２２Ａの先端部を上方に向けて折り曲げて上記第３または第４の側面４３，４４に沿うようにする。これにより、上記各部位１１Ａ，１２Ａ，２１Ａ，２２Ａの先端部が上記各外部リード１１，１２，２１，２２の第３外部端子部１１ｂ，１２ｃ，２１ｃ，２２ｃとされ、図１に示したような半導体装置Ｘとされる。
【００５０】
このようにして製造された半導体装置Ｘは、回路基板などに実装されて使用されるが、上記半導体チップ３として発光素子が採用された半導体装置Ｘでは、この半導体装置Ｘを各種の光源、たとえば光センサの発光部として使用することができる。上記半導体チップでは、適宜の実装面（本実施形態では、樹脂パッケージ４の第１の側面４１、第２の側面４２、および底面４５のいずれか）を選択することによって、回路基板などの実装対象に垂直に光を発するような実装状態と、実装対象に対して平行に光を発するような実装状態とを選択することができるようになる。たとえば、発光ダイオードとして構成された半導体装置Ｘにおいて、発光素子３の上面３０が発光面となされている場合には、図１２に示すように、上記樹脂パッケージ４の底面４５を実装面とすれば、実装対象５に垂直に光を発するように構成することができ、第１または第２の側面４１，４２を実装面とすれば実装対象に対して平行に光を発するように構成することができる。なお、上記半導体チップ３として受光素子を用いた場合には、光センサの受光部などとして使用することができる。
【００５１】
なお、上記半導体装置Ｘの実装には、たとえばハンダリフローの手法が好適に採用される。このハンダリフローの手法では、予め上記半導体装置Ｘの各外部リード１１，…の表面に、あるいは回路基板などの実装対象５に形成された端子パッド５０，５０の表面にクリームハンダを塗布しておき、上記外部リード１１，１２，２１，２２と上記端子パッド５０，５０とを対応させて半導体装置Ｘを上記回路基板５に載置した状態でリフロー炉に搬入することによって発光ダイオードＸが回路基板５に実装される。このリフロー炉では、ハンダペーストが２００℃程度にまで加熱されて再溶融させられるが、発光ダイオードＸが実装された回路基板５をリフロー炉から搬出して溶融ハンダを固化させれば上記発光ダイオードＸが上記回路基板５に実装固定される。
【００５２】
次に、本願発明の参考例に係る半導体装置について図１３ないし図１５を参照しつつ説明する。なお、図１３は上記半導体装置の全体斜視図、図１４は上記半導体装置を実装対象物（回路基板など）に実装した状態を表す側面図、図１５は図１４のXV−XV線に沿う断面図である。また、これらの図において、本願発明の実施形態に係る半導体装置を説明するために参照した図面に表されていた部材および要素などと同等なものには同一の符号を付してあり、実施形態と共通な構成についての詳細な説明はここでは省略するものとする。
【００５３】
この半導体装置Ｘ１の基本的な構成は、図１３に示すように上述した実施形態の半導体装置Ｘと略同様である。この半導体装置Ｘ１が上記の実施形態の半導体装置Ｘと大きく異なる点は、第１ないし第４の外部リード１１，１２，２１，２２の構成である。すなわち、各外部リード１１，１２，２１，２２が、２つの先端部を有する分岐状とされている。そして、各外部リード１１，１２，２１，２２の一方の先端部の折り曲げられてそれぞれが樹脂パッケージ４の底面４５に沿うようになされて第２外部端子部１１ｂ，１２ｂ，２１ｂ，２２ｂとされている。一方、それぞれの他方の先端部は折り曲げられていない。第１および第３の外部リード１１，２１の他方の先端部は、第１の側面４１と略同一平面において広がるとともに、それぞれ第１の側面４１の両側縁から突出しており、第２および第４の外部リード１２，２２の他方の先端部は、第２の側面４２と略同一平面において広がるとともに、それぞれ第２の側面４２の両側縁から突出している。
【００５４】
このように構成された半導体装置Ｘ１では、第１の側面４１および第２の側面４２のそれぞれに陽極端子（アノード）および陰極端子（カソード）の対が１組形成されており、底面４５にはアノードおよびカソードの対が２組形成されている。したがって、上記半導体装置Ｘ１では、第１の側面４１、第２の側面４２および底面４５のそれぞれを実装面として回路基板などの実装対象物に実装することができる。
【００５５】
第１または第２の側面４１，４２を実装面として回路基板に実装した例を図１４に示すが、この場合には、第１および第２の外部リード１１，２１、または第３および第４の外部リード１２，２２のそれぞれの第１外部端子部１１ａ，２１ａ（１２ａ，２２ａ）が回路基板５と接続される。これらの第１外部端子部１１ａ，２１ａ，１２ａ，２２ａは、それぞれ第１または第２の側面４１，４２の側縁から突出して設けられていることから、これによって樹脂パッケージ４の全長よりも半導体装置Ｘ１の全長のほうが長くなされている。したがって、樹脂パッケージ４の側面４１，…や底面４５に沿うようにして外部リード１１，…が形成された上記の実施形態の半導体装置Ｘと比較すれば、樹脂パッケージ４から各外部リード１１，…の他方の先端部が突出して形成されている場合のほうがより安定して回路基板５などに実装されることになる。
【００５６】
回路基板５への半導体装置Ｘ１の実装には、ハンダリフローの手法が一般的に採用される。この方法では、たとえば回路基板の接続用端子部５０にクリームハンダを予め塗布した状態で半導体装置Ｘ１を載置し、ハンダを再溶融・固化させることによって半導体装置Ｘ１が実装される。このため、外部リード４１，…における接続領域の一部が樹脂パッケージ４から突出状とされた構成では、図１５に示したように突出した部分の上面にまで再溶融したハンダＨａが乗り上げる。そして、この状態でハンダＨａが固化して半導体装置Ｘ１が回路基板５などに実装されるため、より強固な接続状態を達成することができる。また、上記構成の半導体装置Ｘ１では、各外部リード１１，…の第２外部端子部１１ａ，…が底面の四隅部に離散的に形成されているために、底面４５を実装面とする場合には回路基板５との接続箇所が４ヵ所となるためにより安定した状態で半導体装置Ｘ１を実装でき、またセルフアライメント効果を発揮させて精度良く半導体装置Ｘ１を実装することができる。
【００５７】
なお、この参考例では、各外部リード１１，…が２つの先端部を有する分岐状とされ、それぞれの外部リード１１，…の他方の先端部が折り曲げられずに第１または第２の側面４１，４２の側縁から突出した形態の半導体装置Ｘ１について説明したが、各外部リード１１，…の他方の先端部が折り曲げられた構成とすることもできる。すなわち、図１６に示したように各外部リード１１，…が分岐状とされた構成において、他方の先端部が折り曲げられて第３または第４の側面４３，４４に沿うようになされた構成であってもよい。この構成では、樹脂パッケージ４の底面４５における四隅部が各外部リード１１，…によって囲まれて補強されるといった効果が得られる。
【００５８】
次に、本願発明の他の参考例に係る半導体装置について図１７および図１８を参照しつつ説明する。なお、図１７は、上記半導体装置の全体斜視図、図１８は、上記半導体装置の透視平面図である。また、これらの図においては、本願発明の上記した実施形態に係る半導体装置を説明するために参照した図面に表されていた部材および要素などと同等なものには同一の符号を付してあり、上記の実施形態と共通な構成ついての詳細な説明はここでは省略するものとする。
【００５９】
この半導体装置Ｘ２は、外部リード１１，１２が２つとされている点において上述した実施形態および参考例とは異なっている。各外部リード１１，２１は、第１および第２の内部リード１０，２０からそれぞれ連続して樹脂パッケージ４の第１の側面４１側に形成されている。そして、各外部リード１１，２１のそれぞれの基端部が第１の側面４１および底面４５に沿うようになされている。すなわち、各外部リード１１，２１における第１の側面４１に沿う部分がそれぞれ第１外部端子部１１ａ，２１ａとされているとともに、底面４５に沿う部分がそれぞれ第２外部端子部１１ｂ，２１ｂとされている。第１の外部リード１１の先端部はさらに折り曲げられて第３の側面に沿うようになされて第３外部端子部１１ｃとされ、第２の外部リード２１の先端部もさらに折り曲げられて第４の側面４４に沿うようになされて第３外部端子部２１ｃとされている。
【００６０】
このような構成では、第１の側面４１および底面４５のそれぞれにアノードおよびカソードの対が形成されているために、第１の側面および底面４５のそれぞれを実装面とすることができる。また、各外部リード１１，２１の先端部がそれぞれ第３または第４の側面４３，４４に沿うようになされており、これによって樹脂パッケージ４の底面４５における２つの角部が囲まれるような恰好とされて補強されている。
【００６１】
もちろん、外部リード１１，２１が２つとされた半導体装置Ｘ２において、各外部リード１１，２１が２つの先端部を有する分岐状としてもよい。すなわち、図１９に示したように、各外部リード１１，２１の一方の先端部のそれぞれが折り曲げられて底面４５に沿うようになされ、他方の先端部のそれぞれが折り曲げられずに第１の側面４１の両側縁から突出したような構成であってもよい。また、図２０に示したように、各外部リード１１，２１の他方の先端部も折り曲げられ、それぞれが第３または第４の側面４３，４４に沿うようになされた構成であってもよい。
【００６２】
次に、本願発明のさらに他の参考例に係る半導体装置について図２１および図２２を参照しつつ説明する。なお、図２１は、上記半導体装置の全体斜視図、図２２は、上記半導体装置の平面透視図である。また、これらの図においては、本願発明の上記した実施形態に係る半導体装置を説明するために参照した図面に表されていた部材および要素などと同等なものには同一の符号を付してあり、上記の実施形態と共通な構成ついての詳細な説明はここでは省略するものとする。
【００６３】
この半導体装置Ｘ３は、コの字状に形成された第１の内部リード１０に連続する２つの外部リード１１，１２が樹脂パッケージ４の第１の側面４１側に形成され、同じくコの字状とされた第２の内部リード２０に連続する２つの外部リード２１，２２が第２の側面４２側に形成されている点において上述した実施形態および参考例とは異なっている。第１および第３の外部リード１１，１２のそれぞれの基端部は、第１の側面４１および底面４５に沿うようになされており、第１の外部リード１１の先端部は折り曲げられて第３の側面４３に沿うようになされ、第３の外部リード１２の先端部も折り曲げられて第４の側面４４に沿うようになされている。一方、第２および第４の外部リード２１，２２は、第２の側面４２および底面４５に沿うようになされており、第２の外部リード２１の先端部は折り曲げられて第３の側面４３に沿うようになされ、第４の外部リード２２の先端部も折り曲げられて第４の側面４４に沿うようになされている。
【００６４】
このような構成では、樹脂パッケージ４の底面４５にアノードおよびカソードの対が２組形成され、第３および第４の側面４３，４４にはアノードおよびカソードの対が１組ずつ形成されている。このため、この半導体装置Ｘ３では、樹脂パッケージ４の底面４５、および第３および第４の側面４３，４４を実装面とすることができる。しかも、各外部リード１１，…によって樹脂パッケージ４の底面４５における四隅部がそれぞれ囲まれた恰好とされおり、これによって上記四隅部が補強されている。
【００６５】
この参考例のように第１の外部リード１１および第２の外部リード２１が互いに対向する第１の側面４１および第２の側面４２のそれぞれの側に形成された構成の半導体装置Ｘ３においても、種々に設計変更可能である。すなわち、図２３に示したように第１ないし第４の外部リード１１，…を、それぞれ２つの先端部を有する分岐状に構成し、各先端部を側面４１，…または底面４５に沿うようにしてもよい。また、図２４および図２５に示したように、２つの外部リード１１，２１を有し、各外部リード１１，２１が互いに対向する第１の側面４１側および第２の側面４２側にそれぞれ形成された構成としてもよいし、また図２６に示したように、２つの外部リード１１，２１を有する半導体装置Ｘ３において、各外部リード１１，２１が２つの先端部を有する分岐状としてもよい。
【図面の簡単な説明】
【図１】 本願発明の一実施形態に係る半導体装置の一例を表す全体斜視図である。
【図２】 図１のII−II線に沿う断面図である。
【図３】 上記半導体装置の平面透視図である。
【図４】 上記半導体装置の底面図である。
【図５】 上記半導体装置の製造に用いられるリードフレームの平面図である。
【図６】 ワイヤボンディング工程を説明するための図である。
【図７】 樹脂パッケージング工程を説明するための断面図である。
【図８】 上記半導体装置の外部リードをフォーミングしていない中間品の状態を表す全体斜視図である。
【図９】 図８の半導体装置の外部リードとなるべき部位を下方に折り曲げた状態を表す全体斜視図である。
【図１０】 図９の半導体装置の外部リードとなるべき部位をさらにもう一度折り曲げた状態を表す全体斜視図である。
【図１１】 図１０の半導体装置の外部リードとなるべきをさらにもう一度折り曲げた状態を表す全体斜視図である。
【図１２】 図１の半導体装置を回路基板に実装した状態を表す側面図である。
【図１３】 本願発明の参考例に係る半導体装置の一例を表す全体斜視図である。
【図１４】 図１３の半導体装置を実装対象物（回路基板など）に実装した状態を表す側面図である。
【図１５】 図１４のXV−XV線に沿う断面図である。
【図１６】 図１３の半導体装置の変形例を表す全体斜視図である。
【図１７】 本願発明の他の参考例に係る半導体装置の一例を表す全体斜視図である。
【図１８】 図１７の半導体装置の平面透視図である。
【図１９】 図１７の半導体装置の変形例を表す全体斜視図である。
【図２０】 図１７の半導体装置の他の変形例を表す全体斜視図である。
【図２１】 本願発明のさらに他の参考例に係る半導体装置の一例を表す全体斜視図である。
【図２２】 図２１の半導体装置の平面透視図である。
【図２３】 図２１の半導体装置の変形例を表す全体斜視図である。
【図２４】 図２１の半導体装置の他の変形例を表す全体斜視図である。
【図２５】 図２４の半導体装置の透視平面図である。
【図２６】 図２１の半導体装置のさらに他の変形例を表す全体斜視図である。
【図２７】 従来の半導体装置の一例を表す全体斜視図である。
【図２８】 従来例の半導体装置の断面図である。
【符号の説明】
Ｘ，Ｘ１，Ｘ２，Ｘ３ 半導体装置
３ 半導体チップ（発光素子）
４ 樹脂パッケージ
１０ 第１の内部リード
１１ 第１の外部リード
１２ 第３の外部リード
２０ 第２の内部リード
２１ 第２の外部リード
２２ 第４の外部リード
４１ 第１の側面（樹脂パッケージの）
４２ 第２の側面（樹脂パッケージの）
４３ 第３の側面（樹脂パッケージの）
４４ 第４の側面（樹脂パッケージの）
４５ 底面（樹脂パッケージの）
Ｗ ワイヤ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a resin package type semiconductor device which can be surface-mounted on an appropriate circuit board or the like, and more particularly to a semiconductor device suitably used as a light emitting portion or a light receiving portion of an optical sensor.
[0002]
[Prior art]
An example of a resin package type semiconductor device conventionally employed is shown in FIGS. This semiconductor device Y is obtained by stamping and forming a metal plate. This It is configured as a so-called frame type light emitting diode (LED) manufactured from a frame. Specifically, a pair of lead terminals 1 and 2 are provided so that the respective one end portions 1a and 2a face each other, and a semiconductor chip 3 (light emitting element) is provided at one end portion 1a of one lead terminal 1. Is mounted, and the upper surface 30 of the light emitting element 3 and the one end portion 2a of the other lead terminal 2 are electrically connected via a wire W. Then, a transparent resin package 4 is formed of an epoxy resin or the like so as to enclose the light emitting element 3 and the wire W, and so as to form a hemispherical convex lens 46 immediately above the light emitting element 3. In such a light emitting diode Y, portions of the lead terminals 1 and 2 enclosed in the resin package 4 are internal leads 10 and 20, respectively. The extending portions are external leads 11 and 12. Each of the external leads 11 and 12 is bent into a clamp shape, and the tip end is a horizontal portion 11a and 21a extending horizontally for a predetermined length at a height position equal to the bottom surface 45 of the resin package.
[0003]
The thus configured light-emitting diode Y is surface-mounted on an appropriate circuit board 5 or the like and used as various light sources, for example, a light-emitting portion of an optical sensor. When the light emitting diode Y is mounted on the circuit board 5, a so-called solder reflow method is generally employed. In this solder reflow method, cream solder is applied in advance to the back side of the horizontal portions 11a and 21a of the external leads 11 and 21 or to the terminal pads 50 of the circuit board 5, and the horizontal portions 11a and 21a and the terminal pads are applied. The light-emitting diode Y is mounted on the circuit board 5 by being carried into the reflow furnace in a state where the light-emitting diode Y is placed on the circuit board 5 in association with 50. In this reflow furnace, the solder paste is heated to about 200 ° C. and remelted. However, if the circuit board 5 on which the light emitting diode Y is mounted is taken out of the reflow furnace and the molten solder is solidified, the light emitting diode Y Is mounted and fixed on the circuit board 5.
[0004]
[Problems to be solved by the invention]
However, in the above-described light emitting diode Y, since the mounting surface when mounting this on the circuit board 5 is only the horizontal portions 11a and 21b of the external leads 11 and 21, the light emitted from the light emitting diode Y in the mounted state is transmitted. The direction is uniquely determined. That is, when the upper surface 30 of the light emitting element 3 is a light emitting surface, the light emitting diode Y can only be mounted so as to emit light upward of the circuit board 5, and is parallel to the circuit board 5. The light emitting diode Y cannot be mounted so as to emit light. Therefore, in order to emit light in parallel with the circuit board 5, another light emitting diode whose light emitting surface is perpendicular to the horizontal portions 11a and 21a (circuit board 5) of the external leads 11 and 21 is provided. Necessary. As described above, the conventional light emitting diode Y is inconvenient because it is necessary to use different light emitting diodes depending on the direction in which light should be emitted. Such a problem can also occur in a semiconductor device in which a light receiving element is employed as the semiconductor chip 3 and configured as a photodiode or a phototransistor.
[0005]
The present invention has been conceived under the circumstances described above, and an object thereof is to increase the degree of freedom in selecting the mounting direction of a semiconductor device when the semiconductor device is mounted on a circuit board or the like.
[0006]
DISCLOSURE OF THE INVENTION
In order to solve the above problems, the present invention takes the following technical means.
[0007]
That is, a semiconductor device provided by the present invention includes a first internal lead on which a semiconductor chip is mounted, a second internal lead that is conductively connected to the semiconductor chip via a wire, the semiconductor chip, a wire, First of The plan view has a predetermined thickness so as to enclose the internal lead and the second internal lead. Long Formed in a rectangular shape The first internal lead and the second internal lead are sealed so as to be aligned in the longitudinal direction, and are opposed to the first and second side surfaces facing in the short direction, and in the longitudinal direction, the first A third side surface located on the inner lead side and a fourth side surface located on the second inner lead side. Resin package and continuous with the first internal lead and the resin package the above A first external lead formed on the first side surface, a second external lead continuous with the second internal lead and formed on the first side surface, and the first internal lead. Continuous and above No. A third external lead formed on the side surface of the second side, and a fourth external lead continuous with the second internal lead and formed on the second side surface. The first external lead and the second external lead are bent with respect to the first internal lead and the second internal lead through narrow portions, respectively, and their base end portions are 1 side Facing down And is further continuous from the first side surface. Each part is The third external lead and the fourth external lead are configured to be along the bottom surface of the resin package, and the third external lead and the second internal lead are respectively connected to the first internal lead and the second internal lead through narrow portions. Bent and their base ends are on the second side Facing down And is further continuous from the second side surface. Each part is The leading ends of the first external lead and the third external lead are located above the bottom surface. No. The part which adjoins the said 1st side surface and 2nd side surface in this 3rd side surface continuously to the 3 side surface side Facing upward The tip ends of the second external lead and the fourth external lead are located above the bottom surface. No. The part which adjoins the said 1st side surface and 2nd side surface in this 4th side surface continuously to the 4 side surface side Facing upward It is characterized by being formed along each of them. Note that a light-emitting element or a light-receiving element is preferably employed as the semiconductor chip, and the semiconductor device is configured as a light-emitting diode, a photodiode, a phototransistor, or the like.
[0008]
In the above configuration, the base end portions of the first external lead and the second external lead are arranged along the first side surface of the resin package, and the base end portions are externally mounted for surface mounting. It is a terminal part. The first external lead is continuous with the first internal lead on which the semiconductor chip is mounted, and the second external lead is continuous with the second internal lead that is conductively connected to the semiconductor chip via the wire. Therefore, an anode (anode terminal) and a cathode (cathode terminal) are respectively formed on the first side surface. In addition, since the first external lead and the second external lead are also formed on the bottom surface of the resin package, the anode and the cathode are also formed on the bottom surface. Thus, in the semiconductor device having the above-described configuration, the anode and cathode pairs are formed on the first side surface and the second side surface of the resin package, respectively. Therefore, in the semiconductor device having the above configuration, the semiconductor device can be mounted using the first side surface as a mounting surface for a mounting target such as a circuit board, and the bottom surface can also be used as a mounting surface. The degree of freedom in selecting the mounting direction when mounting is increased. Therefore, the mounting surface can be properly used according to the type of the semiconductor device and the arrangement on the circuit board.
[0009]
For example, in a semiconductor device configured as a light emitting diode (LED), considering the case where the upper surface of the semiconductor chip (light emitting element) is a light emitting surface, light emission occurs when the first side surface of the resin package is a mounting surface. The surface can be raised with respect to a mounting target such as a circuit board, and light can be emitted in parallel to the surface of the circuit board or the like. On the other hand, if the bottom surface of the resin package is a mounting surface, the light emitting surface is parallel to the surface to be mounted such as a circuit board, and light can be emitted perpendicularly to the surface of the circuit board or the like. . Of course, in a semiconductor device configured as a photodiode, if a mounting surface is appropriately selected, light that travels parallel to the circuit board to be mounted is also received. Thus, it can be configured to receive light traveling vertically.
[0010]
As described above, in the semiconductor device described above, depending on the type of semiconductor device that emits light that is parallel to or can receive parallel light, such as a circuit board, or semiconductor device that can emit or receive vertical light. There is no need to use them separately.
[0011]
[0012]
further, In the above configuration, the third and fourth external leads are respectively formed on the second side surface of the resin package. Since the third external lead is continuous with the first internal lead, and the fourth external lead is continuous with the second internal lead, the anode and cathode of the second side are also provided. Pairs are formed. For this reason, in the said structure, the said 2nd side surface can also be made into a mounting surface, and the freedom degree of selection of the mounting direction at the time of mounting a semiconductor device on a circuit board etc. is raised further.
[0013]
On the bottom surface of the resin package, first and third external leads that are electrically connected to the first internal lead, and second and fourth external leads that are electrically connected to the second internal lead are formed, respectively, for a total of 4 A number of external leads are formed. For this reason, if the bottom surface of the resin package is used as the mounting surface, there are four places to be connected to the mounting target, and the mounting can be performed reliably and satisfactorily on the mounting target. Moreover, if each external lead is discretely formed at or near the four corners of the bottom surface of the resin package, a self-alignment effect at the time of remelting of the solder paste used when mounting the semiconductor device can be expected. The mounting accuracy of the semiconductor device can be improved.
[0014]
[0015]
further, In the above configuration, since the first external lead is continuously formed on the first side surface, the bottom surface, and the third side surface of the resin package, the corner portion on the bottom surface side of the resin package is formed by the first external lead. Similarly, other corners on the bottom surface side of the resin package are surrounded by the second external lead or the third external lead. Thus, in the semiconductor device having the above-described configuration, the corner portion on the bottom surface side of the semiconductor device is surrounded and reinforced by the external leads. The corner portion of the resin package is a portion that easily interferes with other members when handling a semiconductor device, but if the corner portion of the resin package is reinforced in this way, the advantage that the resin package is difficult to chip. Is obtained.
[0016]
[0017]
[0018]
[0019]
[0020]
[0021]
[0022]
[0023]
[0024]
[0025]
[0026]
[0027]
[0028]
Other features and advantages of the present invention will become more apparent from the detailed description given below with reference to the accompanying drawings.
[0029]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, preferred embodiments of the present invention will be specifically described with reference to the drawings. FIG. 1 shows the present invention. one 2 is an overall perspective view illustrating an example of the semiconductor device according to the embodiment, FIG. 2 is a cross-sectional view taken along the line II-II in FIG. 1, FIG. 3 is a plan perspective view of the semiconductor device in FIG. It is a bottom view of the semiconductor device. In these drawings, the same reference numerals are given to the equivalent parts and elements shown in the drawings referred to for describing the semiconductor device of the conventional example.
[0030]
As shown in FIGS. 1 and 2, the semiconductor device X is obtained by punching and forming a metal plate. This In this embodiment, the semiconductor device X configured as a light-emitting diode will be described. Specifically, the semiconductor device X includes a first lead terminal 1 on which the light emitting element 3 as a semiconductor chip is mounted, and a second electrically connected to the upper surface 30 of the light emitting element 3 via a wire W. The lead terminal 2 and the resin package 4 formed in a rectangular parallelepiped shape so as to enclose the light emitting element 3 and the wire W are roughly configured.
[0031]
As shown in FIGS. 1 to 4, the first lead terminal 1 is formed by bending the first internal lead 10 enclosed in the resin package 4 and the outside of the resin package 4. First and third external leads 11 and 12 are provided.
[0032]
The first internal lead 10 has an internal lead main body portion 10 a extending in parallel with the bottom surface 45 of the resin package 4 between the first side surface 41 and the second side surface 42 of the resin package 4. A die bonding pad 10b on which the light emitting element 3 is mounted is formed so as to protrude from the center of the internal lead main body 10a toward the center of the resin package 4.
[0033]
The first and third external leads 11 and 12 are formed continuously from both ends of the first internal lead 10, and the base ends of the first and third external leads 11 and 12 are The first external terminal portions 11a and 12a extend downward along the first side surface 41 and the second side surface 42 of the resin package 4, respectively. Further, the first and third external leads are continuously formed up to the bottom surface 45 of the resin package 4 to form the second external terminal portions 11b and 12b, respectively. The first and third external leads The tip portions of 11 and 12 are third external terminal portions 11 c and 12 c that extend upward along the third side surface 43 of the resin package 4. That is, two of the corners on the bottom surface 45 side of the resin package 4 are surrounded by the first and third external leads 11 and 12.
[0034]
As clearly shown in FIGS. 1 to 4, the second terminal lead 2 is formed by bending the second internal lead 20 enclosed in the resin package 4 and the outside of the resin package 4. Second and fourth external leads 21 and 22 are provided.
[0035]
The second internal lead 20 is formed between the first side surface 41 and the second side surface 42 of the resin package 4 so as to extend in parallel to the bottom surface 45 of the resin package 4. As described above, the central portion of the second internal lead 20 is connected to the upper surface 30 of the light emitting element 3 through the wire W. The wire W is made of, for example, gold.
[0036]
The second and fourth external leads 21 and 22 are formed continuously from both ends of the second internal lead 20, and the base ends of the second and fourth external leads 21 and 22 are The first external terminal portions 21a and 22a extend downward along the first side surface 41 and the second side surface 42 of the resin package 4, respectively. The second external terminal portions 21b and 22b and the third external terminal portions 21c and 22c are formed so as to continue along the bottom surface 45 and the third side surface 43 of the resin package 4, respectively. In this way, the second and fourth external leads 21 and 22 are preferably surrounded by the remaining two corners on the bottom surface side of the resin package 4. 11,... Substantially protect each corner on the bottom surface 45 side of the resin package 4.
[0037]
The resin package 4 is formed by mold molding, which will be described later, and has a hemispherical condensing lens portion 46 that protrudes upward. The overall shape of the resin package 4 is a rectangular parallelepiped shape. The condensing lens unit 46 is provided to prevent the light emitted from the light emitting element 3 from diffusing in all directions.
[0038]
In the semiconductor device X configured as described above, as clearly shown in FIG. 1, the first side surface 41 of the resin package 4 has the first external lead 11 conductive to the first internal lead 10. The first external terminal portion 11 a is formed, and the first external terminal portion 21 a of the second external lead 21 that is electrically connected to the second internal lead 20 is formed. That is, the first side surface 41 is formed with a pair of an anode and a cathode, and the first side surface can be a mounting surface for a mounting target such as a circuit board. Further, as clearly shown in FIGS. 3 and 4, third external leads 12 that are electrically connected to the first and second internal leads 10 and 20 also on the second side surface 42 of the resin package 4. Since the first external terminal portion 12a and the first external terminal portion 22a of the fourth external lead 22 are respectively formed, the second side surface can be used as a mounting surface. Further, as clearly shown in FIG. 4, the bottom surface 45 of the resin package 4 is formed with the second external terminal portions 11b and 12b of the first and third external leads 11 and 12, respectively. Since the second external terminal portions 21b and 22b of the second and fourth external leads 21 and 22 are respectively formed, the bottom surface 45 can also be used as a mounting surface.
[0039]
Next, a manufacturing method of the semiconductor device X having the above configuration will be briefly described with reference to FIGS. 5 to 11. For convenience, the lead frame 6 used in this manufacturing method will be described first with reference to FIG. To do. 5 is a plan view of a lead frame used for manufacturing the semiconductor device, FIG. 6 is a diagram for explaining a wire bonding process, and FIG. 7 is a cross-sectional view for explaining a resin packaging process. FIG. 8 is an overall perspective view showing a state of an intermediate product in which the external lead of the semiconductor device is not formed, and FIGS. 9 to 11 are diagrams for explaining a forming process of the external lead.
[0040]
The lead frame 6 is obtained by punching a metal plate such as copper or iron, and has a pair of side frames 60 and 60 extending in parallel as shown in FIG. Cross frame pairs 61 composed of two cross frames 61a and 61b are formed at equal intervals so as to span the side frames 60 and 60, and the cross frames 61a and 61b constituting each cross frame pair 61 are The support frames 62 and 62 are connected to each other from the side frames 60 and 60. Further, one cross frame 61 a of each cross frame pair 61 is connected to the other cross frame 61 b of the adjacent cross frame pair 61 by two tie bars 63, 63. A rectangular region surrounded by the cross frame pair 61 and the support frames 62 and 62 should be a component of the semiconductor device X so as to protrude from the one cross frame 61a side to the other cross frame 61b side. A die bonding pad 10b is formed by punching.
[0041]
In the lead frame 6 configured as described above, first, the semiconductor chip 3 is mounted in a region H surrounded by a two-dot chain line in the die bonding pad 10b in FIG. As described above, when the semiconductor device X is configured as a light-emitting diode, a light-emitting element such as a light-emitting diode chip is used as the semiconductor chip 3, but when the semiconductor device X is configured as a photodiode. As the semiconductor chip 3, a light receiving element such as a photodiode chip is used. Of course, semiconductor chips other than those exemplified in accordance with the application may be mounted as appropriate.
[0042]
Next, the upper surface 30 of the semiconductor chip 3 and the other cross frame 61 b are connected by a wire W. The connection by the wire W includes first bonding performed on the upper surface 30 of the semiconductor chip 3 and second bonding performed on the other cross frame 61b.
[0043]
As shown in FIG. 6, in the first bonding, the tip end portion of the wire W is protruded from the tip end portion of the capillary 7, this portion is melted to form a ball shape, and this is pressure-bonded to the upper surface 30 of the semiconductor chip 3. Is done by. Second bonding is performed by moving the capillary 7 to a predetermined region (wire bonding region) of the other cross frame 61b while drawing the wire W from the tip of the capillary 7, and crimping the wire W. When wire bonding is performed, the lead frame 6 may be heated by the support base 8 or the like, or wire bonding may be performed while supplying ultrasonic waves.
[0044]
Subsequently, the resin package 4 is formed in a region P surrounded by an imaginary line in the lead frame 6 shown in FIG. 5 using a predetermined mold. This process is performed as follows, for example. That is, as shown in FIG. 7, first, a predetermined region of the lead frame 6 is sandwiched in a state where the semiconductor chip 3 is accommodated in a cavity space 90 formed by upper and lower molds 9A and 9B. Tighten the mold. A resin package 4 is formed by injecting a molten thermosetting resin such as an epoxy resin into the cavity space 90 and opening the molds 9A and 9B after the injected resin is cured. At this time, the condenser lens portion 46 is also formed at the same time.
[0045]
When the semiconductor device X is configured as a light emitting diode, a highly transparent resin such as an epoxy resin is preferably used as a material for forming the resin package 4. Of course, even when a light receiving element such as a photodiode chip or a phototransistor chip is employed as the semiconductor chip 3, a highly transparent epoxy resin or the like is preferably employed as a material for forming the resin package 4. When the semiconductor device X is configured as a semiconductor device different from the semiconductor device X that emits and receives light, the resin package 4 is not necessarily formed of a highly transparent resin, and the condensing lens portion 46 is not necessarily provided. When the light receiving element 3 that is configured to selectively receive infrared light is used, the resin package 4 may be transparent, but may be light of other wavelengths (noise). In order to eliminate the influence and increase the light receiving sensitivity, it is preferable to use a black resin that selectively transmits infrared light.
[0046]
After the resin package 4 is formed in this manner, an intermediate product X ′ of the semiconductor device as shown in FIG. 8 is obtained by cutting along the line indicated by the alternate long and short dash line in the lead frame 6. In the intermediate product X ′, the portions 11A, 12A, 21A, and 22A to be the external leads 11, 12, 21, and 22 from the first side surface 41 and the second side surface 42 of the resin package 4 are L-shaped. Each of the L-shaped portions 11A,... Is bent to form the semiconductor device X as shown in FIG.
[0047]
Specifically, first, as shown in FIG. 9, the L-shaped portions 11A, 12A, 21A, and 22A are bent downward, and the base ends of these portions 11A, 12A, 21A, and 22A are formed. The first and second side surfaces 41 and 42 of the resin package 4 are aligned. Thereby, the first external terminal portions 11a, 12a, 21a, 22a of the external leads 11, 12, 21, 22 are formed.
[0048]
Next, as shown in FIG. 10, the portions 11A, 12A, 21A, and 22A are further bent along the bottom surface 45 of the resin package 4, and second portions of the external leads 11, 12, 21, and 22 are formed. External terminal portions 11b, 12b, 21b, and 22b are formed. At this time, the tip portions of the respective portions 11A, 12A, 21A, and 22A are made to look like they protrude from the side of the resin package 4 in plan view.
[0049]
Subsequently, as shown in FIG. 11, the tip portions of the portions 11A, 12A, 21A, and 22A that protrude from the resin package 4 are bent upward so as to follow the third or fourth side surfaces 43 and 44. To. As a result, the tip portions of the respective portions 11A, 12A, 21A, and 22A become the third external terminal portions 11b, 12c, 21c, and 22c of the external leads 11, 12, 21, and 22 as shown in FIG. Semiconductor device X.
[0050]
The semiconductor device X manufactured in this way is used by being mounted on a circuit board or the like. In the semiconductor device X in which a light emitting element is adopted as the semiconductor chip 3, the semiconductor device X is used as various light sources, for example, It can be used as a light emitting part of an optical sensor. In the semiconductor chip, by selecting an appropriate mounting surface (in this embodiment, any one of the first side surface 41, the second side surface 42, and the bottom surface 45 of the resin package 4), an object to be mounted such as a circuit board. It is possible to select a mounting state in which light is emitted perpendicularly to the mounting state and a mounting state in which light is emitted in parallel with the mounting target. For example, in the semiconductor device X configured as a light emitting diode, when the upper surface 30 of the light emitting element 3 is a light emitting surface, the bottom surface 45 of the resin package 4 is used as a mounting surface as shown in FIG. The mounting object 5 can be configured to emit light perpendicularly, and the first or second side surface 41 or 42 can be configured to emit light in parallel to the mounting object. it can. In addition, when a light receiving element is used as the semiconductor chip 3, it can be used as a light receiving portion of an optical sensor.
[0051]
For mounting the semiconductor device X, for example, a solder reflow technique is preferably employed. In this solder reflow method, cream solder is applied in advance to the surface of each external lead 11,... Of the semiconductor device X or to the surface of the terminal pads 50, 50 formed on the mounting target 5 such as a circuit board. When the semiconductor device X is mounted on the circuit board 5 with the external leads 11, 12, 21, 22 and the terminal pads 50, 50 corresponding to each other, the light emitting diode X is brought into the circuit board. 5 is implemented. In this reflow furnace, the solder paste is heated to about 200 ° C. and remelted. However, if the circuit board 5 on which the light emitting diode X is mounted is taken out of the reflow furnace and the molten solder is solidified, the light emitting diode X Is mounted and fixed on the circuit board 5.
[0052]
Next, the present invention Reference example A semiconductor device according to the above will be described with reference to FIGS. 13 is an overall perspective view of the semiconductor device, FIG. 14 is a side view showing a state in which the semiconductor device is mounted on an object to be mounted (circuit board or the like), and FIG. 15 is a cross section taken along line XV-XV in FIG. FIG. In these figures, the present invention The fruit The members and elements equivalent to those shown in the drawings referred to for describing the semiconductor device according to the embodiment are denoted by the same reference numerals. , Real A detailed description of the configuration common to the embodiments is omitted here.
[0053]
this The basic configuration of the semiconductor device X1 has been described above as shown in FIG. Fruit This is substantially the same as the semiconductor device X of the embodiment. this Semiconductor device X1 above The main difference from the semiconductor device X of the embodiment is the configuration of the first to fourth external leads 11, 12, 21, 22. That is, each external lead 11, 12, 21, 22 is branched with two tip portions. Then, one end portion of each of the external leads 11, 12, 21, and 22 is bent so that each of the external leads extends along the bottom surface 45 of the resin package 4 to form second external terminal portions 11 b, 12 b, 21 b, 22 b. Yes. On the other hand, each other tip is not bent. The other tip portions of the first and third external leads 11 and 21 spread in substantially the same plane as the first side surface 41 and protrude from both side edges of the first side surface 41, respectively. The other leading ends of the external leads 12, 22 spread in substantially the same plane as the second side surface 42 and protrude from both side edges of the second side surface 42.
[0054]
In the semiconductor device X <b> 1 configured as described above, a pair of an anode terminal (anode) and a cathode terminal (cathode) is formed on each of the first side surface 41 and the second side surface 42. Two pairs of anode and cathode are formed. Therefore, in the semiconductor device X1, each of the first side surface 41, the second side surface 42, and the bottom surface 45 can be mounted on a mounting object such as a circuit board as a mounting surface.
[0055]
FIG. 14 shows an example in which the first or second side surface 41, 42 is mounted on the circuit board as a mounting surface. In this case, the first and second external leads 11, 21 or the third and fourth The first external terminal portions 11 a and 21 a (12 a and 22 a) of the external leads 12 and 22 are connected to the circuit board 5. These first external terminal portions 11a, 21a, 12a, and 22a are provided so as to protrude from the side edges of the first or second side surfaces 41 and 42, respectively. The total length of the device X1 is longer. Therefore, the external leads 11 are formed along the side surfaces 41 and the bottom surface 45 of the resin package 4. the above Compared with the semiconductor device X of the embodiment, the case where the other tip of each of the external leads 11,... Protrudes from the resin package 4 is more stably mounted on the circuit board 5 or the like. become.
[0056]
For mounting the semiconductor device X1 on the circuit board 5, a solder reflow method is generally employed. In this method, for example, the semiconductor device X1 is mounted in a state where cream solder is previously applied to the connection terminal portion 50 of the circuit board, and the solder is remelted and solidified to mount the semiconductor device X1. Therefore, in the configuration in which a part of the connection region in the external leads 41,... Protrudes from the resin package 4, the remelted solder Ha rides on the upper surface of the protruding portion as shown in FIG. In this state, since the solder Ha is solidified and the semiconductor device X1 is mounted on the circuit board 5 or the like, a stronger connection state can be achieved. Further, in the semiconductor device X1 having the above configuration, since the second external terminal portions 11a of the external leads 11, are formed discretely at the four corners of the bottom surface, the bottom surface 45 is used as a mounting surface. Since the number of connection points with the circuit board 5 is four, the semiconductor device X1 can be mounted in a more stable state, and the semiconductor device X1 can be mounted with high accuracy by exerting a self-alignment effect.
[0057]
In addition, This reference example Then, each external lead 11,... Has a bifurcated shape having two tip portions, and the other tip portion of each external lead 11,... Is not bent, and the side edges of the first or second side surfaces 41, 42. The semiconductor device X1 that protrudes from the semiconductor device X1 has been described, but the other tip of each of the external leads 11,. You can also That is, as shown in FIG. 16, in the configuration in which each external lead 11,... Is branched, the other tip is bent so as to follow the third or fourth side surfaces 43, 44. There may be. In this configuration, an effect is obtained that the four corners of the bottom surface 45 of the resin package 4 are surrounded and reinforced by the external leads 11.
[0058]
Next, the present invention Other reference examples A semiconductor device according to the present invention will be described with reference to FIGS. FIG. 17 is an overall perspective view of the semiconductor device, and FIG. 18 is a perspective plan view of the semiconductor device. In these figures, the present invention is Above Components and elements equivalent to those shown in the drawings referred to for describing the semiconductor device according to the embodiment are denoted by the same reference numerals, above A detailed description of configurations common to the embodiment is omitted here.
[0059]
this The semiconductor device X2 is described above in that the number of external leads 11 and 12 is two. Embodiments and reference examples Is different. The external leads 11 and 21 are formed on the first side face 41 side of the resin package 4 continuously from the first and second internal leads 10 and 20, respectively. The base ends of the external leads 11 and 21 are arranged along the first side surface 41 and the bottom surface 45. That is, the portions along the first side surface 41 of the external leads 11 and 21 are the first external terminal portions 11a and 21a, respectively, and the portions along the bottom surface 45 are the second external terminal portions 11b and 21b, respectively. ing. The distal end portion of the first external lead 11 is further bent along the third side surface to form a third external terminal portion 11c, and the distal end portion of the second external lead 21 is further bent to form the fourth external terminal portion 11c. The third external terminal portion 21 c is formed along the side surface 44.
[0060]
In such a configuration, since a pair of anode and cathode is formed on each of the first side surface 41 and the bottom surface 45, each of the first side surface and the bottom surface 45 can be used as a mounting surface. Further, the front end portions of the external leads 11 and 21 are formed along the third or fourth side surfaces 43 and 44, respectively, so that two corner portions on the bottom surface 45 of the resin package 4 are surrounded by this. It has been reinforced.
[0061]
Of course, in the semiconductor device X2 having two external leads 11, 21, each external lead 11, 21 may have a branched shape having two tip portions. That is, as shown in FIG. 19, one of the front end portions of each of the external leads 11 and 21 is bent along the bottom surface 45, and the other end portion is not bent and the first side surface is not bent. The structure which protruded from both the side edges of 41 may be sufficient. Further, as shown in FIG. 20, the other tip of each of the external leads 11, 21 may be bent so that each of the external leads 11, 21 is along the third or fourth side surfaces 43, 44.
[0062]
Next, the present invention Other reference examples A semiconductor device according to the above will be described with reference to FIGS. 21 is an overall perspective view of the semiconductor device, and FIG. 22 is a plan perspective view of the semiconductor device. In these figures, the present invention is Above Components and elements equivalent to those shown in the drawings referred to for describing the semiconductor device according to the embodiment are denoted by the same reference numerals, above A detailed description of configurations common to the embodiment is omitted here.
[0063]
this In the semiconductor device X3, two external leads 11 and 12 continuing to the first internal lead 10 formed in a U-shape are formed on the first side surface 41 side of the resin package 4, and As described above, two external leads 21 and 22 that are continuous with the second internal lead 20 are formed on the second side face 42 side. Embodiments and reference examples Is different. The base end portions of the first and third external leads 11 and 12 are formed along the first side surface 41 and the bottom surface 45, and the distal end portion of the first external lead 11 is bent to form a third portion. The distal end portion of the third external lead 12 is also bent along the fourth side surface 44. On the other hand, the second and fourth external leads 21, 22 are formed along the second side surface 42 and the bottom surface 45, and the distal end portion of the second external lead 21 is bent to form the third side surface 43. The distal end portion of the fourth external lead 22 is also bent along the fourth side surface 44.
[0064]
In such a configuration, two pairs of anode and cathode are formed on the bottom surface 45 of the resin package 4, and one pair of anode and cathode is formed on the third and fourth side surfaces 43 and 44. For this reason, this In the semiconductor device X3, the bottom surface 45 of the resin package 4 and the third and fourth side surfaces 43 and 44 can be used as mounting surfaces. In addition, the four corners of the bottom surface 45 of the resin package 4 are surrounded by the external leads 11..., Thereby reinforcing the four corners.
[0065]
This reference example Also in the semiconductor device X3 having a configuration in which the first external lead 11 and the second external lead 21 are formed on the respective sides of the first side surface 41 and the second side surface 42 facing each other. ,seed The design can be changed. That is, as shown in FIG. 23, each of the first to fourth external leads 11,... Is formed in a branched shape having two tip portions, and each tip portion extends along the side surface 41,. May be. Also, as shown in FIG. 24 and FIG. 25, there are two external leads 11, 21, and the external leads 11, 21 are formed on the first side surface 41 side and the second side surface 42 side facing each other. Configuration Or Further, as shown in FIG. 26, in the semiconductor device X3 having the two external leads 11 and 21, each external lead 11 and 21 may have a branched shape having two tip portions.
[Brief description of the drawings]
FIG. 1 of the present invention one 1 is an overall perspective view illustrating an example of a semiconductor device according to an embodiment.
2 is a cross-sectional view taken along line II-II in FIG.
FIG. 3 is a plan perspective view of the semiconductor device.
FIG. 4 is a bottom view of the semiconductor device.
FIG. 5 is a plan view of a lead frame used for manufacturing the semiconductor device.
FIG. 6 is a diagram for explaining a wire bonding step.
FIG. 7 is a cross-sectional view for explaining a resin packaging process.
FIG. 8 is an overall perspective view showing a state of an intermediate product in which an external lead of the semiconductor device is not formed.
9 is an overall perspective view showing a state where a portion to be an external lead of the semiconductor device of FIG. 8 is bent downward;
10 is an overall perspective view showing a state in which a portion to be an external lead of the semiconductor device of FIG. 9 is bent once more.
11 is an overall perspective view showing a state in which the external lead of the semiconductor device of FIG. 10 is bent once more.
12 is a side view showing a state in which the semiconductor device of FIG. 1 is mounted on a circuit board.
FIG. 13 shows the present invention. Reference example It is a whole perspective view showing an example of the semiconductor device concerning.
14 is a side view showing a state in which the semiconductor device of FIG. 13 is mounted on an object to be mounted (circuit board or the like).
15 is a cross-sectional view taken along line XV-XV in FIG.
16 is an overall perspective view illustrating a modification of the semiconductor device of FIG.
FIG. 17 shows the present invention. Other reference examples It is a whole perspective view showing an example of the semiconductor device concerning.
18 is a plan perspective view of the semiconductor device of FIG. 17;
19 is an overall perspective view illustrating a modification of the semiconductor device of FIG.
20 is an overall perspective view illustrating another modification of the semiconductor device of FIG.
FIG. 21 shows the present invention. Other reference examples It is a whole perspective view showing an example of the semiconductor device concerning.
22 is a plan perspective view of the semiconductor device of FIG. 21. FIG.
23 is an overall perspective view illustrating a modification of the semiconductor device in FIG. 21. FIG.
24 is an overall perspective view illustrating another modification of the semiconductor device of FIG. 21. FIG.
25 is a perspective plan view of the semiconductor device of FIG. 24. FIG.
FIG. 26 is an overall perspective view illustrating still another modification of the semiconductor device of FIG.
FIG. 27 is an overall perspective view illustrating an example of a conventional semiconductor device.
FIG. 28 is a cross-sectional view of a conventional semiconductor device.
[Explanation of symbols]
X, X1, X2, X3 semiconductor device
3 Semiconductor chip (light emitting device)
4 Resin package
10 First internal lead
11 First external lead
12 Third external lead
20 Second internal lead
21 Second external lead
22 Fourth external lead
41 1st side surface (resin package)
42 Second side (resin package)
43 Third side (resin package)
44 4th side (of resin package)
45 Bottom (resin package)
W wire

Claims (2)

半導体チップが搭載される第１の内部リードと、上記半導体チップとワイヤを介して導通接続される第２の内部リードと、上記半導体チップ、ワイヤ、第１の内部リードおよび第２の内部リードを封入するようにして所定厚みを有する平面視略長矩形状の形態に形成され、上記第１の内部リードおよび上記第２の内部リードが長手方向に並ぶように封入され、かつ、短手方向に対向する第１および第２の側面、ならびに長手方向に対向し、上記第１の内部リード側に位置する第３の側面および上記第２の内部リード側に位置する第４の側面を有する樹脂パッケージと、上記第１の内部リードに連続するとともに上記樹脂パッケージの上記第１の側面側に形成された第１の外部リードと、上記第２の内部リードに連続するとともに上記第１の側面側に形成された第２の外部リードと、上記第１の内部リードに連続し、かつ上記第２の側面側に形成された第３の外部リードと、上記第２の内部リードに連続し、かつ上記第２の側面側に形成された第４の外部リードと、を備えた半導体装置であって、
上記第１の外部リードおよび第２の外部リードは、上記第１の内部リードおよび上記第２の内部リードに対してそれぞれ狭小部を介して折り曲げられて、それらの基端部が上記第１の側面をその下方に向けて沿うようになされているとともに、上記第１の側面からさらに連続する部分がそれぞれ上記樹脂パッケージの底面に沿うようになされているとともに、
上記第３の外部リードおよび第４の外部リードは、上記第１の内部リードおよび上記第２の内部リードに対してそれぞれ狭小部を介して折り曲げられて、それらの基端部が上記第２の側面をその下方に向けて沿うようになされているとともに、上記第２の側面からさらに連続する部分がそれぞれ上記底面に沿うようになされており、かつ、
上記第１の外部リードおよび第３の外部リードの先端部は、上記底面から上記第３の側面側にまで連続して、この第３の側面における上記第１の側面および第２の側面に近接する部位を上方に向けて沿うようにしてそれぞれ形成されており、上記第２の外部リードおよび第４の外部リードの先端部は、上記底面から上記第４の側面側にまで連続して、この第４の側面における上記第１の側面および第２の側面に近接する部位を上方に向けて沿うようにしてそれぞれ形成されていることを特徴とする、半導体装置。A first internal lead semiconductor chip is mounted, and a second inner leads are electrically connected via the semiconductor chip and the wire, the semiconductor chip, the wires, the first inner leads and the second internal lead so as to encapsulate formed in plan view length rectangular configuration having a predetermined thickness, said first inner lead and the second inner leads are sealed so as to align in the longitudinal direction, and the transverse direction Resin package having first and second side surfaces facing each other, a third side surface facing in the longitudinal direction and positioned on the first internal lead side, and a fourth side surface positioned on the second internal lead side When, the a first outer leads formed in the first side surface side of the resin package while continuous with the first internal lead, the first side as well as continuous to said second inner leads A second external lead that is formed on the side, continuous with the first inner leads, and a third outer leads formed in the upper Symbol second side surface side, continuous to said second inner leads And a fourth external lead formed on the second side surface side, and a semiconductor device comprising:
The first external lead and the second external lead are bent with respect to the first internal lead and the second internal lead through narrow portions, respectively, and the base end portions thereof are the first external lead and the first internal lead. The side surface is made to follow the lower side, and further continuous portions from the first side surface are made to follow the bottom surface of the resin package, respectively .
The third external lead and the fourth external lead are bent through narrow portions with respect to the first internal lead and the second internal lead, respectively, and their base ends are the second internal lead. The side surface is made to follow the lower side, and further continuous portions from the second side surface are made to follow the bottom surface, respectively , and
The distal end of the first external lead and the third external leads, continuously until the third side face side of the upper Symbol from the bottom, in the third of the first and second sides of the side surface the neighboring site are respectively formed so as along upward, the distal end portion of the second external lead and the fourth external leads, continuously until the fourth side face side of the upper Symbol from the bottom The semiconductor device is characterized in that each of the fourth side surfaces is formed so that the portions close to the first side surface and the second side surface are directed upward . 上記半導体チップは、発光素子または受光素子である、請求項１に記載の半導体装置。  The semiconductor device according to claim 1, wherein the semiconductor chip is a light emitting element or a light receiving element.
JP24602398A 1998-05-20 1998-08-31 Semiconductor device Expired - Fee Related JP4028101B2 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP24602398A JP4028101B2 (en) 1998-05-20 1998-08-31 Semiconductor device
EP99918314A EP1089335A4 (en) 1998-05-20 1999-04-30 Semiconductor device
US09/700,631 US6486543B1 (en) 1998-05-20 1999-04-30 Packaged semiconductor device having bent leads
KR10-2000-7012944A KR100378917B1 (en) 1998-05-20 1999-04-30 Semiconductor device
PCT/JP1999/002357 WO1999060626A1 (en) 1998-05-20 1999-04-30 Semiconductor device
CNB998064114A CN1219320C (en) 1998-05-20 1999-04-30 Reflective sensor
TW088108022A TW413834B (en) 1998-05-20 1999-05-18 Semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP13869198 1998-05-20
JP10-138691 1998-05-20
JP24602398A JP4028101B2 (en) 1998-05-20 1998-08-31 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2000040781A JP2000040781A (en) 2000-02-08
JP4028101B2 true JP4028101B2 (en) 2007-12-26

Family

ID=26471679

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24602398A Expired - Fee Related JP4028101B2 (en) 1998-05-20 1998-08-31 Semiconductor device

Country Status (1)

Country Link
JP (1) JP4028101B2 (en)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4494654B2 (en) * 2001-01-17 2010-06-30 ローム株式会社 Semiconductor device manufacturing method and semiconductor device
DE102006032416A1 (en) * 2005-09-29 2007-04-05 Osram Opto Semiconductors Gmbh Radiation-emitting component
JP2008198807A (en) * 2007-02-14 2008-08-28 Nichia Corp Semiconductor device
JP4689637B2 (en) * 2007-03-23 2011-05-25 シャープ株式会社 Semiconductor light emitting device
JP2008258530A (en) * 2007-04-09 2008-10-23 Rohm Co Ltd Semiconductor light-emitting device
JP5069960B2 (en) * 2007-07-13 2012-11-07 ローム株式会社 Semiconductor light emitting device
JP5179106B2 (en) * 2007-07-13 2013-04-10 ローム株式会社 Semiconductor light emitting device
KR101380386B1 (en) * 2007-09-04 2014-04-02 서울반도체 주식회사 Light emitting diode package with high reliability
TWM337834U (en) * 2007-12-10 2008-08-01 Everlight Electronics Co Ltd Package structure for light emitting diode
JP2010003743A (en) * 2008-06-18 2010-01-07 Toshiba Corp Light-emitting device
CN103178191B (en) * 2011-12-24 2015-10-28 展晶科技(深圳)有限公司 Light-emitting diode
GB2498347A (en) * 2012-01-10 2013-07-17 Design Led Products Ltd A lighting panel with side mounted top emitting LEDs
JP6476567B2 (en) * 2013-03-29 2019-03-06 日亜化学工業株式会社 Light emitting device

Also Published As

Publication number Publication date
JP2000040781A (en) 2000-02-08

Similar Documents

Publication Publication Date Title
KR100378917B1 (en) Semiconductor device
KR100214561B1 (en) Buttom lead package
US6516516B1 (en) Semiconductor chip package having clip-type outlead and fabrication method of same
US7122401B2 (en) Area array type semiconductor package fabrication method
KR100214549B1 (en) Buttom lead package
KR100984132B1 (en) Semiconductor package and mounting method thereof
JP4028101B2 (en) Semiconductor device
JP3993302B2 (en) Semiconductor device
KR20060121823A (en) Reversible leadless package and methods of making and using same
WO1999063594A1 (en) Semiconductor device
JPWO2009130743A1 (en) Optical element package, semiconductor light emitting device and lighting device
US7154155B2 (en) Wing-shaped surface mount package for light emitting diodes
JP2007012895A (en) Circuit device and manufacturing method thereof
JP2006287131A (en) Semiconductor package and its manufacturing method
JPH11345912A (en) Surface mounted semiconductor device
JP4703903B2 (en) Semiconductor device manufacturing method and semiconductor device
JP2007150045A (en) Semiconductor device
US20040201080A1 (en) Leadless leadframe electronic package and IR transceiver incorporating same
US20150228611A1 (en) Semiconductor device with an interlocking structure
JPH11191562A (en) Manufacture of semiconductor device
KR100700256B1 (en) Electronic part and method of fabricating thereof
JP2010027689A (en) Optical semiconductor device
CN112956005A (en) Integrated circuit package including inwardly bent leads
KR20000035215A (en) Semiconductor device and method of producing same
US9184149B2 (en) Semiconductor device with an interlocking wire bond

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20031216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071009

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071011

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees