JP4025719B2 - Capacitor - Google Patents

Capacitor Download PDF

Info

Publication number
JP4025719B2
JP4025719B2 JP2003433531A JP2003433531A JP4025719B2 JP 4025719 B2 JP4025719 B2 JP 4025719B2 JP 2003433531 A JP2003433531 A JP 2003433531A JP 2003433531 A JP2003433531 A JP 2003433531A JP 4025719 B2 JP4025719 B2 JP 4025719B2
Authority
JP
Japan
Prior art keywords
electrode
region
substrate
capacitor
connection region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003433531A
Other languages
Japanese (ja)
Other versions
JP2005191433A (en
Inventor
祐美子 吉原
正明 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2003433531A priority Critical patent/JP4025719B2/en
Priority to US11/012,832 priority patent/US7016180B2/en
Publication of JP2005191433A publication Critical patent/JP2005191433A/en
Application granted granted Critical
Publication of JP4025719B2 publication Critical patent/JP4025719B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は、コンデンサに関するものである。   The present invention relates to a capacitor.

コンデンサ素子を基板に搭載して構成されるコンデンサ、特に電解コンデンサの低インピーダンス化を図るために、等価直列インダクタンス(ESL)及び等価直列抵抗(ESR)が小さいことが求められている。ESRを低減する技術として、例えば、特許文献1に記載の技術がある。   In order to reduce the impedance of a capacitor formed by mounting a capacitor element on a substrate, particularly an electrolytic capacitor, the equivalent series inductance (ESL) and the equivalent series resistance (ESR) are required to be small. As a technique for reducing ESR, for example, there is a technique described in Patent Document 1.

特許文献1に記載の電解コンデンサにおいては、コンデンサ素子を搭載する基板にスルーホールが形成されている。基板の表面には、コンデンサ素子の陽極部に接続される第1の電極、及び陰極部に接続される第2の電極が設けられている。そして、基板の裏面に、上記第1の電極と対をなす第1の外部電極、及び、第2の電極と対をなす第2の外部電極が形成されている。   In the electrolytic capacitor described in Patent Document 1, a through hole is formed in a substrate on which a capacitor element is mounted. A first electrode connected to the anode part of the capacitor element and a second electrode connected to the cathode part are provided on the surface of the substrate. A first external electrode paired with the first electrode and a second external electrode paired with the second electrode are formed on the back surface of the substrate.

この第1の電極及び第2の電極と、それらに対応する第1の外部電極及び第2の外部電極とは、基板に形成されたスルーホールで導通している。したがって、コンデンサ素子の陽極部及び陰極部は、基板の裏面に設けられた第1の外部電極及び第2の外部電極とスルーホールを介して電気的に接続される。この場合、電流経路が短くなり低ESR化が図られる。   The first electrode and the second electrode and the corresponding first external electrode and second external electrode are electrically connected through a through hole formed in the substrate. Therefore, the anode part and the cathode part of the capacitor element are electrically connected to the first external electrode and the second external electrode provided on the back surface of the substrate through the through holes. In this case, the current path is shortened and the ESR is reduced.

ところで、電解コンデンサの静電容量を大きくする観点からは、基板表面における第1の電極の占有面積を小さくし、第2の電極の占有面積を大きくすることが好ましい。このため、第2の電極の面積を大きくするために、第1の電極と第2の電極とを長方形状の基板の短手方向ではなく、長手方向に並列するのが一般的である。   By the way, from the viewpoint of increasing the capacitance of the electrolytic capacitor, it is preferable to reduce the area occupied by the first electrode on the substrate surface and increase the area occupied by the second electrode. For this reason, in order to increase the area of the second electrode, the first electrode and the second electrode are generally juxtaposed in the longitudinal direction rather than in the lateral direction of the rectangular substrate.

また、通常、基板表面の第1の電極及び第2の電極と、基板裏面の第1の外部電極及び第2の外部電極とは、ほぼ同様のパターンで配置される。したがって、上記のように第1の電極と第2の電極とを基板の長手方向に並列すると、第1の外部電極及び第2の外部電極も長手方向に並列する。
特開2001−102252号公報
In general, the first electrode and the second electrode on the front surface of the substrate and the first external electrode and the second external electrode on the back surface of the substrate are arranged in substantially the same pattern. Therefore, when the first electrode and the second electrode are juxtaposed in the longitudinal direction of the substrate as described above, the first external electrode and the second external electrode are also juxtaposed in the longitudinal direction.
JP 2001-102252 A

しかしながら、近年、コンデンサ、特に電解コンデンサの更なる低ESL化の要請が高まっており、上記のように第1及び第2の外部電極を長方形状の基板の長手方向に並列した構成では、かかる要請に十分応えるのが困難という状況になりつつある。   However, in recent years, there has been an increasing demand for lower ESL of capacitors, particularly electrolytic capacitors. In the case where the first and second external electrodes are arranged in parallel in the longitudinal direction of the rectangular substrate as described above, such a request is required. It is becoming difficult to fully meet the requirements.

本発明の目的は、静電容量が大きく且つ低ESL化が可能なコンデンサを提供することである。   An object of the present invention is to provide a capacitor having a large capacitance and capable of reducing ESL.

上記課題を解決するために、本発明に係るコンデンサは、陽極部及び陰極部を有するコンデンサ素子と、コンデンサ素子が搭載される領域であって一方向に延びている素子搭載領域を有する基板とを備え、基板は、表面から裏面に貫通している第1及び第2の導電路が形成された基板本体と、表面における素子搭載領域に設けられ、陽極部に接続される第1の電極及び陰極部に接続される第2の電極と、裏面に設けられ、第1の導電路を通じて第1の電極と電気的に接続された第1の外部電極及び第2の導電路を通じて第2の電極と電気的に接続された第2の外部電極とを有し、第1の電極及び第2の電極は、素子搭載領域の長手方向に並列しており、第1の外部電極及び第2の外部電極は、系外の配線と接続するための第1の接続領域及び第2の接続領域を有しており、第1の接続領域及び第2の接続領域は、素子搭載領域の長手方向に延在し、長手方向と交差する方向に並列していることを特徴とする。   In order to solve the above problems, a capacitor according to the present invention includes a capacitor element having an anode part and a cathode part, and a substrate having an element mounting area extending in one direction in which the capacitor element is mounted. The substrate includes a substrate body in which first and second conductive paths penetrating from the front surface to the back surface are formed, and a first electrode and a cathode provided in an element mounting region on the surface and connected to an anode portion A second electrode connected to the first portion, a first external electrode provided on the back surface and electrically connected to the first electrode through the first conductive path, and a second electrode through the second conductive path A first external electrode and a second external electrode electrically connected to each other, wherein the first electrode and the second electrode are arranged in parallel in the longitudinal direction of the element mounting region. Is a first connection region for connecting to wiring outside the system, and The first connection region and the second connection region extend in the longitudinal direction of the element mounting region and are arranged in parallel in a direction crossing the longitudinal direction. .

上記構成では、第1の電極及び第2の電極は、素子搭載領域の長手方向に並列されているため、素子搭載領域における第2の電極の占有面積をより大きくし、第1の電極の占有面積を小さくすることができる。これにより、基板に搭載するコンデンサ素子の陰極部の面積を大きくすることができるため、コンデンサの静電容量の拡大を図れる。   In the above configuration, since the first electrode and the second electrode are arranged in parallel in the longitudinal direction of the element mounting region, the area occupied by the second electrode in the element mounting region is increased, and the first electrode is occupied. The area can be reduced. Thereby, since the area of the cathode part of the capacitor | condenser element mounted in a board | substrate can be enlarged, the electrostatic capacitance of a capacitor | condenser can be expanded.

更に、第1の接続領域及び第2の接続領域は、素子搭載領域の長手方向に延在し、その長手方向に交差する方向に並列している。そのため、第1及び第2の接続領域の上記長手方向の長さをより長くすることができるため、電流経路の幅が広がりESLが低減される。   Furthermore, the first connection region and the second connection region extend in the longitudinal direction of the element mounting region and are arranged in parallel in a direction intersecting the longitudinal direction. Therefore, since the length of the first and second connection regions in the longitudinal direction can be further increased, the width of the current path is increased and ESL is reduced.

また、本発明に係るコンデンサにおいては、第1の外部電極における第1の接続領域以外の領域、及び、第2の外部電極における第2の接続領域以外の領域は、絶縁性材料で被覆されていることが好ましい。   In the capacitor according to the present invention, the region other than the first connection region in the first external electrode and the region other than the second connection region in the second external electrode are covered with an insulating material. Preferably it is.

この場合、第1の接続領域及び第2の接続領域以外で系外の配線と接続されない。そのため、素子搭載領域の長手方向に延びている第1の接続領域及び第2の接続領域の形状に好適に電流が流れるため、上述したようにESLが低減されやすい。   In this case, it is not connected to wiring outside the system except for the first connection region and the second connection region. For this reason, since current flows suitably in the shapes of the first connection region and the second connection region extending in the longitudinal direction of the element mounting region, ESL is likely to be reduced as described above.

更に、本発明に係るコンデンサにおいては、第1の導電路は、第1の電極における第2の電極側の縁部に沿って複数並んでおり、第2の導電路は、第2の電極における第1の電極側の縁部に沿って複数並んでいることが好ましい。   Furthermore, in the capacitor according to the present invention, a plurality of first conductive paths are arranged along the edge of the first electrode on the second electrode side, and the second conductive paths are in the second electrode. It is preferable that a plurality are arranged along the edge on the first electrode side.

この場合、第1及び第2の導電路間の距離がより短くなるため、ESLが相殺されやすい。そのため、ESLの低減が図られる傾向にある。更に、第1及び第2の導電路が複数形成されているためESLがより低減されやすい。   In this case, since the distance between the first and second conductive paths becomes shorter, ESL is likely to cancel out. Therefore, ESL tends to be reduced. Furthermore, since a plurality of first and second conductive paths are formed, ESL is more likely to be reduced.

また、本発明に係るコンデンサにおいては、第1の導電路及び第2の導電路は、第1の接続領域と第2の接続領域との間に形成されており、第1の外部電極は、裏面における第1の導電路が形成されている領域を覆うように第1の接続領域から第2の接続領域に向かって延びる第1の導通領域を有し、第2の外部電極は、裏面における第2の導電路が形成されている領域を覆うように第2の接続領域から第1の接続領域に向かって延びる第2の導通領域を有し、第1の導通領域と第2の導通領域とは、素子搭載領域の長手方向に並列していることが好ましい。この場合、第1の導通領域と第2の導通領域とに流れる電流の向きも逆向きになるため、ESLが低減されやすい。   In the capacitor according to the present invention, the first conductive path and the second conductive path are formed between the first connection region and the second connection region, and the first external electrode is A first conductive region extending from the first connection region toward the second connection region so as to cover a region where the first conductive path is formed on the back surface; A second conductive region extending from the second connection region toward the first connection region so as to cover a region where the second conductive path is formed; the first conductive region and the second conductive region; Is preferably parallel to the longitudinal direction of the element mounting region. In this case, the direction of the current flowing through the first conduction region and the second conduction region is also reversed, so that ESL is easily reduced.

また、本発明に係るコンデンサにおいては、第2の電極の面積は、第1の電極の面積よりも大きいことが好ましい。この場合、第2の電極の面積が大きいため、コンデンサ素子の陰極部の面積を大きくすることができる。そのため、コンデンサの静電容量を大きくすることが可能である。   In the capacitor according to the present invention, the area of the second electrode is preferably larger than the area of the first electrode. In this case, since the area of the second electrode is large, the area of the cathode portion of the capacitor element can be increased. Therefore, it is possible to increase the capacitance of the capacitor.

本発明によれば、静電容量が大きく且つ低ESL化が可能なコンデンサを提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the capacitor | condenser with a large electrostatic capacitance and low ESL can be provided.

以下、図面を参照して本発明の好適な実施形態について詳細に説明する。なお、以下の説明においては、同一の要素には同一の符号を用いることとし重複する説明は省略する。   DESCRIPTION OF EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings. In the following description, the same reference numerals are used for the same elements, and duplicate descriptions are omitted.

図1は、本実施形態のコンデンサを示す概略斜視図である。図1に示すように、コンデンサ1は、コンデンサ素子10と、コンデンサ素子10が搭載される領域であって一方向に延びている素子搭載領域αを有する基板20とを備えている。本実施形態においては、コンデンサ1は電解コンデンサである。また、基板20は、図1に示すように一方向に延びている略長方形薄片状であるため、基板20の外周で規定される領域が素子搭載領域αに相当する。   FIG. 1 is a schematic perspective view showing the capacitor of this embodiment. As shown in FIG. 1, the capacitor 1 includes a capacitor element 10 and a substrate 20 having an element mounting area α that is an area where the capacitor element 10 is mounted and extends in one direction. In the present embodiment, the capacitor 1 is an electrolytic capacitor. Further, since the substrate 20 has a substantially rectangular flake shape extending in one direction as shown in FIG. 1, the region defined by the outer periphery of the substrate 20 corresponds to the element mounting region α.

また、本明細書では、基板20の長辺方向(素子搭載領域の長手方向)をX方向、短辺方向をY方向、X方向及びY方向に直交する方向をZ方向として説明する。   In the present specification, the long side direction (longitudinal direction of the element mounting region) of the substrate 20 is described as the X direction, the short side direction is defined as the Y direction, and the direction orthogonal to the X direction and the Y direction is described as the Z direction.

コンデンサ素子10は、陽極部11と陰極部12とを含んで構成される。陰極部12の形状は、図1に示すようにX方向に延びている略長方形薄片状である。そして、陽極部11は、陰極部12のY方向に延びる縁部から外方(−X方向)に突出している。陽極部11と陰極部12との間には、それらの短絡を防止するために絶縁材料からなる絶縁部13が設けられている。   The capacitor element 10 includes an anode part 11 and a cathode part 12. The shape of the cathode portion 12 is a substantially rectangular thin piece extending in the X direction as shown in FIG. The anode portion 11 protrudes outward (−X direction) from the edge portion of the cathode portion 12 extending in the Y direction. An insulating portion 13 made of an insulating material is provided between the anode portion 11 and the cathode portion 12 in order to prevent short circuit between them.

図2は、図1におけるII-II線に沿ったコンデンサ素子10の断面構成を示す模式図である。   FIG. 2 is a schematic diagram showing a cross-sectional configuration of the capacitor element 10 along the line II-II in FIG.

陽極部11は、表層に誘電体層14が形成されたアルミニウム基体(弁金属基体)15の一部の領域から構成されている。誘電体層14は、酸化アルミニウム被膜であって、アルミニウム基体15をエッチングにより粗面化(拡面化)した後に化成処理、すなわち、陽極酸化を施して形成されている。   The anode part 11 is composed of a partial region of an aluminum substrate (valve metal substrate) 15 having a dielectric layer 14 formed on the surface layer. The dielectric layer 14 is an aluminum oxide film, and is formed by subjecting the aluminum substrate 15 to roughening (enlargement) by etching and then chemical conversion, that is, anodic oxidation.

陰極部12は、アルミニウム基体15における陽極部11を除く領域を覆う電解質層16と、その電解質層16の周囲に形成された導電体層17とから構成されている。   The cathode portion 12 includes an electrolyte layer 16 that covers a region of the aluminum substrate 15 excluding the anode portion 11, and a conductor layer 17 formed around the electrolyte layer 16.

電解質層16は、導電性高分子化合物を含んで構成されている。電解質層16は、電解質層16となるべき材料を、モノマーの状態で、拡面化されたアルミニウム基体15の粗面の凹部に含浸させた後に化学酸化重合又は電解酸化重合して形成されている。   The electrolyte layer 16 includes a conductive polymer compound. The electrolyte layer 16 is formed by impregnating the material to be the electrolyte layer 16 in a monomer state in the concave portion of the roughened surface of the aluminum substrate 15 and then performing chemical oxidation polymerization or electrolytic oxidation polymerization. .

導電体層17は、電解質層16上に、例えば、スクリーン印刷法、浸漬法及びスプレー塗布法の何れかによって順次形成されたグラファイトペースト層18及び銀ペースト層19から構成されている。コンデンサ素子10においては、電解質層16及び導電体層17が陰極として機能する。   The conductor layer 17 includes a graphite paste layer 18 and a silver paste layer 19 which are sequentially formed on the electrolyte layer 16 by any one of a screen printing method, a dipping method and a spray coating method, for example. In the capacitor element 10, the electrolyte layer 16 and the conductor layer 17 function as a cathode.

次に、図3及び図4を参照してコンデンサ素子10を搭載する基板20について説明する。図3は、図1におけるIII-III線に沿ったコンデンサ1の断面構成を示す模式図である。図4(a)は、基板20の表面31側の平面図である。図4(b)は、基板20の裏面32側の平面図である。   Next, the substrate 20 on which the capacitor element 10 is mounted will be described with reference to FIGS. FIG. 3 is a schematic diagram showing a cross-sectional configuration of the capacitor 1 along the line III-III in FIG. FIG. 4A is a plan view of the front surface 31 side of the substrate 20. FIG. 4B is a plan view of the back surface 32 side of the substrate 20.

基板20は、エポキシ樹脂製であって略長方形薄片状の基板本体30を有している。本明細書では、基板本体30におけるコンデンサ素子10が搭載される側の面を表面31と称し、表面31と反対側の面を裏面32と称す。   The substrate 20 is made of an epoxy resin and has a substrate body 30 having a substantially rectangular flake shape. In this specification, the surface of the substrate body 30 on which the capacitor element 10 is mounted is referred to as a front surface 31, and the surface opposite to the front surface 31 is referred to as a back surface 32.

基板20は、表面31に銅製の第1の電極40A及び第2の電極40Bが印刷され、裏面32に銅製の第1の外部電極50A及び第2の外部電極50Bが印刷されたプリント配線基板である。   The substrate 20 is a printed wiring board in which the first electrode 40A and the second electrode 40B made of copper are printed on the front surface 31, and the first outer electrode 50A and the second outer electrode 50B made of copper are printed on the back surface 32. is there.

第1の電極40Aは、コンデンサ素子10の陽極部11に接続される。第1の電極40Aと第1の外部電極50Aとは、基板本体30の表面31から裏面32に貫通しているスルーホール(第1の導電路)33Aを通じて電気的に接続されている。また、第2の電極40Bは、コンデンサ素子10の陰極部12に接続される。第2の電極40Bと第2の外部電極50Bとは、表面31から裏面32に貫通しているスルーホール(第2の導電路)33Bを通じて電気的に接続されている。   The first electrode 40 </ b> A is connected to the anode portion 11 of the capacitor element 10. The first electrode 40A and the first external electrode 50A are electrically connected through a through hole (first conductive path) 33A penetrating from the front surface 31 to the back surface 32 of the substrate body 30. The second electrode 40B is connected to the cathode portion 12 of the capacitor element 10. The second electrode 40B and the second external electrode 50B are electrically connected through a through hole (second conductive path) 33B penetrating from the front surface 31 to the back surface 32.

図3及び図4(a)に示すように、スルーホール33Aは、第1の電極40Aにおける第2の電極40B側の縁部41Aに接し縁部41Aに沿って複数設けられている。また、スルーホール33Bは、第2の電極40Bにおける第1の電極40A側の縁部41Bに接し縁部41Bに沿って複数設けられている。換言すれば、スルーホール33A,33Bは、第1の電極40A及び第2の電極40Bの境界の両側に位置し、Y方向に複数並んでいる。スルーホール33A,33Bは、表面31から裏面32に貫通している穴部に導電材料が充填されて構成されている。   As shown in FIGS. 3 and 4A, a plurality of through holes 33A are provided along the edge 41A in contact with the edge 41A on the second electrode 40B side of the first electrode 40A. Further, a plurality of through holes 33B are provided along the edge portion 41B in contact with the edge portion 41B on the first electrode 40A side of the second electrode 40B. In other words, the through holes 33A and 33B are located on both sides of the boundary between the first electrode 40A and the second electrode 40B, and are arranged in a plurality in the Y direction. The through holes 33A and 33B are configured by filling a hole penetrating from the front surface 31 to the back surface 32 with a conductive material.

図4(a)に示すように、第1の電極40A及び第2の電極40Bは、略長方形であって基板20の長手方向(X方向)に並列している。第2の電極40BのX方向の長さは第1の電極40AのX方向の長さよりも長く、表面31における第2の電極40Bの占有面積が第1の電極40Aの占有面積よりも大きくなっている。   As shown in FIG. 4A, the first electrode 40A and the second electrode 40B are substantially rectangular and are juxtaposed in the longitudinal direction (X direction) of the substrate 20. The length in the X direction of the second electrode 40B is longer than the length in the X direction of the first electrode 40A, and the occupied area of the second electrode 40B on the surface 31 is larger than the occupied area of the first electrode 40A. ing.

また、第1の電極40A及び第2の電極40Bは、縁部41Aから縁部41Bに亘ってソルダレジストなどの絶縁性材料からなる絶縁性膜60(図4(a)中の斜線部)で被覆されている。絶縁性膜60は、第1の電極40A及び第2の電極40Bの間(境界)にも入り込んでいる。このように、絶縁性膜60を設けることにより、コンデンサ素子10を基板20に搭載した際に、陰極部12が第1の電極40Aに短絡したり、陽極部11が第2の電極40Bに短絡することが防止される。また、絶縁性膜60は、Y方向の幅が第1及び第2の電極40A,40Bの幅よりも広く形成されており、表面31上も被覆している。   Further, the first electrode 40A and the second electrode 40B are insulating films 60 (shaded portions in FIG. 4A) made of an insulating material such as solder resist from the edge 41A to the edge 41B. It is covered. The insulating film 60 also enters (between) the first electrode 40A and the second electrode 40B. Thus, by providing the insulating film 60, when the capacitor element 10 is mounted on the substrate 20, the cathode portion 12 is short-circuited to the first electrode 40A, or the anode portion 11 is short-circuited to the second electrode 40B. Is prevented. The insulating film 60 has a width in the Y direction wider than the widths of the first and second electrodes 40A and 40B, and covers the surface 31 as well.

図4(b)に示すように、第1の外部電極50A及び第2の外部電極50Bの形状は略L字状である。第1及び第2の外部電極50A,50Bは、互いに嵌め合うように配置されている。ただし、第1及び第2の外部電極50A,50Bは隔離されている。   As shown in FIG. 4B, the shape of the first external electrode 50A and the second external electrode 50B is substantially L-shaped. The first and second external electrodes 50A and 50B are arranged so as to fit each other. However, the first and second external electrodes 50A and 50B are isolated.

第1及び第2の外部電極50A,50Bは、それらの境界、及びスルーホール33A,33Bを覆っている領域を含んでX方向に延びている長方形状の絶縁性膜61(図4(b)中の斜線部)で被覆されている。なお、絶縁性膜61は、第1及び第2の外部電極50A,50Bをより確実に電気的に絶縁するために、第1及び第2の外部電極50A,50Bの間(境界)にも入り込んでいる。また、絶縁性膜61は、X方向の幅が第1の外部電極50A,50Bの幅よりも広く形成されており、裏面32上も被覆している。   The first and second external electrodes 50A and 50B have a rectangular insulating film 61 extending in the X direction including the boundary and the region covering the through holes 33A and 33B (FIG. 4B). It is covered with the hatched part in the middle. The insulating film 61 also enters (between) the first and second external electrodes 50A and 50B in order to more reliably electrically insulate the first and second external electrodes 50A and 50B. It is out. Further, the insulating film 61 is formed so that the width in the X direction is wider than the width of the first external electrodes 50A and 50B, and also covers the back surface 32.

第1の外部電極50Aにおける絶縁性膜61で被覆されていない領域、すなわち、露出した領域が、系外(すなわち、コンデンサ1の外部)の配線(例えば、他の回路基板)と接続するための第1の接続領域51Aとなっている。また、第2の外部電極50Bにおける絶縁性膜61で被覆されていない領域、すなわち、露出した領域が、系外の配線と接続するための第2の接続領域51Bとなっている。   A region of the first external electrode 50A that is not covered with the insulating film 61, that is, an exposed region is connected to a wiring (for example, another circuit board) outside the system (that is, outside the capacitor 1). This is the first connection region 51A. In addition, a region of the second external electrode 50B that is not covered with the insulating film 61, that is, an exposed region is a second connection region 51B for connection to a wiring outside the system.

第1の接続領域51Aは、裏面32におけるX方向に延びた一対の端部34,35の一方の端部34側に形成されており、X方向(長手方向)に延在している。第2の接続領域51Bは、端部34と対をなす端部35側に形成されており、X方向に延在している。第1の接続領域51A及び第2の接続領域51Bは、基板20の長手方向に略直交する方向に並列している。また、第1及び第2の接続領域51A,51BのX方向の長さは、基板20のX方向の長さにほぼ等しい。   The first connection region 51A is formed on one end 34 side of the pair of end portions 34, 35 extending in the X direction on the back surface 32, and extends in the X direction (longitudinal direction). The second connection region 51B is formed on the end portion 35 side that forms a pair with the end portion 34, and extends in the X direction. The first connection region 51 </ b> A and the second connection region 51 </ b> B are arranged in parallel in a direction substantially orthogonal to the longitudinal direction of the substrate 20. Further, the length of the first and second connection regions 51A and 51B in the X direction is substantially equal to the length of the substrate 20 in the X direction.

第1の外部電極50Aにおいて、第1の接続領域51A以外の領域は、複数のスルーホール33Aと直接繋がっている第1の導通領域52Aである。第1の導通領域52Aは、裏面32における複数のスルーホール33Aが形成されている領域を覆うように、第1の接続領域51Aから第2の接続領域51Bに向かって延びている。   In the first external electrode 50A, the region other than the first connection region 51A is a first conduction region 52A that is directly connected to the plurality of through holes 33A. The first conduction region 52A extends from the first connection region 51A toward the second connection region 51B so as to cover a region where the plurality of through holes 33A are formed on the back surface 32.

また、第2の外部電極50Bにおいて、第2の接続領域51B以外の領域は、複数のスルーホール33Bと直接繋がっている第2の導通領域52Bである。第2の導通領域52Bは、裏面32における複数のスルーホール33Bが形成されている領域を覆うように、第2の接続領域51Bから第1の接続領域51Aに向かって延びている。   In the second external electrode 50B, the region other than the second connection region 51B is a second conduction region 52B that is directly connected to the plurality of through holes 33B. The second conduction region 52B extends from the second connection region 51B toward the first connection region 51A so as to cover a region where the plurality of through holes 33B are formed on the back surface 32.

図4(b)に示すように、第1の導通領域52A及び第2の導通領域52Bは、X方向に並列しており、絶縁性膜61で被覆されている。   As shown in FIG. 4B, the first conduction region 52A and the second conduction region 52B are arranged in parallel in the X direction and are covered with an insulating film 61.

次に、基板20にコンデンサ素子10を搭載して図1のコンデンサ1を作製する方法について説明する。まず、コンデンサ素子10の陽極部11が第1の電極40Aに接触し、陰極部12が第2の電極40Bに接触するようにコンデンサ素子10を基板20に搭載する。   Next, a method for manufacturing the capacitor 1 of FIG. 1 by mounting the capacitor element 10 on the substrate 20 will be described. First, the capacitor element 10 is mounted on the substrate 20 so that the anode portion 11 of the capacitor element 10 is in contact with the first electrode 40A and the cathode portion 12 is in contact with the second electrode 40B.

次に、陰極部12と、第2の電極40Bとの接続を、例えば、導電性接着剤を用いて行う。これにより、陰極部12と第2の電極40Bとが電気的に接続される。第2の電極40Bは、スルーホール33Bを通じて第2の外部電極50Bに電気的に接続されているため、陰極部12と第2の外部電極50Bとが電気的に接続されることになる。   Next, the cathode part 12 and the second electrode 40B are connected using, for example, a conductive adhesive. Thereby, the cathode part 12 and the 2nd electrode 40B are electrically connected. Since the second electrode 40B is electrically connected to the second external electrode 50B through the through hole 33B, the cathode portion 12 and the second external electrode 50B are electrically connected.

続いて、陽極部11と、第1の電極40Aとの接続を、YAGレーザスポット溶接などの金属溶接手段によって行う。これにより、陽極部11を構成しているアルミニウム基体15と第1の電極40Aとが電気的に接続される。第1の電極40Aは、第1の外部電極50Aにスルーホール33Aを通じて電気的に接続されているため、アルミニウム基体15と第1の外部電極50Aとが電気的に接続されることになる。   Subsequently, the anode part 11 and the first electrode 40A are connected by metal welding means such as YAG laser spot welding. Thereby, the aluminum base 15 constituting the anode part 11 and the first electrode 40A are electrically connected. Since the first electrode 40A is electrically connected to the first external electrode 50A through the through hole 33A, the aluminum base 15 and the first external electrode 50A are electrically connected.

したがって、第1の接続領域51A及び第2の接続領域51Bに系外の配線を接続することによって、コンデンサ素子10を充電及び放電させることが可能である。   Therefore, it is possible to charge and discharge the capacitor element 10 by connecting wiring outside the system to the first connection region 51A and the second connection region 51B.

また、第1の電極40A及び第2の電極40Bは、基板20の長手方向に並列されているため、陽極部11と陰極部12とが同じように配列されたコンデンサ素子10(図1参照)を好適に搭載することができる。   Further, since the first electrode 40A and the second electrode 40B are arranged in parallel in the longitudinal direction of the substrate 20, the capacitor element 10 in which the anode portion 11 and the cathode portion 12 are arranged in the same manner (see FIG. 1). Can be suitably mounted.

ところで、図5(a)の比較例(本発明の実施形態ではない)に示すように、第1及び第2の電極70A,70BがY方向に並列している基板80には、図5(b)に示すコンデンサ素子90が好適に搭載される。すなわち、陽極部91及び陰極部92が基板20の長手方向に略直交する方向に配列されているコンデンサ素子90が搭載される。   By the way, as shown in the comparative example of FIG. 5A (not the embodiment of the present invention), the substrate 80 in which the first and second electrodes 70A and 70B are arranged in parallel in the Y direction is shown in FIG. The capacitor element 90 shown in b) is preferably mounted. That is, the capacitor element 90 in which the anode portion 91 and the cathode portion 92 are arranged in a direction substantially orthogonal to the longitudinal direction of the substrate 20 is mounted.

陰極部から突出している陽極部の長さを一定とした場合、図1に示すように陽極部11と陰極部12とがコンデンサ素子10の長手方向に配列されている方が、図5(b)に示すように陽極部91と陰極部92とがコンデンサ素子90の長手方向に直交する方向に配列されている場合よりも、陰極部の面積を大きくすることができる。そのため、コンデンサ素子90よりもコンデンサ素子10の静電容量の方がより大きくなる。したがって、本実施形態の基板20を用いることにより、コンデンサ1の静電容量の拡大を図れる。   When the length of the anode part protruding from the cathode part is constant, the anode part 11 and the cathode part 12 are arranged in the longitudinal direction of the capacitor element 10 as shown in FIG. ), The area of the cathode part can be made larger than when the anode part 91 and the cathode part 92 are arranged in a direction orthogonal to the longitudinal direction of the capacitor element 90. Therefore, the capacitance of the capacitor element 10 is larger than that of the capacitor element 90. Therefore, the capacitance of the capacitor 1 can be increased by using the substrate 20 of the present embodiment.

次に、上記の第1の接続領域51A及び第2の接続領域51Bを形成していることに基づく作用・効果を説明する。   Next, operations and effects based on the formation of the first connection region 51A and the second connection region 51B will be described.

通常、表面31の第1の電極40A及び第2の電極40Bの配置パターンに対応して第1の外部電極及び第2の外部電極が形成される。そのため、上記のように、静電容量の増加を図るために第1の電極40A及び第2の電極40Bを長手方向に並列させた場合、従来、第1の外部電極及び第2の外部電極も長手方向に並列させていた。   Usually, the first external electrode and the second external electrode are formed corresponding to the arrangement pattern of the first electrode 40A and the second electrode 40B on the surface 31. Therefore, as described above, when the first electrode 40A and the second electrode 40B are arranged in parallel in the longitudinal direction in order to increase the capacitance, conventionally, the first external electrode and the second external electrode are also provided. They were juxtaposed in the longitudinal direction.

このような配置パターンの場合、第1の外部電極及び第2の外部電極の長さは、基板の短辺方向の長さで制限されてしまう。   In the case of such an arrangement pattern, the length of the first external electrode and the second external electrode is limited by the length in the short side direction of the substrate.

これに対して、本実施形態では、第1及び第2の接続領域51A,51Bの長さは、ほぼ基板20の長手方向の長さになっている。このように、従来よりも電流経路の幅を広くすることができるため、ESR及びESLをより低減できる。   On the other hand, in the present embodiment, the lengths of the first and second connection regions 51A and 51B are substantially the length in the longitudinal direction of the substrate 20. In this way, the width of the current path can be made wider than before, so that ESR and ESL can be further reduced.

また、スルーホール33A,33Bは、縁部41A,41Bの下方に設けられているため、互いに近接している。これにより、ESLがより相殺されやすく、ESLの低減が更に図られる傾向にある。ESLを低減する観点から、スルーホール33Aとスルーホール33Bとは、縁部41A(又は縁部41B)に略直交する方向(X方向)に並列していることが好ましい。   Further, since the through holes 33A and 33B are provided below the edge portions 41A and 41B, they are close to each other. As a result, the ESL is more likely to be canceled out, and the ESL tends to be further reduced. From the viewpoint of reducing ESL, the through hole 33A and the through hole 33B are preferably juxtaposed in a direction (X direction) substantially orthogonal to the edge portion 41A (or the edge portion 41B).

更に、第1の導通領域52A及び第2の導通領域52Bが上述したように形成されていることにより、第1の導通領域52Aと第2の導通領域52Bとに流れる電流の向きも逆向きになるため、ESLが低減されやすい。   Furthermore, since the first conduction region 52A and the second conduction region 52B are formed as described above, the directions of the currents flowing through the first conduction region 52A and the second conduction region 52B are also reversed. Therefore, ESL is likely to be reduced.

以上、本発明の好適な実施形態について説明したが、本発明は上記実施形態に限定されないことは言うまでもない。例えば、弁金属基体としてアルミニウム基体としたが、例えば、タンタル、ニオブ、チタン、ハフニウム、ジルコニウム、亜鉛、タングステン、ビスマス、アンチモン等の弁作用金属から構成される基体であればよい。   As mentioned above, although preferred embodiment of this invention was described, it cannot be overemphasized that this invention is not limited to the said embodiment. For example, although an aluminum substrate is used as the valve metal substrate, it may be a substrate composed of a valve metal such as tantalum, niobium, titanium, hafnium, zirconium, zinc, tungsten, bismuth, and antimony.

更に、スルーホール33A,33Bは、表面31から裏面32に貫通している穴部に導電材料が充填されて構成されているとしたが、例えば、穴部の内壁面にのみ導電材料からなる導電層が形成されていてもよい。また、スルーホール33A,33Bは、第1及び第2の電極40A,40Bの境界の両側に複数形成されているとしたが、これに限られない。スルーホール33Aが第1の電極40Aと第1の外部電極50Aとを電気的に接続し、スルーホール33Bが第2の電極40Bと第2の外部電極50Bとを電気的に接続していればよい。ただし、ESLをより低減する観点から、実施形態の配置(図4(a)参照)が好ましいことは上述したとおりである。   Further, the through holes 33A and 33B are configured such that the hole portion penetrating from the front surface 31 to the back surface 32 is filled with the conductive material. For example, only the inner wall surface of the hole portion is made of the conductive material made of the conductive material. A layer may be formed. Further, although the plurality of through holes 33A and 33B are formed on both sides of the boundary between the first and second electrodes 40A and 40B, the present invention is not limited to this. If the through hole 33A electrically connects the first electrode 40A and the first external electrode 50A, and the through hole 33B electrically connects the second electrode 40B and the second external electrode 50B Good. However, as described above, the arrangement of the embodiment (see FIG. 4A) is preferable from the viewpoint of further reducing ESL.

また、第1の外部電極50A及び第2の外部電極50Bとは必ずしも略L字状である必要はない。第1の外部電極50Aについて説明すると、第1の導通領域52AのX方向の長さ(幅)が、複数のスルーホール33Aを覆う程度の長さであって、第1の接続領域51Aから第2の接続領域51Bに向かって延びる凸状であってもよい。第2の外部電極50Bについても同様である。第1の導通領域52Aの幅がスルーホール33Aを覆う程度であって、第2の導通領域52Bの幅がスルーホール33Bを覆う程度である場合には、第1及び第2の接続領域51A,51Bを形成するために、絶縁性膜61で第1及び第2の外部電極50A,50Bを被覆しなくてもよい。   Further, the first external electrode 50A and the second external electrode 50B are not necessarily L-shaped. The first external electrode 50A will be described. The length (width) in the X direction of the first conduction region 52A is long enough to cover the plurality of through holes 33A, and the first connection region 51A extends from the first connection region 51A. The convex shape may extend toward the second connection region 51B. The same applies to the second external electrode 50B. When the width of the first conductive region 52A is sufficient to cover the through hole 33A and the width of the second conductive region 52B is sufficient to cover the through hole 33B, the first and second connection regions 51A, In order to form 51B, the insulating film 61 may not cover the first and second external electrodes 50A and 50B.

更に、基板20は略長方形薄片状としたが、基板20の形状は特に限定されない。コンデンサ素子10が搭載される領域であって一方向に延びている素子搭載領域を有していればよい。基板(すなわち、基板本体)の形状が略長方形薄片状でない場合には、基板本体における上記素子搭載領域内に、第1及び第2の導電路を形成し、第1及び第2の電極を設ければよい。   Furthermore, although the board | substrate 20 was made into the substantially rectangular thin piece shape, the shape of the board | substrate 20 is not specifically limited. What is necessary is just to have the element mounting area | region which is an area | region where the capacitor | condenser element 10 is mounted, and is extended in one direction. When the shape of the substrate (that is, the substrate body) is not a substantially rectangular flake, the first and second conductive paths are formed in the element mounting region in the substrate body, and the first and second electrodes are provided. Just do it.

また、コンデンサ素子10における陽極部11及び陰極部12は、図1〜図3に示すような形態に限らない。例えば、略長方形薄片状の陰極部12からリード等を引き出し、陰極部12とリードとを1つの陰極部としてもよい。陽極部11についても同様である。   Moreover, the anode part 11 and the cathode part 12 in the capacitor | condenser element 10 are not restricted to a form as shown in FIGS. For example, a lead or the like may be drawn from the substantially rectangular thin piece of cathode portion 12, and the cathode portion 12 and the lead may be used as one cathode portion. The same applies to the anode part 11.

コンデンサ1は、電解コンデンサが好ましいが、特に電解コンデンサに限らなくて、一方向に延びる素子搭載領域に搭載して使用するコンデンサであればよい。   The capacitor 1 is preferably an electrolytic capacitor, but is not limited to an electrolytic capacitor, and may be any capacitor that is used by being mounted in an element mounting region extending in one direction.

本実施形態に係るコンデンサの概略斜視図である。It is a schematic perspective view of the capacitor according to the present embodiment. 図1におけるII-II線に沿ったコンデンサ素子の断面構成を示す模式図である。It is a schematic diagram which shows the cross-sectional structure of the capacitor | condenser element along the II-II line | wire in FIG. 図1におけるIII-III線に沿ったコンデンサの断面構成を示す模式図である。It is a schematic diagram which shows the cross-sectional structure of the capacitor | condenser along the III-III line in FIG. 図4(a)は、基板の表面側の平面図である。図4(b)は、基板の裏面側の平面図である。FIG. 4A is a plan view of the surface side of the substrate. FIG. 4B is a plan view of the back side of the substrate. 図5(a)は、第1及び第2の電極が基板の長手方向に略直交する方向に並列している基板の平面図である。図5(b)は、図5(a)に示す基板に搭載されるコンデンサ素子の平面図である。FIG. 5A is a plan view of a substrate in which the first and second electrodes are arranged in a direction substantially orthogonal to the longitudinal direction of the substrate. FIG.5 (b) is a top view of the capacitor | condenser element mounted in the board | substrate shown to Fig.5 (a).

符号の説明Explanation of symbols

1…コンデンサ、10…コンデンサ素子、11…陽極部、12…陰極部、14…誘電体層、15…アルミニウム基体(弁金属基体)、16…電解質層、17…導電体層、20…基板、30…基板本体、31…表面、32…裏面、33A…スルーホール(第1の導電路)、33B…スルーホール(第2の導電路)、50A…第1の外部電極、50B…第2の外部電極、51A…第1の接続領域、51B…第2の接続領域、α…素子搭載領域。   DESCRIPTION OF SYMBOLS 1 ... Capacitor, 10 ... Capacitor element, 11 ... Anode part, 12 ... Cathode part, 14 ... Dielectric layer, 15 ... Aluminum base | substrate (valve metal base | substrate), 16 ... Electrolyte layer, 17 ... Conductor layer, 20 ... Substrate, DESCRIPTION OF SYMBOLS 30 ... Board | substrate body, 31 ... Front surface, 32 ... Back surface, 33A ... Through hole (1st conductive path), 33B ... Through hole (2nd conductive path), 50A ... 1st external electrode, 50B ... 2nd External electrode, 51A, first connection region, 51B, second connection region, α, element mounting region.

Claims (5)

陽極部及び陰極部を有するコンデンサ素子と、
前記コンデンサ素子が搭載される領域であって一方向に延びている素子搭載領域を有する基板と
を備え、
前記基板は、
表面から裏面に貫通している第1及び第2の導電路が形成された基板本体と、
前記表面における前記素子搭載領域に設けられ、前記陽極部に接続される第1の電極及び前記陰極部に接続される第2の電極と、
前記裏面に設けられ、前記第1の導電路を通じて前記第1の電極と電気的に接続された第1の外部電極及び前記第2の導電路を通じて前記第2の電極と電気的に接続された第2の外部電極と
を有し、
前記第1の電極及び前記第2の電極は、前記素子搭載領域の長手方向に並列しており、
前記第1の外部電極及び前記第2の外部電極は、系外の配線と接続するための第1の接続領域及び第2の接続領域を有しており、
前記第1の接続領域及び前記第2の接続領域は、前記素子搭載領域の前記長手方向に延在し、前記長手方向と交差する方向に並列していることを特徴とするコンデンサ。
A capacitor element having an anode part and a cathode part;
A substrate having an element mounting region that extends in one direction in which the capacitor element is mounted;
The substrate is
A substrate body formed with first and second conductive paths penetrating from the front surface to the back surface;
A first electrode connected to the anode part and a second electrode connected to the cathode part, provided in the element mounting region on the surface;
A first external electrode provided on the back surface and electrically connected to the first electrode through the first conductive path and electrically connected to the second electrode through the second conductive path A second external electrode;
The first electrode and the second electrode are arranged in parallel in the longitudinal direction of the element mounting region,
The first external electrode and the second external electrode have a first connection region and a second connection region for connecting to a wiring outside the system,
The capacitor is characterized in that the first connection region and the second connection region extend in the longitudinal direction of the element mounting region and are arranged in parallel in a direction crossing the longitudinal direction.
前記第1の外部電極における前記第1の接続領域以外の領域、及び、前記第2の外部電極における前記第2の接続領域以外の領域は、絶縁性材料で被覆されていることを特徴とする請求項1記載のコンデンサ。   A region other than the first connection region in the first external electrode and a region other than the second connection region in the second external electrode are covered with an insulating material. The capacitor according to claim 1. 前記第1の導電路は、前記第1の電極における前記第2の電極側の縁部に沿って複数並んでおり、前記第2の導電路は、前記第2の電極における前記第1の電極側の縁部に沿って複数並んでいることを特徴とする請求項1又は請求項2に記載のコンデンサ。   A plurality of the first conductive paths are arranged along an edge of the first electrode on the second electrode side, and the second conductive path is the first electrode of the second electrode. The capacitor according to claim 1, wherein a plurality of the capacitors are arranged along a side edge. 前記第1の導電路及び前記第2の導電路は、前記第1の接続領域と前記第2の接続領域との間に形成されており、
前記第1の外部電極は、前記裏面における前記第1の導電路が形成されている領域を覆うように前記第1の接続領域から前記第2の接続領域に向かって延びる第1の導通領域を有し、
前記第2の外部電極は、前記裏面における前記第2の導電路が形成されている領域を覆うように前記第2の接続領域から前記第1の接続領域に向かって延びる第2の導通領域を有し、
前記第1の導通領域と前記第2の導通領域とは、前記素子搭載領域の長手方向に並列していることを特徴とする請求項1〜請求項3の何れか1項に記載のコンデンサ。
The first conductive path and the second conductive path are formed between the first connection region and the second connection region,
The first external electrode includes a first conduction region extending from the first connection region toward the second connection region so as to cover a region of the back surface where the first conductive path is formed. Have
The second external electrode has a second conduction region extending from the second connection region toward the first connection region so as to cover a region of the back surface where the second conductive path is formed. Have
4. The capacitor according to claim 1, wherein the first conduction region and the second conduction region are arranged in parallel in a longitudinal direction of the element mounting region.
前記第2の電極の面積は、前記第1の電極の面積よりも大きいことを特徴とする請求項1〜請求項4の何れか1項に記載のコンデンサ。   5. The capacitor according to claim 1, wherein an area of the second electrode is larger than an area of the first electrode.
JP2003433531A 2003-12-26 2003-12-26 Capacitor Expired - Lifetime JP4025719B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003433531A JP4025719B2 (en) 2003-12-26 2003-12-26 Capacitor
US11/012,832 US7016180B2 (en) 2003-12-26 2004-12-16 Capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003433531A JP4025719B2 (en) 2003-12-26 2003-12-26 Capacitor

Publications (2)

Publication Number Publication Date
JP2005191433A JP2005191433A (en) 2005-07-14
JP4025719B2 true JP4025719B2 (en) 2007-12-26

Family

ID=34790889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003433531A Expired - Lifetime JP4025719B2 (en) 2003-12-26 2003-12-26 Capacitor

Country Status (1)

Country Link
JP (1) JP4025719B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5131852B2 (en) * 2008-11-19 2013-01-30 Necトーキン株式会社 Solid electrolytic capacitor

Also Published As

Publication number Publication date
JP2005191433A (en) 2005-07-14

Similar Documents

Publication Publication Date Title
JP4734940B2 (en) Electrolytic capacitor
CN1862727B (en) Solid electrolytic capacitor which can easily be lowered in ESL
JP3730991B2 (en) Solid electrolytic capacitor
US8540783B2 (en) Solid electrolytic capacitor
JP4084391B2 (en) Solid electrolytic capacitor
US8179664B2 (en) Solid electrolytic capacitor
TWI400733B (en) Solid electrolytic capacitor
US7016180B2 (en) Capacitor
JP4025719B2 (en) Capacitor
US6678149B2 (en) Solid electrolytic capacitor and method of manufacturing the capacitor
JP4069067B2 (en) Capacitor
JP2007273502A (en) Solid electrolytic capacitor
JP4133801B2 (en) Capacitor
JP4138621B2 (en) Solid electrolytic capacitor
JP4403799B2 (en) Capacitor
US8681476B2 (en) Solid electrolytic capacitor
JP2008021772A (en) Chip-type solid electrolytic capacitor
JP2008258193A (en) Solid electrolytic capacitor
JP4071185B2 (en) Solid electrolytic capacitor
JPH0745480A (en) Chip solid electrolytic capacitor
JP2011129697A (en) Solid-state electrolytic capacitor
JP2011124483A (en) Solid electrolytic capacitor and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060727

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071005

R150 Certificate of patent or registration of utility model

Ref document number: 4025719

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101012

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111012

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121012

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121012

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131012

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term