JP4023483B2 - 液晶装置の駆動方法 - Google Patents
液晶装置の駆動方法 Download PDFInfo
- Publication number
- JP4023483B2 JP4023483B2 JP2004320185A JP2004320185A JP4023483B2 JP 4023483 B2 JP4023483 B2 JP 4023483B2 JP 2004320185 A JP2004320185 A JP 2004320185A JP 2004320185 A JP2004320185 A JP 2004320185A JP 4023483 B2 JP4023483 B2 JP 4023483B2
- Authority
- JP
- Japan
- Prior art keywords
- analog switch
- potential
- input signal
- liquid crystal
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 86
- 238000000034 method Methods 0.000 title claims description 45
- 239000011159 matrix material Substances 0.000 claims description 51
- 239000010409 thin film Substances 0.000 claims description 38
- 230000035515 penetration Effects 0.000 claims description 8
- 238000012937 correction Methods 0.000 claims description 5
- 230000002829 reductive effect Effects 0.000 description 59
- 239000000758 substrate Substances 0.000 description 31
- 239000010408 film Substances 0.000 description 23
- 238000007789 sealing Methods 0.000 description 20
- 244000126211 Hericium coralloides Species 0.000 description 17
- 239000000463 material Substances 0.000 description 17
- 238000010586 diagram Methods 0.000 description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 16
- 239000011521 glass Substances 0.000 description 13
- 230000003071 parasitic effect Effects 0.000 description 12
- 230000008569 process Effects 0.000 description 11
- 230000008707 rearrangement Effects 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000012546 transfer Methods 0.000 description 7
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 6
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 4
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 4
- 230000002411 adverse Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000003566 sealing material Substances 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 206010047571 Visual impairment Diseases 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- -1 phosphorus ions Chemical class 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Description
図1に実施例1の構成を示す。アクティブマトリクスエリア10には、N行×M列に画素TFT8が配置され、これらの画素TFTのゲート電極に接続されるN本の走査線と、ソース領域に接続されるM(m×n)本の信号線が形成されている。これらのM本の信号線にはアナログスイッチTFT(20-11〜20-nm)が接続される。アナログスイッチTFTは、隣接するm個を1ブロックとしてnブロックに分割されており、アナログスイッチTFT(20-11、20-12〜20-1m)が1番目のブロック、(20-21、20-22〜20-2m)が2番目のブロック・・・(20-n1、20-n2〜20-nm)がn番目のブロックになる。そして同一ブロックに含まれ隣接するアナログスイッチTFT(20-11、20-12〜20-1m)のゲート電極は第1の配線22-1により共通接続される。同様にアナログスイッチTFT(20-21、20-22〜20-2m)・・・(20-n1、20-n2〜20-nm)のゲート電極は、第2の配線22-2・・・22-nにより共通接続される。
実施例2(参考例)は、データドライバ(IC)、走査ドライバ(IC)の実装に関する実施例(参考例)であり、図6(A)にその構成を示す。図6(A)に点線で示す部分がアクティブマトリクスエリア(表示画面)60である。液晶材料は、CF(カラーフィルタ)基板62とTFT基板64との間に狭持される。領域66には、アナログスイッチTFT及びその配線が配置されている。データドライバ70はTABテープ68を用いて実装されている。データドライバ72、走査ドライバ74も同様である。回路基板76上には、データドライバ70、72、走査ドライバ74に信号を供給するための配線、コンデンサ等が設けられている。また場合によっては、データドライバ、走査ドライバをコントロールするためのコントロール回路も設けられている。
図7に実施例3の構成を示す。実施例3では、アナログスイッチTFTは、実施例1と異なり隣接しないm個を1ブロックとしてnブロックに分割されており、アナログスイッチTFT(20-11、20-21〜20-m1)が1番目のブロック、(20-12、20-22〜20-m2)が2番目のブロック・・・(20-1n、20-2n〜20-mn)がn番目のブロックになる。そして同一ブロックに含まれ隣接しないアナログスイッチTFT(20-11、20-21〜20-m1)のゲート電極は第1の配線22-1により共通接続される。同様にアナログスイッチTFT(20-12、20-22〜20-m2)・・・(20-1n、20-2n〜20-mn)のゲート電極は、第2の配線22-2・・・22-nにより共通接続される。また異なるブロックに含まれ隣接するアナログスイッチTFT(20-11、20-12〜20-1n)のソース領域は第2の配線24-1により共通接続される。同様にアナログスイッチTFT(20-21、20-22〜20-2n)・・・(20-m1、20-m2〜20-mn)のソース領域は、第2の配線24-2・・・24-mに共通接続される。このように構成することで、データドライバの個数、端子数を少なくでき、装置のコンパクト化、低コスト化が可能となる。
実施例4(参考例)は、図9に示すように、画素TFTが配置されるアクティブマトリクスエリア82と、アナログスイッチTFT部84と、走査ドライバ回路86とを、多結晶シリコンTFTで形成すると共にガラス基板80上に一体形成する実施例(参考例)である。ここでアナログスイッチTFT部84では、図1及び図7に示すように、M(n×m)本の信号線に接続されると共に、m個を1ブロックとしてnブロックに分割されるアナログスイッチTFTを含む。一体形成を行う場合の製造方法及デバイス構造については、図3を用いて既に説明した通りである。多結晶シリコンTFTは、移動度が高いため、アナログスイッチTFTを形成するものとして最適である。そしてアナログスイッチTFTに要求されるような低いオン抵抗を有する多結晶シリコンTFTを用いれば、走査ドライバ回路の形成も容易である。本実施例(参考例)では、この点に着目してアナログスイッチTFT部84と走査ドライバ回路86とを一体形成している。そして走査ドライバ回路をガラス基板80上に形成することで、液晶装置の外形寸法の小型化、コストの低減化を図れる。
図13(A)に実施例5(参考例)の構成例を示し、図13(B)にCD面での断面図を示す。液晶材料を封入するためのシール部90がCF基板98とTFT基板100の間に設けられている。液晶材料は封入口102により封入され、封入口102は封止材104により封止される。データドライバ106、108、走査ドライバ110は、図6(A)と同様に液晶パネルの同一辺に設けられており、回路基板112には配線、コンデンサ等が設けられている。
実施例6は液晶装置の駆動方法に関する実施例である。実施例1、3で説明したように、アナログスイッチTFTのしきい値電圧のシフト量を適正なものにするためには、アナログスイッチTFTのソース領域に供給する入力信号の振幅を5V以下にすることが望ましい。しかしながら、この場合、通常の駆動方法を用いると以下のような問題が生じる。
実施例7は、アナログスイッチTFTの突き抜け電圧の補償に関する実施例である。図22(A)にアナログスイッチTFTの等価回路を示す。アナログスイッチTFTがオフする瞬間に生じる突き抜け電圧△Vは、下式のように表せる。
△V=△Vg×Cgd/(Cgd+CO) (1)
ここで△Vgは、アナログスイッチTFTの選択信号Vgの電圧変化量である。またCgdは、アナログスイッチTFTのゲート・ドレイン間容量である。
△Va>△Vb (2)
の関係が成立することになる。即ち、アナログスイッチTFTの入力信号Vinの大小により突き抜け電圧の値が変化し、これにより次のような問題が生じる。
実施例8(参考例)は、アナログスイッチTFTが設けられた液晶装置を内蔵する表示システムに関する実施例(参考例)である。図24において、コンピュータ等のアナログの映像信号発生装置130から発生されたアナログR、G、Bの映像信号はA/Dコンバータ132でデジタル信号に変換される。信号源にビデオ装置等を用いる場合には、アナログR、G、Bの映像信号に変換した上でA/Dコンバータ132に入力させる。もちろん、信号源がデジタル映像信号を発生する場合にはこのA/Dコンバータ132は不要となる。次に、ラインメモリ134を用いてデータの並び替え処理を行う。即ち図7に示す構成の液晶装置では、隣接しない信号線に同時にデータを書き込む必要があるため、図21で既に説明したようなデータの並べ替え処理が必要となる。並べ替え処理を行うと、複数のデータを同時に書き込むことが可能となり、データ転送周波数を低下させることが可能となる。この場合には、データ転送周波数の変換処理を周波数変換回路136により行う。周波数変換が行われた信号は、D/Aコンバータを内蔵するデータドライバ138に入力される。データ転送周波数を低くすることで、データドライバ138も低速で動かすことが可能となり、データドライバ138の低コスト化、回路規模の縮小が可能となる。データドライバ138の出力はアナログスイッチTFT部140に入力され、これにより信号線にデータが書き込まれる。
20-11〜20-nm アナログスイッチTFT、 22-1〜22-n 第1の配線
24-1〜24-m 第2の配線、 30 ガラス基板、 32 下地絶縁膜、
34 多結晶シリコン膜、 36 ゲート絶縁膜、 38 ゲート電極、
40 層間絶縁膜、 42 金属薄膜、 44 透明導電膜、
60 アクティブマトリクスエリア、 62 CF基板、 64 TFT基板、68 TABテープ、 70、72 データドライバ、 74 走査ドライバ、76 回路基板、 80 ガラス基板、 82 アクティブマトリクスエリア、84 アナログスイッチTFT部、 86 走査ドライバ回路、
90 シール部、 92 第1の封入エリア、 94 第2の封入エリア、
96 アクティブマトリクスエリア、 98 CF基板、
100 TFT基板、 102 封入口、 104 封止材、
106、108 データドライバ、 110 走査ドライバ、
112 回路基板、 114 絶縁膜、 130 映像信号発生装置、
132 A/Dコンバータ、 134 ラインメモリ、
136 周波数変換回路、 138 D/A内蔵データドライバ、
140 アナログTFT部
Claims (3)
- 薄膜トランジスタにより形成され、N行×M列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続されるN本の走査線と、該走査線に交差すると共に前記画素トランジスタのソース領域に接続されるM(=m×n)本の信号線と、薄膜トランジスタにより形成されると共に前記M本の信号線に接続され、m個を1ブロックとしてnブロックに分割されるM個のアナログスイッチトランジスタとを含む液晶装置に用いられる駆動方法であって、
アナログスイッチトランジスタのソース領域に供給する入力信号の電位の大小により変化する突き抜け電圧を補償する補正を行った入力信号を、該アナログスイッチトランジスタのソース領域に供給し、
前記補正は、アナログスイッチトランジスタのソース領域に供給する入力信号の電位がV1の時に、入力信号の電位をV1+ΔVaの電位に変換し、入力信号の電位がV2の時に、入力信号の電位をV2+ΔVbの電位に変換する補正であり、V2>V1である場合にΔVa>ΔVbの関係を満たすことで、アナログスイッチトランジスタのチャネル容量のゲートバイアス依存性をキャンセルすることを特徴とする駆動方法。 - 請求項1において、
液晶装置の突き抜け電圧を実測し、
実測された突き抜け電圧を前記Va、Vbとした場合に、V1の電位の入力信号をV1+ΔVaの電位に変換し、V2の電位の入力信号をV2+ΔVbの電位に変換するルックアップテーブルを用いて入力信号の補正を行って、アナログスイッチトランジスタのソース領域に供給することを特徴とする駆動方法。 - 請求項1又は2において、
突き抜け電圧によってシフトした後の電位が、正電位側と負電位側とで対称な信号となるように補正した入力信号を、アナログスイッチトランジスタのソース領域に供給することを特徴とする駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004320185A JP4023483B2 (ja) | 2004-11-04 | 2004-11-04 | 液晶装置の駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004320185A JP4023483B2 (ja) | 2004-11-04 | 2004-11-04 | 液晶装置の駆動方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003092041A Division JP3637909B2 (ja) | 2003-03-28 | 2003-03-28 | 液晶装置の駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005099834A JP2005099834A (ja) | 2005-04-14 |
JP4023483B2 true JP4023483B2 (ja) | 2007-12-19 |
Family
ID=34464273
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004320185A Expired - Fee Related JP4023483B2 (ja) | 2004-11-04 | 2004-11-04 | 液晶装置の駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4023483B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6249399A (ja) * | 1985-08-29 | 1987-03-04 | キヤノン株式会社 | 表示装置 |
JPS62211619A (ja) * | 1986-03-12 | 1987-09-17 | Fujitsu Ltd | アクテイブマトリクス型液晶表示装置の駆動方法 |
JP2848139B2 (ja) * | 1992-07-16 | 1999-01-20 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置とその駆動方法 |
-
2004
- 2004-11-04 JP JP2004320185A patent/JP4023483B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005099834A (ja) | 2005-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7259738B2 (en) | Liquid crystal display device | |
US6897908B2 (en) | Liquid crystal display panel having reduced flicker | |
JPH09269511A (ja) | 液晶装置、その駆動方法及び表示システム | |
US8866717B2 (en) | Display device and drive method providing improved signal linearity | |
US8368626B2 (en) | Liquid crystal display device | |
JP4506026B2 (ja) | シフトレジスタ、表示装置及び撮像素子 | |
US7928941B2 (en) | Electro-optical device, driving circuit and electronic apparatus | |
US8379161B2 (en) | Liquid crystal display device | |
JP2006338857A (ja) | シフトレジスタ及びこれを有する表示装置 | |
JP2001282205A (ja) | アクティブマトリクス型液晶表示装置およびその駆動方法 | |
US20120300133A1 (en) | Active matrix substrate, liquid crystal panel, liquid crystal display device, television receiver | |
US9230497B2 (en) | Display device having each pixel divided into sub pixels for improved view angle characteristic | |
JPH08137443A (ja) | 画像表示装置 | |
KR20090069218A (ko) | 액티브 매트릭스 디스플레이용 화소 설계 | |
JP2001194685A (ja) | 液晶表示装置 | |
JPH11101967A (ja) | 液晶表示装置 | |
JP2008145484A (ja) | 電気光学装置及び電子機器 | |
JP4349446B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
JP3637909B2 (ja) | 液晶装置の駆動方法 | |
TWI248594B (en) | Image display element and image display device | |
JPH09243999A (ja) | 液晶表示装置 | |
KR20080000361A (ko) | 액정표시장치 및 그 구동방법 | |
KR100701137B1 (ko) | 액티브 매트릭스형 표시 장치 | |
JP4023483B2 (ja) | 液晶装置の駆動方法 | |
JP2005128101A (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070515 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070717 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070717 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070911 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070924 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131012 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |