JP4021694B2 - Image display device - Google Patents
Image display device Download PDFInfo
- Publication number
- JP4021694B2 JP4021694B2 JP2002101576A JP2002101576A JP4021694B2 JP 4021694 B2 JP4021694 B2 JP 4021694B2 JP 2002101576 A JP2002101576 A JP 2002101576A JP 2002101576 A JP2002101576 A JP 2002101576A JP 4021694 B2 JP4021694 B2 JP 4021694B2
- Authority
- JP
- Japan
- Prior art keywords
- grid
- substrate
- spacer
- image display
- resistance film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
この発明は、対向配置された一対の基板と、一方の基板に配設された複数の電子源と、を備えた画像表示装置に関する。
【0002】
【従来の技術】
近年、高品位放送用あるいはこれに伴う高解像度の画像表示装置が望まれており、そのスクリーン表示性能については一段と厳しい性能が要望されている。これら要望を達成するためにはスクリーン面の平坦化、高解像度化が必須であり、同時に軽量、薄型化も図らねばならない。
【0003】
上記のような要望を満たす画像表示装置として、例えば、フィールドエミッションディスプレイ(以下FEDと称する)等の平面表示装置が注目されている。このFEDは、所定の隙間を置いて対向配置された第1基板および第2基板を有し、これらの基板は、その周縁部同士が直接あるいは矩形枠状の側壁を介して互いに接合され真空外囲器を構成している。第1基板の内面には蛍光体層が形成され、第2基板の内面には、蛍光体層を励起して発光させる電子源として複数の電子放出素子が設けられている。
【0004】
また、第1基板および第2基板に加わる大気圧荷重を支えるために、これら基板の間には支持部材として複数のスペーサが配設されている。そして、このFEDにおいて、画像を表示する場合、蛍光体層にアノード電圧が印加され、電子放出素子から放出された電子ビームをアノード電圧により加速して蛍光体層へ衝突させることにより、蛍光体が発光して画像を表示する。
【0005】
このようなFEDでは、電子放出素子の大きさがマイクロメートルオーダーであり、第1基板と第2基板との間隔をミリメートルオーダーに設定することができる。このため、現在のテレビやコンピュータのディスプレイとして使用されている陰極線管(CRT)と比較して、画像表示装置の高解像度化、軽量化、薄型化を達成することが可能となる。
【0006】
【発明が解決しようとする課題】
上述のような画像表示装置において、実用的な表示特性を得るためには、通常の陰極線管と同様の蛍光体を用い、アノード電圧を数kV以上望ましくは10kV以上に設定することが必要となる。しかし、第1基板と第2基板との間の隙間は、解像度や支持部材の特性、製造性などの観点からあまり大きくすることはできず、1〜2mm程度に設定する必要がある。したがって、第1基板と第2基板との間に強電界が形成されることは避けられず、両基板間に放電が生じる。
【0007】
そして、放電が生じた場合、基板上に設けられた電子放出素子や蛍光体層が損傷あるいは劣化し表示品位が劣化する恐れがある。このような不良発生につながる放電は製品として望ましくない。そのため、第1基板あるいは第2基板に放電を防止する耐電圧構造、または放電経路を高インピーダンスとする放電電流低減構造を持たせる必要があるが、いずれも十分な効果が得られない上、表示性能の低下や製造コストの増加が避けられないという問題があった。
【0008】
この発明は以上の点に鑑みなされたもので、その目的は、放電に対する耐電圧性に優れ画像品位の向上した画像表示装置を提供することにある。
【0009】
【課題を解決するための手段】
上記目的を達成するため、この発明の態様に係る画像表示装置は、画像表示面を有した第1基板と、上記第1基板に隙間を置いて対向配置されているとともに、電子を放出して上記画像表示面を励起する複数の電子源が設けられた第2基板と、上記第1基板と第2基板との間に配設されているとともに、上記電子源から放出された電子が通過する複数の開孔を有した板状のグリッドと、上記第1基板および第2基板間に配設され、第1および第2基板に作用する大気圧荷重を支持する複数のスペーサと、を備え、上記グリッドは、上記第1基板に対向した第1表面、および上記第2基板に対向した第2表面を有し、上記第1表面および上記開孔の壁面に高抵抗被膜が形成され、上記開孔の周縁部に形成された高抵抗被膜の膜厚は、上記グリッドの他の領域に形成された高抵抗被膜の膜厚よりも薄く形成され、上記開孔の周縁部において高抵抗被膜が丸みを有している。
【0011】
上記のように構成された画像表示装置によれば、グリッドの第1表面および各開孔の壁面に高抵抗被膜を設けることにより、放電が生じたとしても発生する放電電流を大幅に低減することができる。これにより、第1基板からの放電による電子源の放電破壊が低減し、放電に対する耐電圧性および画像品位の向上した画像表示装置を得ることができる。
【0012】
【発明の実施の形態】
以下図面を参照しながら、この発明を、平面型の画像表示装置としてFEDの一種である表面伝導型電子放出装置(以下、SEDと称する)に適用した実施の形態について詳細に説明する。
図1ないし図3に示すように、このSEDは、透明な絶縁基板としてそれぞれ矩形状のガラスからなる第1基板10および第2基板12を備え、これらの基板は約1.0〜2.0mmの隙間を置いて対向配置されている。第2基板12は、第1基板10よりも僅かに大きな寸法に形成されている。そして、第1基板10および第2基板12は、ガラスからなる矩形枠状の側壁14を介して周縁部同志が接合され、偏平な矩形状の真空外囲器15を構成している。
【0013】
第1基板10の内面には画像表示面として蛍光体スクリーン16が形成されている。この蛍光体スクリーン16は、電子の衝突で赤、青、緑に発光する蛍光体層R、G、B、および黒色着色層11を並べて構成されている。これらの蛍光体層R、G、Bはストライプ状あるいはドット状に形成されている。また、蛍光体スクリーン16上には、アルミニウム等からなるメタルバック17が形成されている。なお、第1基板10と蛍光体スクリーンとの間に、例えばITOからなる透明導電膜あるいはカラーフィルタ膜を設けてもよい。
【0014】
第2基板12の内面には、蛍光体スクリーン16の蛍光体層を励起する電子源として、それぞれ電子ビームを放出する多数の表面伝導型の電子放出素子18が設けられている。これらの電子放出素子18は、画素毎に対応して複数列および複数行に配列されている。各電子放出素子18は、図示しない電子放出部、この電子放出部に電圧を印加する一対の素子電極等で構成されている。また、第2基板12の内面には、電子放出素子18に電位を供給する多数本の配線21がマトリック状に設けられ、その端部は真空外囲器15の外部に引出されている。
【0015】
接合部材として機能する側壁14は、例えば、低融点ガラス、低融点金属等の封着材20により、第1基板10の周縁部および第2基板12の周縁部に封着され、第1基板および第2基板同志を接合している。
【0016】
また、図2および図3に示すように、SEDは、第1基板10および第2基板12間に配設されたスペーサアッセンブリ22を備えている。本実施の形態において、スペーサアッセンブリ22は、板状のグリッド24と、グリッドの両面に一体的に立設された複数の柱状のスペーサと、を備えている。
【0017】
詳細に述べると、図3および図4に示すように、グリッド24は第1基板10の内面と対向した第1表面24aおよび第2基板12の内面と対向した第2表面24bを有し、これらの基板と平行に配置されている。そして、グリッド24には、エッチング等により多数の電子ビーム通過孔26が形成されている。この発明における開孔として機能する電子ビーム通過孔26は、それぞれ電子放出素子18と対向して配列され、電子放出素子から放出された電子ビームを透過する。電子ビーム通過孔26は、例えば、0.15〜0.25mm×0.15〜0.25mmの矩形状に形成されている。
【0018】
グリッド24は、例えば鉄−ニッケル系の金属板により厚さ0.1〜0.25mmに形成されている。そして、グリッド24の第1および第2表面24a、24b、並びに、各電子ビーム通過孔26の壁面は、放電電流制限効果を有する高抵抗被膜40により被覆されている。この高抵抗被膜40は、グリッド24の第1および第2表面24a、24b、並びに、各電子ビーム通過孔26の壁面に形成された第1高抵抗被膜42と、この第1高抵抗被膜に積層形成された第2高抵抗被膜44とを含んでいる。
【0019】
第1高抵抗被膜42は、例えば、低融点ガラス、セラミック等の高抵抗物質で形成され、1×1012〜1×1015Ω/□の抵抗値を有している。また、第2高抵抗被膜44は、例えば酸化錫、酸化アンチモン等の金属酸化物により形成され、1×107〜1×1011Ω/□の抵抗値を有している。
【0020】
また、高抵抗被膜40は、形成条件を調整することにより、各電子ビーム通過孔26の周縁部27における膜厚が他の領域における膜厚よりも薄くなるように形成され、平均膜厚は10ないし20μmとなっている。ここで、電子ビーム通過孔26の周縁部とは、電子ビーム通過孔の内、グリッド24の第1表面24a側の開孔周縁部27および第2表面24b側の開孔周縁部27を示している。そして、高抵抗被膜40を上記の厚さ分布とすることにより、各電子ビーム通過孔26の各周縁部27において、高抵抗被膜に丸みを持たせることができ、帯電が生じ易い角部を無くすことができる。
【0021】
グリッド24の第1表面24a上には、複数の第1スペーサ30aが一体的に立設され、その延出端は、メタルバック17および蛍光体スクリーン16の黒色着色層11を介して第1基板10に当接している。本実施の形態において、各第1スペーサ30aの延出端は、高さ緩和層31として機能するインジウム層を介してメタルバック17に当接している。高さ緩和層31は、電子ビームの軌道に何ら影響を与えるものではなく、スペーサの高さばらつきの緩和効果がある適当な硬度を持つものであれば、金属に限定されるものではない。
【0022】
また、グリッド24の第2表面24b上には、複数の第2スペーサ30bが一体的に立設され、その延出端は、第2基板12の内面上に設けられた配線21に当接している。
【0023】
第1および第2スペーサ30a、30bの各々は、グリッド24側から延出端に向かって径が小さくなった先細テーパ状に形成されている。例えば、各第1スペーサ30aはグリッド24側に位置した基端の径が約0.4mm、延出端の径が約0.3mm、高さが約0.6mmに形成されている。また、各第2スペーサ30bはグリッド24側に位置した基端の径が約0.4mm、延出端の径が約0.25mm、高さが約0.8mmに形成されている。このように、第1スペーサ30aの高さは、第2スペーサ30bの高さよりも低く形成され、第2スペーサの高さは、第1スペーサの高さに対し約4/3倍以上に設定されている。
【0024】
また、第1スペーサ30a及び第2スペーサ30bの表面抵抗は5×1013Ω以上となっている。第1および第2スペーサ30a、30bはそれぞれ隣合う2つの電子ビーム通過孔26間に設けられ互いに整列して延びている。これにより、第1および第2スペーサ30a、30bは、グリッド24を両面から挟み込んだ状態でグリッド24と一体に形成されている。
【0025】
上記のように構成されたスペーサアッセンブリ22は第1基板10および第2基板12間に配設されている。そして、第1および第2スペーサ30a、30bは、第1基板10および第2基板12の内面に当接することにより、これらの基板に作用する大気圧荷重を支持し、基板間の間隔を所定値に維持している。
【0026】
図2に示すように、SEDは、グリッド24および第1基板10のメタルバック17に電圧を印加する電圧供給部50を備えている。この電圧供給部50は、グリッド24およびメタルバック17にそれぞれ接続され、例えば、グリッド24に12kV、メタルバック17に10kVの電圧を印加する。すなわち、グリッド24に印加する電圧は、第1基板10に印加する電圧よりも高く設定され、例えば、1.25以内に設定されている。
【0027】
そして、このSEDでは、画像を表示する場合、蛍光体スクリーン16およびメタルバック17にアノード電圧を印加し、電子放出素子18から放出された電子ビームをアノード電圧により加速して蛍光体スクリーン16へ衝突させる。これにより、蛍光体スクリーン16の蛍光体層が励起されて発光し、画像を表示する。
【0028】
次に、以上のように構成されたSEDの製造方法について説明する。スペーサアッセンブリ22を製造する際、まず、所定寸法のグリッド24を用意する。この場合、Fe−50%Niからなる板厚0.12mmの薄板を脱脂・洗浄・乾燥した後、エッチングにより多数の電子ビーム通過孔26を形成しグリッド24とする。
【0029】
その後、グリッド24の第1表面24aを上向きに設置した状態で、上方から低融点ガラスを主成分としたコート液を第1表面に2流体ノズルを用いて塗布し、乾燥する。また、第2表面24b側も同様に、低融点ガラスを主成分としたコート液を2流体ノズルを用いて塗布し、乾燥する。この時、塗布条件を調整し、電子ビーム通過孔26の周縁部27の膜厚が他の領域の膜厚よりも薄くなるようコート液を塗布する。そして、コート液が乾燥した後、焼成することにより、グリッド24の第1および第2表面24a、24b、並びに、各電子ビーム通過孔26の壁面に第1高抵抗被膜42が形成される。
【0030】
続いて、酸化錫、酸化アンチモン等の金属酸化物を含有した塗布液を、第1高抵抗被膜42上に塗布し、乾燥した後に焼成する。これにより、第1高抵抗被膜42に重ねて第2高抵抗被膜44を形成し、表面の抵抗値が1×107〜1×1011Ω/□となった高抵抗被膜40とする。なお、第1高抵抗被膜42は、グリッド24を酸化処理して得られた酸化膜からなる絶縁膜であってもよい。
【0031】
次に、グリッド24とほぼ同一の寸法を有した図示しない矩形板状の第1および第2金型を用意する。これら第1および第2金型は、それぞれスペーサ成形用の多数の透孔を有している。そして、第1金型及び第2金型の少なくともスペーサ成形用の多数の透孔の表面には熱処理により熱分解する樹脂が塗布されている。第1金型を、各透孔がグリッド24の所定位置と対向するように位置決めした状態でグリッドの第1表面24aに密着させる。同様に、第2金型を、各透孔がグリッド24の所定位置と対向するように位置決めした状態でグリッドの第2表面24bに密着させる。そして、これら第1金型、グリッド24、および第2金型を図示しないクランパ等を用いて互いに固定する。
【0032】
その後、例えば、第1金型の外面側からペースト状のスペーサ形成材料を供給し、第1金型の透孔、グリッド24のスペーサ開孔28、および第2金型の透孔にスペーサ形成材料を充填する。スペーサ形成材料としては、少なくとも紫外線硬化型のバインダ(有機成分)およびガラスフィラーを含有したガラスペーストを用いる。
【0033】
続いて、充填されたスペーサ形成材料に対し、第1および第2金型の外面側から放射線として紫外線(UV)を照射し、スペーサ形成材料をUV硬化させる。この後、必要に応じて熱硬化を行なってもよい。次に、熱処理により第1および第2金型の各透孔に塗布された樹脂を熱分解し、スペーサ形成材料と金型の間にすき間を作り、第1および第2金型をグリッド24から剥離する。
【0034】
続いて、スペーサ形成材料が充填されたグリッド24を加熱炉内で熱処理し、スペーサ形成材料内からバインダを飛ばした後、約500〜550℃で30分〜1時間、スペーサ形成材料を本焼成する。これにより、グリッド24上に第1および第2スペーサ30a、30bが作り込まれたスペーサアッセンブリ22が完成する。この際、第1および第2スペーサ30a、30bは、グリッド24表面上の高抵抗被膜40と融合し、高抵抗被膜と一体となってグリッド24に接合されている。
【0035】
一方、予め、蛍光体スクリーン16およびメタルバック17が形成された第1基板10と、電子放出素子18および配線21が設けられているとともに側壁14が接合された第2基板12と、を用意しておく。
【0036】
次に、上記のように構成されたスペーサアッセンブリ22を第2基板12上に位置決め配置する。この際、第2スペーサ30bの延出端がそれぞれ配線21上に位置するようにスペーサアッセンブリ22を位置決めする。この状態で、第1基板10、第2基板12、およびスペーサアッセンブリ22を真空チャンバ内に配置し、真空チャンバ内を真空排気した後、側壁14を介して第1基板を第2基板に接合する。同時に、第1スペーサ30aの延出端に配置されたインジウム粉末を溶融させ、第1基板10で押しつぶし高さを補正する。これにより、スペーサアッセンブリ22を備えたSEDが製造される。
【0037】
以上のように構成されたSEDによれば、第1および第2基板10、12間にグリッド24を設け、このグリッドに印加する電圧を第1基板に印加する電圧よりも高くすることにより、放電が生じた場合でも、この放電はグリッド24と第2基板12との間で発生し、第1基板10と第2基板12との間で直接放電する事はない。しかも、グリッド24の表面は高抵抗被膜40で被覆されているため、放電が生じたとしても、発生する放電電流を大幅に低減することができる。したがって、第1基板10からの放電に起因する電子放出素子18の放電破壊が低減し、放電に対する耐電圧性および画像品位の向上したSEDを得ることができる。同時に、電子源に対する耐電圧構造または放電電流低減構造を不要又は簡略することができ、製造コストの低減を図ることが可能となる。
【0038】
本発明者等は、高抵抗被膜40の抵抗値を種々変更して、電子放出素子の放電破壊の発生率を測定した。その結果を下記の表1に示す。この表から分かるように、高抵抗被膜40の抵抗値を1×107〜1×1011Ω/□とした場合、高抵抗被膜を設けない場合に比較して放電破壊の発生率が50%低減した。また、高抵抗被膜40の抵抗値が1×107Ω/□より低い場合、放電破壊の発生率が30%しか改善されなかった。
【0039】
【表1】
【0040】
一方、高抵抗被膜40の抵抗値が1×1011Ω/□より高い場合、グリッド24が帯電と放電を繰り返し、表示の輝度が安定しなかった。これは、グリッド24に高抵抗被膜40を形成することにより放電抑制効果が得られる反面、その抵抗値を高くし過ぎるとグリッドが帯電し、その結果、電子ビームがグリッドに吸い付けられ電子ビーム通過孔26を通過しない場合が生じるためと考えられる。
【0041】
従って、上記のように高抵抗被膜40の抵抗値を1×107〜1×1011Ω/□の範囲に調整することにより、放電破壊の抑制および輝度劣化防止を図ることができる。なお、グリッド24の表面上に高抵抗被膜を形成した場合、高抵抗被膜の抵抗値はグリッドを構成する金属の抵抗値に影響され、所望の抵抗値とすることが難しい。しかしながら、本実施の形態によれば、グリッド24の表面上に抵抗値の高い第1高抵抗被膜42を形成し、その上に所望の抵抗値を有した第2高抵抗被膜44を積層形成することにより、高抵抗被膜40の抵抗値を上述した範囲に確実に設定することができる。
【0042】
また、本実施の形態に係るSEDによれば、電子ビーム通過孔26の開孔周縁部27における高抵抗被膜40の膜厚をグリッド24の他の領域における高抵抗被膜の膜厚よりも薄くすることにより、開孔周縁部27が帯電し難い構成とすることができる。電子ビーム通過孔の開孔周縁部が帯電した場合、レンズ効果によって電子ビームの軌道が変動するが、上記SEDによれば、開孔周縁部の帯電を防止し、一層の輝度向上を図ることが可能となる。高抵抗被膜40の膜厚をグリッド24の全面に渡って均一にしたSEDとを比較したところ、本実施の形態に係るSEDは、輝度が5%向上した。
【0043】
更に、本実施の形態によれば、第1および第2スペーサ30a、30bは、グリッド24表面上の高抵抗被膜40と融合し、高抵抗被膜と一体となってグリッド24に接合されている。そのため、第1および第2スペーサの水平方向および垂直方向の強度が増加し、その結果、真空外囲器15全体の加圧強度を向上することができる。グリッドの高抵抗膜とスペーサとが一体となっていないSEDと比較したところ、本実施の形態に係るSEDは加圧強度が80%向上した。
【0044】
なお、この発明は上述した実施の形態に限定されることなく、この発明の範囲内で種々変形可能である。例えば、図5に示すように、グリッド24に複数のスペーサ開孔28を設け、このスペーサ開孔に重ねて第1および第2スペーサ30a、30bを設ける構成としてもよい。より詳細に述べると、スペーサ開孔28は、それぞれ電子ビーム通過孔26間に位置し所定のピッチで配列されている。そして、高抵抗被膜40は、グリッド24の第1、第2表面24a、24b、電子ビーム通過孔26の壁面、およびスペーサ開孔28の壁面に形成されている。
【0045】
第1スペーサ30aは、スペーサ開孔28に重ねてグリッド24の第1表面24a上に一体的に立設され、また、第2スペーサ30bは、スペーサ開孔28に重ねてグリッド24の第2表面24b上に一体的に立設されている。これにより、各スペーサ開孔28、第1および第2スペーサ30a、30bは互いに整列して位置し、第1および第2スペーサはこのスペーサ開孔28を介して互いに連結されている。従って、第1および第2スペーサ30a、30bは、グリッド24を両面から挟み込んだ状態でグリッド24と一体に形成されている。
【0046】
他の構成は前述した実施の形態と同一であり、同一の部分には同一の参照符号を付してその詳細な説明を省略する。そして、図6に示す実施の形態によれば、前述した実施の形態と同様の作用効果を得ることができるとともに、スペーサおよび真空外囲器全体の加圧強度を一層向上することが可能となる。
【0047】
その他、この発明において、スペーサの径や高さ、その他の構成要素の寸法、材質等は必要に応じて適宜選択可能である。また、電子源は、表面導電型の電子放出素子に限らず、電界放出型、カーボンナノチューブ等、種々選択可能であり、またこの発明は、SEDに限定されることなく、他のFEDにも適用可能である。
【0048】
上述した実施の形態において、高抵抗被膜は、グリッドの第1表面、第2表面、および各電子ビーム通過孔の壁面に形成する構成としたが、少なくともグリッドの第1表面および各電子ビーム通過孔の壁面に形成されていれば上述した実施の形態と同様の作用効果を得ることができる。
【0049】
【発明の効果】
以上詳述したように、この発明によれば、放電に対する耐電圧性に優れ画像品位の向上した画像表示装置を提供することができる。
【図面の簡単な説明】
【図1】この発明の実施の形態に係るSEDを示す斜視図。
【図2】図1の線A−Aに沿って破断した上記SEDの斜視図。
【図3】上記SEDを示す断面図。
【図4】上記SEDにおけるグリッドおよびスペーサ部分を拡大して示す断面図。
【図5】この発明の他の実施の形態に係るSEDの要部を拡大して示す断面図。
【符号の説明】
10…第1基板
12…第2基板
14…側壁
15…真空外囲器
16…蛍光体スクリーン
18…電子放出素子
22…スペーサアッセンブリ
24…グリッド
26…電子ビーム通過孔
30a…第1スペーサ
30b…第2スペーサ
40…高抵抗被膜
42…第1高抵抗被膜
44…第2高抵抗被膜
50…電圧供給部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an image display device comprising: a pair of substrates facing each other, a plurality of which are disposed on one substrate and the electron source.
[0002]
[Prior art]
In recent years, an image display device for high-definition broadcasting or a high-resolution image accompanying this has been desired, and the screen display performance is required to be more severe. In order to achieve these demands, it is essential to flatten the screen surface and increase the resolution, and at the same time, it is necessary to reduce the weight and thickness.
[0003]
As an image display device that satisfies the above-described demand, for example, a flat display device such as a field emission display (hereinafter referred to as FED) has attracted attention. This FED has a first substrate and a second substrate which are arranged to face each other with a predetermined gap, and these substrates are joined to each other directly or via a rectangular frame-shaped side wall to form a vacuum outside. It constitutes an envelope. A phosphor layer is formed on the inner surface of the first substrate, and a plurality of electron-emitting devices are provided on the inner surface of the second substrate as electron sources that excite the phosphor layer to emit light.
[0004]
In order to support an atmospheric pressure load applied to the first substrate and the second substrate, a plurality of spacers are provided as support members between these substrates. In this FED, when an image is displayed, an anode voltage is applied to the phosphor layer, and an electron beam emitted from the electron-emitting device is accelerated by the anode voltage to collide with the phosphor layer. Flash and display image.
[0005]
In such an FED, the size of the electron-emitting device is on the order of micrometers, and the distance between the first substrate and the second substrate can be set on the order of millimeters. Therefore, it is possible to achieve higher resolution, lighter weight, and thinner image display device as compared with a cathode ray tube (CRT) that is used as a display of a current television or computer.
[0006]
[Problems to be solved by the invention]
In the image display device as described above, in order to obtain practical display characteristics, it is necessary to use a phosphor similar to a normal cathode ray tube and set the anode voltage to several kV or more, preferably 10 kV or more. . However, the gap between the first substrate and the second substrate cannot be so large from the viewpoint of resolution, support member characteristics, manufacturability, and the like, and needs to be set to about 1 to 2 mm. Therefore, it is inevitable that a strong electric field is formed between the first substrate and the second substrate, and a discharge occurs between the two substrates.
[0007]
When discharge occurs, the electron-emitting device and the phosphor layer provided on the substrate may be damaged or deteriorated, and the display quality may be deteriorated. Such discharge leading to the occurrence of defects is not desirable as a product. Therefore, it is necessary to provide the first substrate or the second substrate with a withstand voltage structure for preventing discharge or a discharge current reducing structure with a high impedance in the discharge path. There has been a problem that performance degradation and increase in manufacturing cost are inevitable.
[0008]
The present invention has been made in view of the above points, and an object of the present invention is to provide an image display device that has excellent voltage resistance against discharge and improved image quality.
[0009]
[Means for Solving the Problems]
In order to achieve the above object, an image display device according to an aspect of the present invention is disposed opposite to a first substrate having an image display surface with a gap between the first substrate and emits electrons. The second substrate provided with a plurality of electron sources for exciting the image display surface and the first substrate and the second substrate are disposed, and electrons emitted from the electron source pass therethrough. A plate-like grid having a plurality of openings, and a plurality of spacers disposed between the first substrate and the second substrate and supporting an atmospheric pressure load acting on the first and second substrates, The grid has a first surface facing the first substrate and a second surface facing the second substrate, and a high-resistance film is formed on the first surface and the wall surface of the opening, and the opening is opened. The film thickness of the high resistance film formed on the peripheral edge of the hole is the above-mentioned grid. The formed thinner than the film thickness of the high-resistance film formed on the other regions, the high resistance film has a rounded at the periphery of the aperture.
[0011]
According to the image display device configured as described above, by providing a high-resistance coating on the first surface of the grid and the wall surface of each aperture, the discharge current that is generated even if discharge occurs can be significantly reduced. Can do. Thereby, the discharge breakdown of the electron source due to the discharge from the first substrate is reduced, and an image display device with improved withstand voltage against discharge and image quality can be obtained.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
An embodiment in which the present invention is applied to a surface conduction electron-emitting device (hereinafter referred to as SED) which is a kind of FED as a flat-type image display device will be described in detail below with reference to the drawings.
As shown in FIGS. 1 to 3, this SED includes a
[0013]
A
[0014]
On the inner surface of the
[0015]
The
[0016]
As shown in FIGS. 2 and 3, the SED includes a
[0017]
More specifically, as shown in FIGS. 3 and 4, the
[0018]
The
[0019]
The first high-
[0020]
Further, the
[0021]
A plurality of
[0022]
In addition, a plurality of
[0023]
Each of the first and
[0024]
The surface resistance of the
[0025]
The
[0026]
As shown in FIG. 2, the SED includes a
[0027]
In this SED, when an image is displayed, an anode voltage is applied to the
[0028]
Next, the manufacturing method of SED comprised as mentioned above is demonstrated. When manufacturing the
[0029]
Thereafter, in a state where the
[0030]
Subsequently, a coating liquid containing a metal oxide such as tin oxide or antimony oxide is applied onto the first
[0031]
Next, a rectangular plate-shaped first and second mold (not shown) having substantially the same dimensions as the
[0032]
Thereafter, for example, a paste-like spacer forming material is supplied from the outer surface side of the first mold, and the spacer forming material is inserted into the through holes of the first mold, the
[0033]
Subsequently, the filled spacer forming material is irradiated with ultraviolet rays (UV) as radiation from the outer surface sides of the first and second molds, and the spacer forming material is UV cured. Thereafter, thermosetting may be performed as necessary. Next, the resin applied to the through holes of the first and second molds by heat treatment is pyrolyzed to create a gap between the spacer forming material and the mold, and the first and second molds are removed from the
[0034]
Subsequently, the
[0035]
On the other hand, the
[0036]
Next, the
[0037]
According to the SED configured as described above, the
[0038]
The present inventors changed the resistance value of the high-
[0039]
[Table 1]
[0040]
On the other hand, when the resistance value of the high-
[0041]
Therefore, by controlling the resistance value of the
[0042]
Further, according to the SED according to the present embodiment, the film thickness of the
[0043]
Further, according to the present embodiment, the first and
[0044]
The present invention is not limited to the above-described embodiment, and various modifications can be made within the scope of the present invention. For example, as shown in FIG. 5, a plurality of
[0045]
The
[0046]
Other configurations are the same as those of the above-described embodiment, and the same portions are denoted by the same reference numerals, and detailed description thereof is omitted. And according to embodiment shown in FIG. 6, while being able to obtain the effect similar to embodiment mentioned above, it becomes possible to further improve the pressurization intensity | strength of a spacer and the whole vacuum envelope. .
[0047]
In addition, in the present invention, the diameter and height of the spacer, the dimensions and materials of the other components can be appropriately selected as necessary. In addition, the electron source is not limited to the surface-conduction electron-emitting device, and various types such as a field emission type and a carbon nanotube can be selected. The present invention is not limited to the SED, and can be applied to other FEDs. Is possible.
[0048]
In the above-described embodiment, the high resistance film is formed on the first surface of the grid, the second surface, and the wall surface of each electron beam passage hole, but at least the first surface of the grid and each electron beam passage hole. If it is formed on the wall surface, it is possible to obtain the same effect as the above-described embodiment.
[0049]
【The invention's effect】
As described above in detail, according to the present invention, it is possible to provide an image display device that has excellent voltage resistance against discharge and improved image quality.
[Brief description of the drawings]
FIG. 1 is a perspective view showing an SED according to an embodiment of the present invention.
2 is a perspective view of the SED broken along the line AA in FIG. 1; FIG.
FIG. 3 is a cross-sectional view showing the SED.
FIG. 4 is an enlarged cross-sectional view showing a grid and a spacer portion in the SED.
FIG. 5 is an enlarged sectional view showing a main part of an SED according to another embodiment of the present invention.
[Explanation of symbols]
DESCRIPTION OF
Claims (6)
上記第1基板に隙間を置いて対向配置されているとともに、電子を放出して上記画像表示面を励起する複数の電子源が設けられた第2基板と、
上記第1基板と第2基板との間に配設されているとともに、上記電子源から放出された電子が通過する複数の開孔を有した板状のグリッドと、
上記第1基板および第2基板間に配設され、第1および第2基板に作用する大気圧荷重を支持する複数のスペーサと、を備え、
上記グリッドは、上記第1基板に対向した第1表面、および上記第2基板に対向した第2表面を有し、上記第1表面および上記開孔の壁面に高抵抗被膜が形成され、上記開孔の周縁部に形成された高抵抗被膜の膜厚は、上記グリッドの他の領域に形成された高抵抗被膜の膜厚よりも薄く形成され、上記開孔の周縁部において高抵抗被膜が丸みを有していることを特徴とする画像表示装置。A first substrate having an image display surface;
A second substrate provided opposite to the first substrate with a gap and provided with a plurality of electron sources for emitting electrons to excite the image display surface;
A plate-like grid disposed between the first substrate and the second substrate and having a plurality of apertures through which electrons emitted from the electron source pass;
A plurality of spacers disposed between the first substrate and the second substrate and supporting an atmospheric pressure load acting on the first and second substrates,
The grid has a first surface facing the first substrate and a second surface facing the second substrate, and a high-resistance film is formed on the first surface and the wall surface of the opening, and the opening is opened. The film thickness of the high resistance film formed on the peripheral edge of the hole is thinner than the film thickness of the high resistance film formed on the other area of the grid , and the high resistance film is rounded at the peripheral edge of the hole. an image display device, characterized in that a.
上記第1および第2スペーサの少なくとも一方は、上記グリッド表面の高抵抗膜層と一体に接合していることを特徴とする請求項1ないし4のいずれか1項に記載の画像表示装置。The spacer is a plurality of columnar first spacers that are erected on the first surface of the grid and are in contact with the first substrate; and a spacer that is erected on the second surface of the grid and is in contact with the second substrate. A plurality of columnar second spacers,
It said at least one of the first and second spacers, the image display apparatus according to any one of claims 1 to 4, characterized in that integrally joined to the high-resistance film layer of the grid surface.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002101576A JP4021694B2 (en) | 2002-04-03 | 2002-04-03 | Image display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002101576A JP4021694B2 (en) | 2002-04-03 | 2002-04-03 | Image display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003297266A JP2003297266A (en) | 2003-10-17 |
JP4021694B2 true JP4021694B2 (en) | 2007-12-12 |
Family
ID=29388716
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002101576A Expired - Fee Related JP4021694B2 (en) | 2002-04-03 | 2002-04-03 | Image display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4021694B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1722392A1 (en) * | 2004-02-03 | 2006-11-15 | Kabushiki Kaisha Toshiba | Image display device |
JP2005243273A (en) * | 2004-02-24 | 2005-09-08 | Toshiba Corp | Image display device and its manufacturing method |
JP2006024515A (en) * | 2004-07-09 | 2006-01-26 | Toshiba Corp | Picture display device |
-
2002
- 2002-04-03 JP JP2002101576A patent/JP4021694B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003297266A (en) | 2003-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7042144B2 (en) | Image display device and manufacturing method for spacer assembly used in image display device | |
JP4021694B2 (en) | Image display device | |
US7192327B2 (en) | Image display device, method of manufacturing a spacer for use in the image display device, and image display device having spacers manufactured by the method | |
US20060249734A1 (en) | Image display device and method of manufacturing the same | |
EP1437755A1 (en) | Image display apparatus | |
US20040245914A1 (en) | Image display apparatus | |
JP3984102B2 (en) | Image display device and manufacturing method thereof | |
EP1492150A1 (en) | Image display apparatus and its manufacturing method | |
JPWO2003102999A1 (en) | Image display device | |
JP2003123672A (en) | Image display device | |
JP2004296107A (en) | Image display device and manufacturing method thereof | |
JP2004214146A (en) | Image display device and its manufacturing method | |
WO2005027174A1 (en) | Image display device | |
EP1544892A1 (en) | Image-displaying device, method of producing spacer used for image-displaying device, and image-displaying device with the spacer produced by the method | |
JP2004273253A (en) | Image display device and its manufacturing method | |
JP2003257343A (en) | Image display | |
JP2005190789A (en) | Image display device | |
JP2004303458A (en) | Image display device | |
US20050104505A1 (en) | Image display apparatus and method of manufacturing the same | |
JP2005190788A (en) | Image display device | |
JP2004319269A (en) | Image display device with spacer structure, manufacturing method of spacer structure, and forming die used for manufacture of spacer structure | |
JP2005235620A (en) | Plane display device and its manufacturing method | |
JP2005228675A (en) | Image display device and its manufacturing method | |
JP2005228672A (en) | Image display device and manufacturing method of the same | |
JP2006066134A (en) | Image display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050330 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060414 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060523 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060721 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070830 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070925 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070927 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |