JP4012747B2 - Phase shift detection method and phase shift detection apparatus for two-phase oscillator - Google Patents

Phase shift detection method and phase shift detection apparatus for two-phase oscillator Download PDF

Info

Publication number
JP4012747B2
JP4012747B2 JP2002053764A JP2002053764A JP4012747B2 JP 4012747 B2 JP4012747 B2 JP 4012747B2 JP 2002053764 A JP2002053764 A JP 2002053764A JP 2002053764 A JP2002053764 A JP 2002053764A JP 4012747 B2 JP4012747 B2 JP 4012747B2
Authority
JP
Japan
Prior art keywords
phase
phase shift
oscillator
output
oscillators
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002053764A
Other languages
Japanese (ja)
Other versions
JP2003258557A (en
Inventor
英彰 若松
力 山口
圭一 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki EE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki EE Corp filed Critical Hioki EE Corp
Priority to JP2002053764A priority Critical patent/JP4012747B2/en
Publication of JP2003258557A publication Critical patent/JP2003258557A/en
Application granted granted Critical
Publication of JP4012747B2 publication Critical patent/JP4012747B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Measuring Phase Differences (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、2相発振器の位相ずれ検出方法およびその位相ずれ検出装置に関し、さらに詳しく言えば、各発振器がともにDDS方式よりなり、その2相出力間の位相ずれを確実に検出する技術に関するものである。
【0002】
【従来の技術】
DDSはダイレクト・ディジタル・シンセサイザの略で、周波数データ(位相増加分)を設定するだけで任意周波数の出力が得られる発振器として知られている。このDDS方式による2つの発振器を用いた2相発振器の例を図3に示す。
【0003】
第1発振器10および第2発振器20ともに、nビットフルアダーからなるアドレス演算器11,21と、1周期分の波形データテーブルを有する波形メモリ12,22と、D/A変換器13,23と、ローパスフィルタ14,24とを備えている。
【0004】
この2つの発振器10,20から同一周波数の出力を得るため、各発振器10,20には一つの基準クロック発生器30から基準クロックが与えられる。また、各発振器10,20には、発振器制御用CPU50から周波数データ,位相データそれに発振/停止を同時に制御するためのデクリア/クリア信号が与えられる。これらの各データおよび信号は、基準クロックに同期してアドレス演算器11,21に取り込まれる。
【0005】
各波形メモリ12,22にあらかじめ1周期分の例えば正弦波データを書き込んでおき、基準クロック発生器30を動作させた状態で、各発振器10,20に対して同時にデクリア信号を与えることにより各発振器10,20が発振を開始する。
【0006】
発振中に周波数を変更する場合には、発振器制御用CPU50より各発振器10,20に同時に周波数データを与えればよい。その周波数データは同時にアドレス演算器11,21に取り込まれ、これにより位相関係を維持しながら出力周波数が変更される。
【0007】
ここで、周波数データ(位相増加分)をfdata,アドレス演算器のビット数をn,基準クロックの周波数をfref,出力周波数をfoutとすると、出力周波数foutは、次式(1)により求められる。
fout=(fdata/2)×fref……式(1)
【0008】
このように、DDS方式の発振器によれば、周波数データとして位相増加分の値を設定するだけで任意の出力周波数を発生させることができる。また、基準クロックの周波数を高めるにしたがって、高周波数の正弦波出力を得ることができる。
【0009】
しかしながら、2つの発振器10,20を実際に回路基板上に実装した場合、その基板の配線の影響やDDSの特性の違いなどにより、周波数データを取り込むタイミングが1クロック分ずれることがある。
【0010】
すなわち、デクリア信号が出された後の基準クロックのタイミングで各発振器10,20に周波数データが取り込まれるのであるが、例えば一方の発振器10ではデクリア信号が出された直後の時点でデータを取り込むが、他方の発振器20ではそれより1クロック分遅れた時点でデータを取り込むことがある。このため、2相間に基準クロックの1クロック分に相当する位相ずれが生ずる。この現象は、特に基準クロックが高速になるほど顕著になる。
【0011】
この位相ずれを検出するため、発振器10,20の出力間に位相ずれ検出回路40が設けられている。従来において多くの場合、位相ずれ検出回路40には、図4に示すフリップフロップ(FF)による位相ずれ検出回路410もしくは図5に示す乗算回路による位相ずれ検出回路420のいずれかが用いられている。
【0012】
図4の位相ずれ検出回路410は、第1および第2の2つのコンパレータ411,413と、第1および第2の2つのD−FF(遅延型フリップフロップ回路)412,414とを備えている。
【0013】
第1発振器10の正弦波出力信号は第1コンパレータ411にて矩形波に変換され、これをSQ1信号とする。同様に、第2発振器20の正弦波出力信号も第2コンパレータ413にて矩形波に変換される。これをSQ2信号とする。
【0014】
SQ1信号は第1D−FF412のD入力端子に入力される。一方、SQ2信号は第1D−FF412のクロック入力端子に入力され、そのSQ2信号が立ち上がる時のD入力、すなわちSQ1信号をラッチして出力(Q1)する。そして、この出力Q1を図示しないCPUなどで読み取り、出力Q1が「Hi」レベルであれば、SQ1信号はSQ2信号より先に立ち上がっていると判断される。
【0015】
同様に、SQ2信号は第2D−FF414のD入力端子に入力される。一方、SQ1信号は第2D−FF414のクロック入力端子に入力され、そのSQ1信号が立ち上がる時のD入力、すなわちSQ2信号をラッチして出力(Q2)する。そして、この出力Q2を図示しないCPUなどで読み取る。
【0016】
CPUは、上記各出力Q1,Q2の「Hi」「Lo」論理から、位相ずれの有無と位相ずれがあった場合、どちらの位相が進んでいるかを判断する。例えば、出力Q1が「Hi」レベルである場合には、SQ2信号よりもSQ1信号が先に立ち上がっていること、すなわち第2発振器20側の位相が第1発振器10側の位相よりも進んでいることを意味している。
【0017】
図5の位相ずれ検出回路420においては、第1および第2発振器10,20の各正弦波出力信号がともにアナログ乗算回路421に入力される。第1発振器10の出力信号をAsin(ωt),第2発振器10の出力信号をBsin(ωt+θ)とすると、乗算回路421の出力Wは、
W=ABcosθ/2−ABcos(2ωt+θ)/2
となり、直流成分ABcosθ/2は位相ずれ量θによって変化する。
【0018】
したがって、直流電圧計422で乗算回路421の出力W中に含まれている直流電圧を測定することにより、第1発振器10と第2発振器20の位相差に応じた出力信号が得られ、その出力信号と位相差がゼロ(上記式においてθ=0)のときの電圧とを比較することにより、第1発振器10と第2発振器20の位相差を知ることができる。
【0019】
【発明が解決しようとする課題】
図4の位相ずれ検出回路410は構成が簡単であるという利点があるが、発振器10,20に与えられる基準クロックが高速である場合や発振器10,20間に位相ずれがない場合には、D入力からクロック入力までの時間が短いため、規定されている回路素子固有のセットアップ時間,ホールド時間を満足できず、動作が不安定になることがある。
【0020】
図5の位相ずれ検出回路420によれば、出力周波数が高い場合でもアナログ乗算回路の帯域内であれば、比較的高周波数まで位相ずれの有無だけでなく、その位相ずれ量までも検出することができる。
【0021】
しかしながら、出力周波数が低周波数の場合には、1クロックの時間に相当する位相差が小さいため、位相ずれを起こしていないときの差を検出するのが困難である。これを検出するには高確度の直流電圧計を装置に内蔵しなくてはならないため、コストアップを招くことになる。
【0022】
一例として、基準クロックが100MHzの場合、1クロックの時間は10nsになる。発振器の出力周波数が10MHzの場合、1クロックによる位相ずれは36゜,したがって乗算回路の出力の位相ずれはcos36゜となり、直流電圧計にて測定される直流電圧は、位相差がゼロのときの電圧に対して約−20%ほど低くなる。
【0023】
これに対して、発振器の出力周波数が1MHzの場合、1クロックによる位相ずれは3.6゜,したがって乗算回路の出力の位相ずれはcos3.6゜となり、直流電圧計にて測定される直流電圧は、位相差がゼロのときの電圧に対して約−2%ほどでしかない。この2%の電圧変化を検出するには、上記したように高確度の直流電圧計が必要となる。
【0024】
本発明は、このような課題を解決するためになされたもので、その目的は、各発振器がともにDDS発振器からなる2相発振器において、位相ずれ検出回路として乗算回路を用いるが、直流電圧計を用いることなく、その2相出力間の位相ずれの有無を高速かつ安定して検出することができるようにした2相発振器の位相ずれ検出方法およびその位相ずれ検出装置を提供することにある。
【0025】
【課題を解決するための手段】
記目的を達成するため、本願の第発明は、第1および第2発振器がともに同一の基準クロックを受けて発振するDDS発振器からなり、上記第1発振器から出力される第1正弦波信号と、上記第2発振器から出力される第2正弦波信号とを乗算回路に入力し、上記乗算回路の出力信号に含まれている直流電圧を検出し、その直流電圧に基づいて上記第1正弦波信号と上記第2正弦波信号間の位相ずれを検出する2相発振器の位相ずれ検出方法において、上記乗算回路の出力側に交流除去用のローパスフィルタを介して接続された極性判別回路を備え、上記同一の基準クロックにより上記各発振器を同位相かつ同一周波数で発振させ、そのときの発振周波数をfout,上記基準クロックの周波数をfrefとして、発振開始後に、いずれか一方の上記発振器の位相を次式(1)による移相量、
移相量(deg)=90−(fout/fref)×360/2…(1)
ずらし、上記極性判別回路により上記乗算回路の出力に含まれている直流電圧の極性を判別して、上記第1正弦波信号と上記第2正弦波信号間の位相ずれの有無を検出することを特徴としている。
【0026】
また、本願の第発明は上記第発明を装置化したもので、同一の基準クロックを受けて発振するともにDDS発振器からなる第1および第2発振器の各正弦波出力信号を掛け算する乗算回路を備え、上記乗算回路の出力信号に含まれている直流電圧を検出し、その直流電圧に基づいて上記各正弦波出力信号間の位相ずれを検出する2相発振器の位相ずれ検出装置において、上記乗算回路の出力側に交流除去用のローパスフィルタを介して接続された極性判別手段と、上記各発振器に周波数データおよび位相データとを与える発振器制御用CPUとを備え、上記発振器制御用CPUは、上記同一の基準クロックにより上記各発振器を同位相かつ同一周波数で発振させ、そのときの発振周波数をfout,上記基準クロックの周波数をfrefとして、発振開始後に、いずれか一方の上記発振器の位相を次式(1)による移相量、
移相量(deg)=90−(fout/fref)×360/2…(1)
ずらし、上記極性判別手段により、上記乗算回路の出力に含まれている直流電圧の極性を判別して、上記各正弦波出力信号間の位相ずれの有無を検出することを特徴としている。
【0027】
【発明の実施の形態】
まず、図1により本発明の第1実施形態(参考実施形態)について説明したのち、図2により本発明の第2実施形態について説明する。
【0028】
まず、図1を参照して、参考実施形態としての第1実施形態について説明すると、2相発振器として先の図3で説明した2つのDDS発振器10,20を用い、その位相ずれ検出回路としては、先の図5で説明した乗算回路421および直流電圧計422を用いる。なお、乗算回路421は公知のものであってよい。
【0029】
基本的な動作は、上記従来例と同じで、第1および第2発振器10,20の各正弦波出力信号がともにアナログ乗算回路421に入力され、それらの掛け算が行われる。
【0030】
すなわち、第1発振器10の出力信号をAsin(ωt),第2発振器10の出力信号をBsin(ωt+θ)とすると、乗算回路421から、
W=ABcosθ/2−ABcos(2ωt+θ)/2
なる出力が得られ、この出力W中に含まれる直流成分ABcosθ/2は位相ずれ量θによって変化する。
【0031】
この第1実施形態においては、直流電圧計422での位相ずれの検出を容易とするため、第1発振器10もしくは第2発振器の位相を+90゜(または−90゜)に設定する(移相する)。
【0032】
第1発振器10側の位相を+90゜に設定した場合、乗算回路421の出力Wは次式(2)となる。
Asin(ωt+90゜)・Bsin(ωt+θ)
=Acos(ωt)・Bsin(ωt+θ)
=−ABsin(−θ)/2+ABsin(2ωt+θ)/2
=ABsin(θ)/2+ABsin(2ωt+θ)/2……(2)
【0033】
また、第2発振器20側の位相を+90゜に設定した場合、乗算回路421の出力Wは次式(3)となる。
Asin(ωt)・Bsin(ωt+θ+90゜)
=Asin(ωt)・Bcos(ωt+θ)
=ABsin(−θ)/2+ABsin(2ωt+θ)/2
=−ABsin(θ)/2+ABsin(2ωt+θ)/2……(3)
【0034】
このように、乗算回路421の出力W中に含まれる直流成分はABsin(θ)/2もしくは−ABsin(θ)/2であり、その変化量はsin(θ)となるため、0゜付近での変化量は従来例のcos変化量よりも大きくなり、直流電圧計422での位相ずれの検出が容易になる。
【0035】
ここで、発振器10,20に与えられる基準クロックが100MHz,第1発振器および第2発振器20の出力がともに1Vであると仮定して、本発明と従来例とを比較する。なお、従来例は図3で説明したものである。
【0036】
(a)位相ずれがない場合、
従来例…乗算回路の出力はcos0゜で、その出力電圧は0.5Vである。
本発明…乗算回路の出力はsin0゜で、その出力電圧は0Vである。
(b)発振器10,20の出力周波数が10MHzの場合、1クロックによる位相ずれは36゜となる。
従来例…乗算回路の出力のずれはcos36゜で、その出力電圧は0.405Vである。
本発明…乗算回路の出力のずれはsin36゜で、その出力電圧は0.294Vである。
(c)発振器10,20の出力周波数が1MHzの場合、1クロックによる位相ずれは3.6゜となる。
従来例…乗算回路の出力のずれはcos3.6゜で、その出力電圧は0.499Vである。
本発明…乗算回路の出力のずれはsin3.6゜で、その出力電圧は0.031Vである。
【0037】
これから分かるように、従来例では3.6゜の位相ずれを検出するためには、直流電圧計で1mV(=0.5V−0.499V)を検出する必要がある。これに対して、本発明では31mV(=0V−0.031V)を検出すればよく、したがって高確度の直流電圧計を用いる必要がない。
【0038】
なお、第1発振器10もしくは第2発振器の位相を+90゜(または−90゜)に設定する方法としては、図1に示すように、乗算回路421の例えば第1発振器10側の入力段に移相器423を設けて、第1発振器10の正弦波出力信号を90゜移相する方法があるが、本発明では、移相する方の発振器に対して図示しない制御用CPUより、そのような移相量に相当する位相データを与えるようにしており、これによれば、移相器なるハードウェアを必要とすることなく、ソフトウェアにより発振器の正弦波出力信号を90゜移相させることができる。
【0039】
次に、図2により、本発(上記第1および第2発明)に関する第2実施形態について説明する。この第2実施形態においても、上記第1実施形態と同じく、2相発振器として図1の2つのDDS発振器10,20を用いるが、その位相ずれ検出回路には、図2に示すように、乗算回路421の出力側に交流除去用のローパスフィルタ424を介して極性判別回路(極性判別手段)425を接続したものを用いる。
【0040】
この場合、極性判別回路425は基準電位をGND(グランド)電位とするコンパレータからなる。乗算回路421の出力信号は、ローパスフィルタ424にて交流分が除去された後、その直流成分が極性判別回路425でGND電位と比較され、その極性(+,−)が判定される。
【0041】
第1発振器10の出力信号をAsin(ωt),第2発振器10の出力信号をBsin(ωt+θ)とすると、上記第1実施形態と同じく、乗算回路421から、W=ABcosθ/2−ABcos(2ωt+θ)/2なる出力が得られるが、この第2実施形態では、次のようにして2相出力間の位相ずれの有無を検出する。
【0042】
まず、第1発振器10および第2発振器20を同じ周波数(fout)で発振させる。このとき、図示しない制御用CPUにより発振器10,20に対して同時にデクリア信号を与えて、発振器10,20を同位相で発振するように制御する。
【0043】
発振が開始したら、例えば第1発振器10の位相を次式(4)による移相量ずらす。
移相量(deg)=90−(fout/fref)×360/2…(4)
なお、frefはDDS発振器に与えられる基準クロックの周波数で、この移相制御は発振器制御用CPU50から第1発振器10に与えられる位相データによる。
【0044】
発振開始時における第1発振器10と第2発振器20の初期位相差をθ0(deg)とすると、上記第1発振器10の位相を上記式(4)の移相量だけずらせた結果、2相間の位相差は次式(5)で表される。
位相差(deg)=θ0+90−(fout/fref)×360/2…(5)
【0045】
ここで、2相間に位相ずれが無かった場合と、位相ずれが有った場合の初期位相差θ0はそれぞれ、
位相ずれが無かった場合;θ0=0
位相ずれが有った場合 ;θ0=(fout/fref)×360
である。
【0046】
したがって、位相を上記式(4)の移相量ずらされた第1発振器10の出力と第2発振器20の出力を乗算回路421で掛け算し、ローパスフィルタ424を通した後の直流成分とその極性は次のようになる。
【0047】
すなわち、位相ずれが無かった場合、θ0=0であるから、上記式(5)により2相間の位相差は、90−(fout/fref)×360/2、したがって、乗算回路421の出力中に含まれる直流成分は、
cos(90−(fout/fref)×360/2)
で、その極性は「+」となる。
【0048】
これに対して、位相ずれが有った場合、θ0=(fout/fref)×360であるから、上記式(5)により2相間の位相差は、90+(fout/fref)×360/2、したがって、乗算回路421の出力中に含まれる直流成分は、
cos(90+(fout/fref)×360/2)
で、その極性は「−」となる。
【0049】
したがって、極性判別回路425の出力を図示しないCPU(制御手段)などに取り込むことにより、2相間における発振開始時の位相ずれの有無を検出することができる。
【0050】
このように、第2実施形態によれば、位相ずれ検出手段として、乗算回路を用いるものでありながら、直流電圧計が不要となり、その分、コストダウンが図れる。また、2相間に位相ずれが無かった場合でも、安定した判断が可能となる。さらには、位相ずれの判断を高速で行うことができる。
【0051】
なお、上記の説明は第1発振器10の位相が第2発振器20に対して進んでいるときの例についてのものであるが、上記の操作を第2発振器20に適用すれば、位相が遅れている場合の判断が可能となる。
【0052】
【発明の効果】
以上説明したように、本願の第1および第2発明によれば、第1および第2の2つのDDS発振器を有する2相発振器の位相ずれを乗算回路を含む位相ずれ検出手段にて検出するにあたって、乗算回路の出力側に交流除去用のローパスフィルタを介して極性判別回路を接続し、同一の基準クロックにより各DDS発振器を同位相かつ同一周波数で発振させ、そのときの発振周波数をfout,上記基準クロックの周波数をfrefとして、発振開始後に、いずれか一方のDDS発振器の位相を90−(fout/fref)×360/2だけ移相し、極性判別回路により乗算回路の出力に含まれている直流電圧の極性を判別するようにしたことにより、直流電圧計を用いることなく、その2相出力間の位相ずれの有無を高速かつ安定して検出することができる。
【図面の簡単な説明】
【図1】本発明の第1実施形態(参考実施形態)に係る位相ずれ検出回路を備えた2相発振器のブロック図。
【図2】本発明の第2実施形態に係る位相ずれ検出回路を示すブロック図。
【図3】2つのDDS発振器を備えた2相発振器のブロック図。
【図4】第1従来例としての位相ずれ検出回路を示すブロック図。
【図5】第2従来例としての位相ずれ検出回路を示すブロック図。
【符号の説明】
10,20 発振器
11,21 アドレス演算器
12,22 波形メモリ
13,23 D/A変換器
14,24 ローパスフィルタ
30 基準クロック発生器
40 位相ずれ検出回路
421 乗算回路
422 直流電圧計
423 移相器
424 ローパスフィルタ
425 極性判別回路
50 発振器制御用CPU
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a phase shift detection method and a phase shift detection apparatus for a two-phase oscillator, and more particularly to a technique for reliably detecting a phase shift between the two-phase outputs, each of which includes a DDS system. It is.
[0002]
[Prior art]
DDS is an abbreviation for direct digital synthesizer, and is known as an oscillator that can output an arbitrary frequency by simply setting frequency data (phase increment). An example of a two-phase oscillator using two oscillators according to the DDS method is shown in FIG.
[0003]
Both the first oscillator 10 and the second oscillator 20 include address calculators 11 and 21 formed of an n-bit full adder, waveform memories 12 and 22 having a waveform data table for one cycle, D / A converters 13 and 23, And low-pass filters 14 and 24.
[0004]
In order to obtain outputs of the same frequency from the two oscillators 10 and 20, each oscillator 10 and 20 is supplied with a reference clock from one reference clock generator 30. The oscillators 10 and 20 are supplied with frequency data, phase data, and a declear / clear signal for simultaneously controlling oscillation / stop from the oscillator control CPU 50. These data and signals are taken into the address calculators 11 and 21 in synchronization with the reference clock.
[0005]
For example, sine wave data for one cycle is written in advance in each waveform memory 12 and 22, and a reference signal generator 30 is operated so that each oscillator 10 and 20 is simultaneously given a declear signal to each oscillator. 10 and 20 start oscillating.
[0006]
When the frequency is changed during the oscillation, the frequency data may be simultaneously supplied from the oscillator control CPU 50 to the oscillators 10 and 20. The frequency data is simultaneously taken into the address calculators 11 and 21, thereby changing the output frequency while maintaining the phase relationship.
[0007]
Here, if the frequency data (phase increment) is fdata, the number of bits of the address calculator is n, the frequency of the reference clock is fref, and the output frequency is fout, the output frequency fout is obtained by the following equation (1).
fout = (fdata / 2 n ) × fref (1)
[0008]
As described above, according to the DDS oscillator, an arbitrary output frequency can be generated simply by setting a value corresponding to a phase increase as frequency data. Further, as the frequency of the reference clock is increased, a high-frequency sine wave output can be obtained.
[0009]
However, when the two oscillators 10 and 20 are actually mounted on a circuit board, the timing for taking in the frequency data may be shifted by one clock due to the influence of the wiring of the board and the difference in the DDS characteristics.
[0010]
That is, the frequency data is taken into each of the oscillators 10 and 20 at the timing of the reference clock after the declear signal is issued. For example, one of the oscillators 10 takes in the data immediately after the declear signal is issued. On the other hand, the other oscillator 20 sometimes takes in data when it is delayed by one clock. For this reason, a phase shift corresponding to one clock of the reference clock occurs between the two phases. This phenomenon becomes more remarkable as the reference clock becomes faster.
[0011]
In order to detect this phase shift, a phase shift detection circuit 40 is provided between the outputs of the oscillators 10 and 20. Conventionally, in many cases, the phase shift detection circuit 40 uses either a phase shift detection circuit 410 using a flip-flop (FF) shown in FIG. 4 or a phase shift detection circuit 420 using a multiplication circuit shown in FIG. .
[0012]
4 includes first and second comparators 411 and 413, and first and second D-FFs (delayed flip-flop circuits) 412 and 414. .
[0013]
The sine wave output signal of the first oscillator 10 is converted into a rectangular wave by the first comparator 411, and this is used as the SQ1 signal. Similarly, the sine wave output signal of the second oscillator 20 is also converted into a rectangular wave by the second comparator 413. This is the SQ2 signal.
[0014]
The SQ1 signal is input to the D input terminal of the first D-FF 412. On the other hand, the SQ2 signal is input to the clock input terminal of the first D-FF 412, and the D input when the SQ2 signal rises, that is, the SQ1 signal is latched and output (Q1). If the output Q1 is read by a CPU or the like (not shown) and the output Q1 is at “Hi” level, it is determined that the SQ1 signal rises before the SQ2 signal.
[0015]
Similarly, the SQ2 signal is input to the D input terminal of the second D-FF 414. On the other hand, the SQ1 signal is input to the clock input terminal of the second D-FF 414, and the D input when the SQ1 signal rises, that is, the SQ2 signal is latched and output (Q2). The output Q2 is read by a CPU or the like (not shown).
[0016]
The CPU determines, based on the “Hi” and “Lo” logics of the outputs Q1 and Q2, which phase is advanced when there is a phase shift and when there is a phase shift. For example, when the output Q1 is at the “Hi” level, the SQ1 signal rises before the SQ2 signal, that is, the phase on the second oscillator 20 side is ahead of the phase on the first oscillator 10 side. It means that.
[0017]
In the phase shift detection circuit 420 of FIG. 5, both sine wave output signals of the first and second oscillators 10 and 20 are input to the analog multiplication circuit 421. When the output signal of the first oscillator 10 is Asin (ωt) and the output signal of the second oscillator 10 is Bsin (ωt + θ), the output W of the multiplication circuit 421 is
W = ABcos θ / 2−ABcos (2ωt + θ) / 2
Thus, the direct current component AB cos θ / 2 changes depending on the phase shift amount θ.
[0018]
Therefore, by measuring the DC voltage contained in the output W of the multiplication circuit 421 with the DC voltmeter 422, an output signal corresponding to the phase difference between the first oscillator 10 and the second oscillator 20 is obtained, and the output signal And the voltage when the phase difference is zero (θ = 0 in the above equation), the phase difference between the first oscillator 10 and the second oscillator 20 can be known.
[0019]
[Problems to be solved by the invention]
The phase shift detection circuit 410 of FIG. 4 has an advantage that the configuration is simple. However, when the reference clock supplied to the oscillators 10 and 20 is high speed or when there is no phase shift between the oscillators 10 and 20, D Since the time from the input to the clock input is short, the specified setup time and hold time unique to the circuit element cannot be satisfied, and the operation may become unstable.
[0020]
According to the phase shift detection circuit 420 of FIG. 5, even when the output frequency is high, within the band of the analog multiplier circuit, not only the presence / absence of the phase shift to a relatively high frequency but also the phase shift amount can be detected. Can do.
[0021]
However, when the output frequency is low, the phase difference corresponding to the time of one clock is small, so it is difficult to detect the difference when no phase shift occurs. In order to detect this, a high-accuracy DC voltmeter must be built in the apparatus, resulting in an increase in cost.
[0022]
As an example, when the reference clock is 100 MHz, the time of one clock is 10 ns. When the output frequency of the oscillator is 10 MHz, the phase shift due to one clock is 36 °, and therefore the phase shift of the output of the multiplier circuit is cos 36 °. The DC voltage measured by the DC voltmeter is the voltage when the phase difference is zero. About -20%.
[0023]
On the other hand, when the output frequency of the oscillator is 1 MHz, the phase shift by one clock is 3.6 °, and therefore the phase shift of the output of the multiplication circuit is cos 3.6 °, and the DC voltage measured by the DC voltmeter is It is only about -2% with respect to the voltage when the phase difference is zero. In order to detect this 2% voltage change, a high-accuracy DC voltmeter is required as described above.
[0024]
The present invention has been made to solve such problems, the purpose is in a two-phase oscillator each oscillator are both made of DDS oscillator uses a multiplier circuit as a phase shift detection circuit, a DC voltmeter It is an object of the present invention to provide a phase shift detection method for a two-phase oscillator and a phase shift detection apparatus that can detect the presence or absence of a phase shift between the two-phase outputs without using them.
[0025]
[Means for Solving the Problems]
To achieve the above Symbol purpose, the first aspect of the present application consists DDS oscillator first and second oscillators to oscillate both receiving the same reference clock, the first sine wave output from the first oscillator The signal and the second sine wave signal output from the second oscillator are input to a multiplier circuit, a DC voltage included in the output signal of the multiplier circuit is detected, and the first voltage is detected based on the DC voltage. In a phase shift detection method of a two-phase oscillator for detecting a phase shift between a sine wave signal and the second sine wave signal, a polarity discrimination circuit connected to the output side of the multiplier circuit via a low pass filter for AC removal The oscillators are oscillated at the same phase and the same frequency by the same reference clock, the oscillation frequency at that time is fout, and the frequency of the reference clock is fref. Phase shift one of the oscillator of the phase by the following formula (1),
Phase shift amount (deg) = 90− (fout / fref) × 360/2 (1)
And detecting the presence or absence of a phase shift between the first sine wave signal and the second sine wave signal by determining the polarity of the DC voltage included in the output of the multiplication circuit by the polarity determination circuit. It is a feature.
[0026]
The second invention of the present application is an implementation of the first invention, and is a multiplier circuit that oscillates in response to the same reference clock and multiplies each sine wave output signal of the first and second oscillators comprising the DDS oscillator. A phase shift detector for a two-phase oscillator that detects a DC voltage included in an output signal of the multiplication circuit and detects a phase shift between the sine wave output signals based on the DC voltage. Polarity determining means connected to the output side of the multiplication circuit via a low pass filter for AC removal, and an oscillator control CPU for giving frequency data and phase data to each of the oscillators, the oscillator control CPU, The oscillators are oscillated with the same reference clock at the same phase and the same frequency, the oscillation frequency at that time is fout, and the frequency of the reference clock is fref. To, after the oscillation start, the following equation the phase of one of the oscillator (1) by the amount of phase shift,
Phase shift amount (deg) = 90− (fout / fref) × 360/2 (1)
The polarity determining means determines the polarity of the DC voltage included in the output of the multiplication circuit and detects the presence or absence of a phase shift between the sine wave output signals.
[0027]
DETAILED DESCRIPTION OF THE INVENTION
First, after the described first embodiment of the present invention (Reference Embodiment) by 1, it will be described a second implementation mode of the present invention Ri by the FIG.
[0028]
First, the first embodiment as a reference embodiment will be described with reference to FIG. 1. Two DDS oscillators 10 and 20 described in FIG. 3 are used as a two-phase oscillator, and a phase shift detection circuit thereof is used. The multiplication circuit 421 and the DC voltmeter 422 described in FIG. 5 are used. Note that the multiplication circuit 421 may be a known one.
[0029]
The basic operation is the same as that of the conventional example described above, and the sine wave output signals of the first and second oscillators 10 and 20 are both input to the analog multiplier circuit 421 and multiplied.
[0030]
That is, when the output signal of the first oscillator 10 is Asin (ωt) and the output signal of the second oscillator 10 is Bsin (ωt + θ), the multiplication circuit 421
W = ABcos θ / 2−ABcos (2ωt + θ) / 2
An output is obtained, and the direct current component AB cos θ / 2 included in the output W varies with the phase shift amount θ.
[0031]
In the first embodiment, the phase of the first oscillator 10 or the second oscillator is set to + 90 ° (or −90 °) (shifted) in order to facilitate detection of the phase shift by the DC voltmeter 422. .
[0032]
When the phase on the first oscillator 10 side is set to + 90 °, the output W of the multiplier circuit 421 is expressed by the following equation (2).
Asin (ωt + 90 °) ・ Bsin (ωt + θ)
= Acos (ωt) · Bsin (ωt + θ)
= −ABsin (−θ) / 2 + ABsin (2ωt + θ) / 2
= ABsin (θ) / 2 + ABsin (2ωt + θ) / 2 (2)
[0033]
When the phase on the second oscillator 20 side is set to + 90 °, the output W of the multiplication circuit 421 is expressed by the following equation (3).
Asin (ωt) ・ Bsin (ωt + θ + 90 °)
= Asin (ωt) · Bcos (ωt + θ)
= ABsin (-θ) / 2 + ABsin (2ωt + θ) / 2
= -ABsin (θ) / 2 + ABsin (2ωt + θ) / 2 (3)
[0034]
As described above, the DC component included in the output W of the multiplication circuit 421 is ABsin (θ) / 2 or −ABsin (θ) / 2, and the change amount is sin (θ). The amount of change of becomes larger than the amount of change of cos in the conventional example, and the detection of the phase shift by the DC voltmeter 422 becomes easy.
[0035]
Here, the present invention is compared with the conventional example on the assumption that the reference clock supplied to the oscillators 10 and 20 is 100 MHz, and the outputs of the first oscillator and the second oscillator 20 are both 1V. The conventional example has been described with reference to FIG.
[0036]
(A) When there is no phase shift,
Conventional example: The output of the multiplication circuit is cos 0 °, and the output voltage is 0.5V.
In the present invention, the output of the multiplication circuit is sin 0 °, and the output voltage is 0V.
(B) When the output frequency of the oscillators 10 and 20 is 10 MHz, the phase shift by one clock is 36 °.
Conventional example: The deviation of the output of the multiplication circuit is cos 36 °, and the output voltage is 0.405V.
In the present invention, the output deviation of the multiplication circuit is sin 36 °, and the output voltage is 0.294V.
(C) When the output frequency of the oscillators 10 and 20 is 1 MHz, the phase shift due to one clock is 3.6 °.
Conventional example: The deviation of the output of the multiplication circuit is cos 3.6 °, and the output voltage is 0.499V.
In the present invention, the output deviation of the multiplication circuit is sin 3.6 °, and its output voltage is 0.031V.
[0037]
As can be seen, in the conventional example, in order to detect a phase shift of 3.6 °, it is necessary to detect 1 mV (= 0.5 V−0.499 V) with a DC voltmeter. On the other hand, in the present invention, it is only necessary to detect 31 mV (= 0 V-0.031 V), and therefore there is no need to use a high-accuracy DC voltmeter.
[0038]
As a method of setting the phase of the first oscillator 10 or the second oscillator to + 90 ° (or −90 °), as shown in FIG. 1, the multiplication circuit 421 is shifted to, for example, the input stage on the first oscillator 10 side. There is a method of shifting the phase of the sine wave output signal of the first oscillator 10 by 90 ° by providing the phase shifter 423. However, in the present invention, such a control CPU (not shown) is used for the oscillator whose phase is shifted. Phase data corresponding to the amount of phase shift is provided. According to this, the sine wave output signal of the oscillator can be phase shifted by 90 ° by software without requiring hardware as a phase shifter. .
[0039]
Next, referring to FIG. 2, a second embodiment will be described regarding the onset bright (the first and second inventions). Also in the second embodiment, as in the first embodiment, the two DDS oscillators 10 and 20 of FIG. 1 are used as the two-phase oscillator, but the phase shift detection circuit has a multiplication as shown in FIG. A circuit in which a polarity discriminating circuit (polarity discriminating means) 425 is connected to the output side of the circuit 421 via an AC removing low-pass filter 424 is used.
[0040]
In this case, the polarity discriminating circuit 425 includes a comparator having a reference potential as a GND (ground) potential. The output signal of the multiplication circuit 421 is subjected to AC component removal by the low-pass filter 424, and then the DC component is compared with the GND potential by the polarity discrimination circuit 425 to determine the polarity (+,-).
[0041]
Assuming that the output signal of the first oscillator 10 is Asin (ωt) and the output signal of the second oscillator 10 is Bsin (ωt + θ), W = ABcos θ / 2−ABcos (2ωt + θ) from the multiplication circuit 421 as in the first embodiment. In this second embodiment, the presence or absence of a phase shift between the two-phase outputs is detected as follows.
[0042]
First, the first oscillator 10 and the second oscillator 20 are oscillated at the same frequency (fout). At this time, a declear signal is simultaneously applied to the oscillators 10 and 20 by a control CPU (not shown) to control the oscillators 10 and 20 to oscillate in the same phase.
[0043]
When oscillation starts, for example, the phase of the first oscillator 10 is shifted by the phase shift amount according to the following equation (4).
Phase shift amount (deg) = 90− (fout / fref) × 360/2 (4)
Note that fref is the frequency of the reference clock given to the DDS oscillator, and this phase shift control is based on the phase data given from the oscillator control CPU 50 to the first oscillator 10.
[0044]
Assuming that the initial phase difference between the first oscillator 10 and the second oscillator 20 at the start of oscillation is θ0 (deg), the phase of the first oscillator 10 is shifted by the phase shift amount of the above equation (4). The phase difference is expressed by the following equation (5).
Phase difference (deg) = θ0 + 90− (fout / fref) × 360/2 (5)
[0045]
Here, when there is no phase shift between the two phases and when there is a phase shift, the initial phase difference θ0 is respectively
When there is no phase shift; θ0 = 0
When there is a phase shift: θ0 = (fout / fref) × 360
It is.
[0046]
Accordingly, the output of the first oscillator 10 and the output of the second oscillator 20 whose phase is shifted by the phase shift amount of the above equation (4) are multiplied by the multiplication circuit 421, and the DC component after passing through the low-pass filter 424 and its polarity. Is as follows.
[0047]
That is, when there is no phase shift, θ0 = 0, so that the phase difference between the two phases is 90− (fout / fref) × 360/2 according to the above equation (5), and therefore, during the output of the multiplier circuit 421 The DC component included is
cos (90- (fout / fref) × 360/2)
The polarity is “+”.
[0048]
On the other hand, when there is a phase shift, θ0 = (fout / fref) × 360. Therefore, the phase difference between the two phases is 90+ (fout / fref) × 360/2 by the above equation (5). Therefore, the direct current component included in the output of the multiplication circuit 421 is
cos (90+ (fout / fref) × 360/2)
Thus, the polarity is “−”.
[0049]
Therefore, the presence / absence of a phase shift at the start of oscillation between the two phases can be detected by taking the output of the polarity determination circuit 425 into a CPU (control means) (not shown).
[0050]
As described above, according to the second embodiment, although a multiplication circuit is used as the phase shift detection means, a DC voltmeter is not required, and the cost can be reduced accordingly. Further, even when there is no phase shift between the two phases, stable determination is possible. Furthermore, the phase shift can be determined at a high speed.
[0051]
The above description is for an example in which the phase of the first oscillator 10 is advanced with respect to the second oscillator 20, but if the above operation is applied to the second oscillator 20, the phase will be delayed. Judgment is possible when there is.
[0052]
【The invention's effect】
As described above, according to the first and second inventions of the present application, the phase shift of the two-phase oscillator having the first and second DDS oscillators is detected by the phase shift detection means including the multiplication circuit. The polarity discriminating circuit is connected to the output side of the multiplier circuit via a low pass filter for removing AC, and each DDS oscillator is oscillated at the same phase and the same frequency by the same reference clock, and the oscillation frequency at that time is fout, The frequency of the reference clock is fref, and after the start of oscillation, the phase of one of the DDS oscillators is shifted by 90− (fout / fref) × 360/2, and is included in the output of the multiplication circuit by the polarity discrimination circuit By detecting the polarity of the DC voltage, the presence or absence of a phase shift between the two-phase outputs can be detected quickly and stably without using a DC voltmeter. Rukoto it is.
[Brief description of the drawings]
FIG. 1 is a block diagram of a two-phase oscillator including a phase shift detection circuit according to a first embodiment (reference embodiment) of the present invention.
FIG. 2 is a block diagram showing a phase shift detection circuit according to a second embodiment of the present invention.
FIG. 3 is a block diagram of a two-phase oscillator having two DDS oscillators.
FIG. 4 is a block diagram showing a phase shift detection circuit as a first conventional example.
FIG. 5 is a block diagram showing a phase shift detection circuit as a second conventional example.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10,20 Oscillator 11,21 Address calculator 12,22 Waveform memory 13,23 D / A converter 14,24 Low pass filter 30 Reference clock generator 40 Phase shift detection circuit 421 Multiplication circuit 422 DC voltmeter 423 Phase shifter 424 Low pass Filter 425 Polarity discrimination circuit 50 Oscillator control CPU

Claims (2)

第1および第2発振器がともに同一の基準クロックを受けて発振するDDS発振器からなり、上記第1発振器から出力される第1正弦波信号と、上記第2発振器から出力される第2正弦波信号とを乗算回路に入力し、上記乗算回路の出力信号に含まれている直流電圧を検出し、その直流電圧に基づいて上記第1正弦波信号と上記第2正弦波信号間の位相ずれを検出する2相発振器の位相ずれ検出方法において、
上記乗算回路の出力側に交流除去用のローパスフィルタを介して接続された極性判別回路を備え、上記同一の基準クロックにより上記各発振器を同位相かつ同一周波数で発振させ、そのときの発振周波数をfout,上記基準クロックの周波数をfrefとして、発振開始後に、いずれか一方の上記発振器の位相を下記式(1)による移相量ずらし、上記極性判別回路により、上記乗算回路の出力に含まれている直流電圧の極性を判別して、上記第1正弦波信号と上記第2正弦波信号間の位相ずれの有無を検出することを特徴とする2相発振器の位相ずれ検出方法。
移相量(deg)=90−(fout/fref)×360/2…(1)
The first and second oscillators are both DDS oscillators that oscillate in response to the same reference clock, and the first sine wave signal output from the first oscillator and the second sine wave signal output from the second oscillator. Is input to the multiplier circuit, the DC voltage included in the output signal of the multiplier circuit is detected, and the phase shift between the first sine wave signal and the second sine wave signal is detected based on the DC voltage. In the method of detecting the phase shift of the two-phase oscillator
A polarity discriminating circuit connected to the output side of the multiplier circuit via an AC-removing low-pass filter is provided, and the oscillators are oscillated at the same phase and the same frequency by the same reference clock. fout, where the frequency of the reference clock is fref, and after the start of oscillation, the phase of one of the oscillators is shifted by the phase shift amount according to the following equation (1), and is included in the output of the multiplier circuit by the polarity discriminating circuit. A method of detecting a phase shift of a two-phase oscillator, wherein the polarity of a direct current voltage is determined and the presence or absence of a phase shift between the first sine wave signal and the second sine wave signal is detected.
Phase shift amount (deg) = 90− (fout / fref) × 360/2 (1)
同一の基準クロックを受けて発振するともにDDS発振器からなる第1および第2発振器の各正弦波出力信号を掛け算する乗算回路を備え、上記乗算回路の出力信号に含まれている直流電圧を検出し、その直流電圧に基づいて上記各正弦波出力信号間の位相ずれを検出する2相発振器の位相ずれ検出装置において、
上記乗算回路の出力側に交流除去用のローパスフィルタを介して接続された極性判別手段と、上記各発振器に周波数データおよび位相データとを与える発振器制御用CPUとを備え、上記発振器制御用CPUは、上記同一の基準クロックにより上記各発振器を同位相かつ同一周波数で発振させ、そのときの発振周波数をfout,上記基準クロックの周波数をfrefとして、発振開始後に、いずれか一方の上記発振器の位相を下記式(1)による移相量ずらし、上記極性判別手段により、上記乗算回路の出力に含まれている直流電圧の極性を判別して、上記各正弦波出力信号間の位相ずれの有無を検出することを特徴とする2相発振器の位相ずれ検出装置。
移相量(deg)=90−(fout/fref)×360/2…(1)
A multiplier circuit that oscillates in response to the same reference clock and multiplies the sine wave output signals of the first and second oscillators composed of the DDS oscillator, and detects a DC voltage contained in the output signal of the multiplier circuit. In the phase shift detector for a two-phase oscillator that detects the phase shift between the sine wave output signals based on the DC voltage,
Polarity discriminating means connected to the output side of the multiplication circuit via a low pass filter for AC removal, and an oscillator control CPU for giving frequency data and phase data to each oscillator, the oscillator control CPU The oscillators are oscillated with the same reference clock at the same phase and the same frequency, the oscillation frequency at that time is fout, the frequency of the reference clock is fref, and the phase of one of the oscillators is changed after the oscillation starts. The phase shift amount is shifted by the following equation (1), the polarity discriminating means discriminates the polarity of the DC voltage included in the output of the multiplication circuit, and detects the presence or absence of a phase shift between the sine wave output signals. A phase shift detector for a two-phase oscillator, characterized in that:
Phase shift amount (deg) = 90− (fout / fref) × 360/2 (1)
JP2002053764A 2002-02-28 2002-02-28 Phase shift detection method and phase shift detection apparatus for two-phase oscillator Expired - Fee Related JP4012747B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002053764A JP4012747B2 (en) 2002-02-28 2002-02-28 Phase shift detection method and phase shift detection apparatus for two-phase oscillator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002053764A JP4012747B2 (en) 2002-02-28 2002-02-28 Phase shift detection method and phase shift detection apparatus for two-phase oscillator

Publications (2)

Publication Number Publication Date
JP2003258557A JP2003258557A (en) 2003-09-12
JP4012747B2 true JP4012747B2 (en) 2007-11-21

Family

ID=28665100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002053764A Expired - Fee Related JP4012747B2 (en) 2002-02-28 2002-02-28 Phase shift detection method and phase shift detection apparatus for two-phase oscillator

Country Status (1)

Country Link
JP (1) JP4012747B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6544256B2 (en) * 2016-02-03 2019-07-17 株式会社島津製作所 Measuring device and material testing machine
JP6863373B2 (en) * 2016-05-11 2021-04-21 ソニーグループ株式会社 Detection device and detection method

Also Published As

Publication number Publication date
JP2003258557A (en) 2003-09-12

Similar Documents

Publication Publication Date Title
JP3110530B2 (en) Position detecting device and time measuring device
US7729418B2 (en) Testing circuit for measuring a frequency of signal output from clock generator
WO2007049365A1 (en) Testing apparatus, clock generating apparatus and electronic device
US11342925B2 (en) Signal generation circuit and method, and digit-to-time conversion circuit and method
JPH04356804A (en) Method and device for synthesizing digital signal
JP4012747B2 (en) Phase shift detection method and phase shift detection apparatus for two-phase oscillator
US11588491B2 (en) Signal generation circuit and method, and digit-to-time conversion circuit and method
JPH09250929A (en) Angular velocity detecting device
JP4955196B2 (en) AC signal measuring device
JP3453721B2 (en) Vibrator drive circuit
US20100134151A1 (en) Method for locking a synthesised output signal of a synthesised waveform synthesiser in a phase relationship
JP2002271191A (en) Frequency synchronization loop circuit and phase synchronization loop circuit
JP3453723B2 (en) Vibrator drive circuit
KR890004720B1 (en) Digital phase difference detecting circuit
JPH1041816A (en) Signal generator
JP4374168B2 (en) Phase locking method of multiphase oscillator and LCR measuring apparatus having multiphase oscillator
JPH06209216A (en) Signal generator
JPH0415519A (en) Rotation angle detecting device
JP3201437B2 (en) Waveform generator trigger synchronization circuit
JP2007295556A (en) Noise reduction system of digital processor
JPH07225250A (en) Phase detector
JP3453722B2 (en) Vibrator drive circuit
JP2001186208A (en) Demodulator circuit
JP2002100981A (en) Pll circuit, phase-fixing method, and recording medium
CN118713659A (en) Signal processing method of low frequency digital phase shifter, storage medium and electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061018

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070523

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070723

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070815

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070910

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120914

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140914

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees