JP3999244B2 - Game machine - Google Patents
Game machine Download PDFInfo
- Publication number
- JP3999244B2 JP3999244B2 JP2006010409A JP2006010409A JP3999244B2 JP 3999244 B2 JP3999244 B2 JP 3999244B2 JP 2006010409 A JP2006010409 A JP 2006010409A JP 2006010409 A JP2006010409 A JP 2006010409A JP 3999244 B2 JP3999244 B2 JP 3999244B2
- Authority
- JP
- Japan
- Prior art keywords
- command
- ball
- payout
- game
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Pinball Game Machines (AREA)
Description
本発明は、遊技者の操作に応じて遊技が行われるパチンコ遊技機、コイン遊技機、スロット機等の遊技機に関し、特に、遊技盤における遊技領域において遊技者の操作に応じて遊技が行われる遊技機に関する。 The present invention relates to a gaming machine such as a pachinko gaming machine, a coin gaming machine, or a slot machine in which a game is performed according to a player's operation, and particularly, a game is performed according to a player's operation in a gaming area on a gaming board. It relates to gaming machines.
遊技機の一例として、遊技球などの遊技媒体を発射装置によって遊技領域に発射し、遊技領域に設けられている入賞口などの入賞領域に遊技媒体が入賞すると、所定個の賞球が遊技者に払い出されるものがある。さらに、表示状態が変化可能な可変表示部が設けられ、可変表示部の表示結果があらかじめ定められた特定の表示態様となった場合に所定の遊技価値を遊技者に与えるように構成されたものがある。 As an example of a gaming machine, a game medium such as a game ball is launched into a game area by a launching device, and when a game medium is won in a prize area such as a prize opening provided in the game area, a predetermined number of prize balls are awarded to the player There are things that will be paid out. Further, a variable display unit capable of changing the display state is provided, and is configured to give a predetermined game value to the player when the display result of the variable display unit becomes a predetermined specific display mode There is.
遊技価値とは、遊技機の遊技領域に設けられた可変入賞球装置の状態が打球が入賞しやすい遊技者にとって有利な状態になることや、遊技者にとって有利な状態となるための権利を発生させたりすることや、景品遊技媒体払出の条件が成立しやすくなる状態になることことである。また、入賞等の所定の条件成立に応じて所定量の遊技球やコインが付与されたり得点が加算されたりする場合に、それらを有価価値と呼ぶことにする。 The game value means that the state of the variable winning ball device provided in the gaming area of the gaming machine is advantageous to a player who is easy to win and a right to become advantageous to the player. Or a condition that a condition for paying out premium game media is easily established. In addition, when a predetermined amount of game balls or coins are awarded or a score is added in accordance with the establishment of a predetermined condition such as winning, these are referred to as valuable value.
パチンコ遊技機では、特別図柄を表示する可変表示部の表示結果があらかじめ定められた特定の表示態様の組合せとなることを、通常、「大当り」という。大当りが発生すると、例えば、大入賞口が所定回数開放して打球が入賞しやすい大当り遊技状態に移行する。そして、各開放期間において、所定個(例えば10個)の大入賞口への入賞があると大入賞口は閉成する。そして、大入賞口の開放回数は、所定回数(例えば16ラウンド)に固定されている。なお、各開放について開放時間(例えば29.5秒)が決められ、入賞数が所定個に達しなくても開放時間が経過すると大入賞口は閉成する。また、大入賞口が閉成した時点で所定の条件(例えば、大入賞口内に設けられているVゾーンへの入賞)が成立していない場合には、大当り遊技状態は終了する。 In a pachinko game machine, the combination of a specific display mode with a predetermined display result of a variable display unit that displays special symbols is usually referred to as “big hit”. When the big hit occurs, for example, the big winning opening is opened a predetermined number of times, and the game shifts to a big hit gaming state where the hit ball is easy to win. And in each open period, if there is a prize for a predetermined number (for example, 10) of the big prize opening, the big prize opening is closed. And the number of times the special winning opening is opened is fixed to a predetermined number (for example, 16 rounds). An opening time (for example, 29.5 seconds) is determined for each opening, and even if the number of winnings does not reach a predetermined number, the big winning opening is closed when the opening time elapses. Further, when a predetermined condition (for example, winning in the V zone provided in the big prize opening) is not established at the time when the big prize opening is closed, the big hit gaming state is ended.
また、「大当り」の組合せ以外の表示態様の組合せのうち、複数の可変表示部の表示結果のうちの一部が未だに導出表示されていない段階において、既に確定的な、または一時的な表示結果が導出表示されている可変表示部の表示態様が特定の表示態様の組合せとなる表示条件を満たしている状態を「リーチ」という。そして、可変表示部に可変表示される識別情報の表示結果が「大当り」となる条件を満たさない場合には「はずれ」となり、可変表示状態は終了する。遊技者は、大当りをいかにして発生させるかを楽しみつつ遊技を行う。 In addition, among the combinations of display modes other than the “big hit” combination, the display results that are already deterministic or temporary at the stage where some of the display results of the plurality of variable display portions are not yet derived and displayed. A state in which the display mode of the variable display unit in which “” is derived and displayed satisfies a display condition that is a combination of specific display modes is referred to as “reach”. Then, when the display result of the identification information variably displayed on the variable display section does not satisfy the condition of “big hit”, it becomes “disconnected”, and the variable display state ends. A player plays a game while enjoying how to generate a big hit.
そして、遊技球が遊技盤に設けられている入賞口に遊技球が入賞すると、あらかじめ決められている個数の賞球払出が行われる。遊技の進行は主基板に搭載された遊技制御手段によって制御されるので、入賞にもとづく賞球個数は、遊技制御手段によって決定され、払出制御手段を搭載した払出制御基板に送信される。なお、以下、遊技制御手段以外の制御手段を、それぞれ電気部品制御手段と呼ぶことがある。また、払出制御手段は、価値付与制御手段の一例である。 When a game ball wins a winning opening provided on the game board, a predetermined number of prize balls are paid out. Since the progress of the game is controlled by the game control means mounted on the main board, the number of winning balls based on the winning is determined by the game control means and transmitted to the payout control board having the payout control means. Hereinafter, control means other than the game control means may be referred to as electric component control means, respectively. The payout control unit is an example of a value addition control unit.
また、そのような遊技機では、スピーカが設けられ遊技効果を増進するために遊技の進行に伴ってスピーカから種々の効果音が発せられる。また、遊技機の遊技領域や枠体にランプやLED等の発光体が設けられ、遊技効果を増進するために遊技の進行に伴ってそれらの発光体が点灯されたり消灯されたりする。スピーカからの音声および各発光体の点灯/消灯は遊技の進行状況に応じて制御されるので、それらの制御は、一般に、遊技の進行を制御する遊技制御手段によって行われる。その場合、遊技制御手段とは別体に設けられスピーカに対する具体的な制御を行う音声制御手段や発光体に対する具体的制御を行う発光体制御手段を設けると、遊技制御手段の制御負担を軽くすることができる。 Moreover, in such a gaming machine, a speaker is provided, and various sound effects are emitted from the speaker as the game progresses in order to enhance the gaming effect. In addition, light emitters such as lamps and LEDs are provided in the game area and frame of the gaming machine, and the light emitters are turned on and off as the game progresses in order to enhance the game effect. Since the sound from the speaker and the lighting / extinguishing of each light emitter are controlled according to the progress of the game, these controls are generally performed by game control means for controlling the progress of the game. In that case, the control burden of the game control means is reduced by providing a sound control means for performing specific control on the speaker and a light emitter control means for performing specific control on the light emitter provided separately from the game control means. be able to.
遊技制御手段とは別体に種々の電気部品制御手段が設けられている場合には、遊技制御手段から各電気部品制御手段に制御コマンドを送信しなければならない。また、各電気部品制御手段は受信した制御コマンドにもとづく種々の処理を行うのであるが、制御コマンドは遊技制御手段の処理にもとづいて発生するので、遊技制御手段とは独立して動作している電気部品制御手段の処理実行中のどの段階でも制御コマンドが送出されうる。すなわち、決まったタイミングで制御コマンドが送出されてくるというのではなく、電気部品制御手段の動作中に突然に制御コマンドが送出されてくる。制御コマンドの受信を誤ると電気部品制御手段が本来行わなければならない制御に支障を来すので、各電気部品制御手段は、遊技制御手段から制御コマンドを確実に受信する必要がある。 When various electric component control means are provided separately from the game control means, a control command must be transmitted from the game control means to each electric component control means. Each electrical component control means performs various processes based on the received control command. However, since the control command is generated based on the process of the game control means, it operates independently of the game control means. A control command can be sent at any stage during execution of processing by the electrical component control means. That is, the control command is not sent at a fixed timing, but is suddenly sent during the operation of the electrical component control means. If the control command is erroneously received, the control that the electrical component control means must perform is hindered. Therefore, each electrical component control means must reliably receive the control command from the game control means.
そこで、本発明は、遊技制御手段から他の電気部品制御手段に対してコマンドが送出される構成の遊技機において、電気部品制御手段が確実にコマンドを受信することができる遊技機を提供することを目的とする。 Accordingly, the present invention provides a gaming machine in which a command is sent from a game control means to another electrical component control means, and the electrical component control means can reliably receive the command. With the goal.
本発明による遊技機は、遊技者が所定の遊技を行うことが可能な遊技機であって、遊技の進行を制御するとともに指令情報としてコマンドを出力する遊技制御手段(例えば、CPU56を含む遊技制御用マイクロコンピュータ)と、遊技制御手段からコマンドを受信し受信したコマンドに応じて遊技機に設けられる電気部品(例えば、可変表示部9や球払出装置97)を制御するための電気部品制御処理を行う複数の電気部品制御手段(例えば、表示制御用CPU101を含むマイクロコンピュータや払出制御用CPU371を含むマイクロコンピュータ)とを含み、コマンドは2バイトのコマンドデータで構成され(図21,図22参照)、遊技制御手段は、複数の電気部品制御手段に対してコマンドデータとコマンドデータの取込みを指定する取込信号(図20参照)とを出力するためのコマンド出力処理(図29,図30参照)を実行し、コマンド出力処理において複数の電気部品制御手段に対するコマンドデータおよび取込信号を同一のサブルーチン(図30参照)をコールして出力し、遊技制御手段は、コマンドにおける1バイト目のコマンドデータを出力して取込信号を出力した後、所定期間(例えば、図20におけるCの期間)経過後に2バイト目のコマンドデータを出力し(図20参照)、遊技制御手段は、所定期間を、複数の電気部品制御手段のそれぞれがコマンドデータを受信するために要する期間のうちの最大の期間以上の値として、コマンドデータを出力し、電気部品制御手段は、所定周期で発生する割込に応じて所定の定期割込処理(図36参照)を実行するとともに、遊技制御手段からの取込信号の入力にもとづく割込に応じて遊技制御手段が出力したコマンドを受信するためのコマンド受信処理(図39参照)を実行し、コマンド受信処理を定期割込処理よりも優先して実行する(例えば、2msタイマ割込処理中は割込許可状態にする)ことを特徴とする。
The gaming machine according to the present invention is a gaming machine in which a player can play a predetermined game, and controls the progress of the game and outputs a command as command information (for example, a game control including a CPU 56). Microcomputer) and an electrical component control process for controlling electrical components (for example, the
本発明によれば、遊技機を、遊技制御手段が、コマンドにおける1バイト目のコマンドデータを出力して取込信号を出力した後、所定期間経過後に2バイト目のコマンドデータを出力し、所定期間を、複数の電気部品制御手段のそれぞれがコマンドデータを受信するために要する期間のうちの最大の期間以上の値とし、電気部品制御手段が、所定周期で発生する割込に応じて所定の定期割込処理を実行するとともに、遊技制御手段からの取込信号の入力にもとづく割込に応じて遊技制御手段が出力したコマンドを受信するためのコマンド受信処理を実行し、コマンド受信処理を定期割込処理よりも優先して実行するように構成したので、電気部品制御手段は、確実に遊技制御手段からのコマンドを受信することができる効果がある。 According to the present invention, after the game control means outputs the first byte command data in the command and outputs the capture signal , the game control means outputs the second byte command data after a predetermined period of time, The period is set to a value equal to or greater than the maximum period required for each of the plurality of electrical component control means to receive the command data, and the electrical component control means has a predetermined value according to an interrupt generated at a predetermined cycle. In addition to executing a periodic interrupt process, a command reception process for receiving a command output by the game control means according to an interrupt based on an input of an input signal from the game control means is executed, and the command reception process is periodically performed. Since the configuration is such that the execution is prioritized over the interrupt processing, the electrical component control means can receive the command from the game control means reliably.
以下、本発明の一実施形態を図面を参照して説明する。
まず、遊技機の一例であるパチンコ遊技機の全体の構成について説明する。図1はパチンコ遊技機1を正面からみた正面図、図2はパチンコ遊技機1の内部構造を示す全体背面図、図3はパチンコ遊技機1の機構板を背面からみた背面図である。なお、以下の実施の形態では、パチンコ遊技機を例に説明を行うが、本発明による遊技機はパチンコ遊技機に限られず、例えばコイン遊技機等であってもよい。また、画像式の遊技機やスロット機に適用することもできる。
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
First, the overall configuration of a pachinko gaming machine that is an example of a gaming machine will be described. 1 is a front view of the
図1に示すように、パチンコ遊技機1は、額縁状に形成されたガラス扉枠2を有する。ガラス扉枠2の下部表面には打球供給皿3がある。打球供給皿3の下部には、打球供給皿3からあふれた貯留球を貯留する余剰球受皿4と打球を発射する打球操作ハンドル(操作ノブ)5が設けられている。ガラス扉枠2の後方には、遊技盤6が着脱可能に取り付けられている。また、遊技盤6の前面には遊技領域7が設けられている。
As shown in FIG. 1, the
遊技領域7の中央付近には、複数種類の図柄を可変表示するための可変表示部9と7セグメントLEDによる可変表示器10とを含む可変表示装置8が設けられている。また、可変表示器10の下部には、4個のLEDからなる通過記憶表示器(普通図柄用記憶表示器)41が設けられている。この実施の形態では、可変表示部9には、「左」、「中」、「右」の3つの図柄表示エリアがある。可変表示装置8の側部には、打球を導く通過ゲート11が設けられている。通過ゲート11を通過した打球は、球出口13を経て始動入賞口14の方に導かれる。通過ゲート11と球出口13との間の通路には、通過ゲート11を通過した打球を検出するゲートスイッチ12がある。また、始動入賞口14に入った入賞球は、遊技盤6の背面に導かれ、始動口スイッチ17によって検出される。また、始動入賞口14の下部には開閉動作を行う可変入賞球装置15が設けられている。可変入賞球装置15は、ソレノイド16によって開状態とされる。
Near the center of the
可変入賞球装置15の下部には、特定遊技状態(大当り状態)においてソレノイド21によって開状態とされる開閉板20が設けられている。この実施の形態では、開閉板20が大入賞口を開閉する手段となる。開閉板20から遊技盤6の背面に導かれた入賞球のうち一方(Vゾーン)に入った入賞球はVカウントスイッチ22で検出される。また、開閉板20からの入賞球はカウントスイッチ23で検出される。可変表示装置8の下部には、始動入賞口14に入った入賞球数を表示する4個の表示部を有する始動入賞記憶表示器18が設けられている。この例では、4個を上限として、始動入賞がある毎に、始動入賞記憶表示器18は点灯している表示部を1つずつ増やす。そして、可変表示部9の可変表示が開始される毎に、点灯している表示部を1つ減らす。
An open / close plate 20 that is opened by a
遊技盤6には、複数の入賞口19,24が設けられ、遊技球のそれぞれの入賞口19,24への入賞は、対応して設けられている入賞口スイッチ19a,24aによって検出される。遊技領域7の左右周辺には、遊技中に点滅表示される装飾ランプ25が設けられ、下部には、入賞しなかった打球を吸収するアウト口26がある。また、遊技領域7の外側の左右上部には、効果音を発する2つのスピーカ27が設けられている。遊技領域7の外周には、遊技効果LED28aおよび遊技効果ランプ28b,28cが設けられている。
The
そして、この例では、一方のスピーカ27の近傍に、景品球払出時に点灯する賞球ランプ51が設けられ、他方のスピーカ27の近傍に、補給球が切れたときに点灯する球切れランプ52が設けられている。さらに、図1には、パチンコ遊技台1に隣接して設置され、プリペイドカードが挿入されることによって球貸しを可能にするカードユニット50も示されている。
In this example, a
カードユニット50には、使用可能状態であるか否かを示す使用可表示ランプ151、カード内に記録された残額情報に端数(100円未満の数)が存在する場合にその端数を打球供給皿3の近傍に設けられる度数表示LEDに表示させるための端数表示スイッチ152、カードユニット50がいずれの側のパチンコ遊技機1に対応しているのかを示す連結台方向表示器153、カードユニット50内にカードが投入されていることを示すカード投入表示ランプ154、記録媒体としてのカードが挿入されるカード挿入口155、およびカード挿入口155の裏面に設けられているカードリーダライタの機構を点検する場合にカードユニット50を解放するためのカードユニット錠156が設けられている。
The card unit 50 has a usable indicator lamp 151 indicating whether or not it is in a usable state, and when the remaining amount information recorded in the card has a fraction (a number less than 100 yen), the fraction is indicated as a hitting tray. 3, a fraction display switch 152 for displaying on a frequency display LED provided in the vicinity of 3, a connecting table direction indicator 153 indicating which side of the
打球発射装置から発射された打球は、打球レールを通って遊技領域7に入り、その後、遊技領域7を下りてくる。打球が通過ゲート11を通ってゲートスイッチ12で検出されると、可変表示器10の表示数字が連続的に変化する状態になる。また、打球が始動入賞口14に入り始動口スイッチ17で検出されると、図柄の変動を開始できる状態であれば、可変表示部9内の図柄が回転を始める。図柄の変動を開始できる状態でなければ、始動入賞記憶を1増やす。
The hit ball fired from the hit ball launching device enters the
可変表示部9内の画像の回転は、一定時間が経過したときに停止する。停止時の画像の組み合わせが大当り図柄の組み合わせであると、大当り遊技状態に移行する。すなわち、開閉板20が、一定時間経過するまで、または、所定個数(例えば10個)の打球が入賞するまで開放する。そして、開閉板20の開放中に打球が特定入賞領域に入賞しVカウントスイッチ22で検出されると、継続権が発生し開閉板20の開放が再度行われる。継続権の発生は、所定回数(例えば15ラウンド)許容される。
The rotation of the image in the
停止時の可変表示部9内の画像の組み合わせが確率変動を伴う大当り図柄の組み合わせである場合には、次に大当りとなる確率が高くなる。すなわち、高確率状態という遊技者にとってさらに有利な状態となる。また、可変表示器10における停止図柄が所定の図柄(当り図柄)である場合に、可変入賞球装置15が所定時間だけ開状態になる。さらに、高確率状態では、可変表示器10における停止図柄が当り図柄になる確率が高められるとともに、可変入賞球装置15の開放時間と開放回数が高められる。
When the combination of images in the
次に、パチンコ遊技機1の裏面の構造について図2を参照して説明する。
可変表示装置8の背面では、図2に示すように、機構板36の上部に球貯留タンク38が設けられ、パチンコ遊技機1が遊技機設置島に設置された状態でその上方から遊技球が球貯留タンク38に供給される。球貯留タンク38内の遊技球は、誘導樋39を通って球払出装置に至る。
Next, the structure of the back surface of the
On the back surface of the
機構板36には、中継基板30を介して可変表示部9を制御する可変表示制御ユニット29、基板ケース32に覆われ遊技制御用マイクロコンピュータ等が搭載された遊技制御基板(主基板)31、可変表示制御ユニット29と遊技制御基板31との間の信号を中継するための中継基板33、および遊技球の払出制御を行う賞球制御用マイクロコンピュータ等が搭載された払出制御基板37が設置されている。さらに、機構板36の下部には、モータの回転力を利用して打球を遊技領域7に発射する打球発射装置34と、遊技効果ランプ・LED28a,28b,28c、賞球ランプ51および球切れランプ52に信号を送るためのランプ制御基板35が設置されている。
The
また、図3はパチンコ遊技機1の機構板を背面からみた背面図である。球貯留タンク38に貯留された玉は誘導樋39を通り、図3に示されるように、球切れ検出器(球切れスイッチ)187a,187bを通過して球供給樋186a,186bを経て球払出装置97に至る。球切れスイッチ187a,187bは遊技球通路内の遊技球の有無を検出するスイッチであるが、球タンク38内の補給球の不足を検出する球切れ検出スイッチ167も設けられている。球払出装置97から払い出された遊技球は、連絡口45を通ってパチンコ遊技機1の前面に設けられている打球供給皿3に供給される。連絡口45の側方には、パチンコ遊技機1の前面に設けられている余剰玉受皿4に連通する余剰玉通路46が形成されている。入賞にもとづく景品球が多数払い出されて打球供給皿3が満杯になり、ついには遊技球が連絡口45に到達した後さらに遊技球が払い出されると遊技球は、余剰玉通路46を経て余剰玉受皿4に導かれる。さらに遊技球が払い出されると、感知レバー47が満タンスイッチ48を押圧して満タンスイッチ48がオンする。その状態では、球払出装置97内のステッピングモータの回転が停止して球払出装置97の動作が停止するとともに打球発射装置34の駆動も停止する。
FIG. 3 is a rear view of the mechanism plate of the
次に、機構板36に設置されている中間ベースユニットの構成について説明する。中間ベースユニットには、球供給樋186a,186bや球払出装置97が設置される。図4に示すように、中間ベースユニットの上下には連結凹突部182が形成されている。連結凹突部182は、中間ベースユニットと機構板36の上部ベースユニットおよび下部ベースユニットを連結固定するものである。
Next, the configuration of the intermediate base unit installed on the
中間ベースユニットの上部には通路体184が固定されている。そして、通路体184の下部に球払出装置97が固定されている。通路体184は、カーブ樋174(図3参照)によって流下方向を左右方向に変換された2列の遊技球を流下させる払出球通路186a,186bを有する。払出球通路186a,186bの上流側には、球切れスイッチ187a,187bが設置されている。球切れスイッチ187a,187bは、払出球通路186a,186b内の遊技球の有無を検出するものであって、球切れスイッチ187a,187bが遊技球を検出しなくなると球払出装置97における払出モータ(図4において図示せず)の回転を停止して球払出が不動化される。
A
なお、球切れスイッチ187a,187bは、払出球通路186a,186bに27〜28個程度の遊技球が存在することを検出できるような位置に係止片188によって係止されている。すなわち、球切れスイッチ187a,187bは、賞球の一単位の最大払出量(この実施の形態では15個)および球貸しの一単位の最大払出量(この実施の形態では100円:25個)以上が確保されていることが確認できるような位置に設置されている。
The ball break switches 187a and 187b are locked by locking
通路体184の中央部は、内部を流下する遊技球の球圧を弱めるように、左右に湾曲する形状に形成されている。そして、払出球通路186a,186bの間に止め穴189が形成されている。止め穴189の裏面は中間ベースユニットに設けられている取付ボスがはめ込まれる。その状態で止めねじがねじ止めされて、通路体184は中間ベースユニットに固定される。なお、ねじ止めされる前に、中間ベースユニットに設けられている係止突片185によって通路体184の位置合わせを行えるようになっている。
The central portion of the
通路体184の下方には、球払出装置97に遊技球を供給するとともに故障時等には球払出装置97への遊技球の供給を停止する球止め装置190が設けられている。球止め装置190の下方に設置される球払出装置97は、直方体状のケース198の内部に収納されている。ケース198の左右4箇所には突部が設けられている。各突部が中間ベースユニットに設けられている位置決め突片に係った状態で、中間ベースユニットの下部に設けられている弾性係合片にケース198の下端がはめ込まれる。
Below the
図5は球払出装置97の分解斜視図である。球払出装置97の構成および作用について図5を参照して説明する。この実施形態における球払出装置97は、ステッピングモータ(払出モータ)289がスクリュー288を回転させることによりパチンコ玉を1個ずつ払い出す。なお、球払出装置97は、入賞にもとづく景品球だけでなく、貸し出すべき遊技球も払い出す。
FIG. 5 is an exploded perspective view of the
図5に示すように、球払出装置97は、2つのケース198a,198bを有する。それぞれのケース198a,198bの左右2箇所に、球払出装置97の設置位置上部に設けられた位置決め突片に当接される係合突部280が設けられている。また、それぞれのケース198a,198bには、球供給路281a,281bが形成されている。球供給路281a,281bは湾曲面282a,282bを有し、湾曲面282a,282bの終端の下方には、球送り水平路284a,284bが形成されている。さらに、球送り水平路284a,284bの終端に球排出路283a,283bが形成されている。
As shown in FIG. 5, the
球供給路281a,281b、球送り水平路284a,284b、球排出路283a,283bは、ケース198a,198bをそれぞれ前後に区画する区画壁295a,295bの前方に形成されている。また、区画壁295a,295bの前方において、玉圧緩衝部材285がケース198a,198b間に挟み込まれる。玉圧緩衝部材285は、球払出装置97に供給される玉を左右側方に振り分けて球供給路281a,281bに誘導する。
The
また、玉圧緩衝部材285の下部には、発光素子(LED)286と受光素子(図示せず)とによる払出モータ位置センサが設けられている。発光素子286と受光素子とは、所定の間隔をあけて設けられている。そして、この間隔内に、スクリュー288の先端が挿入されるようになっている。なお、玉圧緩衝部材285は、ケース198a,198bが張り合わされたときに、完全にその内部に収納固定される。
In addition, below the ball
球送り水平路284a,284bには、払出モータ289によって回転させられるスクリュー288が配置されている。払出モータ289はモータ固定板290に固定され、モータ固定板290は、区画壁295a,295bの後方に形成される固定溝291a,291bにはめ込まれる。その状態で払出モータ289のモータ軸が区画壁295a,295bの前方に突出するので、その突出の前方にスクリュー288が固定される。スクリュー288の外周には、払出モータ289の回転によって球送り水平路284a,284bに載置された遊技球を前方に移動させるための螺旋突起288aが設けられている。
そして、スクリュー288の先端には、発光素子286を収納するように凹部が形成され、その凹部の外周には、2つの切欠部292が互いに180度離れて形成されている。従って、スクリュー288が1回転する間に、発光素子286からの光は、切欠部292を介して受光素子で2回検出される。
A recess is formed at the tip of the
つまり、発光素子286と受光素子とによる払出モータ位置センサは、スクリュー288を定位置で停止するためのものであり、かつ、払出動作が行われた旨を検出するものである。なお、発光素子286、受光素子および払出モータ289からの配線は、まとめられてケース198a,198bの後部下方に形成された引出穴から外部に引き出されコネクタに結線される。
In other words, the payout motor position sensor including the
遊技球が球送り水平路284a,284bに載置された状態において、払出モータ289が回転すると、スクリュー288の螺旋突起288aによって、遊技球は、球送り水平路284a,284b上を前方に向かって移動する。そして、遂には、球送り水平路284a,284bの終端から球排出路283a,283bに落下する。このとき、左右の球送り水平路284a,284bからの落下は交互に行われる。すなわち、スクリュー288が半回転する毎に一方から1個の遊技球が落下する。従って、1個の遊技球が落下する毎に、発光素子286からの光が受光素子によって検出される。
When the
図4に示すように、球払出装置97の下方には、球振分部材311が設けられている。球振分部材311は、振分用ソレノイド310によって駆動される。例えば、ソレノイド310のオン時には、球振分部材311は右側に倒れ、オフ時には左側に倒れる。振分用ソレノイド310の下方には、近接スイッチによる賞球カウントスイッチ301Aおよび球貸しカウントスイッチ301Bが設けられている。入賞にもとづく賞球時には、球振分部材311は右側に倒れ、球排出路283a,283bからの玉はともに賞球カウントスイッチ301Aを通過する。また、球貸し時には、球振分部材311は左側に倒れ、球排出路283a,283bからの玉はともに球貸しカウントスイッチ301Bを通過する。従って、球払出装置97は、賞球時と球貸し時とで払出流下路を切り替えて、所定数の遊技媒体の払出を行うことができる。
As shown in FIG. 4, a
このように、球振分部材311を設けることによって、2条の玉流路を落下してきた玉は、賞球カウントスイッチ301Aと球貸しカウントスイッチ301Bとのうちのいずれか一方しか通過しない。従って、賞球であるのか球貸しであるのかの判断をすることなく、賞球カウントスイッチ301Aと球貸しカウントスイッチ301Bの検出出力から、直ちに賞球数または球貸し数を把握することができる。
In this way, by providing the
なお、この実施の形態では、電気的駆動源の駆動によって遊技球を払い出す球払出装置として、ステッピングモータの回転によって遊技球が払い出される球払出装置97を用いることにするが、その他の駆動源によって遊技球を送り出す構造の球払出装置を用いてもよいし、電気的駆動源の駆動によってストッパを外し遊技球の自重によって払い出しがなされる構造の球払出装置を用いてもよい。また、ここでは、球振分部材311によって賞球時の球払出経路と球貸し時の球払出経路とを切り替える機構を使用するが、賞球時の球払出機構と球貸し時の球払出機構とが独立して設けられている構成を用いてもよい。
In this embodiment, a
図6は、主基板31における回路構成の一例を示すブロック図である。なお、図6には、払出制御基板37、ランプ制御基板35、音制御基板70、発射制御基板91および表示制御基板80も示されている。主基板31には、プログラムに従ってパチンコ遊技機1を制御する基本回路53と、ゲートスイッチ12、始動口スイッチ17、Vカウントスイッチ22、カウントスイッチ23、入賞口スイッチ19a,24aおよび賞球カウントスイッチ301Aからの信号を基本回路53に与えるスイッチ回路58と、可変入賞球装置15を開閉するソレノイド16および開閉板20を開閉するソレノイド21等を基本回路53からの指令に従って駆動するソレノイド回路59とが搭載されている。
FIG. 6 is a block diagram illustrating an example of a circuit configuration in the
また、基本回路53から与えられるデータに従って、大当りの発生を示す大当り情報、可変表示部9の画像表示開始に利用された始動入賞球の個数を示す有効始動情報、確率変動が生じたことを示す確変情報等をホール管理コンピュータ等のホストコンピュータに対して出力する情報出力回路64を含む。
Further, according to the data given from the basic circuit 53, the jackpot information indicating the occurrence of the jackpot, the effective starting information indicating the number of starting winning balls used for starting the image display of the
基本回路53は、ゲーム制御用のプログラム等を記憶するROM54、ワークメモリとして使用される記憶手段の一例であるRAM55、プログラムに従って制御動作を行うCPU56およびI/Oポート部57を含む。この実施の形態では、ROM54,RAM55はCPU56に内蔵されている。すなわち、CPU56は、1チップマイクロコンピュータである。なお、1チップマイクロコンピュータは、少なくともRAM55が内蔵されていればよく、ROM54およびI/Oポート部57は外付けであっても内蔵されていてもよい。また、I/Oポート部57は、マイクロコンピュータにおける情報入出力可能な端子である。
The basic circuit 53 includes a ROM 54 that stores a game control program and the like, a
さらに、主基板31には、電源投入時に基本回路53をリセットするためのシステムリセット回路65と、基本回路53から与えられるアドレス信号をデコードしてI/Oポート部57のうちのいずれかのI/Oポートを選択するための信号を出力するアドレスデコード回路67とが設けられている。なお、球払出装置97から主基板31に入力されるスイッチ情報もあるが、図6ではそれらは省略されている。
Further, the
遊技球を打撃して発射する打球発射装置は発射制御基板91上の回路によって制御される駆動モータ94で駆動される。そして、駆動モータ94の駆動力は、操作ノブ5の操作量に従って調整される。すなわち、発射制御基板91上の回路によって、操作ノブ5の操作量に応じた速度で打球が発射されるように制御される。
A ball hitting device for hitting and launching a game ball is driven by a
なお、この実施の形態では、ランプ制御基板35に搭載されているランプ制御手段が、遊技盤に設けられている始動記憶表示器18、ゲート通過記憶表示器41および装飾ランプ25の表示制御を行うとともに、枠側に設けられている遊技効果ランプ・LED28a,28b,28c、賞球ランプ51および球切れランプ52の表示制御を行う。ここで、ランプ制御手段は発光体制御手段の一例である。また、特別図柄を可変表示する可変表示部9および普通図柄を可変表示する可変表示器10の表示制御は、表示制御基板80に搭載されている表示制御手段によって行われる。
In this embodiment, the lamp control means mounted on the
図7は、表示制御基板80内の回路構成を、可変表示部9の一実現例であるLCD(液晶表示装置)82、可変表示器10、主基板31の出力ポート(ポート0,2)570,572および出力バッファ回路620,62Aとともに示すブロック図である。出力ポート(出力ポート2)572からは8ビットのデータが出力され、出力ポート570からは1ビットのストローブ信号(INT信号)が出力される。
FIG. 7 shows the circuit configuration in the display control board 80. The LCD (Liquid Crystal Display) 82, the
表示制御用CPU101は、制御データROM102に格納されたプログラムに従って動作し、主基板31からノイズフィルタ107および入力バッファ回路105Bを介してINT信号が入力されると、入力バッファ回路105Aを介して表示制御コマンドを受信する。入力バッファ回路105A,105Bとして、例えば汎用ICである74HC540,74HC14を使用することができる。なお、表示制御用CPU101がI/Oポートを内蔵していない場合には、入力バッファ回路105A,105Bと表示制御用CPU101との間に、I/Oポートが設けられる。
The display control CPU 101 operates in accordance with a program stored in the
そして、表示制御用CPU101は、受信した表示制御コマンドに従って、LCD82に表示される画面の表示制御を行う。具体的には、表示制御コマンドに応じた指令をVDP103に与える。VDP103は、キャラクタROM86から必要なデータを読み出す。VDP103は、入力したデータに従ってLCD82に表示するための画像データを生成し、R,G,B信号および同期信号をLCD82に出力する。
Then, the display control CPU 101 performs display control of the screen displayed on the
なお、図7には、VDP103をリセットするためのリセット回路83、VDP103に動作クロックを与えるための発振回路85、および使用頻度の高い画像データを格納するキャラクタROM86も示されている。キャラクタROM86に格納される使用頻度の高い画像データとは、例えば、LCD82に表示される人物、動物、または、文字、図形もしくは記号等からなる画像などである。
7 also shows a
入力バッファ回路105A,105Bは、主基板31から表示制御基板80へ向かう方向にのみ信号を通過させることができる。従って、表示制御基板80側から主基板31側に信号が伝わる余地はない。すなわち、入力バッファ回路105A,105Bは、入力ポートともに不可逆性情報入力手段を構成する。表示制御基板80内の回路に不正改造が加えられても、不正改造によって出力される信号が主基板31側に伝わることはない。
The input buffer circuits 105 </ b> A and 105 </ b> B can pass signals only in the direction from the
なお、出力ポート570,572の出力をそのまま表示制御基板80に出力してもよいが、単方向にのみ信号伝達可能な出力バッファ回路620,62Aを設けることによって、主基板31から表示制御基板80への一方向性の信号伝達をより確実にすることができる。すなわち、出力バッファ回路620,62Aは、出力ポートともに不可逆性情報出力手段を構成する。
The outputs of the
また、高周波信号を遮断するノイズフィルタ107として、例えば3端子コンデンサやフェライトビーズが使用されるが、ノイズフィルタ107の存在によって、表示制御コマンドに基板間でノイズが乗ったとしても、その影響は除去される。なお、主基板31のバッファ回路620,62Aの出力側にもノイズフィルタを設けてもよい。
In addition, for example, a three-terminal capacitor or a ferrite bead is used as the
図8は、主基板31およびランプ制御基板35における信号送受信部分を示すブロック図である。この実施の形態では、遊技領域7の外側に設けられている遊技効果LED28a、遊技効果ランプ28b,28cと遊技盤に設けられている装飾ランプ25の点灯/消灯と、賞球ランプ51および球切れランプ52の点灯/消灯とを示すランプ制御コマンドが主基板31からランプ制御基板35に出力される。また、始動記憶表示器18およびゲート通過記憶表示器41の点灯個数を示すランプ制御コマンドも主基板31からランプ制御基板35に出力される。
FIG. 8 is a block diagram showing signal transmission / reception portions in the
図8に示すように、ランプ制御に関するランプ制御コマンドは、基本回路53におけるI/Oポート部57の出力ポート(出力ポート0,3)570,573から出力される。出力ポート(出力ポート3)573は8ビットのデータを出力し、出力ポート570は1ビットのINT信号を出力する。ランプ制御基板35において、主基板31からの制御コマンドは、入力バッファ回路355A,355Bを介してランプ制御用CPU351に入力する。なお、ランプ制御用CPU351がI/Oポートを内蔵していない場合には、入力バッファ回路355A,355Bとランプ制御用CPU351との間に、I/Oポートが設けられる。
As shown in FIG. 8, the lamp control command related to the lamp control is output from the output ports (
ランプ制御基板35において、ランプ制御用CPU351は、各制御コマンドに応じて定義されている遊技効果LED28a、遊技効果ランプ28b,28c、装飾ランプ25の点灯/消灯パターンに従って、遊技効果LED28a、遊技効果ランプ28b,28c、装飾ランプ25に対して点灯/消灯信号を出力する。点灯/消灯信号は、遊技効果LED28a、遊技効果ランプ28b,28c、装飾ランプ25に出力される。なお、点灯/消灯パターンは、ランプ制御用CPU351の内蔵ROMまたは外付けROMに記憶されている。
In the
主基板31において、CPU56は、RAM55の記憶内容に未払出の賞球残数があるときに賞球ランプ51の点灯を指示する制御コマンドを出力し、前述した遊技盤裏面の払出球通路186a,186bの上流に設置されている球切れスイッチ187a,187b(図3参照)が遊技球を検出しなくなると球切れランプ52の点灯を指示する制御コマンドを出力する。ランプ制御基板35において、各制御コマンドは、入力バッファ回路355A,355Bを介してランプ制御用CPU351に入力する。ランプ制御用CPU351は、それらの制御コマンドに応じて、賞球ランプ51および球切れランプ52を点灯/消灯する。なお、点灯/消灯パターンは、ランプ制御用CPU351の内蔵ROMまたは外付けROMに記憶されている。
In the
さらに、ランプ制御用CPU351は、制御コマンドに応じて始動記憶表示器18およびゲート通過記憶表示器41に対して点灯/消灯信号を出力する。
Further, the lamp control CPU 351 outputs a light on / off signal to the
入力バッファ回路355A,355Bとして、例えば、汎用のCMOS−ICである74HC540,74HC14が用いられる。入力バッファ回路355A,355Bは、主基板31からランプ制御基板35へ向かう方向にのみ信号を通過させることができる。従って、ランプ制御基板35側から主基板31側に信号が伝わる余地はない。たとえ、ランプ制御基板35内の回路に不正改造が加えられても、不正改造によって出力される信号がメイン基板31側に伝わることはない。なお、入力バッファ回路355A,355Bの入力側にノイズフィルタを設けてもよい。
As the
また、主基板31において、出力ポート570,573の外側にバッファ回路620,63Aが設けられている。バッファ回路620,63Aとして、例えば、汎用のCMOS−ICである74HC250,74HC14が用いられる。このような構成によれば、外部から主基板31の内部に入力される信号が阻止されるので、ランプ制御基板70から主基板31に信号が与えられる可能性がある信号ラインをさらに確実になくすことができる。なお、バッファ回路620,63Aの出力側にノイズフィルタを設けてもよい。
In the
図9は、主基板31における音声制御コマンドの信号送信部分および音声制御基板70の構成例を示すブロック図である。この実施の形態では、遊技進行に応じて、遊技領域7の外側に設けられているスピーカ27の音声出力を指示するための音声制御コマンドが、主基板31から音声制御基板70に出力される。
FIG. 9 is a block diagram showing a configuration example of the voice control command signal transmission portion of the
図9に示すように、音声制御コマンドは、基本回路53におけるI/Oポート部57の出力ポート(出力ポート0,4)570,574から出力される。出力ポート(出力ポート4)574からは8ビットのデータが出力され、出力ポート570からは1ビットのINT信号が出力される。音声制御基板70において、主基板31からの各信号は、入力バッファ回路705A,705Bを介して音声制御用CPU701に入力する。なお、音声制御用CPU701がI/Oポートを内蔵していない場合には、入力バッファ回路705A,705Bと音声制御用CPU701との間に、I/Oポートが設けられる。
As shown in FIG. 9, the voice control command is output from the output ports (
そして、例えばディジタルシグナルプロセッサによる音声合成回路702は、音声制御用CPU701の指示に応じた音声や効果音を発生し音量切替回路703に出力する。音量切替回路703は、音声制御用CPU701の出力レベルを、設定されている音量に応じたレベルにして音量増幅回路704に出力する。音量増幅回路704は、増幅した音声信号をスピーカ27に出力する。
Then, for example, a
入力バッファ回路705A,705Bとして、例えば、汎用のCMOS−ICである74HC540,74HC14が用いられる。入力バッファ回路705A,705Bは、主基板31から音声制御基板70へ向かう方向にのみ信号を通過させることができる。よって、音声制御基板70側から主基板31側に信号が伝わる余地はない。従って、音声制御基板70内の回路に不正改造が加えられても、不正改造によって出力される信号が主基板31側に伝わることはない。なお、入力バッファ回路705A,705Bの入力側にノイズフィルタを設けてもよい。
As the input buffer circuits 705A and 705B, for example, 74HC540 and 74HC14, which are general-purpose CMOS-ICs, are used. The input buffer circuits 705A and 705B can pass signals only in the direction from the
また、主基板31において、出力ポート570,574の外側にバッファ回路620,67Aが設けられている。バッファ回路620,67Aとして、例えば、汎用のCMOS−ICである74HC250,74HC14が用いられる。このような構成によれば、外部から主基板31の内部に入力される信号が阻止されるので、音声制御基板70から主基板31に信号が与えられる可能性がある信号ラインをさらに確実になくすことができる。なお、バッファ回路620,67Aの出力側にノイズフィルタを設けてもよい。
In the
図10は、払出制御基板37および球払出装置97の構成要素などの払出に関連する構成要素を示すブロック図である。図10に示すように、満タンスイッチ48からの検出信号は、中継基板71を介して主基板31のI/Oポート57に入力される。満タンスイッチ48は、余剰球受皿4の満タンを検出するスイッチである。また、球切れスイッチ187(187a,187b)からの検出信号も、中継基板72および中継基板71を介して主基板31のI/Oポート57に入力される。
FIG. 10 is a block diagram showing components related to payout, such as components of the
主基板31のCPU56は、球切れスイッチ187からの検出信号が球切れ状態を示しているか、または、満タンスイッチ48からの検出信号が満タン状態を示していると、払出禁止を指示する払出制御コマンドを送出する。払出禁止を指示する払出制御コマンドを受信すると、払出制御基板37の払出制御用CPU371は球払出処理を停止する。
The CPU 56 of the
さらに、賞球カウントスイッチ301Aからの検出信号も、中継基板72および中継基板71を介して主基板31のI/Oポート57に入力される。賞球カウントスイッチ301Aは、球払出装置97の払出機構部分に設けられ、実際に払い出された賞球払出球を検出する。
Further, a detection signal from the prize
入賞があると、払出制御基板37には、主基板31の出力ポート(ポート0,1)570,571から賞球個数を示す払出制御コマンドが入力される。出力ポート(出力ポート1)571は8ビットのデータを出力し、出力ポート570は1ビットのストローブ信号(INT信号)を出力する。賞球個数を示す払出制御コマンドは、入力バッファ回路373Aを介してI/Oポート372aに入力される。INT信号は、入力バッファ回路373Bを介して払出制御用CPU371の割込端子に入力されている。払出制御用CPU371は、I/Oポート372aを介して払出制御コマンドを入力し、払出制御コマンドに応じて球払出装置97を駆動して賞球払出を行う。
なお、この実施の形態では、払出制御用CPU371は、1チップマイクロコンピュータであり、少なくともRAMが内蔵されている。
When there is a win, a payout control command indicating the number of winning balls is input to the
In this embodiment, the payout control CPU 371 is a one-chip microcomputer and incorporates at least a RAM.
また、主基板31において、出力ポート570,571の外側にバッファ回路620,68Aが設けられている。バッファ回路620,68Aとして、例えば、汎用のCMOS−ICである74HC250,74HC14が用いられる。このような構成によれば、外部から主基板31の内部に入力される信号が阻止されるので、払出制御基板37から主基板31に信号が与えられる可能性がある信号ラインをさらに確実になくすことができる。なお、バッファ回路620,68Aの出力側にノイズフィルタを設けてもよい。
In the
払出制御用CPU371は、出力ポート372gを介して、貸し球数を示す球貸し個数信号をターミナル基板160に出力し、ブザー駆動信号をブザー基板75に出力する。ブザー基板75にはブザーが搭載されている。さらに、出力ポート372eを介して、エラー表示用LED374にエラー信号を出力する。
The payout control CPU 371 outputs a ball lending number signal indicating the number of lending balls to the
さらに、払出制御基板37の入力ポート372bには、中継基板72を介して、賞球カウントスイッチ301Aおよび球貸しカウントスイッチ301Bからの検出信号が入力される。球貸しカウントスイッチ301Bは、球払出装置97の払出機構部分に設けられ、実際に払い出された貸し球を検出する。払出制御基板37からの払出モータ289への駆動信号は、出力ポート372cおよび中継基板72を介して球払出装置97の払出機構部分における払出モータ289に伝えられる。
Furthermore, detection signals from the prize
カードユニット50には、カードユニット制御用マイクロコンピュータが搭載されている。また、カードユニット50には、端数表示スイッチ152、連結台方向表示器153、カード投入表示ランプ154およびカード挿入口155が設けられている(図1参照)。残高表示基板74には、打球供給皿3の近傍に設けられている度数表示LED、球貸しスイッチおよび返却スイッチが接続される。
The card unit 50 is equipped with a card unit control microcomputer. Further, the card unit 50 is provided with a fraction display switch 152, a connecting table direction indicator 153, a card insertion display lamp 154, and a card insertion slot 155 (see FIG. 1). The
残高表示基板74からカードユニット50には、遊技者の操作に応じて、球貸しスイッチ信号および返却スイッチ信号が払出制御基板37を介して与えられる。また、カードユニット50から残高表示基板74には、プリペイドカードの残高を示すカード残高表示信号および球貸し可表示信号が払出制御基板37を介して与えられる。カードユニット50と払出制御基板37の間では、接続信号(VL信号)、ユニット操作信号(BRDY信号)、球貸し要求信号(BRQ信号)、球貸し完了信号(EXS信号)およびパチンコ機動作信号(PRDY信号)がI/Oポート372fを介してやりとりされる。
A ball lending switch signal and a return switch signal are given from the
パチンコ遊技機1の電源が投入されると、払出制御基板37の払出制御用CPU371は、カードユニット50にPRDY信号を出力する。また、カードユニット制御用マイクロコンピュータは、VL信号を出力する。払出制御用CPU371は、VL信号の入力状態により接続状態/未接続状態を判定する。カードユニット50においてカードが受け付けられ、球貸しスイッチが操作され球貸しスイッチ信号が入力されると、カードユニット制御用マイクロコンピュータは、払出制御基板37にBRDY信号を出力する。この時点から所定の遅延時間が経過すると、カードユニット制御用マイクロコンピュータは、払出制御基板37にBRQ信号を出力する。そして、払出制御基板37の払出制御用CPU371は、カードユニット50に対するEXS信号を立ち上げ、カードユニット50からのBRQ信号の立ち下がりを検出すると、払出モータ289を駆動し、所定個の貸し球を遊技者に払い出す。このとき、振分用ソレノイド310は駆動状態とされている。すなわち、球振分部材311を球貸し側に向ける。そして、払出が完了したら、払出制御用CPU371は、カードユニット50に対するEXS信号を立ち下げる。その後、カードユニット50からのBRDY信号がオン状態でなければ、賞球払出制御を実行する。
When the power of the
以上のように、カードユニット50からの信号は全て払出制御基板37に入力される構成になっている。従って、球貸し制御に関して、カードユニット50から主基板31に信号が入力されることはなく、主基板31の基本回路53にカードユニット50の側から不正に信号が入力される余地はない。
As described above, all signals from the card unit 50 are input to the
なお、この実施の形態ではカードユニット50が設けられている場合を例にするが、コイン投入に応じてその金額に応じた遊技球を貸し出す場合にも本発明を適用できる。また、この実施の形態では遊技球を貸し出す場合を例にしているが、得点が加算されるものであっても本発明を適用できる。 In this embodiment, the case where the card unit 50 is provided is taken as an example. However, the present invention can also be applied to a case where a game ball corresponding to the amount of money is lent according to coin insertion. Further, in this embodiment, a case where a game ball is lent is taken as an example, but the present invention can be applied even if a score is added.
この実施の形態では、少なくとも主基板31および払出制御基板37におけるRAMは、バックアップ電源でバックアップされている。すなわち、遊技機に対する電力供給が停止しても、所定期間はRAMの内容が保存される。そして、各CPUは、電源電圧の低下を検出すると、所定の処理を行った後に電源復旧待ちの状態になる。また、電源投入時に、各CPUは、RAMにデータが保存されている場合には、保存データにもとづいて電源断前の状態を復元する。
In this embodiment, at least the RAMs on the
また、上述したように、払出制御基板37、表示制御基板80、ランプ制御基板35および音声制御基板70にコマンドを送出するために、主基板31の出力ポート(出力ポート0)570からINT信号が各電気部品制御基板に出力される。この場合、例えば、出力ポート570は8ビット構成であって、ビット0が払出制御基板37へのINT信号、ビット1が表示制御基板80へのINT信号、ビット2がランプ制御基板35へのINT信号、ビット3が音声制御基板70へのINT信号の出力用に用いられる。
In addition, as described above, an INT signal is output from the output port (output port 0) 570 of the
図11は、CPU56周りの一構成例を示すブロック図である。図11に示すように、第1の電源監視回路(第1の電源監視手段)からの電圧低下信号が、CPU56のマスク不能割込端子(XNMI端子)に接続されている。第1の電源監視回路は、遊技機が使用する各種直流電源のうちのいずれかの電源の電圧を監視して電源電圧低下を検出する回路である。この実施の形態では、VSLの電源電圧を監視して電圧値が所定値以下になるとローレベルの電圧低下信号を発生する。VSLは、遊技機で使用される直流電圧のうちで最大のものであり、この例では+30Vである。従って、CPU56は、割込処理によって電源断の発生を確認することができる。なお、この実施の形態では、第1の電源監視回路は、後述する電源基板に搭載されている。 FIG. 11 is a block diagram showing a configuration example around the CPU 56. As shown in FIG. 11, a voltage drop signal from the first power supply monitoring circuit (first power supply monitoring means) is connected to the non-maskable interrupt terminal (XNMI terminal) of the CPU 56. The first power supply monitoring circuit is a circuit that monitors the voltage of any one of the various DC power supplies used by the gaming machine and detects a power supply voltage drop. In this embodiment, the power supply voltage of VSL is monitored, and a low level voltage drop signal is generated when the voltage value falls below a predetermined value. VSL is the largest DC voltage used in gaming machines, and is + 30V in this example. Therefore, the CPU 56 can confirm the occurrence of power interruption by the interrupt process. In this embodiment, the first power supply monitoring circuit is mounted on a power supply board described later.
図11には、システムリセット回路65も示されているが、この実施の形態では、システムリセット回路65は、第2の電源監視回路(第2の電源監視手段)も兼ねている。すなわち、リセットIC651は、電源投入時に、外付けのコンデンサの容量で決まる所定時間だけ出力をローレベルとし、所定時間が経過すると出力をハイレベルにする。すなわち、リセット信号をハイレベルに立ち上げてCPU56を動作可能状態にする。また、リセットIC651は、第1の電源監視回路が監視する電源電圧と等しい電源電圧であるVSLの電源電圧を監視して電圧値が所定値(第1の電源監視回路が電圧低下信号を出力する電源電圧値よりも低い値)以下になるとローレベルの電圧低下信号を発生する。従って、CPU56は、第1の電源監視回路からの電圧低下信号に応じて所定の電力供給停止時処理を行った後、システムリセットされる。なお、この実施の形態では、リセット信号と第2の電源監視回路からの電圧低下信号とは同一の信号である。 Although the system reset circuit 65 is also shown in FIG. 11, in this embodiment, the system reset circuit 65 also serves as a second power supply monitoring circuit (second power supply monitoring means). That is, when the power is turned on, the reset IC 651 sets the output to the low level for a predetermined time determined by the capacity of the external capacitor, and sets the output to the high level when the predetermined time elapses. That is, the reset signal is raised to a high level to make the CPU 56 operable. The reset IC 651 monitors the power supply voltage of VSL, which is the power supply voltage equal to the power supply voltage monitored by the first power supply monitoring circuit, and the voltage value is a predetermined value (the first power supply monitoring circuit outputs a voltage drop signal). When the voltage is lower than the power supply voltage value), a low level voltage drop signal is generated. Therefore, the CPU 56 performs a predetermined power supply stop process in response to the voltage drop signal from the first power supply monitoring circuit, and then the system is reset. In this embodiment, the reset signal and the voltage drop signal from the second power supply monitoring circuit are the same signal.
図11に示すように、リセットIC651からのリセット信号は、NAND回路947に入力されるとともに、反転回路(NOT回路)944を介してカウンタIC941のクリア端子に入力される。カウンタIC941は、クリア端子への入力がローレベルになると、発振器943からのクロック信号をカウントする。そして、カウンタIC941のQ5出力がNOT回路945,946を介してNAND回路947に入力される。また、カウンタIC941のQ6出力は、フリップフロップ(FF)942のクロック端子に入力される。フリップフロップ942のD入力はハイレベルに固定され、Q出力は論理和回路(OR回路)949に入力される。OR回路949の他方の入力には、NAND回路947の出力がNOT回路948を介して導入される。そして、OR回路949の出力がCPU56のリセット端子に接続されている。このような構成によれば、電源投入時に、CPU56のリセット端子に2回のリセット信号(ローレベル信号)が与えられるので、CPU56は、確実に動作を開始する。
As shown in FIG. 11, the reset signal from the reset IC 651 is input to the
そして、例えば、第1の電源監視回路の検出電圧(電圧低下信号を出力することになる電圧)を+22Vとし、第2の電源監視回路の検出電圧を+9Vとする。そのように構成した場合には、第1の電源監視回路と第2の電源監視回路とは、同一の電源VSLの電圧を監視するので、第1の電圧監視回路が電圧低下信号を出力するタイミングと第2の電圧監視回路が電圧低下信号を出力するタイミングの差を所望の所定期間に確実に設定することができる。所望の所定期間とは、第1の電源監視回路からの電圧低下信号に応じて電力供給停止時処理を開始してから電力供給停止時処理が確実に完了するまでの期間である。 For example, the detection voltage of the first power supply monitoring circuit (voltage that outputs a voltage drop signal) is set to + 22V, and the detection voltage of the second power supply monitoring circuit is set to + 9V. In such a configuration, since the first power monitoring circuit and the second power monitoring circuit monitor the voltage of the same power supply VSL, the timing when the first voltage monitoring circuit outputs the voltage drop signal. And the timing at which the second voltage monitoring circuit outputs the voltage drop signal can be reliably set to a desired predetermined period. The desired predetermined period is a period from when the power supply stop process is started in response to the voltage drop signal from the first power supply monitoring circuit until the power supply stop process is reliably completed.
この例では、第1の電源監視手段が検出信号を出力することになる第1検出条件は+30V電源電圧が+22Vにまで低下したことであり、第2の電源監視手段が検出信号を出力することになる第2検出条件は+30V電源電圧が+9Vにまで低下したことになる。ただし、ここで用いられている電圧値は一例であって、他の値を用いてもよい。 In this example, the first detection condition for the first power supply monitoring means to output the detection signal is that the + 30V power supply voltage has dropped to + 22V, and the second power supply monitoring means outputs the detection signal. The second detection condition that becomes is that the + 30V power supply voltage is lowered to + 9V. However, the voltage value used here is an example, and other values may be used.
ただし、監視範囲が狭まるが、第1の電圧監視回路および第2の電圧監視回路の監視電圧として+5V電源電圧を用いることも可能である。その場合にも、第1の電圧監視回路の検出電圧は、第2の電圧監視回路の検出電圧よりも高く設定される。 However, although the monitoring range is narrowed, it is also possible to use a + 5V power supply voltage as the monitoring voltage of the first voltage monitoring circuit and the second voltage monitoring circuit. Also in that case, the detection voltage of the first voltage monitoring circuit is set higher than the detection voltage of the second voltage monitoring circuit.
CPU56等の駆動電源である+5V電源から電力が供給されていない間、RAMの少なくとも一部は、電源基板から供給されるバックアップ電源によってバックアップされ、遊技機に対する電源が断しても内容は保存される。そして、+5V電源が復旧すると、システムリセット回路65からリセット信号が発せられるので、CPU56は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップRAMに保存されているので、停電等からの復旧時に停電発生時の遊技状態に復帰することができる。 While power is not supplied from the + 5V power source that is the driving power source of the CPU 56 or the like, at least a part of the RAM is backed up by the backup power source supplied from the power supply board, and the contents are preserved even if the power source for the gaming machine is cut off. The When the +5 V power supply is restored, a reset signal is issued from the system reset circuit 65, so that the CPU 56 returns to a normal operation state. At that time, since necessary data is stored in the backup RAM, it is possible to return to the gaming state at the time of occurrence of the power failure when recovering from the power failure.
なお、図11では、電源投入時にCPU56のリセット端子に2回のリセット信号(ローレベル信号)が与えられる構成が示されたが、リセット信号の立ち上がりタイミングが1回しかなくても確実にリセット解除されるCPUを使用する場合には、符号941〜949で示された回路素子は不要である。その場合、リセットIC651の出力がそのままCPU56のリセット端子に接続される。 11 shows a configuration in which a reset signal (low level signal) is given twice to the reset terminal of the CPU 56 when the power is turned on. However, even if the rising timing of the reset signal is only once, the reset is surely released. When using the CPU to be used, the circuit elements denoted by reference numerals 941 to 949 are not necessary. In that case, the output of the reset IC 651 is directly connected to the reset terminal of the CPU 56.
この実施の形態で用いられるCPU56は、I/Oポート(PIO)およびタイマ/カウンタ回路(CTC)も内蔵している。PIOは、PB0〜PB3の4ビットおよびPA0〜PA7の1バイトのポートを有する。PB0〜PB3およびPA0〜PA7のポートは、入力/出力いずれにも設定できる。ただし、この実施の形態では内蔵PIOを使用しない。その場合には、例えば、全ポートを入力モードとして、全ポートをグラウンドレベルに接続する。なお、電源投入時に、PIOは自動的に入力モードに設定される。 The CPU 56 used in this embodiment also incorporates an I / O port (PIO) and a timer / counter circuit (CTC). The PIO has 4 bits PB0 to PB3 and 1 byte port PA0 to PA7. The ports PB0 to PB3 and PA0 to PA7 can be set to either input / output. However, the built-in PIO is not used in this embodiment. In that case, for example, all the ports are set to the input mode, and all the ports are connected to the ground level. When the power is turned on, the PIO is automatically set to the input mode.
図12は、遊技機の電源基板910の一構成例を示すブロック図である。電源基板910は、主基板31、表示制御基板80、音声制御基板70、ランプ制御基板35および払出制御基板37等の電気部品制御基板と独立して設置され、遊技機内の各電気部品制御基板および機構部品が使用する電圧を生成する。この例では、AC24V、VSL(DC+30V)、DC+21V、DC+12VおよびDC+5Vを生成する。また、バックアップ電源となるコンデンサ916は、DC+5Vすなわち各基板上のIC等を駆動する電源のラインから充電される。
FIG. 12 is a block diagram illustrating a configuration example of the
トランス911は、交流電源からの交流電圧を24Vに変換する。AC24V電圧は、コネクタ915に出力される。また、整流回路912は、AC24Vから+30Vの直流電圧を生成し、DC−DCコンバータ913およびコネクタ915に出力する。DC−DCコンバータ913は、+22V、+12Vおよび+5Vを生成してコネクタ915に出力する。コネクタ915は例えば中継基板に接続され、中継基板から各電気部品制御基板および機構部品に必要な電圧の電力が供給される。なお、トランス911の入力側には、遊技機に対する電源供給を停止したり開始させたりするための電源スイッチ918が設置されている。 The transformer 911 converts AC voltage from the AC power source into 24V. The AC 24V voltage is output to the connector 915. The rectifier circuit 912 also generates a DC voltage of +30 V from AC 24 V and outputs it to the DC-DC converter 913 and the connector 915. The DC-DC converter 913 generates + 22V, + 12V, and + 5V and outputs them to the connector 915. The connector 915 is connected to, for example, a relay board, and power of a voltage necessary for each electric component control board and the mechanism component is supplied from the relay board. Note that a power switch 918 for stopping or starting the power supply to the gaming machine is installed on the input side of the transformer 911.
DC−DCコンバータ913からの+5Vラインは分岐してバックアップ+5Vラインを形成する。バックアップ+5Vラインとグラウンドレベルとの間には大容量のコンデンサ916が接続されている。コンデンサ916は、遊技機に対する電力供給が遮断されたときの電気部品制御基板のバックアップRAM(電源バックアップされているRAMすなわち記憶内容保持状態となりうる記憶手段)に対して記憶状態を保持できるように電力を供給するバックアップ電源となる。また、+5Vラインとバックアップ+5Vラインとの間に、逆流防止用のダイオード917が挿入される。 The + 5V line from the DC-DC converter 913 branches to form a backup + 5V line. A large-capacitance capacitor 916 is connected between the backup + 5V line and the ground level. Capacitor 916 has power so that the storage state can be maintained with respect to the backup RAM of the electrical component control board when the power supply to the gaming machine is cut off (RAM that is backed up by power, that is, storage means that can be in the storage content storage state) Backup power supply. Further, a backflow preventing diode 917 is inserted between the + 5V line and the backup + 5V line.
なお、バックアップ電源として、+5V電源から充電可能な電池を用いてもよい。電池を用いる場合には、+5V電源から電力供給されない状態が所定時間継続すると容量がなくなるような充電池が用いられる。 A battery that can be charged from a + 5V power supply may be used as the backup power supply. In the case of using a battery, a rechargeable battery is used in which the capacity disappears when a state in which no power is supplied from the +5 V power source continues for a predetermined time.
また、電源基板910には、上述した第1の電源監視回路を構成する電源監視用IC902が搭載されている。電源監視用IC902は、VSL電源電圧を導入し、VSL電源電圧を監視することによって電源断の発生を検出する。具体的には、VSL電源電圧が所定値(この例では+22V)以下になったら、電源断が生ずるとして電圧低下信号を出力する。なお、監視対象の電源電圧は、各電気部品制御基板に搭載されている回路素子の電源電圧(この例では+5V)よりも高い電圧であることが好ましい。この例では、交流から直流に変換された直後の電圧であるVSLが用いられている。電源監視用IC902からの電圧低下信号は、主基板31や払出制御基板37等に供給される。
The
電源監視用IC902が電源断を検知するための所定値は、通常時の電圧より低いが、各電気部品制御基板上のCPUが暫くの間動作しうる程度の電圧である。また、電源監視用IC902が、CPU等の回路素子を駆動するための電圧(この例では+5V)よりも高く、また、交流から直流に変換された直後の電圧を監視するように構成されているので、CPUが必要とする電圧に対して監視範囲を広げることができる。従って、より精密な監視を行うことができる。さらに、監視電圧としてVSL(+30V)を用いる場合には、遊技機の各種スイッチに供給される電圧が+12Vであることから、電源瞬断時のスイッチオン誤検出の防止も期待できる。すなわち、+30V電源の電圧を監視すると、+30V作成の以降に作られる+12Vが落ち始める以前の段階でそれの低下を検出できる。よって、+12V電源の電圧が低下するとスイッチ出力がオン状態を呈するようになるが、+12Vより早く低下する+30V電源電圧を監視して電源断を認識すれば、スイッチ出力がオン状態を呈する前に電源復旧待ちの状態に入ってスイッチ出力を検出しない状態となることができる。
The predetermined value for the
また、電源監視用IC902は、電気部品制御基板とは別個の電源基板910に搭載されているので、第1の電源監視回路から複数の電気部品制御基板に電圧低下信号を供給することができる。電圧低下信号を必要とする電気部品制御基板が幾つあっても第1の電源監視手段は1つ設けられていればよいので、各電気部品制御基板における各電気部品制御手段が後述する復帰制御を行っても、遊技機のコストはさほど上昇しない。
Further, since the
なお、図12に示された構成では、電源監視用IC902の検出出力(電圧低下信号)は、バッファ回路918,919を介してそれぞれの電気部品制御基板(例えば主基板31と払出制御基板37)に伝達されるが、例えば、1つの検出出力を中継基板に伝達し、中継基板から各電気部品制御基板に同じ信号を分配する構成でもよい。また、電圧低下信号を必要とする基板数に応じたバッファ回路を設けてもよい。
In the configuration shown in FIG. 12, the detection output (voltage drop signal) of the
次に遊技機の動作について説明する。
図13は、主基板31におけるCPU56が実行するメイン処理を示すフローチャートである。遊技機に対する電源が投入されると、メイン処理において、CPU56は、まず、必要な初期設定を行う(ステップS1)。
Next, the operation of the gaming machine will be described.
FIG. 13 is a flowchart showing main processing executed by the CPU 56 on the
そして、電源断時にバックアップRAM領域のデータ保護処理(例えばパリティデータの付加等の停電発生NMI処理)が行われたか否か確認する(ステップS2)。この実施の形態では、不測の電源断が生じた場合には、バックアップRAM領域のデータを保護するための処理が行われている。そのような保護処理が行われていた場合をバックアップありとする。バックアップなしを確認したら、CPU56は初期化処理を実行する(ステップS2,S3)。なお、この実施の形態では、バックアップRAM領域にバックアップデータがあるか否かは、電源断時にバックアップRAM領域に設定されるバックアップフラグの状態によって確認される。例えば、バックアップフラグ領域に「55H」が設定されていればバックアップあり(オン状態)を意味し、「55H」以外の値が設定されていればバックアップなし(オフ状態)を意味する。バックアップフラグ領域に設定されている「55H」は、停電発生NMI処理においてバックアップRAM領域のデータ保護処理が完了したときに設定されたデータであり、バックアップRAM領域のデータにもとづくパリティコードである。 Then, it is confirmed whether or not data protection processing of the backup RAM area (for example, power failure occurrence NMI processing such as addition of parity data) has been performed when the power is turned off (step S2). In this embodiment, when an unexpected power failure occurs, processing for protecting data in the backup RAM area is performed. When such protection processing is performed, it is assumed that there is a backup. After confirming that there is no backup, the CPU 56 executes an initialization process (steps S2 and S3). In this embodiment, whether or not there is backup data in the backup RAM area is confirmed by the state of the backup flag set in the backup RAM area when the power is turned off. For example, if “55H” is set in the backup flag area, it means that there is a backup (ON state), and if a value other than “55H” is set, it means that there is no backup (OFF state). “55H” set in the backup flag area is data set when the data protection process in the backup RAM area is completed in the power failure occurrence NMI process, and is a parity code based on the data in the backup RAM area.
バックアップRAM領域にバックアップデータがある場合には、CPU56は、バックアップRAM領域のデータチェック(例えばパリティチェック)を行う(ステップS4)。不測の電源断が生じた後に復旧した場合には、バックアップRAM領域のデータは保存されていたはずであるから、チェック結果は正常になる。チェック結果が正常でない場合には、内部状態を電源断時の状態に戻すことができないので、停電復旧時でない電源投入時に実行される初期化処理を実行する(ステップS5,S3)。 When there is backup data in the backup RAM area, the CPU 56 performs data check (for example, parity check) in the backup RAM area (step S4). In the case of recovery after an unexpected power failure, the data in the backup RAM area should have been saved, so the check result is normal. If the check result is not normal, the internal state cannot be returned to the state when the power is cut off, and therefore an initialization process that is executed when the power is turned on not when the power failure is restored is executed (steps S5 and S3).
チェック結果が正常であれば、CPU56は、内部状態を電源断時の状態に戻すための遊技状態復旧処理を行う(ステップS6)。図14に示すように、バックアップフラグの値が「55H」に設定され、かつ、チェック結果が正常である場合に、ステップS6の遊技状態復旧処理が実行される。そして、バックアップRAM領域に保存されていたPC(プログラムカウンタ)の退避値がPCに設定され、そのアドレスに復帰する(ステップS7)。 If the check result is normal, the CPU 56 performs a game state restoration process for returning the internal state to the state at the time of power-off (step S6). As shown in FIG. 14, when the value of the backup flag is set to “55H” and the check result is normal, the gaming state recovery process of step S6 is executed. Then, the saved value of the PC (program counter) stored in the backup RAM area is set in the PC, and the address is restored (step S7).
通常の初期化処理の実行(ステップS3)が完了すると、メイン処理で、タイマ割込フラグの監視(ステップS9)の確認が行われるループ処理に移行する。なお、ループ内では、表示用乱数更新処理(ステップS8)も実行される。 When the execution of the normal initialization process (step S3) is completed, the main process proceeds to a loop process in which the monitoring of the timer interrupt flag (step S9) is confirmed. In the loop, display random number update processing (step S8) is also executed.
なお、この実施の形態では、ステップS2でバックアップデータの有無が確認された後、バックアップデータが存在する場合にステップS4でバックアップ領域のチェックが行われたが、逆に、バックアップ領域のチェック結果が正常であったことが確認された後、バックアップデータの有無の確認を行うようにしてもよい。また、バックアップデータの有無の確認、またはバックアップ領域のチェックの何れか一方の確認を行うことによって、停電復旧処理を実行するか否かを判定してもよい。 In this embodiment, after the presence or absence of backup data is confirmed in step S2, the backup area is checked in step S4 when the backup data exists. Conversely, the check result of the backup area is After it is confirmed that the data is normal, the presence / absence of backup data may be confirmed. Further, it may be determined whether or not to execute the power failure recovery processing by confirming either one of the presence / absence of backup data or the check of the backup area.
また、例えば停電復旧処理を実行するか否か判断する場合のパリティチェック(ステップS4)の際に、すなわち、遊技状態を復旧するか否か判断する際に、保存されていたRAMデータにおける特別プロセスフラグ等や始動入賞記憶数データによって、遊技機が遊技待機状態(図柄変動中でなく、大当り遊技中でなく、確変中でなく、また、始動入賞記憶がない状態)であることが確認されたら、遊技状態復旧処理を行わずに初期化処理を実行するようにしてもよい。 Further, for example, in the parity check (step S4) when determining whether or not to execute the power failure recovery process, that is, when determining whether or not to restore the gaming state, a special process in the stored RAM data If it is confirmed that the gaming machine is in a game standby state (not changing in design, not in big hit game, not in probable change, or without starting prize memory) by flag or the like and starting winning memory data The initialization process may be executed without performing the game state restoration process.
図15は、ステップS1の初期設定処理を示すフローチャートである。初期設定処理において、CPU56は、まず、割込禁止に設定する(ステップS1a)。割込禁止に設定すると、CPU56は、割込モードを割込モード2に設定し(ステップS1b)、スタックポインタにスタックポインタ指定アドレスを設定する(ステップS1c)。そして、CPU56は、内蔵デバイスレジスタの初期化を行う(ステップS1d)。また、内蔵デバイス(内蔵周辺回路)であるCTC(カウンタ/タイマ)およびPIO(パラレル入出力ポート)の初期化(ステップS1e)を行った後、RAMをアクセス可能状態に設定する(ステップS1f)。 FIG. 15 is a flowchart showing the initial setting process in step S1. In the initial setting process, the CPU 56 first sets the interrupt prohibition (step S1a). When the interrupt is prohibited, the CPU 56 sets the interrupt mode to the interrupt mode 2 (step S1b), and sets the stack pointer designation address in the stack pointer (step S1c). Then, the CPU 56 initializes the built-in device register (step S1d). Further, after initialization (step S1e) of CTC (counter / timer) and PIO (parallel input / output port) which are built-in devices (built-in peripheral circuits), the RAM is set to an accessible state (step S1f).
この実施の形態で用いられているCPU56には、マスク可能な割込(INT)のモードとして以下の3種類のモードが用意されている。なお、マスク可能な割込が発生すると、CPU56は、自動的に割込禁止状態に設定するとともに、プログラムカウンタの内容をスタックにセーブする。 The CPU 56 used in this embodiment has the following three types of maskable interrupt (INT) modes. When a maskable interrupt occurs, the CPU 56 automatically sets the interrupt disabled state and saves the contents of the program counter in the stack.
割込モード0:割込要求を行った内蔵デバイスがRST命令(1バイト)またはCALL命令(3バイト)をCPUの内部データバス上に送出する。よって、CPU56は、RST命令に対応したアドレスまたはCALL命令で指定されるアドレスの命令を実行する。リセット時に、CPU56は自動的に割込モード0になる。よって、割込モード1または割込モード2に設定したい場合には、初期設定処理において、割込モード1または割込モード2に設定するための処理を行う必要がある。
Interrupt mode 0: The built-in device that has issued the interrupt request sends an RST instruction (1 byte) or a CALL instruction (3 bytes) onto the internal data bus of the CPU. Therefore, the CPU 56 executes the instruction at the address corresponding to the RST instruction or the address specified by the CALL instruction. At reset, the CPU 56 automatically enters interrupt
割込モード1:割込が受け付けられると、常に0038(h)番地に飛ぶモードである。 Interrupt mode 1: In this mode, when an interrupt is accepted, the mode always jumps to address 0038 (h).
割込モード2:CPU56の特定レジスタ(Iレジスタ)の値(1バイト)と内蔵デバイスが出力する割込ベクタ(1バイト:最下位ビット0)から合成されるアドレスが、割込番地を示すモードである。すなわち、割込番地は、上位アドレスが特定レジスタの値とされ下位アドレスが割込ベクタとされた2バイトで示されるアドレスである。従って、任意の(飛び飛びではあるが)偶数番地に割込処理を設置することができる。各内蔵デバイスは割込要求を行うときに割込ベクタを送出する機能を有している。 Interrupt mode 2: A mode in which the address synthesized from the value (1 byte) of the specific register (I register) of the CPU 56 and the interrupt vector (1 byte: least significant bit 0) output by the built-in device indicates the interrupt address It is. That is, the interrupt address is an address indicated by 2 bytes in which the upper address is the value of the specific register and the lower address is the interrupt vector. Therefore, an interrupt process can be set at an arbitrary address (although it is skipped). Each built-in device has a function of sending an interrupt vector when making an interrupt request.
よって、割込モード2に設定されると、各内蔵デバイスからの割込要求を容易に処理することが可能になり、また、プログラムにおける任意の位置に割込処理を設置することが可能になる。さらに、割込モード1とは異なり、割込発生要因毎のそれぞれの割込処理を用意しておくことも容易である。上述したように、この実施の形態では、初期設定処理のステップS1bにおいて、CPU56は割込モード2に設定される。
Therefore, when the interrupt
図16は、通常の初期化処理(ステップS3)の処理を示すフローチャートである。図16に示すように、初期化処理では、RAMのクリア処理が行われる(ステップS3a)。次いで、作業領域初期設定テーブルのアドレス値にもとづいて、所定の作業領域(例えば、普通図柄判定用乱数カウンタ、普通図柄判定用バッファ、特別図柄左中右図柄バッファ、払出コマンド格納ポインタなど)に初期値を設定する初期値設定処理(ステップS3b)が行われる。そして、2ms毎に定期的にタイマ割込がかかるようにCPU56に設けられているCTCのレジスタの設定が行われる(ステップS3c)。すなわち、初期値として2msに相当する値が所定のレジスタ(時間定数レジスタ)に設定される。そして、初期設定処理(ステップS1)において割込禁止(図15参照)とされているので、初期化処理を終える前に割込が許可される(ステップS3d)。 FIG. 16 is a flowchart showing the normal initialization process (step S3). As shown in FIG. 16, in the initialization process, a RAM clear process is performed (step S3a). Next, based on the address value of the work area initial setting table, it is initialized to a predetermined work area (for example, a normal symbol determination random number counter, a normal symbol determination buffer, a special symbol left middle right symbol buffer, a payout command storage pointer, etc.) An initial value setting process (step S3b) for setting a value is performed. Then, a CTC register set in the CPU 56 is set so that a timer interrupt is periodically generated every 2 ms (step S3c). That is, a value corresponding to 2 ms is set in a predetermined register (time constant register) as an initial value. Since the interruption is prohibited (see FIG. 15) in the initial setting process (step S1), the interruption is permitted before the initialization process is completed (step S3d).
従って、この実施の形態では、CPU56の内蔵CTCが繰り返しタイマ割込を発生するように設定される。この実施の形態では、繰り返し周期は2msに設定される。そして、図17に示すように、タイマ割込が発生すると、CPU56は、タイマ割込フラグをセットする(ステップS12)。 Therefore, in this embodiment, the built-in CTC of the CPU 56 is set to repeatedly generate a timer interrupt. In this embodiment, the repetition period is set to 2 ms. Then, as shown in FIG. 17, when a timer interrupt occurs, the CPU 56 sets a timer interrupt flag (step S12).
CPU56は、ステップS9において、タイマ割込フラグがセットされたことを検出すると、タイマ割込フラグをリセットするとともに(ステップS10)、遊技制御処理を実行する(ステップS11)。以上の制御によって、この実施の形態では、遊技制御処理は2ms毎に起動されることになる。なお、この実施の形態では、タイマ割込処理ではフラグセットのみがなされ、遊技制御処理はメイン処理において実行されるが、タイマ割込処理で遊技制御処理を実行してもよい。 When detecting that the timer interrupt flag is set in step S9, the CPU 56 resets the timer interrupt flag (step S10) and executes a game control process (step S11). With the above control, in this embodiment, the game control process is started every 2 ms. In this embodiment, only the flag is set in the timer interrupt process, and the game control process is executed in the main process, but the game control process may be executed in the timer interrupt process.
以上に説明したように、この実施の形態では、CTCやPIOを内蔵するCPU56に対して、初期設定処理で割込モード2が設定される。従って、内蔵CTCを用いた定期的なタイマ割込処理を容易に実現できる。また、タイマ割込処理をプログラム上の任意の位置に設置できる。また、内蔵PIOを用いたスイッチ検出処理等を容易に割込処理で実現できる。その結果、プログラム構成が簡略化され、プログラム開発工数が低減する等の効果を得ることができる。
As described above, in this embodiment, the interrupt
また、この実施の形態では、バックアップデータの有無により電源断時の状態に復旧するか否かの判断を行う。従って、停電後の電源復旧時などにおいて電源投入された時に、バックアップデータ記憶領域の内容に応じて電源断時の状態に復旧させるか否かの判断を行うことができる。 In this embodiment, it is determined whether or not to restore the power-off state based on the presence or absence of backup data. Accordingly, when the power is turned on at the time of power restoration after a power failure, it can be determined whether or not to restore the power-off state according to the contents of the backup data storage area.
さらに、バックアップデータの状態によって電源断時の状態に復旧するか否かの判断が行われるので、停電後の電源復旧時などにおいて電源投入されたときに、バックアップデータ記憶領域の内容の状態に応じて電源断時の状態に復旧させるか否かの判断を行うことができる。 In addition, since it is determined whether or not to restore to the power-off state depending on the backup data status, depending on the status of the contents of the backup data storage area when the power is turned on when the power is restored after a power failure, etc. Thus, it can be determined whether or not to restore the power-off state.
図18は、ステップS11の遊技制御処理を示すフローチャートである。遊技制御処理において、CPU56は、まず、スイッチ回路58を介して、ゲートセンサ12、始動口センサ17、カウントセンサ23および入賞口スイッチ19a,24aの状態を入力し、各入賞口や入賞装置に対する入賞があったか否か判定する(スイッチ処理:ステップS21)。
FIG. 18 is a flowchart showing the game control process of step S11. In the game control process, the CPU 56 first inputs the states of the gate sensor 12, the start port sensor 17, the
次いで、パチンコ遊技機1の内部に備えられている自己診断機能によって種々の異常診断処理が行われ、その結果に応じて必要ならば警報が発せられる(エラー処理:ステップS22)。
Next, various abnormality diagnosis processes are performed by the self-diagnosis function provided in the
次に、遊技制御に用いられる大当り判定用の乱数等の各判定用乱数を示す各カウンタを更新する処理を行う(ステップS23)。CPU56は、さらに、停止図柄の種類を決定する乱数等の表示用乱数を更新する処理を行う(ステップS24)。 Next, a process of updating each counter indicating each determination random number such as a big hit determination random number used for game control is performed (step S23). The CPU 56 further performs a process of updating a display random number such as a random number that determines the type of stop symbol (step S24).
さらに、CPU56は、特別図柄プロセス処理を行う(ステップS25)。特別図柄プロセス制御では、遊技状態に応じてパチンコ遊技機1を所定の順序で制御するための特別図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、特別図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。また、普通図柄プロセス処理を行う(ステップS26)。普通図柄プロセス処理では、7セグメントLEDによる可変表示器10を所定の順序で制御するための普通図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、普通図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。
Further, the CPU 56 performs special symbol process processing (step S25). In the special symbol process control, corresponding processing is selected and executed according to a special symbol process flag for controlling the
また、CPU56は、払出制御基板37等に送出される制御コマンドをRAM55の所定の領域に設定して制御コマンドを送出する処理を行う(コマンド制御処理:ステップS27)。
Further, the CPU 56 performs a process of setting a control command sent to the
次いで、CPU56は、例えばホール管理用コンピュータに供給される大当り情報、始動情報、確率変動情報などのデータを出力するデータ出力処理を行う(ステップS29)。 Next, the CPU 56 performs a data output process for outputting data such as jackpot information, start information, probability variation information supplied to the hall management computer, for example (step S29).
また、CPU56は、所定の条件が成立したときにソレノイド回路59に駆動指令を行う(ステップS30)。ソレノイド回路59は、駆動指令に応じてソレノイド16,21を駆動し、可変入賞球装置15または開閉板20を開状態または閉状態とする。
Further, the CPU 56 issues a drive command to the
また、CPU56は、各入賞口への入賞を検出するためのスイッチ17,23,19a,24aの検出出力にもとづく賞球数の設定などを行う(ステップS31)。具体的には、入賞検出に応じて払出制御基板37に払出制御コマンドを出力する。払出制御基板37に搭載されている払出制御用CPU371は、払出制御コマンドに応じて球払出装置97を駆動する。
Further, the CPU 56 performs setting of the number of winning balls based on the detection output of the
以上のように、メイン処理には遊技制御処理に移行すべきか否かを判定する処理が含まれ、CPU56の内部タイマが定期的に発生するタイマ割込にもとづくタイマ割込処理で遊技制御処理に移行すべきか否かを判定するためのフラグがセットされるので、遊技制御処理の全てが確実に実行される。つまり、遊技制御処理の全てが実行されるまでは、次回の遊技制御処理に移行すべきか否かの判定が行われないので、遊技制御処理中の全ての各処理が実行完了することは保証されている。 As described above, the main process includes a process for determining whether or not to shift to the game control process, and the timer control process based on the timer interrupt periodically generated by the internal timer of the CPU 56 is used for the game control process. Since a flag for determining whether or not to shift is set, all the game control processes are executed reliably. In other words, until all the game control processes are executed, it is not determined whether or not to shift to the next game control process, so it is guaranteed that all the processes in the game control process are completed. ing.
なお、ここでは、主基板31のCPU56が実行する遊技制御処理は、CPU56の内部タイマが定期的に発生するタイマ割込にもとづくタイマ割込処理でセットされるフラグに応じて実行されたが、定期的に(例えば2ms毎)信号を発生するハードウェア回路を設け、その回路からの信号をCPU56の外部割込端子に導入し、割込信号によって遊技制御処理に移行すべきか否かを判定するためのフラグをセットするようにしてもよい。
Here, the game control process executed by the CPU 56 of the
そのように構成した場合にも、遊技制御処理の全てが実行されるまでは、フラグの判定が行われないので、遊技制御処理中の全ての各処理が実行完了することが保証される。 Even in such a configuration, the determination of the flag is not performed until all of the game control processes are executed, so that it is guaranteed that all the processes in the game control process are completed.
図19は、主基板31から払出制御基板37に送出される払出制御コマンドのコマンド形態の一例を示す説明図である。この実施の形態では、払出制御コマンドは2バイト構成であり、1バイト目はMODE(コマンドの分類)を表し、2バイト目はEXT(コマンドの種類)を表す。なお、図19に示されたコマンド形態は一例であって他のコマンド形態を用いてもよい。MODEデータの先頭ビット(ビット7)は必ず「1」とされ、EXTデータの先頭ビット(ビット7)は必ず「0」とされる。
FIG. 19 is an explanatory diagram showing an example of a command form of a payout control command sent from the
図20は、各電気部品制御手段に対する制御コマンドを構成する8ビットの制御信号(この場合には払出制御信号)とINT信号(この場合には払出制御信号INT)との関係を示すタイミング図である。図20に示すように、MODEまたはEXTのデータが出力ポート(払出制御信号の場合にはポート1)に出力されてから、Aで示される期間が経過すると、CPU56は、データ出力を示す信号であるINT信号をオン状態にする。また、そこからBで示される期間が経過するとINT信号をオフ状態にする。さらに、次に送出すべきデータがある場合には、すなわち、MODEデータ送出後では、Cで示される期間をおいてから2バイト目のデータを出力ポートに送出する。2バイト目のデータに関して、A,Bの期間は、1バイト目の場合と同様である。
FIG. 20 is a timing chart showing the relationship between an 8-bit control signal (in this case, a payout control signal) and an INT signal (in this case, a payout control signal INT) constituting a control command for each electrical component control means. is there. As shown in FIG. 20, after the MODE or EXT data is output to the output port (
Aの期間は、CPU56が、コマンドの送出準備の期間すなわちバッファに送出コマンドを設定する処理に要する期間であるとともに、制御信号線(払出制御信号の場合には払出制御信号線)におけるデータの安定化のための期間である。また、Bの期間は、INT信号安定化のための期間である。そして、Cの期間は、電気部品制御手段(払出制御信号の場合には払出制御手段)が確実にデータを取り込めるように設定されている期間である。Cの期間では、信号線上のデータは変化しない。すなわち、Cの期間が経過するまでデータ出力が維持される。 The period A is a period required for the CPU 56 to prepare for sending a command, that is, a process required to set a send command in the buffer, and to stabilize data on the control signal line (payout control signal line in the case of a payout control signal). It is a period for conversion. The period B is a period for stabilizing the INT signal. The period C is a period in which the electrical component control means (the payout control means in the case of the payout control signal) is set so as to reliably capture data. In the period C, the data on the signal line does not change. That is, the data output is maintained until the period of C elapses.
後述するように、この実施の形態では、払出制御基板37への払出制御コマンド、表示制御基板80への表示制御コマンド、ランプ制御基板35へのランプ制御コマンドおよび音声制御基板70への音声制御コマンドは、同一のルーチン(共通モジュール)を用いて送出される。そこで、Cの期間すなわち1バイト目に関するINT信号がオフ状態になってから2バイト目のデータが送出開始されるまでの期間は、コマンド受信処理に最も時間がかかる電気部品制御手段における受信処理時間よりも長くなるように設定される。
As will be described later, in this embodiment, a payout control command to the
なお、各電気部品制御手段は、INT信号がオン状態(ハイレベル)からオフ状態(ローレベル)になったことを検知して、例えば割込処理によって1バイトのデータの取り込み処理を開始する。 Each electrical component control unit detects that the INT signal has changed from the on state (high level) to the off state (low level), and starts a 1-byte data capturing process by, for example, an interrupt process.
Cの期間が、コマンド受信処理に最も時間がかかる電気部品制御手段における受信処理時間よりも長いので、遊技制御手段が、各電気部品制御手段に対するコマンド送出処理を共通モジュールで制御しても、いずれの電気部品制御手段でも遊技制御手段からの制御コマンドを確実に受信することができる。 Since the period of C is longer than the reception processing time in the electrical component control means that takes the longest time for command reception processing, even if the game control means controls the command transmission processing for each electrical component control means with the common module, Even the electric component control means can reliably receive the control command from the game control means.
この実施の形態では、CPU56は、(11.776/2)MHzのシステムクロックで動作している。そして、具体的には、Aの期間に138ステート(1ステート=[2/11.776]μs)かけ、Bの期間に82ステートかけ、Cの期間に251ステートかけている。従って、Cの期間はAの期間よりも長い。すなわち、CPU56は、INT信号出力処理を実行した後に所定期間が経過すると次のデータを送出できる状態になるが、その所定期間(Cの期間)は、INT信号出力処理の前にデータを送出してからINT信号を出力開始するまでの期間(Aの期間)よりも長い。上述したように、Aの期間はコマンドの信号線における安定化期間であり、Cの期間は受信側がデータを取り込むのに要する時間を確保するための期間である。従って、Aの期間をCの期間よりも短くすることによって、受信側の電気部品制御手段が確実にコマンドを受信できる状態になるという効果を得ることができるとともに、1つのコマンドの送出完了に要する期間が短縮される効果もある。 In this embodiment, the CPU 56 operates with a system clock of (11.776 / 2) MHz. Specifically, 138 states (1 state = [2 / 11.776] μs) are applied to the period A, 82 states are applied to the period B, and 251 states are applied to the period C. Therefore, the period C is longer than the period A. That is, the CPU 56 is ready to send the next data after a predetermined period of time has elapsed after executing the INT signal output process, but during the predetermined period (C period), the data is sent before the INT signal output process. Is longer than the period (period A) from when the INT signal starts to be output. As described above, the period A is a stabilization period in the command signal line, and the period C is a period for securing a time required for the receiving side to capture data. Therefore, by making the period A shorter than the period C, it is possible to obtain an effect that the electric component control means on the receiving side can reliably receive a command, and it is necessary to complete the transmission of one command. There is also an effect of shortening the period.
図21は、払出制御コマンドの内容の一例を示す説明図である。図21に示された例において、MODE=FF(H),EXT=00(H)のコマンドFF00(H)は、払出可能状態を指定する払出制御コマンドである。MODE=FF(H),EXT=01(H)のコマンドFF01(H)は、払出停止状態を指定する払出制御コマンドである。また、MODE=F0(H)のコマンドF0XX(H)は、賞球個数を指定する払出制御コマンドである。EXTである「XX」が払出個数を示す。 FIG. 21 is an explanatory diagram showing an example of the contents of the payout control command. In the example shown in FIG. 21, the command FF00 (H) with MODE = FF (H) and EXT = 00 (H) is a payout control command for designating a payout enabled state. A command FF01 (H) with MODE = FF (H) and EXT = 01 (H) is a payout control command for designating a payout stop state. A command F0XX (H) with MODE = F0 (H) is a payout control command for designating the number of winning balls. “XX”, which is EXT, indicates the number of payouts.
払出制御手段は、主基板31の遊技制御手段からFF01(H)の払出制御コマンドを受信すると賞球払出および球貸しを停止する状態となり、FF00(H)の払出制御コマンドを受信すると賞球払出および球貸しができる状態になる。また、賞球個数を指定する払出制御コマンドを受信すると、受信したコマンドで指定された個数に応じた賞球払出制御を行う。
When the payout control means receives the payout control command of FF01 (H) from the game control means of the
なお、払出制御コマンドは、払出制御手段が認識可能に1回だけ送出される。認識可能とは、この例では、INT信号がオン状態になることであり、認識可能に1回だけ送出されるとは、この例では、払出制御信号の1バイト目および2バイト目のそれぞれに応じてINT信号が1回だけオン状態になることである。 The payout control command is sent only once so that the payout control means can recognize it. In this example, “recognizable” means that the INT signal is turned on, and “recognizable only once” means that in this example, each of the first and second bytes of the payout control signal is sent. In response, the INT signal is turned on only once.
また、1つのコマンド(指令情報)は2バイト構成であるから、ノイズの影響を低減することができる。すなわち、1つのコマンドが1バイトのコマンドデータで構成されている場合には、ノイズの影響でデータ化けが生じてもそのまま受信され、誤った制御がなされてしまうおそれがあるが、2バイト構成であれば、双方がともに正しく受信された場合に初めて、コマンドにもとづく制御が開始されるので、1バイト構成の場合に比べて誤動作の可能性を低減することができる。 Further, since one command (command information) has a 2-byte structure, the influence of noise can be reduced. In other words, if one command is composed of 1-byte command data, it may be received as it is even if data corruption occurs due to noise, and erroneous control may be performed. If so, the control based on the command is started only when both are correctly received, so that the possibility of malfunction can be reduced compared to the case of the 1-byte configuration.
図22は、表示制御コマンドの内容の一例を示す説明図である。表示制御コマンドもMODEとEXTの2バイト構成である。図22に示す例において、コマンド8000(H)〜8022(H)、8100(H)〜8122(H)は、特別図柄を可変表示する可変表示部9における特別図柄の変動パターンを指定する表示制御コマンドである。なお、変動パターンを指定するコマンドは変動開始指示も兼ねている。コマンド88XX(X=4ビットの任意の値)は、可変表示器10で可変表示される普通図柄の変動パターンに関する表示制御コマンドである。コマンド89XXは、普通図柄の停止図柄を指定する表示制御コマンドである。コマンド8AXX(X=4ビットの任意の値)は、普通図柄の可変表示の停止を指示する表示制御コマンドである。
FIG. 22 is an explanatory diagram showing an example of the contents of the display control command. The display control command also has a 2-byte structure of MODE and EXT. In the example shown in FIG. 22, commands 8000 (H) to 8022 (H) and 8100 (H) to 8122 (H) are display controls for designating a variation pattern of a special symbol in the
コマンド91XX、92XXおよび93XXは、特別図柄の左中右の停止図柄を指定する表示制御コマンドである。また、コマンドA0XXは、特別図柄の可変表示の停止を指示する表示制御コマンドである。コマンドBXXXは、大当り遊技開始から大当り遊技終了までの間に送出される表示制御コマンドである。そして、コマンドC000およびEXXXは、特別図柄の変動および大当り遊技に関わらない可変表示部9の表示状態に関する表示制御コマンドである。表示制御基板80の表示制御手段は、主基板31の遊技制御手段から上述した表示制御コマンドを受信すると図22に示された内容に応じて可変表示部9および可変表示器10の表示状態を変更する。
Commands 91XX, 92XX, and 93XX are display control commands for designating a stop symbol in the middle left of the special symbol. The command A0XX is a display control command for instructing to stop the special symbol variable display. The command BXXX is a display control command that is sent from the start of the big hit game to the end of the big hit game. The commands C000 and EXXX are display control commands relating to the display state of the
図23は、ランプ制御コマンドの内容の一例を示す説明図である。ランプ制御コマンドもMODEとEXTの2バイト構成である。図23に示す例において、コマンド8000(H)〜8022(H)、8100(H)〜8122(H)は、可変表示部9における特別図柄の変動パターンに対応したランプ・LED表示制御パターンを指定するランプ制御コマンドである。また、コマンドA0XX(X=4ビットの任意の値)は、特別図柄の可変表示の停止時のランプ・LED表示制御パターンを指示するランプ制御コマンドである。コマンドBXXXは、大当り遊技開始から大当り遊技終了までの間のランプ・LED表示制御パターンを指示するランプ制御コマンドである。そして、コマンドC000は、客待ちデモンストレーション時のランプ・LED表示制御パターンを指示するランプ制御コマンドである。
FIG. 23 is an explanatory diagram showing an example of the contents of the lamp control command. The lamp control command also has a 2-byte configuration of MODE and EXT. In the example shown in FIG. 23, commands 8000 (H) to 8022 (H) and 8100 (H) to 8122 (H) designate a lamp / LED display control pattern corresponding to the variation pattern of the special symbol in the
なお、コマンド8XXX、AXXX、BXXXおよびCXXXは、遊技進行状況に応じて遊技制御手段から送出されるランプ制御コマンドである。ランプ制御手段は、主基板31の遊技制御手段から上述したランプ制御コマンドを受信すると図35に示された内容に応じてランプ・LEDの表示状態を変更する。
The commands 8XXX, AXXX, BXXX and CXXX are ramp control commands sent from the game control means in accordance with the game progress status. When the lamp control means receives the above-described lamp control command from the game control means of the
コマンドE0XXは、始動記憶表示器18の点灯個数を示すランプ制御コマンドである。例えば、ランプ制御手段は、始動記憶表示器18における「XX」で指定される個数の表示器を点灯状態とする。また、コマンドE1XXは、ゲート通過記憶表示器41の点灯個数を示すランプ制御コマンドである。例えば、ランプ制御手段は、ゲート通過記憶表示器41における「XX」で指定される個数の表示器を点灯状態とする。すなわち、それらのコマンドは、保留個数という情報を報知するために設けられている発光体の制御を指示するコマンドである。なお、始動記憶表示器18およびゲート通過記憶表示器41の点灯個数に関するコマンドが点灯個数の増減を示すように構成されていてもよい。
The command E0XX is a lamp control command indicating the number of lighting of the
コマンドE200およびE201は、賞球ランプ51の表示状態に関するランプ制御コマンドであり、コマンドE300およびE301は、球切れランプ52の表示状態に関するランプ制御コマンドである。ランプ制御手段は、主基板31の遊技制御手段から「E201」のランプ制御コマンドを受信すると賞球ランプ51の表示状態を賞球残がある場合としてあらかじめ定められた表示状態とし、「E200」のランプ制御コマンドを受信すると賞球ランプ51の表示状態を賞球残がない場合としてあらかじめ定められた表示状態とする。また、主基板31の遊技制御手段から「E300」のランプ制御コマンドを受信すると球切れランプ52の表示状態を球あり中の表示状態とし、「E301」のランプ制御コマンドを受信すると球切れランプ52の表示状態を球切れ中の表示状態とする。すなわち、コマンドE200およびE201は、未賞球の遊技球があることを遊技者等に報知するために設けられている発光体を制御することを示すコマンドであり、コマンドE300およびE301は、補給球が切れていることを遊技者や遊技店員に報知するために設けられている発光体を制御することを示すコマンドである。
The commands E200 and E201 are lamp control commands related to the display state of the winning
コマンドE400は、遊技機の電源投入時、または特定遊技状態(高確率状態や時短状態、この例では高確率状態)から通常状態(低確率状態や非時短状態、この例では低確率状態)に移行したときのランプ・LED表示制御パターンを指示するランプ制御コマンドである。コマンドE401は、通常状態(低確率状態や非時短状態、この例では低確率状態)から特定遊技状態(高確率状態や時短状態、この例では高確率状態)に移行したときのランプ・LED表示制御パターンを指示するランプ制御コマンドである。コマンドE402は、大当り遊技中に発生したエラーが解除されたときのランプ・LED表示制御パターンを指示するランプ制御コマンドである。そして、コマンドE403は、カウントスイッチ23のエラーが発生したときのランプ・LED表示制御パターンを指示するランプ制御コマンドである。すなわち、それらのコマンドは、発光体によって遊技状態を報知することを指示するコマンドである。この実施の形態では、ランプ制御手段は、遊技状態を報知することを指示するコマンドを受信すると、装飾ランプ25、遊技効果LED28aおよび遊技効果ランプ28b,28cのうちの一部または全部を用いて、遊技状態を報知するための点灯/消灯制御を行う。なお、装飾ランプ25、遊技効果LED28aおよび遊技効果ランプ28b,28cは、それぞれ、複数の発光体の集まりで構成されていてもよく、その場合、装飾ランプ25、遊技効果LED28aおよび遊技効果ランプ28b,28cのうちの一部を用いて遊技状態を報知するということは、例えば、装飾ランプ25を構成する複数の発光体のうちの一部を用いてもよいということも意味する。
The command E400 is changed from a specific gaming state (high probability state or short-time state, high probability state in this example) to a normal state (low probability state or non-time-short state, low probability state in this example) when the gaming machine is turned on. This is a lamp control command for instructing a lamp / LED display control pattern at the time of transition. The command E401 is a lamp / LED display when a transition is made from a normal state (low probability state or non-time-short state, in this example low probability state) to a specific gaming state (high probability state or time-short state, in this example high probability state). This is a lamp control command for designating a control pattern. The command E402 is a lamp control command for instructing a lamp / LED display control pattern when an error occurring during the big hit game is canceled. The command E403 is a lamp control command for instructing a lamp / LED display control pattern when an error of the
図24は、音声制御コマンドの内容の一例を示す説明図である。音声制御コマンドもMODEとEXTの2バイト構成である。図24に示す例において、コマンド8XXX(X=4ビットの任意の値)は、特別図柄の変動期間における音発生パターンを指定する音声制御コマンドである。コマンドBXXX(X=4ビットの任意の値)は、大当り遊技開始から大当り遊技終了までの間における音発生パターンを指定する音声制御コマンドである。その他のコマンドは、特別図柄の変動および大当り遊技に関わらない音声制御コマンドである。音声制御基板70の音声制御手段は、主基板31の遊技制御手段から上述した音声制御コマンドを受信すると図24に示された内容に応じて音声出力状態を変更する。
FIG. 24 is an explanatory diagram showing an example of the contents of a voice control command. The voice control command also has a 2-byte configuration of MODE and EXT. In the example shown in FIG. 24, the command 8XXX (X = any value of 4 bits) is a voice control command for designating a sound generation pattern in a special symbol variation period. The command BXXX (X = any value of 4 bits) is a voice control command for designating a sound generation pattern from the start of the jackpot game to the end of the jackpot game. Other commands are voice control commands that are not related to special symbol changes and jackpot games. When the voice control means of the
図25は、CPU56が実行する特別図柄プロセス処理のプログラムの一例を示すフローチャートである。図25に示す特別図柄プロセス処理は、図18のフローチャートにおけるステップS25の具体的な処理である。CPU56は、特別図柄プロセス処理を行う際に、変動短縮タイマ減算処理(ステップS310)を行った後に、内部状態に応じて、図25に示すステップS300〜S309のうちのいずれかの処理を行う。 FIG. 25 is a flowchart showing an example of a special symbol process processing program executed by the CPU 56. The special symbol process shown in FIG. 25 is a specific process of step S25 in the flowchart of FIG. When performing the special symbol process, the CPU 56 performs any one of the steps S300 to S309 shown in FIG. 25 according to the internal state after performing the fluctuation shortening timer subtraction process (step S310).
ステップS310の変動短縮タイマ減算処理では、特別図柄の変動時間短縮の条件を満たしているか否か(例えば、始動入賞検出時から、その始動入賞にもとづく処理が実行されるまでに所定時間が経過しているか否か)を確認するための変動短縮タイマを減算する処理が行われる。そして、ステップS300〜S309の各処理において、以下のような処理が実行される。 In the fluctuation shortening timer subtraction process in step S310, whether or not a condition for shortening the variation time of the special symbol is satisfied (for example, a predetermined time elapses from the start winning detection until the process based on the start winning is executed). The process of subtracting the fluctuation shortening timer for confirming whether or not) is performed. And in each process of step S300-S309, the following processes are performed.
特別図柄変動待ち処理(ステップS300):始動入賞口14(この実施の形態では可変入賞球装置15の入賞口)に打球入賞して始動口センサ17がオンするのを待つ。始動口センサ17がオンすると、始動入賞記憶数が満タンでなければ、始動入賞記憶数を+1するとともに大当り決定用乱数等を抽出する。 Special symbol variation waiting process (step S300): Waiting for the start opening sensor 17 to be turned on after hitting the start winning opening 14 (the winning opening of the variable winning ball apparatus 15 in this embodiment). When the start opening sensor 17 is turned on, if the start winning memory number is not full, the start winning memory number is incremented by 1 and a jackpot determining random number or the like is extracted.
特別図柄判定処理(ステップS301):特別図柄の可変表示が開始できる状態になると、始動入賞記憶数を確認する。始動入賞記憶数が0でなければ、抽出されている大当り決定用乱数の値に応じて大当りとするかはずれとするか決定する。 Special symbol determination process (step S301): When variable symbol special display can be started, the number of start winning memories is confirmed. If the start winning memorized number is not 0, it is determined whether to win or not according to the extracted value of the big hit determination random number.
停止図柄設定処理(ステップS302):左右中図柄の停止図柄を決定する。 Stop symbol setting process (step S302): The stop symbol of the middle left and right symbols is determined.
リーチ動作設定処理(ステップS303):リーチ判定用乱数の値に応じてリーチ動作するか否か決定するとともに、リーチ種類決定用乱数の値に応じてリーチ時の変動期間を決定する。 Reach operation setting process (step S303): It is determined whether or not a reach operation is performed according to the value of the reach determination random number, and a change period during reach is determined according to the value of the reach type determination random number.
全図柄変動開始処理(ステップS304):可変表示部9において全図柄が変動開始されるように制御する。このとき、表示制御基板80に対して、左右中最終停止図柄と変動態様を指令する制御コマンドが送信される。処理を終えると、内部状態(プロセスフラグ)をステップS305に移行するように更新する。
All symbol variation start processing (step S304): Control is performed so that the
全図柄停止待ち処理(ステップS305):所定時間が経過すると、可変表示部9において表示される全図柄が停止されるように制御する。そして、停止図柄が大当り図柄の組み合わせである場合には、内部状態(プロセスフラグ)をステップS306に移行するように更新する。そうでない場合には、内部状態をステップS300に移行するように更新する。
All symbols stop waiting process (step S305): When a predetermined time has elapsed, control is performed so that all symbols displayed on the
大入賞口開放開始処理(ステップS306):大入賞口を開放する制御を開始する。具体的には、カウンタやフラグを初期化するとともに、ソレノイド21を駆動して大入賞口を開放する。また、大当りフラグ(大当り中であることを示すフラグ)のセットを行う。処理を終えると、内部状態(プロセスフラグ)をステップS307に移行するように更新する。
Big winning opening opening process (step S306): Control for opening the big winning opening is started. Specifically, the counter and the flag are initialized, and the
大入賞口開放中処理(ステップS307):大入賞口ラウンド表示の表示制御コマンドデータを表示制御基板80に送出する制御や大入賞口の閉成条件の成立を確認する処理等を行う。最終的な大入賞口の閉成条件が成立したら、内部状態をステップS308に移行するように更新する。 Processing during opening of the special winning opening (step S307): Control for sending display control command data of the large winning opening round display to the display control board 80, processing for confirming establishment of the closing condition of the special winning opening, and the like are performed. If the final closing condition of the big prize opening is satisfied, the internal state is updated to shift to step S308.
特定領域有効時間処理(ステップS308):Vカウントスイッチ22の通過の有無を監視して、大当り遊技状態継続条件の成立を確認する処理を行う。大当り遊技状態継続の条件が成立し、かつ、まだ残りラウンドがある場合には、内部状態をステップS306に移行するように更新する。また、所定の有効時間内に大当り遊技状態継続条件が成立しなかった場合、または、全てのラウンドを終えた場合には、内部状態をステップS309に移行するように更新する。 Specific area valid time processing (step S308): The presence or absence of passage of the V count switch 22 is monitored, and processing for confirming that the big hit gaming state continuation condition is satisfied is performed. If the condition for continuing the big hit gaming state is satisfied and there are still remaining rounds, the internal state is updated to shift to step S306. In addition, when the big hit gaming state continuation condition is not satisfied within a predetermined effective time, or when all rounds are finished, the internal state is updated to shift to step S309.
大当り終了処理(ステップS309):大当り遊技状態が終了したことを遊技者に報知するための表示を行う。その表示が終了したら、内部状態をステップS300に移行するように更新する。 Big hit end process (step S309): A display for notifying the player that the big hit gaming state has ended is performed. When the display is completed, the internal state is updated to shift to step S300.
上述したように、始動入賞口14に打球が入賞すると、CPU56は、特別図柄プロセス処理において、大当りとするかはずれとするか、停止図柄、リーチ態様、確変とするかしないかを決定するが、その決定に応じた表示制御コマンド等の制御コマンドを、表示制御手段等の電気部品制御手段に送出する。例えば表示制御手段では、主基板31からの表示制御コマンドに応じて可変表示部9の表示制御が行われる。また、遊技の進行に応じて、表示制御基板80、ランプ制御基板35および音声制御基板70に制御コマンドを送出する。コマンド送出方法はすでに述べたとおりである。
As described above, when a hit ball is won at the start winning opening 14, the CPU 56 determines whether or not to make a big hit or not, a stop symbol, a reach mode, or a probability change in the special symbol process. A control command such as a display control command according to the determination is sent to an electrical component control means such as a display control means. For example, in the display control means, display control of the
図26は、図18に示された遊技制御処理におけるスイッチ処理(ステップS21)の賞球制御に関連する部分を示すフローチャートである。スイッチ処理において、CPU56は、球切れスイッチ187によって球切れを検出すると球切れ状態フラグをセットする(ステップS121,S122)。また、球切れスイッチ187によって球切れでないことを検出すると球切れ状態フラグをリセットする(ステップS121,S123)。
FIG. 26 is a flowchart showing a portion related to prize ball control in the switch process (step S21) in the game control process shown in FIG. In the switch process, the CPU 56 sets a ball break state flag when the ball break
次いで、満タンスイッチ48によって下皿満タンを検出すると満タンフラグをセットする(ステップS124,S125)。また、満タンスイッチ48によって下皿満タンでないことを検出すると満タンフラグをリセットする(ステップS124,S126)。 Next, when the lower pan full tank is detected by the full tank switch 48, a full tank flag is set (steps S124 and S125). Further, when it is detected by the full tank switch 48 that the lower pan is not full, the full tank flag is reset (steps S124 and S126).
さらに、カウントスイッチ23がオンしたことを検出すると、15個カウンタを+1し(ステップS131,S132)、入賞口スイッチ19a,24aのいずれかがオンしたことを検出すると、10個カウンタを+1し(ステップS133,S134)、始動口スイッチ17がオンしたことを検出すると6個カウンタを+1する(ステップS135,S136)。
Further, when it is detected that the
なお、この実施の形態では、大入賞口を経た入賞については15個の賞球を払い出し、始動入賞口14を経た入賞については6個の賞球を払い出し、その他の入賞口19,24および入賞球装置を経た入賞については10個の賞球を払い出すとする。15個カウンタは大入賞口への入賞数を計数するためのカウンタであり、10個カウンタは普通入賞口への入賞数を計数するためのカウンタであり、6個カウンタは始動入賞口への入賞数を計数するためのカウンタである。
In this embodiment, 15 winning balls are paid out for winning through the big winning opening, 6 winning balls are paid out for winning through the starting winning opening 14, and the other winning
図27は、図18に示された遊技制御処理における入賞球信号処理(ステップS31)の一例を示すフローチャートである。この例では、入賞球信号処理において、CPU56は、まず、払出停止状態であるか否か確認する(ステップS201)。払出停止状態は、払出制御基板37に対して払出停止状態指定のコマンドを送出した後の状態である。払出停止状態でなければ、上述した球切れ状態フラグまたは満タンフラグがオンになったか否かを確認する(ステップS202)。
FIG. 27 is a flowchart showing an example of a winning ball signal process (step S31) in the game control process shown in FIG. In this example, in the winning ball signal processing, the CPU 56 first confirms whether or not the payout is stopped (step S201). The payout stop state is a state after a payout stop state designation command is sent to the
いずれかがオン状態に変化したときには、払出停止状態指定に関するコマンド送信テーブルの設定を行う(ステップS203)。コマンド送信テーブルについては後で詳しく説明する。なお、ステップS202において、いずれか一方のフラグが既にオン状態であったときに他方のフラグがオン状態になったときには、コマンド送信テーブルの設定(ステップS203)は行われない。 When any of them changes to the on state, the command transmission table relating to the designation of the payout stop state is set (step S203). The command transmission table will be described in detail later. In step S202, when one of the flags is already on and the other flag is on, the command transmission table is not set (step S203).
また、払出停止状態であれば、球切れ状態フラグおよび満タンフラグがともにオフ状態になったか否かを確認する(ステップS204)。ともにオフ状態となったときには、払出停止解除指定に関するコマンド送信テーブルの設定を行う(ステップS205)。 If it is in the payout stop state, it is checked whether both the ball-out state flag and the full tank flag are turned off (step S204). When both are turned off, the command transmission table relating to the payout stop cancellation designation is set (step S205).
次いで、CPU56は、入賞に応じた賞球個数に関する払出制御コマンドをコマンド送信テーブルに設定する制御を行う。まず、15個カウンタの値をチェックする(ステップS211)。上述したように、15個カウンタは、遊技球が大入賞口に入賞してカウントスイッチ23がオンするとカウントアップされる。15個カウンタの値が0でない場合には、15個の賞球個数指示に関するコマンド送信テーブルの設定を行う(ステップS212)。また、15個カウンタの値を−1する(ステップS213)。
Next, the CPU 56 performs control to set a payout control command related to the number of winning balls corresponding to the winning in the command transmission table. First, the value of the 15 counter is checked (step S211). As described above, the 15 counter is counted up when the game ball wins the big winning opening and the
15個カウンタの値が0であれば、10個カウンタの値をチェックする(ステップS215)。上述したように、10個カウンタは、遊技球が入賞口に入賞して入賞口スイッチ19a,24aがオンするとカウントアップされる。10個カウンタの値が0でない場合には、10個の賞球個数指示に関するコマンド送信テーブルの設定を行う(ステップS216)。また、15個カウンタの値を−1する(ステップS217)。
If the value of the 15 counter is 0, the value of the 10 counter is checked (step S215). As described above, the 10 counter is counted up when the game ball has won a winning opening and the winning
10個カウンタの値が0であれば、6個カウンタの値をチェックする(ステップS221)。上述したように、6個カウンタは、遊技球が始動入賞口に入賞して始動口スイッチ17がオンするとカウントアップされる。6個カウンタの値が0でない場合には、6個の賞球個数指示に関するコマンド送信テーブルの設定を行う(ステップS222)。また、6個カウンタの値を−1する(ステップS223)。 If the value of the 10 counter is 0, the value of the 6 counter is checked (step S221). As described above, the six counter is counted up when the game ball wins the start winning opening and the start opening switch 17 is turned on. If the value of the six counter is not 0, the command transmission table for the six prize ball number instructions is set (step S222). Further, the value of the six counter is decremented by 1 (step S223).
以上にようにして、遊技制御手段から払出制御基板37に払出制御コマンドを出力しようとするときに、コマンド送信テーブルの設定が行われる。図28(A)は、コマンド送信テーブルの一構成例を示す説明図である。1つのコマンド送信テーブルは3バイトで構成され、1バイト目にはINTデータが設定される。また、2バイト目のコマンドデータ1には、払出制御コマンドの1バイト目のMODEデータが設定される。そして、3バイト目のコマンドデータ2には、払出制御コマンドの2バイト目のEXTデータが設定される。
As described above, when the game control means tries to output a payout control command to the
なお、EXTデータそのものがコマンドデータ2の領域に設定されてもよいが、コマンドデータ2には、EXTデータが格納されているテーブルのアドレスを指定するためのデータが設定されるようにしてもよい。この実施の形態では、コマンドデータ2のビット7(ワークエリア参照ビット)が0あれば、コマンドデータ2にEXTデータそのものが設定されていることを示す。なお、そのようなEXTデータはビット7が0であるデータである。また、ワークエリア参照ビットが1あれば、他の7ビットが、EXTデータが格納されているテーブルのアドレスを指定するためのオフセットであることを示す。
Although the EXT data itself may be set in the area of the
この実施の形態では複数のコマンド送信テーブルが用意され、使用すべきコマンド送信テーブルはポインタで指定される。また、複数のコマンド送信テーブルはリングバッファとして使用される。従って、CPU56は、入賞球信号処理において、書込ポインタが指しているコマンド送信テーブルに、INTデータ、コマンドデータ1およびコマンドデータ2を設定する。そして、書込ポインタの値を更新する。1つのコマンド送信テーブルは3バイト構成であるから、具体的には、書込ポインタ値は+3される。
In this embodiment, a plurality of command transmission tables are prepared, and the command transmission table to be used is designated by a pointer. The plurality of command transmission tables are used as a ring buffer. Therefore, the CPU 56 sets INT data,
なお、図27に示す処理では、1回の処理について1つの払出制御コマンドに関するコマンド送信テーブル設定処理しか行われないが、複数のコマンド送信テーブルが設けられているので、複数のコマンド送信テーブル設定処理を行うように構成してもよい。例えば、複数の入賞が15個カウンタ、10個カウンタおよび6個カウンタに記憶されている場合に、1回の入賞球信号処理で、複数のコマンド送信テーブル設定処理を行ってもよい。 In the process shown in FIG. 27, only a command transmission table setting process related to one payout control command is performed per process, but a plurality of command transmission tables are provided, so that a plurality of command transmission table setting processes are provided. You may comprise so that it may perform. For example, when a plurality of winnings are stored in 15 counters, 10 counters, and 6 counters, a plurality of command transmission table setting processes may be performed in one winning ball signal process.
また、ここでは、払出制御コマンドについて説明するが、表示制御コマンド、ランプ制御コマンドおよび音声制御コマンドを送出するときにも、図28(A)に示すようなコマンド送信テーブルに、INTデータ、コマンドデータ1およびコマンドデータ2が設定される。その際にも、書込ポインタが指しているコマンド送信テーブルに、INTデータ、コマンドデータ1およびコマンドデータ2が設定される。
Here, the payout control command will be described. However, when the display control command, the lamp control command, and the voice control command are transmitted, the INT data, the command data are displayed in the command transmission table as shown in FIG. 1 and
図28(B)INTデータの一構成例を示す説明図である。INTデータにおけるビット0は、払出制御基板37に払出制御コマンドを送出すべきか否かを示す。ビット0が「1」であるならば、払出制御コマンドを送出すべきことを示す。従って、CPU56は、入賞球信号処理において、INTデータに「01(H)」を設定する。
FIG. 28 (B) is an explanatory diagram showing a configuration example of INT data.
なお、INTデータのビット1,2,3は、それぞれ、表示制御コマンド、ランプ制御コマンド、音声制御コマンドを送出すべきか否かを示すビットであり、CPU56は、それらのコマンドを送出すべきタイミングになったら、特別図柄プロセス処理等で、ポインタが指しているコマンド送信テーブルに、INTデータ、コマンドデータ1およびコマンドデータ2を設定する。それらのコマンドを送出するときには、INTデータの該当ビットが「1」に設定され、コマンドデータ1およびコマンドデータ2にMODEデータおよびEXTデータが設定される。
It should be noted that
図29は、図18に示された遊技制御処理におけるコマンド制御処理(ステップS27)の処理例を示すフローチャートである。コマンド制御処理は、コマンド出力処理とINT信号出力処理とを含む処理である。コマンド制御処理において、CPU56は、まず、コマンド送信テーブルのアドレス(読出ポインタの内容)をスタック等に退避する(ステップS231)。そして、読出ポインタが指していたコマンド送信テーブルのINTデータを引数1にロードする(ステップS232)。引数1は、後述するコマンド送信処理に対する入力情報になる。また、コマンド送信テーブルを指すアドレスを+1する(ステップS233)。従って、コマンド送信テーブルを指すアドレスは、コマンドデータ1のアドレスに一致する。
FIG. 29 is a flowchart showing a processing example of command control processing (step S27) in the game control processing shown in FIG. The command control process is a process including a command output process and an INT signal output process. In the command control process, the CPU 56 first saves the address (contents of the read pointer) of the command transmission table to the stack or the like (step S231). Then, the INT data of the command transmission table pointed to by the read pointer is loaded into the argument 1 (step S232). The
そこで、CPU56は、コマンドデータ1を読み出して引数2に設定する(ステップS234)。引数2も、後述するコマンド送信処理に対する入力情報になる。そして、コマンド送信処理ルーチンをコールする(ステップS235)。
Therefore, the CPU 56 reads the
図30は、コマンド送信ルーチンを示すフローチャートである。コマンド送信ルーチンにおいて、CPU56は、まず、引数1に設定されているデータすなわちINTデータを、比較値として決められているワークエリアに設定する(ステップS251)。次いで、送信回数=4を、処理数として決められているワークエリアに設定する(ステップS252)。そして、払出制御信号を出力するためのポート1(出力ポート571)のアドレスをIOアドレスにセットする(ステップS253)。
FIG. 30 is a flowchart showing a command transmission routine. In the command transmission routine, the CPU 56 first sets the data set as the
次に、CPU56は、比較値を1ビット右にシフトする(ステップS254)。シフト処理の結果、キャリービットが1になったか否か確認する(ステップS255)。キャリービットが1になったということは、INTデータにおける最も右側のビットが「1」であったことを意味する。この実施の形態では4回のシフト処理が行われるのであるが、例えば、払出制御コマンドを送出すべきことが指定されているときには、最初のシフト処理でキャリービットが1になる。 Next, the CPU 56 shifts the comparison value to the right by 1 bit (step S254). As a result of the shift process, it is confirmed whether or not the carry bit has become 1 (step S255). When the carry bit becomes 1, it means that the rightmost bit in the INT data is “1”. In this embodiment, four shift processes are performed. For example, when it is specified that a payout control command should be sent, the carry bit is set to 1 in the first shift process.
キャリービットが1になった場合には、引数2に設定されているデータ、この場合にはコマンドデータ1(すなわちMODEデータ)を、IOアドレスとして設定されているアドレスに出力する(ステップS256)。最初のシフト処理が行われたときにはIOアドレスにポート1(出力ポート571)のアドレスが設定されているので、結局、払出制御コマンドのMODEデータがポート1に出力される。
When the carry bit becomes 1, the data set in the
次いで、CPU56は、IOアドレスを1加算するとともに(ステップS257)、処理数を1減算する(ステップS258)。加算前にポート1を示していた場合には、IOアドレスに対する加算処理によって、IOアドレスにはポート2(出力ポート572)のアドレスが設定される。ポート2(出力ポート572)は、表示制御コマンドを出力するためのポートである。そして、CPU56は、処理数の値を確認し(ステップS259)、値が0になっていなければ、ステップS254に戻る。ステップS254で再度シフト処理が行われる。
Next, the CPU 56 adds 1 to the IO address (step S257) and subtracts 1 from the number of processes (step S258). If
2回目のシフト処理ではINTデータにおけるビット1の値が押し出され、ビット1の値に応じてキャリーフラグが「1」または「0」になる。従って、表示制御コマンドを送出すべきことが指定されているか否かのチェックが行われる。同様に、3回目および4回目のシフト処理によって、ランプ制御コマンドおよび音声制御コマンドを送出すべきことが指定されているか否かのチェックが行われる。このように、それぞれのシフト処理が行われるときに、IOアドレスには、シフト処理によってチェックされるコマンド(払出制御コマンド、表示制御コマンド、ランプ制御コマンド、音声制御コマンド)に対応したIOアドレスが設定されている。よって、キャリーフラグが「1」になったときには、対応する出力ポート(ポート1〜ポート4)に制御コマンドが送出される。すなわち、1つの共通モジュールで、各電気部品制御手段に対する制御コマンドの送出処理を行うことができる。
In the second shift process, the value of
また、このように、シフト処理のみによってどの電気部品制御手段に対して制御コマンドを出力すべきかが判定されるので、いずれの電気部品制御手段に対して制御コマンドを出力すべきか判定する処理が簡略化されている。 In addition, since it is determined to which electrical component control means the control command should be output only by the shift processing, the process for determining to which electrical component control means the control command should be output is simplified. It has become.
次に、CPU56は、シフト処理開始前のINTデータが格納されている引数1の内容を読み出し(ステップS260)、読み出したデータをポート0(出力ポート570)に出力する(ステップS261)。INTデータでは、ステップS251〜S259の処理で出力された制御コマンド(払出制御コマンド、表示制御コマンド、ランプ制御コマンド、音声制御コマンド)に応じたINT信号の出力ビットに対応したビットが「1」になっている。従って、ポート1〜ポート4のいずれかに出力された制御コマンド(払出制御コマンド、表示制御コマンド、ランプ制御コマンド、音声制御コマンド)に対応したINT信号がオン状態になる。
Next, the CPU 56 reads the content of the
次いで、CPU56は、ウェイトカウンタに所定値を設定し(ステップS262)、その値が0になるまで1ずつ減算する(ステップS263,S264)。この処理は、図20に示されたBの期間を設定するための処理である。ウェイトカウンタの値が0になると、クリアデータ(00)を設定して(ステップS265)、そのデータをポート0に出力する(ステップS266)。よって、INT信号はオフ状態になる。そして、ウェイトカウンタに所定値を設定し(ステップS262)、その値が0になるまで1ずつ減算する(ステップS268,S269)。この処理は、図20に示されたCの期間を設定するための処理である。 Next, the CPU 56 sets a predetermined value in the wait counter (step S262), and subtracts one by one until the value becomes 0 (steps S263 and S264). This process is a process for setting the period B shown in FIG. When the value of the wait counter becomes 0, clear data (00) is set (step S265), and the data is output to port 0 (step S266). Therefore, the INT signal is turned off. Then, a predetermined value is set in the wait counter (step S262), and 1 is subtracted by one until the value becomes 0 (steps S268 and S269). This process is a process for setting the period C shown in FIG.
従って、ステップS267でウェイトカウンタに設定される値は、Cの期間が、制御コマンド受信対象となる全ての電気部品制御手段が確実にコマンド受信処理を行うのに十分な期間になるような値である。また、ウェイトカウンタに設定される値は、Cの期間が、ステップS251〜S259の処理に要する時間よりも長くなるような値である。 Therefore, the value set in the wait counter in step S267 is a value such that the period C is sufficient to ensure that all electrical component control means that are subject to receiving control commands perform command reception processing. is there. The value set in the wait counter is a value such that the period C is longer than the time required for the processing in steps S251 to S259.
以上のようにして、制御コマンドの1バイト目のMODEデータが送出される。そこで、CPU56は、図29に示すステップS236で、コマンド送信テーブルを指す値を1加算する。従って、3バイト目のコマンドデータ2の領域が指定される。CPU56は、指し示されたコマンドデータ2の内容を引数2にロードする(ステップS237)。また、コマンドデータ2のビット7(ワークエリア参照ビット)の値が「0」であるか否か確認する(ステップS239)。0でなければ、コマンド拡張データアドレステーブルの先頭アドレスをポインタにセットし(ステップS239)、そのポインタにコマンドデータ2のビット6〜ビット0の値を加算してアドレスを算出する(ステップS240)。そして、そのアドレスが指すエリアのデータを引数2にロードする(ステップS241)。
As described above, the MODE data of the first byte of the control command is transmitted. Therefore, the CPU 56 adds 1 to the value indicating the command transmission table in step S236 shown in FIG. Therefore, the
コマンド拡張データアドレステーブルには、電気部品制御手段に送出されうるEXTデータが順次設定されている。よって、以上の処理によって、ワークエリア参照ビットの値が「1」であれば、コマンドデータ2の内容に応じたコマンド拡張データアドレステーブル内のEXTデータが引数2にロードされ、ワークエリア参照ビットの値が「0」であれば、コマンドデータ2の内容がそのまま引数2にロードされる。なお、コマンド拡張データアドレステーブルからEXTデータが読み出される場合でも、そのデータのビット7は「0」である。
In the command extension data address table, EXT data that can be sent to the electrical component control means is sequentially set. Therefore, if the value of the work area reference bit is “1” by the above processing, the EXT data in the command extended data address table corresponding to the contents of the
次に、CPU56は、コマンド送信ルーチンをコールする(ステップS242)。従って、MODEデータの送出の場合と同様のタイミングでEXTデータが送出される。その後、CPU56は、コマンド送信テーブルのアドレスを復帰し(ステップS243)、コマンド送信テーブルを指す読出ポインタの値を更新する(ステップS244)。1つのコマンド送信テーブルは3バイト構成であるから、具体的には、読出ポインタの値は+3される。 Next, the CPU 56 calls a command transmission routine (step S242). Therefore, the EXT data is transmitted at the same timing as the transmission of MODE data. Thereafter, the CPU 56 restores the address of the command transmission table (step S243), and updates the value of the read pointer indicating the command transmission table (step S244). Since one command transmission table has a 3-byte structure, specifically, the value of the read pointer is +3.
以上のようにして、2バイト構成の制御コマンド(払出制御コマンド、表示制御コマンド、ランプ制御コマンド、音声制御コマンド)が、対応する電気部品制御手段に送信される。電気部品制御手段ではINT信号の立ち下がりを検出すると制御コマンドの取り込み処理を開始するのであるが、いずれの電気部品制御手段についても、取り込み処理が完了する前に遊技制御手段からの新たな信号が信号線に出力されることはない。すなわち、各電気部品制御手段において、確実なコマンド受信処理が行われる。なお、各電気部品制御手段は、INT信号の立ち上がりで制御コマンドの取り込み処理を開始してもよい。また、INT信号の極性を図20に示された場合と逆にしてもよい。 As described above, the control command (payout control command, display control command, lamp control command, voice control command) having a 2-byte configuration is transmitted to the corresponding electrical component control means. When the falling of the INT signal is detected in the electrical component control means, the control command capturing process is started. However, any electrical component control means receives a new signal from the game control means before the capturing process is completed. It is not output to the signal line. That is, reliable command reception processing is performed in each electric component control means. In addition, each electric component control means may start taking in the control command at the rising edge of the INT signal. Further, the polarity of the INT signal may be reversed from that shown in FIG.
また、この実施の形態では、複数のコマンド送信テーブルがリングバッファとして用いられ、図29に示すコマンド制御処理では、読出ポインタが指しているコマンド送信テーブルを対象としてコマンド出力制御が行われ、コマンド送信テーブルにデータを設定する処理、例えば、図27に示す入賞球信号処理では、書込ポインタが指すコマンド送信テーブルを対象としてコマンド設定処理が行われる。従って、同時に複数のコマンド送出要求が発生しても、それらの要求にもとづくコマンド出力処理は問題なく実行される。 In this embodiment, a plurality of command transmission tables are used as a ring buffer. In the command control process shown in FIG. 29, command output control is performed for the command transmission table pointed to by the read pointer, and command transmission is performed. In the process of setting data in the table, for example, the winning ball signal process shown in FIG. 27, the command setting process is performed for the command transmission table indicated by the writing pointer. Therefore, even if a plurality of command transmission requests are generated at the same time, command output processing based on these requests is executed without any problem.
次に、電気部品制御手段におけるコマンド受信処理等を説明する。ここでは、払出制御手段おけるコマンド受信処理等について説明する。 Next, command reception processing and the like in the electrical component control means will be described. Here, a command reception process and the like in the payout control means will be described.
図31は、払出制御用CPU371周りの一構成例を示すブロック図である。図31に示すように、第1の電源監視回路(第1の電源監視手段)からの電圧低下信号が、バッファ回路960を介して払出制御用CPU371のマスク不能割込端子(XNMI端子)に接続されている。第1の電源監視回路は、遊技機が使用する各種直流電源のうちのいずれかの電源の電圧を監視して電源電圧低下を検出する回路である。この実施の形態では、VSLの電源電圧を監視して電圧値が所定値以下になるとローレベルの電圧低下信号を発生する。VSLは、遊技機で使用される直流電圧のうちで最大のものであり、この例では+30Vである。従って、払出制御用CPU371は、割込処理によって電源断の発生を確認することができる。
FIG. 31 is a block diagram illustrating a configuration example around the payout control CPU 371. As shown in FIG. 31, the voltage drop signal from the first power supply monitoring circuit (first power supply monitoring means) is connected to the non-maskable interrupt terminal (XNMI terminal) of the payout control CPU 371 via the
この実施の形態で用いられる払出制御用CPU371も、主基板31のCPU56と同様に、PIOおよびCTCを内蔵している。ただし、この実施の形態では内蔵PIOを使用しない。その場合には、例えば、全ポートを入力モードとして、全ポートをグラウンドレベルに接続する。
The payout control CPU 371 used in this embodiment also incorporates PIO and CTC, like the CPU 56 of the
また、主基板31のCPU56と同様に、払出制御用CPU371も、割込モード0〜2のいずれかに設定可能であり、CTCは、以下に説明するようなタイマモードまたはカウンタモードで動作可能である。また、CTCは4つのチャネルを有している。具体的には、4個のタイマカウンタレジスタCLK/TRG0〜3(チャネル0〜3のカウンタ)を有する。動作モードは、チャネル毎に設定可能である。
Similarly to the CPU 56 of the
各タイマカウンタレジスタCLK/TRG0〜3の値は、対応するCLK/TRG端子に入力されるクロック信号に応じてカウントダウンされ、カウント値が0になると割込を発生することができる。従って、CTCのチャネル0〜3は、それぞれ割込発生部となることができる。チャネル0の優先順位が最も高く、以下、順次優先順位が下がる。すなわち、複数のタイマカウンタレジスタCLK/TRGのカウント値が同時に0になった場合には、番号が小さいチャネルが優先され、それらのチャネルが割込を発生するように設定されていれば、番号が小さいチャネルからの割込が先に受け付けられる。
The value of each timer counter register CLK / TRG0-3 is counted down according to the clock signal input to the corresponding CLK / TRG terminal, and an interrupt can be generated when the count value becomes zero. Therefore, the
この実施の形態では、内蔵CTCのチャネル3がタイマモードで使用され、チャネル2がカウンタモードで使用される。また、チャネル3はタイマ割込の発生源として使用され、チャネル2は払出制御コマンド受信用として使用される。
In this embodiment,
カウンタモード:払出制御用CPU371のCLK/TRG端子にクロック信号の立上がりまたは立下がりが入力されるとカウント値を−1する。そのチャネルに対して割込発生許可が設定されている場合には、カウント値が0になると割込を発生するとともに、初期値をカウンタに再ロードする。また、割込ベクタの設定がなされていれば、カウント値が0になったときに、内部データバス上に割込ベクタを送出する。 Counter mode: When the rising or falling edge of the clock signal is input to the CLK / TRG terminal of the payout control CPU 371, the count value is decremented by one. If interrupt generation permission is set for the channel, an interrupt is generated when the count value reaches 0, and the initial value is reloaded into the counter. If an interrupt vector has been set, the interrupt vector is transmitted onto the internal data bus when the count value reaches zero.
タイマモード:システムクロック(内部クロック)を1/16分周または1/256分周したクロック信号にもとづいてカウント値を−1する。そのチャネルに対して割込発生許可が設定されている場合には、カウント値が0になると割込を発生するとともに、初期値をカウンタに再ロードする。また、割込ベクタの設定がなされていれば、カウント値が0になったときに、内部データバス上に割込ベクタを送出する。 Timer mode: The count value is decremented by -1 based on a clock signal obtained by dividing the system clock (internal clock) by 1/16 or 1/256. If interrupt generation permission is set for the channel, an interrupt is generated when the count value reaches 0, and the initial value is reloaded into the counter. If an interrupt vector has been set, the interrupt vector is transmitted onto the internal data bus when the count value reaches zero.
払出制御用CPU371のCLK/TRG2端子には、主基板31からのINT信号(払出制御信号INT)が接続されている。CLK/TRG2端子にクロック信号が入力されると、払出制御用CPU371に内蔵されているタイマカウンタレジスタCLK/TRG2(CTCのチャネル2のカウンタ)の値がダウンカウントされる。そして、レジスタ値が0になると割込が発生する。従って、図32に示すように、タイマカウンタレジスタCLK/TRG2の初期値を「1」に設定しておけば、INT信号の入力に応じてレジスタ値が0になって割込が発生することになる。
An INT signal (payout control signal INT) from the
払出制御基板37には、システムリセット回路975も搭載されているが、この実施の形態では、システムリセット回路975は、第2の電源監視回路(第2の電源監視手段)も兼ねている。すなわち、リセットIC976は、電源投入時に、外付けのコンデンサに容量で決まる所定時間だけ出力をローレベルとし、所定時間が経過すると出力をハイレベルにする。また、リセットIC976は、電源基板910に搭載されている第1の電源監視回路が監視する電源電圧と等しい電源電圧であるVSLの電源電圧を監視して電圧値が所定値(例えば+9V)以下になるとローレベルの電圧低下信号を発生する。従って、電源断時には、リセットIC976からの電圧低下信号がローレベルになることによって払出制御用CPU371がシステムリセットされる。なお、図31に示すように、電圧低下信号はリセット信号と同じ出力信号である。
Although a system
リセットIC976が電源断を検知するための所定値は、通常時の電圧より低いが、払出制御用CPU371が暫くの間動作しうる程度の電圧である。また、リセットIC976が、払出制御用CPU371が必要とする電圧(この例では+5V)よりも高い電圧を監視するように構成されているので、払出制御用CPU371が必要とする電圧に対して監視範囲を広げることができる。従って、より精密な監視を行うことができる。
The predetermined value for the
+5V電源から電力が供給されていない間、払出制御用CPU371の内蔵RAMの少なくとも一部は、電源基板から供給されるバックアップ電源がバックアップ端子に接続されることによってバックアップされ、遊技機に対する電源が断しても内容は保存される。そして、+5V電源が復旧すると、システムリセット回路975からリセット信号が発せられるので、払出制御用CPU371は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップされているので、停電等からの復旧時には停電発生時の遊技状態に復帰することができる。
While power is not supplied from the + 5V power supply, at least a part of the built-in RAM of the payout control CPU 371 is backed up by connecting the backup power supplied from the power supply board to the backup terminal, and the power to the gaming machine is cut off. The contents are saved. When the +5 V power supply is restored, a reset signal is issued from the system reset
以上のように、この実施の形態では、電源基板910に搭載されている第1の電源監視回路が、遊技機で使用される直流電圧のうちで最も高い電源VSLの電圧を監視して、その電源の電圧が所定値を下回ったら電圧低下信号(電源断検出信号)を発生する。電源断検出信号が出力されるタイミングでは、IC駆動電圧は、まだ各種回路素子を十分駆動できる電圧値になっている。従って、IC駆動電圧で動作する払出制御基板37の払出制御用CPU371が所定の電力供給停止時処理を行うための動作時間が確保されている。
As described above, in this embodiment, the first power supply monitoring circuit mounted on the
なお、ここでも、第1の電源監視回路は、遊技機で使用される直流電圧のうちで最も高い電源VSLの電圧を監視することになるが、電源断検出信号を発生するタイミングが、IC駆動電圧で動作する電気部品制御手段が所定の電力供給停止時処理を行うための動作時間が確保されるようなタイミングであれば、監視対象電圧は、最も高い電源VSLの電圧でなくてもよい。すなわち、少なくともIC駆動電圧よりも高い電圧を監視すれば、電気部品制御手段が所定の電力供給停止時処理を行うための動作時間が確保されるようなタイミングで電源断検出信号を発生することができる。 Also in this case, the first power supply monitoring circuit monitors the voltage of the highest power supply VSL among the DC voltages used in the gaming machine, but the timing of generating the power supply interruption detection signal is the IC drive. The monitoring target voltage may not be the voltage of the highest power supply VSL as long as the operation time required for the electric component control means operating at the voltage to perform the predetermined power supply stop process is ensured. That is, if at least a voltage higher than the IC drive voltage is monitored, the power-off detection signal may be generated at such a timing that the operation time for the electric component control means to perform the predetermined power supply stop process is ensured. it can.
その場合、上述したように、監視対象電圧は、賞球カウントスイッチ301A等の遊技機の各種スイッチに供給される電圧が+12Vであることから、電源断時のスイッチオン誤検出の防止も期待できる電圧であることが好ましい。すなわち、スイッチに供給される電圧(スイッチ電圧)である+12V電源電圧が落ち始める以前の段階で、電圧低下を検出できることが好ましい。よって、少なくともスイッチ電圧よりも高い電圧を監視することが好ましい。
In this case, as described above, since the voltage supplied to various switches of the gaming machine such as the prize
なお、図31に示された構成では、システムリセット回路975は、電源投入時に、コンデンサの容量で決まる期間のローレベルを出力し、その後ハイレベルを出力する。すなわち、リセット解除タイミングは1回だけである。しかし、図11に示された主基板31の場合と同様に、複数回のリセット解除タイミングが発生するような回路構成を用いてもよい。
In the configuration shown in FIG. 31, the system reset
図33は、払出制御用CPU371のメイン処理を示すフローチャートである。メイン処理では、払出制御用CPU371は、まず、必要な初期設定を行う(ステップS701)。 FIG. 33 is a flowchart showing main processing of the payout control CPU 371. In the main process, the payout control CPU 371 first performs necessary initial settings (step S701).
図34は、ステップS701の初期設定処理を示すフローチャートである。初期設定処理において、払出制御用CPU371は、まず、割込禁止に設定する(ステップS701a)。次に、払出制御用CPU371は、割込モードを割込モード2に設定し(ステップS701b)、スタックポインタにスタックポインタ指定アドレスを設定する(ステップS701c)。また、払出制御用CPU371は、内蔵デバイスレジスタの初期化を行い(ステップS701d)、CTCおよびPIOの初期化(ステップS701e)を行った後に、RAMをアクセス可能状態に設定する(ステップS701f)。 FIG. 34 is a flowchart showing the initial setting process in step S701. In the initial setting process, the payout control CPU 371 first sets the interrupt prohibition (step S701a). Next, the payout control CPU 371 sets the interrupt mode to interrupt mode 2 (step S701b), and sets the stack pointer designation address in the stack pointer (step S701c). The payout control CPU 371 initializes the built-in device register (step S701d), initializes the CTC and PIO (step S701e), and then sets the RAM in an accessible state (step S701f).
この実施の形態では、内蔵CTCのうちの一つのチャネルがタイマモードで使用される。従って、ステップS701dの内蔵デバイスレジスタの設定処理およびステップS701eの処理において、使用するチャネルをタイマモードに設定するためのレジスタ設定、割込発生を許可するためのレジスタ設定および割込ベクタを設定するためのレジスタ設定が行われる。そして、そのチャネルによる割込が上述したタイマ割込として用いられる。なお、タイマ割込を例えば2ms毎に発生させたい場合は、初期値として2msに相当する値が所定のレジスタ(時間定数レジスタ)に設定される。 In this embodiment, one channel of the built-in CTC is used in the timer mode. Accordingly, in the built-in device register setting process in step S701d and the process in step S701e, register setting for setting the channel to be used to timer mode, register setting for permitting interrupt generation, and setting an interrupt vector. The register is set. Then, the interrupt by the channel is used as the timer interrupt described above. If it is desired to generate a timer interrupt every 2 ms, for example, a value corresponding to 2 ms is set in a predetermined register (time constant register) as an initial value.
なお、タイマモードに設定されたチャネル(この実施の形態ではチャネル3)に設定される割込ベクタは、タイマ割込処理の先頭番地に相当するものである。具体的は、Iレジスタに設定された値と割込ベクタとでタイマ割込処理の先頭番地が特定される。タイマ割込処理ではタイマ割込フラグがセットされ、メイン処理でタイマ割込フラグがセットされていることが検知されると、払出制御処理が実行される。すなわち、タイマ割込処理では、電気部品制御処理の一例である払出制御処理を実行するための設定がなされる。
The interrupt vector set for the channel set to the timer mode (
また、内蔵CTCのうちの他の一つのチャネル(この実施の形態ではチャネル2)が、遊技制御手段からの払出制御コマンド受信のための割込発生用のチャネルとして用いられ、そのチャネルがカウンタモードで使用される。従って、ステップS701dの内蔵デバイスレジスタの設定処理およびステップS701eの処理において、使用するチャネルをカウンタモードに設定するためのレジスタ設定、割込発生を許可するためのレジスタ設定および割込ベクタを設定するためのレジスタ設定が行われる。
Further, another channel (
カウンタモードに設定されたチャネル(チャネル2)に設定される割込ベクタは、後述するコマンド受信割込処理の先頭番地に相当するものである。具体的は、Iレジスタに設定された値と割込ベクタとでコマンド受信割込処理の先頭番地が特定される。 The interrupt vector set in the channel (channel 2) set in the counter mode corresponds to the head address of the command reception interrupt process described later. Specifically, the start address of the command reception interrupt process is specified by the value set in the I register and the interrupt vector.
この実施の形態では、払出制御用CPU371でも割込モード2が設定される。従って、内蔵CTCのカウントアップにもとづく割込処理を使用することができる。また、CTCが送出した割込ベクタに応じた割込処理開始番地を設定することができる。
In this embodiment, the
CTCのチャネル2(CH2)のカウントアップにもとづく割込は、上述したタイマカウンタレジスタCLK/TRG2の値が「0」になったときに発生する割込である。従って、例えばステップS701eにおいて、特定レジスタとしてのタイマカウンタレジスタCLK/TRG2に初期値「1」が設定される。また、CTCのチャネル3(CH3)のカウントアップにもとづく割込は、CPUの内部クロック(システムクロック)をカウントダウンしてレジスタ値が「0」になったら発生する割込であり、後述する2msタイマ割込として用いられる。具体的には、CH3のレジスタ値はシステムクロックの1/256周期で減算される。ステップS701eにおいて、CH3のレジスタには、初期値として2msに相当する値が設定される。なお、この実施の形態では、CH2に関する割込番地は0074Hであり、CH3に関する割込番地は0076Hである。 The interrupt based on the count-up of the CTC channel 2 (CH2) is an interrupt that occurs when the value of the timer counter register CLK / TRG2 described above becomes “0”. Therefore, for example, in step S701e, the initial value “1” is set in the timer counter register CLK / TRG2 as the specific register. An interrupt based on the count-up of CTC channel 3 (CH3) is an interrupt that occurs when the internal clock (system clock) of the CPU is counted down and the register value becomes “0”. Used as an interrupt. Specifically, the register value of CH3 is subtracted at 1/256 period of the system clock. In step S701e, the CH3 register is set to a value corresponding to 2 ms as an initial value. In this embodiment, the interrupt address for CH2 is 0074H, and the interrupt address for CH3 is 0076H.
上述したように、CTCのCH2のカウントアップにもとづく割込は、CH3のカウントアップにもとづく割込よりも優先順位が高い。従って、同時にカウントアップが生じた場合に、CH2のカウントアップにもとづく割込、すなわち、後述するコマンド受信割込処理の実行契機となる割込の方が優先される。 As described above, the interrupt based on the CTC CH2 count-up has a higher priority than the interrupt based on the CH3 count-up. Therefore, when the count-up occurs simultaneously, an interrupt based on the CH2 count-up, that is, an interrupt that triggers execution of a command reception interrupt process to be described later is given priority.
そして、払出制御用CPU371は、払出制御用のバックアップRAM領域にバックアップデータが存在しているか否かの確認を行う(ステップS702)。すなわち、例えば、主基板31のCPU56の処理と同様に、電源断時にセットされるバックアップフラグがセット状態になっているか否かによって、バックアップデータが存在しているか否か確認する。バックアップフラグがセット状態になっている場合には、バックアップデータありと判断する。バックアップデータなしと判断された場合には、前回の電源オフ時に未払出の遊技球がなかったことになり、内部状態を電源断時の状態に戻す必要がない。従って、払出制御用CPU371は、停電復旧時でない電源投入時に実行される初期化処理を実行する(ステップS702,S703)。
Then, the payout control CPU 371 checks whether backup data exists in the payout control backup RAM area (step S702). That is, for example, similarly to the processing of the CPU 56 of the
バックアップRAM領域にバックアップデータが存在している場合には、払出制御用CPU371は、バックアップRAM領域のデータチェック(この例ではパリティチェック)を行う(ステップS704)。不測の電源断が生じた後に復旧した場合には、バックアップRAM領域のデータは保存されていたはずであるから、チェック結果は正常になる。チェック結果が正常でない場合には、内部状態を電源断時の状態に戻すことができないので、停電復旧時でない電源投入時に実行される初期化処理を実行する(ステップS705,S703)。 When backup data exists in the backup RAM area, the payout control CPU 371 performs data check (parity check in this example) of the backup RAM area (step S704). In the case of recovery after an unexpected power failure, the data in the backup RAM area should have been saved, so the check result is normal. If the check result is not normal, the internal state cannot be returned to the state at the time of power-off, and therefore an initialization process that is executed at the time of power-on not at the time of power failure recovery is executed (steps S705 and S703).
チェック結果が正常であれば、払出制御用CPU371は、内部状態を電源断時の状態に戻すための払出状態復旧処理を行う(ステップS706)。そして、バックアップRAM領域に保存されていたPC(プログラムカウンタ)の指すアドレスに復帰する(ステップS707)。 If the check result is normal, the payout control CPU 371 performs a payout state recovery process for returning the internal state to the state when the power is turned off (step S706). Then, it returns to the address indicated by the PC (program counter) stored in the backup RAM area (step S707).
通常の初期化処理の実行(ステップS703)を終えると、払出制御用CPU371により実行されるメイン処理は、タイマ割込フラグの監視(ステップS708)の確認が行われるループ処理に移行する。 When execution of the normal initialization process (step S703) is finished, the main process executed by the payout control CPU 371 shifts to a loop process in which the monitoring of the timer interrupt flag (step S708) is confirmed.
なお、この実施の形態では、ステップS702でバックアップデータの有無が確認された後、バックアップデータが存在する場合にステップS704でバックアップ領域のチェックが行われたが、逆に、バックアップ領域のチェック結果が正常であったことが確認された後に、バックアップデータの有無の確認が行われるようにしてもよい。また、バックアップデータの有無の確認、またはバックアップ領域のチェックの何れか一方を確認することによって、停電復旧処理を実行するか否かを判断するように構成してもよい。 In this embodiment, after the presence / absence of backup data is confirmed in step S702, the backup area is checked in step S704 when the backup data exists. After confirming that the data is normal, the presence / absence of backup data may be confirmed. In addition, it may be configured to determine whether or not to execute the power failure recovery process by confirming either one of the presence / absence of backup data or the check of the backup area.
また、例えば停電復旧処理を実行するか否か判断する場合のパリティチェック(ステップS704)の際などに、すなわち、遊技状態を復旧するか否か判断する際に、保存されていたRAMデータにおける払出遊技球数データ等によって、遊技機が払出待機状態(払出途中でない状態)であることが確認されたら、払出状態復旧処理を行わずに初期化処理を実行するようにしてもよい。 Also, for example, when performing parity check (step S704) when determining whether or not to execute a power failure recovery process, that is, when determining whether or not to restore the gaming state, payout in the stored RAM data If it is confirmed from the game ball number data or the like that the gaming machine is in a payout waiting state (a state that is not in the middle of payout), the initialization process may be executed without performing the payout state recovery process.
通常の初期化処理では、図35に示すように、レジスタおよびRAMのクリア処理(ステップS901)が行われ、所定の初期値の設定が行われる(ステップS902)。そして、初期設定処理(ステップS701a)において割込禁止とされているので、初期化処理を終える前に割込が許可される(ステップS903)。 In the normal initialization process, as shown in FIG. 35, a register and RAM clear process (step S901) is performed, and a predetermined initial value is set (step S902). Since the interruption is prohibited in the initial setting process (step S701a), the interruption is permitted before the initialization process is completed (step S903).
この実施の形態では、払出制御用CPU371のCTCのCH3が繰り返しタイマ割込を発生するように設定される。また、繰り返し周期は2msに設定される。そして、図36に示すように、タイマ割込が発生すると、払出制御用CPU371は、タイマ割込フラグをセットする(ステップS711)。なお、図36には割込を許可することも明示されているが(ステップS710)、2msタイマ割込処理では、最初に割込許可状態に設定される。すなわち、2msタイマ割込処理中には割込許可状態になっている。 In this embodiment, the CTC CH3 of the payout control CPU 371 is set to repeatedly generate a timer interrupt. Further, the repetition period is set to 2 ms. Then, as shown in FIG. 36, when a timer interrupt occurs, the payout control CPU 371 sets a timer interrupt flag (step S711). In FIG. 36, it is specified that the interrupt is permitted (step S710). In the 2 ms timer interrupt process, the interrupt permission state is first set. That is, the interrupt is permitted during the 2 ms timer interrupt process.
払出制御用CPU371は、ステップS708において、タイマ割込フラグがセットされたことを検出すると、タイマ割込フラグをリセットするとともに(ステップS709)、払出制御処理を実行する(ステップS710)。以上の制御によって、この実施の形態では、払出制御処理は2ms毎に起動されることになる。なお、この実施の形態では、タイマ割込処理ではフラグセットのみがなされ、払出制御処理はメイン処理において実行されるが、タイマ割込処理で払出制御処理を実行してもよい。 When detecting that the timer interrupt flag is set in step S708, the payout control CPU 371 resets the timer interrupt flag (step S709) and executes a payout control process (step S710). With the above control, in this embodiment, the payout control process is started every 2 ms. In this embodiment, only the flag is set in the timer interrupt process, and the payout control process is executed in the main process, but the payout control process may be executed in the timer interrupt process.
払出制御用CPU371は、電源投入時に、バックアップRAM領域のデータを確認するだけで、通常の初期設定処理を行うのか払出中の状態を復元するのか決定できる。すなわち、簡単な判断によって、未払出の遊技球について払出処理再開を行うことができる。さらに、この実施の形態では、主基板31における遊技制御と同様に、パリティチェックコードによって記憶内容保存の確実化が図られている。
When the power is turned on, the payout control CPU 371 can determine whether to perform normal initial setting processing or restore the paying-out state only by checking the data in the backup RAM area. That is, the payout process can be resumed for the game balls that have not been paid out by simple determination. Further, in this embodiment, as with the game control in the
図37は、払出制御用CPU371が内蔵するRAMの使用例を示す説明図である。この例では、バックアップRAM領域に総合個数記憶(例えば2バイト)および貸し球個数記憶が形成されている。総合個数記憶は、主基板31の側から指示された払出個数の総数を記憶するものである。貸し球個数記憶は、未払出の球貸し個数を記憶するものである。
FIG. 37 is an explanatory diagram showing an example of use of the RAM built in the payout control CPU 371. In this example, a total number storage (for example, 2 bytes) and a lending ball number storage are formed in the backup RAM area. The total number storage stores the total number of payouts instructed from the
図38は、主基板31から受信した払出制御コマンドを格納するための受信バッファの一構成例を示す説明図である。この例では、2バイト構成の払出制御コマンドを6個格納可能なリングバッファ形式の受信バッファが用いられる。従って、受信バッファは、確定コマンドバッファ1〜12の12バイトの領域で構成される。そして、受信したコマンドをどの領域に格納するのかを示すコマンド受信個数カウンタが用いられる。コマンド受信個数カウンタは、0〜11の値をとる。
FIG. 38 is an explanatory diagram showing a configuration example of a reception buffer for storing a payout control command received from the
図39は、割込処理による払出制御コマンド受信処理を示すフローチャートである。主基板31からの払出制御用のINT信号は払出制御用CPU371のCLK/TRG2端子に入力されている。よって、主基板31からのINT信号がオン状態になると、初期値として「1」が設定されていたタイマカウンタレジスタCLK/TRG2の値が0になって払出制御用CPU371において割込がかかる。そして、図38に示す払出制御コマンドの受信処理が開始される。なお、払出制御コマンド受信処理の開始番地は、内蔵CTCから出力される割込ベクタとIレジスタに設定された値とで決定される番地である。また、タイマカウンタレジスタCLK/TRG2の値が0になると、その値は自動的に初期値(この例では「1」)に戻される。
FIG. 39 is a flowchart showing a payout control command reception process by an interrupt process. The payout control INT signal from the
払出制御コマンドの受信処理において、払出制御用CPU371は、まず、各レジスタをスタックに退避する(ステップS850)。なお、割込が発生するとCPU371は自動的に割込禁止状態に設定するが、自動的に割込禁止状態にならないCPUを用いている場合には、ステップS850の処理の実行前に割込禁止命令(DI命令)を発行することが好ましい。次いで、払出制御コマンドデータの入力に割り当てられている入力ポート372aからデータを読み込む(ステップS851)。そして、2バイト構成の払出制御コマンドのうちの1バイト目であるか否か確認する(ステップS852)。1バイト目であるか否かは、受信したコマンドの先頭ビットが「1」であるか否かによって確認される。先頭ビットが「1」であるのは、2バイト構成である払出制御コマンドのうちのMODEバイト(1バイト目)のはずである(図19参照)。そこで、払出制御用CPU371は、先頭ビットが「1」であれば、有効な1バイト目を受信したとして、受信したコマンドを受信バッファ領域におけるコマンド受信個数カウンタが示す確定コマンドバッファに格納する(ステップS853)。
In the payout control command reception process, the payout control CPU 371 first saves each register in the stack (step S850). Note that when an interrupt occurs, the CPU 371 automatically sets the interrupt prohibited state. However, if a CPU that does not automatically enter the interrupt prohibited state is used, the interrupt is prohibited before executing the process of step S850. It is preferable to issue an instruction (DI instruction). Next, data is read from the
払出制御コマンドのうちの1バイト目でなければ、1バイト目を既に受信したか否か確認する(ステップS854)。既に受信したか否かは、受信バッファ(確定コマンドバッファ)に有効なデータが設定されているか否かによって確認される。 If it is not the first byte of the payout control command, it is confirmed whether or not the first byte has already been received (step S854). Whether or not it has already been received is confirmed by whether or not valid data is set in the reception buffer (deterministic command buffer).
1バイト目を既に受信している場合には、受信した1バイトのうちの先頭ビットが「0」であるか否か確認する。そして、先頭ビットが「0」であれば、有効な2バイト目を受信したとして、受信したコマンドを、受信バッファ領域におけるコマンド受信個数カウンタ+1が示す確定コマンドバッファに格納する(ステップS855)。先頭ビットが「0」であるのは、2バイト構成である払出制御コマンドのうちのEXTバイト(2バイト目)のはずである(図19参照)。なお、ステップS854における確認結果が1バイト目を既に受信したである場合には、2バイト目として受信したデータのうちの先頭ビットが「0」でなければ処理を終了する。 If the first byte has already been received, it is confirmed whether or not the first bit of the received 1 byte is “0”. If the first bit is “0”, it is determined that the valid second byte has been received, and the received command is stored in the confirmed command buffer indicated by the command reception number counter + 1 in the reception buffer area (step S855). The leading bit “0” should be the EXT byte (second byte) of the payout control command having a 2-byte configuration (see FIG. 19). If the confirmation result in step S854 indicates that the first byte has already been received, the process ends unless the first bit of the data received as the second byte is “0”.
ステップS855において、2バイト目のコマンドデータを格納すると、コマンド受信個数カウンタに2を加算する(ステップS856)。そして、コマンド受信カウンタが12以上であるか否か確認し(ステップS857)、12以上であればコマンド受信個数カウンタをクリアする(ステップS858)。その後、退避されていたレジスタを復帰し(ステップS859)、割込許可に設定する(ステップS859)。 When the second byte of command data is stored in step S855, 2 is added to the command reception number counter (step S856). Then, it is confirmed whether or not the command reception counter is 12 or more (step S857). If it is 12 or more, the command reception number counter is cleared (step S858). Thereafter, the saved register is restored (step S859), and interrupt permission is set (step S859).
コマンド受信割込処理中は割込禁止状態になっている。上述したように、2msタイマ割込処理中は割込許可状態になっているので、2msタイマ割込中にコマンド受信割込が発生した場合には、コマンド受信割込処理が優先して実行される。また、コマンド受信割込処理中に2msタイマ割込が発生しても、その割込処理は待たされる。このように、この実施の形態では、主基板31からのコマンド受信処理の処理優先度が高くなっている。また、コマンド受信処理中には他の割込処理が実行されないので、コマンド受信処理に要する最長時間は決まる。コマンド受信処理中に他の割込処理が実行可能であるように構成したのでは、コマンド受信処理に要する最長の時間を見積もることは困難である。コマンド受信処理に要する最長時間が決まるので、遊技制御手段のコマンド送出処理におけるCの期間(図20参照)をどの程度にすればよいのかを正確に判断することができる。
Interrupts are disabled during command reception interrupt processing. As described above, since the interrupt is enabled during the 2 ms timer interrupt processing, if a command reception interrupt occurs during the 2 ms timer interrupt, the command reception interrupt processing is executed with priority. The Even if a 2 ms timer interrupt occurs during command reception interrupt processing, the interrupt processing is awaited. Thus, in this embodiment, the processing priority of command reception processing from the
また、払出制御コマンドは2バイト構成であって、1バイト目(MODE)と2バイト目(EXT)とは、受信側で直ちに区別可能に構成されている。すなわち、先頭ビットによって、MODEとしてのデータを受信したのかEXTとしてのデータを受信したのかを、受信側において直ちに検出できる。よって、上述したように、適正なデータを受信したのか否かを容易に判定することができる。 The payout control command has a 2-byte configuration, and the first byte (MODE) and the second byte (EXT) can be immediately distinguished on the receiving side. In other words, the reception side can immediately detect whether the data as MODE or the data as EXT has been received by the first bit. Therefore, as described above, it can be easily determined whether or not appropriate data has been received.
図40は、ステップS710の払出制御処理を示すフローチャートである。払出制御処理において、払出制御用CPU371は、まず、中継基板72を介して入力ポート372bに入力される賞球カウントスイッチ301A、球貸しカウントスイッチ301Bがオンしたか否かを判定する(スイッチ処理:ステップS751)。
FIG. 40 is a flowchart showing the payout control process in step S710. In the payout control process, the payout control CPU 371 first determines whether or not the prize
次に、払出制御用CPU371は、センサ(例えば、払出モータ289の回転数を検出するモータ位置センサ)からの信号入力状態を確認してセンサの状態を判定する等の処理を行う(入力判定処理:ステップS752)。払出制御用CPU371は、さらに、受信した払出制御コマンドを解析し、解析結果に応じた処理を実行する(コマンド解析実行処理:ステップS753)。 Next, the payout control CPU 371 performs processing such as checking the signal input state from a sensor (for example, a motor position sensor that detects the rotation speed of the payout motor 289) and determining the state of the sensor (input determination processing). : Step S752). The payout control CPU 371 further analyzes the received payout control command and executes a process according to the analysis result (command analysis execution process: step S753).
次いで、払出制御用CPU371は、主基板31から払出停止指示コマンドを受信していたら払出停止状態に設定し、払出開始指示コマンドを受信していたら払出停止状態の解除を行う(ステップS754)。また、プリペイドカードユニット制御処理を行う(ステップS755)。
Next, the payout control CPU 371 sets the payout stop state if the payout stop instruction command is received from the
次いで、払出制御用CPU371は、球貸し要求に応じて貸し球を払い出す制御を行う(ステップS756)。さらに、払出制御用CPU371は、総合個数記憶に格納された個数の賞球を払い出す賞球制御処理を行う(ステップS757)。そして、払出制御用CPU371は、出力ポート372cおよび中継基板72を介して球払出装置97の払出機構部分における払出モータ289に対して駆動信号を出力し、ステップS756の球貸し制御処理またはステップS757の賞球制御処理で設定された回転数分払出モータ289を回転させる払出モータ制御処理を行う(ステップS758)。
Next, the payout control CPU 371 performs control for paying out the rental balls in response to the ball rental request (step S756). Further, the payout control CPU 371 performs a prize ball control process for paying out the number of prize balls stored in the total number memory (step S757). The payout control CPU 371 outputs a drive signal to the
なお、この実施の形態では、払出モータ289としてステッピングモータが用いられ、払出モータ289を制御するために1−2相励磁方式が用いられる。従って、具体的には、払出モータ制御処理において、8種類の励磁パターンデータが繰り返し払出モータ289に出力される。また、この実施の形態では、各励磁パターンデータが4msずつ出力される。
In this embodiment, a stepping motor is used as the
次いで、エラー検出処理が行われ、その結果に応じてエラー表示LED374に所定の表示を行う(エラー処理:ステップS759)。検出されるエラーとして、例えば、次の8種類がある。
Next, error detection processing is performed, and predetermined display is performed on the
賞球経路エラー:賞球払出動作終了したとき、または払出モータ289が1回転したときに賞球カウントスイッチ301Aが1個も遊技球の通過を検出しなかったとき。エラー表示LED374に「0」が表示される。
Prize ball path error: When the prize ball payout operation is completed, or when the prize
球貸し経路エラー:球貸しの払出動作終了したとき、または払出モータ289が1回転したときに球貸しカウントスイッチ301Bが1個も遊技球の通過を検出しなかったとき。エラー表示LED374に「1」が表示される。
Ball lending route error: When ball lending payout operation is completed, or when the ball lending
賞球カウントスイッチ球詰まりエラー:賞球カウントスイッチ301Aが0.5秒以上オンを検出したとき。エラー表示LED374に「2」が表示される。
Prize ball count switch ball clogging error: Prize
球貸しカウントスイッチ球詰まりエラー:球貸しカウントスイッチ301Bが0.5秒以上オンを検出したとき。エラー表示LED374に「3」が表示される。
Ball lending count switch ball clogging error: When ball lending
払出モータ球噛みエラー:払出モータ289が正常に回転しないとき。具体的には、払出モータ位置センサのオンが所定期間以上継続したり、オフが所定期間以上継続した場合。エラー表示LED374に「4」が表示される。なお、払出モータ球噛みエラーが生じた場合には、払出制御用CPU371は、50msの基準励磁相の出力を行った後、1−2相励磁の励磁パターンデータのうちの4種類の励磁パターンデータを8ms毎に出力することによる払出モータ289の逆回転と正回転を繰り返す。
Discharge motor ball biting error: When the
プリペイドカードユニット未接続エラー:VL信号のオフが検出されたとき。エラー表示LED374に「5」が表示される。
Prepaid card unit unconnected error: When VL signal OFF is detected. “5” is displayed on the
プリペイドカードユニット通信エラー:規定のタイミング以外でプリペイドカードユニット50から信号出力されたことを検出したとき。エラー表示LED374に「6」が表示される。
Prepaid card unit communication error: When it is detected that a signal is output from the prepaid card unit 50 at a timing other than the prescribed timing. “6” is displayed on the
払出停止状態:主基板31から払出停止を示す払出制御コマンドを受信したとき。エラー表示LED374に「7」が表示される。なお、主基板31から払出開始を示す払出制御コマンドを受信したときには、その時点から2002ms後に、払出停止状態から払出可能状態に復帰する。
Discharge stop state: When a payout control command indicating a payout stop is received from the
さらに、外部接続端子(図示せず)から出力する情報信号を制御する処理を行う(出力処理:ステップS760)。なお、情報信号は、貸し球の払出一単位(例えば25個)ごとに所定時間オンとなり、続いて所定時間オフを出力する信号である。 Further, a process for controlling an information signal output from an external connection terminal (not shown) is performed (output process: step S760). The information signal is a signal that is turned on for a predetermined time for each lending ball payout unit (for example, 25) and subsequently outputs OFF for a predetermined time.
図41は、ステップS751のスイッチ処理の一例を示すフローチャートである。スイッチ処理において、払出制御用CPU371は、賞球カウントスイッチ301Aがオン状態を示しているか否か確認する(ステップS751a)。オン状態を示していれば、払出制御用CPU371は、賞球カウントスイッチオンカウンタを+1する(ステップS751b)。賞球カウントスイッチオンカウンタは、賞球カウントスイッチ301Aのオン状態を検出した回数を計数するためのカウンタである。
FIG. 41 is a flowchart illustrating an example of the switch process in step S751. In the switch process, the payout control CPU 371 checks whether or not the prize
そして、賞球カウントスイッチオンカウンタの値をチェックし(ステップS751c)、その値が2になっていれば、1個の賞球の払出が行われたと判断する。1個の賞球の払出が行われたと判断した場合には、払出制御用CPU371は、賞球未払出カウンタ(総合個数記憶に格納されている賞球数)を−1する(ステップS751d)。 Then, the value of the prize ball count switch-on counter is checked (step S751c). If the value is 2, it is determined that one prize ball has been paid out. When it is determined that one prize ball has been paid out, the payout control CPU 371 decrements the prize ball non-payout counter (the number of prize balls stored in the total number memory) by −1 (step S751d).
ステップS751aにおいて賞球カウントスイッチ301Aがオン状態でないことが確認されると、払出制御用CPU371は、賞球カウントスイッチオンカウンタをクリアする(ステップS751e)。そして、この実施の形態では、球貸しカウントスイッチ301Bがオン状態を示しているか否か確認する(ステップS751f)。オン状態を示していれば、払出制御用CPU371は、球貸しカウントスイッチオンカウンタを+1する(ステップS751g)。球貸しカウントスイッチオンカウンタは、球貸しカウントスイッチ301Bのオン状態を検出した回数を計数するためのカウンタである。
When it is confirmed in step S751a that the prize
そして、球貸しカウントスイッチオンカウンタの値をチェックし(ステップS751h)、その値が2になっていれば、1個の貸し球の払出が行われたと判断する。1個の貸し球の払出が行われたと判断した場合には、払出制御用CPU371は、貸し球未払出個数カウンタ(貸し球個数記憶に格納されている貸し球数)を−1する(ステップS751i)。 Then, the value of the ball lending count switch-on counter is checked (step S751h). If the value is 2, it is determined that one lending ball has been paid out. When it is determined that one lending ball has been paid out, the payout control CPU 371 decrements the lending ball unpaid-out number counter (the number of lending balls stored in the lending ball number storage) (step S751i). ).
ステップS751fにおいて球貸しカウントスイッチ301Bがオン状態でないことが確認されると、払出制御用CPU371は、球貸しカウントスイッチオンカウンタをクリアする(ステップS751j)。
When it is confirmed in step S751f that the ball lending
図42は、ステップS753のコマンド解析実行処理の一例を示すフローチャートである。コマンド解析実行処理において、払出制御用CPU371は、確定コマンドバッファ領域中に受信コマンドがあるか否かの確認を行う(ステップS753a)。受信コマンドがあれば、受信した払出制御コマンドが払出個数指示コマンドであるか否かの確認を行う(ステップS753b)。なお、確定コマンドバッファ領域中に複数の受信コマンドがある場合には、受信した払出制御コマンドが払出個数指示コマンドであるか否かの確認は、最も前に受信された受信された受信コマンドについて行われる。 FIG. 42 is a flowchart illustrating an example of the command analysis execution process in step S753. In the command analysis execution process, the payout control CPU 371 checks whether or not there is a received command in the confirmed command buffer area (step S753a). If there is a received command, it is checked whether or not the received payout control command is a payout number instruction command (step S753b). If there are a plurality of received commands in the fixed command buffer area, whether or not the received payout control command is a payout number instruction command is checked for the received command received the earliest. Is called.
受信した払出制御コマンドが払出個数指示コマンドであれば、払出個数指示コマンドで指示された個数を総合個数記憶に加算する(ステップS753c)。すなわち、払出制御用CPU371は、主基板31のCPU56から送られた払出個数指示コマンドに含まれる賞球数をバックアップRAM領域(総合個数記憶)に記憶する。
If the received payout control command is a payout number instruction command, the number specified by the payout number instruction command is added to the total number memory (step S753c). That is, the payout control CPU 371 stores the number of prize balls included in the payout number instruction command sent from the CPU 56 of the
なお、払出制御用CPU371は、必要ならば、コマンド受信個数カウンタの減算や確定コマンドバッファ領域における受信コマンドシフト処理を行う。 The payout control CPU 371 performs subtraction of the command reception number counter and reception command shift processing in the confirmed command buffer area, if necessary.
図43は、ステップS754の払出停止状態設定処理の一例を示すフローチャートである。払出停止状態設定処理において、払出制御用CPU371は、確定コマンドバッファ領域中に受信コマンドがあるか否かの確認を行う(ステップS754a)。確定コマンドバッファ領域中に受信コマンドがあれば、受信した払出制御コマンドが払出停止指示コマンドであるか否かの確認を行う(ステップS754b)。払出停止指示コマンドであれば、払出制御用CPU371は、払出停止状態に設定する(ステップS754c)。 FIG. 43 is a flowchart illustrating an example of the payout stop state setting process in step S754. In the payout stop state setting process, the payout control CPU 371 checks whether or not there is a received command in the confirmed command buffer area (step S754a). If there is a received command in the fixed command buffer area, it is checked whether or not the received payout control command is a payout stop instruction command (step S754b). If it is a payout stop instruction command, the payout control CPU 371 sets the payout stop state (step S754c).
ステップS754bで受信コマンドが払出停止指示コマンドでないことを確認すると、受信した払出制御コマンドが払出開始指示コマンドであるか否かの確認を行う(ステップS754d)。払出開始指示コマンドであれば、払出停止状態を解除する(ステップS754e)。 If it is confirmed in step S754b that the received command is not a payout stop instruction command, it is checked whether or not the received payout control command is a payout start instruction command (step S754d). If it is a payout start instruction command, the payout stop state is canceled (step S754e).
図44は、ステップS755のプリペイドカードユニット制御処理の一例を示すフローチャートである。プリペイドカードユニット制御処理において、払出制御用CPU371は、カードユニット制御用マイクロコンピュータより入力されるVL信号を検知したか否かを確認する(ステップS755a)。VL信号を検知していなければ、VL信号非検知カウンタを+1する(ステップS755b)。また、払出制御用CPU371は、VL信号非検知カウンタの値が本例では125であるか否か確認する(ステップS755c)。VL信号非検知カウンタの値が125であれば、払出制御用CPU371は、発射制御基板91への発射制御信号出力を停止して、駆動モータ94を停止させる(ステップS755d)。
FIG. 44 is a flowchart showing an example of the prepaid card unit control process in step S755. In the prepaid card unit control process, the payout control CPU 371 checks whether or not a VL signal input from the card unit control microcomputer has been detected (step S755a). If the VL signal is not detected, the VL signal non-detection counter is incremented by 1 (step S755b). Also, the payout control CPU 371 checks whether or not the value of the VL signal non-detection counter is 125 in this example (step S755c). If the value of the VL signal non-detection counter is 125, the payout control CPU 371 stops the emission control signal output to the
以上の処理によって、125回(2ms×125=250ms)継続してVL信号のオフが検出されたら、球発射禁止状態に設定される。 If the VL signal is detected to be off 125 times (2 ms × 125 = 250 ms) continuously by the above processing, the ball firing prohibited state is set.
ステップS755aにおいてVL信号を検知していれば、払出制御用CPU371は、VL信号非検知カウンタをクリアする(ステップS755e)。そして、払出制御用CPU371は、発射制御信号出力を停止していれば(ステップS755f)、発射制御基板91への発射制御信号出力を開始して駆動モータ94を動作可能状態にする(ステップS755g)。
If the VL signal is detected in step S755a, the payout control CPU 371 clears the VL signal non-detection counter (step S755e). If the discharge control CPU 371 stops outputting the firing control signal (step S755f), the payout control CPU 371 starts outputting the firing control signal to the
図45および図46は、ステップS756の球貸し制御処理の一例を示すフローチャートである。なお、この実施の形態では、連続的な払出数の最大値を貸し球の一単位(例えば25個)とするが、連続的な払出数の最大値は他の数であってもよい。 45 and 46 are flowcharts showing an example of the ball lending control process in step S756. In this embodiment, the maximum value of the continuous payout number is set as one unit (for example, 25) of the lending ball, but the maximum value of the continuous payout number may be another number.
球貸し制御処理において、払出制御用CPU371は、貸し球払出中であるか否かの確認を行い(ステップS511)、貸し球払出中であれば図46に示す球貸し中の処理に移行する。なお、貸し球払出中であるか否かは、後述する球貸し処理中フラグの状態によって判断される。貸し球払出中でなければ、賞球の払出中であるか否か確認する(ステップS512)。賞球の払出中であるか否は、後述する賞球処理中フラグの状態によって判断される。 In the ball lending control process, the payout control CPU 371 checks whether or not the lending ball is being paid out (step S511). If the lending ball is being paid out, the process proceeds to the ball lending process shown in FIG. Whether or not the lending ball is being paid out is determined by the state of a ball lending process flag which will be described later. If the rental ball is not being paid out, it is confirmed whether or not the prize ball is being paid out (step S512). Whether or not a prize ball is being paid out is determined based on a state of a prize ball processing flag to be described later.
貸し球払出中でも賞球払出中でもなければ、払出制御用CPU371は、カードユニット50から球貸し要求があったか否かを確認する(ステップS513)。要求があれば、球貸し処理中フラグをオンするとともに(ステップS514)、25(球貸し一単位数:ここでは100円分)をバックアップRAM領域の貸し球個数記憶に設定する(ステップS515)。そして、払出制御用CPU371は、EXS信号をオンする(ステップS516)。また、球払出装置97の下方の球振分部材311を球貸し側に設定するために振分用ソレノイド310を駆動する(ステップS517)。さらに、払出モータ289をオンして(ステップS518)、図46に示す球貸し中の処理に移行する。
If neither the lending ball payout nor the prize ball payout, the payout control CPU 371 checks whether or not a ball lending request has been received from the card unit 50 (step S513). If there is a request, the ball lending process flag is turned on (step S514), and 25 (number of ball lending units: here 100 yen) is set in the lending ball number storage in the backup RAM area (step S515). Then, the payout control CPU 371 turns on the EXS signal (step S516). Further, the
なお、払出モータ289をオンするのは、厳密には、カードユニット50が受付を認識したことを示すためにBRQ信号をOFFとしてからである。なお、球貸し処理中フラグはバックアップRAM領域に設定される。
Strictly speaking, the
図46は、払出制御用CPU371による払出制御処理における球貸し中の処理を示すフローチャートである。球貸し処理では、払出モータ289がオンしていなければオンする。なお、この実施の形態では、ステップS751のスイッチ処理で、球貸しカウントスイッチ301Bの検出出力による遊技球の払出がなされたか否かの確認を行うので、球貸し制御処理では貸し球個数記憶の減算などは行われない。球貸し制御処理において、払出制御用CPU371は、貸し球通過待ち時間中であるか否かの確認を行う(ステップS519)。貸し球通過待ち時間中でなければ、貸し球の払出を行い(ステップS520)、払出モータ289の駆動を終了すべきか(一単位の払出動作が終了したか)否かの確認を行う(ステップS521)。具体的には、所定個数の払出に対応した回転が完了したか否かを確認する。所定個数の払出に対応した回転は、払出モータ位置センサの出力によって監視される。所定個数の払出に対応した回転が完了した場合には、払出制御用CPU371は、払出モータ289の駆動を停止し(ステップS522)、貸し球通過待ち時間の設定を行う(ステップS523)。
FIG. 46 is a flowchart showing a ball lending process in the payout control process by the payout control CPU 371. In the ball lending process, if the
なお、ステップS520の球貸し処理では、払出モータ位置センサのオンとオフとがタイマ監視されるが、所定時間以上のオン状態またはオフ状態が継続したら、払出制御用CPU371は、払出モータ球噛みエラーが生じたと判断する。 In the ball lending process in step S520, the on / off state of the payout motor position sensor is monitored by a timer. If the on state or the off state continues for a predetermined time or longer, the payout control CPU 371 issues a payout motor ball bit error. Is determined to have occurred.
ステップS519で貸し球通過待ち時間中であれば、払出制御用CPU371は、貸し球通過待ち時間が終了したか否かの確認を行う(ステップS524)。貸し球通過待ち時間は、最後の払出球が払出モータ289によって払い出されてから球貸しカウントスイッチ301Bを通過するまでの時間である。貸し球通過待ち時間の終了を確認すると、一単位の貸し球は全て払い出された状態であるので、カードユニット50に対して次の球貸し要求の受付が可能になったことを示すためにEXS信号をオフにする(ステップS525)。また、振分ソレノイドをオフするとともに(ステップS526)、球貸し処理中フラグをオフする(ステップS527)。なお、貸し玉通過待ち時間が経過するまでに最後の払出球が球貸しカウントスイッチ301Bを通過しなかった場合には、球貸し経路エラーとされる。また、この実施の形態では、賞球も球貸しも同じ払出装置で行われる。
If it is during the lending ball passage waiting time in step S519, the payout control CPU 371 checks whether or not the lending ball passage waiting time has ended (step S524). The rental ball passage waiting time is the time from when the last payout ball is paid out by the
なお、球貸し要求の受付を示すEXS信号をオフにした後、所定期間内に再び球貸し要求信号であるBRQ信号がオンしたら、振分ソレノイドおよび払出モータをオフせずに球貸し処理を続行するようにしてもよい。すなわち、所定単位(この例では100円単位)毎に球貸し処理を行うのではなく、球貸し処理を連続して実行するように構成することもできる。 After turning off the EXS signal indicating acceptance of a ball lending request, if the BRQ signal, which is a ball lending request signal, is turned on again within a predetermined period, the ball lending process is continued without turning off the sorting solenoid and the dispensing motor. You may make it do. That is, instead of performing the ball lending process for each predetermined unit (100 yen unit in this example), the ball lending process may be executed continuously.
貸し球個数記憶の内容は、遊技機の電源が断しても、所定期間電源基板910のバックアップ電源によって保存される。従って、所定期間中に電源が回復すると、払出制御用CPU371は、貸し球個数記憶の内容にもとづいて球貸し処理を継続することができる。
The contents of the rental ball number storage are saved by the backup power source of the
図47および図48は、ステップS757の賞球制御処理の一例を示すフローチャートである。なお、この例では、連続的な払出数の最大値を貸し球の一単位と同数(例えば25個)とするが、連続的な払出数の最大値は他の数であってもよい。 47 and 48 are flowcharts showing an example of the prize ball control process in step S757. In this example, the maximum value of the continuous payout number is the same as the unit of the lending ball (for example, 25), but the maximum value of the continuous payout number may be another number.
賞球制御処理において、払出制御用CPU371は、貸し球払出中であるか否か確認する(ステップS531)。貸し球払出中であるか否かは、球貸し処理中フラグの状態によって判断される。貸し球払出中でなければ賞球の払出中であるか否か確認し(ステップS532)、賞球の払出中であれば図48に示す賞球中の処理に移行する。賞球の払出中であるか否かは、後述する賞球処理中フラグの状態によって判断される。 In the winning ball control process, the payout control CPU 371 checks whether or not the lending ball is being paid out (step S531). Whether or not the ball lending is being paid out is determined by the state of the ball lending process flag. If the ball is not paid out, it is confirmed whether or not the prize ball is being paid out (step S532). If the prize ball is being paid out, the process proceeds to the process in the prize ball shown in FIG. Whether or not a prize ball is being paid out is determined based on a state of a prize ball processing flag to be described later.
貸し球払出中でも賞球払出中でもなければ、払出制御用CPU371は、カードユニット50からの球貸し準備要求があるか否か確認する(ステップS533)。球貸し準備要求があるか否かは、カードユニット50から入力されるBRDY信号のオン(要求あり)またはオフ(要求なし)を確認することによって行われる。 If neither the lending ball payout nor the prize ball payout is found, the payout control CPU 371 checks whether or not there is a ball lending preparation request from the card unit 50 (step S533). Whether or not there is a ball lending preparation request is determined by confirming whether the BRDY signal input from the card unit 50 is on (requested) or off (no request).
カードユニット50からの球貸し準備要求がなければ、払出制御用CPU371は、総合個数記憶に格納されている賞球数(未払出の賞球数)が0でないか否か確認する(ステップS534)。総合個数記憶に格納されている賞球数が0でなければ、賞球制御用CPU371は、賞球処理中フラグをオンし(ステップS535)、総合個数記憶の値が25以上であるか否か確認する(ステップS536)。なお、賞球処理中フラグは、バックアップRAM領域に設定される。 If there is no ball lending preparation request from the card unit 50, the payout control CPU 371 checks whether or not the number of award balls (the number of unpaid award balls) stored in the total number memory is 0 (step S534). . If the number of prize balls stored in the total number memory is not 0, the prize ball control CPU 371 turns on the award ball processing flag (step S535), and whether or not the value of the total number memory is 25 or more. Confirmation is made (step S536). The prize ball processing flag is set in the backup RAM area.
総合個数記憶に格納されている賞球数が25以上であると、払出制御用CPU371は、25個分の遊技球を払い出すまで払出モータ289を回転させるように払出モータ289に対して駆動信号を出力するために、25個払出動作の設定を行う(ステップS537)。総合個数記憶に格納されている賞球数が25以上でなければ、払出制御用CPU371は、総合個数記憶に格納されている全ての遊技球を払い出すまで払出モータ289を回転させるように駆動信号を出力するために、全個数払出動作の設定を行う(ステップS538)。次いで、払出モータ289をオンする(ステップS538)。なお、振分ソレノイドはオフ状態であるから、球払出装置97の下方の球振分部材は賞球側に設定されている。そして、図47に示す賞球制御処理における賞球払出中の処理に移行する。
If the number of prize balls stored in the total number memory is 25 or more, the payout control CPU 371 drives the
図47は、払出制御用CPU371による払出制御処理における賞球中の処理の一例を示すフローチャートである。賞球制御処理では、払出モータ289がオンしていなければオンする。なお、この実施の形態では、ステップS751のスイッチ処理で、賞球カウントスイッチ301Aの検出出力による遊技球の払出がなされたか否かの確認を行うので、賞球制御処理では総合個数記憶の減算などは行われない。賞球中の処理において、払出制御用CPU371は、賞球通過待ち時間中であるか否かの確認を行う(ステップS540)。賞球通過待ち時間中でなければ、賞球払出を行い(ステップS541)、払出モータ289の駆動を終了すべきか(25個または25個未満の所定の個数の払出動作が終了したか)否かの確認を行う(ステップS542)。具体的には、所定個数の払出に対応した回転が完了したか否かを確認する。所定個数の払出に対応した回転は、払出モータ位置センサの出力によって監視される。所定個数の払出に対応した回転が完了した場合には、払出制御用CPU371は、払出モータ289の駆動を停止し(ステップS543)、賞球通過待ち時間の設定を行う(ステップS544)。賞球通過待ち時間は、最後の払出球が払出モータ289によって払い出されてから賞球カウントスイッチ301Aを通過するまでの時間である。
FIG. 47 is a flowchart showing an example of processing during a prize ball in the payout control processing by the payout control CPU 371. In the winning ball control process, if the
ステップS540で賞球通過待ち時間中であれば、払出制御用CPU371は、賞球通過待ち時間が終了したか否かの確認を行う(ステップS545)。賞球通過待ち時間が終了した時点は、ステップS537またはステップS538で設定された賞球が全て払い出された状態である。そこで、払出制御用CPU371は、賞球処理中フラグをオフする(ステップS546)。賞球通過待ち時間が経過するまでに最後の払出球が賞球カウントスイッチ301Aを通過しなかった場合には、賞球経路エラーとされる。
If it is during the winning ball passage waiting time in step S540, the payout control CPU 371 checks whether or not the winning ball passage waiting time has ended (step S545). When the prize ball passing waiting time ends, all the prize balls set in step S537 or step S538 have been paid out. Accordingly, the payout control CPU 371 turns off the prize ball processing flag (step S546). If the last payout ball does not pass the prize
なお、この実施の形態では、ステップS511、ステップS531の判断によって球貸しが賞球処理よりも優先されることになるが、賞球処理が球貸しに優先するようにしてもよい。 In this embodiment, the ball lending is prioritized over the winning ball processing according to the determinations in steps S511 and S531, but the winning ball processing may be prioritized over the ball lending.
総合個数記憶および貸し球個数記憶の内容は、遊技機の電源が断しても、所定期間電源基板910のバックアップ電源によって保存される。従って、所定期間中に電源が回復すると、払出制御用CPU371は、総合個数記憶の内容にもとづいて払出処理を継続することができる。
The contents of the total number storage and the rented ball number storage are stored by the backup power source of the
なお、払出制御用CPU371は、主基板31から指示された賞球個数を賞球個数記憶で総数として管理したが、賞球数毎(例えば15個、10個、6個)に管理してもよい。例えば、賞球数毎に対応した個数カウンタを設け、払出個数指定コマンドを受信すると、そのコマンドで指定された個数に対応する個数カウンタを+1する。そして、個数カウンタに対応した賞球払出が行われると、その個数カウンタを−1する(この場合、払出制御処理にて減算処理を行うようにする)。その場合にも、各個数カウンタはバックアップRAM領域に形成される。よって、遊技機の電源が断しても、所定期間中に電源が回復すれば、払出制御用CPU371は、各個数カウンタの内容にもとづいて賞球払出処理を継続することができる。
The payout control CPU 371 manages the number of prize balls instructed from the
図48は、電源基板910の電源監視回路からの電圧変化信号にもとづくNMIに応じて実行される停電発生NMI処理の一例を示すフローチャートである。なお、この実施の形態では、NMI割込番地は0066Hである。停電発生NMI処理において、払出制御用CPU371は、まず、割込禁止フラグの内容をパリティフラグに格納する(ステップS801)。次いで、割込禁止に設定する(ステップS802)。停電発生NMI処理では、本例では主基板31において実行された処理と同様に、RAM内容の保存を確実にするためのチェックサムの生成処理を行う。その処理中に他の割込処理が行われたのではチェックサムの生成処理が完了しないうちに払出制御用CPU371が動作し得ない電圧にまで低下してしまうことがことも考えられるので、まず、他の割込が生じないような設定がなされる。なお、停電発生NMI処理におけるステップS804〜S810は、電力供給停止時処理の一例である。
FIG. 48 is a flowchart showing an example of a power failure occurrence NMI process executed in response to the NMI based on the voltage change signal from the power supply monitoring circuit of the
なお、割込処理中では他の割込がかからないような仕様のCPUを用いている場合には、ステップS802の処理は不要である。 Note that the processing in step S802 is not necessary when a CPU having a specification that does not cause other interrupts during the interrupt processing is used.
次いで、払出制御用CPU371は、バックアップフラグが既にセットされているか否か確認する(ステップS803)。バックアップフラグが既にセットされていれば、以後の処理を行わない。バックアップフラグがセットされていなければ、以下の電力供給停止時処理を実行する。すなわち、ステップS804からステップS810の処理を実行する。 Next, the payout control CPU 371 checks whether or not the backup flag has already been set (step S803). If the backup flag is already set, no further processing is performed. If the backup flag is not set, the following power supply stop process is executed. That is, the processing from step S804 to step S810 is executed.
まず、各レジスタの内容をバックアップRAM領域に格納する(ステップS804)。その後、バックアップフラグをセットする(ステップS805)。そして、バックアップRAM領域のバックアップチェックデータ領域に適当な初期値を設定し(ステップS806)、初期値およびバックアップRAM領域のデータについて順次排他的論理和をとったあと反転し(ステップS807)、最終的な演算値をバックアップパリティデータ領域に設定する(ステップS808)。また、RAMアクセス禁止状態にする(ステップS809)。電源電圧が低下していくときには、各種信号線のレベルが不安定になってRAM内容が化ける可能性があるが、このようにRAMアクセス禁止状態にしておけば、バックアップRAM内のデータが化けることはない。 First, the contents of each register are stored in the backup RAM area (step S804). Thereafter, a backup flag is set (step S805). Then, an appropriate initial value is set in the backup check data area of the backup RAM area (step S806), the exclusive value is sequentially obtained for the initial value and the data in the backup RAM area, and then inverted (step S807). The calculated value is set in the backup parity data area (step S808). In addition, the RAM access is prohibited (step S809). When the power supply voltage is lowered, the level of various signal lines may become unstable and the contents of the RAM may be altered, but if the RAM access is prohibited in this manner, the data in the backup RAM will be altered. There is no.
さらに、払出制御用CPU371は、全ての出力ポート(この実施の形態では、出力ポート372c,372g,372e、およびI/Oポート372fの出力ポート部分)に対してクリア信号を出力する。従って、全ての出力ポートは、クリア信号によりオフ状態とされる(ステップS810)。
Further, the payout control CPU 371 outputs a clear signal to all output ports (in this embodiment, output port portions of the
次いで、払出制御用CPU371は、ループ処理にはいる。すなわち、何らの処理もしない状態になる。従って、図31に示されたリセットIC976からのシステムリセット信号によって外部から動作禁止状態にされる前に、内部的に動作停止状態になる。よって、電源断時に確実に払出制御用CPU371は動作停止する。その結果、上述したRAMアクセス禁止の制御および動作停止制御によって、電源電圧が低下していくことに伴って生ずる可能性がある異常動作に起因するRAMの内容破壊等を確実に防止することができる。
Next, the payout control CPU 371 enters a loop process. That is, no processing is performed. Therefore, the operation is internally stopped before the operation is disabled from the outside by the system reset signal from the
なお、この実施の形態では、停電発生NMI処理では最終部でプログラムをループ状態にしたが、ホールト(HALT)命令を発行するように構成してもよい。 In this embodiment, in the power failure occurrence NMI processing, the program is looped at the final part, but a halt (HALT) instruction may be issued.
また、レジスタの内容をRAM領域に格納した後にセットされるバックアップフラグは、上述したように、電源投入時において復旧すべきバックアップデータがあるか否か(停電からの復旧か否か)を判断する際に使用される。また、ステップS801からS810の処理は、払出制御用CPU371がシステムリセット回路975からのシステムリセット信号を受ける前に完了する。換言すれば、システムリセット回路975からのシステムリセット信号を受ける前に完了するように、電圧監視回路の検出電圧の設定が行われている。
Further, as described above, the backup flag that is set after the register contents are stored in the RAM area determines whether or not there is backup data to be restored when the power is turned on (whether or not it is restored from a power failure). Used when. Further, the processing of steps S801 to S810 is completed before the payout control CPU 371 receives the system reset signal from the system reset
この実施の形態では、電力供給停止時処理開始時に、バックアップフラグの確認が行われる。そして、バックアップフラグが既にセットされている場合には電力供給停止時処理を実行しない。上述したように、バックアップフラグは、必要なデータのバックアップが完了し、その後電力供給停止時処理が完了したことを示すフラグである。従って、例えば、リセット待ちのループ状態で何らかの原因で再度NMIが発生したとしても、電力供給停止時処理が重複して実行されてしまうようなことはない。 In this embodiment, the backup flag is confirmed at the start of the power supply stop process. If the backup flag is already set, the power supply stop process is not executed. As described above, the backup flag is a flag indicating that the backup of necessary data has been completed and the power supply stop process has been completed thereafter. Therefore, for example, even if NMI occurs again for some reason in a loop waiting for reset, the power supply stop process is not repeatedly executed.
ただし、割込処理中では他の割込がかからないような仕様のCPUを用いている場合には、ステップS803の判断は不要である。 However, if a CPU with a specification that does not cause other interrupts during interrupt processing is used, the determination in step S803 is not necessary.
また、この実施の形態では、払出制御用CPU371は、マスク不能外部割込端子(NMI端子)を介して電源基板からのNMI割込信号(電源監視手段からのNMI割込信号)を検知したが、NMI割込信号をマスク可能割込割込端子(INT端子)に導入してもよい。その場合には、INT処理によって図49に示された停電発生NMI処理が実行される。また、入力ポートを介してNMI割込信号を検知してもよい。その場合には、払出制御用CPU371が実行するメイン処理において、入力ポートの監視が行われる。 In this embodiment, the payout control CPU 371 detects the NMI interrupt signal from the power supply board (NMI interrupt signal from the power supply monitoring means) via the non-maskable external interrupt terminal (NMI terminal). The NMI interrupt signal may be introduced to the maskable interrupt terminal (INT terminal). In that case, the power failure occurrence NMI process shown in FIG. 49 is executed by the INT process. Further, an NMI interrupt signal may be detected via the input port. In that case, the input port is monitored in the main process executed by the payout control CPU 371.
図50は、バックアップパリティデータ作成方法の一例を説明するための説明図である。ただし、図50に示す例では、簡単のために、バックアップデータRAM領域のデータのサイズを3バイトとする。電源電圧低下にもとづく停電発生処理において、図50に示すように、バックアップチェックデータ領域に、初期データ(この例では00H)が設定される。次に、「00H」と「F0H」の排他的論理和がとられ、その結果と「16H」の排他的論理和がとられる。さらに、その結果と「DFH」の排他的論理和がとられる。そして、その結果(この例では「39H」)を反転して得られた値(この例では「C6H」)がバックアップパリティデータ領域に設定される。 FIG. 50 is an explanatory diagram for explaining an example of a backup parity data creation method. However, in the example shown in FIG. 50, the size of the data in the backup data RAM area is 3 bytes for simplicity. In the power failure generation process based on the power supply voltage drop, as shown in FIG. 50, initial data (00H in this example) is set in the backup check data area. Next, an exclusive logical sum of “00H” and “F0H” is taken, and an exclusive logical sum of “16H” is obtained. Further, an exclusive OR of the result and “DFH” is taken. Then, a value (“C6H” in this example) obtained by inverting the result (“39H” in this example) is set in the backup parity data area.
電源が再投入されたときには、停電復旧処理においてパリティ診断が行われる。バックアップ領域の全データがそのまま保存されていれば、電源再投入時に、図49に示すようなデータがバックアップ領域に設定されている。 When power is turned on again, parity diagnosis is performed in the power failure recovery process. If all data in the backup area is stored as it is, data as shown in FIG. 49 is set in the backup area when the power is turned on again.
ステップS704の処理において、払出制御用CPU371は、図49のステップS806およびステップS807にて実行された処理と同様の処理を行う。すなわち、バックアップチェックデータ領域に、初期データ(この例では00H)が設定され、「00H」と「F0H」の排他的論理和がとられ、その結果と「16H」の排他的論理和がとられる。さらに、その結果と「DFH」の排他的論理和がとられる。そして、その結果(この例では「39H」)を反転した最終演算結果を得る。バックアップ領域の全データがそのまま保存されていれば、最終的な演算結果は、「C6H」、すなわちバックアップチェックデータ領域に設定されているデータと一致する。バックアップRAM領域内のデータにビット誤りが生じていた場合には、最終的な演算結果は「C6H」にならない。 In the process of step S704, the payout control CPU 371 performs the same process as the process executed in steps S806 and S807 of FIG. That is, initial data (00H in this example) is set in the backup check data area, an exclusive OR of “00H” and “F0H” is taken, and an exclusive OR of “16H” is taken with the result. . Further, an exclusive OR of the result and “DFH” is taken. Then, a final calculation result obtained by inverting the result (“39H” in this example) is obtained. If all the data in the backup area is stored as it is, the final calculation result matches “C6H”, that is, the data set in the backup check data area. If a bit error has occurred in the data in the backup RAM area, the final calculation result is not “C6H”.
よって、払出制御用CPU371は、最終的な演算結果とバックアップチェックデータ領域に設定されているデータとを比較して、一致すればパリティ診断正常とする。一致しなければ、パリティ診断異常とする。 Therefore, the payout control CPU 371 compares the final calculation result with the data set in the backup check data area, and if they match, the parity diagnosis is normal. If they do not match, the parity diagnosis is abnormal.
以上のように、この実施の形態では、払出制御手段には、遊技機の電源が断しても、所定期間電源バックアップされる記憶手段(この例ではバックアップRAM)が設けられ、電源投入時に、払出制御用CPU371(具体的には払出制御用CPU371が実行するプログラム)は、記憶手段がバックアップ状態にあればバックアップデータにもとづいて払出状態を回復させる払出状態復旧処理(ステップS706)を行うように構成される。 As described above, in this embodiment, the payout control means is provided with a storage means (in this example, a backup RAM) that is backed up for a predetermined period of time even when the gaming machine is turned off. The payout control CPU 371 (specifically, the program executed by the payout control CPU 371) performs a payout state recovery process (step S706) for recovering the payout state based on the backup data if the storage means is in the backup state. Composed.
以下、払出状態復旧処理について説明する。
図51は、図33のステップS706に示された払出状態復旧処理の一例を示すフローチャートである。この例では、払出制御用CPU371は、バックアップRAMに保存されていた値をレジスタに復元する(ステップS861)。そして、バックアップRAMに保存されていたデータにもとづいて停電時の払出状態を復旧するための処理を行う。例えば、賞球中処理中フラグのセット等を行う。
Hereinafter, the payout state recovery process will be described.
FIG. 51 is a flowchart showing an example of the payout state restoration process shown in step S706 of FIG. In this example, the payout control CPU 371 restores the value stored in the backup RAM to the register (step S861). And the process for recovering the payout state at the time of power failure is performed based on the data stored in the backup RAM. For example, an in-price ball processing flag is set.
払出状態を復帰させると、この実施の形態では、払出制御用CPU371は、前回の電源断時の割込許可/禁止状態を復帰させるために、バックアップRAMに保存されていたパリティフラグの値を確認する(ステップS862)。パリティフラグがクリアであれば、割込許可設定を行う(ステップS863)。一方、パリティフラグがオンであれば、そのまま(ステップS701aで設定された割込禁止状態のまま)払出状態復旧処理を終える。 When the payout state is restored, in this embodiment, the payout control CPU 371 checks the value of the parity flag stored in the backup RAM in order to restore the interrupt permission / prohibition state at the previous power-off. (Step S862). If the parity flag is clear, interrupt permission setting is performed (step S863). On the other hand, if the parity flag is on, the payout state recovery process is finished as it is (while keeping the interrupt disabled state set in step S701a).
なお、ここでは、払出状態復旧処理が終了すると払出制御メイン処理にリターンするように払出状態復旧処理プログラムが構成されているが、電力供給停止時処理において保存されているスタックポインタが指すスタックエリア(バックアップRAM領域にある)に記憶されているアドレス(電源断時のNMI割込発生時に実行されていたアドレス)に戻るようにしてもよい。 Here, the payout state recovery processing program is configured to return to the payout control main process when the payout state recovery process ends, but the stack area (pointed to by the stack pointer stored in the power supply stop process) It is also possible to return to the address stored in the backup RAM area (the address that was executed when the NMI interrupt occurred when the power was turned off).
以上に説明したしたように、この実施の形態では、特定レジスタとしてのCTCのタイマカウンタレジスタCLK/TRG2の値が所定値(この例では0)になると払出制御用CPU371においてコマンド受信処理のための割込がかかる。CTCは、他の割込との優先管理が容易なものであり、CTCを使用することによって、容易に優先度が高く、また、割込契機の設定処理が容易なコマンド受信処理方式を実現することができる。 As described above, in this embodiment, when the value of the timer counter register CLK / TRG2 of the CTC as the specific register reaches a predetermined value (0 in this example), the payout control CPU 371 performs command reception processing. Interruption takes. CTC is easy to prioritize management with other interrupts, and by using CTC, the priority is easily high, and the command reception processing method that makes it easy to set the interrupt trigger is realized. be able to.
なお、この各実施の形態では、払出制御手段を例にしたが、その他の電気部品制御手段、例えば、表示制御手段、音声制御手段、ランプ制御手段等も上述したような処理によって遊技制御手段からの制御コマンドを確実に、かつ、迅速に受信することができる。また、表示制御手段、音制御手段およびランプ制御手段等についても、上述した電源監視制御を行うように構成し、停電発生NMI処理においてクリア信号を出力して、それぞれの電気部品制御手段が制御する電気部品の作動を停止するようにしてもよい。そのように構成すれば、停止状態となる前に各電気部品の作動を停止状態にすることができ、適切な停止状態で電源復旧を待機することができる。 In each of the embodiments, the payout control means is taken as an example. However, other electrical component control means such as a display control means, a sound control means, a lamp control means, and the like are also processed from the game control means by the processing as described above. The control command can be received reliably and promptly. Further, the display control means, the sound control means, the lamp control means, and the like are also configured to perform the power supply monitoring control described above, and a clear signal is output in the power failure occurrence NMI process, and each electric component control means controls. You may make it stop the action | operation of an electrical component. If comprised in that way, before it will be in a stop state, the operation | movement of each electric component can be made into a stop state, and it can wait for a power supply restoration in a suitable stop state.
また、上記の実施の形態では、電源監視回路は電源基板910に設けられたが、電源監視回路は主基板31や払出制御基板37などの電気部品制御基板に設けられていてもよい。なお、電源回路が搭載された電気部品制御基板が構成される場合には、電源基板には、電源監視回路は搭載されない。
In the above embodiment, the power supply monitoring circuit is provided on the
上記の各実施の形態のパチンコ遊技機1は、始動入賞にもとづいて可変表示部9に可変表示される特別図柄の停止図柄が所定の図柄の組み合わせになると所定の遊技価値が遊技者に付与可能になる第1種パチンコ遊技機であったが、始動入賞にもとづいて開放する電動役物の所定領域への入賞があると所定の遊技価値が遊技者に付与可能になる第2種パチンコ遊技機や、始動入賞にもとづいて可変表示される図柄の停止図柄が所定の図柄の組み合わせになると開放する所定の電動役物への入賞があると所定の権利が発生または継続する第3種パチンコ遊技機であっても、本発明を適用できる。
In the
さらに、パチンコ遊技機に限られず、スロット機等においても、何らかの動作をする電気部品が備えられている場合などには本発明を適用することができる。 Furthermore, the present invention is not limited to pachinko gaming machines, and the present invention can be applied to slot machines and the like when electrical components that perform some kind of operation are provided.
1 パチンコ遊技機
31 主基板
37 払出制御基板
53 基本回路
56 CPU
371 払出制御用CPU
570 出力ポート(出力ポート0)
571 出力ポート(出力ポート1)
572 出力ポート(出力ポート2)
573 出力ポート(出力ポート3)
574 出力ポート(出力ポート4)
902 電源監視用IC
910 電源基板
1
371 CPU for payout control
570 output port (output port 0)
571 Output port (Output port 1)
572 Output port (Output port 2)
573 Output port (Output port 3)
574 Output port (Output port 4)
902 Power supply monitoring IC
910 Power supply board
Claims (1)
遊技の進行を制御するとともに指令情報としてコマンドを出力する遊技制御手段と、
前記遊技制御手段からコマンドを受信し受信したコマンドに応じて遊技機に設けられる電気部品を制御するための電気部品制御処理を行う複数の電気部品制御手段とを含み、
前記コマンドは2バイトのコマンドデータで構成され、
前記遊技制御手段は、前記複数の電気部品制御手段に対してコマンドデータとコマンドデータの取込みを指定する取込信号とを出力するためのコマンド出力処理を実行し、前記コマンド出力処理において前記複数の電気部品制御手段に対するコマンドデータおよび取込信号を同一のサブルーチンをコールして出力し、
前記遊技制御手段は、コマンドにおける1バイト目のコマンドデータを出力して取込信号を出力した後、所定期間経過後に2バイト目のコマンドデータを出力し、
前記遊技制御手段は、前記所定期間を、前記複数の電気部品制御手段のそれぞれがコマンドデータを受信するために要する期間のうちの最大の期間以上の値として、コマンドデータを出力し、
前記電気部品制御手段は、所定周期で発生する割込に応じて所定の定期割込処理を実行するとともに、前記遊技制御手段からの取込信号の入力にもとづく割込に応じて前記遊技制御手段が出力したコマンドを受信するためのコマンド受信処理を実行し、前記コマンド受信処理を前記定期割込処理よりも優先して実行する
ことを特徴とする遊技機。 A gaming machine in which a player can play a predetermined game,
Game control means for controlling the progress of the game and outputting a command as command information ;
And a plurality of electrical components control means for electrical components control process for controlling the electrical components provided in the gaming machine in response to a command received by receiving a command from said game control unit,
The command is composed of 2-byte command data,
The game control means executes the command output process for outputting an accepting signal that specifies the incorporation of command data and command data to the plurality of electrical components control means, the plurality of the said command output processing The command data for the electrical component control means and the capture signal are output by calling the same subroutine.
The game control means outputs command data of the first byte in the command and outputs a capture signal, and then outputs command data of the second byte after a predetermined period of time elapses,
The game control means outputs the command data by setting the predetermined period as a value equal to or greater than a maximum period of periods required for each of the plurality of electrical component control means to receive command data,
The electrical component control means executes a predetermined periodic interrupt process according to an interrupt generated at a predetermined cycle, and the game control means according to an interrupt based on an input of a capture signal from the game control means A game machine that executes a command reception process for receiving a command output from the computer, and executes the command reception process in preference to the periodic interrupt process.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006010409A JP3999244B2 (en) | 2006-01-18 | 2006-01-18 | Game machine |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006010409A JP3999244B2 (en) | 2006-01-18 | 2006-01-18 | Game machine |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000065783A Division JP3773747B2 (en) | 2000-03-09 | 2000-03-09 | Game machine |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006056324A Division JP3999247B2 (en) | 2006-03-02 | 2006-03-02 | Game machine |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006110375A JP2006110375A (en) | 2006-04-27 |
JP3999244B2 true JP3999244B2 (en) | 2007-10-31 |
Family
ID=36379340
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006010409A Expired - Fee Related JP3999244B2 (en) | 2006-01-18 | 2006-01-18 | Game machine |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3999244B2 (en) |
-
2006
- 2006-01-18 JP JP2006010409A patent/JP3999244B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006110375A (en) | 2006-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3773747B2 (en) | Game machine | |
JP3621627B2 (en) | Game machine | |
JP2001252451A (en) | Game machine | |
JP4031018B2 (en) | Game machine | |
JP4137346B2 (en) | Game machine | |
JP3828347B2 (en) | Game machine | |
JP2001347013A (en) | Game machine | |
JP3999244B2 (en) | Game machine | |
JP3462829B2 (en) | Gaming machine | |
JP3999245B2 (en) | Game machine | |
JP4065888B2 (en) | Game machine | |
JP3999247B2 (en) | Game machine | |
JP3773746B2 (en) | Game machine | |
JP4112463B2 (en) | Game machine | |
JP4056683B2 (en) | Game machine | |
JP2007289788A (en) | Game machine | |
JP3792476B2 (en) | Game machine | |
JP4226611B2 (en) | Game machine | |
JP2009233464A (en) | Game machine | |
JP4137358B2 (en) | Game machine | |
JP2002011203A (en) | Game machine | |
JP4137354B2 (en) | Game machine | |
JP4031017B2 (en) | Game machine | |
JP4031016B2 (en) | Game machine | |
JP4209071B2 (en) | Game machine |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060302 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070731 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070808 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3999244 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130817 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |