JP3992512B2 - Electronic circuit equipment - Google Patents
Electronic circuit equipment Download PDFInfo
- Publication number
- JP3992512B2 JP3992512B2 JP2002050942A JP2002050942A JP3992512B2 JP 3992512 B2 JP3992512 B2 JP 3992512B2 JP 2002050942 A JP2002050942 A JP 2002050942A JP 2002050942 A JP2002050942 A JP 2002050942A JP 3992512 B2 JP3992512 B2 JP 3992512B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- electronic circuit
- voltage
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明はテレビ受像器又はCATV等の電子機器の増幅回路あるいは周波数変換回路に用いられる電子回路装置に関する。
【0002】
【従来の技術】
図7は従来のベース接地を有する差動増幅回路である。差動電圧電流変換回路1はエミッタ電極が共通接続された1対のトランジスタ2とトランジスタ3とよりなる。前記トランジスタ2及びトランジスタ3のベース電極には入力差動電圧Vinが加えられ、又エミッタ電極には動作電流源IAからの動作電流I1は供給される。
【0003】
ベース共通接続回路4はべース電極が共通接続された対をなすのトランジスタ5とトランジスタ6とよりなり、トランジスタ5のエミッタ電極は前記トランジスタ2のコレクタ電極に接続され、またトランジスタ6のエミッタ電極は前記トランジスタ3のコレクタ電極に接続されている。そしてトランジスタ5及びトランジスタ6のコレクタ電極には負荷7及び負荷8が夫々接続されている。
【0004】
今トランジスタ2及びトランジスタ3の電圧電流変換コンダクタンスgmは動作電流I1で以下の式のように表される。
【0005】
gm=ΔI/ΔV=I1/4VT
VT=kT/q
となる
ここでΔIはトランジスタ2とトランジスタ3のコレクタ電極から引き込む出力電流差、またΔVはトランジスタ2とトランジスタ3のベース電極に加わる入力電圧差、さらにkはボルツマン定数、Tは絶対温度、qは電子の電荷量である。
【0006】
前記ベース接地回路4は対をなすトランジスタ5及びトランジスタ6のベース電極が共通接続され、ベース接地回路として動作するため、図7のアンプの電圧利得Vaは入力差動電圧をVin、負荷7及び負荷8の抵抗値をRL(RL1=RL2)とすると、
Va=Vout/Vin=gm・RL=I1/4VT×RL
となり、動作電流I1と前記負荷7又は負荷8の抵抗値RL及び物理定数qで表せる。
【0007】
前記ベース接地回路4のベース接地された効果は、周波数応答を悪化させるミラー容量の無効化として知られている。具体的には差動電圧電流変換回路1のトランジスタ2とトランジスタ3のコレクタ電圧は、ベース接地回路4のトランジスタ5とトランジスタ6のエミッタ電極に接続されているので、ほとんど変化することがなく、前記トランジスタ2とトランジスタ3のベース・コレクタ間の容量による負帰還での利得減少を防ぐことができる。
【0008】
しかしながら、ベース接地回路4のトランジスタ5とトランジスタ6のコレクタ直流電圧は、前記入力差動電圧Vin=0のとき、電源電圧VccからRL×0.5×I1だけさがったものになるために利得を大きくするためには前記動作電流I1を大きくするか、抵抗値Rlを大きくする必要があり、おのずから限界がある。従って差動増幅回路1が本来持つ電圧電流変換の非線形特性のために大入力かつ高利得を両立させることが困難である。
【0009】
図8は前述の従来回路の入力差動電圧対出力電圧特性図である。前記入力差動電圧Vinに対する出力電圧Vout1及びVout2はある電圧以上及びある電圧以下では目で見てわかるほど明らかに線形性が失われており、入力差動信号を利得倍した精度のよい増幅は期待できない。
【0010】
図9は前記図7の電子回路装置を改良した電子回路装置のブロック図である。図1と異なるところは差動電圧電流変換回路1のトランジスタ2及びトランジスタ3のエミッタ電極にエミッタ抵抗9及びエミッタ抵抗10を接続した以外は同じである。前記エミッタ抵抗9及びエミッタ抵抗10を挿入し、利得を減少させることにより線形性を保つことを行っている。
【0011】
図10から分かるように、入力差動電圧Vinに対する出力電圧Vout1及びVout2はある電圧以上及びある電圧以下での線形性が改善されていることが分る。しかし代わりに前記入力差動電圧Vinに対する出力電圧Vout1及びVout2の変化が減少していることが分る。
【0012】
このときの電圧電流変換コンダクタンスgmは
gm=1/2RE
(4VT/I1<<2REとする)、REはエミッタ抵抗9及び10の抵抗値である。
となり、電圧利得Vaが
Va=gm・RL=RL/2RE
となり、減少していることが分る。
【0013】
【発明が解決しようとする課題】
前述したように、差動電圧電流変換回路に接続されたベース接地回路は周波数応答を悪化させるミラー容量の無効化とする効果がある。前述した如く、差動電圧電流変換回路の各トランジスタのコレクタ電圧は、前記ベース接地回路の各トランジスタのエミッタ電極に接続されているので、ほとんど変化することがなく、差動電圧電流変換回路の各トランジスタのベース・コレクタ間の容量による負帰還での利得減少を防ぐことができる。
【0014】
しかしながら、ベース接地回路の各トランジスタのコレクタ直流電圧は、前記入力差動電圧が0Vのとき、電源電圧Vccから0.5I1×RL分だけさがったものになるために利得を大きくすることにおのずから限界があり、差動増幅回路が本来持つ電圧電流変換の非線形特性のために大入力かつ高利得を両立させることが困難である。
【0015】
そこで前記差動電圧電流変換回路の各トランジスタのエミッタ電極にエミッタ抵抗を接続することにより前記結合抵抗を挿入し、利得を減少させることにより線形性を保つことを行っている。しかし前記入力差動電圧に対する出力電圧の変化が減少してしまい、利得を減少させることなく線形性を保持することが出来なかった。
【0016】
【課題を解決するための手段】
本発明は利得を減少させることなく線形性を保持する電子回路装置を提供するもので、
本発明は第1トランジスタと第2トランジスタとよりなる差動電圧電流変換回路と、ベース電極が共通接続され、コレクタ電極に夫々負荷が接続された第3トランジスタと第4トランジスタよりなるベース共通接続回路とを備え、前記第3トランジスタのエミッタ電極を第1トランジスタのコレクタ電極に接続すると共に前記第4トランジスタのエミッタ電極を第2トランジスタのコレクタ電極に接続し、且つ第1トランジスタと第2トランジスタのコレクタ電極を抵抗で接続し、前記抵抗の中点に前記差動電圧電流変換回路の動作電流を超えない一定の電流を注入する電流源を備えた電子回路装置を提供する。
【0017】
又本発明は前記差動電圧電流変換回路の第1トランジスタと第2トランジスタに加えられる入力差動信号の電位差に応じ増幅された出力信号を負荷に取出す増幅回路である電子回路装置を提供する。
【0018】
本発明は対をなす第1トランジスタと第2トランジスタとよりなる第1差動電圧電流変換回路と、各々のコレクタ電極に負荷が接続され、エミッタ電極が第1差動電圧電流変換回路の各トランジスタのコレクタ電極に接続されたトランジスタを有する第2及び第3電圧電流変換回路とを設け、前記第1差動電圧電流変換回路の第1トランジスタと第2トランジスタのコレクタ電極を抵抗で接続し、前記抵抗の中点に前記差動電圧電流変換回路の動作電流を超えない一定の電流を注入する電流源を備えた電子回路装置を提供する。
【0019】
さらに本発明は第2及び第3電圧電流変換回路に加えられる入力差動信号の周波数に応じて第1差動電圧電流変換回路に加えられた入力差動信号と周波数変換された出力信号を負荷に取出す周波数変換回路である電子回路装置を提供する。
【0020】
本発明は対をなす第1トランジスタと第2トランジスタとよりなる第1差動電圧電流変換回路と、エミッタ電極が結合され、コレクタ電極に夫々負荷が接続された第3トランジスタと第5トランジスタよりなる第2差動電圧電流変換回路と、エミッタ電極が結合され、コレクタ電極に夫々負荷が接続された第4トランジスタと第6トランジスタよりなる第3差動電圧電流変換回路とを備え、前記第3及び第5トランジスタのエミッタ電極を第1トランジスタのコレクタ電極に接続すると共に前記第4及び第6トランジスタのエミッタ電極を第2トランジスタのコレクタ電極に接続し、且つ第1トランジスタと第2トランジスタのコレクタ電極を抵抗で接続し、前記第3トランジスタと第4トランジスタのベース電極及び前記第5トランジスタと第6トランジスタのベース電極とを夫々共通接続し、前記抵抗の中点に前記差動電圧電流変換回路の動作電流を超えない一定の電流を注入する電流源を備えた電子回路装置を提供する。
【0021】
本発明は前記夫々共通接続した第3トランジスタと第4トランジスタのベース電極及び前記第5トランジスタと第6トランジスタのベース電極とに加えられる入力差動信号の周波数差に応じて第1差動電圧電流変換回路に加えられる入力差動信号を周波数変換した出力信号を負荷に取出す周波数変換回路である電子回路装置を提供する。
【0022】
本発明は前記夫々共通接続した第3トランジスタと第4トランジスタのベース電極及び前記第5トランジスタと第6トランジスタのベース電極とに加えられる入力差動信号の電位差に応じて第1差動電圧電流変換回路に加えられた入力差動信号が増幅された出力信号を負荷に取出す可変利得増幅回路である電子回路装置を提供する。
【0023】
【発明の実施の形態】
本発明の電子回路装置を図1〜図6に従って説明する。
【0024】
図1は本発明の電子回路装置の図で、差動電圧電流変換回路11は1対の第1トランジスタ12と第2トランジスタ13とよりなり、前記第1トランジスタ12及び第2トランジスタ13のベース電極には入力差動電圧Vinが加えられる。又前記第1トランジスタ12及び第2トランジスタ13のエミッタ電極は結合抵抗14及び結合抵抗15を介して結合されて、その中点には動作電流I1を供給する第1電流源IAが接続されている。尚前記第1トランジスタ12と第2トランジスタ13のエミッタ電極は抵抗を介さず直接結合し第1電流源IAに接続してもよい。
【0025】
ベース共通接続回路17はべース電極が共通接続され接地された対をなす第3トランジスタ18と第4トランジスタ19とよりなり、第3トランジスタ18のエミッタ電極は前記第1トランジスタ12のコレクタ電極に接続され、また第4トランジスタ19のエミッタ電極は前記第2トランジスタ13のコレクタ電極に接続されている。そして第3トランジスタ18及び第4トランジスタ19のコレクタ電極には負荷20及び負荷21が夫々接続されている。
【0026】
さらに第3トランジスタ18のエミッタ電極が接続された前記第1トランジスタ12のコレクタ電極と第4トランジスタ19のエミッタ電極が接続された前記第2トランジスタ13のコレクタ電極とは抵抗22及び抵抗23を介して結合され、その結合された中点に差動電圧電流変換回路11の前記動作電流I1を超えない一定の電流I2を注入する第2電流源IBが接続されている。
【0027】
本発明の電子回路装置は上述の構成をなし差動電圧電流変換回路11の第1トランジスタ12のベース電極に加えられる差動電位Vinに応じて負荷20及び負荷21に出力電圧が得られる。ところで第2電流源IBの電流I2は、抵抗22及び抵抗23を介して夫々差動電圧電流変換回路11の第1トランジスタ12及び第2トランジスタ23に注入されているため、負荷抵抗20及び負荷抵抗21に流れる直流電流は結果的に減少する。
【0028】
そこで、負荷20の抵抗値RL3及び負荷21の抵抗値RL4を図7及び図9に示めす従来の負荷7の抵抗値RL1及び負荷8の抵抗値RL2より大きくすることにより、直流電位を同じ電位まで下げることができる。この場合電圧利得Vaは、先の式と同様に
Va=gm・RLa=RLa/2RE
但しRLa=RL3=RL4
で表される。
【0029】
図2に示めすように負荷20、21の抵抗値RL3、RL4を従来回路の負荷7、8の負荷抵抗値RL1、RL2より大きくした分だけ図10に比して利得を向上したことができる。さらに図8の従来の電子回路装置の入力差動信号差対出力信号特性に比較して非線形性向上が見て取れる。
【0030】
図3に示めすように、非線形性の向上は差動増幅回路1の入出力特性での比較でより具体的に理解できる。横軸が入力差動信号の大きさで、縦軸が出力信号の大きさを表し、点線□が図7の従来の電子回路装置の入出力特性、点線×が図9の従来の電子回路装置の入出力特性、実線◇が図1の本発明の電子回路装置の入出力特性である。本発明の電子回路装置の入出力特性は図7の従来の電子回路装置の入出力特性と比較して利得がほぼ同じであるにもかかわらず高調波成分が非常に小さく、右下に示したように歪特性が改善されていることを分る。又電子回路装置の入出力特性は図9の従来の電子回路装置の入出力特性と比較して歪特性はほぼ同じであるが、電圧利得が大きく取れていることが分る。
【0031】
図4は本発明の電子回路装置を周波数変換回路に用いた実施例を示めすブロック図である。第1差動電圧電流変換回路22は前述と同様に1対の第1トランジスタ12と第2トランジスタ13とよりなり、前記第1トランジスタ12及び第2トランジスタ13のベース電極には入力差動信号f1が加えられる。又前記第1トランジスタ12及び第2トランジスタ13のエミッタ電極には直接に第1電流源I1が接続されているが、前述と同様に結合抵抗14及び結合抵抗15を介して結合し前記第1電流源I1に接続してもよい。
【0032】
第2差動電圧電流変換回路33は前記第3トランジスタ18と第5トランジスタ35とよりなり、第3差動電圧電流変換回路34は第4トランジスタ19と第6トランジスタ36を有し、前記第5トランジスタ35と第6トランジスタ36のコレクタ電極に夫々負荷37と負荷38が接続されている。
【0033】
前記第3トランジスタ18と第4トランジスタ19のベース電極及び前記第5トランジスタ35と第6トランジスタ36のベース電極とは各々接続されている。
【0034】
又第3トランジスタ18と第5トランジスタ35のエミッタ電極は結合され、前記第1差動電圧電流変換回路32の第1トランジスタ12のコレクタ電極に接続されている。同様に第4トランジスタ19と第6トランジスタ36のエミッタ電極は結合され、第1差動電圧電流変換回路32の第2トランジスタ13のコレクタ電極に接続されている。
【0035】
前記第1トランジスタ12のコレクタ電極と前記第2トランジスタ13のコレクタ電極とは前記と同じく抵抗22及び抵抗23を介して結合され、その結合された中点の第1電流源IAから第1差動電圧電流変換回路32の動作電流I1を超えない一定に電流I2を注入する第2電流源IBが接続されている。
【0036】
図5に示めすように、共通接続された第3トランジスタ18と第4トランジスタ19のベース電極と第5トランジスタ35と第6トランジスタ36のベース電極に周波数f2の入力差動信号が加えられる。この場合にも第2電流源IBからの電流I2が第1トランジスタ12と第2トランジスタ13に抵抗22、23を介して加えられるため、第1トランジスタ12と第2トランジスタ13のベース電極に加えられる図5(ロ)に示す入力差動信号の周波数f1との和の周波数f1+f2と差の周波数f1−f2との周波数変換された図5(イ)に示す出力信号が負荷20、21等から歪みがなく取出されることとなる。
【0037】
図6は本発明の電子回路装置を可変利得変換回路に用いた実施例を示めすブロック図で、前記共通接続された第3トランジスタ18と第4トランジスタ19のベース電極と第5トランジスタ35と第6トランジスタ36のベース電極に直流電位差Eoを有する信号が加えられる。従って前述と同様に第2電流源IBからの電流I2が第1トランジスタ12と第2トランジスタ13に抵抗22、23を介して加えられるため、前記第3トランジスタ18と第4トランジスタ19のベース電極と第5トランジスタ35と第6トランジスタ36のベース電極に加えられる直流電位差の電流分配の比率を変えることにより負荷20、21から利得を変化させた歪みがない大出力信号を取出され、可変利得増幅回路としても利用できる。
【0038】
【発明の効果】
本発明の電子回路装置はベース電極が共通接続された第1トランジスタと第2トランジスタとよりなる第1差動電圧電流変換回路に、第2差動電圧変換回路を構成する第3トランジスタと第4トランジスタのエミッタ電極を第1及び第2トランジスタのコレクタ電極に夫々接続すると共に、前記第1トランジスタと第2トランジスタのコレクタ電極を抵抗で接続し、前記抵抗の中点に前記差動電圧電流変換回路の動作電流を超えない一定の電流を注入したので、前記負荷に流れる直流電位を減少させることことが出来、その分負荷の抵抗を大きく出来る。従って負荷の抵抗を大きくした分だけ利得を向上し、かつ歪を少なくした出力信号を取出すことができる。
【0039】
また本発明の電子回路装置は周波数変換回路及び可変利得増幅回路に用いた場合にも前記と同様に利得を向上し、かつ歪を少なくした出力信号を取出すことができる。
【図面の簡単な説明】
【図1】本発明の電子回路装置のブロック図である。
【図2】本発明の電子回路装置の入力差動信号の電位差対出力電圧の関係を示めす特性図である。
【図3】本発明及び従来の電子回路装置の入力差動信号の大きさと出力信号の大きさの関係を示めす特性図である。
【図4】本発明の電子回路装置の他の実施例を示めすブロック図である。
【図5】本発明である図4の電子回路装置の出力信号の波形図である。
【図6】本発明の電子回路装置の他の実施例を示めすブロック図である。
【図7】従来の電子回路装置のブロック図である。
【図8】図7の従来の電子回路装置の入力差動信号の電位差対出力電圧の関係を示めす特性図である。
【図9】従来の電子回路装置の他の実施例を示めすブロック図である。
【図10】図9の従来の電子回路装置の入力差動信号の電位差対出力電圧の関係を示めす特性図である。
【符号の説明】
11 差動電圧電流変換回路
12 第1トランジスタ
13 第2トランジスタ
14 結合抵抗
15 結合抵抗
17 ベース共通接続回路
18 第3トランジスタ
19 第4トランジスタ
20 負荷
21 負荷
22 抵抗
23 抵抗
32 第1差動電圧電流変換回路
33 第2差動電圧電流変換回路
34 第3差動電圧電流変換回路
35 第5トランジスタ
36 第6トランジスタ
IB 電流源[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an electronic circuit device used for an amplifier circuit or a frequency conversion circuit of an electronic device such as a television receiver or CATV.
[0002]
[Prior art]
FIG. 7 shows a conventional differential amplifier circuit having a base ground. The differential voltage /
[0003]
The base common connection circuit 4 includes a
[0004]
Now, the voltage-current conversion conductance gm of the
[0005]
gm = ΔI / ΔV = I1 / 4V T
V T = kT / q
Where ΔI is an output current difference drawn from the collector electrodes of the
[0006]
The base ground circuit 4 is commonly connected to the base electrodes of the
Va = Vout / Vin = gm · RL = I1 / 4V T × RL
Thus, it can be expressed by the operating current I1, the resistance value RL of the
[0007]
The effect of grounding the base of the grounded base circuit 4 is known as the invalidation of the mirror capacitance that deteriorates the frequency response. Specifically, the collector voltages of the
[0008]
However, the collector DC voltage of the
[0009]
FIG. 8 is a characteristic diagram of input differential voltage versus output voltage of the above-described conventional circuit. The output voltages Vout1 and Vout2 with respect to the input differential voltage Vin are apparently lost in linearity above a certain voltage and below a certain voltage so that the linearity is clearly lost. I can't expect it.
[0010]
FIG. 9 is a block diagram of an electronic circuit device obtained by improving the electronic circuit device of FIG. The difference from FIG. 1 is the same except that an emitter resistor 9 and an
[0011]
As can be seen from FIG. 10, the output voltages Vout1 and Vout2 with respect to the input differential voltage Vin have improved linearity at a certain voltage or more and a certain voltage or less. However, instead, it can be seen that changes in the output voltages Vout1 and Vout2 with respect to the input differential voltage Vin are reduced.
[0012]
The voltage-current conversion conductance gm at this time is gm = 1/2 RE
(4V T / I1 << 2RE), RE is the resistance value of the
And the voltage gain Va is Va = gm · RL = RL / 2RE
It turns out that it is decreasing.
[0013]
[Problems to be solved by the invention]
As described above, the grounded base circuit connected to the differential voltage-current converter circuit has an effect of invalidating the mirror capacitance that deteriorates the frequency response. As described above, the collector voltage of each transistor of the differential voltage / current converter circuit is connected to the emitter electrode of each transistor of the base ground circuit, and therefore hardly changes, and each of the differential voltage / current converter circuits It is possible to prevent a decrease in gain due to negative feedback due to the capacitance between the base and collector of the transistor.
[0014]
However, the collector DC voltage of each transistor of the grounded base circuit is limited by 0.5I1 × RL from the power supply voltage Vcc when the input differential voltage is 0V. Because of the non-linear characteristics of voltage-current conversion inherent in the differential amplifier circuit, it is difficult to achieve both large input and high gain.
[0015]
Therefore, the linearity is maintained by inserting the coupling resistance by connecting an emitter resistance to the emitter electrode of each transistor of the differential voltage-current conversion circuit and reducing the gain. However, the change in the output voltage with respect to the input differential voltage is reduced, and the linearity cannot be maintained without reducing the gain.
[0016]
[Means for Solving the Problems]
The present invention provides an electronic circuit device that maintains linearity without reducing gain,
The present invention relates to a differential voltage-current conversion circuit comprising a first transistor and a second transistor, and a common base connection circuit comprising a third transistor and a fourth transistor each having a base electrode connected in common and a collector electrode connected to a load. The emitter electrode of the third transistor is connected to the collector electrode of the first transistor, the emitter electrode of the fourth transistor is connected to the collector electrode of the second transistor, and the collectors of the first transistor and the second transistor Provided is an electronic circuit device comprising a current source in which electrodes are connected by a resistor and a constant current that does not exceed an operating current of the differential voltage-to-current converter circuit is injected into a middle point of the resistor.
[0017]
The present invention also provides an electronic circuit device which is an amplifier circuit that takes out an output signal amplified in accordance with a potential difference between input differential signals applied to a first transistor and a second transistor of the differential voltage-current converter circuit.
[0018]
The present invention relates to a first differential voltage / current converter circuit comprising a pair of first transistor and second transistor, a load connected to each collector electrode, and an emitter electrode of each transistor of the first differential voltage / current converter circuit. Second and third voltage / current converter circuits having transistors connected to the collector electrodes of the first differential voltage / current converter circuit, the collector electrodes of the first transistor and the second transistor of the first differential voltage / current converter circuit are connected by resistors, There is provided an electronic circuit device comprising a current source for injecting a constant current not exceeding an operating current of the differential voltage-current converter circuit at a middle point of a resistor.
[0019]
Furthermore, the present invention loads the input differential signal applied to the first differential voltage-current conversion circuit and the output signal subjected to frequency conversion in accordance with the frequency of the input differential signal applied to the second and third voltage-current conversion circuits. An electronic circuit device which is a frequency conversion circuit to be taken out is provided.
[0020]
The present invention comprises a first differential voltage-current converter circuit comprising a pair of first transistor and second transistor, and a third transistor and a fifth transistor having an emitter electrode coupled and a collector electrode connected to a load, respectively. A second differential voltage-current converter circuit; and a third differential voltage-current converter circuit comprising a fourth transistor and a sixth transistor, each having an emitter electrode coupled and a collector electrode connected to a load, The emitter electrode of the fifth transistor is connected to the collector electrode of the first transistor, the emitter electrodes of the fourth and sixth transistors are connected to the collector electrode of the second transistor, and the collector electrodes of the first transistor and the second transistor are connected to each other. Base electrodes of the third transistor and the fourth transistor and the fifth transistor connected by a resistor The base electrode of the sixth transistor respectively connected in common, to provide an electronic circuit device having a current source for injecting a constant current to the midpoint of the resistor does not exceed the operating current of the differential voltage-to-current converter circuit.
[0021]
The present invention provides a first differential voltage current according to a frequency difference between input differential signals applied to the base electrodes of the third and fourth transistors and the fifth and sixth transistors connected in common. Provided is an electronic circuit device which is a frequency conversion circuit for extracting an output signal obtained by frequency-converting an input differential signal applied to a conversion circuit to a load.
[0022]
The present invention provides a first differential voltage-current conversion according to a potential difference between input differential signals applied to the base electrodes of the third and fourth transistors and the fifth and sixth transistors connected in common. An electronic circuit device is provided which is a variable gain amplifier circuit that extracts an output signal obtained by amplifying an input differential signal applied to a circuit to a load.
[0023]
DETAILED DESCRIPTION OF THE INVENTION
The electronic circuit device of the present invention will be described with reference to FIGS.
[0024]
FIG. 1 is a diagram of an electronic circuit device according to the present invention. A differential voltage-
[0025]
The base
[0026]
Further, the collector electrode of the
[0027]
The electronic circuit device of the present invention has the above-described configuration, and an output voltage is obtained at the
[0028]
Therefore, the resistance value RL3 of the
However, RLa = RL3 = RL4
It is represented by
[0029]
As shown in FIG. 2, the gain can be improved as compared with FIG. 10 by the resistance values RL3 and RL4 of the
[0030]
As shown in FIG. 3, the improvement of the non-linearity can be more specifically understood by comparing the input / output characteristics of the
[0031]
FIG. 4 is a block diagram showing an embodiment in which the electronic circuit device of the present invention is used in a frequency conversion circuit. The first differential voltage / current converting
[0032]
The second differential voltage /
[0033]
The base electrodes of the
[0034]
The emitter electrodes of the
[0035]
The collector electrode of the
[0036]
As shown in FIG. 5, an input differential signal having a frequency f2 is applied to the base electrodes of the
[0037]
FIG. 6 is a block diagram showing an embodiment in which the electronic circuit device of the present invention is used in a variable gain conversion circuit. The base electrodes of the
[0038]
【The invention's effect】
In the electronic circuit device of the present invention, a third transistor and a fourth transistor constituting the second differential voltage conversion circuit are added to the first differential voltage / current conversion circuit including the first transistor and the second transistor, the base electrodes of which are commonly connected. The emitter electrode of the transistor is connected to the collector electrode of each of the first and second transistors, the collector electrode of the first transistor and the second transistor are connected by a resistor, and the differential voltage-current conversion circuit is connected to the middle point of the resistor. Since a constant current not exceeding the operating current is injected, the DC potential flowing through the load can be reduced, and the resistance of the load can be increased accordingly. Accordingly, it is possible to extract an output signal with improved gain and reduced distortion by increasing the resistance of the load.
[0039]
Further, the electronic circuit device of the present invention can take out an output signal with improved gain and reduced distortion as described above even when used in a frequency conversion circuit and a variable gain amplifier circuit.
[Brief description of the drawings]
FIG. 1 is a block diagram of an electronic circuit device of the present invention.
FIG. 2 is a characteristic diagram illustrating a relationship between a potential difference of an input differential signal and an output voltage of the electronic circuit device of the present invention.
FIG. 3 is a characteristic diagram showing the relationship between the magnitude of an input differential signal and the magnitude of an output signal of the present invention and a conventional electronic circuit device.
FIG. 4 is a block diagram showing another embodiment of the electronic circuit device of the present invention.
5 is a waveform diagram of an output signal of the electronic circuit device of FIG. 4 according to the present invention.
FIG. 6 is a block diagram showing another embodiment of the electronic circuit device of the present invention.
FIG. 7 is a block diagram of a conventional electronic circuit device.
8 is a characteristic diagram showing a relationship between a potential difference of an input differential signal and an output voltage of the conventional electronic circuit device of FIG.
FIG. 9 is a block diagram showing another embodiment of a conventional electronic circuit device.
10 is a characteristic diagram illustrating a relationship between a potential difference of an input differential signal and an output voltage of the conventional electronic circuit device of FIG.
[Explanation of symbols]
DESCRIPTION OF
Claims (2)
前記第1トランジスタ及び前記第2トランジスタのコレクタ間に直列接続される第1抵抗及び第2抵抗と、 A first resistor and a second resistor connected in series between collectors of the first transistor and the second transistor;
前記第1抵抗及び前記第2抵抗との接続点に一定電流を供給する定電流源と、 A constant current source for supplying a constant current to a connection point between the first resistor and the second resistor;
ベースに一定電圧が印加され、エミッタが前記第1トランジスタのコレクタに接続された第3トランジスタと、 A third transistor having a constant voltage applied to the base and an emitter connected to the collector of the first transistor;
ベースに前記一定電圧が印加され、エミッタが前記第2トランジスタのコレクタに接続された第4トランジスタと、 A fourth transistor in which the constant voltage is applied to a base and an emitter is connected to a collector of the second transistor;
前記第3トランジスタのコレクタに接続された第1負荷抵抗と、 A first load resistor connected to the collector of the third transistor;
前記第4トランジスタのコレクタに接続された第2負荷抵抗と、 A second load resistor connected to the collector of the fourth transistor;
前記第1負荷抵抗と前記第3トランジスタのコレクタに接続される第1出力端子と、 A first output terminal connected to the collector of the first load resistor and the third transistor;
前記第2負荷抵抗と前記第4トランジスタのコレクタに接続される第2出力端子と、 A second output terminal connected to the second load resistor and the collector of the fourth transistor;
を備える電子回路装置であってAn electronic circuit device comprising:
前記定電流源の電流を前記差動増幅器に供給することにより、前記差動増幅器の動作電流を増加させると共に、前記第1出力端子及び前記第2出力端子の出力直流電位を上げることを特徴とする電子回路装置。 By supplying the current of the constant current source to the differential amplifier, the operating current of the differential amplifier is increased, and the output DC potentials of the first output terminal and the second output terminal are increased. Electronic circuit device to do.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002050942A JP3992512B2 (en) | 2002-02-27 | 2002-02-27 | Electronic circuit equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002050942A JP3992512B2 (en) | 2002-02-27 | 2002-02-27 | Electronic circuit equipment |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007115910A Division JP2007195260A (en) | 2007-04-25 | 2007-04-25 | Electronic circuit device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003258573A JP2003258573A (en) | 2003-09-12 |
JP3992512B2 true JP3992512B2 (en) | 2007-10-17 |
Family
ID=28663041
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002050942A Expired - Fee Related JP3992512B2 (en) | 2002-02-27 | 2002-02-27 | Electronic circuit equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3992512B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4545705B2 (en) * | 2006-03-31 | 2010-09-15 | シャープ株式会社 | Differential amplifier circuit |
JP6171311B2 (en) * | 2012-11-12 | 2017-08-02 | 住友電気工業株式会社 | Differential amplifier circuit |
-
2002
- 2002-02-27 JP JP2002050942A patent/JP3992512B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003258573A (en) | 2003-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5929710A (en) | Cascode single-ended to differential converter | |
KR930007292B1 (en) | Wideband amplifier | |
JPH01160107A (en) | Balanced voltage- current converter | |
US7719361B2 (en) | Differential amplifier with current source controlled through differential feedback | |
US7068099B2 (en) | Power amplifier module with distortion compensation | |
US7471150B2 (en) | Class AB folded cascode stage and method for low noise, low power, low-offset operational amplifier | |
JP3992512B2 (en) | Electronic circuit equipment | |
US5751192A (en) | Integrated circuit and method for generating a transimpedance function | |
US20010048336A1 (en) | Analog multiplying circuit and variable gain amplifying circuit | |
JP3404209B2 (en) | Transimpedance amplifier circuit | |
JPH06196948A (en) | Mutual conductor step | |
JP2002368559A (en) | Differential amplifier circuit, mixer circuit and variable gain amplifier circuit | |
CN116232241A (en) | Instrument amplifying circuit and current monitor | |
JPS6012331Y2 (en) | Amplifier circuit with two transistors | |
JP2007195260A (en) | Electronic circuit device | |
US20090184766A1 (en) | low-voltage wide-range linear transconductor cell | |
US6958650B1 (en) | Push-pull buffer/amplifier | |
US20230283235A1 (en) | Switched resistor for switched driver stage feedback loop | |
CN113238603B (en) | Linear voltage stabilizer, SOC chip and electronic equipment | |
JP3571920B2 (en) | FM modulation circuit | |
JP3507530B2 (en) | Logarithmic conversion circuit | |
JP4221131B2 (en) | Variable gain amplifier circuit | |
JP3367875B2 (en) | Logarithmic conversion circuit and transconductor using the same | |
JP3063432B2 (en) | Voltage control amplifier circuit | |
JPS63169106A (en) | Gain control circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050214 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070425 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070626 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070724 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130803 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |