JP3991542B2 - Programmable controller input / output unit - Google Patents
Programmable controller input / output unit Download PDFInfo
- Publication number
- JP3991542B2 JP3991542B2 JP36570499A JP36570499A JP3991542B2 JP 3991542 B2 JP3991542 B2 JP 3991542B2 JP 36570499 A JP36570499 A JP 36570499A JP 36570499 A JP36570499 A JP 36570499A JP 3991542 B2 JP3991542 B2 JP 3991542B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- unit
- output
- drive power
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は、CPUユニットや電源ユニットで構成されるプログラマブルコントローラに用いられて外部機器との間で電気信号の入出力を行う入出力ユニットに関するものである。
【0002】
【従来の技術】
図6は従来の入出力ユニットの一構成例を示しており、外部機器に接続されて電気信号を入力又は出力する入出力部(図示例では出力の構成のみを図示しているので、以下「出力部」という)7a〜7dと、入出力ユニットや電源ユニットともにマザーボードに装着されたCPUユニット(図示せず)からの命令に応じて出力部7a〜7dを制御する制御部2と、マザーボードを介して電源ユニット(図示せず)からの電源供給を受けて制御部2の動作電源Vccを作成する動作電源部3と、制御部2と出力部7a〜7dとの間を絶縁して両者の間で信号の授受を行う絶縁回路部(フォトカプラ)5とを備えている。出力部7a〜7dにおいては、フォトカプラ5のフォトトランジスタのコレクタが外部電源V1に接続され、フォトトランジスタのエミッタが出力用のトランジスタTrのベースに直接接続されるとともにバイアス抵抗を介してトランジスタTrのエミッタに接続されている。そして、各出力部7a〜7dの出力用トランジスタTrのエミッタ同士が共通接続され、この共通端子と各出力用トランジスタTrのコレクタに設けた出力端子6a〜6dが外部機器に接続される。
【0003】
ここで、絶縁回路部5に用いるフォトカプラとしては、通常の数10kHz程度の出力(又は入出力)の場合には特に電源を必要としない無電源型のフォトカプラが用いられるが、数100kHz以上の高速な出力(又は入出力)には、いわゆる高速型フォトICカプラが用いられる。この高速型フォトICカプラには通常駆動電源(5V程度)が必要である。
【0004】
図7は絶縁回路部8に上記高速型フォトICカプラを用いた入出力ユニットの一構成例を示している。ここで、制御部2の動作電源Vccを駆動電源として絶縁回路部8に供給すると制御部2側と出力部7a〜7d側を絶縁回路部8で絶縁している意味がなくなってしまうので、出力部7a〜7d側に別途駆動電源供給用の駆動電源部19を設ける必要がある。この駆動電源部19には、絶縁型のDC/DCコンバータを使って制御部2側から駆動電源を供給する方式と、非絶縁型のDC/DCコンバータを使って外部から駆動電源を供給する方式とが考えられる。前者の絶縁型のDC/DCコンバータを使う方式が理想的であるが、コストが高くつくこと、部品点数が多くなって入出力ユニットの小型化が困難になること等の問題があるので、後者の非絶縁型のDC/DCコンバータを使う方式が一般的である。
【0005】
【発明が解決しようとする課題】
ところが、駆動電源部19に上記非絶縁型のDC/DCコンバータを使うと、出力部7a〜7d側に電源端子を設けて外部機器から電源を供給することになるため、外部機器の電源が入っている場合、プログラマブルコントローラの電源を落とした状態でも駆動電源部19が動作してしまい、不要な電力が消費されてしまう。また、場合によっては出力部7a〜7dの構成上入出力ユニット自体が正常動作でない時(電源オフ時又は制御部2の暴走時)に出力部7a〜7dの出力がオンになっていることも考えられ、非制御状態で出力部7a〜7dの出力がオンしてしまうと外部機器の誤動作等の不具合が生じる虞がある。而して、このような状況は外部機器が指定されているもの(例えばモータドライバの駆動パルス出力ユニットなど)であればあまり問題にならないが、外部機器が限定されていない場合には無視することはできない。
【0006】
本発明は上記事情に鑑みて為されたものであり、その目的とするところは、起動時等において外部機器に対して誤った信号が出力されることを防止したプログラマブルコントローラの入出力ユニットを提供することにある。
【0007】
【課題を解決するための手段】
請求項1の発明は、上記目的を達成するために、CPUユニットや電源ユニットで構成されるプログラマブルコントローラに用いられて外部機器との間で電気信号の入出力を行う入出力ユニットであって、外部機器に接続されて電気信号を入力又は出力する入出力部と、CPUユニットからの命令に応じて入出力部を制御する制御部と、電源ユニットからの電源供給を受けて制御部の動作電源を作成する動作電源部と、制御部と入出力部との間を絶縁して両者の間で信号の授受を行う絶縁回路部と、外部からの電源供給を受けて絶縁回路部の出力部側の二次側駆動電源を作成する駆動電源部と、少なくとも動作電源部からの動作電源供給開始時に駆動電源部から絶縁回路部の出力部側への二次側駆動電源の供給を強制的に停止させる駆動電源停止手段とを備え、駆動電源停止手段は、少なくとも動作電源部からの動作電源供給開始時に制御部をリセットするためのリセット信号を出力するリセット回路部と、駆動電源部との間を絶縁してリセット回路部から出力されたリセット信号を駆動電源部に入力するリセット信号伝達部とを有し、リセット信号の入力中は駆動電源部の動作を停止させて成り、駆動電源部は外部から供給される入力電圧を所望の駆動電源電圧に変換する電圧変換回路を具備し、駆動電源停止手段はリセット信号によって電圧変換回路の動作を強制的に停止させて成り、電圧変換回路は、自己の出力電圧を検出するとともに検出電圧としきい値電圧とを比較して検出電圧がしきい値電圧に略一致するように出力電圧を制御する機能を有し、駆動電源停止手段は、リセット信号によって検出電圧を強制的にしきい値電圧よりも高くして成ることを特徴とし、動作電源部からの動作電源供給開始時に駆動電源停止手段によって絶縁回路部への駆動電源の供給を強制的に停止させるので、絶縁回路部は駆動電源が供給されないために動作せず、制御部の動作が不安定となる起動時等において外部機器に対して誤った信号が出力されることを防止することができる。
【0011】
請求項2の発明は、請求項1の発明において、電圧変換回路の出力端間に電圧検出用の分圧抵抗を接続し、駆動電源停止手段は、駆動電源部における外部電圧の入力端子と電圧変換回路に検出電圧が入力される検出電圧入力端子との間に挿入されてリセット信号の入力時にオフされるとともにリセット信号の非入力時にオンされるスイッチング素子を具備したことを特徴とし、請求項1の発明と同様の作用を奏する。
【0012】
請求項3の発明は、上記目的を達成するために、CPUユニットや電源ユニットで構成されるプログラマブルコントローラに用いられて外部機器との間で電気信号の入出力を行う入出力ユニットであって、外部機器に接続されて電気信号を入力又は出力する入出力部と、CPUユニットからの命令に応じて入出力部を制御する制御部と、電源ユニットからの電源供給を受けて制御部の動作電源を作成する動作電源部と、制御部と入出力部との間を絶縁して両者の間で信号の授受を行う絶縁回路部と、外部からの電源供給を受けて絶縁回路部の出力部側の二次側駆動電源を作成する駆動電源部と、少なくとも動作電源部からの動作電源供給開始時に駆動電源部から絶縁回路部の出力部側への二次側駆動電源の供給を強制的に停止させる駆動電源停止手段とを備え、駆動電源停止手段は、少なくとも動作電源部からの動作電源供給開始時に制御部をリセットするためのリセット信号を出力するリセット回路部と、駆動電源部との間を絶縁してリセット回路部から出力されたリセット信号を駆動電源部に入力するリセット信号伝達部とを有し、リセット信号の入力中は駆動電源部の動作を停止させて成り、駆動電源部は外部から供給される入力電圧を所望の駆動電源電圧に変換する電圧変換回路を具備し、駆動電源停止手段はリセット信号によって電圧変換回路の動作を強制的に停止させて成り、電圧変換回路は、出力電流を検出するとともに検出レベルが所定のしきい値レベルを超えると動作を停止する機能を有し、駆動電源停止手段は、リセット信号によって検出レベルを強制的にしきい値レベルよりも高くして成ることを特徴とし、動作電源部からの動作電源供給開始時に駆動電源停止手段によって絶縁回路部への駆動電源の供給を強制的に停止させるので、絶縁回路部は駆動電源が供給されないために動作せず、制御部の動作が不安定となる起動時等において外部機器に対して誤った信号が出力されることを防止することができる。
【0013】
請求項4の発明は、請求項3の発明において、駆動電源停止手段は、駆動電源部における外部電圧の入力端子と電圧変換回路が有する出力電流検出用端子との間に挿入されてリセット信号の入力時にオフされるとともにリセット信号の非入力時にオンされるスイッチング素子を具備したことを特徴とし、請求項3の発明と同様の作用を奏する。
【0015】
【発明の実施の形態】
(実施形態1)
図1に本発明の実施形態1の概略回路ブロック図を示す。基本的には図7に示した従来例と共通の構成を有しており、外部機器に接続されて電気信号を入力又は出力する入出力部(図示例では出力の構成のみを図示しているので、以下「出力部」という)7a〜7dと、マイコンを主構成要素とし、CPUユニットからの命令に応じて出力部7a〜7dを制御する制御部2と、マザーボードを介して電源ユニット(図示せず)からの電源供給を受けて制御部2の動作電源Vccを作成する動作電源部3と、高速型フォトICカプラから成り、制御部2と出力部7a〜7dとの間を絶縁して両者の間で信号の授受を行う絶縁回路部8と、外部からの電源供給を受けて絶縁回路部8の駆動電源を作成する駆動電源部9と、少なくとも動作電源部3からの動作電源供給開始時に制御部2をリセットするためのリセット信号を出力するリセット回路部10と、駆動電源部9との間を絶縁してリセット回路部10から出力されたリセット信号を駆動電源部9に入力するリセット信号伝達部5とを備えている。ここで、説明を簡単にするために制御部2、動作電源部3、リセット回路部10、絶縁回路部8の入力側並びにリセット信号伝達部5の入力側を制御部ブロック1と呼び、出力部7a〜7d、駆動電源部9、絶縁回路部8の出力側並びにリセット信号伝達部5の出力側を出力部ブロック4と呼ぶ。
【0016】
図2に本実施形態における駆動電源部9の具体回路構成例を示し、図4にその基本回路構成を示す。まず、図4に基づいて駆動電源部9の基本構成を説明する。外部機器などから直流電圧Vin(例えば、24V)が入力される入力端子41に、整流用のダイオード43と平滑用のコンデンサ48及びコンデンサ47の並列回路を介してDC/DCコンバータICの電源電圧端子26が接続されている。このDC/DCコンバータICは例えばシャープ社製のDC/DCコンバータ(型番:IR3M03A)であって、図3に示すような内部回路構成を有している。フリップフロップ回路36のセット端子Sにはアンドゲート35の出力端が接続され、このアンドゲート35の入力端にはコンパレータ34の出力端及び発振器32の出力端が接続される。また、発振器32の出力端はフリップフロップ回路36のリセット端子Rにも接続される。フリップフロップ回路36の出力Qはトランジスタ37のベースに接続され、トランジスタ37のコレクタが端子28となり、抵抗R3を介して入力端子41に接続される。トランジスタ37のエミッタはスイッチング用のトランジスタ39のベースに接続されるとともにバイアス抵抗38を介してトランジスタ39のエミッタに接続される。そして、トランジスタ39のコレクタ及びエミッタが端子21,22となり、端子21に供給される入力電圧をトランジスタ39でスイッチングして所望のレベルに変換した直流電圧が出力端子22とグランド端子24との間に出力される。
【0017】
コンパレータ34は、出力端子22とグランド端子24との間に挿入された分圧抵抗R1,R2で分圧された検出電圧Vsを検出電圧入力端子25から取り込み、基準電圧発生回路33から出力されるしきい値電圧Vr1と比較している。すなわち、検出電圧Vsがしきい値電圧Vr1よりも低い場合にはコンパレータ34の出力がHレベルとなり、アンドゲート35の出力は発振器32の出力に応じてH、Lが切り替わり、トランジスタ39のスイッチング動作が行われる。それに対して検出電圧Vsがしきい値電圧Vr1を超えるとコンパレータ34の出力がLレベルとなり、アンドゲート35の出力は発振器32の出力に関係なく常にLとなるため、トランジスタ39のスイッチング動作が停止する。すなわち、検出電圧がしきい値電圧Vr1よりも低いときにはトランジスタ39のオンデューティ比を大きくし、高いときにはオンデューティ比を低くすることで出力電圧を調整するPWM制御が行われるのである。
【0018】
また、発振器32にはオペアンプ31の出力端が接続されている。このオペアンプ31は出力電流検出用端子27から入力される検出電圧Vx(抵抗R3の両端電圧)と入力端子26に入力される入力電圧Vinとの差が所定のしきい値電圧30を超えた場合に発振器32の発振を停止させることで過電流保護機能を実現している。
【0019】
DC/DCコンバータICの出力端子22にはインダクタ44を介して平滑コンデンサ49が接続されており、DC/DCコンバータICのチョッパ動作によって平滑コンデンサ49の両端に所望の駆動電圧(例えば直流5V)が得られる。
【0020】
次に図2に戻って本実施形態の回路構成を説明する。抵抗R3とコンデンサ47との接続点に抵抗R8を介してスイッチング素子51のコレクタが接続されるとともに抵抗R9を介してスイッチング素子51のベースが接続され、スイッチング素子51のエミッタがDC/DCコンバータICの検出電圧入力端子25に接続される。また、スイッチング素子51のベース−エミッタ間にはリセット信号伝達部5の出力側(フォトトランジスタ)が接続される。このリセット信号伝達部5の入力側(フォトダイオード)にはナンドゲート11を介して制御部ブロック1からのリセット信号が入力される。なお、ナンドゲート11の入力にはリセット信号とエラー信号(制御部2の暴走時に出力される信号)が入力されている。
【0021】
次に本実施形態の動作を説明する。まず、プログラマブルコントローラの電源が落ちていて制御部ブロック1が動作していない状態では、リセット回路部10からもリセット信号は出力されず、リセット信号伝達部5の出力もオフとなる。このとき、駆動電源部9に外部から電源が供給されていると、スイッチング素子51には抵抗R5で制限されたベース電流が流れるためにオンとなり、DC/DCコンバータICの検出電圧入力端子25には実際の検出電圧(抵抗R2の両端電圧)並びにしきい値電圧Vr1よりも十分に高い電圧が入力されるため、DC/DCコンバータICの出力電圧が低下して駆動電圧V1が所定レベル(5V)よりも十分に低くなる。その結果、絶縁回路部8が動作せず、出力部7a〜7dの出力がLレベルに保持される。
【0022】
一方、プログラマブルコントローラの電源が投入されてから制御部2の動作が安定するまではリセット回路部10からリセット信号が出力されるが、リセット信号が出力されている間はリセット信号伝達部5の出力がオフとなってスイッチング素子51がオンし、上述と同様に絶縁回路部8が動作せずに出力部7a〜7dの出力がLレベルに保持される。そして、制御部2の動作が安定してリセット信号が出力されなくなれば、スイッチング素子51がオフしてDC/DCコンバータICの検出電圧入力端子25に分圧抵抗R2の両端電圧(本来の検出電圧)Vsのみが入力されるため、駆動電源部9から絶縁回路部8に所定の駆動電圧Vaが供給されて通常の動作が行われる。
【0023】
(実施形態2)
図5に本発明の実施形態2における駆動電源部9の具体回路構成を示している。但し、基本的な構成は実施形態1と共通するので、共通する構成には同一の符号を付して説明を省略する。
【0024】
本実施形態では、抵抗R3及びコンデンサ47と並列に抵抗R4,R5及びスイッチング素子52の直列回路62を接続し、抵抗R4,R5の接続点をDC/DCコンバータICの出力電流検出用端子27に接続し、スイッチング素子52のベースを抵抗R6を介してDC/DCコンバータICの入力端子26に接続するとともに抵抗R7を介してエミッタを接続し、さらにリセット信号伝達部5の出力側を介してスイッチング素子R7のベース−エミッタ間に接続してある。
【0025】
次に本実施形態の動作を説明する。まず、プログラマブルコントローラの電源が落ちていて制御部ブロック1が動作していない状態では、リセット回路部10からもリセット信号は出力されず、リセット信号伝達部5の出力もオフとなる。このとき、駆動電源部9に外部から電源が供給されていると、スイッチング素子52には抵抗R6で制限されたベース電流が流れるためにオンとなり、入力電圧を抵抗R4,R5で分圧した電圧がDC/DCコンバータICの出力電流検出用端子27に入力される。ここで、抵抗R4での電圧降下がしきい値電圧30以上となるように抵抗R4,R5の抵抗値が設定してあるので、DC/DCコンバータICの過電流保護機能によって発振器32が停止し、DC/DCコンバータICも動作を停止する。その結果、絶縁回路部8が動作せず、出力部7a〜7dの出力がLレベルに保持される。
【0026】
一方、プログラマブルコントローラの電源が投入されてから制御部2の動作が安定するまではリセット回路部10からリセット信号が出力されるが、リセット信号が出力されている間はリセット信号伝達部5の出力がオフとなってスイッチング素子52がオンし、上述と同様に絶縁回路部8が動作せずに出力部7a〜7dの出力がLレベルに保持される。そして、制御部2の動作が安定してリセット信号が出力されなくなれば、リセット信号伝達部5の出力がオンとなり、スイッチング素子52のベース−エミッタ間電圧が低下してスイッチング素子52がターンオフする。スイッチング素子52がオフすると抵抗R4,R5による分圧が成立しなくなり(抵抗R5が見かけ上無限大となる)、しかも出力電流検出用端子27にはほとんど電流が流れないために抵抗R4での電圧降下は無視できる。よって、出力電流検出用端子27と入力端子26との電位差は抵抗R3の電圧降下分のみと考えることができるので、DC/DCコンバータICが通常の動作を行い、駆動電源部9から絶縁回路部8に所定の駆動電圧Vaが供給されて通常の動作が行われる。
【0027】
実施形態1ではDC/DCコンバータICの検出電圧入力端子25に接続する分圧抵抗の分圧比を切り換えているため、スイッチング素子51がオフすると抵抗R5が検出電圧入力端子25に接続されることになり、抵抗R1,R2,R5の抵抗値の設定が難しくなって出力電圧を精度良く制御することが困難になるので、本実施形態の方が望ましい。
【0028】
なお、本実施形態では制御部2にマイコンが使われている場合を例示したが、例えばマイコンの代わりにSRAMタイプのFPGA(フィールド・プログラマブル・ゲート・アレイ)を使用した場合にてFPGAのデータコンフィグレーション中(FPGA)の回路データをROMからFPGAに転送する動作)の出力不安定状態の時にも出力部7a〜7dから誤った振動が出力されるようなことを防ぐことができる。また、実施形態1では出力部7a〜7dのみを例示したが入力部を備えた構成においても同様の効果を奏することができ、このような入力部の構成は従来周知の技術を用いて実現可能であるから図示並びに説明は省略する。
【0029】
【発明の効果】
請求項1の発明は、CPUユニットや電源ユニットで構成されるプログラマブルコントローラに用いられて外部機器との間で電気信号の入出力を行う入出力ユニットであって、外部機器に接続されて電気信号を入力又は出力する入出力部と、CPUユニットからの命令に応じて入出力部を制御する制御部と、電源ユニットからの電源供給を受けて制御部の動作電源を作成する動作電源部と、制御部と入出力部との間を絶縁して両者の間で信号の授受を行う絶縁回路部と、外部からの電源供給を受けて絶縁回路部の出力部側の二次側駆動電源を作成する駆動電源部と、少なくとも動作電源部からの動作電源供給開始時に駆動電源部から絶縁回路部の出力部側への二次側駆動電源の供給を強制的に停止させる駆動電源停止手段とを備え、駆動電源停止手段は、少なくとも動作電源部からの動作電源供給開始時に制御部をリセットするためのリセット信号を出力するリセット回路部と、駆動電源部との間を絶縁してリセット回路部から出力されたリセット信号を駆動電源部に入力するリセット信号伝達部とを有し、リセット信号の入力中は駆動電源部の動作を停止させて成り、駆動電源部は外部から供給される入力電圧を所望の駆動電源電圧に変換する電圧変換回路を具備し、駆動電源停止手段はリセット信号によって電圧変換回路の動作を強制的に停止させて成り、電圧変換回路は、自己の出力電圧を検出するとともに検出電圧としきい値電圧とを比較して検出電圧がしきい値電圧に略一致するように出力電圧を制御する機能を有し、駆動電源停止手段は、リセット信号によって検出電圧を強制的にしきい値電圧よりも高くして成ることを特徴とし、動作電源部からの動作電源供給開始時に駆動電源停止手段によって絶縁回路部への駆動電源の供給を強制的に停止させるので、絶縁回路部は駆動電源が供給されないために動作せず、制御部の動作が不安定となる起動時等において外部機器に対して誤った信号が出力されることを防止することができるという効果がある。
【0033】
請求項2の発明は、請求項1の発明において、電圧変換回路の出力端間に電圧検出用の分圧抵抗を接続し、駆動電源停止手段は、駆動電源部における外部電圧の入力端子と電圧変換回路に検出電圧が入力される検出電圧入力端子との間に挿入されてリセット信号の入力時にオフされるとともにリセット信号の非入力時にオンされるスイッチング素子を具備したことを特徴とし、請求項1の発明と同様の効果を奏する。
【0034】
請求項3の発明は、CPUユニットや電源ユニットで構成されるプログラマブルコントローラに用いられて外部機器との間で電気信号の入出力を行う入出力ユニットであって、外部機器に接続されて電気信号を入力又は出力する入出力部と、CPUユニットからの命令に応じて入出力部を制御する制御部と、電源ユニットからの電源供給を受けて制御部の動作電源を作成する動作電源部と、制御部と入出力部との間を絶縁して両者の間で信号の授受を行う絶縁回路部と、外部からの電源供給を受けて絶縁回路部の出力部側の二次側駆動電源を作成する駆動電源部と、少なくとも動作電源部からの動作電源供給開始時に駆動電源部から絶縁回路部の出力部側への二次側駆動電源の供給を強制的に停止させる駆動電源停止手段とを備え、駆動電源停止手段は、少なくとも動作電源部からの動作電源供給開始時に制御部をリセットするためのリセット信号を出力するリセット回路部と、駆動電源部との間を絶縁してリセット回路部から出力されたリセット信号を駆動電源部に入力するリセット信号伝達部とを有し、リセット信号の入力中は駆動電源部の動作を停止させて成り、駆動電源部は外部から供給される入力電圧を所望の駆動電源電圧に変換する電圧変換回路を具備し、駆動電源停止手段はリセット信号によって電圧変換回路の動作を強制的に停止させて成り、電圧変換回路は、出力電流を検出するとともに検出レベルが所定のしきい値レベルを超えると動作を停止する機能を有し、駆動電源停止手段は、リセット信号によって検出レベルを強制的にしきい値レベルよりも高くして成ることを特徴とし、動作電源部からの動作電源供給開始時に駆動電源停止手段によって絶縁回路部への駆動電源の供給を強制的に停止させるので、絶縁回路部は駆動電源が供給されないために動作せず、制御部の動作が不安定となる起動時等において外部機器に対して誤った信号が出力されることを防止することができるという効果がある。
【0035】
請求項4の発明は、請求項3の発明において、駆動電源停止手段は、駆動電源部における外部電圧の入力端子と電圧変換回路が有する出力電流検出用端子との間に挿入されてリセット信号の入力時にオフされるとともにリセット信号の非入力時にオンされるスイッチング素子を具備したことを特徴とし、請求項3の発明と同様の効果を奏する。
【図面の簡単な説明】
【図1】実施形態1の概略回路ブロック図である。
【図2】同上における駆動電源部の具体回路図である。
【図3】同上におけるDC/DCコンバータの概略回路図である。
【図4】同上における駆動電源部の基本的な具体回路図である。
【図5】実施形態2における駆動電源部の具体回路図である。
【図6】従来例の概略回路ブロック図である。
【図7】他の従来例の概略回路ブロック図である。
【符号の説明】
1 制御部ブロック
2 制御部
3 動作電源部
4 出力部ブロック
7a〜7d 出力部
8 絶縁回路部
9 駆動電源部
10 リセット回路部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to input and output units for inputting and outputting electrical signals to and from an external device used in a programmable controller consists of a CPU unit and the power supply unit.
[0002]
[Prior art]
FIG. 6 shows an example of the configuration of a conventional input / output unit. An input / output unit that is connected to an external device and inputs or outputs an electrical signal (in the illustrated example, only the output configuration is illustrated. 7a to 7d), a
[0003]
Here, as the photocoupler used for the
[0004]
FIG. 7 shows a configuration example of an input / output unit using the high-speed photo IC coupler in the insulating circuit section 8. Here, if the operation power supply Vcc of the
[0005]
[Problems to be solved by the invention]
However, if the non-insulated DC / DC converter is used for the drive
[0006]
The present invention has been made in view of the above circumstances, it is an object of the programmable controller output unit of which prevents an erroneous signal to an external device is output at the start-up or the like It is to provide.
[0007]
[Means for Solving the Problems]
In order to achieve the above object, the invention of
[0011]
According to a second aspect of the present invention, in the first aspect of the present invention, a voltage detection voltage dividing resistor is connected between the output terminals of the voltage conversion circuit, and the drive power supply stop means is connected to the external voltage input terminal and the voltage in the drive power supply section. A switching element that is inserted between a detection voltage input terminal to which a detection voltage is input to the conversion circuit and is turned off when a reset signal is input and is turned on when no reset signal is input. The same effect as that of the first invention is achieved.
[0012]
The invention of
[0013]
According to a fourth aspect of the present invention, in the third aspect of the present invention, the drive power supply stop means is inserted between the input terminal of the external voltage in the drive power supply section and the output current detection terminal of the voltage conversion circuit, so that the reset signal A switching element that is turned off at the time of input and turned on at the time of non-input of the reset signal is provided, and has the same effect as that of the invention of
[0015]
DETAILED DESCRIPTION OF THE INVENTION
(Embodiment 1)
FIG. 1 shows a schematic circuit block diagram of
[0016]
FIG. 2 shows a specific circuit configuration example of the drive power supply unit 9 in the present embodiment, and FIG. 4 shows a basic circuit configuration thereof. First, the basic configuration of the drive power supply unit 9 will be described with reference to FIG. A power supply voltage terminal of the DC / DC converter IC is connected to an
[0017]
The
[0018]
Further, the output terminal of the
[0019]
A smoothing
[0020]
Next, returning to FIG. 2, the circuit configuration of the present embodiment will be described. The collector of the switching
[0021]
Next, the operation of this embodiment will be described. First, in a state where the power of the programmable controller is turned off and the
[0022]
On the other hand, a reset signal is output from the
[0023]
(Embodiment 2)
FIG. 5 shows a specific circuit configuration of the drive power supply unit 9 according to the second embodiment of the present invention. However, since the basic configuration is the same as that of the first embodiment, the same configuration is denoted by the same reference numeral and description thereof is omitted.
[0024]
In the present embodiment, a
[0025]
Next, the operation of this embodiment will be described. First, in a state where the power of the programmable controller is turned off and the
[0026]
On the other hand, a reset signal is output from the
[0027]
In the first embodiment, since the voltage dividing ratio of the voltage dividing resistor connected to the detection
[0028]
In the present embodiment, the case where a microcomputer is used for the
[0029]
【The invention's effect】
The invention according to
[0033]
According to a second aspect of the present invention, in the first aspect of the present invention, a voltage detection voltage dividing resistor is connected between the output terminals of the voltage conversion circuit, and the drive power supply stop means is connected to the external voltage input terminal and the voltage in the drive power supply section. A switching element that is inserted between a detection voltage input terminal to which a detection voltage is input to the conversion circuit and is turned off when a reset signal is input and is turned on when no reset signal is input. The same effect as that of the first invention can be obtained.
[0034]
The invention according to
[0035]
According to a fourth aspect of the present invention, in the third aspect of the present invention, the drive power supply stop means is inserted between the input terminal of the external voltage in the drive power supply section and the output current detection terminal of the voltage conversion circuit, so that the reset signal A switching element that is turned off at the time of input and turned on at the time of non-input of a reset signal is provided, and an effect similar to that of the invention of
[Brief description of the drawings]
FIG. 1 is a schematic circuit block diagram of a first embodiment.
FIG. 2 is a specific circuit diagram of the drive power supply unit of the above.
FIG. 3 is a schematic circuit diagram of the DC / DC converter in the same as above.
FIG. 4 is a basic specific circuit diagram of the drive power supply unit of the above.
FIG. 5 is a specific circuit diagram of a drive power supply unit according to the second embodiment.
FIG. 6 is a schematic circuit block diagram of a conventional example.
FIG. 7 is a schematic circuit block diagram of another conventional example.
[Explanation of symbols]
DESCRIPTION OF
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36570499A JP3991542B2 (en) | 1999-12-22 | 1999-12-22 | Programmable controller input / output unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36570499A JP3991542B2 (en) | 1999-12-22 | 1999-12-22 | Programmable controller input / output unit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001184108A JP2001184108A (en) | 2001-07-06 |
JP3991542B2 true JP3991542B2 (en) | 2007-10-17 |
Family
ID=18484909
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP36570499A Expired - Fee Related JP3991542B2 (en) | 1999-12-22 | 1999-12-22 | Programmable controller input / output unit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3991542B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7006435B2 (en) * | 2018-03-26 | 2022-01-24 | 株式会社デンソーウェーブ | Input / output device |
-
1999
- 1999-12-22 JP JP36570499A patent/JP3991542B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001184108A (en) | 2001-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5217544B2 (en) | Switching power supply control semiconductor device, start circuit, and switching power supply start method | |
US6980444B2 (en) | Switching power supply | |
KR100732353B1 (en) | Control module circuit in switching power supply with automatic burst mode operation | |
JPH07250485A (en) | Control equipment for power device and control equipment for driving motor | |
JP3369134B2 (en) | DC-DC converter | |
JP2002076868A (en) | Semiconductor module, protection circuit, and voltage converter | |
EP0392017A1 (en) | Voltage drop detector circuit | |
JP2008220056A (en) | Rush current prevention circuit and method | |
US6574081B1 (en) | DC-DC converter | |
JP3991542B2 (en) | Programmable controller input / output unit | |
US20050068085A1 (en) | Hot swappable pulse width modulation power supply circuits | |
JP4430280B2 (en) | Optical transmission equipment | |
JP3826804B2 (en) | Dual power supply system | |
JP2009189206A (en) | Inrush current prevention circuit | |
JP3470695B2 (en) | Switching power supply device and electronic device using the same | |
JP2000354375A (en) | Power unit, electronic equipment, and method for controlling the power unit | |
JP4845427B2 (en) | Semiconductor integrated circuit | |
CN219370312U (en) | Host system and power supply control circuit thereof | |
JP4154832B2 (en) | Programmable controller input / output unit | |
JP4161548B2 (en) | Programmable controller | |
JP3616278B2 (en) | Voltage drop detection circuit | |
JPS5922564Y2 (en) | DC stabilized power supply | |
JPH06225523A (en) | Regulated power supply | |
JP2548026Y2 (en) | Switching power supply | |
JP2576058Y2 (en) | Start / stop interlock circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070313 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070514 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070703 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070716 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130803 Year of fee payment: 6 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130803 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |