JP3616278B2 - Voltage drop detection circuit - Google Patents

Voltage drop detection circuit Download PDF

Info

Publication number
JP3616278B2
JP3616278B2 JP18818499A JP18818499A JP3616278B2 JP 3616278 B2 JP3616278 B2 JP 3616278B2 JP 18818499 A JP18818499 A JP 18818499A JP 18818499 A JP18818499 A JP 18818499A JP 3616278 B2 JP3616278 B2 JP 3616278B2
Authority
JP
Japan
Prior art keywords
voltage
terminal
switch element
transistor
turned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18818499A
Other languages
Japanese (ja)
Other versions
JP2001013174A (en
Inventor
和男 長谷川
俊樹 小田中
伸行 一宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP18818499A priority Critical patent/JP3616278B2/en
Publication of JP2001013174A publication Critical patent/JP2001013174A/en
Application granted granted Critical
Publication of JP3616278B2 publication Critical patent/JP3616278B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【０００１】
【発明の属する技術分野】
本発明は、例えばＤＣーＤＣコンバータに使用されて電池の電圧が所定値以下に低下したことを検出するための電圧低下検出回路に関する。
【０００２】
【従来の技術】
図６に従来の電圧低下検出回路を使用したＤＣ−ＤＣコンバータの構成例を示す。電圧源として使用される電池３１は一般に内部抵抗３１ａを有し、公称電圧１．５ボルトの乾電池を二個直列に接続したものである。そして、その電圧はスイッチ３２を介して電圧低下検出回路３３とスイッチングレギュレータ用制御回路（以下、制御回路という）３４、トランス３５に印加される。
【０００３】
電圧低下検出回路３３は第一のトランジスタ３３ａ、第二のトランジスタ３３ｂ、第三のトランジスタ３３ｃ（いずれもＮＰＮトランジスタ）を有し、第一のトランジスタ３３ａのエミッタがグランドに接続され、第二のトランジスタ３３ｂのエミッタが第三のトランジスタ３３ｃのコレクタに、第三のトランジスタ３３ｃのエミッタがグランドに接続される。第一のトランジスタ３３ａのコレクタと第二のトランジスタ３３ｂのコレクタとにはそれぞれ給電抵抗３３ｄ、３３ｅによって電池３１の電圧が印加される。また、第一のトランジスタ３３ａのベースが第二のトランジスタ３３ｂのコレクタに接続されると共にコンデンサ３３ｆによってグランドに接続され、第二のトランジスタのベースには電池３１の電圧を分圧するバイアス抵抗３３ｇ、３３ｈによってバイアス電圧が印加され、電池３１のから供給されている電圧が所定値以上では第二のトランジスタ３３ｂはオンとなるようにされている。
【０００４】
制御回路３４は集積回路化されており、電源電圧供給端子（以下、電源端子という）３４ａ、制御電圧入力端子（以下、制御端子という）３４ｂ、出力端子３４ｃ、誤差電圧入力端子（以下、誤差端子という）３４ｄ、グランド端子３４ｅを有し、内部に鋸歯状波発振回路とパルス幅変調回路（いずれも図示せず）が構成されている。そして、電源端子３４ａに電池３１の電圧が供給され、制御端子３４ｂが第一のトランジスタ３３ａのコレクタに接続され、グランド端子３４ｅがグランドに接続される。以上の構成において制御端子３４ｂに電圧が印加されると出力端子３４ｃから所定のデューティ比を有する連続パルス（繰り返し周波数は数１０ＫＨｚ〜数１００ＫＨｚ）が出力される。また、制御端子３４ｂの電圧がほぼ０ボルトに低下すると鋸歯状波発振回路やパルス幅変調回路の動作が停止するようになっている。
【０００５】
トランス３５の一次巻き線３５ａの一端には電池３１の電圧が印加される。また、制御回路３４の出力端子３４ｃにはＦＥＴ３６のゲートが接続される。ＦＥＴ３６のドレインは一次巻き線３５ａの他端に、ソースはグランドに接続される。この結果、ＦＥＴ３６はオン／オフ動作を行い、トランス３５の一次巻き線３５ａに断続的に電流が流れ、二次巻き線３５ｂに電圧が誘起する。
トランス３５の二次巻き線３５ｂの一端には整流ダイオード３７が接続され、他端はグランドに接続される。二次巻き線３５ｂに誘起した電圧は整流ダイオード３７で整流され平滑コンデンサ３８によって平滑され、負荷３９に供給される。
また、平滑された電圧は制御回路３４の誤差端子３４ｄに印加されると共にバイアス抵抗３３ｉ、３３ｊによって分圧されたバイアス電圧が第三のトランジスタ３３ｃのベースに印加され、第三のトランジスタ３３ｃがオン状態を保持するようになっている。
【０００６】
以上の構成において、電池３１の電圧が所定値（例えば、１．６ボルト）より高い場合には、第二のトランジスタ３３ｂがオン、第一のトランジスタ３３ａはオフとなり、制御回路３４の制御端子３４ｂには給電抵抗３３ｄから電圧が供給される。そして、制御回路３４の出力端子３４ｃからパルスが出力され、ＦＥＴ３６がスイッチング動作を行い、トランス３５の二次巻き線３５ｂに電圧が誘起し、負荷３９に直流電圧が供給される。
【０００７】
ここで、電池３１の電圧が所定値まで低下してくると、電圧低下検出回路３３では、第二のトランジスタ３３ｂのベース電圧も低下して第二のトランジスタ３３ｂがオフとなり、そのコレクタの電圧が高くなり、その結果、第一のトランジスタ３３ａはオンとなって電池３１の電圧の低下が検出され、制御端子３４ｂの電圧はローレベル（ほぼ０ボルト）となる。この結果、出力端子３４ｃからはパルスが出力されず、負荷３９に供給する直流電圧が発生しなくなり、従って、第三のトランジスタ３３ｃもオフとなって第一のトランジスタ３３ａのオン状態を保持するようになっている。
【０００８】
【発明が解決しようとする課題】
ところで、電池３１の使用期間が長くなると、電圧の低下と共に内部抵抗３１ａが増加し、負荷状態での電圧は無負荷状態での電圧（電池の内部起電力）よりも大きく降下する。このような電池３１を使用して負荷状態での電圧（電圧低下検出回路３３に印加されている電圧）が所定の電圧以下となった場合、従来の電圧低下検出回路３３では、先ず、第二のトランジスタ３３ｂがオフ、第一のトランジスタ３３ａがオンとなって制御回路３４から出力されていたパルスが停止しトランス３５に電流が供給されなくなる。すると電池３１はほぼ無負荷状態となって電圧低下検出回路３３への供給電圧が急速に上昇し、同時に負荷３９に供給されていた直流電圧は平滑コンデンサ３８に充電されていた電圧の放電によって徐々に低下していく。
【０００９】
この過程では、第三のトランジスタ３３ｃは依然としてオン状態を保持しているので、再び電圧低下検出回路３３の第二のトランジスタ３３ｂがオン、第一のトランジスタ３３ａがオフとなって制御回路３４が動作を開始してパルスを発生する。すると、トランス３５に電流が供給されて電池３１は負荷状態となり、負荷状態の電圧が低下し、再度電圧低下検出回路３３が電圧の低下を検出して制御回路の動作を停止する。このようにして、制御回路３４は電圧低下検出回路の検出の繰り返しによって動作と動作停止とを繰り返していわゆるチャタリング現象を起こしながら、最終的には動作停止状態となり、負荷３９へ供給されている直流電圧が０ボルトまで低下する。
【００１０】
以上のように、チャタリング現象が起きると負荷３９が異常な動作を起こすことがあり、最悪の場合には負荷３９が破壊されるおそれがある。
【００１１】
そこで、本発明の電圧低下検出回路では、電圧の低下を検出した場合には、その後電圧が上昇しても、電圧の低下を検出する以前の状態に再び復帰することのないようにすることを目的としている。
【００１２】
【課題を解決するための手段】
以上のような課題を解決するため、本発明の電圧低下検出回路は、第一、第二及び第三端子をそれぞれ有すると共に、前記第一端子に印加される電圧によって前記第二端子と前記第三端子との間がオンまたはオフとなるように制御される第一のスイッチ素子及び第二のスイッチ素子とを備え、前記第一のスイッチ素子及び前記第二のスイッチ素子の各第二端子をそれぞれ別個の給電用の抵抗素子を介して電圧源に接続し、前記第一のスイッチ素子の第一端子と前記第二のスイッチ素子の第二端子との間、及び前記第一のスイッチ素子の第二端子と前記第二のスイッチ素子の第一端子との間をそれぞれ直流的に接続し、前記第一のスイッチ素子及び前記第二のスイッチ素子の各第三端子をグランドに接続し、前記第一のスイッチ素子の第一端子とグランドとの間に第一のコンデンサを接続して前記電圧源の電圧印加によって前記第一のスイッチ素子をオフさせると共に前記第二のスイッチ素子をオンさせるようにし、前記電圧源の電圧が所定の電圧以下に低下したときに前記第二のスイッチ素子がオフ、前記第一のスイッチ素子がオンとなるようにした。
【００１３】
また、本発明の電圧低下検出回路は、前記第二のスイッチ素子の第一端子とグランドとの間に前記第一のコンデンサの容量値よりも小さな容量値の第二のコンデンサを接続した。
【００１４】
また、本発明の電圧低下検出回路は、前記第一のスイッチ素子の第二端子と前記第二のスイッチ素子の第一端子との間、及び前記第二のスイッチ素子の第一端子とグランドとの間にそれぞれバイアス用の抵抗素子を接続した。
【００１５】
また、本発明の電圧低下検出回路は、前記第一のスイッチ素子の第二端子と前記第二のスイッチ素子の第一端子との間に定電圧素子を接続した。
【００１６】
また、本発明の電圧低下検出回路は、前記第二のスイッチ素子の第三端子とグランドとの間に第三のスイッチ素子を設け、前記第三のスイッチ素子を、前記第一のスイッチ素子がオン時にオフとなり、オフ時にオンとなるように構成した。
【００１７】
また、本発明の電圧低下検出回路は、前記第一のスイッチ素子及び前記第二のスイッチ素子をバイポーラトランジスタで構成し、前記第一端子、第二端子及び第三端子をそれぞれ前記バイポーラトランジスタのベース、コレクタ及びエミッタとした。
【００１８】
【発明の実施の形態】
以下、本発明の電圧低下検出回路を図１乃至図５を参照して説明する。図１は本発明の電圧低下検出回路を使用したＤＣ−ＤＣコンバータの構成図、図２は本発明の電圧低下検出回路の動作を説明する波形図、図３乃至図５は本発明の電圧低下検出回路の他の構成図である。
【００１９】
電池１は電圧源として使用され、ここでは、公称電圧が１．５ボルトの乾電池を二個直列に接続しており、内部抵抗１ａを有している。内部抵抗１ａは一般には使用された電力の総計に対応して増加し、無負荷状態の電圧である内部起電力も低下する。そして、電池１からの電圧はスイッチ２を介して電圧低下検出回路３とスイッチングレギュレータ用制御回路（以下、制御回路という）４、トランス５に印加される。
【００２０】
電圧低下検出回路３は三端子を有する三個のスイッチ素子、例えば、バイポーラトランジスタ３ａ、３ｂ、３ｃを備えているが、バイポーラトランジスタの代わりにＦＥＴ等を使用することも可能である。ここではＮＰＮ型のバイポーラトランジスタ（以下、単にトランジスタという）を使用した例で説明し、各トランジスタ３ａ、３ｂ、３ｃのベース３ａ１、３ｂ１、３ｃ１を第一端子、コレクタ３ａ２、３ｂ２、３ｃ２を第二端子、エミッタ３ａ３、３ｂ３、３ｃ３を第三端子とする。第一のスイッチ素子である第一のトランジスタ３ａのエミッタ３ａ３はグランドに接続され、第二のスイッチ素子である第二のトランジスタ３ｂのエミッタ３ｂ３は第三のスイッチ素子である第三のトランジスタ３ｃのコレクタ３ｃ２に、第三のトランジスタ３ｃのエミッタ３ｃ３はグランドに接続される。
【００２１】
第一のトランジスタ３ａのコレクタ３ａ２と第二のトランジスタ３ｂのコレクタ３ｂ２とにはそれぞれ給電用抵抗素子（以下、給電抵抗）３ｄ、３ｅによって電池１の電圧が印加される。また、第一のトランジスタ３ａのベース３ａ１が第二のトランジスタ３ｂのコレクタ３ｂ２に接続されると共に起動用の第一のコンデンサ３ｆによってグランドに接続され、第二のトランジスタ３ｂのベース３ｂ１には第一のトランジスタ３ａのコレクタ３ａ２に現れる電圧を分圧するバイアス用の抵抗素子（バイアス抵抗）３ｇ、３ｈによってバイアス電圧が印加される。また、第二のトランジスタ３ｂのベース３ｂ１は第二のコンデンサ３ｉによってグランドに接続される。第二のコンデンサ３ｉの容量値は、第一のコンデンサ３ｆの容量値よりも小さい。
【００２２】
制御回路４は集積回路化されており、電源電圧供給端子（以下、電源端子という）４ａ、制御電圧入力端子（以下、制御端子という）４ｂ、出力端子４ｃ、誤差電圧入力端子（以下、誤差端子という）４ｄ、グランド端子４ｅを有し、内部に鋸歯状波発振回路とパルス幅変調回路（いずれも図示せず）が構成されている。そして、制御端子４ｂに所定値以上の電圧が印加された場合に出力端子４ｃから所定のデューティ比を有する連続パルス（繰り返し周波数は数１０ＫＨｚ〜数１００ＫＨｚ）が出力される。このデューティ比は誤差端子４ｄに入力される電圧に対応して制御される。また、制御端子４ｂの電圧がほぼ０ボルトに低下すると鋸歯状波発信回路やパルス幅変調回路の動作が停止するようになっている。
【００２３】
トランス５の一次巻き線５ａの一端には電池１の電圧が印加され、他端はスイッチ用のＦＥＴ６のドレインに接続される。ＦＥＴ６のゲートは制御回路４の出力端子４ｃに接続され、ソースはグランドに接続される。
以上の構成によってＦＥＴ６はオン／オフのスイッチング動作を行い、トランス５の一次巻き線５ａに断続的に電流が流れ、二次巻き線５ｂに電圧が誘起する。
【００２４】
トランス５の二次巻き線５ｂの一端には整流ダイオード７が接続され、他端はグランドに接続される。二次巻き線５ｂに誘起した電圧は整流ダイオード７で整流され平滑コンデンサ８によって平滑され、負荷９に供給される。なお、トランス５の二次巻き線５ｂは、一次巻き線５ａを通じてＦＥＴ６のドレイン電流が流れた時に二次巻き線５ｂに誘起する電圧が整流ダイオード７の順方向電流を流す向きとなるように巻かれている。
【００２５】
また、平滑された電圧は制御回路４の誤差端子４ｄに印加されると共にバイアス抵抗３ｊ、３ｋによって分圧されたバイアス電圧が第三のトランジスタ３ｃのベース３ｃ１に印加され、第三のトランジスタ３ｃがオン状態を保持するようになっている。ここで、平滑された電圧を誤差端子４ｄに入力するのは、電源端子４ａに加えられた電圧が或る程度変化しても負荷９に供給される電圧をほぼ一定に保つためである。即ち、トランス５の二次巻き線５ｂに誘起する電圧が低下すると制御回路４がそれを検出し、出力端子４ｃから出力される連続パルスのハイレベル（Ｈレベル）の割合が大きくなるようにデューティ比が制御される。
【００２６】
以上の構成において、スイッチ２によって電池１の電圧が電圧低下検出回路３に印加されると、まず、第一のトランジスタ３ａのベース３ａ１の電圧は第一のコンデンサ３ｆの存在によって最初は０ボルトとなっているので、第一のトランジスタはオフである。従って、そのコレクタに接続された制御回路４の制御端子４ｂには給電抵抗３ｄを介して電圧が印加され、制御回路４の出力端子４ｃにパルスが出力される。すると、負荷９に直流電圧が供給されると共にその分圧電圧が第三のトランジスタ３ｃのベース３ｃ１に加わり、第三のトランジスタ３ｃはオンする状態となる。一方、この過程で、第二のトランジスタ３ｂはバイアス抵抗３ｇ、３ｈによってオンし、そのコレクタ３ｂ２電圧はほぼ０ボルトとなり、その結果、第一のトランジスタ３ａのオフ状態が保持される。
【００２７】
ここで、電池１の内部起電力（無負荷状態の電圧）が低下し、また、内部抵抗１ａも増加した状態で使用され、電圧低下検出回路３等に供給されている実際の電圧（以下、負荷状態の電圧といい、図１のラインＬの電圧を指す）が所定値（例えば１．６ボルト）以下まで低下したときの動作を図２で説明する。なお、図２の横軸は時間を示すが数値そのものが時間数を示しているわけではない。また、縦軸は電圧を示す。
【００２８】
先ず、図２Ａに示すように内部起電力が低下してくると、それに伴って、図２Ｂ（ｂ１部）に示すように負荷状態の電圧も低下してくる。さらに、第二のトランジスタ３ｂのベース３ｂ１の電圧も図２Ｃ（ｃ１部）に示すように低下する。この過程で、第二のトランジスタ３ｂのベース電流が減少していくので、コレクタの電圧、従って第一のトランジスタ３ａのベース３ａ１電圧は図２Ｄ（ｄ１部）に示すように徐々に上昇していく。この段階では第一のトランジスタ３ａはオフ状態を保持しそのコレクタ電圧は図２Ｅ（ｅ１部）に示すように高くなっている。そして、負荷状態の電圧が所定値まで低下した時点（図２のＴの位置）で第二のトランジスタ３ｂは完全にオフとなり、図２Ｄ（ｄ２）に示すようにそのコレクタの電圧は高くなる。そして、第一のトランジスタ３ａはオンとなってコレクタ３ａ２の電圧は図２Ｅ（ｅ２）に示すようにほぼ０ボルトに低下し、それに伴って、第二のトランジスタ３ｂのベース３ｂ１の電圧も図２Ｃ（ｃ２部）に示すようにほぼ０ボルトに低下する。
【００２９】
すると、制御回路４の動作は停止し、トランス５に電流が供給されなくなり、電池１はほぼ無負荷状態となる。そのため、図１のラインＬの電圧は図２Ｂ（ｂ２）に示すように、電池１の内部起電力（図２Ａ参照）とほぼ同じ無負荷状態の電圧まで上昇する。
【００３０】
ところで、制御回路４の動作が停止しても負荷９に供給されていた直流電圧は急激には低下しないので第三のトランジスタ３ｃのベース３ｃ１には少しの間はバイアス電圧が加わっているが、このような状態でラインＬの電圧がほぼ無負荷状態の電圧に上昇しても、第二のトランジスタ３ｂのベース３ｂ１には第一のトランジスタ３ａのコレクタ３ａ２から電圧が帰還される状態で供給されるようになっており、しかも、第一のトランジスタ３ａがオン状態でそのコレクタ電圧はほぼ０ボルトとなっているので、第二のトランジスタ３ｂが再びオンとなることはない。従って、電圧低下検出回路３は自己保持され、いわゆるチャタリング現象は起きない。
【００３１】
図３乃至図５は本発明の電圧低下検出回路の他の構成例を示し、図１に示す電圧低下検出回路３におけるバイアス抵抗３ｇ、３ｈを省略し、代わりに、第一のトランジスタ３ａのコレクタ３ａ２と第二のトランジスタ３ｂのベース３ｂ１とを定電圧素子を介して直流的に接続した構成となっている。図３では定電圧素子としてダイオード３ｍを一個、図４では二個直列にして用いた構成を示し、アノードを第一のトランジスタ３ａのコレクタ３ａ２に、カソードを第二のトランジスタ３ｂのベース３ｂ１に接続している。また、図５ではツェナーダイオード３ｎを用いた構成を示し、そのカソードを第一のトランジスタ３ａのコレクタに３ａ２、アノードを第二のトランジスタ３ｂのベースに３ｂ１接続している。
【００３２】
このように、定電圧素子を設けることによって、第二のトランジスタ３ｂのベース電位は第一のトランジスタ３ａのコレクタ電位よりも定電圧素子の電圧降下分だけ低くなる。
従って、負荷状態の電圧が第二のトランジスタ３ｂのベース電位と低電圧素子の電圧の和に近づくと第二のトランジスタ３ｂのベース電流は急激に減少し、オン状態であった第二のトランジスタ３ｂがオフとなり、それに伴って第一のトランジスタ３ａがオンとなる。
このように、第二のトランジスタ３ｂのベース電位と低電圧素子の電圧の和により動作電圧が設定できるので、動作電圧設定のためのバイアス抵抗３ｇ、３ｈを削除しても電圧低下検出回路３の自己保持動作は可能となる。なお、第二のトランジスタ３ｂがオフとなる電圧を調整するために、バイアス抵抗とダイオードなどの定電圧素子とを組み合わせることも可能である。
【００３３】
また、本発明の電圧低下検出回路は、第二のスイッチ素子の第一端子と第一のスイッチ素子の第二端子との間に定電圧素子を接続したので、第二のスイッチ素子に対するバイアス用の抵抗素子を削除しても、電圧源が所定の電圧以下で確実にオフとすることができる。
【００３４】
【発明の効果】
本発明の電圧低下検出回路は、第一のスイッチ素子及び第二のスイッチ素子の各第二端子をそれぞれ別個の給電用の抵抗素子を介して電圧源に接続し、第一のスイッチ素子の第一端子と第二のスイッチ素子の第二端子との間、及び第一のスイッチ素子の第二端子と第二のスイッチ素子の第一端子との間をそれぞれ直流的に接続し、第一のスイッチ素子及び第二のスイッチ素子の各第三端子をグランドに接続し、第一のスイッチ素子の第一端子とグランドとの間に第一のコンデンサを接続して電源の電圧印加によって第一のスイッチ素子をオフさせると共に第二のスイッチ素子をオンさせるようにし、電源の電圧が所定の電圧以下に低下したときに第二のスイッチ素子がオフ、第一のスイッチ素子がオンとなるようにしたので、自己保持されて、その後電圧源の電圧が上昇しても第二のスイッチ素子がオン、第一のスイッチ素子がオフとはならず、チャタリング現象を起こさない。
【００３５】
また、本発明の電圧低下検出回路は、第二のスイッチ素子の第一端子とグランドとの間に第一のコンデンサの容量値よりも小さな容量値の第二のコンデンサを接続したので、第二のスイッチ素子がノイズによってオンからオフへ、またオフからオンへ変わる誤動作を起こすことはない。
【００３６】
また、本発明の電圧低下検出回路は、第一のスイッチ素子の第二端子と第二のスイッチ素子の第一端子との間、及び第二のスイッチ素子の第一端子とグランドとの間にそれぞれバイアス用の抵抗素子を接続したので、電圧源の電圧が所定の電圧以上では第一のスイッチ素子を確実にオン、所定の電圧以下では確実にオフとすることができる。
【００３７】
また、本発明の電圧低下検出回路は、第一のスイッチ素子の第二端子と第二のスイッチ素子の第一端子との間に定電圧素子を接続したので、第二のスイッチ素子に対するバイアス用の抵抗素子を削除しても電圧源の電圧が所定の電圧以上では第一のスイッチ素子を確実にオン、所定の電圧以下では確実にオフとすることができる。
【００３８】
また、本発明の電圧低下検出回路は、第二のスイッチ素子の第三端子とグランドとの間に第三のスイッチ素子を設け、第三のスイッチ素子を、第一のスイッチ素子がオン時にオフとなり、オフ時にオンとなるように構成したので、確実に自己保持できる。
【００３９】
また、本発明の電圧低下検出回路は、第一のスイッチ素子及び第二のスイッチ素子をバイポーラトランジスタで構成し、第一端子、第二端子及び第三端子をそれぞれバイポーラトランジスタのベース、コレクタ及びエミッタとしたので、最も簡単な構成で電圧低下検出回路を実現できる。
【図面の簡単な説明】
【図１】本発明の電圧低下検出回路を使用したＤＣ−ＤＣコンバータの構成図である。
【図２】本発明の電圧低下検出回路の動作を説明する波形図である。
【図３】本発明の電圧低下検出回路の他の構成図である。
【図４】本発明のの電圧低下検出回路の他の構成図である。
【図５】本発明のの電圧低下検出回路の他の構成図である。
【図６】従来の電圧低下検出回路を使用したＤＣ−ＤＣコンバータの構成図である。
【符号の説明】
１ 電池（電圧源）
１ａ 内部抵抗
２ スイッチ
３ 電圧低下検出回路
３ａ 第一のトランジスタ（第一のスイッチ素子）
３ａ１ ベース（第一端子）
３ａ２ コレクタ（第二端子）
３ａ３ エミッタ（第三端子）
３ｂ 第二のトランジスタ（第二のスイッチ素子）
３ｂ１ ベース（第一端子）
３ｂ２ コレクタ（第二端子）
３ｂ３ エミッタ（第三端子）
３ｃ 第三のトランジスタ（第三のスイッチ素子）
３ｃ１ ベース（第一端子）
３ｃ２ コレクタ（第二端子）
３ｃ３ エミッタ（第三端子）
３ｄ、３ｅ 給電抵抗（給電用抵抗素子）
３ｆ 第一のコンデンサ
３ｇ、３ｈ、３ｊ、３ｋ バイアス抵抗
３ｉ 第二のコンデンサ
３ｍ ダイオード（定電圧素子）
３ｎ ツェナーダイオード（定電圧素子）
４ 制御回路
４ａ 電源電圧供給端子
４ｂ 制御電圧入力端子
４ｃ 出力端子
４ｄ 誤差電圧入力端子
４ｅ グランド端子
５ トランス
５ａ 一次巻き線
５ｂ 二次巻き線
６ ＦＥＴ
７ 整流ダイオード
８ 平滑コンデンサ
９ 負荷[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a voltage drop detection circuit that is used in, for example, a DC-DC converter and detects that the voltage of a battery has dropped below a predetermined value.
[0002]
[Prior art]
FIG. 6 shows a configuration example of a DC-DC converter using a conventional voltage drop detection circuit. The battery 31 used as a voltage source generally has an internal resistance 31a, and two dry batteries having a nominal voltage of 1.5 volts are connected in series. The voltage is applied to a voltage drop detection circuit 33, a switching regulator control circuit (hereinafter referred to as a control circuit) 34, and a transformer 35 via a switch 32.
[0003]
The voltage drop detection circuit 33 includes a first transistor 33a, a second transistor 33b, and a third transistor 33c (all NPN transistors). The emitter of the first transistor 33a is connected to the ground, and the second transistor The emitter of 33b is connected to the collector of the third transistor 33c, and the emitter of the third transistor 33c is connected to the ground. The voltage of the battery 31 is applied to the collector of the first transistor 33a and the collector of the second transistor 33b by power supply resistors 33d and 33e, respectively. The base of the first transistor 33a is connected to the collector of the second transistor 33b and to the ground by the capacitor 33f. The base of the second transistor has bias resistors 33g and 33h for dividing the voltage of the battery 31. Thus, the second transistor 33b is turned on when the voltage supplied from the battery 31 is greater than or equal to a predetermined value.
[0004]
The control circuit 34 is integrated, and includes a power supply voltage supply terminal (hereinafter referred to as power supply terminal) 34a, a control voltage input terminal (hereinafter referred to as control terminal) 34b, an output terminal 34c, an error voltage input terminal (hereinafter referred to as error terminal). 34d and a ground terminal 34e, and a sawtooth wave oscillation circuit and a pulse width modulation circuit (both not shown) are formed inside. The voltage of the battery 31 is supplied to the power supply terminal 34a, the control terminal 34b is connected to the collector of the first transistor 33a, and the ground terminal 34e is connected to the ground. In the above configuration, when a voltage is applied to the control terminal 34b, a continuous pulse having a predetermined duty ratio (repetition frequency is several tens KHz to several hundred KHz) is output from the output terminal 34c. Further, when the voltage at the control terminal 34b drops to almost 0 volts, the operations of the sawtooth wave oscillation circuit and the pulse width modulation circuit are stopped.
[0005]
The voltage of the battery 31 is applied to one end of the primary winding 35a of the transformer 35. The gate of the FET 36 is connected to the output terminal 34 c of the control circuit 34. The drain of the FET 36 is connected to the other end of the primary winding 35a, and the source is connected to the ground. As a result, the FET 36 performs an on / off operation, a current intermittently flows in the primary winding 35a of the transformer 35, and a voltage is induced in the secondary winding 35b.
A rectifier diode 37 is connected to one end of the secondary winding 35b of the transformer 35, and the other end is connected to the ground. The voltage induced in the secondary winding 35 b is rectified by the rectifier diode 37, smoothed by the smoothing capacitor 38, and supplied to the load 39.
The smoothed voltage is applied to the error terminal 34d of the control circuit 34, and the bias voltage divided by the bias resistors 33i and 33j is applied to the base of the third transistor 33c, so that the third transistor 33c is turned on. The state is maintained.
[0006]
In the above configuration, when the voltage of the battery 31 is higher than a predetermined value (for example, 1.6 volts), the second transistor 33b is turned on, the first transistor 33a is turned off, and the control terminal 34b of the control circuit 34 is turned on. Is supplied with a voltage from the feeding resistor 33d. Then, a pulse is output from the output terminal 34 c of the control circuit 34, the FET 36 performs a switching operation, a voltage is induced in the secondary winding 35 b of the transformer 35, and a DC voltage is supplied to the load 39.
[0007]
Here, when the voltage of the battery 31 decreases to a predetermined value, in the voltage decrease detection circuit 33, the base voltage of the second transistor 33b also decreases and the second transistor 33b is turned off. As a result, the first transistor 33a is turned on, and a decrease in the voltage of the battery 31 is detected, and the voltage of the control terminal 34b becomes low level (approximately 0 volts). As a result, no pulse is output from the output terminal 34c, and no DC voltage to be supplied to the load 39 is generated. Therefore, the third transistor 33c is also turned off to maintain the on state of the first transistor 33a. It has become.
[0008]
[Problems to be solved by the invention]
By the way, when the use period of the battery 31 becomes longer, the internal resistance 31a increases as the voltage decreases, and the voltage in the load state drops more than the voltage in the no-load state (internal electromotive force of the battery). When such a battery 31 is used and the voltage in the load state (the voltage applied to the voltage drop detection circuit 33) becomes equal to or lower than a predetermined voltage, the conventional voltage drop detection circuit 33 starts with the second The transistor 33b is turned off, the first transistor 33a is turned on, the pulse output from the control circuit 34 is stopped, and no current is supplied to the transformer 35. Then, the battery 31 becomes almost unloaded, and the supply voltage to the voltage drop detection circuit 33 rises rapidly. At the same time, the DC voltage supplied to the load 39 is gradually discharged by the discharge of the voltage charged in the smoothing capacitor 38. It will drop to.
[0009]
In this process, since the third transistor 33c is still on, the second transistor 33b of the voltage drop detection circuit 33 is turned on again, the first transistor 33a is turned off, and the control circuit 34 operates. To generate a pulse. Then, a current is supplied to the transformer 35 and the battery 31 enters a load state. The voltage in the load state decreases, and the voltage decrease detection circuit 33 detects the voltage decrease again and stops the operation of the control circuit. In this way, the control circuit 34 repeats the operation and the operation stop by repeating the detection of the voltage drop detection circuit to cause a so-called chattering phenomenon, and finally becomes an operation stop state, and the direct current supplied to the load 39 The voltage drops to 0 volts.
[0010]
As described above, when the chattering phenomenon occurs, the load 39 may cause an abnormal operation, and in the worst case, the load 39 may be destroyed.
[0011]
Therefore, in the voltage drop detection circuit according to the present invention, when the voltage drop is detected, even if the voltage rises thereafter, the state before detecting the voltage drop is not restored again. It is aimed.
[0012]
[Means for Solving the Problems]
In order to solve the problems as described above, a voltage drop detection circuit according to the present invention has first, second, and third terminals, respectively, and the second terminal and the first terminal by a voltage applied to the first terminal. A first switch element and a second switch element that are controlled so as to be turned on or off between the three terminals, and each second terminal of the first switch element and the second switch element is Each is connected to a voltage source through a resistance element for power feeding, between the first terminal of the first switch element and the second terminal of the second switch element, and of the first switch element DC connection between the second terminal and the first terminal of the second switch element, respectively, each third terminal of the first switch element and the second switch element is connected to the ground, First terminal of the first switch element A first capacitor is connected between the ground and the first switch element is turned off and the second switch element is turned on by applying a voltage from the voltage source. When the voltage drops below the voltage, the second switch element is turned off and the first switch element is turned on.
[0013]
In the voltage drop detection circuit of the present invention, a second capacitor having a capacitance value smaller than the capacitance value of the first capacitor is connected between the first terminal of the second switch element and the ground.
[0014]
The voltage drop detection circuit of the present invention includes a second terminal of the first switch element and a first terminal of the second switch element, and a first terminal of the second switch element and a ground. A resistance element for bias was connected between each of these.
[0015]
In the voltage drop detection circuit of the present invention, a constant voltage element is connected between the second terminal of the first switch element and the first terminal of the second switch element.
[0016]
In the voltage drop detection circuit of the present invention, a third switch element is provided between the third terminal of the second switch element and the ground, and the third switch element is connected to the first switch element. It was configured to be off when on and on when off.
[0017]
In the voltage drop detection circuit according to the present invention, the first switch element and the second switch element are configured by bipolar transistors, and the first terminal, the second terminal, and the third terminal are respectively connected to a base of the bipolar transistor. , Collector and emitter.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
The voltage drop detection circuit of the present invention will be described below with reference to FIGS. 1 is a block diagram of a DC-DC converter using the voltage drop detection circuit of the present invention, FIG. 2 is a waveform diagram for explaining the operation of the voltage drop detection circuit of the present invention, and FIGS. 3 to 5 are voltage drops of the present invention. It is another block diagram of a detection circuit.
[0019]
The battery 1 is used as a voltage source. Here, two dry batteries having a nominal voltage of 1.5 volts are connected in series and have an internal resistance 1a. The internal resistance 1a generally increases corresponding to the total amount of power used, and the internal electromotive force, which is a voltage in a no-load state, also decreases. The voltage from the battery 1 is applied to the voltage drop detection circuit 3, the switching regulator control circuit (hereinafter referred to as a control circuit) 4, and the transformer 5 via the switch 2.
[0020]
The voltage drop detection circuit 3 includes three switch elements having three terminals, for example, bipolar transistors 3a, 3b, and 3c. However, an FET or the like can be used instead of the bipolar transistor. Here bipolar transistor (hereinafter, simply referred to as transistors) of the NPN type described in example using, each transistor 3a, 3b, the base 3a 1, 3b 1, 3c 1 a first terminal of 3c, collector 3a 2, 3b 2 the 3c 2 second terminal, the emitter 3a 3, 3b 3, 3c 3 and the third terminal. The emitter 3a 3 of the first transistor 3a that is the first switch element is connected to the ground, and the emitter 3b 3 of the second transistor 3b that is the second switch element is the third transistor that is the third switch element. 3c to the collector 3c 2 of the emitter 3c 3 of the third transistor 3c is connected to the ground.
[0021]
The first transistor 3a of the collector 3a 2 second transistor 3b respectively feeding resistive element to the collector 3b 2 (hereinafter, the feeding resistance) 3d, the voltage of the battery 1 is applied by 3e. Further, the base 3a 1 of the first transistor 3a is connected to the collector 3b 2 of the second transistor 3b and is connected to the ground by the first capacitor 3f for starting, and is connected to the base 3b 1 of the second transistor 3b. the bias voltage is applied by the first resistive element for biasing dividing the voltage appearing at the collector 3a 2 of the transistor 3a (bias resistor) 3g, 3h. The base 3b 1 of the second transistor 3b is connected to ground by a second capacitor 3i. The capacitance value of the second capacitor 3i is smaller than the capacitance value of the first capacitor 3f.
[0022]
The control circuit 4 is an integrated circuit, and includes a power supply voltage supply terminal (hereinafter referred to as power supply terminal) 4a, a control voltage input terminal (hereinafter referred to as control terminal) 4b, an output terminal 4c, an error voltage input terminal (hereinafter referred to as error terminal). 4d and a ground terminal 4e, and a sawtooth wave oscillation circuit and a pulse width modulation circuit (both not shown) are formed inside. When a voltage equal to or higher than a predetermined value is applied to the control terminal 4b, a continuous pulse having a predetermined duty ratio (repetition frequency is several tens to several hundreds KHz) is output from the output terminal 4c. This duty ratio is controlled in accordance with the voltage input to the error terminal 4d. Further, when the voltage at the control terminal 4b drops to almost 0 volts, the operations of the sawtooth wave transmission circuit and the pulse width modulation circuit are stopped.
[0023]
The voltage of the battery 1 is applied to one end of the primary winding 5a of the transformer 5, and the other end is connected to the drain of the FET 6 for switching. The gate of the FET 6 is connected to the output terminal 4c of the control circuit 4, and the source is connected to the ground.
With the above configuration, the FET 6 performs an on / off switching operation, a current intermittently flows in the primary winding 5a of the transformer 5, and a voltage is induced in the secondary winding 5b.
[0024]
A rectifier diode 7 is connected to one end of the secondary winding 5b of the transformer 5, and the other end is connected to the ground. The voltage induced in the secondary winding 5 b is rectified by the rectifier diode 7, smoothed by the smoothing capacitor 8, and supplied to the load 9. The secondary winding 5b of the transformer 5 is wound so that the voltage induced in the secondary winding 5b flows the forward current of the rectifier diode 7 when the drain current of the FET 6 flows through the primary winding 5a. It has been.
[0025]
Further, smoothed voltage bias resistors 3j together is applied to the error terminal 4d of the control circuit 4, the divided bias voltage by 3k is applied to the base 3c 1 of the third transistor 3c, a third transistor 3c Keeps the on state. Here, the smoothed voltage is input to the error terminal 4d in order to keep the voltage supplied to the load 9 substantially constant even if the voltage applied to the power supply terminal 4a changes to some extent. That is, when the voltage induced in the secondary winding 5b of the transformer 5 decreases, the control circuit 4 detects this, and the duty is set so that the ratio of the high level (H level) of the continuous pulse output from the output terminal 4c increases. The ratio is controlled.
[0026]
In the above configuration, when the voltage of the battery 1 is applied to the voltage drop detection circuit 3 by the switch 2, first, the voltage of the base 3a1 of the first transistor 3a is initially 0 volts due to the presence of the first capacitor 3f. Therefore, the first transistor is off. Accordingly, a voltage is applied to the control terminal 4b of the control circuit 4 connected to the collector via the feeding resistor 3d, and a pulse is output to the output terminal 4c of the control circuit 4. Then, the divided voltage with the DC voltage is supplied to the load 9 applied to the base 3c 1 of the third transistor 3c, the third transistor 3c is in a state to be turned on. On the other hand, in this process, the second transistor 3b is turned bias resistor 3g, by 3h, the collector 3b 2 voltage becomes almost zero volts, as a result, the off state of the first transistor 3a is held.
[0027]
Here, the actual voltage (hereinafter referred to as the voltage drop detection circuit 3) used in the state where the internal electromotive force (voltage in the no-load state) of the battery 1 is reduced and the internal resistance 1a is also increased is supplied. The operation when the voltage in the load state (referring to the voltage of the line L in FIG. 1) drops to a predetermined value (for example, 1.6 volts) or less will be described with reference to FIG. The horizontal axis in FIG. 2 indicates time, but the numerical value itself does not indicate the number of hours. The vertical axis represents voltage.
[0028]
First, when the internal electromotive force decreases as shown in FIG. 2A, the voltage in the load state also decreases as shown in FIG. 2B (b1 part). Further, the voltage of the base 3b 1 of the second transistor 3b is also decreased as shown in FIG. 2C (c1 parts). In this process, since the base current of the second transistor 3b decreases, the voltage of the collector, therefore the base 3a 1 voltage of the first transistor 3a is increased gradually as shown in FIG. 2D (d1 parts) Go. At this stage, the first transistor 3a is kept off, and its collector voltage is high as shown in FIG. 2E (part e1). When the voltage in the load state drops to a predetermined value (position T in FIG. 2), the second transistor 3b is completely turned off, and the collector voltage becomes high as shown in FIG. 2D (d2). Then, the first transistor 3a is turned on, and the voltage of the collector 3a 2 is reduced to almost 0 volts as shown in FIG. 2E (e2). Accordingly, the voltage of the base 3b 1 of the second transistor 3b is also reduced. As shown in FIG. 2C (part c2), the voltage drops to almost 0 volts.
[0029]
Then, the operation of the control circuit 4 is stopped, no current is supplied to the transformer 5, and the battery 1 is almost in a no-load state. Therefore, as shown in FIG. 2B (b2), the voltage of the line L in FIG.
[0030]
By the way, the operation of the control circuit 4 is DC voltage was also supplied to the load 9 is stopped because sharply not drop third little while the base 3c 1 of the transistor 3c is applied the bias voltage In such a state, even if the voltage on the line L rises to a substantially unloaded voltage, the voltage is fed back from the collector 3a 2 of the first transistor 3a to the base 3b 1 of the second transistor 3b. In addition, since the first transistor 3a is on and its collector voltage is almost 0 volts, the second transistor 3b is not turned on again. Therefore, the voltage drop detection circuit 3 is self-maintained, and so-called chattering does not occur.
[0031]
3 to 5 show other configuration examples of the voltage drop detection circuit of the present invention. The bias resistors 3g and 3h in the voltage drop detection circuit 3 shown in FIG. 1 are omitted, and instead the collector of the first transistor 3a. 3a 2 and the base 3b 1 of the second transistor 3b are connected in a DC manner via a constant voltage element. FIG. 3 shows a configuration in which one diode 3m is used as a constant voltage element, and two diodes are used in series in FIG. 4. The anode is the collector 3a 2 of the first transistor 3a and the cathode is the base 3b 1 of the second transistor 3b. Connected to. Also shows an arrangement using a Zener diode 3n 5, Part 3a 2 of the cathode to the collector of the first transistor 3a, and the anode base 3b 1 connects the second transistor 3b.
[0032]
Thus, by providing the constant voltage element, the base potential of the second transistor 3b becomes lower than the collector potential of the first transistor 3a by the voltage drop of the constant voltage element.
Therefore, when the voltage in the load state approaches the sum of the base potential of the second transistor 3b and the voltage of the low-voltage element, the base current of the second transistor 3b rapidly decreases, and the second transistor 3b that has been in the on state. Is turned off, and the first transistor 3a is turned on accordingly.
Thus, since the operating voltage can be set by the sum of the base potential of the second transistor 3b and the voltage of the low voltage element, even if the bias resistors 3g and 3h for setting the operating voltage are deleted, the voltage drop detecting circuit 3 Self-holding operation is possible. In order to adjust the voltage at which the second transistor 3b is turned off, a bias resistor and a constant voltage element such as a diode can be combined.
[0033]
In the voltage drop detection circuit of the present invention, the constant voltage element is connected between the first terminal of the second switch element and the second terminal of the first switch element. Even if this resistance element is deleted, the voltage source can be reliably turned off at a predetermined voltage or lower.
[0034]
【The invention's effect】
The voltage drop detection circuit of the present invention connects each second terminal of the first switch element and the second switch element to a voltage source through a separate power supply resistance element, and DC connection is made between the one terminal and the second terminal of the second switch element and between the second terminal of the first switch element and the first terminal of the second switch element. The third terminals of the switch element and the second switch element are connected to the ground, the first capacitor is connected between the first terminal of the first switch element and the ground, and the first voltage is applied by the power supply voltage. The switch element is turned off and the second switch element is turned on. When the power supply voltage drops below a predetermined voltage, the second switch element is turned off and the first switch element is turned on. So self-held Even when the voltage of the subsequent voltage source rises second switching element is turned on, the first switching element does not become off, do not cause chattering.
[0035]
In the voltage drop detection circuit of the present invention, the second capacitor having a capacitance value smaller than the capacitance value of the first capacitor is connected between the first terminal of the second switch element and the ground. The switch element does not malfunction due to noise from on to off and from off to on.
[0036]
In addition, the voltage drop detection circuit of the present invention is provided between the second terminal of the first switch element and the first terminal of the second switch element, and between the first terminal of the second switch element and the ground. Since the bias resistance elements are connected to each other, the first switch element can be reliably turned on when the voltage of the voltage source is equal to or higher than a predetermined voltage, and can be reliably turned off when the voltage is lower than the predetermined voltage.
[0037]
In the voltage drop detection circuit of the present invention, the constant voltage element is connected between the second terminal of the first switch element and the first terminal of the second switch element. Even if this resistance element is deleted, the first switch element can be reliably turned on when the voltage of the voltage source is equal to or higher than a predetermined voltage, and can be reliably turned off when the voltage is lower than the predetermined voltage.
[0038]
In the voltage drop detection circuit of the present invention, a third switch element is provided between the third terminal of the second switch element and the ground, and the third switch element is turned off when the first switch element is turned on. Since it is configured to be turned on when it is turned off, it can be reliably held by itself.
[0039]
In the voltage drop detection circuit according to the present invention, the first switch element and the second switch element are composed of bipolar transistors, and the first terminal, the second terminal, and the third terminal are the base, collector, and emitter of the bipolar transistor, respectively. Therefore, a voltage drop detection circuit can be realized with the simplest configuration.
[Brief description of the drawings]
FIG. 1 is a configuration diagram of a DC-DC converter using a voltage drop detection circuit of the present invention.
FIG. 2 is a waveform diagram illustrating the operation of the voltage drop detection circuit of the present invention.
FIG. 3 is another configuration diagram of the voltage drop detection circuit of the present invention.
FIG. 4 is another configuration diagram of the voltage drop detection circuit of the present invention.
FIG. 5 is another configuration diagram of the voltage drop detection circuit of the present invention.
FIG. 6 is a configuration diagram of a DC-DC converter using a conventional voltage drop detection circuit.
[Explanation of symbols]
1 Battery (voltage source)
1a internal resistance 2 switch 3 voltage drop detection circuit 3a first transistor (first switch element)
3a 1 base (first terminal)
3a 2 collector (second terminal)
3a 3 emitter (third terminal)
3b Second transistor (second switch element)
3b 1 base (first terminal)
3b 2 collector (second terminal)
3b 3 emitter (third terminal)
3c Third transistor (third switch element)
3c 1 base (first terminal)
3c 2 collector (second terminal)
3c 3 emitter (3rd terminal)
3d, 3e Feed resistance (resistive element for feeding)
3f First capacitor 3g, 3h, 3j, 3k Bias resistor 3i Second capacitor 3m Diode (constant voltage element)
3n Zener diode (constant voltage element)
4 control circuit 4a power supply voltage supply terminal 4b control voltage input terminal 4c output terminal 4d error voltage input terminal 4e ground terminal 5 transformer 5a primary winding 5b secondary winding 6 FET
7 Rectifier diode 8 Smoothing capacitor 9 Load

Claims (6)

第一、第二及び第三端子をそれぞれ有すると共に、前記第一端子に印加される電圧によって前記第二端子と前記第三端子との間がオンまたはオフとなるように制御される第一のスイッチ素子及び第二のスイッチ素子とを備え、前記第一のスイッチ素子及び前記第二のスイッチ素子の各第二端子をそれぞれ別個の給電用の抵抗素子を介して電圧源に接続し、前記第一のスイッチ素子の第一端子と前記第二のスイッチ素子の第二端子との間、及び前記第一のスイッチ素子の第二端子と前記第二のスイッチ素子の第一端子との間をそれぞれ直流的に接続し、前記第一のスイッチ素子及び前記第二のスイッチ素子の各第三端子をグランドに接続し、前記第一のスイッチ素子の第一端子とグランドとの間に第一のコンデンサを接続して前記電圧源の電圧印加によって前記第一のスイッチ素子をオフさせると共に前記第二のスイッチ素子をオンさせるようにし、前記電圧源の電圧が所定の電圧以下に低下したときに前記第二のスイッチ素子がオフ、前記第一のスイッチ素子がオンとなるようにしたことを特徴とする電圧低下検出回路。The first, second, and third terminals, respectively, are controlled so that the second terminal and the third terminal are turned on or off by the voltage applied to the first terminal. A switch element and a second switch element, and each second terminal of the first switch element and the second switch element is connected to a voltage source through a separate power supply resistive element, and Between the first terminal of one switch element and the second terminal of the second switch element, and between the second terminal of the first switch element and the first terminal of the second switch element, respectively. DC connection, each third terminal of the first switch element and the second switch element is connected to the ground, a first capacitor between the first terminal of the first switch element and the ground Connect the voltage of the voltage source In addition, the first switch element is turned off and the second switch element is turned on, and when the voltage of the voltage source drops below a predetermined voltage, the second switch element is turned off. A voltage drop detection circuit characterized in that one switch element is turned on. 前記第二のスイッチ素子の第一端子とグランドとの間に前記第一のコンデンサの容量値よりも小さな容量値の第二のコンデンサを接続したことを特徴とする請求項１記載の電圧低下検出回路。2. The voltage drop detection according to claim 1, wherein a second capacitor having a capacitance value smaller than the capacitance value of the first capacitor is connected between the first terminal of the second switch element and the ground. circuit. 前記第一のスイッチ素子の第二端子と前記第二のスイッチ素子の第一端子との間、及び前記第二のスイッチ素子の第一端子とグランドとの間にそれぞれバイアス用の抵抗素子を接続したことを特徴とする請求項１または２記載の電圧低下検出回路。Bias resistance elements are connected between the second terminal of the first switch element and the first terminal of the second switch element, and between the first terminal of the second switch element and the ground, respectively. The voltage drop detection circuit according to claim 1 or 2, wherein 前記第一のスイッチ素子の第二端子と前記第二のスイッチ素子の第一端子との間に定電圧素子を接続したことを特徴とする請求項１乃至３のいずれかに記載の電圧低下検出回路。The voltage drop detection according to any one of claims 1 to 3, wherein a constant voltage element is connected between the second terminal of the first switch element and the first terminal of the second switch element. circuit. 前記第二のスイッチ素子の第三端子とグランドとの間に第三のスイッチ素子を設け、前記第三のスイッチ素子を、前記第一のスイッチ素子がオン時にオフとなり、オフ時にオンとなるように構成したことを特徴とする請求項１乃至４のいずれかに記載の電圧低下検出回路。A third switch element is provided between the third terminal of the second switch element and the ground, and the third switch element is turned off when the first switch element is turned on and turned on when turned off. 5. The voltage drop detection circuit according to claim 1, wherein the voltage drop detection circuit is configured as described above. 前記第一のスイッチ素子及び前記第二のスイッチ素子をバイポーラトランジスタで構成し、前記第一端子、第二端子及び第三端子をそれぞれ前記バイポーラトランジスタのベース、コレクタ及びエミッタとしたことを特徴とする請求項１乃至５のいずれかに記載の電圧低下検出回路。The first switch element and the second switch element are composed of bipolar transistors, and the first terminal, the second terminal, and the third terminal are the base, collector, and emitter of the bipolar transistor, respectively. The voltage drop detection circuit according to claim 1.
JP18818499A 1999-07-01 1999-07-01 Voltage drop detection circuit Expired - Fee Related JP3616278B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18818499A JP3616278B2 (en) 1999-07-01 1999-07-01 Voltage drop detection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18818499A JP3616278B2 (en) 1999-07-01 1999-07-01 Voltage drop detection circuit

Publications (2)

Publication Number Publication Date
JP2001013174A JP2001013174A (en) 2001-01-19
JP3616278B2 true JP3616278B2 (en) 2005-02-02

Family

ID=16219246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18818499A Expired - Fee Related JP3616278B2 (en) 1999-07-01 1999-07-01 Voltage drop detection circuit

Country Status (1)

Country Link
JP (1) JP3616278B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4624113B2 (en) * 2005-01-07 2011-02-02 パナソニック株式会社 Voltage monitoring control circuit

Also Published As

Publication number Publication date
JP2001013174A (en) 2001-01-19

Similar Documents

Publication Publication Date Title
US7272018B2 (en) Switching power supply device and method for controlling switching power supply device
USRE45862E1 (en) Power conversion integrated circuit and method for programming
US6529391B2 (en) Switching power supply
US6246596B1 (en) Switching power supply
US7202609B2 (en) Noise reduction in a power converter
EP1552596B1 (en) Capacitively coupled power supply
EP0914706B1 (en) Switched-mode power supply having an improved start-up circuit
JPH0680385U (en) Switching power supply
JP3616278B2 (en) Voltage drop detection circuit
JP3826804B2 (en) Dual power supply system
JP2002171750A (en) Power supply
US10897192B1 (en) Scheme to reduce static power consumption in analog controller based power converters requiring an external high voltage startup circuit
US7154762B2 (en) Power source apparatus
JP2001309653A (en) Switching power supply device
JP2000148265A (en) Switching power source
JP2000032747A (en) Switching power unit
JP2001037219A (en) Power source unit and its control method
JP3387271B2 (en) Switching power supply control circuit
JP3794475B2 (en) Switching power supply circuit
JPH0739346Y2 (en) Slope compensation circuit for current mode controller
JP2776152B2 (en) Switching regulator
JPS642543Y2 (en)
KR100603420B1 (en) A Switching Mode Power Supply
WO1997032388A1 (en) Power-supply circuit
JPS643250Y2 (en)

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041026

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041104

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071112

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081112

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees