JP2001013174A - Voltage drop detection circuit - Google Patents
Voltage drop detection circuitInfo
- Publication number
- JP2001013174A JP2001013174A JP11188184A JP18818499A JP2001013174A JP 2001013174 A JP2001013174 A JP 2001013174A JP 11188184 A JP11188184 A JP 11188184A JP 18818499 A JP18818499 A JP 18818499A JP 2001013174 A JP2001013174 A JP 2001013174A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- terminal
- switch element
- transistor
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electric Status Of Batteries (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、例えばＤＣーＤＣ
コンバータに使用されて電池の電圧が所定値以下に低下
したことを検出するための電圧低下検出回路に関する。The present invention relates to, for example, DC-DC
The present invention relates to a voltage drop detection circuit used in a converter to detect that a voltage of a battery has dropped below a predetermined value.
【０００２】[0002]
【従来の技術】図６に従来の電圧低下検出回路を使用し
たＤＣ−ＤＣコンバータの構成例を示す。電圧源として
使用される電池３１は一般に内部抵抗３１ａを有し、公
称電圧１．５ボルトの乾電池を二個直列に接続したもの
である。そして、その電圧はスイッチ３２を介して電圧
低下検出回路３３とスイッチングレギュレータ用制御回
路（以下、制御回路という）３４、トランス３５に印加
される。2. Description of the Related Art FIG. 6 shows a configuration example of a DC-DC converter using a conventional voltage drop detection circuit. The battery 31 used as a voltage source generally has an internal resistance 31a and is formed by connecting two dry batteries having a nominal voltage of 1.5 volts in series. Then, the voltage is applied to a voltage drop detection circuit 33, a switching regulator control circuit (hereinafter, referred to as a control circuit) 34, and a transformer 35 via a switch 32.
【０００３】電圧低下検出回路３３は第一のトランジス
タ３３ａ、第二のトランジスタ３３ｂ、第三のトランジ
スタ３３ｃ（いずれもＮＰＮトランジスタ）を有し、第
一のトランジスタ３３ａのエミッタがグランドに接続さ
れ、第二のトランジスタ３３ｂのエミッタが第三のトラ
ンジスタ３３ｃのコレクタに、第三のトランジスタ３３
ｃのエミッタがグランドに接続される。第一のトランジ
スタ３３ａのコレクタと第二のトランジスタ３３ｂのコ
レクタとにはそれぞれ給電抵抗３３ｄ、３３ｅによって
電池３１の電圧が印加される。また、第一のトランジス
タ３３ａのベースが第二のトランジスタ３３ｂのコレク
タに接続されると共にコンデンサ３３ｆによってグラン
ドに接続され、第二のトランジスタのベースには電池３
１の電圧を分圧するバイアス抵抗３３ｇ、３３ｈによっ
てバイアス電圧が印加され、電池３１のから供給されて
いる電圧が所定値以上では第二のトランジスタ３３ｂは
オンとなるようにされている。The voltage drop detection circuit 33 has a first transistor 33a, a second transistor 33b, and a third transistor 33c (all of which are NPN transistors). The emitter of the first transistor 33a is connected to the ground, The emitter of the second transistor 33b is connected to the collector of the third transistor 33c.
The emitter of c is connected to ground. The voltage of the battery 31 is applied to the collector of the first transistor 33a and the collector of the second transistor 33b by feed resistors 33d and 33e, respectively. The base of the first transistor 33a is connected to the collector of the second transistor 33b and to the ground by a capacitor 33f.
A bias voltage is applied by bias resistors 33g and 33h that divide the voltage of 1 and the second transistor 33b is turned on when the voltage supplied from the battery 31 exceeds a predetermined value.
【０００４】制御回路３４は集積回路化されており、電
源電圧供給端子（以下、電源端子という）３４ａ、制御
電圧入力端子（以下、制御端子という）３４ｂ、出力端
子３４ｃ、誤差電圧入力端子（以下、誤差端子という）
３４ｄ、グランド端子３４ｅを有し、内部に鋸歯状波発
振回路とパルス幅変調回路（いずれも図示せず）が構成
されている。そして、電源端子３４ａに電池３１の電圧
が供給され、制御端子３４ｂが第一のトランジスタ３３
ａのコレクタに接続され、グランド端子３４ｅがグラン
ドに接続される。以上の構成において制御端子３４ｂに
電圧が印加されると出力端子３４ｃから所定のデューテ
ィ比を有する連続パルス（繰り返し周波数は数１０ＫＨ
ｚ〜数１００ＫＨｚ）が出力される。また、制御端子３
４ｂの電圧がほぼ０ボルトに低下すると鋸歯状波発振回
路やパルス幅変調回路の動作が停止するようになってい
る。The control circuit 34 is an integrated circuit, and includes a power supply voltage supply terminal (hereinafter referred to as a power supply terminal) 34a, a control voltage input terminal (hereinafter referred to as a control terminal) 34b, an output terminal 34c, and an error voltage input terminal (hereinafter referred to as an error voltage input terminal). , Error terminal)
34d, a ground terminal 34e, and a saw-tooth wave oscillation circuit and a pulse width modulation circuit (both not shown) are formed therein. Then, the voltage of the battery 31 is supplied to the power supply terminal 34a, and the control terminal 34b is connected to the first transistor 33.
a, and the ground terminal 34e is connected to the ground. In the above configuration, when a voltage is applied to the control terminal 34b, a continuous pulse having a predetermined duty ratio from the output terminal 34c (the repetition frequency is several tens KH)
z to several hundred KHz). Control terminal 3
When the voltage at 4b drops to almost 0 volt, the operation of the sawtooth wave oscillation circuit and the pulse width modulation circuit stops.
【０００５】トランス３５の一次巻き線３５ａの一端に
は電池３１の電圧が印加される。また、制御回路３４の
出力端子３４ｃにはＦＥＴ３６のゲートが接続される。
ＦＥＴ３６のドレインは一次巻き線３５ａの他端に、ソ
ースはグランドに接続される。この結果、ＦＥＴ３６は
オン／オフ動作を行い、トランス３５の一次巻き線３５
ａに断続的に電流が流れ、二次巻き線３５ｂに電圧が誘
起する。トランス３５の二次巻き線３５ｂの一端には整
流ダイオード３７が接続され、他端はグランドに接続さ
れる。二次巻き線３５ｂに誘起した電圧は整流ダイオー
ド３７で整流され平滑コンデンサ３８によって平滑さ
れ、負荷３９に供給される。また、平滑された電圧は制
御回路３４の誤差端子３４ｄに印加されると共にバイア
ス抵抗３３ｉ、３３ｊによって分圧されたバイアス電圧
が第三のトランジスタ３３ｃのベースに印加され、第三
のトランジスタ３３ｃがオン状態を保持するようになっ
ている。[0005] The voltage of the battery 31 is applied to one end of the primary winding 35a of the transformer 35. The gate of the FET 36 is connected to the output terminal 34c of the control circuit 34.
The drain of the FET 36 is connected to the other end of the primary winding 35a, and the source is connected to the ground. As a result, the FET 36 performs on / off operation, and the primary winding 35 of the transformer 35
A current flows intermittently in a, and a voltage is induced in the secondary winding 35b. A rectifier diode 37 is connected to one end of the secondary winding 35b of the transformer 35, and the other end is connected to the ground. The voltage induced in the secondary winding 35b is rectified by the rectifier diode 37, smoothed by the smoothing capacitor 38, and supplied to the load 39. The smoothed voltage is applied to the error terminal 34d of the control circuit 34, and the bias voltage divided by the bias resistors 33i and 33j is applied to the base of the third transistor 33c, turning on the third transistor 33c. The state is maintained.
【０００６】以上の構成において、電池３１の電圧が所
定値（例えば、１．６ボルト）より高い場合には、第二
のトランジスタ３３ｂがオン、第一のトランジスタ３３
ａはオフとなり、制御回路３４の制御端子３４ｂには給
電抵抗３３ｄから電圧が供給される。そして、制御回路
３４の出力端子３４ｃからパルスが出力され、ＦＥＴ３
６がスイッチング動作を行い、トランス３５の二次巻き
線３５ｂに電圧が誘起し、負荷３９に直流電圧が供給さ
れる。In the above configuration, when the voltage of the battery 31 is higher than a predetermined value (for example, 1.6 volts), the second transistor 33b is turned on and the first transistor 33b is turned on.
a is turned off, and a voltage is supplied to the control terminal 34b of the control circuit 34 from the power supply resistor 33d. Then, a pulse is output from the output terminal 34c of the control circuit 34, and the FET 3
6 performs a switching operation, a voltage is induced in the secondary winding 35 b of the transformer 35, and a DC voltage is supplied to the load 39.
【０００７】ここで、電池３１の電圧が所定値まで低下
してくると、電圧低下検出回路３３では、第二のトラン
ジスタ３３ｂのベース電圧も低下して第二のトランジス
タ３３ｂがオフとなり、そのコレクタの電圧が高くな
り、その結果、第一のトランジスタ３３ａはオンとなっ
て電池３１の電圧の低下が検出され、制御端子３４ｂの
電圧はローレベル（ほぼ０ボルト）となる。この結果、
出力端子３４ｃからはパルスが出力されず、負荷３９に
供給する直流電圧が発生しなくなり、従って、第三のト
ランジスタ３３ｃもオフとなって第一のトランジスタ３
３ａのオン状態を保持するようになっている。Here, when the voltage of the battery 31 drops to a predetermined value, the voltage drop detecting circuit 33 also turns off the base voltage of the second transistor 33b, turning off the second transistor 33b, and its collector. As a result, the first transistor 33a is turned on, a decrease in the voltage of the battery 31 is detected, and the voltage of the control terminal 34b becomes low (substantially 0 volt). As a result,
No pulse is output from the output terminal 34c, and no DC voltage is supplied to the load 39. Therefore, the third transistor 33c is also turned off and the first transistor 3c is turned off.
The on state of 3a is maintained.
【０００８】[0008]
【発明が解決しようとする課題】ところで、電池３１の
使用期間が長くなると、電圧の低下と共に内部抵抗３１
ａが増加し、負荷状態での電圧は無負荷状態での電圧
（電池の内部起電力）よりも大きく降下する。このよう
な電池３１を使用して負荷状態での電圧（電圧低下検出
回路３３に印加されている電圧）が所定の電圧以下とな
った場合、従来の電圧低下検出回路３３では、先ず、第
二のトランジスタ３３ｂがオフ、第一のトランジスタ３
３ａがオンとなって制御回路３４から出力されていたパ
ルスが停止しトランス３５に電流が供給されなくなる。
すると電池３１はほぼ無負荷状態となって電圧低下検出
回路３３への供給電圧が急速に上昇し、同時に負荷３９
に供給されていた直流電圧は平滑コンデンサ３８に充電
されていた電圧の放電によって徐々に低下していく。However, when the battery 31 is used for a long period of time, the voltage decreases and the internal resistance 31 increases.
a increases, and the voltage in the load state drops more than the voltage in the no-load state (internal electromotive force of the battery). When the voltage in the load state (the voltage applied to the voltage drop detection circuit 33) using such a battery 31 falls below a predetermined voltage, the conventional voltage drop detection circuit 33 first Transistor 33b is off, the first transistor 3
3a is turned on, the pulse output from the control circuit 34 is stopped, and current is not supplied to the transformer 35.
Then, the battery 31 is almost in a no-load state, and the supply voltage to the voltage drop detection circuit 33 increases rapidly, and at the same time, the load 39
Is gradually reduced by discharging the voltage charged in the smoothing capacitor 38.
【０００９】この過程では、第三のトランジスタ３３ｃ
は依然としてオン状態を保持しているので、再び電圧低
下検出回路３３の第二のトランジスタ３３ｂがオン、第
一のトランジスタ３３ａがオフとなって制御回路３４が
動作を開始してパルスを発生する。すると、トランス３
５に電流が供給されて電池３１は負荷状態となり、負荷
状態の電圧が低下し、再度電圧低下検出回路３３が電圧
の低下を検出して制御回路の動作を停止する。このよう
にして、制御回路３４は電圧低下検出回路の検出の繰り
返しによって動作と動作停止とを繰り返していわゆるチ
ャタリング現象を起こしながら、最終的には動作停止状
態となり、負荷３９へ供給されている直流電圧が０ボル
トまで低下する。In this process, the third transistor 33c
Is still in the on state, the second transistor 33b of the voltage drop detection circuit 33 is turned on again, the first transistor 33a is turned off, and the control circuit 34 starts operating to generate a pulse. Then, transformer 3
5, the battery 31 enters a load state, the voltage in the load state drops, and the voltage drop detection circuit 33 detects the voltage drop again and stops the operation of the control circuit. In this way, the control circuit 34 repeats the operation and the operation stop by the repetition of the detection of the voltage drop detection circuit to cause a so-called chattering phenomenon. The voltage drops to 0 volts.
【００１０】以上のように、チャタリング現象が起きる
と負荷３９が異常な動作を起こすことがあり、最悪の場
合には負荷３９が破壊されるおそれがある。As described above, when the chattering phenomenon occurs, the load 39 may operate abnormally, and in the worst case, the load 39 may be broken.
【００１１】そこで、本発明の電圧低下検出回路では、
電圧の低下を検出した場合には、その後電圧が上昇して
も、電圧の低下を検出する以前の状態に再び復帰するこ
とのないようにすることを目的としている。Therefore, in the voltage drop detecting circuit of the present invention,
It is an object of the present invention to prevent a return to the state before the detection of the voltage drop even when the voltage drop is detected when the voltage drop is detected.
【００１２】[0012]
【課題を解決するための手段】以上のような課題を解決
するため、本発明の電圧低下検出回路は、第一、第二及
び第三端子をそれぞれ有すると共に、前記第一端子に印
加される電圧によって前記第二端子と前記第三端子との
間がオンまたはオフとなるように制御される第一のスイ
ッチ素子及び第二のスイッチ素子とを備え、前記第一の
スイッチ素子及び前記第二のスイッチ素子の各第二端子
をそれぞれ別個の給電用の抵抗素子を介して電圧源に接
続し、前記第一のスイッチ素子の第一端子と前記第二の
スイッチ素子の第二端子との間、及び前記第一のスイッ
チ素子の第二端子と前記第二のスイッチ素子の第一端子
との間をそれぞれ直流的に接続し、前記第一のスイッチ
素子及び前記第二のスイッチ素子の各第三端子をグラン
ドに接続し、前記第一のスイッチ素子の第一端子とグラ
ンドとの間に第一のコンデンサを接続して前記電圧源の
電圧印加によって前記第一のスイッチ素子をオフさせる
と共に前記第二のスイッチ素子をオンさせるようにし、
前記電圧源の電圧が所定の電圧以下に低下したときに前
記第二のスイッチ素子がオフ、前記第一のスイッチ素子
がオンとなるようにした。In order to solve the above problems, a voltage drop detection circuit according to the present invention has first, second and third terminals, respectively, and is applied to the first terminal. A first switch element and a second switch element that are controlled to be turned on or off between the second terminal and the third terminal by a voltage, the first switch element and the second switch element. Each second terminal of the switch element is connected to a voltage source via a separate power supply resistance element, and between the first terminal of the first switch element and the second terminal of the second switch element. , And DC connection between the second terminal of the first switch element and the first terminal of the second switch element, respectively, the first terminal of the first switch element and the second terminal of the second switch element Connect the three terminals to ground and A first capacitor is connected between a first terminal of one switch element and ground, and the first switch element is turned off and the second switch element is turned on by applying a voltage from the voltage source. ,
The second switch element is turned off and the first switch element is turned on when the voltage of the voltage source falls below a predetermined voltage.
【００１３】また、本発明の電圧低下検出回路は、前記
第二のスイッチ素子の第一端子とグランドとの間に前記
第一のコンデンサの容量値よりも小さな容量値の第二の
コンデンサを接続した。Further, in the voltage drop detection circuit according to the present invention, a second capacitor having a capacitance smaller than the capacitance of the first capacitor is connected between the first terminal of the second switch element and the ground. did.
【００１４】また、本発明の電圧低下検出回路は、前記
第一のスイッチ素子の第二端子と前記第二のスイッチ素
子の第一端子との間、及び前記第二のスイッチ素子の第
一端子とグランドとの間にそれぞれバイアス用の抵抗素
子を接続した。The voltage drop detecting circuit according to the present invention may further comprise a first terminal of the second switch element and a second terminal of the first switch element and a first terminal of the second switch element. A bias resistance element was connected between the ground and the ground.
【００１５】また、本発明の電圧低下検出回路は、前記
第一のスイッチ素子の第二端子と前記第二のスイッチ素
子の第一端子との間に定電圧素子を接続した。In the voltage drop detection circuit according to the present invention, a constant voltage element is connected between the second terminal of the first switch element and the first terminal of the second switch element.
【００１６】また、本発明の電圧低下検出回路は、前記
第二のスイッチ素子の第三端子とグランドとの間に第三
のスイッチ素子を設け、前記第三のスイッチ素子を、前
記第一のスイッチ素子がオン時にオフとなり、オフ時に
オンとなるように構成した。Further, in the voltage drop detection circuit according to the present invention, a third switch element is provided between a third terminal of the second switch element and ground, and the third switch element is connected to the first switch element. The switch element is turned off when turned on and turned on when turned off.
【００１７】また、本発明の電圧低下検出回路は、前記
第一のスイッチ素子及び前記第二のスイッチ素子をバイ
ポーラトランジスタで構成し、前記第一端子、第二端子
及び第三端子をそれぞれ前記バイポーラトランジスタの
ベース、コレクタ及びエミッタとした。Further, in the voltage drop detection circuit according to the present invention, the first switch element and the second switch element are configured by bipolar transistors, and the first terminal, the second terminal, and the third terminal are each formed of the bipolar transistor. The base, collector and emitter of the transistor were used.
【００１８】[0018]
【発明の実施の形態】以下、本発明の電圧低下検出回路
を図１乃至図５を参照して説明する。図１は本発明の電
圧低下検出回路を使用したＤＣ−ＤＣコンバータの構成
図、図２は本発明の電圧低下検出回路の動作を説明する
波形図、図３乃至図５は本発明の電圧低下検出回路の他
の構成図である。DESCRIPTION OF THE PREFERRED EMBODIMENTS A voltage drop detecting circuit according to the present invention will be described below with reference to FIGS. FIG. 1 is a configuration diagram of a DC-DC converter using the voltage drop detection circuit of the present invention, FIG. 2 is a waveform diagram illustrating the operation of the voltage drop detection circuit of the present invention, and FIGS. FIG. 9 is another configuration diagram of the detection circuit.
【００１９】電池１は電圧源として使用され、ここで
は、公称電圧が１．５ボルトの乾電池を二個直列に接続
しており、内部抵抗１ａを有している。内部抵抗１ａは
一般には使用された電力の総計に対応して増加し、無負
荷状態の電圧である内部起電力も低下する。そして、電
池１からの電圧はスイッチ２を介して電圧低下検出回路
３とスイッチングレギュレータ用制御回路（以下、制御
回路という）４、トランス５に印加される。The battery 1 is used as a voltage source. Here, two dry batteries having a nominal voltage of 1.5 volts are connected in series and have an internal resistance 1a. The internal resistance 1a generally increases in accordance with the total power used, and the internal electromotive force, which is a voltage in a no-load state, also decreases. Then, the voltage from the battery 1 is applied to a voltage drop detection circuit 3, a switching regulator control circuit (hereinafter referred to as a control circuit) 4, and a transformer 5 via a switch 2.
【００２０】電圧低下検出回路３は三端子を有する三個
のスイッチ素子、例えば、バイポーラトランジスタ３
ａ、３ｂ、３ｃを備えているが、バイポーラトランジス
タの代わりにＦＥＴ等を使用することも可能である。こ
こではＮＰＮ型のバイポーラトランジスタ（以下、単に
トランジスタという）を使用した例で説明し、各トラン
ジスタ３ａ、３ｂ、３ｃのベース３ａ1、３ｂ1、３ｃ1
を第一端子、コレクタ３ａ2、３ｂ2、３ｃ2を第二端
子、エミッタ３ａ3、３ｂ3、３ｃ3を第三端子とする。
第一のスイッチ素子である第一のトランジスタ３ａのエ
ミッタ３ａ3はグランドに接続され、第二のスイッチ素
子である第二のトランジスタ３ｂのエミッタ３ｂ3は第
三のスイッチ素子である第三のトランジスタ３ｃのコレ
クタ３ｃ2に、第三のトランジスタ３ｃのエミッタ３ｃ3
はグランドに接続される。The voltage drop detection circuit 3 includes three switch elements having three terminals, for example, a bipolar transistor 3
a, 3b and 3c, but it is also possible to use an FET or the like instead of the bipolar transistor. Here, an example using an NPN-type bipolar transistor (hereinafter simply referred to as a transistor) will be described, and the bases 3a 1 , 3b 1 , 3c 1 of the transistors 3a, 3b, 3c will be described.
A first terminal, a collector 3a 2, 3b 2, 3c 2 and the second terminal, the emitter 3a 3, 3b 3, 3c 3 and the third terminal.
The first emitter 3a 3 of the first transistor 3a is a switch element is connected to ground, a third transistor emitter 3b 3 of the second transistor 3b is a second switch element is a third switching element The collector 3c 2 of the third transistor 3c is connected to the emitter 3c 3 of the third transistor 3c.
Is connected to ground.
【００２１】第一のトランジスタ３ａのコレクタ３ａ2
と第二のトランジスタ３ｂのコレクタ３ｂ2とにはそれ
ぞれ給電用抵抗素子（以下、給電抵抗）３ｄ、３ｅによ
って電池１の電圧が印加される。また、第一のトランジ
スタ３ａのベース３ａ1が第二のトランジスタ３ｂのコ
レクタ３ｂ2に接続されると共に起動用の第一のコンデ
ンサ３ｆによってグランドに接続され、第二のトランジ
スタ３ｂのベース３ｂ1には第一のトランジスタ３ａの
コレクタ３ａ2に現れる電圧を分圧するバイアス用の抵
抗素子（バイアス抵抗）３ｇ、３ｈによってバイアス電
圧が印加される。また、第二のトランジスタ３ｂのベー
ス３ｂ1は第二のコンデンサ３ｉによってグランドに接
続される。第二のコンデンサ３ｉの容量値は、第一のコ
ンデンサ３ｆの容量値よりも小さい。The collector 3a 2 of the first transistor 3a
And the collector 3b2 of the second transistor 3b, the voltage of the battery 1 is applied by power supply resistance elements (hereinafter referred to as power supply resistors) 3d and 3e, respectively. The base 3a 1 of the first transistor 3a is connected to ground by a first capacitor 3f for startup is connected to the collector 3b 2 of the second transistor 3b, the base 3b 1 of the second transistor 3b the bias voltage is applied by the first resistive element for biasing dividing the voltage appearing at the collector 3a 2 of the transistor 3a (bias resistor) 3g, 3h. The base 3b 1 of the second transistor 3b is connected to ground by a second capacitor 3i. The capacitance value of the second capacitor 3i is smaller than the capacitance value of the first capacitor 3f.
【００２２】制御回路４は集積回路化されており、電源
電圧供給端子（以下、電源端子という）４ａ、制御電圧
入力端子（以下、制御端子という）４ｂ、出力端子４
ｃ、誤差電圧入力端子（以下、誤差端子という）４ｄ、
グランド端子４ｅを有し、内部に鋸歯状波発振回路とパ
ルス幅変調回路（いずれも図示せず）が構成されてい
る。そして、制御端子４ｂに所定値以上の電圧が印加さ
れた場合に出力端子４ｃから所定のデューティ比を有す
る連続パルス（繰り返し周波数は数１０ＫＨｚ〜数１０
０ＫＨｚ）が出力される。このデューティ比は誤差端子
４ｄに入力される電圧に対応して制御される。また、制
御端子４ｂの電圧がほぼ０ボルトに低下すると鋸歯状波
発信回路やパルス幅変調回路の動作が停止するようにな
っている。The control circuit 4 is an integrated circuit, and includes a power supply voltage supply terminal (hereinafter, referred to as a power supply terminal) 4a, a control voltage input terminal (hereinafter, referred to as a control terminal) 4b, and an output terminal 4.
c, an error voltage input terminal (hereinafter referred to as an error terminal) 4d,
It has a ground terminal 4e, and internally has a sawtooth wave oscillation circuit and a pulse width modulation circuit (both not shown). When a voltage higher than a predetermined value is applied to the control terminal 4b, a continuous pulse having a predetermined duty ratio (repetition frequency is several tens KHz to several tens
0 KHz) is output. This duty ratio is controlled according to the voltage input to the error terminal 4d. When the voltage at the control terminal 4b drops to almost 0 volts, the operation of the sawtooth wave transmission circuit and the pulse width modulation circuit stops.
【００２３】トランス５の一次巻き線５ａの一端には電
池１の電圧が印加され、他端はスイッチ用のＦＥＴ６の
ドレインに接続される。ＦＥＴ６のゲートは制御回路４
の出力端子４ｃに接続され、ソースはグランドに接続さ
れる。以上の構成によってＦＥＴ６はオン／オフのスイ
ッチング動作を行い、トランス５の一次巻き線５ａに断
続的に電流が流れ、二次巻き線５ｂに電圧が誘起する。The voltage of the battery 1 is applied to one end of the primary winding 5a of the transformer 5, and the other end is connected to the drain of the FET 6 for switching. The gate of the FET 6 is a control circuit 4
And the source is connected to the ground. With the above configuration, the FET 6 performs an on / off switching operation, a current intermittently flows through the primary winding 5a of the transformer 5, and a voltage is induced on the secondary winding 5b.
【００２４】トランス５の二次巻き線５ｂの一端には整
流ダイオード７が接続され、他端はグランドに接続され
る。二次巻き線５ｂに誘起した電圧は整流ダイオード７
で整流され平滑コンデンサ８によって平滑され、負荷９
に供給される。なお、トランス５の二次巻き線５ｂは、
一次巻き線５ａを通じてＦＥＴ６のドレイン電流が流れ
た時に二次巻き線５ｂに誘起する電圧が整流ダイオード
７の順方向電流を流す向きとなるように巻かれている。A rectifier diode 7 is connected to one end of the secondary winding 5b of the transformer 5, and the other end is connected to ground. The voltage induced in the secondary winding 5b is a rectifier diode 7
, And is smoothed by the smoothing capacitor 8, and the load 9
Supplied to The secondary winding 5b of the transformer 5 is
It is wound so that the voltage induced in the secondary winding 5b when the drain current of the FET 6 flows through the primary winding 5a flows in the direction in which the forward current of the rectifier diode 7 flows.
【００２５】また、平滑された電圧は制御回路４の誤差
端子４ｄに印加されると共にバイアス抵抗３ｊ、３ｋに
よって分圧されたバイアス電圧が第三のトランジスタ３
ｃのベース３ｃ1に印加され、第三のトランジスタ３ｃ
がオン状態を保持するようになっている。ここで、平滑
された電圧を誤差端子４ｄに入力するのは、電源端子４
ａに加えられた電圧が或る程度変化しても負荷９に供給
される電圧をほぼ一定に保つためである。即ち、トラン
ス５の二次巻き線５ｂに誘起する電圧が低下すると制御
回路４がそれを検出し、出力端子４ｃから出力される連
続パルスのハイレベル（Ｈレベル）の割合が大きくなる
ようにデューティ比が制御される。The smoothed voltage is applied to the error terminal 4d of the control circuit 4, and the bias voltage divided by the bias resistors 3j and 3k is applied to the third transistor 3d.
c applied to the base 3c 1 of the third transistor 3c
Keep the ON state. Here, the input of the smoothed voltage to the error terminal 4d is performed by the power supply terminal 4d.
This is because the voltage supplied to the load 9 is kept substantially constant even if the voltage applied to a changes to some extent. That is, when the voltage induced in the secondary winding 5b of the transformer 5 decreases, the control circuit 4 detects the decrease and sets the duty ratio so that the ratio of the high level (H level) of the continuous pulse output from the output terminal 4c increases. The ratio is controlled.
【００２６】以上の構成において、スイッチ２によって
電池１の電圧が電圧低下検出回路３に印加されると、ま
ず、第一のトランジスタ３ａのベース３ａ1の電圧は第
一のコンデンサ３ｆの存在によって最初は０ボルトとな
っているので、第一のトランジスタはオフである。従っ
て、そのコレクタに接続された制御回路４の制御端子４
ｂには給電抵抗３ｄを介して電圧が印加され、制御回路
４の出力端子４ｃにパルスが出力される。すると、負荷
９に直流電圧が供給されると共にその分圧電圧が第三の
トランジスタ３ｃのベース３ｃ1に加わり、第三のトラ
ンジスタ３ｃはオンする状態となる。一方、この過程
で、第二のトランジスタ３ｂはバイアス抵抗３ｇ、３ｈ
によってオンし、そのコレクタ３ｂ2電圧はほぼ０ボル
トとなり、その結果、第一のトランジスタ３ａのオフ状
態が保持される。In the above configuration, when the voltage of the battery 1 is applied to the voltage drop detection circuit 3 by the switch 2, first, the voltage of the base 3a1 of the first transistor 3a is initially reduced by the presence of the first capacitor 3f. Is at 0 volts, so the first transistor is off. Therefore, the control terminal 4 of the control circuit 4 connected to the collector
A voltage is applied to b through the power supply resistor 3d, and a pulse is output to the output terminal 4c of the control circuit 4. Then, the divided voltage with the DC voltage is supplied to the load 9 applied to the base 3c 1 of the third transistor 3c, the third transistor 3c is in a state to be turned on. On the other hand, in this process, the second transistor 3b has the bias resistors 3g and 3h.
, And the voltage of the collector 3b 2 becomes almost 0 volt. As a result, the off state of the first transistor 3a is maintained.
【００２７】ここで、電池１の内部起電力（無負荷状態
の電圧）が低下し、また、内部抵抗１ａも増加した状態
で使用され、電圧低下検出回路３等に供給されている実
際の電圧（以下、負荷状態の電圧といい、図１のライン
Ｌの電圧を指す）が所定値（例えば１．６ボルト）以下
まで低下したときの動作を図２で説明する。なお、図２
の横軸は時間を示すが数値そのものが時間数を示してい
るわけではない。また、縦軸は電圧を示す。The actual voltage supplied to the voltage drop detection circuit 3 and the like is used in a state where the internal electromotive force (voltage in a no-load state) of the battery 1 is reduced and the internal resistance 1a is also increased. The operation when the voltage (hereinafter, referred to as a voltage in a load state and indicating the voltage of the line L in FIG. 1) drops below a predetermined value (for example, 1.6 volts) will be described with reference to FIG. Note that FIG.
The horizontal axis indicates the time, but the numerical value itself does not indicate the number of hours. The vertical axis indicates voltage.
【００２８】先ず、図２Ａに示すように内部起電力が低
下してくると、それに伴って、図２Ｂ（ｂ１部）に示す
ように負荷状態の電圧も低下してくる。さらに、第二の
トランジスタ３ｂのベース３ｂ1の電圧も図２Ｃ（ｃ１
部）に示すように低下する。この過程で、第二のトラン
ジスタ３ｂのベース電流が減少していくので、コレクタ
の電圧、従って第一のトランジスタ３ａのベース３ａ1
電圧は図２Ｄ（ｄ１部）に示すように徐々に上昇してい
く。この段階では第一のトランジスタ３ａはオフ状態を
保持しそのコレクタ電圧は図２Ｅ（ｅ１部）に示すよう
に高くなっている。そして、負荷状態の電圧が所定値ま
で低下した時点（図２のＴの位置）で第二のトランジス
タ３ｂは完全にオフとなり、図２Ｄ（ｄ２）に示すよう
にそのコレクタの電圧は高くなる。そして、第一のトラ
ンジスタ３ａはオンとなってコレクタ３ａ2の電圧は図
２Ｅ（ｅ２）に示すようにほぼ０ボルトに低下し、それ
に伴って、第二のトランジスタ３ｂのベース３ｂ1の電
圧も図２Ｃ（ｃ２部）に示すようにほぼ０ボルトに低下
する。First, when the internal electromotive force decreases as shown in FIG. 2A, the voltage in the load state also decreases as shown in FIG. 2B (b1 portion). Further, the voltage of the base 3b 1 of the second transistor 3b also FIG 2C (c1
Part). In this process, since the base current of the second transistor 3b decreases, the voltage of the collector, and thus the base 3a 1 of the first transistor 3a,
The voltage gradually increases as shown in FIG. 2D (d1 part). At this stage, the first transistor 3a holds the off state, and its collector voltage is high as shown in FIG. 2E (part e1). Then, when the voltage in the load state drops to a predetermined value (position T in FIG. 2), the second transistor 3b is completely turned off, and as shown in FIG. 2D (d2), the voltage of its collector increases. Then, the first transistor 3a is a voltage of the collector 3a 2 turned on is decreased to approximately 0 volts, as shown in FIG. 2E (e2), and the voltage at the base 3b 1 of the second transistor 3b also As shown in FIG. 2C (part c2), the voltage drops to almost 0 volt.
【００２９】すると、制御回路４の動作は停止し、トラ
ンス５に電流が供給されなくなり、電池１はほぼ無負荷
状態となる。そのため、図１のラインＬの電圧は図２Ｂ
（ｂ２）に示すように、電池１の内部起電力（図２Ａ参
照）とほぼ同じ無負荷状態の電圧まで上昇する。Then, the operation of the control circuit 4 stops, no current is supplied to the transformer 5, and the battery 1 is almost in a no-load state. Therefore, the voltage of the line L in FIG.
As shown in (b2), the voltage rises to a voltage in a no-load state substantially equal to the internal electromotive force of the battery 1 (see FIG. 2A).
【００３０】ところで、制御回路４の動作が停止しても
負荷９に供給されていた直流電圧は急激には低下しない
ので第三のトランジスタ３ｃのベース３ｃ1には少しの
間はバイアス電圧が加わっているが、このような状態で
ラインＬの電圧がほぼ無負荷状態の電圧に上昇しても、
第二のトランジスタ３ｂのベース３ｂ1には第一のトラ
ンジスタ３ａのコレクタ３ａ2から電圧が帰還される状
態で供給されるようになっており、しかも、第一のトラ
ンジスタ３ａがオン状態でそのコレクタ電圧はほぼ０ボ
ルトとなっているので、第二のトランジスタ３ｂが再び
オンとなることはない。従って、電圧低下検出回路３は
自己保持され、いわゆるチャタリング現象は起きない。By the way, the third a little while the base 3c 1 of the transistor 3c since DC voltage operation has been supplied to the load 9 is also stopped in the control circuit 4 is not rapidly lowered applied bias voltage However, even if the voltage of the line L rises to a substantially no-load state voltage in such a state,
The base 3b 1 of the second transistor 3b are adapted to be supplied in a state where the voltage from the collector 3a 2 of the first transistor 3a is fed back, moreover, its collector the first transistor 3a is on state Since the voltage is almost 0 volt, the second transistor 3b does not turn on again. Therefore, the voltage drop detection circuit 3 is held by itself, and the so-called chattering phenomenon does not occur.
【００３１】図３乃至図５は本発明の電圧低下検出回路
の他の構成例を示し、図１に示す電圧低下検出回路３に
おけるバイアス抵抗３ｇ、３ｈを省略し、代わりに、第
一のトランジスタ３ａのコレクタ３ａ2と第二のトラン
ジスタ３ｂのベース３ｂ1とを定電圧素子を介して直流
的に接続した構成となっている。図３では定電圧素子と
してダイオード３ｍを一個、図４では二個直列にして用
いた構成を示し、アノードを第一のトランジスタ３ａの
コレクタ３ａ2に、カソードを第二のトランジスタ３ｂ
のベース３ｂ1に接続している。また、図５ではツェナ
ーダイオード３ｎを用いた構成を示し、そのカソードを
第一のトランジスタ３ａのコレクタに３ａ2、アノード
を第二のトランジスタ３ｂのベースに３ｂ1接続してい
る。FIGS. 3 to 5 show another configuration example of the voltage drop detection circuit of the present invention, in which the bias resistors 3g and 3h in the voltage drop detection circuit 3 shown in FIG. 1 are omitted, and a first transistor is used instead. 3a of the collector 3a 2 and a base 3b 1 of the second transistor 3b through the constant voltage element has a structure in which galvanically connected. One diode 3m as a constant voltage element in FIG. 3 shows the configuration used in the two series in Fig. 4, the anode collector 3a 2 of the first transistor 3a, the cathode second transistor 3b
It is connected to the base 3b 1. FIG. 5 shows a configuration using a Zener diode 3n. The cathode is connected to the collector of the first transistor 3a 3a 2 , and the anode is connected to the base of the second transistor 3b 3b 1 .
【００３２】このように、定電圧素子を設けることによ
って、第二のトランジスタ３ｂのベース電位は第一のト
ランジスタ３ａのコレクタ電位よりも定電圧素子の電圧
降下分だけ低くなる。従って、負荷状態の電圧が第二の
トランジスタ３ｂのベース電位と低電圧素子の電圧の和
に近づくと第二のトランジスタ３ｂのベース電流は急激
に減少し、オン状態であった第二のトランジスタ３ｂが
オフとなり、それに伴って第一のトランジスタ３ａがオ
ンとなる。このように、第二のトランジスタ３ｂのベー
ス電位と低電圧素子の電圧の和により動作電圧が設定で
きるので、動作電圧設定のためのバイアス抵抗３ｇ、３
ｈを削除しても電圧低下検出回路３の自己保持動作は可
能となる。なお、第二のトランジスタ３ｂがオフとなる
電圧を調整するために、バイアス抵抗とダイオードなど
の定電圧素子とを組み合わせることも可能である。As described above, by providing the constant voltage element, the base potential of the second transistor 3b becomes lower than the collector potential of the first transistor 3a by the voltage drop of the constant voltage element. Therefore, when the voltage in the load state approaches the sum of the base potential of the second transistor 3b and the voltage of the low-voltage element, the base current of the second transistor 3b rapidly decreases, and the second transistor 3b in the ON state Is turned off, and accordingly, the first transistor 3a is turned on. As described above, since the operating voltage can be set by the sum of the base potential of the second transistor 3b and the voltage of the low-voltage element, the bias resistors 3g and 3g for setting the operating voltage can be set.
Even if h is deleted, the self-holding operation of the voltage drop detection circuit 3 becomes possible. In order to adjust the voltage at which the second transistor 3b is turned off, a bias resistor and a constant voltage element such as a diode can be combined.
【００３３】また、本発明の電圧低下検出回路は、第二
のスイッチ素子の第一端子と第一のスイッチ素子の第二
端子との間に定電圧素子を接続したので、第二のスイッ
チ素子に対するバイアス用の抵抗素子を削除しても、電
圧源が所定の電圧以下で確実にオフとすることができ
る。In the voltage drop detecting circuit according to the present invention, the constant voltage element is connected between the first terminal of the second switch element and the second terminal of the first switch element. Can be reliably turned off when the voltage source is equal to or lower than a predetermined voltage even if the bias resistive element is removed.
【００３４】[0034]
【発明の効果】本発明の電圧低下検出回路は、第一のス
イッチ素子及び第二のスイッチ素子の各第二端子をそれ
ぞれ別個の給電用の抵抗素子を介して電圧源に接続し、
第一のスイッチ素子の第一端子と第二のスイッチ素子の
第二端子との間、及び第一のスイッチ素子の第二端子と
第二のスイッチ素子の第一端子との間をそれぞれ直流的
に接続し、第一のスイッチ素子及び第二のスイッチ素子
の各第三端子をグランドに接続し、第一のスイッチ素子
の第一端子とグランドとの間に第一のコンデンサを接続
して電源の電圧印加によって第一のスイッチ素子をオフ
させると共に第二のスイッチ素子をオンさせるように
し、電源の電圧が所定の電圧以下に低下したときに第二
のスイッチ素子がオフ、第一のスイッチ素子がオンとな
るようにしたので、自己保持されて、その後電圧源の電
圧が上昇しても第二のスイッチ素子がオン、第一のスイ
ッチ素子がオフとはならず、チャタリング現象を起こさ
ない。According to the voltage drop detection circuit of the present invention, the second terminals of the first switch element and the second switch element are connected to a voltage source via separate power supply resistance elements, respectively.
Direct current flows between the first terminal of the first switch element and the second terminal of the second switch element, and between the second terminal of the first switch element and the first terminal of the second switch element. Connected to the ground, the third terminal of each of the first switch element and the second switch element is connected to the ground, and the first capacitor is connected between the first terminal of the first switch element and the ground. The first switch element is turned off and the second switch element is turned on by applying a voltage, and the second switch element is turned off when the voltage of the power supply falls below a predetermined voltage, the first switch element Is turned on, so that the second switching element is turned on and the first switching element is not turned off even if the voltage of the voltage source subsequently rises, and the chattering phenomenon does not occur.
【００３５】また、本発明の電圧低下検出回路は、第二
のスイッチ素子の第一端子とグランドとの間に第一のコ
ンデンサの容量値よりも小さな容量値の第二のコンデン
サを接続したので、第二のスイッチ素子がノイズによっ
てオンからオフへ、またオフからオンへ変わる誤動作を
起こすことはない。Further, in the voltage drop detection circuit according to the present invention, the second capacitor having a capacitance smaller than the capacitance of the first capacitor is connected between the first terminal of the second switch element and the ground. And the second switch element does not malfunction due to noise changing from on to off and from off to on.
【００３６】また、本発明の電圧低下検出回路は、第一
のスイッチ素子の第二端子と第二のスイッチ素子の第一
端子との間、及び第二のスイッチ素子の第一端子とグラ
ンドとの間にそれぞれバイアス用の抵抗素子を接続した
ので、電圧源の電圧が所定の電圧以上では第一のスイッ
チ素子を確実にオン、所定の電圧以下では確実にオフと
することができる。The voltage drop detecting circuit according to the present invention may further comprise a circuit for detecting a voltage drop between the second terminal of the first switch element and the first terminal of the second switch element, and connecting the first terminal of the second switch element to the ground. Since the bias resistive elements are connected during the period, the first switch element can be reliably turned on when the voltage of the voltage source is equal to or higher than a predetermined voltage, and can be reliably turned off when the voltage of the voltage source is equal to or lower than the predetermined voltage.
【００３７】また、本発明の電圧低下検出回路は、第一
のスイッチ素子の第二端子と第二のスイッチ素子の第一
端子との間に定電圧素子を接続したので、第二のスイッ
チ素子に対するバイアス用の抵抗素子を削除しても電圧
源の電圧が所定の電圧以上では第一のスイッチ素子を確
実にオン、所定の電圧以下では確実にオフとすることが
できる。In the voltage drop detecting circuit according to the present invention, the constant voltage element is connected between the second terminal of the first switch element and the first terminal of the second switch element. The first switch element can be reliably turned on when the voltage of the voltage source is equal to or higher than a predetermined voltage, and can be surely turned off when the voltage of the voltage source is equal to or lower than the predetermined voltage.
【００３８】また、本発明の電圧低下検出回路は、第二
のスイッチ素子の第三端子とグランドとの間に第三のス
イッチ素子を設け、第三のスイッチ素子を、第一のスイ
ッチ素子がオン時にオフとなり、オフ時にオンとなるよ
うに構成したので、確実に自己保持できる。Further, in the voltage drop detection circuit according to the present invention, a third switch element is provided between the third terminal of the second switch element and the ground, and the third switch element is connected to the first switch element. Since it is configured to be turned off when turned on and turned on when turned off, self-holding can be ensured.
【００３９】また、本発明の電圧低下検出回路は、第一
のスイッチ素子及び第二のスイッチ素子をバイポーラト
ランジスタで構成し、第一端子、第二端子及び第三端子
をそれぞれバイポーラトランジスタのベース、コレクタ
及びエミッタとしたので、最も簡単な構成で電圧低下検
出回路を実現できる。Further, in the voltage drop detection circuit according to the present invention, the first switch element and the second switch element are configured by bipolar transistors, and the first terminal, the second terminal, and the third terminal are each a base of the bipolar transistor, Since the collector and the emitter are used, a voltage drop detection circuit can be realized with the simplest configuration.
【図１】本発明の電圧低下検出回路を使用したＤＣ−Ｄ
Ｃコンバータの構成図である。FIG. 1 shows a DC-D using a voltage drop detection circuit of the present invention.
It is a block diagram of a C converter.
【図２】本発明の電圧低下検出回路の動作を説明する波
形図である。FIG. 2 is a waveform diagram illustrating the operation of the voltage drop detection circuit according to the present invention.
【図３】本発明の電圧低下検出回路の他の構成図であ
る。FIG. 3 is another configuration diagram of the voltage drop detection circuit of the present invention.
【図４】本発明のの電圧低下検出回路の他の構成図であ
る。FIG. 4 is another configuration diagram of the voltage drop detection circuit of the present invention.
【図５】本発明のの電圧低下検出回路の他の構成図であ
る。FIG. 5 is another configuration diagram of the voltage drop detection circuit of the present invention.
【図６】従来の電圧低下検出回路を使用したＤＣ−ＤＣ
コンバータの構成図である。FIG. 6 shows a DC-DC using a conventional voltage drop detection circuit.
It is a block diagram of a converter.
１ 電池（電圧源） １ａ 内部抵抗 ２ スイッチ ３ 電圧低下検出回路 ３ａ 第一のトランジスタ（第一のスイッチ素子） ３ａ1 ベース（第一端子） ３ａ2 コレクタ（第二端子） ３ａ3 エミッタ（第三端子） ３ｂ 第二のトランジスタ（第二のスイッチ素子） ３ｂ1 ベース（第一端子） ３ｂ2 コレクタ（第二端子） ３ｂ3 エミッタ（第三端子） ３ｃ 第三のトランジスタ（第三のスイッチ素子） ３ｃ1 ベース（第一端子） ３ｃ2 コレクタ（第二端子） ３ｃ3 エミッタ（第三端子） ３ｄ、３ｅ 給電抵抗（給電用抵抗素子） ３ｆ 第一のコンデンサ ３ｇ、３ｈ、３ｊ、３ｋ バイアス抵抗 ３ｉ 第二のコンデンサ ３ｍ ダイオード（定電圧素子） ３ｎ ツェナーダイオード（定電圧素子） ４ 制御回路 ４ａ 電源電圧供給端子 ４ｂ 制御電圧入力端子 ４ｃ 出力端子 ４ｄ 誤差電圧入力端子 ４ｅ グランド端子 ５ トランス ５ａ 一次巻き線 ５ｂ 二次巻き線 ６ ＦＥＴ ７ 整流ダイオード ８ 平滑コンデンサ ９ 負荷Reference Signs List 1 battery (voltage source) 1a internal resistance 2 switch 3 voltage drop detection circuit 3a first transistor (first switch element) 3a 1 base (first terminal) 3a 2 collector (second terminal) 3a 3 emitter (third) Terminal) 3b second transistor (second switch element) 3b 1 base (first terminal) 3b 2 collector (second terminal) 3b 3 emitter (third terminal) 3c third transistor (third switch element) 3c 1 Base (first terminal) 3c 2 Collector (second terminal) 3c 3 Emitter (third terminal) 3d, 3e Power supply resistance (power supply resistance element) 3f First capacitor 3g, 3h, 3j, 3k Bias resistance 3i Second capacitor 3m Diode (constant voltage element) 3n Zener diode (constant voltage element) 4 Control circuit 4a Power supply voltage supply terminal 4b Control voltage input terminal 4c Power terminal 4d error voltage input terminal 4e ground terminal 5 the transformer 5a primary winding 5b the secondary winding 6 FET 7 rectifying diode 8 a smoothing capacitor 9 Load
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2G016 CA00 CB11 CB12 CC01 CC04 CC07 CC12 CD04 CD09 CD10 CD14 2G035 AA26 AB03 AC01 AC15 AD02 AD05 AD08 AD10 AD11 AD13 AD14 AD17 ────────────────────────────────────────────────── ─── Continued on the front page F term (reference) 2G016 CA00 CB11 CB12 CC01 CC04 CC07 CC12 CD04 CD09 CD10 CD14 2G035 AA26 AB03 AC01 AC15 AD02 AD05 AD08 AD10 AD11 AD13 AD14 AD17
Claims (6)
ると共に、前記第一端子に印加される電圧によって前記
第二端子と前記第三端子との間がオンまたはオフとなる
ように制御される第一のスイッチ素子及び第二のスイッ
チ素子とを備え、前記第一のスイッチ素子及び前記第二
のスイッチ素子の各第二端子をそれぞれ別個の給電用の
抵抗素子を介して電圧源に接続し、前記第一のスイッチ
素子の第一端子と前記第二のスイッチ素子の第二端子と
の間、及び前記第一のスイッチ素子の第二端子と前記第
二のスイッチ素子の第一端子との間をそれぞれ直流的に
接続し、前記第一のスイッチ素子及び前記第二のスイッ
チ素子の各第三端子をグランドに接続し、前記第一のス
イッチ素子の第一端子とグランドとの間に第一のコンデ
ンサを接続して前記電圧源の電圧印加によって前記第一
のスイッチ素子をオフさせると共に前記第二のスイッチ
素子をオンさせるようにし、前記電圧源の電圧が所定の
電圧以下に低下したときに前記第二のスイッチ素子がオ
フ、前記第一のスイッチ素子がオンとなるようにしたこ
とを特徴とする電圧低下検出回路。A first terminal, a second terminal, and a third terminal, each of which is controlled by a voltage applied to the first terminal to turn on or off between the second terminal and the third terminal. A first switch element and a second switch element, and each of the second terminals of the first switch element and the second switch element is connected to a voltage source via a separate power supply resistance element. Connected, between the first terminal of the first switch element and the second terminal of the second switch element, and the second terminal of the first switch element and the first terminal of the second switch element Are connected in a DC manner, the third terminals of the first switch element and the second switch element are connected to ground, and between the first terminal of the first switch element and ground. Connect the first capacitor to the The first switch element is turned off and the second switch element is turned on by applying a voltage from a voltage source, and the second switch element is turned off when the voltage of the voltage source falls below a predetermined voltage. A voltage drop detection circuit, wherein the first switch element is turned off and the first switch element is turned on.
ランドとの間に前記第一のコンデンサの容量値よりも小
さな容量値の第二のコンデンサを接続したことを特徴と
する請求項１記載の電圧低下検出回路。2. A device according to claim 1, wherein a second capacitor having a capacitance smaller than that of said first capacitor is connected between a first terminal of said second switch element and ground. The voltage drop detection circuit as described.
記第二のスイッチ素子の第一端子との間、及び前記第二
のスイッチ素子の第一端子とグランドとの間にそれぞれ
バイアス用の抵抗素子を接続したことを特徴とする請求
項１または２記載の電圧低下検出回路。3. A bias between a second terminal of the first switch element and a first terminal of the second switch element, and between a first terminal of the second switch element and ground. 3. The voltage drop detection circuit according to claim 1, wherein the resistance element is connected.
記第二のスイッチ素子の第一端子との間に定電圧素子を
接続したことを特徴とする請求項１乃至３のいずれかに
記載の電圧低下検出回路。4. A constant voltage element is connected between a second terminal of the first switch element and a first terminal of the second switch element. The voltage drop detection circuit as described.
ランドとの間に第三のスイッチ素子を設け、前記第三の
スイッチ素子を、前記第一のスイッチ素子がオン時にオ
フとなり、オフ時にオンとなるように構成したことを特
徴とする請求項１乃至４のいずれかに記載の電圧低下検
出回路。5. A third switch element is provided between a third terminal of the second switch element and ground, and the third switch element is turned off when the first switch element is turned on, and turned off. 5. The voltage drop detection circuit according to claim 1, wherein the voltage drop detection circuit is configured to be turned on at a time.
スイッチ素子をバイポーラトランジスタで構成し、前記
第一端子、第二端子及び第三端子をそれぞれ前記バイポ
ーラトランジスタのベース、コレクタ及びエミッタとし
たことを特徴とする請求項１乃至５のいずれかに記載の
電圧低下検出回路。6. The first switch element and the second switch element are configured by bipolar transistors, and the first terminal, the second terminal, and the third terminal are used as a base, a collector, and an emitter of the bipolar transistor, respectively. The voltage drop detection circuit according to claim 1, wherein:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18818499A JP3616278B2 (en) | 1999-07-01 | 1999-07-01 | Voltage drop detection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18818499A JP3616278B2 (en) | 1999-07-01 | 1999-07-01 | Voltage drop detection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001013174A true JP2001013174A (en) | 2001-01-19 |
| JP3616278B2 JP3616278B2 (en) | 2005-02-02 |
Family
ID=16219246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18818499A Expired - Fee Related JP3616278B2 (en) | 1999-07-01 | 1999-07-01 | Voltage drop detection circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3616278B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006189405A (en) * | 2005-01-07 | 2006-07-20 | Matsushita Electric Ind Co Ltd | Voltage monitoring control circuit |
-
1999
- 1999-07-01 JP JP18818499A patent/JP3616278B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006189405A (en) * | 2005-01-07 | 2006-07-20 | Matsushita Electric Ind Co Ltd | Voltage monitoring control circuit |
| JP4624113B2 (en) * | 2005-01-07 | 2011-02-02 | パナソニック株式会社 | Voltage monitoring control circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3616278B2 (en) | 2005-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7545657B2 (en) | Switching power source apparatus | |
| US6674271B2 (en) | Power supply control apparatus and method thereof | |
| KR101030920B1 (en) | Switching power supply | |
| US7525819B2 (en) | Switching mode power supply and method for generating a bias voltage | |
| US20050078492A1 (en) | Switching power supply | |
| US20140177284A1 (en) | Switching Power-Supply Apparatus | |
| US6246596B1 (en) | Switching power supply | |
| EP1479156B1 (en) | Noise reduction in a power converter | |
| EP0914706B1 (en) | Switched-mode power supply having an improved start-up circuit | |
| US20040051386A1 (en) | High voltage supply device | |
| JPH11275857A (en) | Switching power source circuit | |
| EP0736959A1 (en) | Low dissipation power controller | |
| JPH11168883A (en) | Dc/dc converter | |
| JPH09261958A (en) | Uninterruptive switching regulator | |
| JP2001013174A (en) | Voltage drop detection circuit | |
| JP2002171750A (en) | Power supply | |
| JP2001309653A (en) | Switching power supply device | |
| US10897192B1 (en) | Scheme to reduce static power consumption in analog controller based power converters requiring an external high voltage startup circuit | |
| US7154762B2 (en) | Power source apparatus | |
| JP2004180385A (en) | Switching power supply | |
| JP3141675B2 (en) | Switching power supply | |
| JP2004015993A (en) | Power saving power supply under no load | |
| JP2000166227A (en) | Overcurrent protection circuit for switching power supply | |
| JPH1169793A (en) | Switching power unit | |
| JP2001037219A (en) | Power source unit and its control method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041020 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041026 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041104 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071112 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |