JP3990830B2 - Radar video synthesizer - Google Patents

Radar video synthesizer Download PDF

Info

Publication number
JP3990830B2
JP3990830B2 JP29550898A JP29550898A JP3990830B2 JP 3990830 B2 JP3990830 B2 JP 3990830B2 JP 29550898 A JP29550898 A JP 29550898A JP 29550898 A JP29550898 A JP 29550898A JP 3990830 B2 JP3990830 B2 JP 3990830B2
Authority
JP
Japan
Prior art keywords
radar
signal
video
digital
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29550898A
Other languages
Japanese (ja)
Other versions
JP2000121728A (en
Inventor
祐作 箱田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Radio Co Ltd
Original Assignee
Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Radio Co Ltd filed Critical Japan Radio Co Ltd
Priority to JP29550898A priority Critical patent/JP3990830B2/en
Publication of JP2000121728A publication Critical patent/JP2000121728A/en
Application granted granted Critical
Publication of JP3990830B2 publication Critical patent/JP3990830B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Radar Systems Or Details Thereof (AREA)

Description

【0001】
【発明の属する技術分野】
本発明はレーダビデオ信号合成装置に関し、特に、複数のレーダビデオ信号を一つのレーダビデオ信号に合成する装置に関する。
【0002】
【従来の技術】
一般に、レーダビデオ合成装置では、複数のアンテナを所定の場所に配置して(つまり、複数のアンテナの設置場所を同一軸上の設置場所として)、アンテナからの電波の送信とアンテナの回転を同期させて、物体からの反射波を受けて、複数の受信レーダビデオ信号を得て、これら複数の受信ビデオ信号を合成して合成ビデオ信号を生成している。
【0003】
【発明が解決しようとする課題】
ところで、近年、艦船等ではステルス化によってマスト構造物が若干の傾斜をもった多面構造となっており、結果的に、マスト構造物がレーダアンテナの後方に位置することになっていることから、後方側に出力されるレーダ電波がマスト構造物によって遮蔽されることが多い。従って、後方の安全を確保するため、複数の監視用レーダを設ける必要がある。つまり、前方監視用レーダの他に後方監視用レーダを別に設けて複数のレーダを用いて監視する必要がある。
【0004】
前述のように、従来のレーダビデオ合成装置では、複数のアンテナの設置場所を同一軸上の設置場所とする必要があり、しかもアンテナからの電波の送信とアンテナの回転を同期させて、受信ビデオ信号の合成を行う必要がある関係上、上述のように、レーダ間において、アンテナ回転及びレーダ繰り返し周波数が非同期で、しかもアンテナの設置場所が異なっていると、複数の受信レーダビデオ信号を合成して合成レーダビデオ信号を得ることが難しいという問題点がある。
【0005】
つまり、従来のレーダビデオ合成装置において合成レーダビデオ信号を得るためには、複数のアンテナを同一軸上の設置場所としなければならず、加えて、複数のアンテナにおいて、アンテナからの電波の送信とアンテナの回転とが同期していなければならず、このため、複数の受信レーダビデオ信号を合成して合成レーダビデオ信号を得ることが難しいという問題点がある。
【0006】
本発明の目的はレーダアンテナの設置場所が異なり、しかもアンテナ間において電波の送信及びアンテナの回転が非同期であっても合成レーダビデオ信号を生成することのできるレーダビデオ合成装置を提供することにある。
【0007】
【課題を解決するための手段】
本発明によれば、複数のレーダから得られたレーダビデオを合成する際に用いられるレーダビデオ合成装置であって、前記複数のレーダの各々からはビデオ信号、方位信号、及びトリガ信号を出力され、前記複数のレーダのうちの一つが基準レーダとされており、前記基準レーダを除く他のレーダの各々について前記ビデオ信号を前記方位信号に基づいて直交座標データに変換する第1の手段と、前記基準レーダからの方位信号に応じて前記直交座標データを極座標データに変換する第2の手段と、レーダ切換データに応じて前記基準レーダからのビデオ信号と前記極座標データとを選択的に出力ビデオ信号として出力し前記出力ビデオ信号と前記基準レーダからの方位信号及びトリガ信号とをレーダビデオ合成出力として送出する第3の手段とを有することを特徴とするレーダビデオ合成装置が得られる。
【0008】
【発明の実施の形態】
以下本発明について図面を参照して説明する。
【0009】
図1を参照して、図示のレーダビデオ合成装置は、ビデオバッファ1、S/D変換回路2、トリガタイミング調整回路3、切換回路4、コンピュータ5、レーダ切換RAM6、トリガ同期制御回路7、直交座標−極座標変換回路(XY−Rθ変換回路)8、A/D変換回路9、S/D変換回路10、トリガ同期制御回路11、入力バッファ制御回路12、入力バッファ13、入力バッファ14、極座標−直交座標変換回路(Rθ−XY変換回路)15、画像メモリ16、出力バッファ17、出力バッファ18、出力バッファ制御回路19、及びD/A変換回路20を備えている。
【0010】
図示の例では、レーダビデオ合成装置には二つのレーダA及びBが接続されているものとする。そして、レーダA及びBのアンテナはそれぞれ別の設置場所に設置され、互いに独立して、つまり、非同期状態で運用されている。図示の例では、レーダAが基準とされ、後述するようにして、レーダAを基準としてレーダBの設置位置を補正して、アンテナの回転及び繰り返し周期を同期させる。
【0011】
いま、レーダAからはそれぞれビデオA1、方位A2、及びトリガA3が出力され、レーダBからはそれぞれビデオB1、方位B2、及びトリガB3が出力されている。
【0012】
トリガA3、ビデオA1、及び方位A2はそれぞれ図2(a)、(b)、及び(c)に示すタイミングでレーダビデオ合成装置に与えられており、ビデオA1はビデオバッファ1に一旦蓄積された後、切換回路4に供給される。方位A2はS/D変換回路2によって第1のデジタル方位信号に変換されて、XY−Rθ変換回路8及びレーダ切換RAM6に供給される。さらに、方位A2は方位(基準方位)として出力される。トリガA3はトリガタイミング調整回路3及びトリガ同期制御回路7に供給されて、トリガタイミング調整回路3においてトリガA3はタイミング調整されてトリガ(基準トリガ)として出力される。このタイミング調整に当たっては、切換回路4の出力(ビデオ)とタイミングが一致するようにトリガA3の出力タイミングが調整させる。トリガ同期制御回路7ではトリガA3を受けてトリガA3に同期して第1のクロック信号を発生する。
【0013】
トリガB3(図2(d)参照)はトリガ同期制御回路11へ与えられ、トリガ同期制御回路11ではトリガB3に同期して第2のクロック信号を発生する。そして、この第2のクロック信号はA/D変換回路9及びS/D変換回路10に与えられる。一方、ビデオB1(図2(e)参照)はA/D変換回路9に与えられ、A/D変換回路9では第2のクロック信号に応じてビデオB1をデジタルビデオに変換する。そして、このデジタルビデオは入力バッファ13及び14に与えられる。方位B2はS/D変換回路10に与えられ、S/D変換回路10では第2のクロック信号に応じて方位B2を第2のデジタル方位信号に変換する。そして、第2のデジタル方位信号は入力バッファ13及び14に与えられる。
【0014】
図示のように、入力バッファ制御回路12にはトリガA3に基づいたタイミング及び第2のクロック信号が与えられており、入力バッファ制御回路12はトリガA3及び第2のクロック信号に基づいて入力バッファ13及び14を制御する。つまり、図2(f)及び(g)に示すように、第2のクロック信号、即ち、トリガB3のタイミングで、入力バッファ制御回路12はデジタルビデオ及び第2のデジタル方位信号を交互に入力バッファ13及び14に書き込みデータとして書き込む。言い換えると、入力バッファ13及び14にはトリガB3に同期してレーダAの繰り返し時間の長さ以内でデジタルビデオ及び第2の方位信号が交互に書き込まれることになる。この際、入力バッファ制御回路12は画像メモリの書き込みタイミングでトリガA3に同期して入力バッファ13及び14から書き込みデータを読出しデータとして読み出し、Rθ−XY変換回路15に与える。Rθ−XY変換回路15では読出しデータを極座標(Rθ)から直交座標(XY)に変換して、画像メモリ16に画像データとして記憶させる(図2(h))。
【0015】
画像メモリ16の画像データは、XY−Rθ変換回路8に入力される。XY−Rθ変換回路8にはトリガ同期調整回路7からの第1のクロック信号が与えられるとともに、S/D変換回路2から第1のデジタル方位信号が与えられ、XY−Rθ変換回路8は第1のクロック信号のタイミングで第1のデジタル方位信号に応じて画像データをXY−Rθ変換して変換画像データとして出力される(図2(i))。
【0016】
出力バッファ制御回路19にはトリガ同期調整回路7からの第1のクロック信号が与えられており、出力バッファ制御回路19では第1のクロック信号に応じて変換画像データを交互に出力バッファ17及び18に書き込む。つまり、出力バッファ制御回路19はトリガA3に同期して画像メモリの読み出しタイミングで変換画像データを交互に出力バッファ17及び18に書き込む。この際、出力バッファ制御回路19は第1のクロック信号に同期して出力バッファ17及び18から交互に変換画像データを読み出す(図2(j)及び(k))。出力バッファ17及び18から読み出された変換画像データはD/A変換回路17に与えられ、ここでD/A変換されてアナログビデオとして切換回路4に供給される(図2(l))。
【0017】
ところで、コンピュータ5は、レーダA及びBの切り換え範囲を決定しており、コンピュータ5はレーダA及びBの切り換え範囲を示すレーダ切換データをレーダ切換RAM6へ記憶させる(図3(a))。なお、レーダA及びBのように2種類のレーダを切り換える際のレーダ切換データとして、例えば、レーダAの場合には“1”、レーダBの場合には“0”が用いられる。レーダ切換RAM6に記憶されたレーダ切換データは、トリガ同期回路7からの第1のクロック信号及びS/D変換回路2からの第1のデジタル方位信号に同期して読み出され、切換回路4に与えられる。レーダ切換データが“1”であると、切換回路4ではレーダAを選択し、レーダ切換データが“0”であると、レーダBを選択する。つまり、レーダ切換データが“1”であると、切換回路4はビデオA1を選択して出力ビデオとして出力し、レーダ切換データが“0”であると、切換回路4はD/A変換回路20からアナログビデオを選択して出力ビデオとして出力する(図2(m))。そして、レーダAの方位A2、トリガタイミング調整回路3からのトリガ、及び出力ビデオはレーダビデオ合成出力として出力されることになる(図2(n))。
【0018】
上述のようにして、レーダA及びBのレーダビデオが極座標上で合成されて出力されることになる。つまり、図3(b)に示すレーダAのビデオと図3(c)に示すレーダBのビデオとが合成されて、図3(d)に示すレーダビデオ合成出力が得られることになる。
【0019】
このように、図1に示すレーダビデオ合成装置を用いると、例えば、図4に示すように、レーダBがレーダAと異なった設置位置(x1 ,y1 )に配置されていても、一旦、XY(直交座標)に座標変換して、その後、レーダAに合わせた中心位置からRθ(極座標)変換すれば、実質的にレーダBをレーダAと同一のアンテナ回転トリガで同期させてビデオを出力することができ、レーダAのビデオとレーダBのビデオとを容易に合成することができる。
【0020】
【発明の効果】
以上説明したように本発明によれば、レーダアンテナの設置が異なり、しかもアンテナ間において電波の送信及びアンテナの回転が非同期であっても、合成レーダビデオ信号を生成することのできるので、例えば、艦船の後方が遮蔽されている際においても、この遮蔽を補うように他のレーダアンテナを配置すれば、全周漏れなく監視することができる。また、近距離においては距離分解のよいレーダ(パルス幅短)、遠距離においては距離分解能は劣っても遠くまで届く(パルス幅長、送信電力大)ような異なった特質のレーダビデオを合成すれば、近距離分解能がよくて遠距離まで見える等、両者の良い特質を生かした運用も可能となる。
【0021】
そして、本発明では、一般的に使われているPPI方式等のレーダ指示機に複数レーダ合成ビデオを供給することができ、この結果、従来の装置も生かすこともできる。従って、安価にシステム構成ができることになる。
【図面の簡単な説明】
【図1】本発明によるレーダビデオ合成装置の一例を示すブロック図である。
【図2】図1に示すレーダビデオ合成装置おけるビデオ合成のタイミングを説明するための図である。
【図3】レーダビデオの切り換え及び合成を示す図である。
【図4】互いに設置位置が異なるレーダのビデオを合成した際のレーダビデオ合成出力を示す図である。
【符号の説明】
1 ビデオバッファ
2,10 S/D変換回路
3 トリガタイミング調整回路
4 切換回路
5 コンピュータ
6 レーダ切換RAM
7 トリガ同期制御回路
8 XY−Rθ変換回路
9 A/D変換回路
11 トリガ同期制御回路
12 入力バッファ制御回路
13,14 入力バッファ
15 Rθ−XY変換回路
16 画像メモリ
17,18 出力バッファ
19 出力バッファ制御回路
20 D/A変換回路
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a radar video signal synthesizing apparatus, and more particularly to an apparatus for synthesizing a plurality of radar video signals into one radar video signal.
[0002]
[Prior art]
In general, in a radar video synthesizer, a plurality of antennas are arranged at predetermined locations (that is, a plurality of antennas are installed on the same axis), and transmission of radio waves from the antennas and rotation of the antennas are synchronized. Thus, a plurality of received radar video signals are obtained in response to a reflected wave from the object, and a synthesized video signal is generated by synthesizing the plurality of received video signals.
[0003]
[Problems to be solved by the invention]
By the way, in recent years, in ships and the like, the mast structure has a multi-sided structure with a slight inclination due to stealth, and as a result, the mast structure is located behind the radar antenna. Radar radio waves output to the rear side are often shielded by a mast structure. Therefore, it is necessary to provide a plurality of monitoring radars in order to ensure safety behind the vehicle. That is, it is necessary to separately provide a rear monitoring radar in addition to the front monitoring radar and to monitor using a plurality of radars.
[0004]
As described above, in the conventional radar video synthesizing apparatus, it is necessary to install a plurality of antennas on the same axis, and the received video is synchronized with the transmission of radio waves from the antenna and the rotation of the antenna. Because of the need to synthesize signals, as described above, if the antenna rotation and the radar repetition frequency are asynchronous and the antenna installation locations are different between radars, multiple received radar video signals are synthesized. Therefore, it is difficult to obtain a composite radar video signal.
[0005]
In other words, in order to obtain a synthesized radar video signal in a conventional radar video synthesizer, a plurality of antennas must be installed on the same axis, and in addition, a plurality of antennas can transmit radio waves from the antenna. The rotation of the antenna must be synchronized, and therefore there is a problem that it is difficult to obtain a combined radar video signal by combining a plurality of received radar video signals.
[0006]
An object of the present invention is to provide a radar video synthesizing apparatus capable of generating a synthesized radar video signal even when radar antennas are installed at different locations and radio wave transmission and antenna rotation are asynchronous between the antennas. .
[0007]
[Means for Solving the Problems]
According to the present invention, a radar video synthesizing apparatus used when synthesizing radar videos obtained from a plurality of radars, each of which outputs a video signal, an azimuth signal, and a trigger signal. One of the plurality of radars is a reference radar, and for each of the other radars excluding the reference radar, a first means for converting the video signal into orthogonal coordinate data based on the azimuth signal; A second means for converting the orthogonal coordinate data into polar coordinate data in accordance with an azimuth signal from the reference radar; and a video signal from the reference radar and the polar coordinate data are selectively output in accordance with radar switching data. A third hand for outputting the output video signal and the azimuth signal and trigger signal from the reference radar as a radar video composite output. Radar video synthesizer is obtained, characterized in that it comprises and.
[0008]
DETAILED DESCRIPTION OF THE INVENTION
The present invention will be described below with reference to the drawings.
[0009]
Referring to FIG. 1, the illustrated radar video synthesizing apparatus includes a video buffer 1, an S / D conversion circuit 2, a trigger timing adjustment circuit 3, a switching circuit 4, a computer 5, a radar switching RAM 6, a trigger synchronization control circuit 7, an orthogonality. Coordinate-polar coordinate conversion circuit (XY-Rθ conversion circuit) 8, A / D conversion circuit 9, S / D conversion circuit 10, trigger synchronization control circuit 11, input buffer control circuit 12, input buffer 13, input buffer 14, polar coordinate − An orthogonal coordinate conversion circuit (Rθ-XY conversion circuit) 15, an image memory 16, an output buffer 17, an output buffer 18, an output buffer control circuit 19, and a D / A conversion circuit 20 are provided.
[0010]
In the illustrated example, it is assumed that two radars A and B are connected to the radar video composition device. The antennas of radars A and B are installed at different installation locations, and are operated independently of each other, that is, in an asynchronous state. In the illustrated example, radar A is used as a reference, and as described later, the installation position of radar B is corrected using radar A as a reference, and the rotation and repetition period of the antenna are synchronized.
[0011]
Now, the radar A outputs the video A1, the azimuth A2, and the trigger A3, respectively, and the radar B outputs the video B1, the azimuth B2, and the trigger B3, respectively.
[0012]
The trigger A3, the video A1, and the direction A2 are given to the radar video synthesizing apparatus at the timings shown in FIGS. 2A, 2B, and 2C, respectively. The video A1 is temporarily stored in the video buffer 1. Thereafter, it is supplied to the switching circuit 4. The azimuth A2 is converted into a first digital azimuth signal by the S / D conversion circuit 2 and supplied to the XY-Rθ conversion circuit 8 and the radar switching RAM 6. Furthermore, the azimuth A2 is output as the azimuth (reference azimuth). The trigger A3 is supplied to the trigger timing adjustment circuit 3 and the trigger synchronization control circuit 7, and the trigger timing adjustment circuit 3 adjusts the timing of the trigger A3 and outputs it as a trigger (reference trigger). In this timing adjustment, the output timing of the trigger A3 is adjusted so that the timing coincides with the output (video) of the switching circuit 4. The trigger synchronization control circuit 7 receives the trigger A3 and generates a first clock signal in synchronization with the trigger A3.
[0013]
The trigger B3 (see FIG. 2D) is supplied to the trigger synchronization control circuit 11, and the trigger synchronization control circuit 11 generates a second clock signal in synchronization with the trigger B3. The second clock signal is supplied to the A / D conversion circuit 9 and the S / D conversion circuit 10. On the other hand, the video B1 (see FIG. 2E) is supplied to the A / D conversion circuit 9, and the A / D conversion circuit 9 converts the video B1 into digital video in accordance with the second clock signal. This digital video is supplied to the input buffers 13 and 14. The azimuth B2 is given to the S / D conversion circuit 10, and the S / D conversion circuit 10 converts the azimuth B2 into a second digital azimuth signal in accordance with the second clock signal. Then, the second digital azimuth signal is given to the input buffers 13 and 14.
[0014]
As shown in the figure, the input buffer control circuit 12 is provided with the timing based on the trigger A3 and the second clock signal, and the input buffer control circuit 12 receives the input buffer 13 based on the trigger A3 and the second clock signal. And 14 are controlled. That is, as shown in FIGS. 2F and 2G, at the timing of the second clock signal, that is, the trigger B3, the input buffer control circuit 12 alternately inputs the digital video and the second digital azimuth signal to the input buffer. Write to 13 and 14 as write data. In other words, the digital video and the second direction signal are alternately written in the input buffers 13 and 14 within the length of the repetition time of the radar A in synchronization with the trigger B3. At this time, the input buffer control circuit 12 reads out the write data as read data from the input buffers 13 and 14 in synchronization with the trigger A 3 at the write timing of the image memory, and supplies the read data to the Rθ-XY conversion circuit 15. The Rθ-XY conversion circuit 15 converts the read data from polar coordinates (Rθ) to Cartesian coordinates (XY) and stores them as image data in the image memory 16 (FIG. 2 (h)).
[0015]
The image data in the image memory 16 is input to the XY-Rθ conversion circuit 8. The XY-Rθ conversion circuit 8 is supplied with the first clock signal from the trigger synchronization adjustment circuit 7, and is also supplied with the first digital orientation signal from the S / D conversion circuit 2, and the XY-Rθ conversion circuit 8 The image data is subjected to XY-Rθ conversion in accordance with the first digital azimuth signal at the timing of one clock signal and output as converted image data (FIG. 2 (i)).
[0016]
The output buffer control circuit 19 is supplied with the first clock signal from the trigger synchronization adjustment circuit 7, and the output buffer control circuit 19 alternately outputs the converted image data according to the first clock signal to the output buffers 17 and 18. Write to. That is, the output buffer control circuit 19 alternately writes the converted image data into the output buffers 17 and 18 at the read timing of the image memory in synchronization with the trigger A3. At this time, the output buffer control circuit 19 alternately reads the converted image data from the output buffers 17 and 18 in synchronization with the first clock signal (FIGS. 2 (j) and (k)). The converted image data read from the output buffers 17 and 18 is applied to the D / A conversion circuit 17, where it is D / A converted and supplied to the switching circuit 4 as analog video (FIG. 2 (l)).
[0017]
Incidentally, the computer 5 has determined a switching range of the radar A and B, the computer 5 stores the radar switching data indicating the switching range of the radar A and B to the radar switching RAM 6 (Figure 3 (a)). For example, “1” is used for radar A and “0” is used for radar B as radar switching data when switching between two types of radars such as radars A and B. Radar switching data stored in the radar switching RAM6 are read in synchronization with the first of the first digital direction signal from the clock signal and S / D converting circuit 2 from the trigger synchronizing circuit 7, the switching circuit 4 Given. When the radar switching data is “1”, the switching circuit 4 selects the radar A, and when the radar switching data is “0”, the radar B is selected. That is, when the radar switching data is “1”, the switching circuit 4 selects the video A1 and outputs it as the output video. When the radar switching data is “0”, the switching circuit 4 is the D / A conversion circuit 20. An analog video is selected and output as an output video (FIG. 2 (m)). The azimuth A2 of the radar A, the trigger from the trigger timing adjustment circuit 3, and the output video are output as a radar video composite output (FIG. 2 (n)).
[0018]
As described above, radar videos of radars A and B are synthesized on polar coordinates and output. That is, the radar A video shown in FIG. 3B and the radar B video shown in FIG. 3C are combined to obtain the radar video combined output shown in FIG.
[0019]
As described above, when the radar video synthesizing apparatus shown in FIG. 1 is used, for example, as shown in FIG. 4, even if the radar B is placed at a different installation position (x1, y1) from the radar A, once XY If the coordinates are converted to (orthogonal coordinates), and then Rθ (polar coordinates) conversion is performed from the center position aligned with the radar A, the radar B is substantially synchronized with the same antenna rotation trigger as the radar A and the video is output. The radar A video and the radar B video can be easily combined.
[0020]
【The invention's effect】
As described above, according to the present invention, even if the installation of the radar antenna is different and the transmission of the radio wave and the rotation of the antenna are asynchronous between the antennas, the synthesized radar video signal can be generated. Even when the back of the ship is shielded, if other radar antennas are arranged so as to compensate for this shielding, the entire circumference can be monitored without leakage. Also, combine radar videos with different characteristics such as a radar with good distance resolution (short pulse width) at short distances and a far distance (pulse width length, high transmission power) even though distance resolution is poor at long distances. For example, it is possible to operate by taking advantage of the good characteristics of both, such as good near-field resolution and being able to see far distances.
[0021]
In the present invention, a plurality of radar composite videos can be supplied to a commonly used radar indicator such as the PPI system. As a result, the conventional apparatus can also be utilized. Therefore, the system configuration can be made at a low cost.
[Brief description of the drawings]
FIG. 1 is a block diagram showing an example of a radar video synthesis apparatus according to the present invention.
FIG. 2 is a diagram for explaining video synthesis timing in the radar video synthesis apparatus shown in FIG. 1;
FIG. 3 is a diagram illustrating switching and composition of radar video.
FIG. 4 is a diagram showing a radar video composite output when video of radars having different installation positions are combined.
[Explanation of symbols]
1 Video buffer 2, 10 S / D conversion circuit 3 Trigger timing adjustment circuit 4 Switching circuit 5 Computer 6 Radar switching RAM
7 Trigger synchronization control circuit 8 XY-Rθ conversion circuit 9 A / D conversion circuit 11 Trigger synchronization control circuit 12 Input buffer control circuit 13, 14 Input buffer 15 Rθ-XY conversion circuit 16 Image memory 17, 18 Output buffer 19 Output buffer control Circuit 20 D / A conversion circuit

Claims (6)

複数のレーダから得られたレーダビデオを合成する際に用いられるレーダビデオ合成装置であって、前記複数のレーダの各々からはビデオ信号、方位信号、及びトリガ信号を出力され、前記複数のレーダのうちの一つが基準レーダとされており、前記基準レーダを除く他のレーダの各々について前記ビデオ信号を前記方位信号に基づいて直交座標データに変換する第1の手段と、前記基準レーダからの方位信号に応じて前記直交座標データを極座標データに変換する第2の手段と、レーダ切換データに応じて前記基準レーダからのビデオ信号と前記極座標データとを選択的に出力ビデオ信号として出力し前記出力ビデオ信号と前記基準レーダからの方位信号及びトリガ信号とをレーダビデオ合成出力として送出する第3の手段とを有することを特徴とするレーダビデオ合成装置。A radar video synthesizing apparatus used when synthesizing radar videos obtained from a plurality of radars, wherein a video signal, a direction signal, and a trigger signal are output from each of the plurality of radars. One of them is a reference radar, and a first means for converting the video signal into Cartesian coordinate data based on the orientation signal for each of the other radars excluding the reference radar, and an orientation from the reference radar A second means for converting the orthogonal coordinate data into polar coordinate data in accordance with a signal; and a video signal from the reference radar and the polar coordinate data are selectively output as an output video signal in accordance with radar switching data and output. Third means for transmitting a video signal, an azimuth signal from the reference radar and a trigger signal as a radar video composite output. Radar video synthesizing apparatus according to claim. 請求項1に記載されたレーダビデオ合成装置において、前記複数のレーダとして第1及び第2のレーダが備えられており、前記第1のレーダが前記基準レーダとされ、前記第1及び前記第2のレーダはそれぞれ第1及び第2のビデオ信号、第1及び第2の方位信号、及び第1及び第2のトリガ信号を出力するようにしたことを特徴とするレーダビデオ合成装置。  2. The radar video synthesizing apparatus according to claim 1, wherein first and second radars are provided as the plurality of radars, the first radar is used as the reference radar, and the first and second radars are provided. A radar video synthesizing apparatus characterized in that each of the radars outputs a first video signal, a second video signal, a first azimuth signal, and a first trigger signal. 請求項2に記載されたレーダビデオ合成装置において、前記第1の手段は、前記第2のトリガ信号に応じて前記第2のビデオ信号をA/D変換してデジタルビデオ信号を生成するA/D変換手段と、前記第2のトリガ信号に応じて前記第2の方位信号をS/D変換して第2のデジタル方位信号を生成するS/D変換手段と、前記デジタルビデオ信号及び前記第2のディジタル方位信号を蓄積するバッファ手段と、前記第2のトリガ信号に応じて前記バッファ手段に前記デジタルビデオ信号及び前記第2のデジタル方位信号を書き込み前記第1のトリガ信号に応じて前記バッファ手段から前記デジタルビデオ信号及び前記第2のデジタル方位信号をそれぞれ読出しデジタルビデオ信号及び読出しデジタル方位信号として第1の読出し手段と、前記読出しデジタル方位信号に応じて前記読出しデジタルビデオ信号を前記直交座標データに変換する第1の座標変換手段と、該直交座標データを画像データとして蓄積するメモリ手段とを有することを特徴とするレーダビデオ合成装置。  3. The radar video synthesizing apparatus according to claim 2, wherein the first means performs A / D conversion on the second video signal in accordance with the second trigger signal to generate a digital video signal. D conversion means, S / D conversion means for S / D converting the second azimuth signal in response to the second trigger signal to generate a second digital azimuth signal, the digital video signal, and the first Buffer means for storing two digital orientation signals, and writing the digital video signal and the second digital orientation signal into the buffer means in response to the second trigger signal, and the buffer in response to the first trigger signal. Reading the digital video signal and the second digital azimuth signal from the first reading means as a digital video signal and a reading digital azimuth signal, respectively, A radar video comprising: first coordinate conversion means for converting the read digital video signal into the orthogonal coordinate data in accordance with the read digital orientation signal; and memory means for storing the orthogonal coordinate data as image data. Synthesizer. 請求項3に記載されたレーダビデオ合成装置において、前記第2の手段は、前記第1のトリガ信号に応じて前記第1の方位信号をS/D変換して第1のデジタル方位信号を生成するS/D変換手段と、前記第1のディジタル方位信号に応じて前記画像データを前記極座標データに変換する第2の座標変換手段と、前記極座標データを一旦蓄積する出力バッファ手段と、前記第1のトリガ信号に応じて前記出力バッファ手段から前記極座標データを読出し極座標データとして読み出す第2の読出し手段と、前記読出し極座標データをD/A変換してアナログデータとするD/A変換手段とを有することを特徴とするレーダビデオ合成装置。  4. The radar video synthesizing apparatus according to claim 3, wherein the second means generates a first digital azimuth signal by performing S / D conversion on the first azimuth signal in accordance with the first trigger signal. S / D conversion means, second coordinate conversion means for converting the image data into the polar coordinate data in accordance with the first digital orientation signal, output buffer means for temporarily storing the polar coordinate data, and the first A second reading means for reading the polar coordinate data from the output buffer means in response to a trigger signal of 1 and reading the polar coordinate data as D / A conversion means for converting the read polar coordinate data into analog data; A radar video synthesizing apparatus comprising: 請求項4に記載されたレーダビデオ合成装置において、前記第3の手段は、前記第1のビデオ信号を一旦蓄積した後バッファデータとして出力するバッファ手段と、前記レーダ切換データに応じて前記バッファデータと前記アナログデータとを選択的に前記出力ビデオ信号として出力する切換手段とを有することを特徴とするレーダビデオ合成装置。5. The radar video synthesizing apparatus according to claim 4, wherein the third means includes buffer means for temporarily storing the first video signal and then outputting it as buffer data, and the buffer data in accordance with the radar switching data. And a switching means for selectively outputting the analog data as the output video signal. 請求項5に記載されたレーダビデオ合成装置において、さらに前記レーダ切換データを生成する生成手段と、該レーダ切換データが蓄積され前記第1のディジタル方位信号に応じて前記レーダ切換データが読み出されるRAMとを有し、該RAMから前記切換手段に前記レーダ切換データが与えられるようにしたことを特徴とするレーダビデオ合成装置。The radar video synthesizing apparatus according to claim 5, further generating means for generating the radar switching data, RAM for the radar switching data is read out the radar switching data is stored according to the first digital direction signal A radar video synthesizing apparatus characterized in that the radar switching data is given from the RAM to the switching means.
JP29550898A 1998-10-16 1998-10-16 Radar video synthesizer Expired - Fee Related JP3990830B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29550898A JP3990830B2 (en) 1998-10-16 1998-10-16 Radar video synthesizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29550898A JP3990830B2 (en) 1998-10-16 1998-10-16 Radar video synthesizer

Publications (2)

Publication Number Publication Date
JP2000121728A JP2000121728A (en) 2000-04-28
JP3990830B2 true JP3990830B2 (en) 2007-10-17

Family

ID=17821531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29550898A Expired - Fee Related JP3990830B2 (en) 1998-10-16 1998-10-16 Radar video synthesizer

Country Status (1)

Country Link
JP (1) JP3990830B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3115803A2 (en) 2015-07-10 2017-01-11 Renesas Electronics Corporation Semiconductor device, control system and observation method

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6707414B2 (en) * 2002-01-22 2004-03-16 Raytheon Company Docking information system for boats

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3115803A2 (en) 2015-07-10 2017-01-11 Renesas Electronics Corporation Semiconductor device, control system and observation method
KR20170007146A (en) 2015-07-10 2017-01-18 르네사스 일렉트로닉스 가부시키가이샤 Semiconductor device, control system and observation method
US10295663B2 (en) 2015-07-10 2019-05-21 Renesas Electronics Corporation Semiconductor device, control system and observation method

Also Published As

Publication number Publication date
JP2000121728A (en) 2000-04-28

Similar Documents

Publication Publication Date Title
JPH0854459A (en) Beam shaper and method for generating signal of beam shaper
JP3242587B2 (en) Radar simulation signal generator
JP3990830B2 (en) Radar video synthesizer
US4107673A (en) Radar system with improved brightness and resolution
US4663630A (en) PPI radar apparatus
JP3777277B2 (en) Integrated control display device
JP3131450B2 (en) Radar equipment
JP3126478B2 (en) Radar equipment
JPH11326493A (en) Radar video transmission device, digital transmitter and receiver
JPS61235777A (en) Radar synthesizing display device
JP2687300B2 (en) Coordinate converter
JPH08146119A (en) Radar device
JP3066988B2 (en) Radar indicating device and radar device using the same
JP3024418B2 (en) Radar equipment
JPH05281348A (en) Multi-antenna radar equipment
JPH0921865A (en) Target enlarging circuit
JPH07229942A (en) Antenna measuring device
JPH0527009A (en) Display device
JPS61283885A (en) Compound radar
JPH04125483A (en) Radar system
JPS6348486A (en) Radar equipment
JP2968386B2 (en) Radar equipment
JPH05333144A (en) Moving target detecting radar device
JP2502944Y2 (en) Remote operated radar display device
JPH0315154B2 (en)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070523

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070711

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070723

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110727

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110727

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120727

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120727

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130727

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees