JP3990046B2

JP3990046B2 - bump

Info

Publication number: JP3990046B2
Application number: JP26355398A
Authority: JP
Inventors: 眞弘西
Original assignee: Fujitsu Ltd; Sumitomo Electric Device Innovations Inc
Current assignee: Fujitsu Ltd; Sumitomo Electric Device Innovations Inc
Priority date: 1998-09-17
Filing date: 1998-09-17
Publication date: 2007-10-10
Anticipated expiration: 2018-09-17
Also published as: JP2000100846A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の実装技術に関し、特に半導体装置をフリップチップ実装するためのバンプとその製造方法に関する。
高周波半導体素子として一般的に用いられるＧａＡｓＭＭＩＣ（ＭｉｃｒｏｗａｖｅＭｏｎｏｌｉｔｈｉｃＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）を使ってミリ波帯のような超高周波回路を実現する場合、コプレーナ型伝送方式がよく用いられている。このコプレーナ型伝送線路方式では、ＭＭＩＣチップを基板に装着する方法としてフリップチップ実装が適用されている。
【０００２】
【従来の技術】
ＭＭＩＣなどの半導体装置をフェイスダウンで基板に実装するフリップチップ実装法では、ＭＭＩＣあるいは基板の表面にＡｕなどからなるバンプを形成し、熱圧着法などによって接着する方法が一般に用いられている。このようなフリップチップ実装方法の改良法として、基板側の電極表面に形成されたＳｎ層とＭＭＩＣの電極表面に形成されたＡｕバンプとの間でＡｕＳｎ共晶合金を形成することによって、高いダイシェア強度を確保して接着する方法が知られている。
【０００３】
図８は従来のフリップチップ実装技術を説明する図である。図中５１はＭＭＩＣが形成されたＧａＡｓ基板、５２はＧａＡｓ基板５１上に形成された配線あるいは電極、５３は配線あるいは電極５２の上に形成されたメッキの種メタルであるＴｉ／Ａｕ層、５４はメッキの種メタル５３を介して電界メッキ法で形成されたＡｕバンプ、５５はＧａＡｓ基板５１がフリップチップ実装されるアルミナ基板、５６はアルミナ基板上に形成された配線あるいは電極、５７は配線あるいは電極５６上に形成されたＳｎ層である。
【０００４】
【発明が解決しようとする課題】
図９は従来例の問題点を示す図であり、図８のＧａＡｓ基板５１をアルミナ基板５５に実装した例を示す。Ａｕバンプ５４をアルミナ基板５５上の配線あるいは電極５６に位置合わせして密着させたあと、所定の熱処理を行うことによってＡｕバンプ５４とＳｎ層５７とが共晶合金を形成してＧａＡｓ基板５１がアルミナ基板５５に実装される。図中５８はＡｕバンプ５４がアルミナ基板５５上のＳｎ層５７と共晶合金を形成したＡｕＳｎ層、５９はＡｕバンプ５４中を拡散してＧａＡｓ基板５１上の配線あるいは電極５２に混入するＳｎである。その他の符号は図８と同じものを表している。図に示すようにフリップチップ実装の熱処理により形成された共晶合金ＡｕＳｎ層５８から、Ｓｎ５９が容易にＡｕバンプ５４を経由してＧａＡｓ基板５１上の配線や電極５２に拡散してしまう。配線あるいは電極５２に拡散したＳｎ５９は、半導体装置の動作中に配線を断線させたり、あるいはオーミック電極に入り込んでオーミック抵抗を増加させたりする危険があり、半導体装置の信頼性を低下させるという問題があった。
【０００５】
本発明は、上記のような問題を鑑みてなされたものであって、配線やオーミック電極等へのＳｎの拡散を防いで信頼性の高い半導体装置を得ることを目的としている。
【０００６】
【課題を解決するための手段】
上記の課題は、バンプの上層金属と配線あるいは電極との間に、ＴｉＷターゲットを用いガス組成比Ｎ₂／（Ｎ₂＋Ａｒ）が４０％以上となるＮ₂流量でスパッタされて形成されたＴｉＷＮを介在させていることを特徴とするバンプによって解決される。
また、バンプの上層金属と配線あるいは電極との間に、Ｎの原子濃度が３０％以上であるＴｉＷＮを介在させていることを特徴とするバンプによって解決される。
【０００７】
また、前記バンプの上層金属がＡｕからなることを特徴とするバンプによって解決される。
また、前記バンプはフリップチップ実装される基板側電極上のＳｎ層と接続されてなることを特徴とするバンプによって解決される。
また、前記配線あるいは電極と、前記ガス組成比Ｎ₂／（Ｎ₂＋Ａｒ）が４０％以上でスパッタされて形成されたＴｉＷＮとの間にＴｉ層を有し、前記ＴｉＷＮと前記バンプの上層金属との間にＴｉ層とＡｕ層とを有することを特徴とするバンプによって解決される。
【０００９】
ＴｉＷＮは、特定の金属間での合成物形成を防止できるようなバリア性を持っていることが知られている。たとえば、ＴｉＷ／Ａｕ構造のようなＭＥＳＦＥＴ（ＭｅｔａｌＳｅｍｉｃｏｎｄｕｃｔｏｒＦＥＴ）のゲート電極を形成する場合、ＴｉＷＮ層をＴｉＷ層とＡｕ層の間に挿入して、ＴｉＷ中へのＡｕの拡散を防ぎ、ショットキー特性を劣化させないようにすることができる。また、Ｓｉとのオーミックコンタクト電極構造としてＴｉＷ／ＴｉＷＮ／Ａｕを採用し、Ｓｉ中へのＡｕの拡散を防ぐなどの例もある。上記のショットキー接合電極構造やオーミックコンタクト電極構造は、いずれもＴｉＷＮ層はＡｕが拡散によって他の金属や半導体結晶と反応することを防止するためのバリア層として用いられている。
【００１０】
ところで、ＴｉＷＮによるＳｎに対するバリア特性について報告した例は今までにない。本願の発明者は、今回ＴｉＷＮがＳｎの拡散に対してバリア性を有することを見いだした。またＴｉＷＮ膜を形成するときのスパッタリング装置内のＮ₂ガス組成比に着目し、ＴｉＷＮ膜のＳｎに対するバリア性を調べた。
試料としてＧａＡｓ基板上に厚さ０．１μｍのＳｉＯＮ層、厚さ０．０１μｍのＴｉ膜、厚さ１μｍのＡｕ層、厚さ０．０１μｍのＴｉ層、厚さ０．２〜０．４μｍのＴｉＷＮ層、厚さ０．０１μｍのＴｉ層、厚さ０．５μｍのＡｕ層、厚さ０．５μｍのＳｎ層の積層構造を用いた。
【００１１】
ＴｉＷＮ層の形成は、スパッタリング法で行い、チャンバー内の気体はＮ₂とＡｒの混合ガスを用いた。この混合ガスの組成比Ｎ₂／（Ｎ₂＋Ａｒ）を２０％から６０％の範囲で変え、ＴｉＷＮ膜のＮの量を変えて形成した数種類の試料を準備した。
これらの試料を３５０°Ｃで１０分間の熱処理を行い、オージェ分析法を用いて各試料の厚さ方向の元素の分布を調べた。図５〜図７は、混合ガスの組成比Ｎ₂／（Ｎ₂＋Ａｒ）がそれぞれ２０％、４０％、６０％の条件におけるＳｎの量の分布を示す図である。混合ガスの組成比Ｎ₂／（Ｎ₂＋Ａｒ）が４０％より小さくなるような条件でＴｉＷＮ膜を形成した試料では、ＳｎがＴｉＷＮを通過して下層のＡｕ層に達してしまい、４０％以上で形成した試料ではＳｎがＡｕ層に達していないことが分かる。
【００１２】
このことから、フリップチップ実装のときにＳｎが拡散によって移動して下層の電極に到達してしまうことを防ぐためには、ＴｉＷＮ層特にガス組成比Ｎ₂／（Ｎ₂＋Ａｒ）が４０％より大きくなるような条件で形成したＴｉＷＮ層をバリア層として用いれば良いことが分かる。
つぎに、混合ガスの組成比Ｎ₂／（Ｎ₂＋Ａｒ）を変えて形成した上記の試料について、Ｘ線分光法を用いてＴｉＷＮ層中の原子の含有量の比を調べた。その結果、混合ガスの組成比Ｎ₂／（Ｎ₂＋Ａｒ）が４０％より大きくなるような条件でＴｉＷＮ膜を形成した試料ではＴｉＷＮ層中のＮの含有量は３０％より大きく、混合ガスの組成比Ｎ₂／（Ｎ₂＋Ａｒ）が４０％に満たない条件でＴｉＷＮ膜を形成した試料ではＴｉＷＮ層中のＮの含有量は３０％に満たないことが分かった。
【００１３】
このことから、フリップチップ実装のときにＳｎが拡散によって移動して下層の電極に到達してしまうことを防ぐためには、ＴｉＷＮ層特にＮの含有量が３０％より大きなＴｉＷＮ層をバリア層として用いれば良いことが分かる。
Ｎ₂の添加によってバリア性が変化する理由は必ずしも明確ではないが、ＴｉＷ膜は通常は多結晶構造であって柱状結晶の粒界が存在し、Ｓｎはこの粒界に沿って拡散すると考えられる。そして、ＴｉＷ膜を形成する過程でＮ₂を添加すれば、Ｎがこの粒界を埋めるような形になるためにＳｎが拡散しにくくなるのではないかと考えられる。
【００１４】
【発明の実施の形態】
図４は本願発明の実施の形態で用いたスパッタ装置の概略を示している。図中２０はスパッタ装置のチャンバ、２１、２２および２３はたとえばそれぞれＴｉ、ＴｉＷおよびＡｕからなるターッゲト、２４は真空ポンプ（省略されている）に接続される配管、２５はＮ₂を供給する系のバルブ、２６はＡｒを供給する系のバルブ、２７はＮ₂を供給する系の流量コントローラー、２８はＡｒを供給する系の流量コントローラーである。
【００１５】
Ｔｉの形成はＴｉターゲット２１とＡｒガスを用いて行う。ＴｉＷＮの形成はバルブ２５、２６を経由し流量コントローラー２７および２８を制御することでＮ₂とＡｒの組成比を決定し、ＴｉＷターゲット２２を用い、所望のＮを含むように行われる。同様にしてＴｉターゲット２１とＡｕターゲット２３を用い、Ａｒガスを用いてＴｉとＡｕ層を連続形成する。なお、Ｔｉ、ＴｉＷＮ、Ａｕの各層を形成するときは、Ｔｉターゲット２１、ＴｉＷＮターゲット２２、Ａｕターゲット２３のそれぞれに相対する位置にＧａＡｓ基板１を移動してスパッタリングする。
【００１６】
つぎに図１〜図４をもとに、本願発明の実施の形態を説明する。
図１は本願発明を用いたバンプ構造を表す断面図である。図中１はＧａＡｓ基板、２はたとえばＡｕなどからなる配線あるいは電極金属、３はバリアメタルを構成するＴｉ、４はバリアメタルを構成するＴｉＷＮ、５はＡｕメッキをするための種メタル層を構成するＴｉ、６はＡｕメッキの種メタルを構成するＡｕ、７はＡｕバンプである。なお、バリアメタル層を構成するＴｉ層３とメッキ種メタル層を構成するＴｉ層５はいずれも密着性を上げるために用いられている。
【００１７】
バリアメタル層４のＴｉＷＮ膜は、ガス組成比Ｎ₂／（Ｎ₂＋Ａｒ）が４０％以上の中で、ＴｉＷターゲットを用いてスパッタリングによって形成したものである。図１の構造のＡｕバンプを持つ半導体チップをたとえばアルミナ基板にフリップチップ実装する際、基板側のＳｎ層とＡｕバンプ７との間でＡｕＳｎの共晶合金層を形成して接着することで、ダイシェア強度の大きな信頼性の高いフリップチップ実装が実現できる。このとき前記ＴｉＷＮ膜はＳｎに対する良好なバリアメタルとして働き、Ａｕバンプ７の上部に形成された共晶合金であるＡｕＳｎ層からのＳｎが、半導体チップの配線あるいは電極金属の中に拡散することを防止できる。
【００１８】
つぎに、図２の（Ａ）と（Ｂ）および図３の（Ｃ）と（Ｄ）の工程断面図と図４をもとに、図１に示したＡｕバンプ構造を形成するための工程の概略を説明する。図中８はフォトレジスト膜、９はＡｕメッキをするためのフォトレジスト８の開口部、１０はメッキ種メタル５、６を除去するためのイオン、１１はバリアメタル３、４を除去するためのイオンである。なお図中の図１と同じ番号は図１と同じものを表している。
【００１９】
まず図２（Ａ）に示すようにＧａＡｓ基板１上にたとえばＡｕからなる配線あるいは電極２を形成しＴｉターゲット用いたスパッタ法によりＴｉ層３を０．０１μｍ形成する。つぎにＮ₂とＡｒの混合ガスを供給し、ＴｉＷターゲットを用いてスパッタ法によりＴｉＷＮ層４を約０．２μｍ成長させる。このときＮ₂はたとえば３００ＳＣＣＭ、Ａｒはたとえば２００ＳＣＣＭの混合ガスを用い、混合ガスの組成比Ｎ₂／（Ｎ₂＋Ａｒ）が６０％となるようにしている。
【００２０】
つぎにＡｒを用い、ＴｉターゲットとＡｕターゲットをそれぞれ用いてスパッタ法でＴｉ層５を０．０１μｍ、Ａｕ層６を０．１μｍ成長する。
スパッタ法で積層された各層は順に、Ｔｉ３、ＴｉＷＮ４、Ｔｉ５、Ａｕ６の４層メタル構造になる。なお、Ｔｉ３および５の各層は、ＴｉＷＮ層４と下地の配線あるいは電極２との間およびＡｕ層６とＴｉＷＮ層４との間の接着力を強めるために用いられている。
【００２１】
つぎに、図２（Ｂ）に示すように周知のフォトリソグラフィ法を用いてフォトレジスト８を塗布し多層膜上に開口部９を形成する。つづいて周知の電界メッキ法によって開口部９内に厚さ約２０μｍのＡｕバンプ７を形成する。つぎに図２（Ｃ）に示すようにフォトレジスト８を除去したあと、Ａｕバンプ７をマスクにしてイオンミリング法によＡｕ層６およびＴｉ層５を除去する。
【００２２】
つぎに、図２（Ｄ）に示すようにＡｕバンプ７をマスクにしてドライエッチング法によりバリアメタルＴｉＷＮ層４およびＴｉ層３を除去してバリア性の高いバンプ構造を持った半導体装置が完成する。
上記混合比で形成された約０．２μｍの厚さのＴｉＷＮ膜は、Ｓｎに対して完全なバリアとすることができる。したがってフリップチップ実装したときにＡｕバンプの上部に形成された共晶合金ＡｕＳｎ層からのＳｎが、半導体チップの配線あるいは電極金属の中に拡散することを防止でき、断線やコンタクト不良の起きにくい信頼性の高い半導体装置を得ることができる。
【００２３】
なお、上記実施例ではＮ₂／（Ｎ₂＋Ａｒ）が６０％の条件でＴｉＷＮを成膜したが、４０％以上の条件であれば効果があるので、同じように適用できる。またＮ₂の組成比を高くすれば、ＴｉＷＮ層中の粒界を埋めるＮの量が増加してＳｎの拡散を抑える効果はさらに高くなると考えられるが、スパッタ成長時にＮ₂の比率を上げることはＡｒの量を相対的に減らすことになり、スパッタリング速度が低下するために、ＴｉＷＮ膜の成長速度が下がるという問題点がある。
【００２４】
また、ＴｉＷＮ膜はその厚さが厚いほどＳｎに対するバリア性は高くなる。しかしながら、厚さ０．４μｍを越えたＴｉＷＮ膜は、剥がれやすくなったりあるいはひび割れが発生したりするという問題があり、できるだけ薄い層が望まれる。さらに、このＴｉＷＮ膜を形成したりあるいは除去するためのスパッタリングやドライエッチング時においても、薄いほうが処理時間を短縮できるなど加工性の点においても薄膜化が望まれる。このようにその厚さに対して上記のような制限があるため、たとえば剥がれやひび割れが発生せず、また加工性においても適当な厚さである約０．２μｍ程度のＴｉＷＮ膜が採用されている。
【００２５】
【発明の効果】
本願発明によれば、Ｎ₂／（Ｎ₂＋Ａｒ）が４０％以上の混合ガス中でスパッタリングすることにより、Ｓｎに対するバリア性の高いＴｉＷＮ層を得ることができ、さらにこのようなＴｉＷＮ層を用いたＡｕバンプ構造を形成することにより、フリップチップ実装に適した信頼性の高い半導体装置を得ることができる。
【図面の簡単な説明】
【図１】本願発明を用いたバンプ構造の断面を説明する図である。
【図２】本願発明を用いたバンプを形成する工程を説明する図である。
【図３】本願発明を用いたバンプを形成する工程を説明する図である。
【図４】本願発明の実施の形態で用いたスパッタ装置の概略を説明する図である。
【図５】Ｎ₂／（Ｎ₂＋Ａｒ）が２０％で形成したＴｉＷＮ層を持つ試料のオージェ分析結果を説明する図である。。
【図６】Ｎ₂／（Ｎ₂＋Ａｒ）が４０％で形成したＴｉＷＮ層を持つ試料のオージェ分析結果を説明する図である。
【図７】Ｎ₂／（Ｎ₂＋Ａｒ）が６０％で形成したＴｉＷＮ層を持つ試料のオージェ分析結果を説明する図である。
【図８】従来のフリップチップ実装技術を説明する図である。
【図９】従来例の問題点を説明する図である。
【符号の説明】
１ＧａＡｓ基板
２配線あるいは電極
３Ｔｉ層
４ＴｉＷＮ層
５Ｔｉ層
６Ａｕ層
７Ａｕメッキ層
８フォトレジスト層
９フォトレジストの開口部
１０イオン
１１イオン
２０チャンバ
２１Ｔｉターゲット
２２ＴｉＷターゲット
２３Ａｕターッゲト
２４真空ポンプに接続される配管
２５Ｎ₂を供給する系のバルブ
２６Ａｒを供給する系のバルブ
２７Ｎ₂を供給する系の流量コントローラー
２８Ａｒを供給する系の流量コントローラー[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a mounting technique for a semiconductor device, and more particularly to a bump for flip-chip mounting a semiconductor device and a manufacturing method thereof.
When an ultrahigh frequency circuit such as a millimeter wave band is realized using GaAs MMIC (Microwave Monolithically Integrated Circuit) generally used as a high frequency semiconductor element, a coplanar transmission system is often used. In this coplanar transmission line system, flip chip mounting is applied as a method of mounting the MMIC chip on the substrate.
[0002]
[Prior art]
In a flip chip mounting method in which a semiconductor device such as an MMIC is mounted face-down on a substrate, a method is generally used in which bumps made of Au or the like are formed on the surface of the MMIC or the substrate and bonded by a thermocompression bonding method or the like. As an improved method of such a flip chip mounting method, by forming an AuSn eutectic alloy between the Sn layer formed on the electrode surface on the substrate side and the Au bump formed on the electrode surface of the MMIC, a high die share is achieved. A method of securing the strength and bonding is known.
[0003]
FIG. 8 is a diagram for explaining a conventional flip chip mounting technique. In the figure, 51 is a GaAs substrate on which an MMIC is formed, 52 is a wiring or electrode formed on the GaAs substrate 51, 53 is a Ti / Au layer which is a seed metal for plating formed on the wiring or electrode 52, 54 Is an Au bump formed by electroplating through a plating seed metal 53, 55 is an alumina substrate on which the GaAs substrate 51 is flip-chip mounted, 56 is a wiring or electrode formed on the alumina substrate, and 57 is a wiring or electrode It is a Sn layer formed on the electrode 56.
[0004]
[Problems to be solved by the invention]
FIG. 9 is a diagram showing a problem of the conventional example, and shows an example in which the GaAs substrate 51 of FIG. After the Au bump 54 is aligned and adhered to the wiring or electrode 56 on the alumina substrate 55, the Au bump 54 and the Sn layer 57 form a eutectic alloy by performing a predetermined heat treatment, so that the GaAs substrate 51 is formed. Mounted on an alumina substrate 55. In the figure, 58 is an AuSn layer in which an Au bump 54 forms an eutectic alloy with the Sn layer 57 on the alumina substrate 55, and 59 is Sn that diffuses in the Au bump 54 and mixes with the wiring on the GaAs substrate 51 or the electrode 52. is there. Other symbols represent the same as those in FIG. As shown in the figure, Sn 59 easily diffuses from the eutectic alloy AuSn layer 58 formed by the heat treatment of the flip chip mounting to the wiring and the electrode 52 on the GaAs substrate 51 via the Au bump 54. The Sn 59 diffused in the wiring or the electrode 52 may cause the wiring to be disconnected during the operation of the semiconductor device, or may enter the ohmic electrode and increase the ohmic resistance, thereby reducing the reliability of the semiconductor device. there were.
[0005]
The present invention has been made in view of the above problems, and an object of the present invention is to obtain a highly reliable semiconductor device by preventing Sn from diffusing into a wiring, an ohmic electrode, or the like.
[0006]
[Means for Solving the Problems]
The above problem is that TiWN formed by sputtering between the upper metal layer of the bump and the wiring or electrode using a TiW target and sputtered at an N ₂ flow rate at which the gas composition ratio N ₂ / (N ₂ + Ar) is 40% or more. It is solved by a bump characterized by interposing.
Further, the bump is characterized in that TiWN having an atomic concentration of N of 30% or more is interposed between the upper metal layer of the bump and the wiring or electrode.
[0007]
Moreover, the bump is characterized in that the upper metal layer of the bump is made of Au.
The bump is solved by a bump characterized in that it is connected to the Sn layer on the substrate side electrode to be flip-chip mounted.
Further, a Ti layer is provided between the wiring or electrode and TiWN formed by sputtering with a gas composition ratio N ₂ / (N ₂ + Ar) of 40% or more, and the upper metal layer of TiWN and the bump This is solved by a bump characterized by having a Ti layer and an Au layer in between.
[0009]
TiWN is known to have a barrier property that can prevent formation of a composite between specific metals. For example, when forming a gate electrode of a MESFET (Metal Semiconductor FET) such as a TiW / Au structure, a TiWN layer is inserted between the TiW layer and the Au layer to prevent Au from diffusing into the TiW. It is possible to prevent the characteristics from deteriorating. In addition, there is an example in which TiW / TiWN / Au is employed as an ohmic contact electrode structure with Si to prevent Au from diffusing into Si. In both the Schottky junction electrode structure and the ohmic contact electrode structure described above, the TiWN layer is used as a barrier layer for preventing Au from reacting with other metals and semiconductor crystals by diffusion.
[0010]
By the way, there has never been reported on the barrier characteristics against Sn by TiWN. The inventors of the present application have now found that TiWN has a barrier property against Sn diffusion. Further, focusing on the N ₂ gas composition ratio in the sputtering apparatus when forming the TiWN film, the barrier property against Sn of the TiWN film was examined.
As a sample, a SiON layer with a thickness of 0.1 μm, a Ti film with a thickness of 0.01 μm, an Au layer with a thickness of 1 μm, a Ti layer with a thickness of 0.01 μm, a thickness of 0.2 to 0.4 μm on a GaAs substrate. A stacked structure of a TiWN layer, a 0.01 μm thick Ti layer, a 0.5 μm thick Au layer, and a 0.5 μm thick Sn layer was used.
[0011]
The TiWN layer was formed by a sputtering method, and the gas in the chamber was a mixed gas of N ₂ and Ar. Several types of samples were prepared by changing the composition ratio N ₂ / (N ₂ + Ar) of the mixed gas in the range of 20% to 60% and changing the amount of N in the TiWN film.
These samples were heat-treated at 350 ° C. for 10 minutes, and the distribution of elements in the thickness direction of each sample was examined using Auger analysis. FIG. 5 to FIG. 7 are diagrams showing the distribution of the amount of Sn when the composition ratio N ₂ / (N ₂ + Ar) of the mixed gas is 20%, 40%, and 60%, respectively. In the sample in which the TiWN film is formed under the condition that the composition ratio N ₂ / (N ₂ + Ar) of the mixed gas is smaller than 40%, Sn passes through the TiWN and reaches the lower Au layer, which is 40% or more. It can be seen that Sn does not reach the Au layer in the sample formed in (1).
[0012]
Therefore, in order to prevent Sn from moving due to diffusion and reaching the lower electrode during flip chip mounting, the TiWN layer, particularly the gas composition ratio N ₂ / (N ₂ + Ar) is larger than 40%. It can be seen that a TiWN layer formed under such conditions may be used as a barrier layer.
Next, for the sample formed by changing the composition ratio N ₂ / (N ₂ + Ar) of the mixed gas, the ratio of the content of atoms in the TiWN layer was examined using X-ray spectroscopy. As a result, in the sample in which the TiWN film was formed under the condition that the composition ratio N ₂ / (N ₂ + Ar) of the mixed gas was larger than 40%, the N content in the TiWN layer was larger than 30%. It was found that the content of N in the TiWN layer was less than 30% in the sample in which the TiWN film was formed under the condition that the composition ratio N ₂ / (N ₂ + Ar) was less than 40%.
[0013]
Therefore, in order to prevent Sn from moving due to diffusion and reaching the lower electrode during flip chip mounting, a TiWN layer, particularly a TiWN layer having a N content greater than 30%, is used as a barrier layer. I understand that
The reason why the barrier property changes due to the addition of N ₂ is not necessarily clear, but the TiW film usually has a polycrystalline structure, and grain boundaries of columnar crystals exist, and Sn is considered to diffuse along this grain boundary. . If N ₂ is added in the process of forming the TiW film, it is considered that Sn is difficult to diffuse because N fills the grain boundaries.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 4 shows an outline of the sputtering apparatus used in the embodiment of the present invention. In the figure, 20 is a sputtering apparatus chamber, 21, 22 and 23 are targets made of, for example, Ti, TiW and Au, 24 is a pipe connected to a vacuum pump (not shown), and 25 is a system for supplying N _2. , 26 is a valve for supplying Ar, 27 is a flow controller for supplying N ₂ , and 28 is a flow controller for supplying Ar.
[0015]
Ti is formed using the Ti target 21 and Ar gas. The TiWN is formed by controlling the flow rate controllers 27 and 28 via the valves 25 and 26 to determine the composition ratio of N ₂ and Ar, and using the TiW target 22 so as to contain the desired N. Similarly, a Ti target 21 and an Au target 23 are used, and Ti and Au layers are continuously formed using Ar gas. When forming each layer of Ti, TiWN, and Au, the GaAs substrate 1 is moved to a position facing each of the Ti target 21, TiWN target 22, and Au target 23 and sputtered.
[0016]
Next, an embodiment of the present invention will be described with reference to FIGS.
FIG. 1 is a cross-sectional view showing a bump structure using the present invention. In the figure, 1 is a GaAs substrate, 2 is a wiring or electrode metal made of Au, for example, 3 is Ti constituting a barrier metal, 4 is TiWN constituting a barrier metal, and 5 is a seed metal layer for Au plating. Ti and 6 are Au constituting a seed metal of Au plating, and 7 is an Au bump. Note that the Ti layer 3 constituting the barrier metal layer and the Ti layer 5 constituting the plating seed metal layer are both used for improving adhesion.
[0017]
The TiWN film of the barrier metal layer 4 is formed by sputtering using a TiW target in a gas composition ratio N ₂ / (N ₂ + Ar) of 40% or more. When flip-chip mounting a semiconductor chip having an Au bump having the structure of FIG. 1 on an alumina substrate, for example, an AuSn eutectic alloy layer is formed and bonded between the Sn layer on the substrate side and the Au bump 7, Highly reliable flip chip mounting with high die share strength can be realized. At this time, the TiWN film acts as a good barrier metal for Sn, and Sn from the AuSn layer, which is a eutectic alloy formed on the Au bump 7, diffuses into the wiring of the semiconductor chip or the electrode metal. Can be prevented.
[0018]
Next, a process for forming the Au bump structure shown in FIG. 1 based on the process cross-sectional views of FIGS. 2A and 2B and FIGS. 3C and 3D and FIG. The outline of will be described. In the figure, 8 is a photoresist film, 9 is an opening of a photoresist 8 for Au plating, 10 is an ion for removing plating seed metals 5 and 6, and 11 is for removing barrier metals 3 and 4. Ion. In the figure, the same reference numerals as those in FIG. 1 denote the same elements as those in FIG.
[0019]
First, as shown in FIG. 2A, a wiring or electrode 2 made of, for example, Au is formed on a GaAs substrate 1, and a Ti layer 3 is formed to 0.01 μm by sputtering using a Ti target. Next, a mixed gas of N ₂ and Ar is supplied, and the TiWN layer 4 is grown by about 0.2 μm by sputtering using a TiW target. At this time, for example, a mixed gas of 300 SCCM for N _{2 and} 200 SCCM for Ar is used, and the composition ratio N ₂ / (N ₂ + Ar) of the mixed gas is set to 60%.
[0020]
Next, using Ar, a Ti layer 5 and a Au layer 6 are grown by 0.01 μm and 0.1 μm, respectively, by sputtering using a Ti target and an Au target.
Each layer laminated by the sputtering method has a four-layer metal structure of Ti3, TiWN4, Ti5, and Au6 in order. The Ti3 and 5 layers are used to strengthen the adhesive force between the TiWN layer 4 and the underlying wiring or electrode 2 and between the Au layer 6 and the TiWN layer 4.
[0021]
Next, as shown in FIG. 2B, a photoresist 8 is applied using a well-known photolithography method to form an opening 9 on the multilayer film. Subsequently, an Au bump 7 having a thickness of about 20 μm is formed in the opening 9 by a known electroplating method. Next, as shown in FIG. 2C, after the photoresist 8 is removed, the Au layer 6 and the Ti layer 5 are removed by ion milling using the Au bump 7 as a mask.
[0022]
Next, as shown in FIG. 2D, the barrier metal TiWN layer 4 and the Ti layer 3 are removed by a dry etching method using the Au bump 7 as a mask to complete a semiconductor device having a bump structure with a high barrier property. .
The TiWN film having a thickness of about 0.2 μm formed at the above mixing ratio can be a perfect barrier against Sn. Therefore, it is possible to prevent Sn from the eutectic alloy AuSn layer formed on the upper part of the Au bump from being diffused into the wiring of the semiconductor chip or the electrode metal when flip chip mounting is performed, and the reliability in which disconnection and contact failure are unlikely to occur. A highly reliable semiconductor device can be obtained.
[0023]
In the above embodiment, the TiWN film is formed under the condition that N ₂ / (N ₂ + Ar) is 60%. However, since the effect is obtained when the condition is 40% or more, it can be similarly applied. Further, if the composition ratio of N ₂ is increased, the amount of N filling the grain boundary in the TiWN layer is increased and the effect of suppressing the diffusion of Sn is further enhanced. However, the ratio of N ₂ is increased during the sputter growth. However, there is a problem that the growth rate of the TiWN film is lowered because the amount of Ar is relatively reduced and the sputtering rate is lowered.
[0024]
Further, the TiWN film has a higher barrier property against Sn as its thickness is increased. However, the TiWN film having a thickness exceeding 0.4 μm has a problem that it easily peels off or cracks occur, and a layer as thin as possible is desired. Furthermore, even during sputtering or dry etching for forming or removing the TiWN film, it is desired to reduce the film thickness in terms of workability, such that the thinner one can shorten the processing time. Since the thickness is limited as described above, for example, a TiWN film having a thickness of about 0.2 μm, which does not cause peeling or cracking and has an appropriate workability, is employed. Yes.
[0025]
【The invention's effect】
According to the present invention, a TiWN layer having a high barrier property against Sn can be obtained by sputtering in a mixed gas of N ₂ / (N ₂ + Ar) of 40% or more. Further, such a TiWN layer is used. By forming the Au bump structure, a highly reliable semiconductor device suitable for flip chip mounting can be obtained.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a cross section of a bump structure using the present invention.
FIG. 2 is a diagram illustrating a process of forming a bump using the present invention.
FIG. 3 is a diagram illustrating a process of forming a bump using the present invention.
FIG. 4 is a diagram illustrating an outline of a sputtering apparatus used in an embodiment of the present invention.
FIG. 5 is a diagram illustrating an Auger analysis result of a sample having a TiWN layer formed with N ₂ / (N ₂ + Ar) being 20%. .
FIG. 6 is a diagram illustrating an Auger analysis result of a sample having a TiWN layer formed with N ₂ / (N ₂ + Ar) being 40%.
FIG. 7 is a diagram illustrating an Auger analysis result of a sample having a TiWN layer formed with N ₂ / (N ₂ + Ar) being 60%.
FIG. 8 is a diagram illustrating a conventional flip chip mounting technique.
FIG. 9 is a diagram illustrating a problem of a conventional example.
[Explanation of symbols]
1 GaAs substrate
2 Wiring or electrode
3 Ti layer
4 TiWN layer
5 Ti layer 6 Au layer
7 Au plating layer 8 Photoresist layer 9 Photoresist opening 10 Ion 11 Ion 20 Chamber 21 Ti target 22 TiW target 23 Au target 24 Piping connected to vacuum pump 25 N ₂ System valve 26 Ar supplied System valve 27 N ₂ system flow controller 28 Ar system flow controller

Claims

Between the upper metal layer of the bump and the wiring or electrode, TiWN formed by sputtering with a TiW target and sputtered at an N ₂ flow rate with a gas composition ratio N ₂ / (N ₂ + Ar) of 40% or more is interposed. Bump characterized by that.

A bump characterized in that TiWN having an atomic concentration of N of 30% or more is interposed between the upper metal layer of the bump and the wiring or electrode.

3. The bump according to claim 1, wherein the upper layer metal of the bump is made of Au.

4. The bump according to claim 1, wherein the bump is connected to an Sn layer on a substrate side electrode to be flip-chip mounted.

There is a Ti layer between the wiring or electrode and TiWN formed by sputtering with the gas composition ratio N ₂ / (N ₂ + Ar) being 40% or more, and the TiWN and the upper metal layer of the bump 5. The bump according to claim 1, further comprising a Ti layer and an Au layer therebetween.