JP3985327B2 - Semiconductor light emitting device - Google Patents

Semiconductor light emitting device Download PDF

Info

Publication number
JP3985327B2
JP3985327B2 JP04697998A JP4697998A JP3985327B2 JP 3985327 B2 JP3985327 B2 JP 3985327B2 JP 04697998 A JP04697998 A JP 04697998A JP 4697998 A JP4697998 A JP 4697998A JP 3985327 B2 JP3985327 B2 JP 3985327B2
Authority
JP
Japan
Prior art keywords
light emitting
semiconductor light
emitting device
electrode
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04697998A
Other languages
Japanese (ja)
Other versions
JPH11251646A (en
Inventor
登美男 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP04697998A priority Critical patent/JP3985327B2/en
Publication of JPH11251646A publication Critical patent/JPH11251646A/en
Application granted granted Critical
Publication of JP3985327B2 publication Critical patent/JP3985327B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor light emitting device which is capable of carrying out 23 light switching operation, by a method wherein a second element is annexed to the semiconductor light emitting device to form a simple circuit so as to make the semiconductor light emitting device multi-functional. SOLUTION: A semiconductor light emitting element 1 mounted on the mount 20a of a lead frame 20 is electrically connected to the lead frame 20 with a conduction circuit, and the semiconductor light emitting element 1 and the conduction circuit are sealed up with resin into a semiconductor light emitting device, wherein a functional element such as a transistor element, or the like is mounted on the mount 20a as electrically connected, the semiconductor light emitting element 1 is provided on the upside of the functional element as electrically connected, and a transistor which is capable of turning ON or OFF a current applied to the semiconductor light emitting element 1 is provided as a driver to the functional element. A constitution where an oscillation circuit is additionally assembled besides the driver may be employed.

Description

【０００１】
【発明の属する技術分野】
本発明は、III−V族化合物半導体発光素子を備える半導体発光装置に係り、特に半導体発光素子の単体毎にこれを多機能化するための機能素子を備えた構成の半導体発光装置に関する。
【０００２】
【従来の技術】
III−V族化合物半導体発光素子には、大きく別けて３タイプの２つの主面を有する結晶基板が用いられている。タイプ１はｎ型結晶基板を用いるもの、タイプ２はｐ型結晶基板を用いるもの、タイプ３は絶縁性結晶基板を用いるものである。タイプ１の場合は、ｎ型結晶基板の第１主面側上にエピタキシャル成長法によりｎ型層を形成し、その上にエピタキシャル法または拡散法によりｐ型層を形成した後、第２主面の基板側にｎ電極と第１主面上のｐ型層の上にｐ電極を形成して半導体発光素子を得るというものである。また、タイプ２の場合は、ｐ型結晶基板の第１主面の上にエピタキシャル成長法によりｐ型層さらにその上にｎ型層を形成した後、第２主面の基板側にｐ電極と第１主面上のｎ型層の上にｎ電極を形成して半導体発光素子を得る。そして、これらの半導体発光素子は、チップ化された後に、結晶基板側を下にしてリードフレーム等のマウント部上にＡｇペーストを介して搭載固定され、一方の極のリードに接続される。また、他方の極のリードは第１主面側に形成された電極とＡｕワイヤによって接続される。この場合、光の取出しは第１主面側から行われる。
【０００３】
更に、タイプ３は、窒化ガリウム系化合物半導体に用いられており、一般的には絶縁性のサファイア基板が用いられている。このサファイアのような絶縁性の結晶基板を用いる場合では、結晶基板側から電極を出すことができないので、半導体層に設けるｐ，ｎの電極は結晶基板と対向する側の一面に形成されることになる。
【０００４】
たとえば、ＧａＮ系化合物半導体を利用した半導体発光素子は、絶縁性の基板としてサファイア基板を用いてその上面にｎ型層及びｐ型層を有機金属気相成長法によって積層形成し、ｐ型層の一部をエッチングしてｎ型層を露出させ、これらのｎ型層とｐ型層のそれぞれにｎ側電極及びｐ側電極を形成するというものがその基本的な構成である。そして、ｐ側電極を透明電極とした場合であれば、これらのｐ側及びｎ側の電極にそれぞれボンディングパッド部を形成して、リードフレームや基板にそれぞれワイヤボンディングされる。
【０００５】
一方、サファイア基板側から光を取り出すようにしたフリップチップ型の半導体発光素子の場合は、電極を形成した側をリードフレーム等の搭載面としてマウントされるいわゆるフェースダウン方式のものが既に提案されている。これは、ｎ側及びｐ側の電極のそれぞれに形成したマイクロバンプを介して、搭載面側のｐ側及びｎ側の電極に接合するようにしたものである。そして、半導体発光素子に通電されたときには、半導体積層膜中のたとえばＩｎＧａＮ活性層が発光層となり、この発光層からの光がサファイア基板及びｐ側電極の両方向へ向かう。この場合、ｐ側電極を光透過しない反射型の積層膜としておくことにより、サファイア基板の上面からの発光輝度を最大としてこの面を主光取出し面とすることができる。
【０００６】
【発明が解決しようとする課題】
窒化ガリウム系化合物半導体のＬＥＤ素子だけでなく、従来から一般に知られているＬＥＤ素子は、通電の期間では継続して一様に発光するだけで、その発光輝度も動作電圧によって或る範囲で変化するだけである。すなわち、通電及びその停止のみが制御される系では、ＬＥＤ素子は一定の時間的な間隔をおいて点滅動作したりすることはできない。このため、たとえばＬＥＤの点滅表示を繰り返すような大型パネルディスプレイ等の場合、ＬＥＤをオン・オフさせる外付けのドライバー回路が必要となり、回路が大幅に複雑になる。たとえば、室内用のパネルディスプレイの場合、外光の影響があまりないので、ＬＥＤの輝度はさほど必要ではないが、屋外用のパネルディスプレイの場合は、外光の影響のために高いＬＥＤの輝度が要求される。この場合、ＬＥＤの点滅の制御方式は、スタティック点灯方式を採っているので、ＬＥＤランプ毎にドライブ用のトランジスターが必要になる。
【０００７】
しかしながら、ＬＥＤ素子の数と同じトランジスターを別配置とするアセンブリとするのでは、一つのパネルディスプレイに対しての部品点数が少なくとも２倍となり、そのアセンブリに必要な時間も増えることになる。また、部品点数の増加は、各部材の故障頻度も上がる傾向となるだけでなく、回路系の保守点検にも大きな負担を伴うことになる。
【０００８】
このように、従来の半導体発光素子では、点滅動作等の機能を付加しようとする場合、半導体発光素子とは別体としてトランジスターを利用するのでは、部品点数の増加による障害が大きい。
【０００９】
本発明において解決すべき課題は、半導体発光素子を多機能化するための第２の素子を付帯して、簡単な回路構成により点滅等の動作が可能な半導体発光装置を提供することにある。
【００１０】
【課題を解決するための手段】
本発明は、基板またはリードフレームのマウント部に搭載する半導体発光素子と、この半導体発光素子を前記基板またはリードフレームに導通させる導通回路と、前記基板またはリードフレームのマウント部を含めて前記半導体発光素子及び導通回路を封止する封止樹脂とを備えた半導体発光装置であって、前記マウント部にトランジスター素子を導通搭載するとともに、前記トランジスター素子の上面に前記半導体発光素子を導通搭載し、前記トランジスター素子により、前記半導体発光素子への通電をオン・オフすることを特徴とする。
【００１１】
この構成では、半導体発光装置の単体自身に、トランジスターからなるドライバーを内蔵しているので、外部にドライバー用のトランジスターを設けることなく、発光装置の制御端子にＴＴＬレベルまたはＣＭＯＳレベルの矩形波を加えることにより、半導体発光素子の点滅動作が可能となる。また、トランジスター素子を機能素子に置き換え、発振回路とトランジスターのドライバーをも内蔵することにより、点滅動作が自身で可能な発光装置とすることができる。
【００１２】
【発明の実施の形態】
請求項１に記載の発明は、３つのリード端子を持つ基板またはリードフレームのマウント部に搭載する半導体発光素子と、この半導体発光素子を前記基板またはリードフレームに導通させる導通回路と、前記基板またはリードフレームのマウント部を含めて前記半導体発光素子及び導通回路を封止する封止樹脂とを備えた半導体発光装置であって、前記マウント部にトランジスター素子を導通搭載するとともに、前記トランジスター素子の上面に前記半導体発光素子を導通搭載し、前記３つのリード端子のうち、第１の端子は前記トランジスター素子の下面に形成したコレクタ電極に導通され、第２の端子は前記トランジスター素子のベース電極に導通され、第３の端子は前記半導体発光素子のアノード電極に導通され、前記トランジスター素子により、前記半導体発光素子への通電をオン・オフするものであり、半導体発光装置に内蔵されたトランジスターからなるドライバーに、外部から制御用矩形波を加えることにより、通電をオン・オフ操作して半導体発光素子を点滅動作させることができるという作用を有する。
また、請求項２に記載の発明は、３つのリード端子を持つ基板またはリードフレームのマウント部に搭載する半導体発光素子と、この半導体発光素子を前記基板またはリードフレームに導通させる導通回路と、前記基板またはリードフレームのマウント部を含めて前記半導体発光素子及び導通回路を封止する封止樹脂とを備えた半導体発光装置であって、前記マウント部にトランジスター素子を導通搭載するとともに、前記トランジスター素子の上面に前記半導体発光素子を導通搭載し、前記３つのリード端子のうち、第１の端子は前記トランジスター素子の下面に形成したコレクタ電極に導通され、第２の端子は前記トランジスター素子のベース電極に導通され、第３の端子は前記半導体発光素子のカソード電極に導通され、前記トランジスター素子により、前記半導体発光素子への通電をオン・オフするものであり、半導体発光装置に内蔵されたトランジスターからなるドライバーに、外部から制御用矩形波を加えることにより、通電をオン・オフ操作して半導体発光素子を点滅動作させることができるという作用を有する。
【００１３】
前記半導体発光装置は、３つのリード端子を持ち、第１の端子は前記トランジスター素子のコレクタ電極に導通され、第２の端子は前記トランジスター素子のベース電極に導通され、第３の端子は前記半導体発光素子のアノード電極またはカソード電極に導通されていることを特徴とする請求項１記載の半導体発光装置である。この構成では、トランジスター素子上に半導体発光素子であるＬＥＤ素子を搭載接続して回路構成する際、電源の高電圧側（＋Ｖｃｃ），低電圧側（−Ｖｃｃ）及び制御信号入力側の３つの端子が必要となり、外部からの制御用信号は、トランジスター素子のベース電極に導通する第２の端子に加えて、＋Ｖｃｃ側を半導体発光素子のアノード電極（ｐ電極）に導通する第３の端子に接続する場合は、−Ｖｃｃ側はトランジスター素子のコレクタ電極に導通する第１の端子に接続することにより、また、＋Ｖｃｃ側をトランジスター素子のコレクタ電極に導通する第１の端子に接続する場合は、−Ｖｃｃ側は半導体発光素子のカソード電極（ｎ電極）に導通する第３の端子に接続することにより、外部からの制御信号により、半導体発光素子の点滅動作を制御することができるという作用を有する。
【００１４】
請求項３の発明は、前記トランジスター素子は、ｐｎｐ型トランジスター素子であり、このトランジスター素子のエミッタ電極と前記半導体発光素子のカソード電極とが、マイクロバンプを介して接合されていることを特徴とする請求項１または２記載の半導体発光装置であり、ｐｎｐ型トランジスター素子を用いることにより、半導体発光素子のカソード電極（ｎ電極）とトランジスター素子のエミッタ電極がマイクロバンプ等を介して接続され、コレクタ電極が接地可能となり、このトランジスター素子をオンするためにベース電極に加えられるデジタル信号の制御用矩形波のハイレベルを低くすることができるという作用を有する。
【００１５】
請求項４の発明は、前記トランジスター素子は、ｎｐｎ型トランジスター素子であり、このトランジスター素子のエミッタ電極と前記半導体発光素子のアノード電極とが、マイクロバンプを介して接合されていることを特徴とする請求項１または２記載の半導体発光装置であり、ｎｐｎ型トランジスター素子を用いることにより、半導体発光素子のアノード電極（ｐ電極）とトランジスター素子のエミッタ電極がマイクロバンプ等を介して接続され、エミッタ電極とグランド（接地）との間に半導体発光素子が入り、半導体発光素子の電圧降下分だけこのトランジスター素子をオフするためにベース電極に加えられるデジタル信号の制御用矩形波のローレベルを高くすることができるという作用を有する。
【００１６】
また、請求項３及び４に記載の発明においては、トランジスター素子と半導体発光素子をマイクロバンプを介して接合することにより、ショート不良が防止でき歩留まりの良い組立てができるという作用も有する。
【００１７】
請求項５の発明は、前記半導体発光素子の結晶基板をｐ型結晶基板または絶縁性結晶基板とする場合、この結晶基板側を光取出し面とすることを特徴とする請求項１から４のいずれかに記載の半導体発光装置であり、ｐ型結晶基板または絶縁性結晶基板を用いたＬＥＤ素子の場合では、トランジスター素子上に半導体発光素子であるＬＥＤ素子を搭載接続して回路構成する際、基板側を光取出し面とするように搭載すれば、ｐｎｐ型トランジスター素子を用いた構成が可能となり、デジタル信号の制御用矩形波のハイレベルのしきい値を低くすることができるという作用を有する。
【００２０】
以下に、本発明の実施の形態の具体例を図面を参照しながら説明する。
図１は本発明の一実施の形態による半導体発光装置であってＬＥＤランプの例を示す概略縦断面図である。
【００２１】
図において、窒化ガリウム系化合物半導体をサファイア基板１ａ上に積層した半導体発光素子１とその下側に配置した機能素子としてのサブマウント素子１１とがそれぞれリードフレーム２０のマウント部２０ａに搭載され、サブマウント素子１１とリードフレーム２０との間にボンディングしたワイヤ２１，２２を含めてエポキシ樹脂２３によって封止されている。
【００２２】
半導体発光素子１は、絶縁性の透明なサファイア基板１ａの表面に、たとえばＧａＮバッファ層，ｎ型ＧａＮ層，ＩｎＧａＮ活性層，ｐ型ＡｌＧａＮ層及びｐ型ＧａＮ層を順に積層し、ＩｎＧａＮ活性層を発光層としたものである。そして、ｎ型ＧａＮ層の上面にｎ側電極２が、及びｐ型ＧａＮ層の上面にはｐ側電極３がそれぞれ蒸着法によって形成され、更にこれらのｎ側電極２及びｐ側電極３の上にはそれぞれマイクロバンプ４，５を形成している。
【００２３】
２つの主面を有するサブマウント素子１１は、図２にその概要を示すようにバイポーラのｐｎｐ型トランジスターからなり、半導体発光素子１の点滅動作のためのドライバーである。すなわち、サブマウント素子１１は、ｐ型のエミッタ１１ａ、ｎ型のベース１１ｂ及びｐ型のコレクタ１１ｃからなるｐｎｐ接合が形成され、第１の主面側すなわち図２において上面にはエミッタ１１ａに接続するエミッタ電極１２ａ、ベース１１ｂに接続するベース電極１２ｂ、及び図においてエミッタ１１ａの左端部からコレクタ１１ｃの左端部にかけて絶縁膜１２ｄとその上に電極パッド１２ｃが形成されている。また、第２の主面側すなわち図において下面には、コレクタ１１ｃに接続するコレクタ電極１１ｅを形成している。
【００２４】
また、マウント部２０ａを含むリードフレーム２０は、３つの独立したリード端子Ｌ−１，Ｌ−２，Ｌ−３をそれぞれ形成したものである。そして、サブマウント素子１１は、リード端子Ｌ−１の先端のマウント部２０ａの上にコレクタ電極１１ｅを下にして搭載され、Ａｇペーストを介して導通接続されている。発光素子１は、サブマウント素子１１上に電極を対向させて搭載され、そのｎ側電極２及びｐ側電極３をサブマウント素子１１のエミッタ電極１２ａ及び電極パッド１２ｃにマイクロバンプ４，５を介して導通接続されている。そして、ベース電極１２ｂとリード端子Ｌ−２とがＡｕワイヤ２１により、電極パッド１２ｃとリード端子Ｌ−３とがＡｕワイヤ２２により、それぞれ導通接続されている。これにより、サブマウント素子１１及び半導体発光素子１と３個のリード端子Ｌ−１，Ｌ−２，Ｌ−３を含むリードフレーム２０との間に導通回路が構成される。図３にこのようなアセンブリによって形成される回路（破線で囲んだ内部）を示す。
【００２５】
以上の構成において、半導体発光素子１にはサブマウント素子１１が導通接続されていて、このサブマウント素子１１に含まれたトランジスター素子を利用したドライバーによって半導体発光素子１は駆動される。具体的には、図３に示すようにリード端子Ｌ−１を接地し、リード端子Ｌ−３に外付け抵抗Ｒ（１００Ω）を直列につなぎ電源＋Ｖｃｃ（５Ｖ）に接続し、リード端子Ｌ−２にＴＴＬレベルまたはＣＭＯＳレベルの矩形波を加えることにより、矩形波のオン・オフに対応してトランジスターが電流をオン・オフして半導体発光素子１が点滅動作を行う。
【００２６】
このように、半導体発光素子１とともに複合素子を構成するサブマウント素子１１のトランジスターを利用したドライバー機能によって、半導体発光素子１のそれぞれに対して点滅動作を実行させることができる。このため、半導体発光素子１の１個１個についての独立した点滅動作の制御が可能となり、大型のパネルディスプレイへの有効な適用ができるようになる。そして、従来のようにトランジスターを半導体発光素子１と別体として配置構成していたのに比べると、複合素子化するだけのアセンブリによる製造が可能なので、部品点数が削減されるとともにその保守点検の負担も軽減される。
【００２７】
図４の（ａ）はｎ型結晶基板を用いた半導体発光素子１の場合のＬＥＤランプ構造であって、サブマウント素子１１としてｐｎｐ型トランジスターを用いたものである。
【００２８】
図において、リード端子Ｌ−１は、サブマウント素子１１のコレクタ電極１１ｅにＡｇペーストを介して導通接続され、リード端子Ｌ−２はベース電極１２ｂにＡｕワイヤ２１を介して導通接続され、リード端子Ｌ−３は半導体発光素子１のｐ側電極３にＡｕワイヤ２２を介して導通接続されている。そして、半導体発光素子１はｎ側電極２を下にしてサブマウント素子１１のエミッタ電極１２ａ上に搭載され、マイクロバンプ４を介して導通接続されている。これにより、図４の（ｂ）に示す回路が構成される。
【００２９】
この例においても、半導体発光素子１はサブマウント素子１１に含まれたｐｎｐ型トランジスター素子を利用したドライバーによって駆動され、リード端子Ｌ−２にＴＴＬレベルまたはＣＭＯＳレベルの矩形波を加えることにより、矩形波のオン・オフに対応してｐｎｐ型トランジスターが電流をオン・オフして半導体発光素子１を点滅動作させることができる。
【００３０】
図５の（ａ）はｐ型結晶基板を用いた半導体発光素子１の場合のＬＥＤランプ構造であって、サブマウント素子１１としてｎｐｎ型トランジスターを用いたものである。
【００３１】
図において、リード端子Ｌ−１は、サブマウント素子１１のコレクタ電極１１ｅにＡｇペーストを介して導通接続され、リード端子Ｌ−２はベース電極１２ｂにＡｕワイヤ２１を介して導通接続され、リード端子Ｌ−３は半導体発光素子１のｎ側電極２にＡｕワイヤ２２を介して導通接続されている。そして、半導体発光素子１はｐ側電極３を下にしてサブマウント素子１１のエミッタ電極１２ａ上に搭載され、マイクロバンプ４を介して導通接続されている。これにより、図５の（ｂ）に示す回路が構成される。
【００３２】
この例において、具体的には、図５の（ｂ）に示すようにリード端子Ｌ−１に外付け抵抗Ｒを直列接続して電源＋Ｖｃｃ（５Ｖ）に接続し、リード端子Ｌ−３を接地し、リード端子Ｌ−２にＴＴＬレベルまたはＣＭＯＳレベルの矩形波を加えることにより、矩形波のオン・オフに対応してｎｐｎ型トランジスターが電流をオン・オフして半導体発光素子１が点滅動作を行う。この場合、半導体発光素子１はｎｐｎ型トランジスターのエミッタ電極１２ａと接地との間に入っているので、リード端子Ｌ−２に加えられる矩形波のハイレベルは、半導体発光素子１の順方向電圧分だけ高くなるが、ｐ型基板のＬＥＤであるＧａＡｌＡｓ半導体発光素子の場合は、順方向電圧が低い（Ｖｆ＝１．７Ｖ）ので、図５の（ｂ）のような回路構成でも支障はない。
【００３３】
更に、図６の（ａ）はｐ型結晶基板を用いた半導体発光素子１とｐｎｐ型トランジスターのサブマウント素子１１との組み合わせとした例である。この場合、半導体発光素子１は、ｐ型結晶基板側を光取出し面とした構成であり、この構成にすれば、図６の（ｂ）に示すように、図４と同様な回路構成となるので、リード端子Ｌ−２に加えられる矩形波のハイレベルは低くできる。
【００３４】
この例においても、図４で示したものと同様に、半導体発光素子１はサブマウント素子１１に含まれたｐｎｐ型トランジスター素子を利用したドライバーによって駆動され、リード端子Ｌ−２にＴＴＬレベルまたはＣＭＯＳレベルの矩形波を加えることにより、矩形波のオン・オフに対応してｐｎｐ型トランジスターが電流をオン・オフして半導体発光素子１を点滅動作させることができる。
【００３５】
図７および図８はサブマウント素子に図２で示したものと同様のトランジスターを利用したドライバーに加えて発振回路を付加した構成を示すものである。
【００３６】
図７は、ＬＥＤランプの例を示す概略縦断面図である。
図７において、リードフレーム３１のマウント部３１ａにサブマウント素子１３を搭載してその底面の電極１３ａがＡｇペーストを介してリード端子Ｌ−１先端のマウント部３１ａに導通接続される構成は先の例と同様である。サブマウント素子１３の上面には、半導体発光素子１のｎ側及びｐ側のマイクロバンプ４，５を接合するドライバーであるｐｎｐ型トランジスターのエミッタ電極１３ｃ及び電極パッド１３ｂをそれぞれ形成し、電極パッド１３ｂはＡｕワイヤ１４によりリード端子Ｌ−３に接続される。リードフレーム３１の先端部分はエポキシ樹脂２３で封止されている。
【００３７】
図８の（ａ）に示すように、サブマウント素子１３は、トランジスターを利用したドライバー１３ｄと発振回路１３ｅとを含むもので、これらを含む回路の詳細は図８の（ｂ）に示すとおりである。
【００３８】
リード端子Ｌ−３に直列に外付け抵抗Ｒをつなぎ、電源＋Ｖｃｃ（５Ｖ）に接続し、リード端子Ｌ−１を接地することにより、発振回路１３ｅで制御用の矩形波が作られ、この信号がトランジスターのベース電極に伝えられ、この信号によりドライバー１３ｄが半導体発光素子１に流れる電流をオン・オフ制御するので、通電開始と同時に半導体発光素子１が点滅モードに維持される。そして、先の例と同様に半導体発光素子１とサブマウント素子１３とにより複合素子化するだけのアセンブリでの製造が可能となり、部品点数を低減することができる。
【００３９】
以上のように、サブマウント素子に点滅操作用のトランジスターを利用したドライバーを備えることによって、このサブマウント素子とともに半導体発光素子を複合素子化するだけのアセンブリで、点滅表示機能を持たせることができる。
【００４０】
【発明の効果】
本発明では、半導体発光素子とトランジスター素子または機能素子とを複合化素子として備えるアセンブリとするだけで、ＬＥＤランプ型の半導体発光装置の単体のそれぞれをオン・オフ操作により点滅動作させることができ、トランジスター等を発光装置と別体として備える従来構成に比べると部品点数の削減が可能となり、アセンブリ及び保守点検の簡略化が図られる。
【００４１】
また、発振回路及びドライバーを備えるものでは、導通操作をするだけで発振回路による半導体発光素子を点滅動作させることができるので、外部に点滅用の制御信号を作る回路が不要になる。
【図面の簡単な説明】
【図１】本発明の一実施の形態によるフリップチップ型の半導体発光素子及びサブマウント素子を備えたＬＥＤランプの概略縦断面図
【図２】図１に示したＬＥＤランプの半導体発光素子及びサブマウント素子の詳細を示す図
【図３】図２の例における半導体発光素子とサブマウント素子による回路構成図
【図４】ｐｎｐ型トランジスタのサブマウント素子にｎ型基板の半導体発光素子を搭載する例であって、
（ａ）はアセンブリの要部を示す図
（ｂ）は回路構成図
【図５】ｎｐｎ型トランジスターのサブマウント素子にｐ型基板の半導体発光素子を搭載する例であって、
（ａ）はアセンブリの要部を示す図
（ｂ）は回路構成図
【図６】ｐｎｐ型トランジスターのサブマウント素子にｐ型基板の半導体発光素子を搭載する例であって、
（ａ）はアセンブリの要部を示す図
（ｂ）は回路構成図
【図７】サブマウント素子に発振回路及びドライバーを備えるＬＥＤランプの概略縦断面図
【図８】（ａ）はサブマウント素子に発振回路及びドライバーを備えるＬＥＤランプのブロック図
（ｂ）は回路構成図
【符号の説明】
１ 半導体発光素子
１ａ サファイア基板
２ ｎ側電極
３ ｐ側電極
４，５ マイクロバンプ
１１ サブマウント素子
１１ａ エミッタ
１１ｂ ベース
１１ｃ コレクタ
１１ｅ コレクタ電極
１２ａ エミッタ電極
１２ｂ ベース電極
１２ｃ 電極パッド
１２ｄ 絶縁膜
１３ サブマウント素子
１３ａ 電極
１３ｂ 電極パッド
１３ｃ エミッタ電極
１３ｄ ドライバー
１３ｅ 発振回路
１４ ワイヤ
２０ リードフレーム
２０ａ マウント部
２１，２２ ワイヤ
２３ エポキシ樹脂
３１ リードフレーム
３１ａ マウント部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor light-emitting device including a III-V compound semiconductor light-emitting element, and more particularly to a semiconductor light-emitting device having a configuration including a functional element for multi-functioning each semiconductor light-emitting element.
[0002]
[Prior art]
For the III-V compound semiconductor light emitting device, a crystal substrate having two main surfaces of three types is used. Type 1 uses an n-type crystal substrate, Type 2 uses a p-type crystal substrate, and Type 3 uses an insulating crystal substrate. In the case of type 1, an n-type layer is formed on the first main surface side of the n-type crystal substrate by an epitaxial growth method, a p-type layer is formed thereon by an epitaxial method or a diffusion method, and then the second main surface is formed. A p-electrode is formed on the n-electrode and the p-type layer on the first main surface on the substrate side to obtain a semiconductor light emitting device. In the case of type 2, after forming a p-type layer on the first main surface of the p-type crystal substrate by an epitaxial growth method and an n-type layer thereon, a p-electrode and a second electrode are formed on the substrate side of the second main surface. An n electrode is formed on an n-type layer on one main surface to obtain a semiconductor light emitting device. Then, after these semiconductor light emitting devices are formed into chips, they are mounted and fixed via Ag paste on a mount portion such as a lead frame with the crystal substrate side down, and are connected to leads of one pole. The lead of the other pole is connected to an electrode formed on the first main surface side by an Au wire. In this case, light is extracted from the first main surface side.
[0003]
Furthermore, Type 3 is used for a gallium nitride compound semiconductor, and generally an insulating sapphire substrate is used. In the case of using an insulating crystal substrate such as sapphire, the electrode cannot be provided from the crystal substrate side, so that the p and n electrodes provided on the semiconductor layer are formed on one surface facing the crystal substrate. become.
[0004]
For example, in a semiconductor light emitting device using a GaN-based compound semiconductor, a sapphire substrate is used as an insulating substrate, and an n-type layer and a p-type layer are stacked on the upper surface by metal organic chemical vapor deposition. The basic structure is that a part of the n-type layer is exposed by etching and an n-side electrode and a p-side electrode are formed on each of the n-type layer and the p-type layer. If the p-side electrode is a transparent electrode, bonding pad portions are formed on the p-side and n-side electrodes, respectively, and wire-bonded to the lead frame and the substrate, respectively.
[0005]
On the other hand, in the case of a flip-chip type semiconductor light emitting device in which light is extracted from the sapphire substrate side, a so-called face-down type has already been proposed in which the electrode-formed side is mounted as a mounting surface such as a lead frame. Yes. This is to be joined to the p-side and n-side electrodes on the mounting surface side through micro bumps formed on the n-side and p-side electrodes, respectively. When the semiconductor light emitting element is energized, for example, an InGaN active layer in the semiconductor laminated film becomes a light emitting layer, and light from this light emitting layer travels in both directions of the sapphire substrate and the p-side electrode. In this case, by setting the p-side electrode as a reflective laminated film that does not transmit light, the light emission luminance from the upper surface of the sapphire substrate can be maximized and this surface can be used as the main light extraction surface.
[0006]
[Problems to be solved by the invention]
Not only gallium nitride compound semiconductor LED elements, but also LED elements that have been known in the past only emit light continuously and uniformly during the energization period, and the emission luminance also varies within a certain range depending on the operating voltage. Just do it. That is, in a system in which only energization and its stop are controlled, the LED element cannot blink at a certain time interval. For this reason, for example, in the case of a large panel display that repeats blinking display of the LED, an external driver circuit for turning on / off the LED is required, and the circuit is greatly complicated. For example, in the case of a panel display for indoor use, there is not much influence of external light, so the brightness of the LED is not so much, but in the case of an outdoor panel display, the brightness of high LED is high due to the influence of external light. Required. In this case, since the flashing control method of the LED adopts a static lighting method, a driving transistor is required for each LED lamp.
[0007]
However, if an assembly in which the same number of transistors as the number of LED elements are separately arranged is used, the number of parts for one panel display is at least doubled, and the time required for the assembly also increases. Moreover, the increase in the number of parts not only tends to increase the failure frequency of each member, but also causes a heavy burden on the maintenance and inspection of the circuit system.
[0008]
As described above, in the conventional semiconductor light emitting device, when a function such as a blinking operation is to be added, if the transistor is used separately from the semiconductor light emitting device, there is a large obstacle due to an increase in the number of components.
[0009]
A problem to be solved in the present invention is to provide a semiconductor light emitting device that can be operated such as blinking with a simple circuit configuration, with a second element for making the semiconductor light emitting element multifunctional.
[0010]
[Means for Solving the Problems]
The present invention includes a semiconductor light emitting device mounted on a substrate or a lead frame mounting portion, a conduction circuit for conducting the semiconductor light emitting device to the substrate or lead frame, and the semiconductor light emitting device including the mounting portion of the substrate or lead frame. A semiconductor light emitting device comprising a sealing resin for sealing an element and a conduction circuit, wherein the transistor element is conductively mounted on the mount portion, and the semiconductor light emitting element is conductively mounted on an upper surface of the transistor element, The transistor element turns on / off the current to the semiconductor light emitting element.
[0011]
In this configuration, the driver of the semiconductor light-emitting device itself is built in, so that a TTL level or CMOS level rectangular wave is applied to the control terminal of the light-emitting device without providing a driver transistor outside. As a result, the flashing operation of the semiconductor light-emitting element becomes possible. Further, by replacing the transistor element with a functional element and incorporating an oscillation circuit and a transistor driver, a light-emitting device capable of flashing by itself can be obtained.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
The invention described in claim 1 includes a semiconductor light emitting element mounted on a substrate having three lead terminals or a mount portion of a lead frame, a conduction circuit for conducting the semiconductor light emitting element to the substrate or the lead frame, and the substrate or A semiconductor light emitting device including the semiconductor light emitting element including a mount portion of a lead frame and a sealing resin for sealing a conductive circuit, wherein the transistor element is conductively mounted on the mount portion, and an upper surface of the transistor element The semiconductor light emitting element is electrically mounted, and among the three lead terminals, the first terminal is connected to the collector electrode formed on the lower surface of the transistor element, and the second terminal is connected to the base electrode of the transistor element. And the third terminal is electrically connected to the anode electrode of the semiconductor light emitting device, and the transistor The element is used to turn on and off the current to the semiconductor light emitting element. By applying a control rectangular wave from the outside to the driver composed of a transistor built in the semiconductor light emitting device, the current is turned on and off. Thus, the semiconductor light emitting element can be caused to blink.
According to a second aspect of the present invention, there is provided a semiconductor light emitting device mounted on a substrate having three lead terminals or a mount portion of a lead frame, a conduction circuit for conducting the semiconductor light emitting device to the substrate or the lead frame, A semiconductor light emitting device including the semiconductor light emitting element and a sealing resin for sealing a conduction circuit including a mount portion of a substrate or a lead frame, wherein the transistor element is conductively mounted on the mount portion, and the transistor element The semiconductor light emitting element is conductively mounted on the upper surface of the transistor element, the first terminal of the three lead terminals is electrically connected to the collector electrode formed on the lower surface of the transistor element, and the second terminal is the base electrode of the transistor element. And the third terminal is connected to the cathode electrode of the semiconductor light emitting device, and the transistor The on / off operation of the semiconductor light-emitting element is turned on / off by the switch element, and the energization is turned on / off by applying a control rectangular wave to the driver consisting of a transistor built in the semiconductor light-emitting device. Thus, the semiconductor light emitting device can be operated to blink.
[0013]
The semiconductor light emitting device has three lead terminals, a first terminal is conducted to the collector electrode of the transistor element, a second terminal is conducted to the base electrode of the transistor element, and a third terminal is the semiconductor 2. The semiconductor light emitting device according to claim 1, wherein the semiconductor light emitting device is electrically connected to an anode electrode or a cathode electrode of the light emitting element. In this configuration, when a circuit is configured by mounting an LED element, which is a semiconductor light emitting element, on a transistor element, three terminals on the high voltage side (+ Vcc), the low voltage side (−Vcc), and the control signal input side of the power supply In addition to the second terminal conducting to the base electrode of the transistor element, the control signal from the outside is connected to the third terminal conducting the + Vcc side to the anode electrode (p electrode) of the semiconductor light emitting element. If the -Vcc side is connected to the first terminal conducting to the collector electrode of the transistor element, and the + Vcc side is connected to the first terminal conducting to the collector electrode of the transistor element, The Vcc side is connected to a third terminal that is electrically connected to the cathode electrode (n electrode) of the semiconductor light emitting device, so that the semiconductor light emitting device is controlled by an external control signal. An effect that can control the blinking operation.
[0014]
The invention according to claim 3 is characterized in that the transistor element is a pnp type transistor element, and an emitter electrode of the transistor element and a cathode electrode of the semiconductor light emitting element are joined via a micro bump. 3. The semiconductor light emitting device according to claim 1, wherein a cathode electrode (n electrode) of the semiconductor light emitting element and an emitter electrode of the transistor element are connected through a micro bump or the like by using a pnp type transistor element. Can be grounded, and the high level of the rectangular wave for controlling the digital signal applied to the base electrode to turn on the transistor element can be lowered.
[0015]
According to a fourth aspect of the present invention, the transistor element is an npn type transistor element, and an emitter electrode of the transistor element and an anode electrode of the semiconductor light emitting element are joined via a micro bump. 3. The semiconductor light emitting device according to claim 1, wherein an npn transistor element is used to connect an anode electrode (p electrode) of the semiconductor light emitting element and an emitter electrode of the transistor element via a micro bump or the like. A semiconductor light emitting element is inserted between the ground and ground, and the low level of the rectangular wave for controlling the digital signal applied to the base electrode to turn off the transistor element by the voltage drop of the semiconductor light emitting element is increased. Has the effect of being able to
[0016]
Further, the invention according to claims 3 and 4 also has an effect that the short-circuit failure can be prevented and the assembly can be performed with a high yield by joining the transistor element and the semiconductor light emitting element via the micro bumps.
[0017]
According to a fifth aspect of the present invention, when the crystal substrate of the semiconductor light emitting device is a p-type crystal substrate or an insulating crystal substrate, the crystal substrate side is used as a light extraction surface. In the case of an LED element using a p-type crystal substrate or an insulating crystal substrate, when the LED element which is a semiconductor light-emitting element is mounted and connected on the transistor element, If it is mounted so that the side is the light extraction surface, a configuration using a pnp type transistor element becomes possible, and the high-level threshold value of the control rectangular wave of the digital signal can be lowered.
[0020]
Hereinafter, specific examples of embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a schematic longitudinal sectional view showing an example of an LED lamp, which is a semiconductor light emitting device according to an embodiment of the present invention.
[0021]
In the figure, a semiconductor light emitting device 1 in which a gallium nitride compound semiconductor is stacked on a sapphire substrate 1a and a submount device 11 as a functional device disposed below the semiconductor light emitting device 1 are mounted on a mount portion 20a of a lead frame 20, respectively. The wires 21 and 22 bonded between the mount element 11 and the lead frame 20 are sealed with an epoxy resin 23.
[0022]
In the semiconductor light emitting device 1, for example, a GaN buffer layer, an n-type GaN layer, an InGaN active layer, a p-type AlGaN layer, and a p-type GaN layer are sequentially laminated on the surface of an insulating transparent sapphire substrate 1a. This is a light emitting layer. An n-side electrode 2 is formed on the upper surface of the n-type GaN layer, and a p-side electrode 3 is formed on the upper surface of the p-type GaN layer, respectively. Are formed with micro bumps 4 and 5, respectively.
[0023]
The submount element 11 having two main surfaces is composed of a bipolar pnp transistor as shown in FIG. 2 and is a driver for the blinking operation of the semiconductor light emitting element 1. That is, the submount element 11 is formed with a pnp junction comprising a p-type emitter 11a, an n-type base 11b, and a p-type collector 11c, and is connected to the emitter 11a on the first main surface side, that is, the upper surface in FIG. An emitter electrode 12a to be connected, a base electrode 12b to be connected to the base 11b, and an insulating film 12d and an electrode pad 12c thereon are formed from the left end of the emitter 11a to the left end of the collector 11c in the figure. A collector electrode 11e connected to the collector 11c is formed on the second main surface side, that is, the lower surface in the drawing.
[0024]
Further, the lead frame 20 including the mount portion 20a is formed with three independent lead terminals L-1, L-2, and L-3, respectively. The submount element 11 is mounted on the mount 20a at the tip of the lead terminal L-1 with the collector electrode 11e facing down, and is conductively connected via Ag paste. The light-emitting element 1 is mounted on the submount element 11 with electrodes facing each other, and the n-side electrode 2 and the p-side electrode 3 are connected to the emitter electrode 12a and the electrode pad 12c of the submount element 11 via the micro bumps 4 and 5, respectively. Are connected. The base electrode 12b and the lead terminal L-2 are electrically connected by the Au wire 21, and the electrode pad 12c and the lead terminal L-3 are electrically connected by the Au wire 22, respectively. Thereby, a conduction circuit is configured between the submount element 11 and the semiconductor light emitting element 1 and the lead frame 20 including the three lead terminals L-1, L-2, and L-3. FIG. 3 shows a circuit (inside enclosed by a broken line) formed by such an assembly.
[0025]
In the above configuration, the submount element 11 is conductively connected to the semiconductor light emitting element 1, and the semiconductor light emitting element 1 is driven by a driver using a transistor element included in the submount element 11. Specifically, as shown in FIG. 3, the lead terminal L-1 is grounded, an external resistor R (100Ω) is connected in series to the lead terminal L-3, and is connected to the power source + Vcc (5 V). By applying a TTL level or CMOS level rectangular wave to 2, the transistor turns on / off the current in response to the on / off of the rectangular wave, and the semiconductor light emitting element 1 performs the blinking operation.
[0026]
As described above, the flashing operation can be performed on each of the semiconductor light emitting elements 1 by the driver function using the transistor of the submount element 11 constituting the composite element together with the semiconductor light emitting element 1. For this reason, it becomes possible to control the blinking operation independently for each one of the semiconductor light emitting elements 1, and it is possible to effectively apply to a large panel display. Compared to the conventional arrangement where the transistor is arranged separately from the semiconductor light emitting element 1, the assembly can be manufactured by simply forming a composite element, so that the number of parts can be reduced and the maintenance inspection can be performed. The burden is also reduced.
[0027]
FIG. 4A shows an LED lamp structure in the case of the semiconductor light emitting device 1 using an n-type crystal substrate, in which a pnp type transistor is used as the submount device 11.
[0028]
In the figure, the lead terminal L-1 is conductively connected to the collector electrode 11e of the submount element 11 via Ag paste, and the lead terminal L-2 is conductively connected to the base electrode 12b via the Au wire 21. L-3 is conductively connected to the p-side electrode 3 of the semiconductor light emitting device 1 through an Au wire 22. The semiconductor light emitting element 1 is mounted on the emitter electrode 12 a of the submount element 11 with the n-side electrode 2 facing downward, and is conductively connected via the micro bump 4. As a result, the circuit shown in FIG. 4B is configured.
[0029]
Also in this example, the semiconductor light emitting element 1 is driven by a driver using a pnp type transistor element included in the submount element 11, and a rectangular wave of a TTL level or a CMOS level is applied to the lead terminal L-2 by applying a rectangular wave. Corresponding to the on / off of the wave, the pnp type transistor can turn on / off the current to cause the semiconductor light emitting device 1 to blink.
[0030]
FIG. 5A shows an LED lamp structure in the case of the semiconductor light emitting device 1 using a p-type crystal substrate, in which an npn-type transistor is used as the submount device 11.
[0031]
In the figure, the lead terminal L-1 is conductively connected to the collector electrode 11e of the submount element 11 via Ag paste, and the lead terminal L-2 is conductively connected to the base electrode 12b via the Au wire 21. L-3 is conductively connected to the n-side electrode 2 of the semiconductor light emitting element 1 through an Au wire 22. The semiconductor light emitting element 1 is mounted on the emitter electrode 12 a of the submount element 11 with the p-side electrode 3 facing down, and is conductively connected through the micro bump 4. As a result, the circuit shown in FIG. 5B is configured.
[0032]
In this example, specifically, as shown in FIG. 5B, an external resistor R is connected in series to the lead terminal L-1, connected to the power source + Vcc (5V), and the lead terminal L-3 is grounded. Then, by applying a TTL level or CMOS level rectangular wave to the lead terminal L-2, the npn transistor turns on / off the current corresponding to the on / off of the rectangular wave, and the semiconductor light emitting element 1 performs the blinking operation. Do. In this case, since the semiconductor light emitting device 1 is interposed between the emitter electrode 12a of the npn transistor and the ground, the high level of the rectangular wave applied to the lead terminal L-2 is equal to the forward voltage component of the semiconductor light emitting device 1. However, in the case of a GaAlAs semiconductor light-emitting element which is a p-type substrate LED, the forward voltage is low (Vf = 1.7 V), so there is no problem even with the circuit configuration as shown in FIG.
[0033]
FIG. 6A shows an example in which the semiconductor light emitting device 1 using a p-type crystal substrate and a submount device 11 of a pnp transistor are used. In this case, the semiconductor light-emitting element 1 has a configuration in which the p-type crystal substrate side is the light extraction surface. With this configuration, as shown in FIG. 6B, the circuit configuration is the same as that in FIG. Therefore, the high level of the rectangular wave applied to the lead terminal L-2 can be lowered.
[0034]
Also in this example, the semiconductor light emitting element 1 is driven by a driver using a pnp type transistor element included in the submount element 11 and the TTL level or CMOS is applied to the lead terminal L-2, as shown in FIG. By applying the level rectangular wave, the pnp transistor can turn on / off the current in response to the on / off of the rectangular wave, and the semiconductor light emitting element 1 can be blinked.
[0035]
7 and 8 show a configuration in which an oscillation circuit is added to the submount element in addition to a driver using the same transistor as that shown in FIG.
[0036]
FIG. 7 is a schematic longitudinal sectional view showing an example of an LED lamp.
In FIG. 7, the submount element 13 is mounted on the mount portion 31a of the lead frame 31, and the electrode 13a on the bottom surface thereof is electrically connected to the mount portion 31a at the tip of the lead terminal L-1 via Ag paste. Similar to the example. On the upper surface of the submount element 13, an emitter electrode 13c and an electrode pad 13b of a pnp transistor, which are drivers for joining the n-side and p-side micro bumps 4 and 5 of the semiconductor light emitting element 1, are formed, respectively. Is connected to the lead terminal L-3 by an Au wire. The leading end portion of the lead frame 31 is sealed with an epoxy resin 23.
[0037]
As shown in FIG. 8A, the submount element 13 includes a driver 13d using a transistor and an oscillation circuit 13e. Details of the circuit including these are as shown in FIG. 8B. is there.
[0038]
An external resistor R is connected in series to the lead terminal L-3, connected to the power source + Vcc (5 V), and the lead terminal L-1 is grounded, whereby a rectangular wave for control is generated by the oscillation circuit 13e. Is transmitted to the base electrode of the transistor, and the driver 13d controls on / off of the current flowing through the semiconductor light emitting device 1 by this signal, so that the semiconductor light emitting device 1 is maintained in the blinking mode simultaneously with the start of energization. Then, as in the previous example, it is possible to manufacture with an assembly in which the semiconductor light emitting device 1 and the submount device 13 are combined into a composite device, and the number of components can be reduced.
[0039]
As described above, by providing the submount element with a driver that uses a transistor for blinking operation, it is possible to provide a blinking display function with an assembly that only combines the semiconductor light emitting element with the submount element. .
[0040]
【The invention's effect】
In the present invention, each of the LED lamp type semiconductor light emitting devices can be caused to blink by an on / off operation only by using an assembly including a semiconductor light emitting element and a transistor element or a functional element as a composite element. Compared to a conventional configuration in which a transistor or the like is provided separately from the light emitting device, the number of parts can be reduced, and assembly and maintenance can be simplified.
[0041]
In addition, in the case where the oscillator circuit and the driver are provided, the semiconductor light emitting element by the oscillation circuit can be blinked only by conducting the conduction operation, so that a circuit for generating a blinking control signal is not necessary.
[Brief description of the drawings]
1 is a schematic longitudinal sectional view of an LED lamp including a flip-chip type semiconductor light emitting device and a submount device according to an embodiment of the present invention. FIG. 2 is a diagram showing a semiconductor light emitting device and a sub of the LED lamp shown in FIG. FIG. 3 is a diagram showing details of the mount element. FIG. 3 is a circuit configuration diagram of the semiconductor light emitting element and the submount element in the example of FIG. 2. FIG. Because
FIG. 5A is a circuit configuration diagram. FIG. 5 is an example of mounting a semiconductor light emitting element of a p-type substrate on a submount element of an npn transistor,
FIG. 6A is a circuit configuration diagram. FIG. 6 is an example of mounting a semiconductor light emitting element on a p-type substrate on a submount element of a pnp transistor,
FIG. 7A is a circuit configuration diagram. FIG. 7 is a schematic longitudinal sectional view of an LED lamp including an oscillation circuit and a driver in a submount element. FIG. 8A is a submount element. (B) is a block diagram of an LED lamp equipped with an oscillation circuit and a driver.
DESCRIPTION OF SYMBOLS 1 Semiconductor light emitting element 1a Sapphire substrate 2 N side electrode 3 P side electrode 4,5 Micro bump 11 Submount element 11a Emitter 11b Base 11c Collector 11e Collector electrode 12a Emitter electrode 12b Base electrode 12c Electrode pad 12d Insulating film 13 Submount element 13a Electrode 13b Electrode pad 13c Emitter electrode 13d Driver 13e Oscillator circuit 14 Wire 20 Lead frame 20a Mount part 21, 22 Wire 23 Epoxy resin 31 Lead frame 31a Mount part

Claims (5)

３つのリード端子を持つ基板またはリードフレームのマウント部に搭載する半導体発光素子と、この半導体発光素子を前記基板またはリードフレームに導通させる導通回路と、前記基板またはリードフレームのマウント部を含めて前記半導体発光素子及び導通回路を封止する封止樹脂とを備えた半導体発光装置であって、前記マウント部にトランジスター素子を導通搭載するとともに、前記トランジスター素子の上面に前記半導体発光素子を導通搭載し、前記３つのリード端子のうち、第１の端子は前記トランジスター素子の下面に形成したコレクタ電極に導通され、第２の端子は前記トランジスター素子のベース電極に導通され、第３の端子は前記半導体発光素子のアノード電極に導通され、前記トランジスター素子により、前記半導体発光素子への通電をオン・オフすることを特徴とする半導体発光装置。A semiconductor light emitting device mounted on a mount portion of a substrate or lead frame having three lead terminals, a conduction circuit for conducting the semiconductor light emitting device to the substrate or lead frame, and the mount portion of the substrate or lead frame A semiconductor light emitting device including a semiconductor light emitting element and a sealing resin for sealing a conduction circuit, wherein the transistor element is conductively mounted on the mount portion, and the semiconductor light emitting element is conductively mounted on the upper surface of the transistor element. Of the three lead terminals, the first terminal is connected to the collector electrode formed on the lower surface of the transistor element, the second terminal is connected to the base electrode of the transistor element, and the third terminal is the semiconductor is conducted to the anode electrode of the light emitting element, by the transistor element, said semiconductor onset The semiconductor light emitting device characterized by turning on and off the power supply to the element. ３つのリード端子を持つ基板またはリードフレームのマウント部に搭載する半導体発光素子と、この半導体発光素子を前記基板またはリードフレームに導通させる導通回路と、前記基板またはリードフレームのマウント部を含めて前記半導体発光素子及び導通回路を封止する封止樹脂とを備えた半導体発光装置であって、前記マウント部にトランジスター素子を導通搭載するとともに、前記トランジスター素子の上面に前記半導体発光素子を導通搭載し、前記３つのリード端子のうち、第１の端子は前記トランジスター素子の下面に形成したコレクタ電極に導通され、第２の端子は前記トランジスター素子のベース電極に導通され、第３の端子は前記半導体発光素子のカソード電極に導通され、前記トランジスター素子により、前記半導体発光素子への通電をオン・オフすることを特徴とする半導体発光装置。 A semiconductor light emitting device mounted on a mount portion of a substrate or lead frame having three lead terminals, a conduction circuit for conducting the semiconductor light emitting device to the substrate or lead frame, and the mount portion of the substrate or lead frame A semiconductor light emitting device including a semiconductor light emitting element and a sealing resin for sealing a conduction circuit, wherein the transistor element is conductively mounted on the mount portion, and the semiconductor light emitting element is conductively mounted on the upper surface of the transistor element. Of the three lead terminals, the first terminal is connected to the collector electrode formed on the lower surface of the transistor element, the second terminal is connected to the base electrode of the transistor element, and the third terminal is the semiconductor is conducted to the cathode electrode of the light emitting element, by the transistor element, said semiconductor onset The semiconductor light emitting device characterized by turning on and off the power supply to the element. 前記トランジスター素子は、ｐｎｐ型トランジスター素子であり、このトランジスター素子のエミッタ電極と前記半導体発光素子のカソード電極とが、マイクロバンプを介して接合されていることを特徴とする請求項１記載の半導体発光装置。2. The semiconductor light emitting device according to claim 1 , wherein the transistor element is a pnp type transistor element, and an emitter electrode of the transistor element and a cathode electrode of the semiconductor light emitting element are joined via a micro bump. apparatus. 前記トランジスター素子は、ｎｐｎ型トランジスター素子であり、このトランジスター素子のエミッタ電極と前記半導体発光素子のアノード電極とが、マイクロバンプを介して接合されていることを特徴とする請求項２記載の半導体発光装置。 3. The semiconductor light emitting device according to claim 2 , wherein the transistor element is an npn type transistor element, and an emitter electrode of the transistor element and an anode electrode of the semiconductor light emitting element are joined through a micro bump. apparatus. 前記半導体発光素子の結晶基板をｐ型結晶基板または絶縁性結晶基板とし、この結晶基板側を光取出し面としたことを特徴とする請求項１から４のいずれかに記載の半導体発光装置。  5. The semiconductor light emitting device according to claim 1, wherein a crystal substrate of the semiconductor light emitting element is a p-type crystal substrate or an insulating crystal substrate, and the crystal substrate side is a light extraction surface.
JP04697998A 1998-02-27 1998-02-27 Semiconductor light emitting device Expired - Fee Related JP3985327B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04697998A JP3985327B2 (en) 1998-02-27 1998-02-27 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04697998A JP3985327B2 (en) 1998-02-27 1998-02-27 Semiconductor light emitting device

Publications (2)

Publication Number Publication Date
JPH11251646A JPH11251646A (en) 1999-09-17
JP3985327B2 true JP3985327B2 (en) 2007-10-03

Family

ID=12762362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04697998A Expired - Fee Related JP3985327B2 (en) 1998-02-27 1998-02-27 Semiconductor light emitting device

Country Status (1)

Country Link
JP (1) JP3985327B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6885035B2 (en) * 1999-12-22 2005-04-26 Lumileds Lighting U.S., Llc Multi-chip semiconductor LED assembly
JP2005109289A (en) * 2003-10-01 2005-04-21 Nichia Chem Ind Ltd Light-emitting device
JP5060017B2 (en) * 2004-08-12 2012-10-31 セイコーエプソン株式会社 projector
KR102054337B1 (en) * 2012-08-07 2020-01-22 루미리즈 홀딩 비.브이. Led package and manufacturing method
CN110858584A (en) * 2018-08-23 2020-03-03 弘凯光电(深圳)有限公司 Light emitting module and light emitting serial device

Also Published As

Publication number Publication date
JPH11251646A (en) 1999-09-17

Similar Documents

Publication Publication Date Title
US7514720B2 (en) White light emitting device
JP3627822B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP2003008083A (en) Multiple chip semiconductor led assembly
JP2006504265A (en) Light emitting diode assembly for AC operation and manufacturing method thereof
US9006973B2 (en) Light emitting device
JPH11317546A (en) Semiconductor light-emitting device
JPH10256610A (en) Semiconductor light emitting device
JPH1140857A (en) Semiconductor light-emitting element
JP3985327B2 (en) Semiconductor light emitting device
JP2002270905A (en) Composite light emitting device
JP3911839B2 (en) Semiconductor light emitting device
US5760422A (en) Light-emitting diode chip and light-emitting diode using the same
JPH10321915A (en) Light-emitting semiconductor element
US7102283B2 (en) Full-color light emitting device with four leads
CN100364120C (en) Array of luminous element with stick layer
WO2006049146A1 (en) Light-emitting device and method for fabricating same
KR100735371B1 (en) White light emitting device package
JPH11220176A (en) Semiconductor light-emitting device
JP2000012898A (en) Semiconductor light-emitting device
KR100335106B1 (en) Ⅲ-Ⅴ group GaN semiconductor optical devices
JP2003031852A (en) Semiconductor light emitting device and its manufacturing method
US20070015300A1 (en) Method for fabricating a light-emitting device
JP2000077722A (en) Semiconductor light-emitting device
JP2004200277A (en) Compound light emitting element
JP3938337B2 (en) Semiconductor light emitting device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040803

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040914

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050627

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070528

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070619

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070702

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100720

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110720

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110720

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120720

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees