JP3982439B2

JP3982439B2 - Driving method of vertical alignment type liquid crystal display element

Info

Publication number: JP3982439B2
Application number: JP2003085186A
Authority: JP
Inventors: 豊越智; 正信茂田
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 2002-03-26
Filing date: 2003-03-26
Publication date: 2007-09-26
Anticipated expiration: 2023-03-26
Also published as: JP2004004664A

Description

【０００１】
【発明の属する技術分野】
本発明は、投射型ディスプレイ、ビューファインダー及びヘッドマウントディスプレイ等に用いる液晶表示素子の駆動方法に係り、特に垂直配向型液晶表示素子の高品質画像表示を可能とする液晶表示素子の駆動方法に関するものである。
【０００２】
【従来の技術】
従来、投射型ディスプレイ、ビューファインダー及びヘッドマウントディスプレイ等として液晶表示装置が広く用いられている。
以下、図７に基づき液晶表示装置の概略構成例を説明する。
図７は、一般的な反射型液晶表示素子を用いた液晶表示装置の基本構成図である。
同図に示すように、液晶表示装置１０は、概略、液晶表示素子５、偏光ビームスプリッタ（以下、単にＰＢＳともいう）６、投射レンズ１２及びスクリーン１３をこの順に配列したものより構成される。
【０００３】
反射型アクティブマトリクス型の液晶表示素子５においては、透明な対向電極４と、入射光７を反射する各画素毎に設けられている画素電極２との間に液晶３が封止されており、画素電極２には、ビデオ信号源（図示しない）から供給される画像信号を入力するための駆動トランジスタ１が接続されている。
【０００４】
入射光７は、液晶表示素子５からスクリーン１０に至る光路に垂直に、ＰＢＳ６に入射する。Ｓ成分８とＰ成分９を含む入射光７がＰＢＳ６を通過すると、入射光７のうちのＳ成分８のみが液晶表示素子５側に進行する。液晶３は駆動トランジスタ１からの画像信号に対応した駆動電圧により動作している。液晶表示素子５に入射するＳ波８は、液晶３により変調をうける。従って、画素電極２で反射して、液晶表示素子５から出射する光は、Ｐ波９とＳ波８からなる。この光はＰＢＳ６を通過すると、Ｐ波９のみが直進し、出射光１１として、投射レンズ１２により、スクリーン１３上に投射され、スクリーン１３上には画像が表示される。
なお、後述する出力光の強度とは、スクリーン１３上で測定した出力光の照度をいう。
【０００５】
ここで、アクティブマトリクス型液晶表示素子の画素は、図８に示される。
図８は、従来例の液晶表示素子における各画素の構成を示すブロック図である。
画素２０が、マトリクス状に配置されて、液晶表示素子が構成されており、それぞれの画素２０は、スイッチングトランジスタ２３と、保持容量２４及び画素電極２７と対向電極２６との間に保持された液晶２５とから構成される。
【０００６】
スイッチングトランジスタ２３のゲートＧは選択線２２に接続しており、選択線２２には選択信号が供給される。スイッチングトランジスタ２３のドレインＤはデータ線２１に接続されており、データ線２１には画像信号に対応する入力信号が供給される。
選択信号によりスイッチングトランジスタ２３がオンすると、入力信号は、スイッチングトランジスタ２３のドレインＤ及びソースＳを通して、保持容量２４に蓄積され、画素電極２７に印加されて、画素電極２７と対向電極２６との間に印加される電圧で、液晶２５を駆動し、液晶２５中に入射する光を変調する。
【０００７】
この液晶２５を駆動する画像信号に対応する入力信号は、図９に示される。
図９は、従来例の液晶表示素子に加えられるアナログ入力（画像）信号の波形を示す図である。
同図に示すように、アナログ入力信号は、対向電極電圧に対して１フィールドごとに交番する波形となる。ここで、同図の波形が、出射光強度が大きくなり始める閾値電圧Ｖｔｈ（図１０参照）とすると、各画素に印加される入力信号は、図示の波形に、黒から白までのレベルに応じて所定の電圧が加わったものである（最大でＶｐとなる）。
【０００８】
図１０は、液晶に印加される入力電圧と出力光の強度との関係を示すグラフ図である。
同図において、横軸は入力電圧であり、画素電極と対向電極との間の電位差すなわち液晶の駆動電圧を示す。なお、対向電極をＣＥ側と表示してある。
液晶から出射される出射（出力）光の強度が大きくなり始める電圧が閾値電圧Ｖｔｈ（黒レベルである）であり、出射（出力）光が飽和し始める電圧が飽和電圧Ｖｐ（白レベルである）である。
このように、従来、アクティブマトリックス型の液晶を駆動する方法は、アナログ信号で液晶の駆動電圧を制御するのが一般的である（例えば、特許文献１参照。）。
【０００９】
【特許文献１】
特開２００１−５９９５７号公報（第３頁、第９図）
【００１０】
【発明が解決しようとする課題】
ところで、最近の液晶表示装置やシステムに対しては、高品質な映画鑑賞等に対応するため、より高輝度化、高解像度化、高コントラスト化が求められるようになってきた。
ここで、使用する液晶には次のような方式がある。
（１）偏光を使用するものとしては、ＦＬＣ型（ＦｅｒｒｏｅｌｅｃｔｒｉｃＬｉｑｕｉｄＣｒｙｓｔａｌ：強誘電液晶型）、ＶＡ型（ＶｅｒｔｉｃａｌＡｌｉｇｎｅｄ：垂直配向型）、ＨＡＮ型（ＨｙｂｒｉｄＡｌｉｇｎｅｄＮｅｍａｔｉｃ）、ＴＮ型（ＴｗｉｓｔｅｄＮｅｍａｔｉｃ）があり、
（２）散乱を使用するものとして、ＰＤＬＣ（ＰｏｌｙｍｅｒＤｉｓｐｅｒｓｅｄＬｉｑｕｉｄＣｒｙｓｔａｌ）があり、
（３）回折を使用するものとして、ＺＦＤ（ＺｅｒｏＦｉｅｌｄＤｉｆｆｒａｃｔｉｏｎ）等がある。
【００１１】
このうち、高品質システムの液晶の方式としては、垂直配向型やＴＮ型が使用される。特に、コントラスト（コントラスト比ともいう）を向上させるには、垂直配向型が有利であると言われている。
一方、解像度を向上させるために、画素の微細化が求められているが、垂直配向型においては、画素ピッチを小さくすると、液晶デバイス特有のディスクリネーションが画素内の一部に発生し、輝度の低下によるＭＴＦ（ＭｏｄｕｌａｔｉｏｎＴｒａｎｓｆｅｒＦｕｎｃｔｉｏｎ）の悪化や、カラー画像表示のために色を合成する際に、ディスクリネーション部分が補色となる悪影響が発生することがわかってきた。そして今後のさらなる高解像度化（小画素ピッチ化）においては垂直配向型の特徴が生かされない可能性もでてきた（ＳＩＤ'９９Ｄｉｇｅｓｔ，ｐ．７５０−７５３，１９９９に指摘されている。）。
【００１２】
ディスククリネーションが発生すると次のようになる。
図１１は、隣接する画素に交互に白、黒を表示した状態を示す図である。
図１２は、隣接する画素に交互に白、黒を表示してディスクリネーションが発生した状態を示す図である。
図１３は、隣接する画素の影響によるディスクリネーションを明るさ変化で示したグラフである。
図１４は、垂直配向液晶におけるプレチルト角を説明するための図である。
【００１３】
図１１には、画素Ｇ１１、Ｇ２１、Ｇ３１の列を黒表示とし、これの右に隣接する画素Ｇ１２、Ｇ２２、Ｇ３２の列を白表示とし、さらにこれの右に隣接する画素Ｇ１３、Ｇ２３、Ｇ３３の列を黒表示としたものである。ここでは、ディスクリネーションは発生していない。
【００１４】
一方、図１２には、画素Ｇ’１１、Ｇ’２１、Ｇ’３１の列を黒表示とし、これの右に隣接する画素Ｇ’１２、Ｇ’２２、Ｇ’３２の列を白表示とし、さらにこれの右に隣接する画素Ｇ’１３、Ｇ’２３、Ｇ’３３の列を黒表示としたものである。ここでは、ディスクリネーションが発生しているため、画素Ｇ’１２、Ｇ’２２、Ｇ’３２の列には、本来全体が白表示にならなければいけないが、黒い部分が発生する。
【００１５】
図１３には、ディスクリネーションが表れる場合の明るさの変化を示してあり、画素１及び画素３に対し上述の閾値電圧Ｖｔｈを印加し、画素２に対し、飽和電圧Ｖｐを印加した場合に、最も著しく現れる。ここで、Ｄはディスクリネーション侵入深さを表す。
【００１６】
図１４には、垂直配向型液晶分子７２の長軸７４が基板７１の基板面の法線７３方向から傾いた様子を示し、垂直配向型液晶分子７２の長軸７４と基板面の法線７３方向のなす角度がプレチルト角θＬＣである。同じプレチルト角θＬＣではディスクリネーション侵入深さＤはほとんど変わらないが、画素ピッチが小さくなるほど、影響が大きくなる。
【００１７】
この現象は、従来のアナログ駆動方法を用いる、液晶の方式が、高コントラストが得られる垂直配向型において著しい。
【００１８】
一方、液晶表示素子の各画素を駆動する方法としては、デジタル方式も存在する。
デジタル方式では、画素に印加する入力信号電圧の大きさを固定し、画像の輝度（階調）に対応して、入力信号の時間幅を変えることにより、すなわち、ＰＷＭ（ＰｕｌｓｅＷｉｄｔｈＭｏｄｕｌａｔｉｏｎ）方式により、画素の液晶に印加する実効電圧値を制御する。
【００１９】
図１５は、液晶表示素子に加えられる一般的なデジタル入力（画像）信号の波形を示す図である。
同図には、６ビット階調の場合が例示されている。フィールド周波数を６０Ｈｚとしたときは、その１フィールド期間は１６．７ｍｓｅｃとなる。１フィールドを構成するサブフィールドはＢ０〜Ｂ５となる。
１サブフィールドの左右（時間的に前後）のブランク期間を合わせて、例えば０．１ｍｓｅｃとして、ブランク期間には閾値電圧Ｖｔｈが印加される。各サブフィールド期間におけるブランキング期間は左右ともに０．０５ｍｓｅｃである。
【００２０】
サブフィールドＢ０においては、サブフィールド期間は０．２６ｍｓｅｃであり、飽和電圧Ｖｐはパルス幅０．１６ｍｓｅｃの間印加され、サブフィールドＢ１においては、サブフィールド期間は０．５３ｍｓｅｃであり、飽和電圧Ｖｐはパルス幅０．４３ｍｓｅｃの間印加され、サブフィールドＢ２においては、サブフィールド期間は１．０６ｍｓｅｃであり、飽和電圧Ｖｐはパルス幅０．９６ｍｓｅｃの間印加され、サブフィールドＢ３においては、サブフィールド期間は２．１２ｍｓｅｃであり、飽和電圧Ｖｐはパルス幅２．０２ｍｓｅｃの間印加され、サブフィールドＢ４においては、サブフィールド期間は４．２３ｍｓｅｃであり、飽和電圧Ｖｐはパルス幅４．１３ｍｓｅｃの間印加され、サブフィールドＢ５においては、サブフィールド期間は８．４６ｍｓｅｃであり、飽和電圧Ｖｐはパルス幅８．３６ｍｓｅｃの間印加される。
【００２１】
表１にデジタル信号の内容を示す。
【表１】

【００２２】
黒表示の場合は、１フィールド期間の間、閾値電圧Ｖｔｈが画素の液晶に印加される。白表示の場合には、１フィールド期間の間、ブランク期間を除き、飽和電圧Ｖｐが印加される。白と黒の中間の階調では、その色に対応して、Ｂ０〜Ｂ５を組合わせた期間の間、液晶に電圧が印加される。
従って、上述した図１３において、画素１及び３に電圧Ｖｔｈ（黒表示）、画素２に電圧Ｖｐ（白表示）をそれぞれ加えた場合には、１フィールド期間のほとんどの間、画素２に電圧Ｖｐが加わり、アナログ方式と同様になり、ディスクリネーションが発生する。
すなわち、従来のアナログ方式及びデジタル方式の駆動方法によっては、垂直配向型液晶表示素子においてディスクリネーションの発生があり、表示画質を劣化させてしまう。
【００２３】
このディスクリネーションを低減するために、（１）液晶のプレチルト角を大きくする、（２）液晶セル厚を薄くするなどの方法が考えられる。
しかし、液晶のプレチルト角を大きくすると、コントラストが低下してしまうという問題があった。
【００２４】
また、液晶セル厚を薄くすると、液晶の駆動電圧が大きくなる。画素を微小化すると、トランジスタも共に微小化し、それに伴って、トランジスタの駆動耐圧が低下するため高電圧がかけられなくなり、液晶を十分駆動できなくなる。
すなわち、垂直配向型液晶を使用した液晶表示素子において、画素寸法の微小化による高解像度化、コントラストの向上、ディスクリネーションの低減を同時に実現することは極めて困難であるという問題があった。
【００２５】
そこで本発明は、上記問題を解決して、ディスクリネーションを増加させることなく、高コントラスト、高解像度の画像表示を可能とする垂直配向型液晶表示素子の駆動方法を提供することを目的とするものである。
【００２６】
【課題を解決するための手段】
上記目的を達成するための手段として、本発明は、液晶表示素子内の液晶に電圧を印加して前記液晶表示素子の階調を表現させるために用いられる駆動用パルス列であって、このパルス列の１フィールド期間を、前記液晶を駆動しないブランキング期間と前記液晶を駆動する駆動パルス期間とからなる複数のサブフィールドで構成し、前記階調に応じて選択された各サブフィールドの組み合わせに対し、前記液晶を駆動する駆動パルス期間の間、前記液晶に所定の電圧を印加して、前記階調に対応して前記液晶に入射する光を変調し、画像を表示するデジタル方式の垂直配向型液晶表示素子の駆動方法において、
前記夫々のサブフィールドにおける前記ブランキング期間と前記駆動パルス期間との比を所定の値に設定し、前記駆動パルス期間が所定期間以上となる場合には、前記駆動パルス期間を分割し、この分割された各パルス間を前記比に対して倍数となるブランキング期間として、液晶を駆動するようにしたことを特徴とする垂直配向型液晶表示素子の駆動方法である。
【００２７】
【発明の実施の形態】
以下、本発明の実施の形態につき、好ましい実施例により、図面を参照して説明する。なお、参照符号及び記号については、従来例における構成と同一のものについては同一の符号及び記号を付し、その説明を省略する
【００２８】
＜実施例＞
本願発明者は鋭意検討した結果、液晶の応答特性（電圧印加したときの光出力特性）として、デジタル信号が印加されると、光出力の立ち上がり速度は速く、立下り速度が遅いため、入力信号パルス幅を短くしても光出力は十分取れることを見出した。これに基づき、パルス幅の長いパルスを短いパルスに分割して、画素に印加すると、隣接画素間電位差を実効的に小さくすることができて、ディスクリネーションを抑制できるという知見を得て、本願発明に至ったものである。
【００２９】
まず、本実施例におけるデジタル駆動方式を説明する。
図１は、本発明の垂直配向型液晶表示素子の駆動方法の実施例において、液晶表示素子の画素に印加するデジタル入力（画像）信号の波形を示す図である。
同図に示すように、本実施例では、図１５で示したデジタル信号Ｂ０（ＬＳＢ）〜Ｂ５（ＭＳＢ）と同様、デジタル信号Ｂ’０（ＬＳＢ）〜Ｂ’５（ＭＳＢ）は、サブフィールド期間（６ビット階調）を有する一方、飽和電圧Ｖｐの印加されるパルス幅を短くし、最大で０．７ｍｓｅｃ以下になるようにしてあり、閾値電圧Ｖｔｈの印加されるブランク期間が１．４１ｍｓｅｃ以下になるようしてある。
なお、以下、電圧Ｖｐを単にＶｐ、電圧Ｖｔｈを単にＶｔｈともいう。
【００３０】
すなわち、Ｖｐの印加される期間とＶｔｈの印加される期間の比を約１：２となるようにしてある。長い期間（Ｂ’４，Ｂ’５）の場合においては、前記の比率を保ちながら、Ｖｐの印加される期間を０．７ｍｓｅｃを超えない複数のパルスに分割して、全体として、規定の時間Ｖｐが印加されるようにしている。
【００３１】
すなわち、サブフィールドＢ’０においては、パルス幅を０．０８ｍｓｅｃとし、ブランク期間を左右（時間的には前後）それぞれ０．０９ｍｓｅｃとしてある。サブフィールドＢ’１においては、パルス幅を０．１７ｍｓｅｃとし、ブランク期間を左右それぞれ０．１８ｍｓｅｃとしてある。サブフィールドＢ’２においては、パルス幅を０．３５ｍｓｅｃとし、ブランク期間を左右それぞれ０．３６ｍｓｅｃとしてある。サブフィールドＢ’３においては、パルス幅を０．７ｍｓｅｃとし、ブランク期間を左右それぞれ０．７１ｍｓｅｃとしてある。サブフィールドＢ’４においては、２つのパルスに分割し、各パルス幅を０．７ｍｓｅｃとし、パルス間のブランク期間（後述の表２で中間として示す）は１．４１ｍｓｅｃとし、左右のブランク期間をそれぞれ０．７１ｍｓｅｃにしてある。また、サブフィールドＢ’５においては、４つのパルスに分割し、各パルス幅を０．７ｍｓｅｃとし、パルス間のブランク期間（表２で中間として示す）は１．４１ｍｓｅｃとし、左右のブランク期間をそれぞれ０．７１ｍｓｅｃにしてある。
なお、ここではパルス幅の期間、飽和電圧Ｖｐが印加されるものである。
【００３２】
表２に、本実施例のデジタル信号の内容を示す。
【表２】

なお、このようなデジタル信号を液晶に印加した場合の特性については、後述する。
【００３３】
次に、図２により、本発明に係る液晶表示素子における各画素の駆動回路構成につき説明する。
同図に示すように、液晶表示素子の各画素３０は、サンプルホールド回路４０、画素スイッチ５０、画素電極３７と対向電極（ＣＥ）３８との間に保持された液晶（ＬＣ）３６より構成される。
【００３４】
サンプルホールド回路４０は、ＳＲＡＭからなり、６個のトランジスタＴ１１，Ｔ１２，Ｔ２１，Ｔ２２，Ｔ３１，Ｔ３２から構成される。トランジスタＴ１１，Ｔ１２の各ゲートＧには、選択線３１が接続している。トランジスタＴ１１のドレインＤにはデータ線３２が接続している。トランジスタＴ１２のドレインＤには、データ線３２のデータの反転データが供給されるデータ線３３が接続している。
【００３５】
画素スイッチ５０は、２個のトランジスタＴ４１、Ｔ４２から構成されている。トランジスタＴ４１のゲートＧはトランジスタＴ１１のソースＳ（図中、Ｂ点）に、ドレインＤは第２のスイッチ信号線３５に、ソースＳは画素電極３７にそれぞれ接続している。トランジスタＴ４２のゲートＧはトランジスタＴ１２のソースＳ（図中、Ａ点）に、ドレインＤは第１のスイッチ信号線３４に、ソースＳは画素電極３７にそれぞれ接続している。
【００３６】
次に、液晶表示素子の動作を説明する。
図３は、本発明に係る液晶表示素子における画素に印加される信号のタイミングチャート図である。
同図に示すように、Ｂ’０が開始する時間ｔ１で、１（Ｂ’０で画像信号ありを示す）となる（時間ｔ４で０になる）画像信号データＤＡＴＡがデータ線３３に供給され、時間ｔ１で０となる（時間ｔ４で１となる）画像信号データＤＡＴＡバーがデータ線３２に供給される。
【００３７】
次に、時間ｔ２で１となる（時間ｔ３で０となる）ゲートパルスＧＡＴＥが選択線３１に供給されて、ＤＡＴＡ、ＤＡＴＡバーはサンプルホールド回路（ＳＲＡＭ）に一時的に保持される。すなわち、Ａ点のデータは１となり、Ｂ点のデータは０となる。
【００３８】
画素スイッチ５０は、画素電極３７に電圧を供給し、液晶３６を駆動する。
サンプルホールド期間（時間ｔ１からｔ５まで）においては、第１のスイッチ信号線３４に印加される信号ＶＡ及び第２のスイッチ信号線３５に印加される信号ＶＢは共にＶｔｈであり、画素電極３７にはＶｔｈがかかり、対向電極（ガラス透明電極ＣＥ）３８には０Ｖが加わるので、液晶（ＬＣ）３６には、Ｖｔｈが印加され、表示状態は黒を保ったままである。
【００３９】
液晶駆動期間（時間ｔ５から時間ｔ６まで）は、液晶３６をデジタル信号で駆動する期間であり、信号ＶＡはＶｐとなり、信号ＶＢにはＶｔｈが加わる。このＶｐ、Ｖｔｈは外部回路（図示せず）から与えられ、その電圧値はそれぞれ任意の値に設定できる。また、その時間幅は、１フィールドを構成するＢ’０〜Ｂ’５で指定されるパルス幅である。今の場合、Ｂ’０であるとするので、ｔ５からｔ６までは、０．０８ｍｓｅｃである。液晶駆動が終了すると、Ｂ’１の液晶駆動がスタートするまでのｔ１１までがブランク期間となる。ブランク期間は、液晶表示素子の全画素のＳＲＡＭに１サブフィールド分の入力データを保持する期間であり、入力データの転送速度、画素数に依存する。また、液晶駆動は全画素同時に駆動する。
【００４０】
次に、Ｂ’１が開始するｔ７において、データ線３２、データ線３３に、それぞれ画像信号ＤＡＴＡ，ＤＡＴＡバーが供給され、Ｂ’０と同様にＢ’１の処理が行われる。同様にＢ’０〜Ｂ’５が行われ、１フィールドが終了する。
サンプルホールド回路で保持されたＤＡＴＡが０の場合は、液晶にはＶｔｈが加わり、表示状態は黒である。ＤＡＴＡが１の場合は、液晶層にＶｐが加わり、表示状態は白となる。
【００４１】
入力データが６ビットの場合については、図１及び表２で述べたとおり、全てのデータ（Ｂ’０〜Ｂ’５）の時間幅（パルス幅）をトータルで従来例で述べた時間幅（Ｂ０〜Ｂ５）の約１／３に短縮し、データ時間幅の長いＢ’５では４分割、Ｂ’４では２分割してある。
【００４２】
このようなサブフィールドＢ’０〜Ｂ’５から構成されるデジタル信号により液晶を駆動した場合の光出力につき説明する。
図４は、本実施例の駆動方法により液晶表示素子に加えられる入力信号と出力光の強度との関係を示すグラフ図である。
同図には、Ｂ’５のデジタル信号を液晶に印加した場合の出力光を示してある。
パルス信号ｑは、幅が０．７ｍｓｅｃで電圧が（Ｖｐ−Ｖｔｈ）のパルス信号を示し、パルス信号の間隔は、１．４１ｍｓｅｃである。このパルス信号ｑが液晶に印加されたときの液晶からの出力光の時間変化が曲線ｓである。出力光の立ち上がり速度は速く、立下り速度は遅いので、パルス幅を小さくしても、液晶からは十分な出力光を得ることができる。
【００４３】
また、パルス信号ｐはパルス信号ｑと実効電圧値が等しいパルスである。パルス信号ｐのパルス幅は０．５８ｍｓｅｃであり、間隔が１．５３ｍｓｅｃである。電圧（Ｖｐ'−Ｖｔｈ）＝１．２（Ｖｐ−Ｖｔｈ）である。このパルス信号ｐが液晶に印加された場合の液晶からの出力光の時間変化が曲線ｒである。曲線ｓより高い出力光が得られている。
なお、本実施例では、Ｂ’４、Ｂ’５をそれぞれ２個、４個の等しいパルス幅に、分割した例を説明しているが、パルス幅とブランク期間の比を１：２に保っていれば、分割数は任意の数でよく、分割したパルスは異なるパルス幅でよい。また、本実施例では、６ビット入力の例を説明しているが、６ビットに限らずいかなる入力ビット数にしてもよい。
【００４４】
次に、本実施例に係る液晶表示素子を作製して、前述の実施例に係る駆動方法によりディスクリネーションを評価した。
この液晶表示素子の作製には、イオンビームアシスト蒸着装置を用いており、図５により、まずそのイオンビームアシスト蒸着装置につき説明する。
同図に示すように、イオンビームアシスト蒸着装置６０を構成する真空槽６６は、図示しない排気系に接続しており、所定の真空度に内部を保持することができる。真空槽６６の内部には、その底面に、蒸発源６５を加熱して蒸発させるためのＥＢガン６４と、その上方には、蒸発物の通過を制御するためのシャッタ６２、基板６１を保持するための図示しない基板ホルダとを配置してある。基板６１面の法線と、基板６１の中心とＥＢガン６４の中心（蒸発物６５の蒸発流の中心軸６９）を結ぶ直線との成す角度をθ１とすると、この角度θ１を適宜変えられるようになっている。
【００４５】
真空槽６６の底面には、イオンガン６３が取り付けられており、イオンガン６３は、供給されるガスをイオン化して、基板６１に対し、傾斜角θａ（イオン流の中心軸６８と基板６１との成す角）で放射できるようになっている。蒸発物６５が基板に蒸着されるときの膜厚は、膜厚モニター６７で監視できるようになっている。
【００４６】
次に、上述の装置を用いた液晶表示素子の作製について説明する。
シリコン基板上に、上述したサンプルホールド回路４０、画素スイッチ５０及び所定の複数の画素電極を有するデジタル用アクティブマトリクス回路を形成して、デジタル駆動用アクティブマトリクス基板を作製する。液晶と接する側の画素電極のサイズは、１０μｍ×１０μｍであり、画素電極の間隔は１μｍとなるようにしてある。
一方、一面上に透明電極を形成した透明ガラス基板を用意する。
【００４７】
次に、イオンビームアシスト蒸着装置６０を用いて、ＳｉＯ₂からなる垂直配向膜をシリコン基板の画素電極側の面上及びガラス基板の透明電極上に形成する。
蒸着時には、各基板６１は蒸発源６５に対し傾斜させる。基板６１の中心と蒸発源６５を結んだ直線（蒸発流の中心軸６９）に対し、基板６１の法線を６３度傾斜させてある（θ１＝６３度）。ＳｉＯ₂の蒸着速度は８Ａ／ｓｅｃである。ＳｉＯ₂を蒸発させ、同時にイオンガン６３を８００Ｖ−８０ｍＡで動作させ、酸素ガスをイオン化して、この酸素イオンを照射しながら、ＳｉＯ₂を成膜する。得られるＳｉＯ₂の膜厚を７５０オングストロームとした。
【００４８】
配向膜を形成したデジタル駆動用アクティブマトリクス基板と透明基板を、互いに配向膜を対向させて、３．０μｍのスペーサを介して貼り合わせセルを作製する。そしてこのセルに負の誘電異方性を有するネマチック液晶を注入して本実施例に用いられる液晶表示素子を得る。
【００４９】
本実施例に用いられる液晶表示素子に対して、上述の図１で説明した、デジタル入力信号を印加して、その電圧実効値Ｖｄとディスクリネーション侵入深さとの関係を測定した。測定結果を図６に示す。
ここで、表２に示したように、Ｂ’０〜Ｂ’５で指定される１０個のパルス幅の合計は５．５ｍｓｅｃであり、黒表示でＶｔｈ、白表示でＶｐとした場合、電圧実効値はＶｄ/３とし、表２の各パルス幅を３倍した場合、１０個のパルス幅の合計は１６．５ｍｓｅｃであり電圧実効値はＶｄである。
【００５０】
図６には、本実施例に用いられる液晶表示素子において、３個並んだ画素に対して、両側の画素には閾値電圧Ｖｔｈを印加して黒表示状態とし、中央の画素には白表示状態に近くなる電圧を印加した場合に、中央の画素に発生するディスクリネーション侵入深さを示してある。
【００５１】
曲線ｍは、図４で示したパルス信号ｑについて、入力信号電圧（Ｖｐ−Ｖｔｈ）を変えずにパルス幅を変えて、液晶に印加した場合の入力信号電圧実効値と出力光の関係を示すものである。
曲線ｌは、図４で示したパルス信号ｐについて、入力信号電圧（１．２（Ｖｐ−Ｖｔｈ））を変えずにパルス幅を変えて、液晶に印加した場合の入力信号電圧実効値と出力光の関係を示すものである。
直線ｎは、入力信号電圧実効値に対するディスクリネーション侵入深さを示してあり、パルス信号ｐ、ｑによらない。
【００５２】
これより、入力信号電圧実効値がＶｄ／３のとき（０．２５Ｖｄから０．４０Ｖｄの範囲が望ましい良好な範囲である。この範囲では、出力光の強度も充分に取れ、ディスクリネーションも小さい）、ディスクリネーション侵入深さが画素幅の１／１０程度になり、表示品質としては、ディスクリネーションなしとして評価される、良好なレベルであることがわかった。
【００５３】
入力信号電圧実効値が例えばＶｄ／３の場合は、サブフィールドの期間の内、液晶を駆動する期間が３分の１、液晶を駆動しない期間が３分の２である。サブフィールドの内、液晶を駆動する時間がこれより長くなる場合には、駆動電圧パルスを分割して、分割したパルス間に液晶を駆動しないブランク期間（駆動期間に対し所定の比にしておく：本実施例を適用した場合、１（駆動期間）：２（ブランク期間））を入れることにより、ディスクリネーションの発生を抑制できる。
【００５４】
本実施例に示すデジタル駆動により液晶を駆動する場合、液晶に印加される実効電圧値が小さくても液晶を十分駆動できることがわかる。
これを画像評価機で評価した結果、ディスクリネーションなし、コントラスト比は１５００：１であり、プレチルト角は２〜３度であった。なおプレチルト角はシリコン基板の代わりに透明導電膜付きのガラス基板を用いた測定用セルを同時に作製し、クリスタルローテーション法により測定した値である。基板面の法線方向を０度として示している。
【００５５】
さらに、画素電極サイズが７μｍ×７μｍ、画素電極間の間隔が０．６μｍの液晶表示素子を作製して本実施例の駆動方法で駆動して評価したところ、プレチルトが４〜５度のものが、上述の実施例と同程度のディスクリネーション量であることが分かった。このときのコントラスト比は、実用的には許容される８００：１であった。
【００５６】
＜比較例＞
実施例に用いた液晶表示素子において、デジタル駆動用アクティブマトリクス基板に代えて、従来のアナログ駆動用アクティブマトリクス基板を用いて、比較例の液晶表示素子とした以外は、実施例の液晶表示素子と同様にして、比較例の液晶表示素子を得た。
【００５７】
３個並んだ画素に対して、アナログ入力信号を印加した。両側の画素には閾値電圧Ｖｔｈを印加して黒表示状態とし、中央の画素には白表示状態に近くなる電圧を印加した。
画像評価機で評価した結果、ディスクリネーション大、コントラスト比は１５００：１であり、プレチルト角は２〜３度であった。コントラクト比は良好なもののディスクリネーションは許容範囲外であった。
【００５８】
以上より、実施例に係る液晶の駆動方法は、各サブフィールドにおける液晶を駆動する電圧のパルス幅を狭くするデジタル駆動とすることにより、液晶における隣接画素の横電界を小さくでき、ディスクリネーションを小さく、コントラスト比を大きくできる。さらに、液晶における画素ピッチ（画素サイズ＋画素間隔）が７．６μｍとなった場合でも、高コントラスト比を得てディスクリネーションを抑制することを両立させることが可能である。
また、本実施例によれば、駆動する液晶表示素子の液晶のプレチルト角を1〜５度程度に、さらに好ましくは２〜３度程度にすることにより、高いコントラスト比を有する液晶表示素子の提供が可能となる。
また、上述の液晶表示素子の作製において、垂直配向膜として、イオンビームアシスト蒸着法によるＳｉＯ₂からなる配向膜を用いたが、これに限らず配向膜の製造方法としては、蒸着法、スパッター法、イオンビームスパッタ法、ＣＶＤ法（化学蒸気堆積）、イオンプレーティング法、エッチング法などを使用する方法がある。
【００５９】
【発明の効果】
以上説明したように、本発明によれば、各サブフィールドにおけるブランキング期間と駆動パルス期間との比を所定の値に設定し、前記駆動パルス期間が所定期間以上の場合には、前記駆動パルス期間を分割し、この分割された各パルス間を前記比に対して倍数となるブランキング期間として、液晶を駆動するようにしたことにより、ディスクリネーションを増加させることなく、高コントラスト、高解像度の画像表示を可能とする等の効果がある。
【図面の簡単な説明】
【図１】本発明の垂直配向型液晶表示素子の駆動方法の実施例において、液晶表示素子の画素に印加するデジタル入力（画像）信号の波形を示す図である。
【図２】本発明に係る液晶表示素子における各画素の駆動回路構成を示すブロック図である。
【図３】本発明に係る液晶表示素子における画素に印加される信号のタイミングチャート図である。
【図４】本実施例の駆動方法により液晶表示素子に加えられる入力信号と出力光の強度との関係を示すグラフ図である。
【図５】イオンビームアシスト蒸着装置を示す概略構成図である。
【図６】液晶表示素子に加えられるＰＷＭ入力信号実効値と出力光の強度及びディスクリネーション深さとの関係を示すグラフ図である。
【図７】一般的な反射型液晶表示素子を用いた液晶表示装置の基本構成図である。
【図８】従来例の液晶表示素子における各画素の構成を示すブロック図である。
【図９】従来例の液晶表示素子に加えられるアナログ入力（画像）信号の波形を示す図である。
【図１０】液晶に印加される入力電圧と出力光の強度との関係を示すグラフ図である。
【図１１】隣接する画素に交互に白、黒を表示した状態を示す図である。
【図１２】隣接する画素に交互に白、黒を表示してディスクリネーションが発生した状態を示す図である。
【図１３】隣接する画素の影響によるディスクリネーションを明るさ変化で示したグラフ図である。
【図１４】垂直配向液晶におけるプレチルト角を説明するための図である。
【図１５】液晶表示素子に加えられる一般的なデジタル入力（画像）信号の波形を示す図である。
【符号の説明】
１…駆動トランジスタ、２…画素電極、３…液晶、４…対向電極、５…液晶表示素子、６…偏光ビームスプリッタ（ＰＢＳ）、７…入射光、８…Ｓ成分、９…Ｐ成分、１０…液晶表示装置、１１…出射光、１２…投射レンズ、１３…スクリーン、２０…画素、２１…データ線、２２…選択線、２３…スイッチングトランジスタ、２４…保持容量、２５…液晶、２６…対向電極、２７…画素電極、３０…画素、３１…選択線、３２…データ線、３３…データ線、３４…第１のスイッチ信号線、３５…第２のスイッチ信号線、３６…液晶、３７…画素電極、３８…対向電極、４０…サンプルホールド回路、５０…画素スイッチ、６０…イオンビームアシスト蒸着装置、６１…基板、６２…シャッタ、６３…イオンガン、６４…ＥＢガン、６５…蒸発源、６６…真空槽、６７…膜厚モニタ、６８…イオン流の中心軸、６９…蒸発流の中心軸、Ｇ１１，Ｇ１２，Ｇ１３，Ｇ２１，Ｇ２２，Ｇ２３，Ｇ３１，Ｇ３２，Ｇ３３…画素、Ｔ１１，Ｔ１２，Ｔ２１，Ｔ２２，Ｔ３１，Ｔ３２，Ｔ４１，Ｔ４２…トランジスタ、７１…基板、７２…液晶分子、７３…基板面の法線、７４…液晶分子の長軸、θＬＣ…プレチルト角。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a driving method of a liquid crystal display element used in a projection display, a viewfinder, a head mounted display, and the like, and more particularly to a driving method of a liquid crystal display element that enables high-quality image display of a vertical alignment type liquid crystal display element. It is.
[0002]
[Prior art]
Conventionally, liquid crystal display devices have been widely used as projection displays, viewfinders, head mounted displays, and the like.
Hereinafter, a schematic configuration example of the liquid crystal display device will be described with reference to FIG.
FIG. 7 is a basic configuration diagram of a liquid crystal display device using a general reflective liquid crystal display element.
As shown in the figure, the liquid crystal display device 10 is generally composed of a liquid crystal display element 5, a polarizing beam splitter (hereinafter also simply referred to as PBS) 6, a projection lens 12 and a screen 13 arranged in this order.
[0003]
In the reflective active matrix type liquid crystal display element 5, the liquid crystal 3 is sealed between the transparent counter electrode 4 and the pixel electrode 2 provided for each pixel that reflects the incident light 7. A driving transistor 1 for inputting an image signal supplied from a video signal source (not shown) is connected to the pixel electrode 2.
[0004]
Incident light 7 enters the PBS 6 perpendicular to the optical path from the liquid crystal display element 5 to the screen 10. When the incident light 7 including the S component 8 and the P component 9 passes through the PBS 6, only the S component 8 of the incident light 7 proceeds to the liquid crystal display element 5 side. The liquid crystal 3 operates with a driving voltage corresponding to the image signal from the driving transistor 1. The S wave 8 incident on the liquid crystal display element 5 is modulated by the liquid crystal 3. Therefore, the light reflected from the pixel electrode 2 and emitted from the liquid crystal display element 5 is composed of the P wave 9 and the S wave 8. When this light passes through the PBS 6, only the P wave 9 travels straight and is projected onto the screen 13 by the projection lens 12 as outgoing light 11, and an image is displayed on the screen 13.
The intensity of the output light described later refers to the illuminance of the output light measured on the screen 13.
[0005]
Here, the pixels of the active matrix liquid crystal display element are shown in FIG.
FIG. 8 is a block diagram showing a configuration of each pixel in a conventional liquid crystal display element.
The pixels 20 are arranged in a matrix to form a liquid crystal display element. Each pixel 20 includes a switching transistor 23, a storage capacitor 24, a liquid crystal held between the pixel electrode 27 and the counter electrode 26. 25.
[0006]
The gate G of the switching transistor 23 is connected to the selection line 22, and a selection signal is supplied to the selection line 22. The drain D of the switching transistor 23 is connected to the data line 21, and an input signal corresponding to the image signal is supplied to the data line 21.
When the switching transistor 23 is turned on by the selection signal, the input signal is accumulated in the storage capacitor 24 through the drain D and the source S of the switching transistor 23, applied to the pixel electrode 27, and between the pixel electrode 27 and the counter electrode 26. The liquid crystal 25 is driven by the voltage applied to the light, and the light incident on the liquid crystal 25 is modulated.
[0007]
An input signal corresponding to the image signal for driving the liquid crystal 25 is shown in FIG.
FIG. 9 is a diagram showing a waveform of an analog input (image) signal applied to a conventional liquid crystal display element.
As shown in the figure, the analog input signal has a waveform that alternates for each field with respect to the common electrode voltage. Here, if the waveform in the figure is a threshold voltage Vth (see FIG. 10) where the emitted light intensity starts to increase, the input signal applied to each pixel corresponds to the level from black to white in the waveform shown in the figure. Thus, a predetermined voltage is applied (the maximum is Vp).
[0008]
FIG. 10 is a graph showing the relationship between the input voltage applied to the liquid crystal and the intensity of the output light.
In the figure, the horizontal axis represents the input voltage, and shows the potential difference between the pixel electrode and the counter electrode, that is, the driving voltage of the liquid crystal. The counter electrode is indicated as the CE side.
The voltage at which the intensity of the emitted (output) light emitted from the liquid crystal starts to increase is the threshold voltage Vth (black level), and the voltage at which the emitted (output) light begins to saturate is the saturation voltage Vp (white level). It is.
As described above, conventionally, in the method of driving an active matrix type liquid crystal, the driving voltage of the liquid crystal is generally controlled by an analog signal (see, for example, Patent Document 1).
[0009]
[Patent Document 1]
JP 2001-59957 A (page 3, FIG. 9)
[0010]
[Problems to be solved by the invention]
By the way, recent liquid crystal display devices and systems are required to have higher luminance, higher resolution, and higher contrast in order to cope with high-quality movie appreciation and the like.
Here, there are the following types of liquid crystal to be used.
(1) Examples of using polarized light include FLC type (Ferroelectric Liquid Crystal), VA type (Vertical Aligned), HAN type (Hybrid Aligned Nematic), and TN type (Twisted Nematic). Yes,
(2) There is PDLC (Polymer Dispersed Liquid Crystal) as one that uses scattering.
(3) ZFD (Zero Field Diffraction) and the like are used as diffraction.
[0011]
Among these, a vertical alignment type or a TN type is used as a liquid crystal system of a high quality system. In particular, it is said that the vertical alignment type is advantageous for improving contrast (also referred to as contrast ratio).
On the other hand, miniaturization of pixels is required in order to improve the resolution. However, in the vertical alignment type, when the pixel pitch is reduced, disclination peculiar to liquid crystal devices occurs in a part of the pixel, and the luminance is increased. It has been found that the deterioration of MTF (Modulation Transfer Function) due to the decrease in the image quality, and the adverse effect that the disclination portion becomes a complementary color when colors are combined for color image display. In the further higher resolution (smaller pixel pitch) in the future, there is a possibility that the feature of the vertical alignment type may not be utilized (as pointed out in SID'99 Digest, p. 750-753, 1999).
[0012]
When disk clearance occurs:
FIG. 11 is a diagram illustrating a state in which white and black are alternately displayed on adjacent pixels.
FIG. 12 is a diagram showing a state in which white and black are alternately displayed on adjacent pixels and disclination occurs.
FIG. 13 is a graph showing the disclination due to the influence of adjacent pixels as a change in brightness.
FIG. 14 is a diagram for explaining the pretilt angle in the vertically aligned liquid crystal.
[0013]
In FIG. 11, the columns of the pixels G11, G21, and G31 are displayed in black, the columns of the pixels G12, G22, and G32 adjacent to the right are displayed in white, and the pixels G13, G23, and G33 adjacent to the right are displayed. This column is displayed in black. Here, no disclination has occurred.
[0014]
On the other hand, in FIG. 12, the columns of pixels G′11, G′21, and G′31 are displayed in black, and the columns of pixels G′12, G′22, and G′32 adjacent to the right are displayed in white. In addition, the row of pixels G′13, G′23, and G′33 adjacent to the right is displayed in black. Here, since disclination has occurred, the whole of the columns of the pixels G′12, G′22, and G′32 must originally be white, but a black portion is generated.
[0015]
FIG. 13 shows a change in brightness when disclination appears. When the threshold voltage Vth is applied to the pixel 1 and the pixel 3 and the saturation voltage Vp is applied to the pixel 2. Appear most noticeably. Here, D represents the disclination penetration depth.
[0016]
FIG. 14 shows a state in which the major axis 74 of the vertical alignment type liquid crystal molecules 72 is tilted from the direction of the normal line 73 of the substrate surface of the substrate 71, and the normal axis 73 of the vertical alignment type liquid crystal molecules 72 and the normal line 73 of the substrate surface. The angle formed by the directions is the pretilt angle θLC. The disclination penetration depth D hardly changes at the same pretilt angle θLC, but the influence increases as the pixel pitch decreases.
[0017]
This phenomenon is remarkable in a vertical alignment type in which a liquid crystal system using a conventional analog driving method can obtain high contrast.
[0018]
On the other hand, there is a digital method for driving each pixel of the liquid crystal display element.
In the digital method, the magnitude of the input signal voltage applied to the pixel is fixed, and the time width of the input signal is changed according to the luminance (gradation) of the image, that is, by the PWM (Pulse Width Modulation) method. The effective voltage value applied to the liquid crystal of the pixel is controlled.
[0019]
FIG. 15 is a diagram showing a waveform of a general digital input (image) signal applied to the liquid crystal display element.
In the figure, the case of 6-bit gradation is illustrated. When the field frequency is 60 Hz, the one field period is 16.7 msec. Subfields constituting one field are B0 to B5.
The threshold voltage Vth is applied during the blank period, for example, by combining the left and right (front and back temporally) blank periods of one subfield to 0.1 msec, for example. The blanking period in each subfield period is 0.05 msec on both the left and right sides.
[0020]
In the subfield B0, the subfield period is 0.26 msec and the saturation voltage Vp is applied for a pulse width of 0.16 msec. In the subfield B1, the subfield period is 0.53 msec, and the saturation voltage Vp is It is applied for a pulse width of 0.43 msec. In subfield B2, the subfield period is 1.06 msec, and the saturation voltage Vp is applied for a pulse width of 0.96 msec. In subfield B3, the subfield period is 2.12 msec, the saturation voltage Vp is applied for a pulse width of 2.02 msec, and in the subfield B4, the subfield period is 4.23 msec, and the saturation voltage Vp is applied for a pulse width of 4.13 msec, In subfield B5, the subfield Rudo period is 8.46Msec, saturation voltage Vp is applied between the pulse width 8.36Msec.
[0021]
Table 1 shows the contents of the digital signal.
[Table 1]

[0022]
In the case of black display, the threshold voltage Vth is applied to the liquid crystal of the pixel for one field period. In the case of white display, the saturation voltage Vp is applied during one field period except for the blank period. In the gradation between white and black, a voltage is applied to the liquid crystal during a period in which B0 to B5 are combined corresponding to the color.
Therefore, in FIG. 13 described above, when the voltage Vth (black display) is applied to the

pixels

1 and 3 and the voltage Vp (white display) is applied to the pixel 2, the voltage Vp is applied to the pixel 2 for most of one field period. Is added to the analog system and disclination occurs.
That is, depending on the conventional analog and digital driving methods, disclination may occur in the vertical alignment type liquid crystal display device, and the display image quality is deteriorated.
[0023]
In order to reduce this disclination, methods such as (1) increasing the pretilt angle of the liquid crystal and (2) reducing the thickness of the liquid crystal cell can be considered.
However, when the pretilt angle of the liquid crystal is increased, there is a problem that the contrast is lowered.
[0024]
Further, when the liquid crystal cell thickness is reduced, the driving voltage of the liquid crystal is increased. When the pixels are miniaturized, both the transistors are miniaturized, and accordingly, the driving breakdown voltage of the transistors is lowered, so that a high voltage cannot be applied and the liquid crystal cannot be driven sufficiently.
That is, in a liquid crystal display element using a vertical alignment type liquid crystal, there has been a problem that it is extremely difficult to simultaneously realize high resolution, improvement of contrast, and reduction of disclination by reducing the pixel size.
[0025]
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a method for driving a vertical alignment type liquid crystal display element that solves the above problems and enables high contrast and high resolution image display without increasing disclination. Is.
[0026]
[Means for Solving the Problems]
As a means for achieving the above object, the present invention provides a driving pulse train used for expressing a gradation of the liquid crystal display element by applying a voltage to the liquid crystal in the liquid crystal display element. One field period is composed of a plurality of subfields consisting of a blanking period that does not drive the liquid crystal and a drive pulse period that drives the liquid crystal, and for each combination of subfields selected according to the gradation, A digital vertical alignment type liquid crystal that displays an image by applying a predetermined voltage to the liquid crystal during a drive pulse period for driving the liquid crystal, modulating light incident on the liquid crystal corresponding to the gradation In the display element driving method,
A ratio between the blanking period and the drive pulse period in each of the subfields is set to a predetermined value, and when the drive pulse period is equal to or greater than a predetermined period, the drive pulse period is divided and this division is performed. The liquid crystal is driven by using a blanking period that is a multiple of the ratio between each of the pulses, and the driving method of the vertical alignment type liquid crystal display element.
[0027]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings by way of preferred examples. Note that the same reference numerals and symbols as those in the conventional example are given the same reference numerals and symbols, and description thereof is omitted.
<Example>
As a result of diligent study, the inventor of the present application has found that when a digital signal is applied as a response characteristic of liquid crystal (light output characteristic when a voltage is applied), the rising speed of the light output is fast and the falling speed is slow. It was found that sufficient light output can be obtained even if the pulse width is shortened. Based on this, we gained the knowledge that when a pulse with a long pulse width is divided into short pulses and applied to a pixel, the potential difference between adjacent pixels can be effectively reduced and disclination can be suppressed. Invented.
[0029]
First, the digital drive system in the present embodiment will be described.
FIG. 1 is a diagram showing a waveform of a digital input (image) signal applied to a pixel of a liquid crystal display element in an embodiment of a method for driving a vertical alignment type liquid crystal display element of the present invention.
As shown in the figure, in this embodiment, the digital signals B′0 (LSB) to B′5 (MSB) are subfields in the same manner as the digital signals B0 (LSB) to B5 (MSB) shown in FIG. While having a period (6-bit gradation), the pulse width to which the saturation voltage Vp is applied is shortened to be 0.7 msec or less at the maximum, and the blank period to which the threshold voltage Vth is applied is 1.41 msec. It is supposed to be as follows.
Hereinafter, the voltage Vp is also simply referred to as Vp, and the voltage Vth is also simply referred to as Vth.
[0030]
That is, the ratio between the period during which Vp is applied and the period during which Vth is applied is set to about 1: 2. In the case of a long period (B′4, B′5), the period during which Vp is applied is divided into a plurality of pulses not exceeding 0.7 msec while maintaining the above-mentioned ratio, and as a whole, a prescribed time Vp is applied.
[0031]
That is, in subfield B′0, the pulse width is set to 0.08 msec, and the blank period is set to 0.09 msec on the left and right (in terms of time). In the subfield B′1, the pulse width is set to 0.17 msec, and the blank period is set to 0.18 msec on the left and right sides. In subfield B′2, the pulse width is set to 0.35 msec, and the blank period is set to 0.36 msec on the left and right sides. In the subfield B′3, the pulse width is 0.7 msec and the blank period is 0.71 msec on the left and right. In subfield B′4, the pulse is divided into two pulses, each pulse width is 0.7 msec, the blank period between pulses (shown as intermediate in Table 2 described later) is 1.41 msec, and the left and right blank periods are Each is set to 0.71 msec. In subfield B′5, the pulse is divided into four pulses, each pulse width is 0.7 msec, the blank period between pulses (shown as intermediate in Table 2) is 1.41 msec, and the left and right blank periods are Each is set to 0.71 msec.
Here, the saturation voltage Vp is applied during the pulse width.
[0032]
Table 2 shows the contents of the digital signal of this embodiment.
[Table 2]

The characteristics when such a digital signal is applied to the liquid crystal will be described later.
[0033]
Next, the drive circuit configuration of each pixel in the liquid crystal display element according to the present invention will be described with reference to FIG.
As shown in the figure, each pixel 30 of the liquid crystal display element includes a sample hold circuit 40, a pixel switch 50, and a liquid crystal (LC) 36 held between a pixel electrode 37 and a counter electrode (CE) 38. The
[0034]
The sample and hold circuit 40 is composed of SRAM, and is composed of six transistors T11, T12, T21, T22, T31, and T32. A selection line 31 is connected to each gate G of the transistors T11 and T12. A data line 32 is connected to the drain D of the transistor T11. A data line 33 to which inverted data of the data line 32 is supplied is connected to the drain D of the transistor T12.
[0035]
The pixel switch 50 is composed of two transistors T41 and T42. The gate G of the transistor T41 is connected to the source S (point B in the figure) of the transistor T11, the drain D is connected to the second switch signal line 35, and the source S is connected to the pixel electrode 37. The gate G of the transistor T42 is connected to the source S (point A in the figure) of the transistor T12, the drain D is connected to the first switch signal line 34, and the source S is connected to the pixel electrode 37.
[0036]
Next, the operation of the liquid crystal display element will be described.
FIG. 3 is a timing chart of signals applied to the pixels in the liquid crystal display element according to the present invention.
As shown in the figure, at time t1 when B′0 starts, image signal data DATA that becomes 1 (B′0 indicates that there is an image signal) (becomes 0 at time t4) is supplied to the data line 33. The image signal data DATA bar which becomes 0 at time t1 (1 at time t4) is supplied to the data line 32.
[0037]
Next, a gate pulse GATE which becomes 1 at time t2 (which becomes 0 at time t3) is supplied to the selection line 31, and DATA and DATA bar are temporarily held in the sample hold circuit (SRAM). That is, the data at point A is 1 and the data at point B is 0.
[0038]
The pixel switch 50 supplies a voltage to the pixel electrode 37 and drives the liquid crystal 36.
In the sample hold period (from time t1 to time t5), the signal VA applied to the first switch signal line 34 and the signal VB applied to the second switch signal line 35 are both Vth, and are applied to the pixel electrode 37. Since Vth is applied and 0 V is applied to the counter electrode (glass transparent electrode CE) 38, Vth is applied to the liquid crystal (LC) 36, and the display state remains black.
[0039]
The liquid crystal driving period (from time t5 to time t6) is a period for driving the liquid crystal 36 with a digital signal, the signal VA is Vp, and Vth is added to the signal VB. These Vp and Vth are given from an external circuit (not shown), and the voltage values can be set to arbitrary values. The time width is a pulse width specified by B′0 to B′5 constituting one field. In this case, since B′0, it is 0.08 msec from t5 to t6. When the liquid crystal driving is completed, the blank period is until t11 until the liquid crystal driving of B′1 is started. The blank period is a period in which input data for one subfield is held in the SRAM of all pixels of the liquid crystal display element, and depends on the transfer speed of the input data and the number of pixels. Further, liquid crystal driving is performed for all pixels simultaneously.
[0040]
Next, at t7 when B′1 starts, the image signals DATA and DATA bar are supplied to the data line 32 and the data line 33, respectively, and the processing of B′1 is performed similarly to B′0. Similarly, B′0 to B′5 are performed, and one field is completed.
When DATA held by the sample hold circuit is 0, Vth is added to the liquid crystal, and the display state is black. When DATA is 1, Vp is added to the liquid crystal layer and the display state is white.
[0041]
When the input data is 6 bits, as described in FIG. 1 and Table 2, the time width (pulse width) of all the data (B′0 to B′5) is the time width ( B0 to B5) is shortened to about 1/3, and B'5 having a long data time width is divided into four, and B'4 is divided into two.
[0042]
The light output when the liquid crystal is driven by the digital signal composed of such subfields B′0 to B′5 will be described.
FIG. 4 is a graph showing the relationship between the input signal applied to the liquid crystal display element by the driving method of this embodiment and the intensity of the output light.
This figure shows the output light when the B′5 digital signal is applied to the liquid crystal.
The pulse signal q indicates a pulse signal having a width of 0.7 msec and a voltage of (Vp−Vth), and the pulse signal interval is 1.41 msec. A time change of the output light from the liquid crystal when the pulse signal q is applied to the liquid crystal is a curve s. Since the rising speed of the output light is fast and the falling speed is slow, sufficient output light can be obtained from the liquid crystal even if the pulse width is reduced.
[0043]
The pulse signal p is a pulse having the same effective voltage value as the pulse signal q. The pulse width of the pulse signal p is 0.58 msec, and the interval is 1.53 msec. The voltage (Vp′−Vth) = 1.2 (Vp−Vth). The time change of the output light from the liquid crystal when the pulse signal p is applied to the liquid crystal is a curve r. Output light higher than the curve s is obtained.
In the present embodiment, B′4 and B′5 are divided into two and four equal pulse widths, respectively, but the ratio of the pulse width to the blank period is kept at 1: 2. If so, the number of divisions may be any number, and the divided pulses may have different pulse widths. In this embodiment, an example of 6-bit input has been described. However, the number of input bits is not limited to 6 bits, and any number of input bits may be used.
[0044]
Next, the liquid crystal display element according to this example was manufactured, and the disclination was evaluated by the driving method according to the above-described example.
An ion beam assisted vapor deposition apparatus is used to manufacture the liquid crystal display element. First, the ion beam assisted vapor deposition apparatus will be described with reference to FIG.
As shown in the figure, the vacuum chamber 66 constituting the ion beam assisted vapor deposition apparatus 60 is connected to an exhaust system (not shown) and can keep the inside at a predetermined degree of vacuum. Inside the vacuum chamber 66, an EB gun 64 for heating and evaporating the evaporation source 65 is held on the bottom surface, and a shutter 62 for controlling the passage of the evaporated material and a substrate 61 are held above the EB gun 64. For this purpose, a substrate holder (not shown) is arranged. Assuming that the angle formed by the normal line of the substrate 61 and the straight line connecting the center of the substrate 61 and the center of the EB gun 64 (the central axis 69 of the evaporation flow of the evaporated material 65) is θ1, this angle θ1 can be appropriately changed. It has become.
[0045]
An ion gun 63 is attached to the bottom surface of the vacuum chamber 66, and the ion gun 63 ionizes the supplied gas to form an inclination angle θa (the central axis 68 of the ion flow and the substrate 61 with respect to the substrate 61. Can be emitted at the corner. The film thickness when the evaporated material 65 is deposited on the substrate can be monitored by the film thickness monitor 67.
[0046]
Next, production of a liquid crystal display element using the above-described device will be described.
On the silicon substrate, a digital active matrix circuit having the above-described sample and hold circuit 40, pixel switch 50, and a predetermined plurality of pixel electrodes is formed, and a digital driving active matrix substrate is manufactured. The size of the pixel electrode on the side in contact with the liquid crystal is 10 μm × 10 μm, and the interval between the pixel electrodes is 1 μm.
On the other hand, a transparent glass substrate having a transparent electrode formed on one surface is prepared.
[0047]
Next, a vertical alignment film made of SiO ₂ is formed on the surface of the silicon substrate on the pixel electrode side and on the transparent electrode of the glass substrate using the ion beam assisted vapor deposition apparatus 60.
At the time of vapor deposition, each substrate 61 is inclined with respect to the evaporation source 65. A normal line of the substrate 61 is inclined by 63 degrees (θ1 = 63 degrees) with respect to a straight line (a central axis 69 of the evaporation flow) connecting the center of the substrate 61 and the evaporation source 65. The deposition rate of SiO ₂ is 8 A / sec. The SiO ₂ is evaporated, and at the same time, the ion gun 63 is operated at 800 V-80 mA to ionize the oxygen gas, and the SiO ₂ film is formed while irradiating the oxygen ions. The resulting SiO ₂ film thickness was 750 Å.
[0048]
The active matrix substrate for digital driving on which the alignment film is formed and the transparent substrate are bonded to each other with the alignment film facing each other, and a cell is manufactured through a 3.0 μm spacer. A nematic liquid crystal having negative dielectric anisotropy is injected into this cell to obtain a liquid crystal display element used in this embodiment.
[0049]
The digital input signal described in FIG. 1 was applied to the liquid crystal display element used in this example, and the relationship between the voltage effective value Vd and the disclination penetration depth was measured. The measurement results are shown in FIG.
Here, as shown in Table 2, the total of the 10 pulse widths designated by B′0 to B′5 is 5.5 msec, and when Vth is displayed in black and Vp is displayed in white, the voltage is When the effective value is Vd / 3 and each pulse width in Table 2 is tripled, the total of 10 pulse widths is 16.5 msec, and the effective voltage value is Vd.
[0050]
In FIG. 6, in the liquid crystal display element used in the present embodiment, with respect to three pixels arranged side by side, a threshold voltage Vth is applied to the pixels on both sides to make a black display state, and a central pixel has a white display state. The disclination penetration depth generated in the center pixel when a voltage close to is applied is shown.
[0051]
A curve m shows the relationship between the effective value of the input signal voltage and the output light when the pulse signal q shown in FIG. 4 is applied to the liquid crystal while changing the pulse width without changing the input signal voltage (Vp−Vth). Is.
The curve l shows the effective value of the input signal voltage and the output when the pulse signal p shown in FIG. 4 is applied to the liquid crystal while changing the pulse width without changing the input signal voltage (1.2 (Vp−Vth)). It shows the relationship of light.
The straight line n indicates the disclination penetration depth with respect to the effective value of the input signal voltage, and does not depend on the pulse signals p and q.
[0052]
Thus, when the effective value of the input signal voltage is Vd / 3 (the range of 0.25 Vd to 0.40 Vd is a desirable and preferable range. In this range, the output light intensity is sufficiently high and the disclination is small. ), The disclination penetration depth is about 1/10 of the pixel width, and the display quality was found to be a good level evaluated as no disclination.
[0053]
When the effective value of the input signal voltage is Vd / 3, for example, of the subfield period, the period for driving the liquid crystal is one third and the period for not driving the liquid crystal is two thirds. When the time for driving the liquid crystal in the subfield is longer than this, the drive voltage pulse is divided, and a blank period during which the liquid crystal is not driven between the divided pulses (a predetermined ratio with respect to the drive period is set: When this embodiment is applied, the occurrence of disclination can be suppressed by adding 1 (drive period): 2 (blank period)).
[0054]
When the liquid crystal is driven by the digital driving shown in this embodiment, it can be seen that the liquid crystal can be sufficiently driven even if the effective voltage value applied to the liquid crystal is small.
As a result of evaluating this with an image evaluator, there was no disclination, the contrast ratio was 1500: 1, and the pretilt angle was 2-3 degrees. Note that the pretilt angle is a value obtained by simultaneously producing a measurement cell using a glass substrate with a transparent conductive film instead of a silicon substrate, and measuring by a crystal rotation method. The normal direction of the substrate surface is shown as 0 degree.
[0055]
Further, when a liquid crystal display element having a pixel electrode size of 7 μm × 7 μm and an interval between the pixel electrodes of 0.6 μm was manufactured and evaluated by the driving method of this example, a pretilt of 4 to 5 degrees was obtained. It was found that the amount of disclination was similar to that in the above-described embodiment. The contrast ratio at this time was 800: 1 which is practically acceptable.
[0056]
<Comparative example>
In the liquid crystal display element used in the example, the liquid crystal display element of the example is the same as the liquid crystal display element of the comparative example except that a conventional active matrix substrate for analog driving is used instead of the active matrix substrate for digital driving. Similarly, a liquid crystal display element of a comparative example was obtained.
[0057]
An analog input signal was applied to the three aligned pixels. A threshold voltage Vth was applied to the pixels on both sides to make a black display state, and a voltage close to the white display state was applied to the central pixel.
As a result of evaluation with an image evaluator, the disclination was large, the contrast ratio was 1500: 1, and the pretilt angle was 2 to 3 degrees. Although the contract ratio was good, the disclination was out of the acceptable range.
[0058]
As described above, the liquid crystal driving method according to the embodiment can reduce the horizontal electric field of the adjacent pixels in the liquid crystal by reducing the pulse width of the voltage for driving the liquid crystal in each subfield, thereby reducing the disclination. The contrast ratio can be increased. Furthermore, even when the pixel pitch (pixel size + pixel interval) in the liquid crystal is 7.6 μm, it is possible to achieve both high contrast ratio and suppression of disclination.
Further, according to this embodiment, the liquid crystal display element having a high contrast ratio is provided by setting the pretilt angle of the liquid crystal of the liquid crystal display element to be driven to about 1 to 5 degrees, more preferably about 2 to 3 degrees. Is possible.
Further, in the production of the liquid crystal display element described above, an alignment film made of SiO ₂ by an ion beam assisted vapor deposition method was used as the vertical alignment film. However, the alignment film manufacturing method is not limited to this, and a vapor deposition method, a sputtering method, etc. And ion beam sputtering, CVD (chemical vapor deposition), ion plating, and etching.
[0059]
【The invention's effect】
As described above, according to the present invention, the ratio between the blanking period and the driving pulse period in each subfield is set to a predetermined value, and when the driving pulse period is equal to or longer than the predetermined period, the driving pulse By dividing the period and driving the liquid crystal as a blanking period that is a multiple of the ratio between the divided pulses, high contrast and high resolution without increasing disclination This makes it possible to display the image.
[Brief description of the drawings]
FIG. 1 is a diagram showing a waveform of a digital input (image) signal applied to a pixel of a liquid crystal display element in an embodiment of a method for driving a vertical alignment type liquid crystal display element of the present invention.
FIG. 2 is a block diagram showing a driving circuit configuration of each pixel in the liquid crystal display element according to the present invention.
FIG. 3 is a timing chart of signals applied to pixels in the liquid crystal display element according to the present invention.
FIG. 4 is a graph showing the relationship between the input signal applied to the liquid crystal display element and the intensity of output light by the driving method of the present embodiment.
FIG. 5 is a schematic configuration diagram showing an ion beam assisted deposition apparatus.
FIG. 6 is a graph showing the relationship between the effective value of a PWM input signal applied to a liquid crystal display element, the intensity of output light, and the disclination depth.
FIG. 7 is a basic configuration diagram of a liquid crystal display device using a general reflective liquid crystal display element.
FIG. 8 is a block diagram showing a configuration of each pixel in a liquid crystal display element of a conventional example.
FIG. 9 is a diagram showing a waveform of an analog input (image) signal applied to a conventional liquid crystal display element.
FIG. 10 is a graph showing the relationship between the input voltage applied to the liquid crystal and the intensity of output light.
FIG. 11 is a diagram illustrating a state in which white and black are alternately displayed on adjacent pixels.
FIG. 12 is a diagram illustrating a state in which white and black are alternately displayed on adjacent pixels and disclination occurs.
FIG. 13 is a graph showing the disclination due to the influence of adjacent pixels as a change in brightness.
FIG. 14 is a diagram for explaining a pretilt angle in a vertically aligned liquid crystal.
FIG. 15 is a diagram showing a waveform of a general digital input (image) signal applied to the liquid crystal display element.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Drive transistor, 2 ... Pixel electrode, 3 ... Liquid crystal, 4 ... Counter electrode, 5 ... Liquid crystal display element, 6 ... Polarizing beam splitter (PBS), 7 ... Incident light, 8 ... S component, 9 ... P component, 10 DESCRIPTION OF SYMBOLS ... Liquid crystal display device, 11 ... Output light, 12 ... Projection lens, 13 ... Screen, 20 ... Pixel, 21 ... Data line, 22 ... Selection line, 23 ... Switching transistor, 24 ... Retention capacity, 25 ... Liquid crystal, 26 ... Opposite Electrode, 27 ... Pixel electrode, 30 ... Pixel, 31 ... Selection line, 32 ... Data line, 33 ... Data line, 34 ... First switch signal line, 35 ... Second switch signal line, 36 ... Liquid crystal, 37 ... Pixel electrode, 38 ... Counter electrode, 40 ... Sample hold circuit, 50 ... Pixel switch, 60 ... Ion beam assisted deposition apparatus, 61 ... Substrate, 62 ... Shutter, 63 ... Ion gun, 64 ... EB gun, 65 ... Steam Source, 66 ... Vacuum chamber, 67 ... Film thickness monitor, 68 ... Center axis of ion flow, 69 ... Center axis of evaporation flow, G11, G12, G13, G21, G22, G23, G31, G32, G33 ... Pixel, T11 , T12, T21, T22, T31, T32, T41, T42 ... transistor, 71 ... substrate, 72 ... liquid crystal molecule, 73 ... normal to substrate surface, 74 ... major axis of liquid crystal molecule, [theta] LC ... pretilt angle.

Claims

A driving pulse train used for applying a voltage to the liquid crystal in the liquid crystal display element to express the gradation of the liquid crystal display element, wherein one field period of the pulse train is a blanking period in which the liquid crystal is not driven The liquid crystal is composed of a plurality of subfields composed of a drive pulse period for driving the liquid crystal, and the liquid crystal is driven during the drive pulse period for driving the liquid crystal for each combination of subfields selected according to the gradation. In a method for driving a digital vertical alignment type liquid crystal display element that applies a predetermined voltage, modulates light incident on the liquid crystal corresponding to the gradation, and displays an image.
A ratio between the blanking period and the driving pulse period in each of the subfields is set to a predetermined value, and when the driving pulse period is equal to or longer than a predetermined period, the driving pulse period is divided, and this division is performed. A method for driving a vertical alignment type liquid crystal display element, wherein the liquid crystal is driven with a blanking period that is a multiple of the ratio between each pulse.