JP3980038B2 - 多値変調方式の伝送装置 - Google Patents
多値変調方式の伝送装置 Download PDFInfo
- Publication number
- JP3980038B2 JP3980038B2 JP2005286149A JP2005286149A JP3980038B2 JP 3980038 B2 JP3980038 B2 JP 3980038B2 JP 2005286149 A JP2005286149 A JP 2005286149A JP 2005286149 A JP2005286149 A JP 2005286149A JP 3980038 B2 JP3980038 B2 JP 3980038B2
- Authority
- JP
- Japan
- Prior art keywords
- code
- circuit
- string
- modulation
- word
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Error Detection And Correction (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
このディジタル伝送システムの受信装置で用いられる誤り訂正符号の復号回路には、復調された全ての符号に同等の確率で誤りが発生することを前提として、符号の誤り箇所を探し、符号の誤りを訂正して復号する硬判定復号回路と、復調した符号(復調符号)の値の確からしさを表す信頼度を算出し、算出した信頼度を用いて符号の誤りを訂正して復号する軟判定復号回路が知られている。
一般に後者の方が前者より誤り訂正能力が数dB高いため、近年多く用いられている。 ここで、軟判定の復号で用いられる「信頼度」あるいはその逆数を、「重み」あるいは「メトリック」と記すこともある。 また、「軟判定」のことを、「ソフトディシジョン」と記すこともある。
例えば、BPSK(Binary Phase Shift Keying:2相位相偏移変調)方式を用いた伝送システムにおける受信装置の場合、受信信号の振幅の大きさを信頼度として用いる軟判定のビタビ復号回路(「ビタビ・デコーダ・ファミリ衛星通信用ECCデバイス」:QUALCOMM社カタログ等)がある。
また、4値以上の多値変調方式の受信装置、例えば図19の信号点配置(以下配置された信号点を変調信号点と記す)を有する16QAM方式の受信装置では、「符号理論」 今井秀樹著 電子情報通信学会編、P288(非特許文献1)に記載されている様に、受信信号の信号空間上の位置を表す受信信号点と変調信号点間のユークリッド距離の2乗をメトリックとして用いる軟判定ビタビ復号回路が用いられている。
図20に16QAM方式の送信装置の回路構成を、図21に従来の軟判定復号回路を有する16QAM方式の受信装置の回路構成を示す。
図20の送信装置に入力された情報符号は、まず畳み込み符号化回路1に供給され、ここで周知の畳み込み符号化回路、例えば上述の「符号理論」のP252の図11.4に記載されている回路を情報率3/4に拡張した回路、あるいは、「Digital Communications(Third Edition)」 John G. Proakis著 MacGraw−Hill発行、P477、Fig.8−2−10(非特許文献2)に記載の回路により、4ビット1組の畳み込み符号に変換されて出力される。 なお、情報率とは、畳み込み符号化する前と、畳み込み符号化した後のビット数の比である。
畳み込み符号化回路1から出力された4ビット1組の畳み込み符号は、変調符号として16QAM変調回路2に入力される。
16QAM変調回路2では、一般の教科書にも記載されているように、図19の信号空間上の16個の変調信号点の中から4ビット1組の変調符号に対応する変調信号点を選択する。
そして、選択した変調信号点のI成分の値ItxdaとQ成分の値Qtxdaを、16QAM変調方式で変調された変調信号(Itxda,Qtxda)として出力する。
Itxa×cos(2π×fm×t)+Qtxa×sin(2π×fm×t) …… (1)
さらに、アップコンバータ5で、更に高い周波数のRF信号に変換された後、アンテナ6から送信される。
そして、図21の受信装置の受信アンテナ7で受信されたRF信号は、ダウンコンバータ8で中間周波数のIF信号に変換される。 ここで得られたIF信号は、ミキサ9に入力される。
そして、三角関数の直交性を利用して、ベースバンドのI成分の信号IrxaとQ成分の信号Qrxaに直交復調される。
ミキサ9から出力された信号IrxaとQrxaは、それぞれA/D変換回路10iと10qで、ディジタルのベースバンドの受信信号IdaとQdaに変換され、16QAM方式対応の軟判定ビタビ復号回路11に入力される。
なお、同期再生回路12は、受信信号から信号空間上の変調信号点位置を再生すると共に、受信装置のクロックタイミングを制御する制御信号を発生する回路である。 この同期再生回路12の動作手順は、本発明と直接関係が無いので、説明を省略する。
16QAM方式対応の軟判定ビタビ復号回路11では、一般の教科書、例えば前述した「符号理論」の第12章等に記載されているように、軟判定ビタビ復号回路で用いるハミング距離の代わりに受信信号点と変調信号点間のユークリッド距離の2乗をメトリックとして用いることにより、各トレリスのパスメトリックが算出される。 ここで算出されたパスメトリックは、値が小さいほど、各受信信号点が変調信号点の近くにあって信頼度が高いことを意味している。
そこで、16QAM方式対応の軟判定ビタビ復号回路11からは、パスメトリック値が最も小さいパスの符号が、符号の誤りを訂正され復号された情報符号として出力される。
この様に、4値以上の多値変調方式の受信装置の一つである16QAM方式の受信装置においても、硬判定の畳み込み符号復号より符号の誤り訂正能力が高い軟判定の畳み込み符号復号を用いた受信装置を構成することができる。
この符号化変調方式は、以下の非特許文献2〜4に詳しく説明されているので、ここでは、説明を省略する。
「符号理論」 今井秀樹著 電子情報通信学会編、P252,P288 「Digital Communications(Third Edition)」 John G. Proakis著 MacGraw−Hill 発行、P477,P511−527 「A Pragmatic Approach to Trellis-Coded Modulation」 Andrew J. Viterbi, Jack K. Wolf, Ephraim Zehavi, Roberto Padovani: IEEE COMMU. Vol.27,No.7,1989 「符号理論入門」:岩垂好裕著 昭晃堂、P177−198
そのため、現状では4値以上の多値変調方式で軟判定のビタビ復号を実施する場合、あるいはトレリス符号化変調方式を用いる場合は、自分でLSIを設計・製作する必要がある。 しかし、LSIの開発には長い時間と高い費用が掛かるため、少量生産の製品では、受信装置の性能は上がっても製品価格が著しく高くなってしまうといった第1の問題が生じる。
この際、n=2の2ビットの内の上位ビットを信号空間上のI軸方向の最隣接の変調信号点を区別するビット値として用い、n=2の2ビットの内の下位ビットをQ軸方向の最隣接の変調信号点を区別するビット値として用いる符号配置にする。
この方式では、伝送する3ビットの情報符号が、4ビットの符号に変換されて伝送されるので、実効的に情報率3/4の誤り訂正符号に変換されて伝送されたことになる。
ここで復号する際は、最隣接の変調信号点間の判別の誤りを、情報率1/2の畳込み符号で誤り訂正することになる。 そのため、伝送する全ての情報符号を情報率1/2の畳込み符号に変換して伝送する場合と同程度の高い誤り訂正能力を有しながら、更に高い伝送レートを有する伝送装置が得られる効果がある。
しかし、この方式ではmビットの符号は誤り訂正符号に変換されずに伝送されるため、誤りが発生すると訂正することができない。 その結果、例えば移動体無線等で、建物等の陰に入って電波が瞬断されると符号誤りが残るため、移動体無線に使用するのが困難になるといった第2の問題が生じる。
本発明は、これらの欠点を除去し、新たなLSIを開発することなく、比較的安価に入手可能なBPSK方式対応の軟判定ビタビ復号用のLSI等を用いて、トレリス符号化変調方式と同様に変調信号点配置を考慮した誤り訂正符号化方式で、符号誤り訂正能力が高く、電波の瞬断があっても符号誤りの訂正が可能で、しかも回線状況の変化に応じて誤り訂正符号の情報率をフレキシブルに変更できる、高性能で使い勝手も良好な伝送装置を提供することを目的とする。
さらに、受信信号を外符号であるリードソロモン符号(RS符号)に変換するRS符号化回路あるいは外符号であるRS符号を情報符号に復号するRS復号回路を有し、上記符号列分割回路を、変調符号を構成する(n+m)ビットの符号を構成する上記第2符号列のmビットの符号が、上記RS符号化回路から出力されるRSワード列の1ワード内に同時に含まれるように分割する符号列分割回路とし、上記符号列結合回路を、変調符号を構成する(n+m)ビットの符号を構成する上記受信第2符号列のmビットの符号が、上記RS復号回路に入力する受信RSワード列の1ワード内に同時に含まれるように結合する符号列結合回路としたものである。
これにより、信号空間上に前もって定めた2(n+m)個の各変調信号点に対応させた(n+m)ビットの変調符号の内、最隣接の変調信号点を区別するビットであって、最も符号誤りを発生し易いビットには情報率が低く誤り訂正能力が高い誤り訂正符号を配置し、符号誤りを生じ難いその他のビットには情報率が高く誤り訂正能力は低いが伝送レートは高い誤り訂正符号を配置することになる。
即ち、この変調符号の配置は、トレリス符号化変調方式と同様に、変調信号点配置を考慮した符号配置になっている。
この符号配置では、全ての情報符号を通常の様に伝送レートは低いが誤り訂正能力が高い誤り訂正符号、即ち情報率が低い誤り訂正符号を用いたときと同程度の低い符号誤り率を実現しつつ、しかも高い伝送レートが得られる伝送装置を実現できる。 また、容易に入手が可能で安価なLSIを利用できるため、小形で安価な伝送装置で実現できる。 また、全てのビットの符号も誤り訂正符号に変換して伝送するので、移動体無線等で電波が瞬断しても、符号誤りが発生しない伝送装置を実現できる。
そのため、誤り訂正能力が高いにも関わらず伝送レートの高いことが要求される移動体無線でも使用可能で、しかも回線状況に応じて情報率を変更できる使い勝手が良好で性能が高い伝送装置が得られる。
また、外符号としてリードソロモン符号を用いる場合、誤りが発生する符号が1つのワードに集められるので、リードソロモン符号の復号による訂正能力を、充分に発揮させることができる効果が得られる。
図2の送信装置に入力された情報符号は、まず符号列分割回路20に供給され、2つの符号列である第1符号列と第2符号列に分割される。 この符号列分割回路20の内部の回路構成例を図4に、各部の情報符号の模式図を図3に示す。
符号列分割回路20に入力された図3(a)に示す情報符号は、スイッチ21によって図3の(b1)と(b2)の2つの符号列に分割され、一旦、それぞれ第1のFIFO(First In First Out)メモリ22と第2のFIFOメモリ23に蓄積される。
なお、図3の時間t1からt2の期間が、スイッチングパターンの繰り返しの1周期を構成し、以後同じスイッチングパターンを繰り返すように動作させる。また、図3の(a)から(c2)までの長方形枠内の数字は、時系列で順次入力される情報符号の時間順序を表すビット番号である。
第1のFIFOメモリ22と第2のFIFOメモリ23に蓄積された情報符号は、符号列分割回路20に入力される情報符号のクロックCK0の周波数よりも低い周波数のクロックCK1を用いて、図3の(c1)と(c2)に示す様に、第1符号列と第2符号列の情報符号として、それぞれ読み出される。 ここで、図3の(c1)に示す、符号がない期間24の取り扱いについては後述する。
図2の第1の畳み込み符号化回路31から出力された第1誤り訂正符号列は、第1シリアル・パラレル(シリパラ)変換回路41に入力され、2ビット1ワードのワード単位に並べ替えられた後、その中のFIFOメモリに一旦蓄積される。
この第1シリパラ変換回路41の内部の回路構成例を図5に示す。
図2の第1畳み込み符号化回路31でパンクチャを施され、図3の(e1)の様にシリアルな符号列に並べ替えられて出力された第1誤り訂正符号列は、図5のスイッチ回路43に入力され、図3の(f1)の様に、n=2とした2ビット1ワードのワード単位に並べ替えられる。
そして、ビットインターリーブ回路44で下位のビットの符号を上位のビットの符号に対して3ビット遅延された後、第1ワード列としてFIFOメモリ45に一旦蓄積される。
この時、第1畳み込み符号化回路31から第1シリパラ変換回路41に送られる第1誤り訂正符号列は、必ずしも図3の(e1)の様に、シリアルな符号列に並べ替えられた符号列である必要はない。 図3の(d1)のパンクチャされた2ビット1ワードの畳み込み符号をそのまま送るようにしてもよい。 あるいは更に、第1畳み込み符号化回路31と第1シリパラ変換回路41を一体化して、図3の(d1)のパンクチャされた畳み込み符号を直接、(f1)に示すように並べ替えた後、ビットインターリーブ回路44を通して、FIFOメモリ45に蓄積するようにしてもよい。
そして、第2誤り訂正符号列は、第2シリパラ変換回路42で図3の(f2)に示すように、m=4とした4ビット1ワードのワード単位に並べ替えられて、第2ワード列として第2シリパラ変換回路42内のFIFOメモリに、一旦蓄積される。
この第2シリパラ変換回路42としては、例えば図5の回路を単に4ビット化した回路を用いることができる。 但し本実施例では、図3の(g2)の説明図の都合上、第2シリパラ変換回路42ではビットインターリーブを施さない回路を用いるものとして説明する。 ここで、第2畳み込み符号化回路32から第2シリパラ変換回路42に送る第2誤り訂正符号列は、必ずしも図3の(e2)の様に、シリアルな符号列に並べ替えられた符号列である必要はないことは、第1シリパラ変換回路41の場合と同様である。
64QAM変調回路50では、信号空間上に前もって定めた、2(n+m)=26=64個の各信号点(変調信号点)に対応させる6ビットの変調符号を、n=2の 2ビットとm=4の4ビットに分け、図6の様に配置しておく。
この変調符号の配置は、最隣接の変調信号点間では、n=2の2ビットの符号の一方の桁の符号値が、必ず互いに異なる配置になっている。
また、図6において太い一点鎖線枠で囲む4つの変調信号点は、共通のm=4の4ビットの値を有するブロックを形成するが、これらのブロックの値が互いにグレーコードの関係にあり、隣接するブロックのm=4の4ビットの値は、その1ビットの値のみが異なる関係になっている。
そして64QAM変調回路50に入力した第1ワード列と第2ワード列の内、第1ワード列の2ビットは、n=2の2ビットに割り付けられ、第2ワード列の4ビットは、m=4の4ビットに割り付けられて変調される。
64QAM変調回路50からは、従来の伝送装置の送信装置と同様に、選択した変調信号点のI成分の値ItxdaとQ成分の値Qtxdaを、64QAM変調方式で変調された変調信号として出力し、D/A変換回路3iと3q、ミキサ4、アップコンバータ5を通してアンテナ6から送信する。
A/D変換回路10iと10qにてディジタル信号に変換された受信信号は、まず、受信信号点算出回路60に入力され、同期再生回路12で再生された基準信号を基に、振幅レベルと位相の回転角の補正を施される。
そして、信号空間上における受信信号の信号点座標値(受信信号点座標値)が算出されて出力され、第1信号点位置判別回路71と第2遅延回路82に入力される。
第1信号点位置判別回路71では、入力された受信信号点座標値を基に、図7の信号空間上の×印14の受信信号点位置に最も近い変調信号点、すなわち符号[0000;11]に対応した信号点を算出し、この符号のn=2の2ビットの値[11]を、雑音などの影響で生じる符号誤りが含まれた受信した第1ワード列の1ワードとして出力する。
そこで、受信した第1ワード列は、まず、第1パラレル・シリアル(パラシリ)変換回路91に入力され、第1シリパラ変換回路41で実施した手順と逆の手順で、ビットインターリーブを戻し、図3の(f1)の状態に戻す。
その後、更に図3の(e1)の様なシリアルな受信した第1誤り訂正符号列に戻してから、第1誤り訂正復号回路101に供給される。
第1誤り訂正復号回路101では、更にパンクチャを考慮して図3の(d1)の様な符号列に直した後、通常のBPSK方式に対応のビタビ復号用のLSI等を用いて復号し、符号誤りを訂正された正しい符号からなる受信第1符号列として出力する。
なお、第1パラシリ変換回路91から第1誤り訂正復号回路101に送られる受信した第1誤り訂正符号列は、必ずしも図3の(e1)の様にシリアルな符号列に並べ替えられた符号列である必要のないことは、前記第1シリパラ変換回路41の場合と同様である。
この変調信号点位置の選択に誤りが有ると、m=4の4ビットの符号値にも、誤りが発生し誤り訂正能力の劣化を招く。
この問題は、符号誤りを訂正して復号された正しい受信第1符号列から正しい受信第1ワード列を逆算し、逆算して求めた受信第1ワード列を用いて、正しい変調信号点を選択し直してから、m=4の4ビットの符号値を算出することにより解消できる。
図1の受信第1畳み込み符号化回路111と受信第1シリパラ変換回路121は、正しい受信第1ワード列を逆算するための回路であり、図2の第1畳み込み符号化回路31及び第1シリパラ変換回路41と同じ信号処理を実施する回路である。
即ち、第1誤り訂正復号回路101で復号された受信第1符号列は、受信第1畳み込み符号化回路111で受信第1誤り訂正符号列に変換された後、受信第1シリパラ変換回路121に供給される。
そして、符号誤りの無い受信第1ワード列に変換された後に、第2信号点位置判別回路72に入力される。
一方、受信信号点算出回路60にて算出された受信信号点座標値は、第2遅延回路82を経て、第2信号点位置判別回路72に入力される。
第2信号点位置判別回路72では、入力された受信第1ワード列の、n=2の2ビットの符号を持つ複数の変調信号点を図6の変調信号点の中から取り出す。
そして、取り出した複数の変調信号点の中から、同時に入力された同じシンボルの受信信号点の座標値に最も近い変調信号点を選択し、選択した変調信号点に対応する符号のm=4の4ビットの符号を算出し、受信した第2ワード列の符号として出力する。
例えば、第1信号点位置判別回路71において、図7の信号空間上の×印14の受信信号点位置からn=2の2ビットの値[11]が検出されたにも関わらずこの符号に誤りがあり、誤りを訂正された受信第1ワード列のn=2の2ビットの値が[01]であるとする。
この場合、図6の変調信号点の中から、n=2の2ビットの値が[01]である、図8の四角の枠で示す16点の変調信号点を選び出す。
そして、その中から×印14の受信信号点位置に最も近い変調信号点、即ち、変調符号が[0100;01]の変調信号点を選択し、そのm=4の4ビットの符号[0100]を、受信した第2ワード列の1ワードの符号として出力する。
例えば図8において、送信装置で実際に変調に用いた変調信号点は変調符号[0110;01]の四角印15の変調信号点であった場合、依然としてm=4の4ビットの符号に誤りが残る。 電波が瞬断された場合にも同様の現象が発生する。
そこで本実施例では、第2信号点位置判別回路72で算出した受信した第2ワード列に対して更に誤り訂正を施し、その符号誤りを訂正する。
すなわち、第2信号点位置判別回路72から出力された受信した第2ワード列は、第2パラシリ変換回路92に入力され、第2シリパラ変換回路で実施した手順と逆の手順を実施される。
そして、図3の(g2)の受信した第2ワード列は、(e2)の受信した第2誤り訂正符号列に変換されて出力される。
該受信した第2誤り訂正符号列は、更に第2誤り訂正復号回路102に入力され、パンクチャを考慮し図3の(d2)の様な符号列に直された後、通常のBPSK方式に対応のビタビ復号用のLSI等を用いて復号され、符号誤りを訂正された符号からなる受信第2符号列として出力される。
ここで、第1のFIFOメモりの蓄積容量を、充分大きく設定しておくことにより、第1遅延回路81を兼ねさせることができる。
符号列結合回路130では、第1と第2のFIFOメモり内に蓄積されている図3の(c1)と(c2)の符号を(b1)と(b2)のタイミングで順次読み出しつつ結合することにより、伝送されてきた図3(a)の情報符号を再生して出力する。
そのため、全ての情報符号を誤り訂正能力が高い情報率2/3の誤り訂正符号で符号化する通常の伝送装置と同程度に符号誤り率が低く、高性能の特性を有しながら、この通常の伝送装置より高い伝送レートを有する伝送装置を得ることができる。
また、m=4の4ビットの符号に対しても誤り訂正復号を実施して符号誤りを訂正するので、電波の瞬断が発生する可能性が高い移動体無線でも、使用可能な伝送装置を得ることができる。
また、誤り訂正符号の構造は、変調信号点配置を考慮したトレリス符号化変調方式に類似しているにも関わらず、トレリス符号化変調方式の様な高価で特殊な専用LSIが不要で、BPSK方式対応の軟判定ビタビ復号用のLSI等の比較的安価に入手可能なLSI等を用いて実現できるので、伝送装置を安価に構成できる効果が得られる。
また、本実施例による方法では、情報率1/2の誤り訂正符号の各1ビットをI軸とQ軸に割り当てる様な制限が不要で、n=2の2ビットとm=4の4ビットで用いる誤り訂正符号の情報率は、任意に設定することができる。
そのため、伝送回線状況の変化に応じて誤り訂正符号の情報率をフレキシブルに変更できる、高性能で使い勝手も良好な伝送装置を得ることができる。
この様に、本実施例による方法では、新たなLSIを開発することなく、比較的安価に入手可能なBPSK方式対応の軟判定ビタビ復号用のLSI等を用いることができる。 即ち、トレリス符号化変調方式と同様に変調信号点配置を考慮した誤り訂正符号化方式であって、符号誤り訂正能力が高く、また電波の瞬断があっても符号誤りの訂正が可能であり、しかも回線状況の変化に応じて誤り訂正符号の情報率をフレキシブルに変更できる高性能で使い勝手も良好な伝送装置を得ることができる。
送信装置の回路構成は図2の回路と同一であり、受信装置の基本的な回路構成も図1の回路と同一である。 異なる点は、図1の受信装置の第1誤り訂正復号回路101と第2誤り訂正復号回路102に、BPSK方式対応の軟判定ビタビ復号用のLSI等を用いる点にある。 軟判定のビタビ復号の方法は、既に良く知られた方法なので、ここでは、軟判定に用いるメトリックの算出方法についてのみ説明する。
ところで通常の軟判定ビタビ復号では、前述した「符号理論」の第12章等の一般の教科書に記載されているように、受信信号点の位置に関わらず、常に受信信号点と変調信号点間のユークリッド距離の2乗をメトリックとして用いることにより、各トレリスのパスメトリックを算出する。
これに対して、本実施例の方法では、信号空間上の受信信号点の位置によってメトリックの算出方法を変えるようにしたものである。
まず、図9の×印16の位置に受信信号点があった場合のメトリックの算出について説明する。
図9の×印16の様に、受信信号点の左側にある変調信号点16Lのn=2の2ビットの内で上位のビット、即ち、I軸方向の変調信号点を区別するビットの値が「0」であり、右側にある変調信号点16Rの同じ上位ビットの値が「1」の場合は、最も左側(変調信号点16L)の座標位置に相当するメトリックの値を[000]、最も右側(変調信号点16R)の座標位置に相当するメトリックの値を[111]とし、これらの中間の座標位置に相当するメトリック値は、左から等間隔で順に[001][010][011][100][101][110]とする。 これらのメトリック値は、座標位置と対応付けたメトリック設定用のメモり17に設定される。
従って、×印16にある受信信号点における上記上位ビットのメトリック値としては、その座標位置に対応する[101]が用いられることになる。
次に、図9の×印18の位置に受信信号点があった場合のメトリックの値は、以下のようにして算出される。
従って、×印18にある受信信号点における上記上位ビットのメトリック値としては、その座標位置に対応する[010]が用いられることになる。
また、受信信号点のn=2の2ビットの内で下位ビット、即ちQ軸方向の変調信号点を区別するビットに対するメトリック値も、受信信号点の上下の変調信号点の下位ビットの値によって、上側から、[000][001]……[111]と設定するか、[111][110]……[000]と設定するかを使い分け、それぞれ対応するメモリに設定される。
ここで、n=2の2ビットの符号に対する軟判定の符号誤り訂正能力は非常に高いため、残りのm=4の4ビットの符号に対しては必ずしも軟判定にする必要はない。 例えば、m=4の4ビットの符号に対して、硬判定のビタビ復号回路を用いた場合、軟判定のビタビ復号回路より回路規模を縮小できる。
なお、更に誤り訂正能力を高めるために、m=4の4ビットに対しても軟判定の誤り訂正復号を実施するときは、以下の様にすればよい。
まず、受信信号点が、例えば、図9の×印16の位置の様に、最隣接の4つの変調信号点の内の何れの変調信号点が選択されても、m=4の4ビットの符号の値は[0000]であって、符号に誤りが生じることが無い場合には、m=4の4ビットの全てのビットに対して、信頼度が最も高いことを表すメトリック値を用いる。 例えば、このビットの符号値が「0」の時はメトリック値[000]を用い、またビットの符号値が「1」の時はメトリック値[111]を用いる。
つまり、受信信号点が図9の×印18の位置にあり、選択される変調信号点により、m=4の4ビットの内の一部のビット値が変化する場合は、信頼度がやや低いことを表すメトリック値を用いる。
例えば、変調符号[0101;00]の変調信号点18Rが選択された場合、m=4の4ビットの値[0101]の内で、ビット0とビット2の値「1」は、選択する最隣接の変調信号点を誤ると変化する。
そこで、この場合、信頼度がやや低いことを表すメトリック値である、例えばメトリック値[110]を用いる。
また、変化するビットの値が「0」の時は、例えば、メトリック値[001]を用いる。 あるいは、n=2の2ビットに対するI軸方向のメトリック値か、Q軸方向のメトリック値をそのまま用いても良い。
以上の算出方法を、m=4の各ビットに対して実施することにより、m=4の全てのビットに対するメトリック値を算出することができる。
この様に、本実施例による方法を用いると、軟判定のビタビ復号で必要になるメトリックを算出することができる。 そのため、第1の実施例と同様の効果の他に、誤り訂正能力が更に高い伝送装置を得ることができる。
また、第2符号列に対する誤り訂正復号を硬判定のビタビ復号にする場合は、誤り訂正能力は若干低下するものの、回路規模を縮小できる効果が得られる。
本実施例は、第1の実施例である図2と図1の構成から、第2畳み込み符号化回路32と第2ビタビ復号回路102を取り除いたものである。
但し、この変更に伴い、第2シリパラ変換回路42を、図3の(c2)の第2符号列から(g2)の第2ワード列に一挙に並べ替える回路である第2シリパラ変換回路42’に変更する。 また、第2パラシリ変換回路92を、上記と逆に図3の(g2)の受信した第2ワード列を一挙に(c2)の受信第2符号列に並べ替える回路である第2パラシリ変換回路92’に変更する。
これらの回路の動作手順は、第2符号列に対する誤り訂正符号化とその復号を実施しない点を除けば第1の実施例と同じなので、説明を省略する。
この実施例の方法では、m=4の4ビットの符号に生じる符号誤りは訂正できない。 そのため、この伝送装置は、電波が瞬断される可能性のある移動体無線での使用は困難である。 しかし、通常のランダム雑音のみの場合は、m=4の4ビットの符号に誤りが生じるのは、極めてまれである。 そのため、半固定で使用する場合は、第1の実施例による伝送装置と同様、誤り訂正能力が高いにも関わらず、伝送レートが高い良好な伝送装置を得ることができる。
この様に、本実施例による方法を用いると、第1の実施例による伝送装置より回路規模が小さいにも関わらず、半固定で使用する場合は、第1の実施例による伝送装置と同様に誤り訂正能力が高く、しかも伝送レートも高い良好な伝送装置を得ることができる。 また、誤り訂正符号の情報率を自由に変更でき、回線状況の変化に応じて誤り訂正符号の情報率をフレキシブルに変更できる、高性能で使い勝手も良好な伝送装置を得ることができる。
本実施例は、第3の実施例の伝送装置に更に外符号としてリードソロモン符号を用いるものであって、新たに8ビット1ワードとして処理するリードソロモン符号化回路であるRS符号化回路142と、同じく8ビット1ワードとして処理するリードソロモン復号回路であるRS復号回路143を加えた点、及び符号列分割回路20’と符号列結合回路130’で処理する処理内容を変更した点が、第3の実施例と異なる。
図12の破線枠140の内部回路は、図10の送信装置の回路と同一であり、図13の破線枠141の内部回路は、図11の受信装置の回路と同一である。
これらの内部回路の動作は、第3の実施例と同じなので説明を省略し、第3の実施例と異なる符号列分割回路20’と符号列結合回路130’の信号処理方法のみ説明する。
ところで、リードソロモン符号の復号では、ワード単位で符号誤りを検出して訂正する。 例えば、前もって定める1ブロック204ワードの中で符号に誤りがあるワード数が8ワード以内であれば、伝送されてきた情報符号の誤りを完全に訂正することができる。
しかし、誤りのあるワード数が8ワードを越えると誤りを訂正できないばかりでなく、誤訂正が発生し却って符号誤りを増加させる問題が発生する。
ここで、1つのワードの中の1ビットでも誤りがあれば、誤りがあるワード数は1ワードになるが、1つのワードの中の全てのビットが誤っている場合でも、符号に誤りがあるワード数は、1ワードに過ぎない。 そのため、一度に複数のビット誤りが発生する現象が起きるときは、同時に誤りが発生しやすいビットを前もって1つのワードに集めておくと、リードソロモンの復号で生じる誤訂正の可能性を大幅に改善することが可能になる。
この様な状況の場合、図13の第1信号点位置判別回路71で検出される変調符号の状態を、図14の(g1)と(g2)に示す。 図14において、斜線の施された枠のビットは、誤りが発生しているビットを表す。 ここで、図14の(c1),(d1),(e2),(f2)等の番号は、それぞれ図3と同じ処理段階の状態を表している。
ところで、図14の(g1)のn=2の2ビットに発生する誤りは第1ビタビ復号回路101で訂正されるが、(g2)のm=4の4ビットの符号に対しては誤り訂正が実施されない。
そのため、符号列結合回路130’に入力される第2符号列には、図14の(c2)の様に符号誤りがそのまま残る。
この符号列を、単純に8ビット1ワードで分割し、RS復号回路143に入力するRSワード列を構成すると、図14の(a)の様に、2ワードにまたがって符号誤りが発生し、リードソロモン符号の復号で誤訂正が発生し易くなる。
また逆に、符号列分割回路20’を、図15の(a)のRSワード列の符号を(c2)のように分割して変調し、(a)の太線枠で示す1つのワード内にある符号が、(g2)の様に、変調符号のm=4の4ビットとして配置されるように分配する回路構成とする。
あるいは、図16の(a),(c2),(g2)のように分割あるいは結合する回路構成とする。
また、 m=4の4ビットの第2ワード列に対しては、ビットインターリーブを実施しないようにする。 従って、受信した第2ワード列と受信第2ワード列に対しても、逆ビットインターリーブを実施しないようにする。
このような符号列分割回路20’と符号列結合回路130’を用いると、変調符号のm=4の4ビットの符号は常にRS符号列の同じワード内に配置される。そのため、フェージングによって受信信号レベルが大きく低下したり電波が瞬断し、受信信号の特定のシンボルで複数ビットの符号誤りが発生しても、RS符号列では単に1ワードに誤りが発生するに止まるため、この様な場合に発生しがちな誤訂正を低減し、第3の実施例による伝送装置より、更に符号誤り率が低く、高性能な伝送装置を得ることができる。
このように、本実施例による方法を用いると、第3の実施例による伝送装置に単純にリードソロモン符号の外符号を付ける場合に比べ、更に符号誤り率が低い、良好な伝送装置を得ることができる。
なお図17の信号符号点配置を用いる場合、図1の受信第1シリパラ変換回路121から出力されるn=4の4ビットの符号値が、例えば[1111]であると、第2信号点位置判別回路72で選択される変調信号点は、図18に四角の枠で示す4点の変調信号点になる。
従って、これらの変調信号点の間隔は実質的にQPSKの場合と同等になり、m=2の2ビットに対する符号誤り率を大幅に低減することができる効果が得られる。 この変調符号の位置は、256QAM等の更に多値数が大きな変調方式で大きな効果が得られる。
また、nの値は任意の正数に設定できるが、I軸方向とQ軸方向を対等にするため、偶数値に設定しておくことが好ましい。
また、以上の実施例では変調符号をnビットとmビットの2つに分割してそれぞれを独立に誤り訂正符号に変換する場合を説明したが、更に一般的には、変調符号をkビットとnビットとmビット・・・等、複数のビットの集まりに分割し、それぞれ独立に誤り訂正符号に変換して伝送するようにしても良い。
また、以上の実施例では第2符号列で用いる誤り訂正符号として畳み込み符号を用いる場合についてのみ説明したが、第2符号列に発生する誤りの頻度は充分低いので、リードソロモン符号も使用可能である。 なお、符号誤り率が一定数以下である場合は、リードソロモン符号による誤り訂正能力は極めて高いので、リードソロモン符号を用いることにより、誤り訂正能力が高い伝送装置を得ることができる。
また、本発明は搬送波が1つの通常のディジタル変調方式の伝送装置だけでなく、互いに直交する複数本の搬送波(キャリア)で情報符号を伝送する直交周波数分割多重変調方式(OFDM方式)の伝送装置にも適用できることは、言うまでもない。
また、多値変調された1次元のディジタル信号をFM変調して伝送するなど、1次元方向に多値変調される変調方式にも適用できるのは言うまでもない。
Claims (3)
- 多値変調方式を用いた伝送装置であって、伝送する符号列を第1符号列と第2符号列に分けて出力する符号列分割回路と、該第1符号列をパンクチャ処理を用い情報率の異なる複数の畳み込み符号の1つに切り換えて変換し、第1誤り訂正符号列として出力する第1畳み込み符号化回路と、該第1誤り訂正符号列の符号をnビット(nは2以上の整数)1ワードとしてワード単位に並べ替えた第1ワード列を出力する第1シリアル・パラレル変換回路と、上記第2符号列の符号をmビット(mは2以上の整数)1ワードとしてワード単位に並べ替えた第2ワード列を出力する第2シリアル・パラレル変換回路と、信号空間上に前もって定めた2(n+m)個の各信号点(変調信号点)に(n+m)ビットの変調符号を対応させる多値変調回路であって、該(n+m)ビットの変調符号は最隣接の変調信号点間で少なくとも1ビットの値が必ず変化するnビットとその他のmビットで構成され、入力する上記第1ワード列の1ワードのnビットと上記第2ワード列の1ワードのmビットで構成される(n+m)ビットの変調符号に対応する信号点の信号を変調信号として出力する多値変調回路を設けた誤り訂正符号化方式の送信装置を有することを特徴とする伝送装置。
- 請求項1において、上記第1ワード列あるいは上記受信した第1ワード列、受信第1ワード列に対し、ビットインターリーブを実施することを特徴とする伝送装置。
- 請求項1乃至2において、受信信号を外符号であるリードソロモン符号(RS符号)に変換するRS符号化回路あるいは外符号であるRS符号を情報符号に復号するRS復号回路を有し、上記符号列分割回路を、変調符号を構成する(n+m)ビットの符号を構成する上記第2符号列のmビットの符号が上記RS符号化回路から出力されるRSワード列の1ワード内に同時に含まれるように分割する符号列分割回路とし、上記符号列結合回路を、変調符号を構成する(n+m)ビットの符号を構成する上記受信第2符号列のmビットの符号が上記RS復号回路に入力する受信RSワード列の1ワード内に同時に含まれるように結合する符号列結合回路としたことを特徴とする伝送装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005286149A JP3980038B2 (ja) | 2005-09-30 | 2005-09-30 | 多値変調方式の伝送装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005286149A JP3980038B2 (ja) | 2005-09-30 | 2005-09-30 | 多値変調方式の伝送装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000249447A Division JP3987274B2 (ja) | 2000-08-21 | 2000-08-21 | 多値変調方式の伝送装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006074817A JP2006074817A (ja) | 2006-03-16 |
JP3980038B2 true JP3980038B2 (ja) | 2007-09-19 |
Family
ID=36154830
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005286149A Expired - Fee Related JP3980038B2 (ja) | 2005-09-30 | 2005-09-30 | 多値変調方式の伝送装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3980038B2 (ja) |
-
2005
- 2005-09-30 JP JP2005286149A patent/JP3980038B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006074817A (ja) | 2006-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3987274B2 (ja) | 多値変調方式の伝送装置 | |
JP3926499B2 (ja) | 畳み込み符号軟判定復号方式の受信装置 | |
KR101492634B1 (ko) | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 데이터 송수신 장치 및 방법 | |
JP4575982B2 (ja) | 16qam方式の信号空間拡張 | |
JP2845705B2 (ja) | 多レベル符号化変調通信装置 | |
US8230295B2 (en) | Apparatus and method for transmitting and receiving data in a communication system using low density parity check code | |
US5903546A (en) | Means and method of improving multiplexed transmission and reception by coding and modulating divided digital signals | |
JP4684299B2 (ja) | 多値変調方式を用いたディジタル無線通信方法並びに送信機及び受信機 | |
US8948304B2 (en) | Apparatus and method for transmitting and receiving data in a communication or broadcasting system using linear block code | |
US5651032A (en) | Apparatus and method for trellis decoder | |
US8397109B2 (en) | Bit mapping/demapping method and apparatus for communication system | |
JP6411880B2 (ja) | 誤り訂正符号化回路、誤り訂正復号化回路および方法 | |
US8331470B2 (en) | Communication system | |
WO2003017500A1 (en) | Coded modulation scheme for a wireless communication system and methods thereof | |
JP3980038B2 (ja) | 多値変調方式の伝送装置 | |
JP3576653B2 (ja) | 符号化変調装置 | |
KR101785726B1 (ko) | 선형 블록 부호를 사용하는 통신 또는 방송 시스템에서 데이터 송수신 장치 및 방법 | |
JP2637172B2 (ja) | 誤り訂正方式 | |
JP4025226B2 (ja) | 誤り訂正伝送装置 | |
JP6596139B2 (ja) | 誤り訂正符号化回路、誤り訂正復号化回路および方法 | |
JPH08288967A (ja) | 伝送方式とその送受信装置及びトレリス復号器 | |
KR101011499B1 (ko) | 프래그매틱 티씨엠을 이용한 16/32 진폭 위상 편이 변조 및 복조 시스템 | |
JP2002344548A (ja) | データ送信装置・受信装置 | |
MXPA99011870A (en) | Apparatus and method for processing aquadrature amplitude modulated (qam) signal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070626 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070626 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3980038 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140706 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |