JP3976704B2 - Driving circuit for electroluminescent display device - Google Patents

Driving circuit for electroluminescent display device Download PDF

Info

Publication number
JP3976704B2
JP3976704B2 JP2003129781A JP2003129781A JP3976704B2 JP 3976704 B2 JP3976704 B2 JP 3976704B2 JP 2003129781 A JP2003129781 A JP 2003129781A JP 2003129781 A JP2003129781 A JP 2003129781A JP 3976704 B2 JP3976704 B2 JP 3976704B2
Authority
JP
Japan
Prior art keywords
current
bit
shift register
digital
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003129781A
Other languages
Japanese (ja)
Other versions
JP2004333877A (en
Inventor
ユー メン チャオ
フシュエ ウェイ−チェ
シー アン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TPO Displays Corp
Original Assignee
TPO Displays Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TPO Displays Corp filed Critical TPO Displays Corp
Priority to JP2003129781A priority Critical patent/JP3976704B2/en
Publication of JP2004333877A publication Critical patent/JP2004333877A/en
Application granted granted Critical
Publication of JP3976704B2 publication Critical patent/JP3976704B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、駆動回路に関し、特に電子発光式表示装置を駆動する駆動回路に関する。
【0002】
【従来の技術】
情報技術の発展に伴って、フラットパネル表示装置(Flat Panel Display:FPD)は、電子応用製品の中で徐々に主流となってきており、例えば日常生活の中の各種電気製品として、テレビ、自動車のダッシュボード、腕時計、公告看板、携帯電話、コンピュータスクリーン等である。現在、フラットパネル表示装置は、三種類のものがあり、即ち液晶式表示装置(Liquid Crystal Display:LCD)、プラズマディスプレイパネル(Plasma Display Panel:PDP)、および電子発光表示装置(Electron Luminescent Display:ELD)である。
【0003】
液晶式表示装置は、生産コストが低く電気消費量も少ないので、ノートパソコンに用いられているだけでなく、デスクトップ型のパソコンにも用いられるようになり、しかもデスクトップへの応用が徐々に主流となってきている。しかし、液晶式表示装置には、解決すべき技術課題がまだ多く残っており、例えば視角が不良であり、反応時間が長く、構造も複雑であるので、大型化することや低コスト化することが難しい。一方、電子発光表示装置は、視角の制限がなく、発光時の発熱もなく、且つ可撓性や軽量コンパクト性などの利点があるので、電子発光式フラットパネル表示装置は、これから極めて大きな発展が期待されている。
【0004】
電子発光式パネルは、発光体が励起されることで自発発光するので、背景光源を必要としない。そして、反応時間および視角は制限されることがないので、動画の表示に関しては液晶表示装置より優れた効果を持っている。また、電子発光式パネルは、発光体を導電層の外側に塗布し或いはスパッタリングすることによって形成されるので、液晶表示パネルよりも小さい体積で製作することができる。従って、電気消費量や反応速度や体積の面から見ても、電子発光式パネルは液晶パネルより強い競争力を持っている。
【0005】
現在、電流駆動(current programming)を利用する電子発光式表示装置において、画素を駆動するために、電源からの電流をデータラインに供給することが必要である。なお、異なる階層を提供するために異なる電流を供給することが必要となってくるので、駆動回路には、デジタル電圧からアナログ電流へ変換する回路(Digital to Analogue Current Converter:DCC)を設けなければならない。このような駆動回路を示すブロック図は、「図1」に示されており、6−ビット(6−bit)信号を例に取っているものである。
【0006】
図示のように、従来技術の駆動回路は、シフトレジスタ(shift resister)10と、データレジスタ(data register)20と、電圧データラッチ(voltage data latch)30と電源(current source)40と、デジタル−アナログ電流変換器(Digital to Analogue Current Converter)50と、シフトレジスタ60と、電流ラッチ(current latch)70とを備えている。シフトレジスタ10は、n−ビットのシフトレジスタであり、データレジスト20に接続されている。データレジスタ20は、6−ビットのデータレジスタであり、電圧データラッチ30に接続されている。電圧データラッチ30は、6−ビットのラッチであり、デジタル−アナログ電流変換器50に接続されている。電源40は、2−ビットの電源であり、デジタル−アナログ電流変換器50に接続されている。電流ラッチ70もデジタル−アナログ電流変換器50に接続されている。シフトレジスタ60は、m−ビットのシフトレジスタであり、デジタル−アナログ電流変換器50に接続されている。図面において、実線は電圧信号を示し、点線は電流信号を示している。
【0007】
従って、データシフト信号がデータシフトレジスタ10より入力された後、データレジスト20および電圧データラッチ30より電圧信号が出力され、更にデジタル−アナログ電流変換器50によって電流信号に変換される。最後に、m−ビットのシフトレジスタ60および電流ラッチ70を介してm×n個の出力電流が出力される。
【0008】
「図1」における駆動回路の特徴としては、参考電流は、2−ビットの電源40から6−ビットのデジタル−アナログ電流変換器50へ供給されている。そして、電流鏡(current mirror)の方式により、素子面積の違いを利用することによって異なる標準電流を生成する。更に、電圧ラッチ(voltage latch)の電圧に基づいて電流の大きさを選択することによって、デジタル電圧(digital voltage)をアナログ電流(analogue current)に変換する。
【0009】
【非特許文献1】
M.Mizukami他 SID 2000年 Digest 924頁
【非特許文献2】
R.Dawson他 IEEE IEDM 1998年 875頁
【非特許文献3】
T.Sasaoka他 SID 2001年 Digest 384頁
【0010】
【発明が解決しようとする課題】
しかし、このような構成は、同じ参考電位を利用して電流を生成するので、各素子は製造過程または他の原因でトランジスタのしきい電圧(threshold voltage:Vth)に異なる分布を持たせている。結局、出力される標準電流に相対的な影響を与えて変化させるので、誤差が生じてしまう。このような誤差に起因して駆動回路の誤差が発生してしまうことから、該誤差を抑制し或いは他の回路を用いて誤差を減少することで駆動回路の出力電流の安定を図る必要がある。また、電流鏡の方式を用いて電流を生成する際のもう一つの課題は、二つのトランジスタは、互いに完全にマッチングしていなければならない。マッチングしていない場合、差異が発生してしまう。
【0011】
上述した問題に鑑み、本発明の主要目的は、電子発光式表示装置の駆動回路を提供することによって、従来の駆動回路でしきい電圧により生じる誤差問題を解決する。
【0012】
また、上述した問題を解決するために、本発明は、従来の電流鏡の代わりに、参考電源および電流複製(current copy)の方式を用いてアナログ電流を生成することによって、しきい電圧Vthの変化により生じる誤差を低減する。即ち、主として電流複製方式の回路構造を用いるので、トランジスタは、しきい電圧Vthの変化に比較的に敏感ではない。従って、しきい電圧Vthの変化により生じる誤差を効果的に低減することができ、駆動回路全体およびシステムの安定を図ることができる。
【0013】
【課題を解決するための手段】
上述した目的を達成するために、本発明の電子発光式表示装置の駆動回路は、n−ビットのシフトレジスタと、p−ビットのデータレジスタと、電圧データラッチと、電源と、n+1ビットのシフトレジスタと、n個のデジタル−アナログ電流変換器と、m−ビットのシフトレジスタと、電流ラッチとを備え、前記デジタル−アナログ電流変換器は、n+1ビットのシフトレジスタに接続されている第一電流記憶ユニットを有し、第一電流記憶ユニットがオンされるとき電源からの電流を提供し、第一電流記憶ユニットがオフされるとき電源からの電流を蓄積し;また、n+1ビットのシフトレジスタに接続されている第二電流記憶ユニットを有し、第二電流記憶ユニットがオンされるとき第一電流記憶ユニットに蓄積された電流を蓄積する。
【0014】
以下、図面を参照しながら最良の実施例によって本発明の特徴および作用を詳しく説明する。
【0015】
【発明の実施態様】
本発明に用いられる電流複製(current copy)回路は、「図2」に示すように、1−ビット(1−bit)の回路である。この回路は、第一電流記憶ユニットCM1と第二電流記憶ユニットCM2とを有する。各第一電流ユニットは、3個のトランジスタおよび1個の蓄積用コンデンサを含んでいる。第一電流記憶ユニットは、第一電界効果トランジスタ(field effect transistor:FET)M1と、第二電界効果トランジスタM2と、第三電界効果トランジスタM3とを有する。
【0016】
一般に、電界効果トランジスタは主として2種類に分けられており、即ち金属酸化物半導体電界効果トランジスタ(MOSFET)及びジャンクション電界効果トランジスタ(JFET)である。このような電界効果トランジスタは、外部の電界を利用して電流を制御しているので、電圧制御型の電源となっている。本発明は、金属酸化物半導体電界効果トランジスタを主要素子としており、第一電界効果トランジスタM1は、N型金属酸化物半導体電界効果トランジスタ(NMOS)であり、第二電界効果トランジスタM2もN型金属酸化物半導体電界効果トランジスタであり、第三電界効果トランジスタM3は、P型金属酸化物半導体電界効果トランジスタ(PMOS)である。第一電界効果トランジスタM1のゲート(gate)は、第二電界効果トランジスタM2のゲートに接続され、更にデータシフトレジスタの出力端に接続されている。第一電界効果トランジスタM1のソース(source)は、第二電界効果トランジスタM2および第三電界効果トランジスタM3のソースに接続され、第二電界効果トランジスタM2のドレーン(drain)は、第三電界効果トランジスタM3のゲートに接続されている。また、第三電界効果トランジスタM3のドレーンは、電源線(Vdd line)に接続されている。そして、第三電界効果トランジスタM3のゲートとドレーンとの間に第一蓄積用コンデンサCs1が接続されている。
【0017】
第二電流記憶ユニットCM2は、第四トランジスタM4と第五トランジスタM5と第六トランジスタM6とを有しており、これらは全てN型金属酸化物半導体電界効果トランジスタである。第四トランジスタM4のソースは、第一トランジスタM1、第二トランジスタM2および第三トランジスタM3のソースに接続されており、第四トランジスタM4のゲートは、第五トランジスタM5のゲートに接続され、第四トランジスタM4のドレーンは、第五トランジスタM5および第六トランジスタM6のドレーンに接続されている。また、第五トランジスタM5のソースは、第六トランジスタM6のゲートに接続され、第六トランジスタM6のソースは、接地線(Vss Line)に接続され、第六トランジスタM6のゲートとソースとの間に第二蓄積用コンデンサCs2が接続されている。
【0018】
次に、第一電流記憶ユニットCM1および第二電流記憶ユニットCM2の作用を説明する。
【0019】
第一電流記憶ユニットCM1が高電位であったとき、第一トランジスタM1および第二トランジスタM2が導通されてオン(ON)となる。この際、第一電流記憶ユニットCM1がオンとなる。従って、外部から提供された参考電流Irefが第三トランジスタM3および第一トランジスタM1を介して導通される。一方、第一電流記憶ユニットCM1が低電位であったとき、第一トランジスタM1および第二トランジスタM2が導通されなくなりオフ(OFF)となる。これと同時に、第一蓄積用コンデンサCs1は、第三トランジスタM3の導通時の電流Irefに対応する電圧Vgsを蓄積する。そして、次の時点になると、第二電流記憶ユニットCM2がオンとなり、第一電流記憶ユニットCM1は、前の時点に該第一電流記憶ユニットに蓄積された参考電流Irefを第二電流記憶ユニットCM2に供給し該第二電流記憶ユニットCM2に蓄積する。この際、制御信号を用いて第七トランジスタM7のオン/オフを制御することによって、出力電流Ioutがゼロであるか参考電流Irefであるかを決定する。ここで、第七トランジスタM7の作用は、スイッチのようになっているので、スイッチと見なすことができる。これがオンであったとき、参考電流Irefが出力される。
【0020】
「図2」において、第一電流記憶ユニットCM1および第二電流記憶ユニットCM2は、互いに直列(serial)の方式で接続されているが、互いに並列(parallel)の方式で接続されることも可能である。
【0021】
次に、本発明の電流複製ユニットを駆動回路に応用する方法を詳しく説明する。「図3」は、本発明に係る電子発光式表示装置の駆動回路を示す回路ブロック図である。
【0022】
「図1」に示す従来の駆動回路に比較して、本発明は、電流鏡を用いたデジタル−アナログ電流変換器によってアナログ電流を生成し、生成されたアナログ電流が電流ラッチ(Current Latch)に送られ保存された後、パネルの画素に出力される。なお、「図3」に示す駆動回路では、一組の標準電源をパネル全体の参考電流として使用し、そして電流複製の方式で変換器に保存する。その後、デジタル信号に基づいて出力電流の大小を選択し、電流ラッチへの保存により、電流複製ユニットは同じ参考電流を保存する。また、電流複製構成を有する回路構造は、しきい電圧Vthの変化に比較的敏感ではないので、しきい電圧Vthの変化に起因する誤差を効果的に低減することが可能となり、全体の均一度を高めることができる。
【0023】
また、「図3」に示すように、本発明のデジタル−アナログ電流変換器を用いた駆動回路の実施例は、6−ビットのデータを用いており、シフトレジスタ10と、データレジスタ20と、電圧データラッチ30と、電源41と、デジタル−アナログ電流変換器51と、シフトレジスタ60と、電流ラッチ70と、およびシフトレジスタ80とを含んでいる。また、シフトレジスタ10は、n−ビットのシフトレジスタであり、データレジスタ20に接続されている。データレジスタ20は、6−ビットのデータレジスタであり、電圧データラッチ30に接続されている。電圧データラッチ30は、6−ビットのラッチであり、デジタル−アナログ電流変換器51に接続されている。電源41は、6−ビットの電源であり、デジタル−アナログ電流変換器51に接続されている。電流ラッチ70もデジタル−アナログ電流変換器51に接続されている。シフトレジスタ60は、m−ビットのシフトレジスタであり、デジタル−アナログ電流変換器51に接続されている。シフトレジスタ80は、n+1ビットのシフトレジスタであり、デジタル−アナログ電流変換器51に接続されている。
【0024】
従って、データシフト信号がデータシフトレジスタ10より入力された後、更にデータレジスタ20および電圧データラッチ30を介して電圧信号が出力され、デジタル−アナログ電流変換器51を介してデジタル電流信号に変換されて、全部でn個デジタル電流信号が出力される。最後に、m−ビットのシフトレジスタ60および電流ラッチ70を介してm×n個のアナログ出力電流が出力されてパネルの画素を駆動する。
【0025】
「図4」は、「図3」に示す駆動回路の詳細回路図である。図示のように、6−ビットの電源41は、6−ビットの電源を6−ビットのデジタル−アナログ電流変換器51に供給する。第一ビットの電源は、デジタル−アナログ電流変換器51に対して第一ビットの電流複製ユニットを提供しており、第一電流記憶ユニットCM1における第一トランジスタM1のドレーンは、電源41の第一ビットの出力端に接続されている。第一電流記憶ユニットCM1は高電位であったときオンとなり、この高電位は、シフトレジスタ80における第一ビットの出力端から提供されている。第二電流記憶ユニットCM2は高電位であったときオンとなり、この高電位は、シフトレジスタ80におけるn+1ビットの出力端から提供されている。従って、本発明の駆動回路がn個データに応用されるとき、もう一つのn+1ビットのシフトレジスタを必要とする。これによって、デジタル−アナログ電流変換器51における電流記憶ユニットのオン状態を制御できる。これと同時に、nビットのデジタル−アナログ電流変換器をも必要とする。なお、6ビットで各データを記録するなら、データレジスタ20、電圧データラッチ30、電源41、およびデジタル−アナログ電流変換器51は、全て6ビットである必要がある。また、シフトレジスタ10およびシフトレジスタ80は、データの個数とマッチングすべきである。
【0026】
「図4」に示す電源41は、ビットの異なる6個の参考電流Iref,Irefx2,Irefx4,Irefx8,Irefx16,Irefx32であり、第一電流記憶ユニットCM1および第二電流記憶ユニットCM2の作動電圧は、シフトレジスタ80から提供されている。第一電流記憶ユニットCM1がオンされるときは、6個ビットの第一電流記憶ユニットCM1が電流を記憶するときであり、第二電流記憶ユニットCM2がオンされるときは、第二電流記憶ユニットCM2が電流を記憶するときである。また、第七トランジスタM7の制御信号が高電位であったとき、6ビットの制御信号を利用して異なる電流値を出力すると共に、データを電流ラッチ70に記録する。そして、電流ラッチ70の能動信号が高電位であったとき、電流ラッチ70は画素にデータを出力する。
【0027】
本発明では、電流複製方式をデジタル−アナログ電流変換器における電流複製ユニットの基本ユニットとして用いており、一対超の方式で面積を減少し、素子差異を無視できるほど駆動回路全体の安定性を高めることができる。
【0028】
上述した実施例によって本発明を説明したが、これらの実施例は本発明を限定するものではない。当業者である画像技術者は、本発明の精神および範囲から離脱しなくても、本発明に対し変更および追加を行うことが可能である。従って、本発明の保護範囲は、本願明細書に添付している特許請求の範囲が定めた境界を基準とすべきである。
【図面の簡単な説明】
【図1】従来の電子発光表示装置における駆動回路を示すブロック図である。
【図2】本発明の電流複製ユニットをデジタル−アナログ電流変換器に応用する際の回路図である。
【図3】本発明の電子発光表示装置における駆動回路を示すブロック図である。
【図4】本発明の電子発光表示装置における駆動回路を示す詳細回路図である。
【符号の説明】
10 ・・・・・・シフトレジスタ
20 ・・・・・・データレジスタ
30 ・・・・・・電圧データラッチ
40 ・・・・・・電源
41 ・・・・・・電源
50 ・・・・・・デジタル−アナログ電流変換器
51 ・・・・・・デジタル−アナログ電流変換器
60 ・・・・・・シフトレジスタ
70 ・・・・・・電流ラッチ
80 ・・・・・・シフトレジスタ
CM1 ・・・・・第一電流記憶ユニット
CM2 ・・・・・第二電流記憶ユニット
M1 ・・・・・・第一トランジスタ
M2 ・・・・・・第二トランジスタ
M3 ・・・・・・第三トランジスタ
Cs1 ・・・・・第一蓄積用コンデンサ
M4 ・・・・・・第四トランジスタ
M5 ・・・・・・第五トランジスタ
M6 ・・・・・・第六トランジスタ
Cs2 ・・・・・第二蓄積用コンデンサ
M7 ・・・・・・第七トランジスタ
Vdd line ・・・電源線
Vss line ・・・接地線
Iref ・・・・・・・低電流
Iout ・・・・・・・出力電流
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a drive circuit, and more particularly to a drive circuit for driving an electroluminescent display device.
[0002]
[Prior art]
With the development of information technology, flat panel displays (FPD) are gradually becoming mainstream among electronic application products. For example, various electric products in daily life are used in televisions, automobiles, etc. Dashboards, watches, announcement signs, mobile phones, computer screens, etc. Currently, there are three types of flat panel display devices: a liquid crystal display (LCD), a plasma display panel (PDP), and an electroluminescent display (ELD). ).
[0003]
Liquid crystal display devices are not only used for notebook computers but also for desktop computers because of their low production costs and low electricity consumption, and desktop applications are gradually becoming mainstream. It has become to. However, there are still many technical problems to be solved in the liquid crystal display device. For example, the viewing angle is poor, the reaction time is long, and the structure is complicated. Is difficult. On the other hand, the electroluminescent display device has no limitation in viewing angle, no heat generation during light emission, and has advantages such as flexibility and lightweight compactness. Therefore, the electroluminescent flat panel display device will be greatly developed from now on. Expected.
[0004]
The electroluminescent panel does not require a background light source because it emits light spontaneously when the illuminant is excited. Since the reaction time and viewing angle are not limited, the moving image display has an effect superior to that of the liquid crystal display device. In addition, since the electroluminescent panel is formed by applying a light emitter to the outside of the conductive layer or by sputtering, the electroluminescent panel can be manufactured with a smaller volume than the liquid crystal display panel. Therefore, the electroluminescent panel is more competitive than the liquid crystal panel in terms of electricity consumption, reaction speed, and volume.
[0005]
Currently, in an electroluminescent display device using current programming, it is necessary to supply a current from a power source to a data line in order to drive a pixel. Since it is necessary to supply different currents in order to provide different layers, a circuit for converting digital voltage to analog current (Digital to Analog Current Converter: DCC) must be provided in the drive circuit. Don't be. A block diagram showing such a driving circuit is shown in FIG. 1 and takes a 6-bit signal as an example.
[0006]
As shown in the figure, a conventional driving circuit includes a shift register 10, a data register 20, a voltage data latch 30, a current source 40, a digital- An analog current converter (Digital to Analog Current Converter) 50, a shift register 60, and a current latch 70 are provided. The shift register 10 is an n-bit shift register and is connected to the data resist 20. The data register 20 is a 6-bit data register and is connected to the voltage data latch 30. The voltage data latch 30 is a 6-bit latch and is connected to the digital-analog current converter 50. The power source 40 is a 2-bit power source and is connected to the digital-analog current converter 50. A current latch 70 is also connected to the digital-to-analog current converter 50. The shift register 60 is an m-bit shift register and is connected to the digital-analog current converter 50. In the drawing, a solid line indicates a voltage signal, and a dotted line indicates a current signal.
[0007]
Therefore, after the data shift signal is input from the data shift register 10, the voltage signal is output from the data resist 20 and the voltage data latch 30, and further converted into a current signal by the digital-analog current converter 50. Finally, m × n output currents are output via the m-bit shift register 60 and the current latch 70.
[0008]
The drive circuit in FIG. 1 is characterized in that a reference current is supplied from a 2-bit power supply 40 to a 6-bit digital-analog current converter 50. Then, different standard currents are generated by utilizing the difference in element area by a current mirror method. Further, the digital voltage is converted into an analog current by selecting the magnitude of the current based on the voltage of the voltage latch.
[0009]
[Non-Patent Document 1]
M.M. Mizukami et al. SID 2000 Digest 924 pages [Non-Patent Document 2]
R. Dawson et al. IEEE IEDM 1998, page 875 [Non-patent Document 3]
T.A. Sasaoka et al. SID 2001 Digest 384 pages [0010]
[Problems to be solved by the invention]
However, since such a configuration uses the same reference potential to generate a current, each element has a different distribution in the threshold voltage (Vth) of the transistor due to the manufacturing process or other reasons. . Eventually, an error occurs because the standard current to be output is changed with a relative influence. Since an error of the drive circuit occurs due to such an error, it is necessary to stabilize the output current of the drive circuit by suppressing the error or reducing the error using another circuit. . Another problem in generating current using the current mirror method is that the two transistors must be perfectly matched to each other. If there is no matching, a difference will occur.
[0011]
In view of the above problems, the main object of the present invention is to solve the error problem caused by the threshold voltage in the conventional driving circuit by providing the driving circuit of the electroluminescent display device.
[0012]
In order to solve the above-described problem, the present invention generates a threshold voltage Vth by generating an analog current using a reference power source and a current copy method instead of a conventional current mirror. Reduce errors caused by changes. That is, since the circuit structure of the current replication system is mainly used, the transistor is relatively insensitive to changes in the threshold voltage Vth. Therefore, errors caused by changes in threshold voltage Vth can be effectively reduced, and the entire drive circuit and system can be stabilized.
[0013]
[Means for Solving the Problems]
In order to achieve the above-described object, a driving circuit for an electroluminescent display device according to the present invention includes an n-bit shift register, a p-bit data register, a voltage data latch, a power supply, and an n + 1 bit shift. A first current connected to the n + 1 bit shift register, comprising: a register; n digital-analog current converters; an m-bit shift register; and a current latch. Having a storage unit and providing a current from the power source when the first current storage unit is turned on and storing a current from the power source when the first current storage unit is turned off; and in an n + 1 bit shift register Has a second current storage unit connected and stores the current stored in the first current storage unit when the second current storage unit is turned on
[0014]
In the following, the features and functions of the present invention will be described in detail by way of the best embodiments with reference to the drawings.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
The current copy circuit used in the present invention is a 1-bit circuit as shown in FIG. This circuit has a first current storage unit CM1 and a second current storage unit CM2. Each first current unit includes three transistors and one storage capacitor. The first current storage unit includes a first field effect transistor (FET) M1, a second field effect transistor M2, and a third field effect transistor M3.
[0016]
In general, field effect transistors are mainly divided into two types: metal oxide semiconductor field effect transistors (MOSFETs) and junction field effect transistors (JFETs). Such a field effect transistor is a voltage-controlled power source because the current is controlled using an external electric field. The present invention has a metal oxide semiconductor field effect transistor as a main element, the first field effect transistor M1 is an N-type metal oxide semiconductor field effect transistor (NMOS), and the second field effect transistor M2 is also an N-type metal. It is an oxide semiconductor field effect transistor, and the third field effect transistor M3 is a P-type metal oxide semiconductor field effect transistor (PMOS). The gate of the first field effect transistor M1 is connected to the gate of the second field effect transistor M2, and is further connected to the output terminal of the data shift register. The source of the first field effect transistor M1 is connected to the sources of the second field effect transistor M2 and the third field effect transistor M3, and the drain of the second field effect transistor M2 is connected to the third field effect transistor M3. It is connected to the gate of M3. The drain of the third field effect transistor M3 is connected to a power supply line (Vdd line). A first storage capacitor Cs1 is connected between the gate and drain of the third field effect transistor M3.
[0017]
The second current storage unit CM2 includes a fourth transistor M4, a fifth transistor M5, and a sixth transistor M6, all of which are N-type metal oxide semiconductor field effect transistors. The source of the fourth transistor M4 is connected to the sources of the first transistor M1, the second transistor M2, and the third transistor M3, and the gate of the fourth transistor M4 is connected to the gate of the fifth transistor M5. The drain of the transistor M4 is connected to the drains of the fifth transistor M5 and the sixth transistor M6. The source of the fifth transistor M5 is connected to the gate of the sixth transistor M6, the source of the sixth transistor M6 is connected to the ground line (Vss Line), and between the gate and the source of the sixth transistor M6. A second storage capacitor Cs2 is connected.
[0018]
Next, the operation of the first current storage unit CM1 and the second current storage unit CM2 will be described.
[0019]
When the first current storage unit CM1 is at a high potential, the first transistor M1 and the second transistor M2 are turned on and turned on. At this time, the first current storage unit CM1 is turned on. Therefore, the reference current Iref provided from the outside is conducted through the third transistor M3 and the first transistor M1. On the other hand, when the first current storage unit CM1 is at a low potential, the first transistor M1 and the second transistor M2 are not conducted and are turned off. At the same time, the first storage capacitor Cs1 stores the voltage Vgs corresponding to the current Iref when the third transistor M3 is conductive. Then, at the next time point, the second current storage unit CM2 is turned on, and the first current storage unit CM1 uses the reference current Iref stored in the first current storage unit at the previous time point as the second current storage unit CM2. And stored in the second current storage unit CM2. At this time, whether the output current Iout is zero or the reference current Iref is determined by controlling on / off of the seventh transistor M7 using the control signal. Here, since the action of the seventh transistor M7 is like a switch, it can be regarded as a switch. When this is on, a reference current Iref is output.
[0020]
In FIG. 2, the first current storage unit CM <b> 1 and the second current storage unit CM <b> 2 are connected to each other in a serial manner, but can also be connected to each other in a parallel manner. is there.
[0021]
Next, a method for applying the current replication unit of the present invention to a drive circuit will be described in detail. FIG. 3 is a circuit block diagram showing a drive circuit of the electroluminescent display device according to the present invention.
[0022]
Compared with the conventional driving circuit shown in FIG. 1, the present invention generates an analog current by a digital-analog current converter using a current mirror, and the generated analog current is supplied to a current latch. After being sent and stored, it is output to the pixels of the panel. In the drive circuit shown in FIG. 3, a set of standard power supplies is used as a reference current for the entire panel, and is stored in the converter in a current duplicating manner. Thereafter, the magnitude of the output current is selected based on the digital signal, and the current duplication unit stores the same reference current by storing in the current latch. In addition, since the circuit structure having the current replication configuration is relatively insensitive to the change of the threshold voltage Vth, it is possible to effectively reduce errors caused by the change of the threshold voltage Vth, and the overall uniformity. Can be increased.
[0023]
Further, as shown in FIG. 3, the embodiment of the drive circuit using the digital-analog current converter of the present invention uses 6-bit data, and includes a shift register 10, a data register 20, A voltage data latch 30, a power supply 41, a digital-analog current converter 51, a shift register 60, a current latch 70, and a shift register 80 are included. The shift register 10 is an n-bit shift register and is connected to the data register 20. The data register 20 is a 6-bit data register and is connected to the voltage data latch 30. The voltage data latch 30 is a 6-bit latch and is connected to the digital-analog current converter 51. The power source 41 is a 6-bit power source and is connected to the digital-analog current converter 51. A current latch 70 is also connected to the digital-analog current converter 51. The shift register 60 is an m-bit shift register and is connected to the digital-analog current converter 51. The shift register 80 is an n + 1-bit shift register and is connected to the digital-analog current converter 51.
[0024]
Therefore, after the data shift signal is input from the data shift register 10, the voltage signal is further output via the data register 20 and the voltage data latch 30, and converted into a digital current signal via the digital-analog current converter 51. In total, n digital current signals are output. Finally, m × n analog output currents are output via the m-bit shift register 60 and the current latch 70 to drive the panel pixels.
[0025]
“FIG. 4” is a detailed circuit diagram of the drive circuit shown in “FIG. 3”. As shown, a 6-bit power supply 41 supplies a 6-bit power supply to a 6-bit digital-analog current converter 51. The first bit power supply provides a first bit current replication unit to the digital-analog current converter 51, and the drain of the first transistor M 1 in the first current storage unit CM 1 Connected to the bit output. The first current storage unit CM1 is turned on when it is at a high potential, and this high potential is provided from the output terminal of the first bit in the shift register 80. The second current storage unit CM <b> 2 is turned on when it is at a high potential, and this high potential is provided from the n + 1 bit output terminal of the shift register 80. Therefore, when the driving circuit of the present invention is applied to n pieces of data, another n + 1 bit shift register is required. Thereby, the ON state of the current storage unit in the digital-analog current converter 51 can be controlled. At the same time, an n-bit digital-analog current converter is also required. If each data is recorded with 6 bits, the data register 20, the voltage data latch 30, the power supply 41, and the digital-analog current converter 51 must all be 6 bits. The shift register 10 and the shift register 80 should be matched with the number of data.
[0026]
The power supply 41 shown in FIG. 4 has six reference currents Iref, Irefx2, Irefx4, Irefx8, Irefx16, and Irefx32 having different bits. The operating voltages of the first current storage unit CM1 and the second current storage unit CM2 are as follows: Provided from the shift register 80. The first current storage unit CM1 is turned on when the 6-bit first current storage unit CM1 stores current, and the second current storage unit CM2 is turned on when the second current storage unit CM1 is turned on. This is when CM2 stores the current. When the control signal of the seventh transistor M7 is at a high potential, a different current value is output using the 6-bit control signal and data is recorded in the current latch 70. When the active signal of the current latch 70 is at a high potential, the current latch 70 outputs data to the pixel.
[0027]
In the present invention, the current duplication method is used as a basic unit of the current duplication unit in the digital-analog current converter, and the area is reduced by the method of more than one pair, and the stability of the entire drive circuit is increased so that the element difference can be ignored be able to.
[0028]
Although the present invention has been described with reference to the embodiments described above, these embodiments do not limit the present invention. Those skilled in the art can make modifications and additions to the present invention without departing from the spirit and scope of the present invention. Accordingly, the protection scope of the present invention should be based on the boundaries defined by the claims appended hereto.
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating a driving circuit in a conventional electroluminescent display device.
FIG. 2 is a circuit diagram when the current replication unit of the present invention is applied to a digital-analog current converter.
FIG. 3 is a block diagram showing a driving circuit in the electroluminescent display device of the present invention.
FIG. 4 is a detailed circuit diagram illustrating a driving circuit in the electroluminescent display device of the present invention.
[Explanation of symbols]
10 ··· Shift register 20 ··· Data register 30 ··· Voltage data latch 40 ··· Power supply 41 ··· Power supply 50 ··· Digital-analog current converter 51 Digital-analog current converter 60 Shift register 70 Current latch 80 Shift register CM1 ... 1st current storage unit CM2 ... 2nd current storage unit M1 ... 1st transistor M2 ... 2nd transistor M3 ... 3rd transistor Cs1 ... the first storage capacitor M4 ... the fourth transistor M5 ... the fifth transistor M6 ... the sixth transistor Cs2 ... the second storage Capacitor M7 ... ... seventh transistor Vdd line ··· power line Vss line ··· ground line Iref ······· low current Iout ······· output current

Claims (2)

データシフト信号に基づいてn個のシフト電圧信号を出力するnビットのシフトレジスタと、
nビットのシフトレジスタに接続され、pビットのデジタル信号およびn個のシフト電圧信号に基づいてn個のpビットデータシフト信号を出力するpビットデータレジスタと、
ラッチ信号およびn個のpビットデータシフト信号に基づいてn個のpビット電圧データ信号を出力する電圧データラッチと、
pビットの電流を供給する電流源と、
n+1個のシフト電圧信号を出力するn+1ビットのシフトレジスタと、
前記n+1ビットのシフトレジスタおよび前記電源に接続され、それぞれ前記n+1ビットのシフトレジスタの第1〜第n個出力に接続され、且つ何れもpビットの電流源と、n+1ビットのシフトレジスタの第n+1出力とに接続されることによって、n個のpビットデータ電圧信号に対応するn個のアナログ電流信号を発生させるn個(第1個〜第n個)のデジタル−アナログ電流変換器と、
m個のシフト電圧信号を出力するmビットのシフトレジスタと、
前記デジタル−アナログ電流変換器およびmビットのシフトレジスタに接続され、n個のアナログ電流信号およびm個のシフト電圧信号に基づいてm×n個のアナログ電流信号を出力する電流ラッチを備えた電子発光式表示装置の駆動回路において、
前記n個(第1個〜第n個)のデジタル−アナログ電流変換器のいずれかは、さらにp個の電流複製ユニットを有し、前記各電流複製ユニットは、さらに第一電流記憶ユニットと第二電流記憶ユニットを含み、
前記第a個のデジタル−アナログ電流変換器(a=1〜n)のp個の第一電流記憶ユニットは何れも前記n+1ビットのシフトレジスタの第a個出力と前記pビット電流源に接続され、前記n+1ビットのシフトレジスタの第a個出力に基づいて、前記pビットの電流源から出力する電流を記憶し
前記第a個のデジタル−アナログ電流交換器のp個の第二電流記憶ユニットは何れも前記n+1ビットのシフトレジスタの第n+1個出力に接続され、前記n+1ビットのシフトレジスタの第n+1個出力に基づいて、前記p個の第一電流記憶ユニットに記憶される電流を記憶することを特徴とする電子発光式表示装置の駆動回路。
An n-bit shift register that outputs n shift voltage signals based on the data shift signal;
a p-bit data register connected to the n-bit shift register and outputting n p-bit data shift signals based on the p-bit digital signal and the n shift voltage signals;
A voltage data latch that outputs n p-bit voltage data signals based on the latch signal and n p-bit data shift signals;
a current source for supplying p-bit current;
an n + 1 bit shift register that outputs n + 1 shift voltage signals;
Wherein n + 1 is connected to a bit in the shift register and the power source, it is connected to the first to the n outputs of each of the n + 1-bit shift register, and the both current source p bits, the (n + 1) of the n + 1-bit shift register N (first to n) digital-to-analog current converters for generating n analog current signals corresponding to n p-bit data voltage signals by being connected to the output ;
an m-bit shift register that outputs m shift voltage signals;
An electronic device comprising a current latch connected to the digital-analog current converter and an m-bit shift register and outputting m × n analog current signals based on n analog current signals and m shift voltage signals In the drive circuit of the light emitting display device,
Any of the n (first to n) digital-to-analog current converters further includes p current replication units, and each of the current replication units further includes a first current storage unit and a first current storage unit . Including two current storage units,
Each of the p first current storage units of the a-th digital-analog current converter (a = 1 to n) is connected to the a-th output of the n + 1-bit shift register and the p-bit current source. , Storing the current output from the p-bit current source based on the a-th output of the n + 1-bit shift register ,
Each of the p second current storage units of the a-th digital-analog current exchanger is connected to the n + 1-th output of the n + 1-bit shift register, and is connected to the n + 1-th output of the n + 1-bit shift register. The drive circuit for the electroluminescent display device , wherein the current stored in the p first current storage units is stored .
前記第a個のデジタル−アナログ電流変換器はさらに第1〜第p個のスイッチを含み、前記第a個のデジタル−アナログ電流変換器の第b個の第二電流記憶ユニット(b=1〜p)はさらに前記第b個のスイッチを通して、第a個のアナログ電流信号の出力端と接続され、前記第1〜第p個のスイッチは前記電圧データラッチ出力の第a個pビットデータ電圧信号と接続されることによって、第a個のアナログ電流信号の出力を制御することを特徴とする請求項1に記載の電子発光式表示装置の駆動回路。The a-th digital-analog current converter further includes first to p-th switches, and the b-th second current storage unit (b = 1 to b) of the a-th digital-analog current converter. p) is further connected to the output terminal of the a-th analog current signal through the b-th switch, and the first to p-th switches are the a-th p-bit data voltage signal of the voltage data latch output. The drive circuit of the electroluminescent display device according to claim 1, wherein the output of the a-th analog current signal is controlled by being connected to.
JP2003129781A 2003-05-08 2003-05-08 Driving circuit for electroluminescent display device Expired - Fee Related JP3976704B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003129781A JP3976704B2 (en) 2003-05-08 2003-05-08 Driving circuit for electroluminescent display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003129781A JP3976704B2 (en) 2003-05-08 2003-05-08 Driving circuit for electroluminescent display device

Publications (2)

Publication Number Publication Date
JP2004333877A JP2004333877A (en) 2004-11-25
JP3976704B2 true JP3976704B2 (en) 2007-09-19

Family

ID=33505485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003129781A Expired - Fee Related JP3976704B2 (en) 2003-05-08 2003-05-08 Driving circuit for electroluminescent display device

Country Status (1)

Country Link
JP (1) JP3976704B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005114993A (en) * 2003-10-07 2005-04-28 Sony Corp Display device
JP4830367B2 (en) * 2005-06-27 2011-12-07 ソニー株式会社 Driving method of gradation expression device

Also Published As

Publication number Publication date
JP2004333877A (en) 2004-11-25

Similar Documents

Publication Publication Date Title
KR101103373B1 (en) Shift register and semiconductor display device
JP5174938B2 (en) Signal drive circuit
US20090009505A1 (en) Display device
US20090278865A1 (en) Source driver and display device including the same
US7049991B2 (en) Semiconductor device, digital-analog converter and display device thereof
US7379046B2 (en) Display driver and electro-optical device
KR20040073327A (en) Semiconductor device, electronic device having the same, and driving method of the same
JP2010028379A (en) Sample and hold circuit and digital-to-analog converter circuit
JP2008046639A (en) System for displaying image
TW588305B (en) Data driver used in a current-driving display device
JP3976704B2 (en) Driving circuit for electroluminescent display device
WO2004061809A1 (en) Semiconductor device, light-emitting display apparatus, and method for driving them
TW578390B (en) Current-steering/reproducing digital-to-analog current converter
US7348947B2 (en) Circuit, display device, and electronic apparatus
Hsia et al. Area-efficient multi-channel active matrix micro-LED driver chip design
JP4741293B2 (en) Shift register and semiconductor display device
US6919834B2 (en) Circuit, display device, and electronic device
Kang et al. A New PWM Operational Scheme for MicroLED Displays Using Inverter and Dynamic SWEEP Signal Slope for Low Gray Level Expression
JP4339132B2 (en) Circuit, display device and electronic device
US7683816B2 (en) System for displaying images
JP2004266817A (en) Semiconductor device, electronic apparatus, and method for driving semiconductor device
TW588310B (en) Driving circuit of electroluminescent display apparatus
Yin et al. An 8-bit QVGA AMOLED driver IC with a polynomial interpolation DAC
JP2005065243A (en) Circuit having source follower and semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061121

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070220

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070619

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110629

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120629

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130629

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees